KR20210108057A - 테스트 시스템 및 그의 구동 방법 - Google Patents

테스트 시스템 및 그의 구동 방법 Download PDF

Info

Publication number
KR20210108057A
KR20210108057A KR1020200022778A KR20200022778A KR20210108057A KR 20210108057 A KR20210108057 A KR 20210108057A KR 1020200022778 A KR1020200022778 A KR 1020200022778A KR 20200022778 A KR20200022778 A KR 20200022778A KR 20210108057 A KR20210108057 A KR 20210108057A
Authority
KR
South Korea
Prior art keywords
test
pad
pads
test signal
signal
Prior art date
Application number
KR1020200022778A
Other languages
English (en)
Inventor
고병선
김요셉
오영수
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020200022778A priority Critical patent/KR20210108057A/ko
Publication of KR20210108057A publication Critical patent/KR20210108057A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31901—Analysis of tester Performance; Tester characterization
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2896—Testing of IC packages; Test features related to IC packages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Abstract

테스트 시스템 및 그 구동방법에 관한 기술이다. 본 발명의 실시예에 따른 테스트 시스템은 제 1 테스트 신호를 생성하는 자동 테스트 장치; 및 상기 제 1 테스트 신호를 입력 받아, 제 2 테스트 신호로서 출력하는 테스트 대상물을 포함한다. 상기 테스트 대상물은 상기 제 1 테스트 신호를 입력받는 제 1 패드, 상기 제 2 테스트 신호를 출력하는 제 2 패드, 및 상기 제 1 패드와 상기 제 2 패드를 전기적으로 연결하는 루프백 경로를 포함한다. 상기 제 1 및 제 2 패드는 상기 테스트 대상물의 테스트 동작에 관여하지 않는 패드일 수 있다.

Description

테스트 시스템 및 그의 구동 방법{Test System and Method of Driving The Same}
본 발명은 테스트 시스템 및 그의 구동 방법에 관한 것으로, 더 상세하게는 자동 테스트 장치 및 보조 테스트 장치의 자체의 에러를 판단할 수 있는 테스트 시스템 및 그의 구동 방법에 관한 것이다.
집적 회로의 설계 기술 및 인프라의 발달로 인하여 집적 회로의 설계 과정에서 소요되는 시간은 점점 짧아지고 있다. 하지만, 집적 회로가 구현하는 기능의 복잡성은 점점 증대되고 있으므로, 테스트 시간은 점점 증대되는 추세이다.
한편, 테스트 장치의 발전 속도는 집적 회로 칩의 발전 속도를 능가하지 못하고 있다. 또한, 집적 회로 칩의 속도에 버금가는 고속 테스트 장치가 개발된다고 하더라도, 고속 테스트 장치가 매우 고가이기 때문에 집적 회로 칩의 발전 속도에 맞추어 테스트 장치를 주기적으로 교체하는데 어려움이 있다.
현재 테스트 장치는 자체 에러 또는 보조 테스트 장치의 에러를 판단하는 장치를 포함하고 있지 않다. 이로 인해, 테스트 장치의 자체 에러 및 보조 테스트 장치의 에러임에도 불구하고, 집적 회로 칩의 불량으로 판단하는 일이 빈번하다.
본 발명은 자동 테스트 장치 및 보조 테스트 장치의 자체 에러를 판단할 수 있는 테스트 시스템 및 그의 구동 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 테스트 시스템은, 제 1 테스트 신호를 생성하는 자동 테스트 장치; 및 상기 제 1 테스트 신호를 입력 받아, 제 2 테스트 신호로서 출력하는 테스트 대상물을 포함한다. 상기 테스트 대상물은 상기 제 1 테스트 신호를 입력받는 제 1 패드, 상기 제 2 테스트 신호를 출력하는 제 2 패드, 및 상기 제 1 패드와 상기 제 2 패드를 전기적으로 연결하는 루프백 경로를 포함한다. 상기 제 1 및 제 2 패드는 상기 테스트 대상물의 테스트 동작에 관여하지 않는 패드일 수 있다.
본 발명의 다른 실시예에 따른 테스트 시스템의 구동 방법은, 제 1 테스트 신호를 자동 테스트 장치의 송신부 및 보조 테스트 장치를 거쳐 테스트 대상물의 제 1 패드에 전달하는 단계; 상기 제 1 패드에 입력된 상기 제 1 테스트 신호를, 상기 제 1 패드와 전기적으로 연결된 루프백 경로를 통해 제 2 패드로 전달하는 단계; 상기 제 2 패드에 전달된 상기 제 1 테스트 신호를 제 2 테스트 신호로서 상기 보조 테스트 장치 및 상기 자동 테스트 장치의 수신부로 제공하는 단계; 및 상기 제 1 테스트 신호 및 상기 제 2 테스트 신호를 비교하여, 상기 자동 테스트 장치 및 상기 보조 테스트 장치 자체의 에러 여부를 검출하는 단계를 포함한다.
본 발명에 의하면, 추가의 고가 계측 장비의 요구 없이, 자동 테스트 장치 및 보조 테스트 장치들의 자체 에러를 판단할 수 있다.
도 1은 본 발명의 일 실시예에 따른 테스트 시스템을 보여주는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 테스트 어셈블리의 내부 구성의 일예를 보여주는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 보조 테스트 장치를 나타낸 개략도이다.
도 4는 본 발명의 일 실시예에 따른 테스트 대상물의 단면도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 다이의 평면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시 예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명의 청구항의 범주에 의해 정의될 뿐이다. 도면에서 층 및 영역들의 크기 및 상대적인 크기는 설명의 명료성을 위해 과장된 것일 수 있다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
본 발명의 실시 예는 부가적인 장치 없이, 자동 테스트 장치 및 자동 테스트 장치와 테스트 대상물(Device Under Test, DUT) 사이를 연결하는 보조 테스트 장치를 테스트 할 수 있는 테스트 장치를 제공할 것이다.
도 1은 본 발명의 일 실시예에 따른 테스트 시스템을 보여주는 블록도이다. 도 2는 본 발명의 일 실시예에 따른 테스트 어셈블리의 내부 구성의 일예를 보여주는 블록도이다. 도 3은 본 발명의 일 실시예에 따른 보조 테스트 장치를 나타낸 개략도이다.
도 1을 참조하면, 테스트 시스템(10)은 자동 테스트 장치(ATE, Automatic Test Equipment: 100), 보조 테스트 장치(200) 및 테스트 대상물(DUT: device under test: 500)을 포함할 수 있다.
상기 자동 테스트 장치(100)는 테스트 대상물(500)을 테스트하기 위한 테스트 시퀀스를 출력할 수 있다. 자동 테스트 장치(100)는 테스트 어셈블리(110), 송신부(120) 및 수신부(130)를 포함할 수 있다.
테스트 어셈블리(110)는 테스트 결과를 수신하여 테스트 시퀀스를 생성하는 제어 장치일 수 있다.
송신부(120)는 테스트 어셈블리(110)에서 생성된 전압, 어드레스 및/또는 데이터등을 테스트 패턴의 형태로 상기 테스트 대상물(500)에 제공할 수 있다. 도면에서 TX는 테스트 대상물(500)에 제공되는 송신용 테스트 패턴 신호를 지시한다.
테스트 대상부(500)에서 제공된 테스트 결과는 수신부(130)를 통해 상기 테스트 어셈블리(110)에 제공될 수 있다. 도면에서 RX는 상기 테스트 대상물(500)로부터 제공되는 수신용 테스트 패턴 신호를 지시할 수 있다.
도 3을 참조하면, 테스트 어셈블리(110)는 송신용 테스트 패턴 신호(TX) 및 수신용 테스트 패턴 신호(RX)를 입력받는 비교 회로(150)를 포함할 수 있다. 송신용 테스트 패턴 신호(TX) 및 수신용 테스트 패턴 신호(RX)과 차이가 있는 경우, 비교 회로(150)는 결과 신호(Dout)를 출력하여, 테스트 어셈블리(110) 자체 및 보조 테스트 장치(200) 자체의 에러가 발생되었음을 확인할 수 있다.
보조 테스트 장치(200)는 도 2를 참조하면, 인터 페이스 보드(201)를 포함할 수 있다. 인터페이스 보드(201)는 테스트 대상물(500)이 위치될 접속 영역(210)을 포함할 수 있다. 접속 영역(210)에 테스트 대상물(500)의 접속 단자들과 접속될 패드들(220)이 배치될 수 있다. 예를 들어, 상기 패드들(220)은 전원 패드, 접지 패드, 데이터 패드들 및 그 밖의 신호 패드들을 포함할 수 있다. 본 실시예의 보조 테스트 장치(200)는 하나의 테스트 대상물(500)이 위치되는 것을 일 예로 보여주고 있지만, 복수의 테스트 대상물(500)이 보조 테스트 장치(200) 상에 집적될 수 있다. 인터페이스 보드(201)는 상기 자동 테스트 장치(100)에서 제공되는 신호들, 예컨대 송신용 테스트 패턴 신호(RX)를 상기 패드들(220)을 통해 상기 테스트 대상물(500)에 제공할 수 있다.
본 실시예의 테스트 대상물(500)은 예를 들어, 루프백 경로(RP)를 포함할 수 있다. 테스트 대상물(500)은 예를 들어, 루프백 경로(RP)를 갖는 반도체 패키지일 수 있다.
도 4는 본 발명의 일 실시예에 따른 테스트 대상물의 단면도이다.
도 1 및 도 4를 참조하면, 반도체 패키지 타입의 테스트 대상물(500)은 인쇄 회로 기판(510), 적어도 하나의 다이(D1~D3) 및 외부 접속 단자(530)를 포함할 수 있다.
인쇄 회로 기판(510)은 제 1 표면(510a) 및 제 2 표면(510b)을 가질 수 있다. 제 1 표면(510a)에 내부 접속 단자(540)가 구비되고, 제 2 표면(510b)에 외부 접속 단자(530)가 구비된다. 상기 내부 접속 단자(540)는 제 1 표면(510a) 상에 배열된 도전 패드일 수 있다. 상기 외부 접속 단자(530)는 예를 들어, 솔더 볼을 포함할 수 있다. 상기 내부 접속 단자(540)와 상기 외부 접속 단자(530)는 인쇄 회로 기판(510) 내부에 형성되는 도전 패스(도시되지 않음)에 의해 전기적으로 연결될 수 있다.
적어도 하나의 다이(D1~D3)는 상기 인쇄 회로 기판(510)의 제 1 표면(510a) 상에 적층될 수 있다. 상기 다이(D1~D3)는 예를 들어, 디램(DRAM), 에스램(SRAM), 플래시(flash) 메모리, 롬(ROM), 피롬(PROM), 이이피롬(EEPROM), 상변화 메모리(PRAM), 엠램(MRAM), 알램(RRAM), 에프램(FRAM) 등의 메모리 소자를 포함할 수 있다. 하지만, 상기 다이(D1~D3)는 상기와 같은 메모리 소자뿐만 아니라. 마이크로프로세서(micro-processor), 이미지 신호 처리기(Image Signal Processor: ISP), 디지털 신호 처리기(Digital Signal Processor: DSP), 마이크로컨트롤러(micro-controller) 등의 로직 소자 또는 이와 유사한 소자 등과 같은 비메모리 소자를 포함할 수도 있다.
반도체 패키지 타입의 테스트 대상물(500)은 상기 다이(D1~D3), 수동 소자(도시되지 않음), 및 컨트롤러 칩(도시되지 않음)등을 추가로 포함하여, 메모리 모듈(memory module), 메모리 카드(memory card), 또는 메모리 스틱(memory stick) 등을 구성할 수 있다.
적어도 하나의 다이(D1~D3)는 상호 전기적으로 연결될 수 있다. 예를 들어, 적어도 하나의 다이(D1~D3)는 TSV(Through Silicon via)를 통해 전기적으로 연결될 수 있다.
적어도 하나의 다이(D1~D3) 각각은 복수의 패드(520)를 포함할 수 있다. 상기 복수의 패드들은 상기 TSV 및 그 밖의 도전 단자들을 통해 상기 내부 접속 단자(540)와 직, 간접적으로 연결될 수 있다.
적어도 하나의 다이(D1~D3)는 복수의 패드들 중 선택된 패드(520)간을 연결하는 루프백 경로(RP)를 적어도 하나 이상 포함할 수 있다. 상기 루프백 경로(RP)는 자동 테스트 장치(100)에서 제공되는 테스트 시퀀스를 바이패스시켜 다시 자동 테스트 장치(100)로 제공하기 위한 경로일 수 있다. 예를 들어, 상기 루프백 경로(RP)는 인쇄 회로 기판(510)과 가장 근접하게 위치되는 제 1 다이(D1)에 구비될 수 있다.
도 5는 본 발명의 일 실시예에 따른 반도체 다이의 평면도이다. 도 5는 적층된 복수의 다이(D1~D3) 중 제 1 다이(D1)를 예를 들어 설명하도록 한다.
도 5를 참조하면, 제 1 다이(D1)는 복수의 패드들(520)을 포함할 수 있다. 복수의 패드들(520)은 예를 들어 매트릭스 형태로 배열될 수 있다. 복수의 패드(520)는 복수의 데이터 패드(DQn..), 복수의 클럭 패드(CK..), 복수의 전압 패드(VSS, VDD??), 복수의 어드레스 패드(CAn..) 및 그 밖의 명령 및 신호들을 입, 출력하는 패드(ALERT, RESET,.. )를 포함할 수 있다.
상기 루프백 경로(RP)는 예를 들어, 인접하는 한 쌍의 패드 사이를 연결하는 도전 배선일 수 있다. 상기 루프 백 경로(RP)는 테스트 동작에 참여하지 않는 패드간을 연결할 수 있다. 가급적, 신호 로딩(loading)을 줄일 수 있도록 인접하는 패드간을 연결시킬 수 있지만, 반드시 여기에 한정되는 것만은 아니다.
예를 들어, 루프백 경로(RP)는 인접하는 클럭 패드(CK..)와 데이터 패드(DQn..)를 연결할 수 있다. 또한, 루프백 경로(RP)는 인접하는 어드레스 패드(CAn)간을 연결할 수 있다. 또한, 루프백 경로(RP)는 인접하는 데이터 패드(DQn)간을 연결할 수 도 있고, 인접하는 그 밖의 패드(ALERT, RESET,..)간을 연결할 수 있다.
본 실시예에서 인접하는 패드라 함은 상기 인접하는 패드 사이에 2개 이내의 다른 패드가 위치하는 경우를 의미할 수 있다.
이하, 본 발명의 일 실시예에 따른 테스트 장치 및 테스트 대상물을 테스트하는 방법을 설명한다.
테스트 어셈블리(110)는 송신용 테스트 패턴 신호(TX)를 생성하여 출력한다.
송신용 테스트 패턴 신호(TX)는 송신부(120) 및 보조 테스트 장치(200)를 거쳐 테스트 대상물(500)의 특정 패드(520)에 입력된다. 상기 특정 패드(520)는 테스트 동작에 관여하지 않는 패드일 수 있으며, 클럭 패드, 데이터 패드, 어드레스 패드, 전압 패드 및 그 밖의 패드 중 어느 하나일 수 있다.
테스트 대상물(500)의 특정 패드(520)를 통해 입력된 송신용 테스트 패턴 신호(TX)는 상기 특정 패드(520)와 연결된 루프백 경로(RP)를 통해 다른 특정 패드(520)로 전달된다. 상기 다른 특정 패드(520)는 상기 송신용 테스트 패턴 신호(TX)를 수신용 테스트 패턴 신호(RX)로서 상기 보조 테스트 장치(200)에 출력한다.
상기 수신용 테스트 패턴 신호(RX)는 보조 테스트 장치(200) 및 수신부(130)을 거쳐 상기 테스트 어셈블리(110)에 입력된다.
테스트 어셈블리(110) 내에 위치한 비교 회로(150)는 상기 송신용 테스트 패턴 신호(TX) 및 상기 수신용 테스트 패턴 신호(RX)를 비교한다. 상기 송신용 테스트 패턴 신호(TX) 및 상기 수신용 테스트 패턴 신호(RX)가 일정 범위 이상의 차이가 발생하는 경우, 테스트 어셈블리(110), 즉, 비교 회로(150)는 상기 테스트 어셈블리(110) 및/또는 보조 테스트 장치(200) 자체에 에러가 포함되어 있음을 판단할 수 있다.
이에 따라, 자동 테스트 장치(100) 및 보조 테스트 장치(200)의 에러(예를 들어, 노이즈 또는 지터)들을 확인할 수 있으며, 나아가 테스트 대상물(500)에 반영될 채널간 스큐를 확인할 수 있다.
또한, 추가적인 계측 장치 없이 자동 테스트 장치(100)와 보조 테스트 장치(200)들의 정상작동 유무를 판단할 수 있어, 비용 절감 및 테스트 시간을 줄일 수 있다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 자동 테스트 장치 110 : 테스트 어셈블리
120 : 송신부 130 : 수신부
200 : 보조 테스트 장치 500 : 테스트 대상물

Claims (8)

  1. 제 1 테스트 신호를 생성하는 자동 테스트 장치; 및
    상기 제 1 테스트 신호를 입력 받아, 제 2 테스트 신호로서 출력하는 테스트 대상물을 포함하고,
    상기 테스트 대상물은 상기 제 1 테스트 신호를 입력받는 제 1 패드, 상기 제 2 테스트 신호를 출력하는 제 2 패드, 및 상기 제 1 패드와 상기 제 2 패드를 전기적으로 연결하는 루프백 경로를 포함하며,
    상기 제 1 및 제 2 패드는 상기 테스트 대상물의 테스트 동작에 관여하지 않는 패드인 테스트 시스템.
  2. 제 1 항에 있어서,
    상기 자동 테스트 장치는,
    상기 제 1 테스트 신호를 생성하는 테스트 어셈블리;
    상기 제 1 테스트 신호를 출력하는 송신부; 및
    상기 제 2 테스트 신호를 수신하는 수신부를 포함하는 테스트 시스템.
  3. 제 1 항에 있어서,
    상기 자동 테스트 장치는,
    상기 제 1 테스트 신호 및 상기 제 2 테스트 신호를 비교하는 회로를 더 포함하는 테스트 시스템.
  4. 제 1 항에 있어서,
    상기 자동 테스트 장치와 상기 테스트 대상물 사이에 위치하여, 상기 제 1 및 제 2 테스트 신호가 경유하도록 구성된 보조 테스트 장치를 더 포함하는 테스트 시스템.
  5. 제 1 항에 있어서,
    상기 제 1 패드는 클럭 패드들, 데이터 패드들, 전압 패드들, 어드레스 패드들, 및 그 밖의 패드들 중 선택되는 하나이고, 상기 제 2 패드는 상기 클럭 패드들, 상기 데이터 패드들, 상기 전압 패드들, 상기 어드레스 패드들, 및 상기 그 밖의 패드들 중 다른 하나인 테스트 시스템.
  6. 제 5 항에 있어서,
    상기 제 1 패드와 상기 제 2 패드 사이에 2개 이하의 패드가 위치되는 테스트 시스템.
  7. 제 1 항에 있어서,
    상기 테스트 대상물은
    상기 루프백 경로가 형성된 적어도 하나의 다이들을 포함하는 반도체 패키지인 테스트 시스템.
  8. 제 1 테스트 신호를 자동 테스트 장치의 송신부 및 보조 테스트 장치를 거쳐 테스트 대상물의 제 1 패드에 전달하는 단계;
    상기 제 1 패드에 입력된 상기 제 1 테스트 신호를, 상기 제 1 패드와 전기적으로 연결된 루프백 경로를 통해 제 2 패드로 전달하는 단계;
    상기 제 2 패드에 전달된 상기 제 1 테스트 신호를 제 2 테스트 신호로서 상기 보조 테스트 장치 및 상기 자동 테스트 장치의 수신부로 제공하는 단계;
    상기 제 1 테스트 신호 및 상기 제 2 테스트 신호를 비교하여, 상기 자동 테스트 장치 및 상기 보조 테스트 장치 자체의 에러 여부를 검출하는 단계를 포함하는 테스트 시스템의 구동 방법.
KR1020200022778A 2020-02-25 2020-02-25 테스트 시스템 및 그의 구동 방법 KR20210108057A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200022778A KR20210108057A (ko) 2020-02-25 2020-02-25 테스트 시스템 및 그의 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200022778A KR20210108057A (ko) 2020-02-25 2020-02-25 테스트 시스템 및 그의 구동 방법

Publications (1)

Publication Number Publication Date
KR20210108057A true KR20210108057A (ko) 2021-09-02

Family

ID=77794251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200022778A KR20210108057A (ko) 2020-02-25 2020-02-25 테스트 시스템 및 그의 구동 방법

Country Status (1)

Country Link
KR (1) KR20210108057A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102649846B1 (ko) * 2023-10-06 2024-03-21 위더맥스(주) 멀티 칩 패키지 내 칩 간 인터커넥션 결함 검사 장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102649846B1 (ko) * 2023-10-06 2024-03-21 위더맥스(주) 멀티 칩 패키지 내 칩 간 인터커넥션 결함 검사 장치 및 방법

Similar Documents

Publication Publication Date Title
CN107431061B (zh) 用于多裸片封装中通信的方法和电路
US8780647B2 (en) Semiconductor device
US8669780B2 (en) Three dimensional integrated circuit connection structure and method
KR20120045331A (ko) 반도체 장치와 그 테스트 방법 및 제조방법
US10553510B2 (en) Stacked semiconductor apparatus being electrically connected through through-via and monitoring method
US20200219582A1 (en) Integrated circuit chip and die test without cell array
US20150235715A1 (en) Stacked semiconductor memory apparatus and test circuit therefor
JP2013197576A (ja) 半導体装置
US9201114B2 (en) Semiconductor integrated circuit and method for measuring internal voltage thereof
US8873267B2 (en) Semiconductor apparatus
KR20210108057A (ko) 테스트 시스템 및 그의 구동 방법
US20230116320A1 (en) Stacked Integrated Circuit Device
US9559677B2 (en) Stacked semiconductor apparatus being electrically connected through through-via and monitoring method
KR20130070249A (ko) 시스템 집적회로
KR102295895B1 (ko) 반도체 장치 및 시스템
TWI444637B (zh) 具有可調整性及適應性測試結構的半導體封裝元件及其測試方法
US8786308B1 (en) Method and apparatus for providing signal routing control
TWI676990B (zh) 內嵌式功能測試模組記憶體晶片的電路拓撲
US20230176953A1 (en) Failover Methods and Systems in Three-Dimensional Memory Device
KR20180042630A (ko) 멀티다이 집적회로의 폴트 위치 분석 장치

Legal Events

Date Code Title Description
A201 Request for examination