CN107431061B - 用于多裸片封装中通信的方法和电路 - Google Patents

用于多裸片封装中通信的方法和电路 Download PDF

Info

Publication number
CN107431061B
CN107431061B CN201580078593.6A CN201580078593A CN107431061B CN 107431061 B CN107431061 B CN 107431061B CN 201580078593 A CN201580078593 A CN 201580078593A CN 107431061 B CN107431061 B CN 107431061B
Authority
CN
China
Prior art keywords
semiconductor die
data
die
signal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580078593.6A
Other languages
English (en)
Other versions
CN107431061A (zh
Inventor
J·卡普
V·奇里弗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN107431061A publication Critical patent/CN107431061A/zh
Application granted granted Critical
Publication of CN107431061B publication Critical patent/CN107431061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1731—Optimisation thereof
    • H03K19/1732—Optimisation thereof by limitation or reduction of the pin/gate ratio
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

各种实施例涉及用于多裸片集成电路(IC)封装上的裸片间通信的电路和方法。根据实施例，IC封装(200,400)包括具有多个通信电路的第一半导体裸片(208,400)，通信电路用于在封装的相应数据端子(218)上传送数据。封装还包括具有N个触点(140,206)的第二半导体裸片(102,410)，触点用于将数据传入和传出半导体裸片。第二半导体裸片(102,410)包括可编程逻辑电路(110,412)，其被配置为与封装的一个或多个其它半导体裸片通信M个并行数据信号，其中M>N。第二半导体裸片还包括多个串行器电路(130,414)，每个串行器电路被配置为串行化来自多个M条信号线(120,416)的相应子集的数据，以生成串行数据并将所述串行数据提供给触点(140,206)中相应的一个触点。

Description

用于多裸片封装中通信的方法和电路
技术领域
本发明总体涉及数据通信，具体涉及多裸片集成电路(IC)封装的裸片之间的数据通信。
背景技术
可编程逻辑器件(PLD)是一种为人熟知的可编程IC，其可被编程为执行特定的逻辑功能。一种类型的PLD，现场可编程门阵列(FPGA)通常包括可编程片阵列。这些可编程片包括各种类型的逻辑块，所述逻辑块可以包括例如输入/输出块(IOB)、可配置逻辑块(CLB)、专用随机存取存储器块(BRAM)、乘法器、数字信号处理块(DSP)、处理器、时钟管理器、延迟锁相环(DLL)、总线或网络接口(如高速外围组件互连(PCIe)和以太网)等。
每个可编程片通常包括可编程互连和可编程逻辑。可编程互连通常包括大量由可编程互连点(PIP)互连的不同长度的互连线。可编程逻辑使用可包括例如函数发生器、寄存器、算术逻辑等的可编程元件来实现用户设计的逻辑。
可编程互连和可编程逻辑通常通过将配置数据流加载到定义如何配置可编程元件的内部配置存储器单元来编程。配置数据可以通过外部设备从存储器(例如从外部PROM)中读取或写入FPGA。然后，各个存储单元的集合状态决定了FPGA的功能。
发明内容
各种示例性实施例涉及用于多裸片IC封装上的裸片间通信的电路和方法。根据一个示例性实施例，IC包括具有M条信号线的第一半导体裸片和在该半导体裸片上的逻辑电路。所述逻辑电路被配置为通过M条信号线与通信地耦接到所述第一半导体裸片的一个或多个半导体裸片通信M个数据信号。IC还包括第一半导体裸片上的多个触点。所述多个触点包括至少N个触点，其中N小于M。半导体裸片上的多个串行器电路每个都被配置为串行化来自所述M条信号线的相应子集的数据以生成串行数据。每个串行器电路将串行数据提供给所述触点中相应的一个触点。
可选地，该装置还包括一个或多个半导体裸片。所述的一个或多个半导体裸片和第一半导体裸片可以被设置在具有一组用于与IC封装互相通信数据的数据端子的集成电路(IC)封装中。包括在所述一个或多个半导体裸片中的第二半导体裸片包括多个通信电路，每个通信电路被配置为通过该组数据端子中相应的一个端子通信数据。
可选地，第一半导体裸片还包括多个解串器电路，每个解串器电路被配置为从所述触点中相应的一个触点接收串行数据，以及生成解串数据，并将解串数据分配到M条信号线中相应的多条信号线。
可选地，第二半导体裸片的多个通信电路中的至少一个被耦接以从所述信号路径中相应的一个信号路径接收串行数据，并且被配置为通过该组组数据端子中相应的一个数据端子发送串行数据。
可选地，第二半导体裸片还包括解串器电路，所述解串器电路被耦接以通过所述信号路径中相应的一条信号路径从第一半导体裸片接收串行数据，并且被配置为解串该串行数据以生成一组并行数据信号，并将该组并行数据信号中的每个数据信号提供给所述多个通信电路中相应的通信电路，其中相应通信电路被配置为在数据端子中相应的一个端子上发送所述数据信号。
可选地，第二半导体裸片的多个通信电路中的至少一个通信电路被配置为对从相应的数据端子接收的信号进行解调，以生成包括串行数据的解调信号，并通过信号路径中的一条信号路径发送解调信号到逻辑电路。
可选地，多个通信电路中的两个或更多个通信电路，每个都被配置为对从相应数据端子接收的相应信号进行解调以生成相应的解调信号，并且第二半导体裸片还包括串行器电路，其被配置为串行化由多个通信电路中的两个或更多个通信电路生成的解调信号，以生成相应的串行信号，并且通过信号路径中的一条信号路径将相应的串行信号发送到第一半导体裸片。
可选地，第一半导体裸片包括具有第一光刻工艺尺寸的多个可编程逻辑资源，第二半导体裸片的电路具有大于第一光刻工艺尺寸的第二光刻工艺尺寸。
可选地，IC封装还包括IC封装中的衬底和衬底上的中介层(interposer)，中介层被配置为将第二半导体裸片的每个触点耦接到所述多个半导体裸片中的另一个半导体裸片的相应触点。
可选地，IC封装还包括在衬底上的一个或多个布线层，布线层被配置为将第二半导体裸片的每个触点耦接到所述多个半导体裸片中的另一个半导体裸片的相应触点。
可选地，第一半导体裸片具有等于X平方单位的面积，每个触点位于包括第一半导体裸片的X平方单位中的Y平方单位的相应接触区域中，所述N个触点的数量小于或等于X/Y。
还公开了一种用于多裸片IC封装中的裸片间通信的方法。在IC封装的第一半导体裸片上使用逻辑电路，通过第一半导体裸片上的M条信号线与IC封装的其它裸片并行通信M个数据信号。对于第一半导体裸片上的多个串行器电路中的每个串行器电路，M个数据信号的相应第一子集被串行化以生成相应的第一串行数据信号。相应的第一串行数据信号被提供给第一半导体裸片的N个触点中相应的一个触点，其中N<M。对于第一半导体裸片上的多个解串器电路中的每个解串器电路，N个触点中的一个触点上的相应的第二串行数据信号被解串以生成M个并行数据信号的相应第二子集。相应第二子集的数据信号被提供给M条信号线中的相应的信号线。
可选地，该方法还包括将来自N个触点中相应的一个触点的第一串行数据信号提供给IC封装的第二半导体裸片。
可选地，将第一串行数据信号提供给第二半导体裸片包括通过中介层将第一串行数据信号传送给第二半导体裸片。
可选地，将第一串行数据信号提供给第二半导体裸片包括通过IC封装的衬底上的信号线通信第一串行数据信号。
可选地，该方法还包括在第二半导体裸片上使用通信电路，并通过IC封装的外部数据端子发送第一串行数据信号。
可选地，该方法还包括在第二半导体裸片上使用解串器电路，解串第一串行数据信号以生成多个并行数据信号，并在第二半导体裸片上使用相应通信电路，通过IC封装的相应数据端子发送所述多个并行数据信号。
可选地，该方法还包括：在第二半导体裸片上使用串行器电路串行化来自多个数据端子的数据信号，以生成用于第一半导体裸片上的多个解串器电路中的一个解串器电路的相应的第二串行数据信号。
可选地，使用具有第一工艺尺寸的光刻形成第一半导体裸片的电路，并且使用具有大于第一工艺尺寸的第二工艺尺寸的光刻形成第二半导体裸片的电路。第一半导体裸片可以具有等于X平方单位的面积，并且N个触点中的每个触点位于相应的接触区域中，所述相应的接触区域大于第一半导体裸片的(X/M)平方单位。
根据一个示例性实施例，IC封装包括衬底和被耦接到衬底的一组数据端子，该组数据端子用于将数据传入和传出所述IC封装。IC封装包括具有用于在IC封装的相应数据端子上传送数据的多个通信电路的第一半导体裸片。IC封装还包括具有N个触点的第二半导体裸片，所述N个触点用于将数据传入和传出第二半导体裸片。第二半导体裸片包括逻辑电路，其被配置为与封装的一个或多个其它半导体裸片并行地传送M个数据信号，其中M>N。第二半导体裸片还包括多个串行器电路，每个串行器电路被配置为串行化来自M个数据信号中的多个数据信号的相应子集的数据，以生成串行数据，并将串行数据提供给N个触点中相应的一个触点。
其他特征将通过考虑以下具体实施方式和所附权利要求而得以了解。
附图说明
在阅读以下详细描述并参考附图之后，该方法和电路的各个方面和特征将变得明显，其中：
图1示出了被配置为使用较少数量的触点进行多个数据信号的裸片间通信的示例性半导体裸片；
图2示出了具有被配置为用于裸片间通信的第一和第二半导体裸片的第一IC封装的横截面；
图3示出了具有被配置为用于裸片间通信的第一和第二半导体裸片的第二IC封装的横截面；
图4示出了用于裸片间通信的示例电路的框图；
图5示出了用于在多裸片IC封装中将数据传出半导体裸片的示例性过程；
图6示出了用于在多裸片IC封装中将数据传入半导体裸片的示例性过程；
图7示出了可以根据一个或多个实施例配置的可编程IC。
具体实施方式
在下面的描述中，阐述了许多具体细节来描述本文给出的具体示例。然而，对于本领域技术人员应当显而易见的是，可以在没有包含下面给出的所有具体细节的情况下实践这些示例的一个或多个其他示例和/或变体。在其他情况下，未详细描述公知的特征，以免使本文中的示例的描述变得模糊。为了便于说明，在不同的图中可以使用相同的附图标记来表示相同元件或者相同元件的附加实例。
多裸片IC封装包括被耦接在一起并设置在单个封装内的多个半导体裸片。每个半导体裸片实现IC封装的相应部件。通常，发生在任何一个半导体裸片内的制造故障使得IC封装不能工作。使用多个半导体裸片来实现IC封装的相应部件，允许在IC封装中最终组装之前单独制造和测试这些部件。因此，有缺陷的部件可以在组装成最终的IC封装之前被单独识别。以这种方式，可以提高用于制造IC封装的生产率。
数据通过半导体裸片上的相应触点之间的裸片间连接在多裸片IC封装中的各个半导体裸片之间通信。裸片间连接可以包括例如IC封装中的衬底和/或中介层上的信号线。触点可以使用各种制造工艺连接到信号线，这些工艺包括例如焊线(wirbond)、C4焊球和/或微凸块(microbump)。尽管没有这样的限制，为了便于参考，可以主要参照在半导体封装中使用微凸块安装和互连的半导体裸片来描述示例。
在硅的给定区域内可以印刷的电路的密度随着光刻工艺的进步持续地增加。通常，随着集成在半导体裸片上的电路的数量增加，用于数据输入和输出的触点数量也要增加。然而，由于当前制造工艺的限制，半导体裸片上可能没有足够的面积来容纳用于将数据传入和/或传出半导体裸片的期望数量的触点。例如，对于可编程IC，可能需要在可编程逻辑电路和可编程逻辑电路外部的各种通信电路之间通信数千个并行数据信号。在半导体裸片上使用28nm光刻来形成可编程逻辑电路的情况下，可能需要1-2μm间距触点(pitchcontact)将来自可编程逻辑电路的所有数据信号传送到相应的信号线。然而，目前可用的触点通常具有约35-40μm的最小间距。因此，在半导体裸片的硅区域内的为每个数据信号形成相应的触点有可能无法实现。
公开了用于使用较少数量的触点将较大数量的数据信号传入和/或传出多裸片IC封装的半导体裸片的电路和方法。根据一个示例性实施例，IC封装包括具有逻辑电路的第一半导体裸片，该逻辑电路被配置为与封装的一个或多个其它半导体裸片并行地通信第一数量(M)的数据信号。第一半导体裸片包括第二数量(N)的触点，该数量小于数据信号的数量。第一半导体裸片还包括一个或多个串行器电路。每个串行器电路被配置为串行化M个数据信号的相应子集以生成串行数据信号，并且将串行数据信号提供给N个触点中相应的一个触点。所述串行化将M个数据信号的各个位排列成单个数据信号，以便通过单条信号路径进行顺序传输。替代地或额外地，第一半导体裸片可以包括一个或多个解串器电路。每个解串器被配置为解串在N个触点中相应的一个触点上的串行数据信号以生成M个数据信号的子集。所述解串将串行数据信号分离成分量数据信号，以在相应的信号线上传输。为了便于参考，非串行数据信号可以被称为并行数据信号或并行通信的数据信号。
所公开的实施例可应用于具有由多个互连的半导体裸片实现的各种电路的IC封装。为便于说明，本公开的示例参考一种IC封装来一般地讨论，所述IC封装包括第一半导体裸片上的可编程逻辑电路和第二半导体裸片上的一个或多个通信电路。第二半导体裸片上的通信电路可以被配置为例如通过IC封装的一组外部数据端子将数据传入和/或传出IC封装。
在一些实施例中，一个或多个通信电路将从第一半导体裸片传送到第二半导体裸片的串行数据信号进行编码，以便从IC裸片传输。替代地或额外地，第二半导体裸片可以包括解串器电路，其被配置为解串从第一半导体裸片传送到第二半导体裸片的串行数据信号，以生成一组并行数据信号。每个并行数据信号可以由相应的通信电路编码，以通过相应的一个数据端子进行传输。不同的通信电路可以使用各种通信协议来编码串行或并行的数据信号。由通信电路产生的调制信号由通信电路在IC封装的各个数据端子上发送。
在一些实施例中，第二半导体裸片上的一个或多个通信电路被配置为对从IC封装的数据端子接收的数据信号进行解调，并将经解调的信号作为串行数据传送到第一半导体裸片。对于一些通信电路，经解调的信号可以包括能够由通信电路直接传送到第一半导体裸片的串行数据。对于其它一些通信电路，经解调的信号不包含串行数据。在一些实施例中，第二半导体裸片可以包括串行器电路，其被配置为串行化多个经解调的信号以生成用于与第一半导体裸片通信的串行数据信号。
如上所述，在IC封装中使用多个半导体裸片可以允许IC封装中进行组装之前，分开制造并测试IC封装中的电路元件并在。然而，可能需要增大半导体裸片的硅面积以容纳在半导体裸片之间传送每个数据信号的相应触点。这种硅面积的增大增加了各个半导体裸片和所得的IC封装的制造成本。
所公开的用于裸片间通信的电路和方法允许在多裸片IC封装中形成单个半导体裸片的面积尺寸小于为包括用于每个裸片间数据信号的相应触点所需的面积尺寸。通过使用更少的触点传送数据信号，可以减少半导体裸片的硅面积。因此，可以使用多个半导体裸片来实现IC封装中的电路，而不增大硅面积以包括额外的触点。
在IC封装中使用多个半导体裸片也允许使用不同的光刻工艺形成不同的电路。例如，在一些实施例中，可以使用较小的光刻工艺尺寸在第一半导体裸片中形成可编程逻辑电路，并且可以使用较大的光刻工艺尺寸在第二半导体裸片上形成用于输入/输出数据的通信电路。
现在转向附图，图1示出了被配置为用于使用较少数量的触点进行多个数据信号的裸片间通信的示例性半导体裸片。在该示例中，半导体裸片102包括用于将数据信号传入和/或传出半导体裸片的多个触点140。触点的最大数量受半导体裸片的总面积和每个触点所需的面积限制。例如，对于长度为X单位的方形半导体裸片和长度为Y单位的方形触点，半导体裸片具有X*X平方单位的面积和需要Y*Y平方单位的触点。因此，半导体裸片102上可以包括的触点的数量(N)不能超过X2/Y2。半导体裸片102包括逻辑电路110，所述逻辑电路110被配置为与该封装的一个或多个其它半导体裸片并行地通信M个数据信号，其中M大于触点140的数量。在该示例中，逻辑电路110被配置为通过一组并行信号线120中相应的一条信号线来通信M个数据信号中的每个数据信号。
第一半导体裸片还包括被耦接到信号线120的串行化电路(serializationcircuit)130，所述串行化电路130具有一个或多个串行器电路和/或解串器电路。串行化电路130中的每个串行器电路(如果有的话)被配置为串行化从可编程逻辑110接收的M个数据信号的相应第一子集，以生成一个相应的串行数据信号。串行化操作将M条信号线的数据值排列成可以通过单条信号线通信的顺序序列。每个串行器将相应的串行数据信号提供给N个触点140中相应的一个触点，以传输给IC封装中的一个或多个其它裸片。
裸片间通信电路130中的每个解串器电路(如果有的话)被配置为通过相应的触点140解串接收自IC封装的另一裸片的串行信号，以生成M个数据信号的相应的第二子集。解串操作将用于通信的串行数据信号的M个顺序数据值排列为各条信号线上的M个并行数据信号。M个数据信号的相应第二子集被提供给信号线120中的相应若干条信号线。
图2示出了具有第一和第二半导体裸片的被配置为用于裸片间通信的第一IC封装的横截面。IC封装200包括通过一组微凸块206耦接到衬底202的可编程逻辑裸片102和I/O裸片208。微凸块206中的每个微凸块是焊球，所述焊球将所述裸片中的一个裸片上相应的触点(未示出)电耦接至连接到衬底202上的布线层214的相应触点(未示出)。布线层214包括多个相应的信号线(图2中未示出)，用于在布线层上的各个位置间路由数据信号。在IC封装200的制造期间，微凸块206可以初始地附着到半导体裸片102和208上的触点上。然后，微凸块206可以与衬底202上的相应触点对齐。微凸块206被回流以形成衬底202上的触点与所述裸片的触点间的电连接。
如参照图1所述，可编程逻辑裸片102包括被配置为与IC中的其它裸片通信多个数据信号的可编程逻辑电路110。可编程逻辑裸片102还包括裸片间通信电路130，所述裸片间通信电路130具有用于在可编程逻辑裸片102和I/O裸片208之间通信作为串行数据信号通信M个数据信号的串行器电路和/或解串器电路。串行数据信号中的每个串行数据信号都通过相应的裸片间通信路径在可编程逻辑裸片102和I/O裸片208之间通信，所述裸片间通信路径包括布线层214中的相应信号线。微凸块206中的第一个微凸块将可编程逻辑裸片102耦接到所述信号线，微凸块206中的第二个微凸块将I/O裸片208耦接到所述布线层214中的信号线。
IC封装还包括用于将数据传入和/或传出IC封装200的多个数据端子218。在该示例中，数据端子218通过焊线214通信地被耦接到衬底202上的布线层214。如另一个示例，在一些实施方案中，数据端子可以形成在衬底202上并且直接连接到布线层214。
I/O裸片208包括被配置为通过数据端子218将数据信号传入和/或传出IC封装的多个通信电路。数据信号由通信电路通过一条信号路径发送和/或接收，所述信号路径包括微凸块206中的一个微凸块、布线层214的一条信号线、焊线216中的一条焊线、和数据端子218中的一个数据端子。在不同的实施方式中，I/O裸片208的通信电路可以用串行或非串行格式将数据传入和传出IC封装200。此外，不同的通信电路可以使用包括例如AXI、PCIe和/或以太网的各种通信协议来发送或接收数据。
在图2所示的例子中，可编程逻辑裸片102和I/O裸片208通过微凸块直接耦接到衬底布线层214。在一些实施例中，一个或多个半导体裸片可以例如通过中介层间接地耦接到衬底布线层214，或者可以堆叠在另一个半导体裸片上并且被耦接到另一个半导体裸片。
图3示出了具有第一和第二半导体的示例性IC封装的横截面，其中所述第一和第二半导体通过中介层间接地耦接到衬底。IC封装300包括衬底202、布线层214、数据端子218、焊线216、可编程逻辑裸片102和I/O裸片208，如参考图2所描述的。在该示例中，可编程逻辑裸片102和I/O裸片208被安装在中介层310上。可编程逻辑裸片102和I/O裸片208的触点通过一组微凸块316耦接到中介层310上的第二布线层314。串行数据信号通过相应的信号路径在可编程逻辑裸片102和I/O裸片208之间通信。可编程逻辑裸片102和I/O裸片208之间的每条信号路径包括布线层314的相应的信号线，将可编程逻辑裸片102耦接到该信号线的相应的第一微凸块，以及将I/O裸片208耦接到该信号线的相应的第二微凸块。
中介层310包括多个通孔(via)(图3中未示出)，每个通孔将布线层314中的相应的信号线耦接到中介层310的底侧上的C4焊球312中相应的一个焊球。C4焊球312被安装在并耦接到衬底202上的布线层214中的各条信号线上。在该示例中，通过I/O裸片208传入和传出IC封装300的每个数据信号在相应的路径上通过，微凸块中的一个、布线层314中的信号线、中介层310的通孔、C4焊球中的一个、布线层214中的信号线、焊线216、以及数据端子218中的一个而通信。
图4示出了IC封装中的裸片间通信的示例电路的框图。在该示例中，IC封装400包括通过中介层420耦接到I/O裸片440的可编程逻辑裸片410。可编程逻辑裸片410包括可编程逻辑电路412，所述逻辑电路412被配置为通过M条数据线416并行地与I/O裸片440通信M个数据信号。可编程逻辑裸片410还包括串行器/解串器(SERDES)电路414，SERDES电路414被配置为将N条相应的信号路径418上的M个数据信号作为串行数据信号传送通过中介层420，所述N条相应的信号路径被耦接到可编程逻辑裸片410的触点。更具体地，SERDES电路414串行化信号线416的相应组的数据，以生成相应的串行信号。相应的串行信号中的每个串行信号通过信号路径418中相应的一条信号路径被传送到I/O裸片440。信号路径的数量N小于数据信号的数量M。SERDES电路414还将从I/O裸片440接收的相应的串行数据信号解串为多个并行信号，每个并行信号通过信号线416中相应的一条信号线提供给可编程逻辑电路。
I/O裸片440包括多个通信电路442、444、446和448，所述通信电路被配置为将数据信号传入或传出IC封装400。I/O裸片440可以包括具有不同构造的各种通信电路。在一些实施例中，一个或多个通信电路被配置为以串行数据格式将数据信号传入或传出IC封装。在本示例中，第一通信电路442被配置为通过IC封装400的数据端子发送从可编程IC裸片410接收的串行数据信号。第二通信电路444被配置为接收输入到IC封装的串行格式数据并将串行数据提供给可编程逻辑裸片410。
在一些实施例中，一个或多个通信电路被配置为以非串行数据格式将数据传入或传出IC封装。例如，I/O裸片440包括被配置为解串来自可编程IC裸片410的串行数据信号以生成一组并行信号的SERDES电路450。每个并行信号由相应的通信电路446从I/O裸片440发送。反过来，SERDES电路450可以被配置为串行化由各个通信电路448接收的并行信号，以生成通过信号线418之一提供给可编程IC裸片的串行数据信号。
图5示出了在多裸片IC封装中将数据传出IC裸片的示例性过程。在框502处，使用第一半导体裸片上的可编程逻辑电路，通过第一半导体裸片上的M条信号线与同一IC中的其它半导体裸片并行地通信M个数据信号。在框504处，对于第一半导体裸片上的多个串行器电路中的每一个，M个数据信号的相应第一子集被串行化以生成相应的串行数据信号。在框506处，通过第一半导体裸片的N个触点中相应的一个触点通信每个相应的串行数据信号，其中触点数N小于数据信号M的数量。
图6示出了在多裸片IC封装中将数据传入IC裸片的示例性过程。在框602处，将串行数据信号从相应的触点提供给相应的解串器电路。在框604处，提供给每个解串器电路的串行数据信号被解串以生成M个数据信号的相应的第二子集。在框606处，将M个数据信号的相应的第二子集中的每个信号提供给M条信号线中相应的一条信号线。
虽然上述示例主要参考多裸片IC封装中的半导体裸片之间的串行数据信号的通信进行讨论，但是一些实施方案也可以在半导体裸片之间传送并行数据信号。例如，再次参考图1，可编程逻辑裸片102可以适于通过相应的触点来并行地通信M个数据信号的第一子集。M个数据信号的第二子集可以由串行化电路130以串行格式通信，如前所述。
可编程逻辑裸片上的串行器和/或解串器电路可以实现为裸片上的硬连线电路或裸片上的可编程逻辑资源。在可编程逻辑中实现硬连线电路允许裸片间通信电路被调整以满足以可编程逻辑实现的用户电路设计的通信要求。在一些实施例中，软件电路设计工具可以被配置为帮助创建和/或配置串行化电路和/或解串电路，用于将信号传入和/或传出在可编程逻辑中实现的用户电路设计。例如，软件电路设计工具可以基于用户电路设计中的多个I/O信号和目标可编程IC封装中可编程逻辑裸片的可用I/O触点的数量来确定需要以串行格式通信的信号数量。可编程逻辑裸片的可用I/O触点的数量可以例如通过指示各种可编程IC封装的可用I/O触点的相应数量的数据库确定。在确定需要以串行格式通信的信号数量之后，软件电路设计工具可以在用户电路设计中自动实例化串行化电路/解串电路，以串行地通信所述数量的信号。
在一些实施例中，软件电路设计工具可以基于I/O信号的通信需求从用户电路设计的I/O信号中选择要串行化的I/O信号。例如，软件设计工具可以自动选择具有最低传输速率的I/O信号进行串行化。反过来，可以选择具有最高传输速率的I/O信号以非串行格式通信。如另一个例子，软件设计工具可以根据I/O信号所需的传输速率和I/O触点的传输速率将需要一起串行化的I/O信号分组。在选择将要串行化的I/O信号之后，软件电路设计工具可以自动将对应于所选择的I/O信号的信号线连接到用户电路设计中的实例化的串行化电路/解串电路。
图7示出了可以根据一个或多个实施例来配置的可编程IC 702。可编程IC还可以被称为片上系统(SOC)，其包括处理子系统710和可编程逻辑子系统730。在该示例中，可编程IC还包括具有各种用于电源和/或安全管理的电路的子系统740，和/或用于与外部电路通信数据的输入/输出(I/O)子系统750。子系统710、730、740和750可以使用多个半导体裸片形成，并且如上述示例所述在IC封装中互连。
处理子系统710可以被编程为通过执行用户程序来实现用户设计的软件部分。该程序可以被指定为配置数据流的一部分，或者可以从片上或片外数据存储装置检索。处理子系统710可以包括用于执行一个或多个软件程序的各种电路712、714、716和718。电路712、714、716和718可以包括例如一个或多个处理器核、浮点单元(FPU)、中断处理单元、片上存储器、存储器高速缓存和/或高速缓存一致性互连。
可编程IC 702的可编程逻辑子系统730可以被编程为实现用户设计的硬件部分。例如，可编程逻辑子系统可以包括多个可编程资源732，其可被编程为实现在配置数据流中指定的一组电路。可编程资源732包括可编程互连电路、可编程逻辑电路和配置存储单元。可编程逻辑使用可包括例如函数发生器、寄存器、算术逻辑等的可编程元件来实现用户设计的逻辑。可编程互连电路可以包括通过可编程互连点(PIP)互连的大量不同长度的互连线。
可编程资源732可以通过将配置数据流加载到配置存储单元中来进行编程，所述配置存储单元定义了如何配置可编程互连电路和可编程逻辑电路。然后各个存储单元的集体状态确定可编程资源732的功能。可以通过外部设备从存储器(例如从外部PROM)中读取配置数据或将配置数据写入可编程IC 702。在一些实施例中，可以通过包括在可编程逻辑子系统730中的配置控制器734将配置数据加载到配置存储单元中。在一些其他实施方案中，可以通过由处理器子系统710执行启动过程将配置数据加载到配置存储器单元。
可编程IC 702可以包括将处理子系统710与在可编程逻辑子系统730内实现的电路互连的各种电路。在该示例中，可编程IC 702包括核心交换机726，其可以在处理子系统710和可编程逻辑子系统730的各种数据端口间路由数据信号。核心交换机726还可以在可编程逻辑或处理子系统710和730以及可编程IC的各种其他电路(诸如内部数据总线)之间路由数据信号。替代地或额外地，处理子系统710可以包括绕过核心交换机726直接与可编程逻辑子系统连接的接口。这样的接口可以例如使用由ARM发布的AMBA AXI协议规范(AXI)而实现。
在一些实施例中，处理子系统710和可编程逻辑子系统730也可以通过存储器控制器721读取或写入片上存储器722或片外存储器(未示出)的存储器位置。存储器控制器721可被实现为与一个或多个不同类型的存储器电路通信，所述存储器电路包括但不限于双倍数据速率(DDR)2、DDR3、低功耗(LP)DDR2类型的存储器，无论是16位、32位还是具有ECC的16位等。存储器控制器721能够通信的不同存储器类型的列表仅是为了说明的目的而提供的，并不旨在作为限制或穷举。如图7所示，可编程IC 702可以包括存储器管理单元720和转换后备缓冲器724，以将由子系统710和730使用的虚拟存储器地址转换为由存储器控制器721使用以访问特定存储器位置的物理存储器地址。
在该示例中，可编程IC包括用于与外部电路进行数据通信的I/O子系统750。I/O子系统750可以包括各种类型的I/O设备或接口，包括例如闪存型I/O设备、较高性能的I/O设备、较低性能的接口、调试I/O设备和/或RAM I/O设备。
I/O子系统750可以包括被示为760A和760B的一个或多个闪存接口760。例如，闪存接口760中的一个或多个可以被实现为被配置用于4位通信的四串行外设接口(Quad-Serial Peripheral Interface,QSPI)。闪存接口760中的一个或多个可以被实现为并行8位NOR/SRAM类型的接口。闪存接口760中的一个或多个可以被实现为被配置用于8位和/或16位通信的NAND接口。应当理解，所描述的特定接口是为了说明而非限制的目的而提供的。可以使用具有不同位宽的其他接口。
I/O子系统750可以包括提供比闪存接口760更高性能级别的一个或多个接口762。接口762A-762C中的每一个可以被分别耦接到DMA控制器764A-764C。例如，接口762中的一个或多个可以被实现为通用串行总线(USB)类型的接口。接口762中的一个或多个可被实现为千兆以太网类型的接口。接口762中的一个或多个可以被实现为安全数字(SD)类型的接口。
I/O子系统750还可以包括提供比接口762更低性能级别的一个或多个接口766，诸如接口766A-766D。例如，接口766中的一个或多个可以被实现为通用I/O(GPIO)接口类型。接口766中的一个或多个可以被实现为通用异步收发器(UART)类型的接口。接口766中的一个或多个可以以串行外设接口(SPI)总线类型的接口形式来实现。接口766中的一个或多个可以以控制器局域网络(Controller-Area-Network,CAN)类型的接口和/或I2C类型的接口形式来实现。接口766中的一个或多个还可以以三重定时器计数器(Triple TimerCounter,TTC)和/或看门狗定时器(Watchdog Timer,WDT)类型的接口形式来实现。
I/O子系统750可以包括一个或多个调试接口768，例如处理器JTAG(PJTAG)接口768A和跟踪接口(trace interface)768B。PJTAG接口768A可以为可编程IC 702提供外部调试接口。跟踪接口768B可以提供端口来接收来自处理子系统710或可编程逻辑子系统730的调试(例如跟踪)信息。
如图所示，接口760、762、766和768中的每一个可以被耦接到多路复用器770。多路复用器770提供可直接路由或被耦接到可编程IC 702的外部引脚(例如内部设置有可编程IC 702的封装的焊球)的多个输出。例如，可编程IC 702的I/O引脚可以在接口760、762、766和768之间共享。用户可以通过配置数据流来配置多路复用器770，以选择要使用接口760-768中的哪个，从而，通过多路复用器770被耦接到可编程IC 702的I/O引脚。I/O子系统750还可以包括结构复用器I/O(fabric multiplexer I/O,FMIO)接口(未示出)以将接口762-768连接到可编程逻辑子系统的可编程逻辑电路。额外地或替代地，可编程逻辑子系统730可以被配置为在可编程逻辑内实现一个或多个I/O电路。在该示例中，可编程IC 702包括具有用于电源和/或安全管理的各种电路的子系统740。例如，子系统740可以包括被配置为监视和维持用于为可编程IC 702的各个子系统供电的一个或多个电压域的电源管理单元746。在一些实施例中，电源管理单元746可以停用空闲中的个别子系统的电源，而不停用在使用中的子系统的电源，以降低功耗。
子系统740还可以包括用于监视子系统的状态以确保正确工作的安全电路。例如，子系统740可以包括被配置为监视各种子系统的状态的一个或多个实时处理器742(例如，如在状态寄存器744中所示)。实时处理器742可以被配置为响应于检测到错误而执行多项任务。例如，对于一些错误，实时处理器742可以响应于检测到错误而产生警报。在另一示例中，实时处理器742可以重置子系统以尝试恢复子系统而校正操作。子系统740包括可用于互连各种子系统的交换网络748。例如，交换网络748可以被配置为将各种子系统710、730和740连接到I/O子系统750的各种接口。在一些应用中，交换网络748也可以用于将实时处理器742与要监视的子系统进行隔离。这种隔离可能是某些应用标准(例如IEC-61508SIL3或ISO-26262标准)所要求的，以确保实时处理器742不受其他子系统中发生的错误的影响。
所述的方法和电路被认为适用于各种多裸片封装。参考本说明书的公开，其他方面和特征对本领域技术人员是显而易见的。例如，尽管在某些情况下多个方面和特征可能被描述在单个附图中，但是应当理解，即使多个特征未被明确地显示或描述为组合，来自一幅附图的特征也可以与另一幅附图中的特征进行组合。本说明书和附图应仅被视为示例，本申请的真实范围由所附权利要求书指出。

Claims (11)

1.一种用于多裸片IC封装中的裸片间通信的装置，其特征在于，所述装置包括：
第一半导体裸片(102,410)；
通信地耦接到所述第一半导体裸片的一个或多个半导体裸片(208,440)；
所述第一半导体裸片上的M条信号线(120,416)；
所述第一半导体裸片上的逻辑电路(110,412)，所述逻辑电路被配置为通过所述M条信号线与所述的一个或多个半导体裸片通信M个数据信号；
所述第一半导体裸片上的多个触点，所述多个触点包括至少N个触点(140,206)，其中N个触点的数量小于M条信号线的数量，并且每个触点通过相应的信号路径(418)被耦接到所述一个或多个半导体裸片中的另一个半导体裸片；
所述第一半导体裸片上的多个串行器电路(130,414)，每个所述串行器电路都被配置为串行化来自所述M条信号线的相应子集的数据以生成串行数据，并将所述串行数据提供给所述多个触点中相应的一个触点；
其中所述一个或多个半导体裸片和所述第一半导体裸片被布置在集成电路(IC)封装(200,400)中，所述IC封装具有用于将数据传入和传出IC封装的一组数据端子(218)；并且
其中包括在所述一个或多个半导体裸片中的第二半导体裸片(208,440)包括：
多个通信电路(442,444,446,448)，每个所述通信电路都被配置为通过该组数据端子中的相应的一个数据端子进行数据通信；以及
解串器电路(450)，所述解串器电路被耦接以通过所述信号路径中相应的一条信号路径从所述第一半导体裸片接收所述串行数据，并且所述解串器电路被配置为：
解串所述串行数据以生成一组并行数据信号；并且
将该组并行数据信号中的每个数据信号提供给所述多个通信电路
(442,444,446,448)中相应的通信电路，其中所述相应的通信电路被配置为在所述数据端子中相应的一个端子上发送所述数据信号。
2.根据权利要求1所述的装置，其特征在于，所述第一半导体裸片(102,410)还包括多个解串器电路(414)，每个所述解串器电路都被配置为从所述多个触点中相应的一个触点接收串行数据，以生成解串数据，并将所述解串数据分配到所述M条信号线(416)中相应的多条信号线。
3.根据权利要求1所述的装置，其特征在于，所述第二半导体裸片(208,440)的多个通信电路(442,444,446,448)中的至少一个通信电路被耦接以从所述信号路径中相应的一条信号路径接收串行数据，并且被配置为通过该组数据端子中相应的一个端子发送所述串行数据。
4.根据权利要求1所述的装置，其特征在于，所述第二半导体裸片(208,440)的多个通信电路(442,444,446,448)中的至少一个通信电路被配置为：
解调从所述相应数据端子接收到的信号，以生成包括串行数据的解调信号；并且
通过所述信号路径中相应的一个信号路径将所述解调信号发送给所述逻辑电路。
5.根据权利要求1所述的装置，其特征在于：
所述多个通信电路(442,444,446,448)中的两个或更多个通信电路，每个都被配置为对从所述相应数据端子接收的相应信号进行解调，以生成相应的解调信号；并且
所述第二半导体裸片(208,440)还包括串行器电路，所述串行器电路被配置为将由所述多个通信电路中的两个或更多个通信电路生成的所述解调信号串行化以生成相应的串行信号，并且通过所述信号路径中的一条信号路径将所述相应的串行信号发送给所述第一半导体裸片。
6.根据权利要求1所述的装置，其特征在于：
所述第一半导体裸片(102,410)包括具有第一光刻工艺尺寸的多个可编程逻辑资源；
所述第二半导体裸片(208,440)的电路具有比所述第一光刻工艺尺寸大的第二光刻工艺尺寸；
所述第一半导体裸片具有等于X平方单位的面积；
每个触点(140,206)位于相应的接触区域中，所述相应的接触区域包括所述第一半导体裸片的X平方单位中的Y平方单位；并且
所述N个触点的数量小于或等于X/Y。
7.根据权利要求1所述的装置，其特征在于，所述装置还包括：
所述IC封装中的衬底(202)；
在所述衬底上的中介层(310,420)，所述中介层被配置为将所述第二半导体裸片的每个触点耦接到所述多个半导体裸片中的另一个半导体裸片的相应触点；以及
在所述衬底上的一个或多个布线层(214)，所述布线层被配置为将所述第二半导体裸片的每个触点耦接到所述多个半导体裸片中的另一个半导体裸片的相应触点。
8.一种用于多裸片IC封装(200)中的裸片间通信的方法，其特征在于，所述方法包括：
使用所述IC封装的第一半导体裸片(102,410)上的逻辑电路(110,412)，通过所述第一半导体裸片上的M条信号线与所述IC封装的其它裸片(102,410)并行地通信M个数据信号(502)；并且
对于所述第一半导体裸片上的多个串行器电路(130,414)中的每一个：
串行化(504)所述M个数据信号的相应第一子集以生成相应的第一串行数据信号；
将所述相应的第一串行数据信号提供(506)给所述第一半导体裸片的N个触点(140,206)中相应的一个触点，其中N<M；并且
对于所述第一半导体裸片上的多个解串器电路中的每一个：
解串(508)所述N个触点中的一个触点上相应的第二串行数据信号以生成所述M个数据信号的相应的第二子集；并且
将所述相应的第二子集的每个数据信号提供(510)给所述M条信号线中相应的一条信号线；
通过中介层(310,420)或通过所述IC封装的衬底(202)上的信号线将所述第一串行数据信号发送给第二半导体裸片(208,440)；
使用所述第二半导体裸片(208,440)上的解串器电路(450)，解串所述第一串行数据信号以生成多个并行数据信号；并且
使用所述第二半导体裸片上相应的通信电路，通过所述IC封装(200)的相应数据端子(218)发送所述多个并行数据信号。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：使用所述第二半导体裸片(208,440)上的通信电路，通过所述IC封装(200)的外部数据端子发送所述第一串行数据信号。
10.根据权利要求8所述的方法，其特征在于，所述方法还包括：使用所述第二半导体裸片(208,440)上的串行器电路(450)，串行化来自多个数据端子(218)的数据信号，以为所述第一半导体裸片(102,410)上的所述多个解串器电路(130,414)中的一个解串器电路生成所述相应的第二串行数据信号。
11.根据权利要求8所述的方法，其特征在于：
使用具有第一工艺尺寸的光刻形成所述第一半导体裸片(102,410)的电路；
使用具有第二工艺尺寸的光刻形成所述第二半导体裸片(208,440)的电路，所述第二工艺尺寸大于所述第一工艺尺寸；
所述第一半导体裸片具有等于X平方单位的面积；以及
所述N个触点(140,206)中的每个触点位于相应的接触区域中，所述相应的接触区域大于所述第一半导体裸片的(X/M)平方单位。
CN201580078593.6A 2015-03-31 2015-10-12 用于多裸片封装中通信的方法和电路 Active CN107431061B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/674,321 US9607948B2 (en) 2015-03-31 2015-03-31 Method and circuits for communication in multi-die packages
US14/674,321 2015-03-31
PCT/US2015/055081 WO2016160063A1 (en) 2015-03-31 2015-10-12 Method and circuits for communication in multi-die packages

Publications (2)

Publication Number Publication Date
CN107431061A CN107431061A (zh) 2017-12-01
CN107431061B true CN107431061B (zh) 2020-02-14

Family

ID=54364710

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580078593.6A Active CN107431061B (zh) 2015-03-31 2015-10-12 用于多裸片封装中通信的方法和电路

Country Status (6)

Country Link
US (1) US9607948B2 (zh)
EP (1) EP3278456B1 (zh)
JP (1) JP6781163B2 (zh)
KR (1) KR102403705B1 (zh)
CN (1) CN107431061B (zh)
WO (1) WO2016160063A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017052575A1 (en) * 2015-09-25 2017-03-30 Intel Corporation Extending multichip package link off package
US10002100B2 (en) 2016-02-02 2018-06-19 Xilinx, Inc. Active-by-active programmable device
US9692448B1 (en) * 2016-09-22 2017-06-27 Qualcomm Incorporated Split chip solution for die-to-die serdes
TWI765944B (zh) 2016-12-14 2022-06-01 成真股份有限公司 標準大宗商品化現場可編程邏輯閘陣列（ｆｐｇａ）積體電路晶片組成之邏輯驅動器
US11625523B2 (en) 2016-12-14 2023-04-11 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips
US10447274B2 (en) 2017-07-11 2019-10-15 iCometrue Company Ltd. Logic drive based on standard commodity FPGA IC chips using non-volatile memory cells
US10957679B2 (en) 2017-08-08 2021-03-23 iCometrue Company Ltd. Logic drive based on standardized commodity programmable logic semiconductor IC chips
US10630296B2 (en) 2017-09-12 2020-04-21 iCometrue Company Ltd. Logic drive with brain-like elasticity and integrality based on standard commodity FPGA IC chips using non-volatile memory cells
US10599603B1 (en) * 2017-12-29 2020-03-24 Barefoot Networks, Inc. Forwarding element integrated circuit chip with separate I/O and switching tiles
US10608642B2 (en) 2018-02-01 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile radom access memory cells
US10623000B2 (en) 2018-02-14 2020-04-14 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US10825772B2 (en) 2018-04-30 2020-11-03 Xilinx, Inc. Redundancy scheme for multi-chip stacked devices
US10608638B2 (en) 2018-05-24 2020-03-31 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips
US11309334B2 (en) 2018-09-11 2022-04-19 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10892011B2 (en) 2018-09-11 2021-01-12 iCometrue Company Ltd. Logic drive using standard commodity programmable logic IC chips comprising non-volatile random access memory cells
US10656202B1 (en) * 2018-09-21 2020-05-19 Xilinx, Inc. Electronic device including integrated circuit with debug capabilities
US10937762B2 (en) 2018-10-04 2021-03-02 iCometrue Company Ltd. Logic drive based on multichip package using interconnection bridge
US11616046B2 (en) 2018-11-02 2023-03-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11211334B2 (en) 2018-11-18 2021-12-28 iCometrue Company Ltd. Logic drive based on chip scale package comprising standardized commodity programmable logic IC chip and memory IC chip
US11494542B2 (en) * 2019-01-29 2022-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, method of generating layout diagram and system for same
US10985154B2 (en) 2019-07-02 2021-04-20 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cryptography circuits
US11227838B2 (en) 2019-07-02 2022-01-18 iCometrue Company Ltd. Logic drive based on multichip package comprising standard commodity FPGA IC chip with cooperating or supporting circuits
US11887930B2 (en) 2019-08-05 2024-01-30 iCometrue Company Ltd. Vertical interconnect elevator based on through silicon vias
US11637056B2 (en) 2019-09-20 2023-04-25 iCometrue Company Ltd. 3D chip package based on through-silicon-via interconnection elevator
US11600526B2 (en) 2020-01-22 2023-03-07 iCometrue Company Ltd. Chip package based on through-silicon-via connector and silicon interconnection bridge
CN111755437B (zh) 2020-07-01 2022-05-31 无锡中微亿芯有限公司 利用硅连接层形成片上网络的fpga装置
US20220006645A1 (en) * 2021-09-21 2022-01-06 Intel Corporation Post-quantum secure lighteight integrity and replay protection for multi-die connections

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760328B1 (en) * 2012-09-14 2014-06-24 Altera Corporation Interface circuitry for an integrated circuit system
CN104064556A (zh) * 2013-03-14 2014-09-24 阿尔特拉公司 可编程中介层电路系统

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493164B2 (ja) * 2000-06-16 2010-06-30 富士通マイクロエレクトロニクス株式会社 データ・バースト転送回路、パラレル・シリアル変換回路およびシリアル・パラレル変換回路、発振回路
JP4388903B2 (ja) * 2005-02-09 2009-12-24 富士通マイクロエレクトロニクス株式会社 Ｊｔａｇ試験方式
US8237289B2 (en) * 2007-01-30 2012-08-07 Kabushiki Kaisha Toshiba System in package device
KR101430166B1 (ko) 2007-08-06 2014-08-13 삼성전자주식회사 멀티 스택 메모리 장치
US7919845B2 (en) 2007-12-20 2011-04-05 Xilinx, Inc. Formation of a hybrid integrated circuit device
JP5182041B2 (ja) * 2008-11-27 2013-04-10 日本電気株式会社 ベースバンド信号処理装置およびデータ送受信方法
KR20110097240A (ko) 2010-02-25 2011-08-31 삼성전자주식회사 광 시리얼라이저, 광 디시리얼라이저, 및 이들을 포함하는 데이터 처리 시스템
US8634221B2 (en) * 2011-11-01 2014-01-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Memory system that utilizes a wide input/output (I/O) interface to interface memory storage with an interposer and that utilizes a SerDes interface to interface a memory controller with an integrated circuit, and a method
US9230609B2 (en) 2012-06-05 2016-01-05 Rambus Inc. Memory bandwidth aggregation using simultaneous access of stacked semiconductor memory die
US8994425B2 (en) * 2012-08-03 2015-03-31 Altera Corporation Techniques for aligning and reducing skew in serial data signals
JP2014038910A (ja) * 2012-08-13 2014-02-27 Toshiba Corp 光電気集積パッケージモジュール
US9297971B2 (en) * 2013-04-26 2016-03-29 Oracle International Corporation Hybrid-integrated photonic chip package with an interposer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8760328B1 (en) * 2012-09-14 2014-06-24 Altera Corporation Interface circuitry for an integrated circuit system
CN104064556A (zh) * 2013-03-14 2014-09-24 阿尔特拉公司 可编程中介层电路系统

Also Published As

Publication number Publication date
KR102403705B1 (ko) 2022-05-27
CN107431061A (zh) 2017-12-01
EP3278456A1 (en) 2018-02-07
WO2016160063A1 (en) 2016-10-06
JP6781163B2 (ja) 2020-11-04
US20160293548A1 (en) 2016-10-06
US9607948B2 (en) 2017-03-28
JP2018510512A (ja) 2018-04-12
EP3278456B1 (en) 2021-12-08
KR20170133393A (ko) 2017-12-05

Similar Documents

Publication Publication Date Title
CN107431061B (zh) 用于多裸片封装中通信的方法和电路
US11237998B2 (en) Interface bridge between integrated circuit die
KR101444626B1 (ko) 멀티다이 집적 회로(ｉｃ)를 구성하는 방법 및 시스템과 멀티다이 ic
CN110085570B (zh) 可编程中介层电路系统
US11024583B2 (en) Integration of a programmable device and a processing system in an integrated circuit package
KR20120136302A (ko) 반도체 디바이스
CN113424449A (zh) 通过可编程网络配置可编程逻辑区域
CN115589226A (zh) 三维可编程逻辑电路系统和方法
KR20210108057A (ko) 테스트 시스템 및 그의 구동 방법
EP4310523A1 (en) Test and repair of interconnects between chips
US20060247886A1 (en) Technique for testing interconnections between electronic components
US20240220671A1 (en) Circuits And Methods For Tampering Detection
CN118295958A (zh) 可编程设备和处理系统在集成电路封装中的集成

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant