KR20210106611A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210106611A
KR20210106611A KR1020200021039A KR20200021039A KR20210106611A KR 20210106611 A KR20210106611 A KR 20210106611A KR 1020200021039 A KR1020200021039 A KR 1020200021039A KR 20200021039 A KR20200021039 A KR 20200021039A KR 20210106611 A KR20210106611 A KR 20210106611A
Authority
KR
South Korea
Prior art keywords
insulating layer
disposed
conductive pattern
layer
overlapping
Prior art date
Application number
KR1020200021039A
Other languages
English (en)
Inventor
김지현
김웅식
변진수
강태욱
차광민
한세희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200021039A priority Critical patent/KR20210106611A/ko
Priority to US17/095,633 priority patent/US11650681B2/en
Priority to CN202110162470.8A priority patent/CN113284926A/zh
Priority to EP21156110.5A priority patent/EP3869263A1/en
Publication of KR20210106611A publication Critical patent/KR20210106611A/ko
Priority to US18/134,051 priority patent/US20230251731A1/en

Links

Images

Classifications

    • H01L27/323—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/042—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by opto-electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H01L27/3276—
    • H01L51/5284—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/878—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes

Abstract

표시 장치는 복수개의 발광 영역들 및 상기 발광 영역들 사이의 비발광 영역을 포함하는 표시 패널, 상기 표시 패널 상에 배치된 절연층, 상기 비발광 영역에 중첩하고, 상기 절연층 상에 바로 배치된 제1 도전 패턴, 상기 발광 영역들에 중첩하고, 상기 절연층 상에 배치된 컬러 필터층, 상기 제1 도전 패턴 및 상기 컬러 필터층 상에 배치되고, 상기 발광 영역들에 중첩하는 개구부들이 정의된 제1 절연층, 및 상기 비발광 영역에 중첩하고, 상기 제1 절연층 상에 배치된 제2 도전 패턴을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
사용자에게 영상을 제공하는 스마트 폰, 디지털 카메라, 노트북 컴퓨터, 네비게이션, 및 스마트 텔레비젼 등의 전자 기기는 영상을 표시하기 위한 표시 장치를 포함한다. 표시 장치는 영상을 생성하기 위한 표시 패널 및 입력 감지부와 같은 입력 장치를 포함한다.
입력 감지부는 표시 패널 상에 배치되며, 사용자의 터치를 감지한다. 입력 감지부에서 감지된 신호는 입력 신호로 변환된다. 표시 패널은 입력 감지부의 입력 신호에 대응하는 영상을 사용자에게 제공한다.
표시 장치는 표시 패널 상에 배치되어 외부광의 반사를 방지하는 편광 필름을 포함한다. 편광 필름은 외광 반사 방지 필름으로 정의된다. 편광 필름은 표시 장치 위에서부터 표시 패널을 향해 입사되는 외부광의 반사율을 감소시킨다. 예시적으로 편광 필름(POL)은 위상 지연자(retarder) 및/또는 편광자(polarizer)를 포함할 수 있다. 그러나, 편광 필름의 두께가 두꺼워, 편광 필름이 사용될 경우, 표시 장치의 두께가 커질 수 있다.
본 발명의 목적은 두께를 줄일 수 있는 표시 장치를 제공하는데 있다.
본 발명의 일 실시 예에 따른 표시 장치는 복수개의 발광 영역들 및 상기 발광 영역들 사이의 비발광 영역을 포함하는 표시 패널, 상기 표시 패널 상에 배치된 절연층, 상기 비발광 영역에 중첩하고, 상기 절연층 상에 바로 배치된 제1 도전 패턴, 상기 발광 영역들에 중첩하고, 상기 절연층 상에 배치된 컬러 필터층, 상기 제1 도전 패턴 및 상기 컬러 필터층 상에 배치되고, 상기 발광 영역들에 중첩하는 개구부들이 정의된 제1 절연층, 및 상기 비발광 영역에 중첩하고, 상기 제1 절연층 상에 배치된 제2 도전 패턴을 포함할 수 있다.
본 발명의 일 실시 예에 따른 표시 장치는 복수개의 발광 영역들 및 상기 발광 영역들 사이의 비발광 영역을 포함하는 표시 패널, 상기 표시 패널 상에 배치된 절연층;상기 발광 영역들에 중첩하고, 상기 발광 영역들 각각에 인접한 상기 비발광 영역의 부분으로 연장되어 상기 절연층 상에 바로 배치된 컬러 필터층, 상기 컬러 필터층 상에 배치되고, 상기 발광 영역들에 중첩하는 개구부들이 정의된 제1 절연층, 상기 비발광 영역에 중첩하고, 상기 제1 절연층 상에 배치된 블랙 매트릭스, 및 상기 컬러 필터층, 상기 제1 절연층, 및 상기 블랙 매트릭스 상에 배치되고 상기 개구부들을 채우는 제2 절연층을 포함하고, 상기 개구부들이 정의된 상기 제1 절연층의 측면들은 경사면을 가질 수 있다.
본 발명의 일 실시 예에 따른 표시 장치는 복수개의 발광 영역들 및 상기 발광 영역들 사이의 비발광 영역을 포함하는 표시 패널, 상기 표시 패널 상에 배치된 절연층, 상기 비발광 영역에 중첩하고, 상기 절연층 상에 바로 배치된 제1 도전 패턴, 상기 발광 영역들에 중첩하고, 상기 발광 영역들 각각에 인접한 상기 비발광 영역의 부분으로 연장되어 상기 절연층 상에 배치된 컬러 필터층, 상기 비발광 영역에 중첩하고, 상기 제1 도전 패턴을 덮도록 상기 절연층 상에 배치된 블랙 매트릭스, 상기 컬러 필터층 및 상기 블랙 매트릭스 상에 배치되고, 상기 발광 영역들에 중첩하는 개구부들이 정의된 제1 절연층, 및 상기 컬러 필터층 및 상기 제1 절연층 상에 배치되고 상기 개구부들을 채우는 제2 절연층을 포함하고, 상기 개구부들이 정의된 상기 제1 절연층의 측면들은 경사면을 가질 수 있다.
본 발명의 실시 예에 따르면, 외부의 입력을 감지하는 감지부들, 외부광의 반사를 방지하는 컬러 필터들, 및 휘도를 향상시키기 위한 반사 측면을 갖는 절연층이 입력 감지부 내에 통합됨으로써, 표시 장치의 두께가 줄어들 수 있다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 2는 도 1에 도시된 표시 장치의 단면을 예시적으로 도시한 도면이다.
도 3은 도 2에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 4는 도 2에 도시된 표시 패널의 평면도이다.
도 5는 도 4에 도시된 어느 한 화소의 등가 회로를 예시적으로 도시한 도면이다.
도 6은 도 5에 도시된 발광 소자에 대응하는 부분의 단면을 예시적으로 도시한 도면이다.
도 7은 도 2에 도시된 입력 감지부의 평면도이다.
도 8은 도 7에 도시된 제1 영역(A1)의 확대도이다.
도 9는 도 8에서 제1 및 제2 감지부들 및 연장 패턴만을 도시한 도면이다.
도 10은 도 8에서 제1 도전 패턴만을 도시한 도면이다.
도 11은 도 8에 도시된 I-I'선의 단면도이다.
도 12는 도 7에 도시된 제2 영역(A2)의 확대도이다.
도 13은 도 2에 도시된 표시 패널 및 입력 감지부의 단면 구성을 개략적으로 도시한 도면이다.
도 14는 본 발명의 다른 실시 예에 따른 표시 장치의 단면 구성을 개략적으로 도시한 도면이다.
도 15는 본 발명의 다른 실시 예에 따른 표시 장치의 입력 감지부의 평면도이다.
도 16은 도 15에 도시된 입력 감지부의 일부분의 단면을 개략적으로 도시한 도면이다.
도 17은 도 15에 도시된 입력 감지부를 포함하는 표시 장치의 단면 구성을 개략적으로 도시한 도면이다.
도 18은 본 발명의 다른 실시 예에 따른 표시 장치의 단면 구성을 개략적으로 도시한 도면이다.
도 19는 본 발명의 다른 실시 예에 따른 표시 장치의 단면 구성을 개략적으로 도시한 도면이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시 예들이 상세히 설명될 것이다.
도 1은 본 발명의 실시 예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 제1 방향(DR1)으로 연장하는 장변들을 갖고, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장하는 단변들을 갖는 직사각형 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 표시 장치(DD)는 원형 또는 다각형 등 다양한 형상들을 가질 수 있다.
이하, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면과 실질적으로 수직하게 교차하는 방향은 제3 방향(DR3)으로 정의된다.
표시 장치(DD)의 상면은 표시면(DS)으로 정의될 수 있으며, 제1 방향(DR1) 및 제2 방향(DR2)에 의해 정의된 평면을 가질 수 있다. 표시면(DS)을 통해 표시 장치(DD)에서 생성된 이미지들(IM)이 사용자에게 제공될 수 있다.
표시면(DS)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 영역(DA)은 영상을 표시하고, 비표시 영역(NDA)은 영상을 표시하지 않을 수 있다. 비표시 영역(NDA)은 표시 영역(DA)을 둘러싸고, 소정의 색으로 인쇄되는 표시 장치(DD)의 테두리를 정의할 수 있다.
표시 장치(DD)는 텔레비젼, 모니터, 또는 외부 광고판과 같은 대형 전자 장치들에 사용될 수 있다. 또한, 표시 장치(DD)는 퍼스널 컴퓨터, 노트북 컴퓨터, 개인 디지털 단말기, 자동차 내비게이션, 게임기, 스마트폰, 태블릿, 또는 카메라와 같은 중소형 전자 장치들에 사용될 수도 있다. 그러나, 이것들은 단지 예시적인 실시예로서 제시된 것이며, 본 발명의 개념에서 벗어나지 않은 이상 다른 전자 기기들에도 사용될 수 있다.
도 2는 도 1에 도시된 표시 장치의 단면을 예시적으로 도시한 도면이다.
도 2를 참조하면, 표시 장치(DD)는 표시 패널(DP), 입력 감지부(ISP), 윈도우(WIN), 인쇄층(PIT), 보호 필름(PFM), 쿠션층(CSL), 및 제1 내지 제3 접착제들(ADH1~ADH3)을 포함할 수 있다.
표시 패널(DP)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 표시 패널(DP)은 가요성 표시 패널일 수 있다. 예를 들어, 표시 패널(DP)은 가요성 기판 상에 배치된 복수 개의 전자 소자들을 포함할 수 있다.
본 발명의 일 실시 예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기 발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
입력 감지부(ISP)는 표시 패널(DP) 상에 배치될 수 있다. 입력 감지부(ISP)는 외부의 입력을 감지하기 위한 복수 개의 감지부들(미 도시됨)을 포함할 수 있다. 감지부들은 정전 용량 방식으로 외부의 입력을 감지할 수 있다. 입력 감지부(ISP)는 표시 패널(DP)의 제조시, 표시 패널(DP) 상에 바로 제조될 수 있다. 그러나, 이에 한정되지 않고, 입력 감지부(ISP)는 표시 패널(DP)과는 별도의 패널로 제조되어, 접착제에 의해 표시 패널(DP)에 부착될 수도 있다.
윈도우(WIN)는 입력 감지부(ISP) 상에 배치될 수 있다. 윈도우(WIN)는 외부의 스크래치 및 충격으로부터 표시 패널(DP) 및 입력 감지부(ISP)를 보호할 수 있다. 표시 패널(DP)에서 생성된 영상은 윈도우(WIN)를 투과하여 사용자에게 제공될 수 있다.
보호 필름(PFM)은 표시 패널(DP) 아래에 배치될 수 있다. 보호 필름(PFM)은 보호 기판으로 정의될 수 있다. 보호 필름(PFM)은 표시 패널(DP)의 하부를 보호할 수 있다. 보호 필름(PFM)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 보호 필름(PFM)은 폴리에틸렌 테레프탈레이트(PET:polyethylene terephthalate)를 포함할 수 있다.
쿠션층(CSL)은 보호 필름(PFM) 아래에 배치될 수 있다. 쿠션층(CSL)은 표시 패널(DP)의 하부에 인가되는 외부의 충격을 흡수하여 표시 패널(DP)을 보호할 수 있다. 쿠션층(CSL)은 소정의 탄성력을 갖는 발포(foam) 시트를 포함할 수 있다.
인쇄층(PIT)은 비표시 영역(NDA)에 중첩하고, 표시 패널(DP)과 마주보는 윈도우(WIN)의 하면 상에 배치될 수 있다. 인쇄층(PIT)은 소정의 색을 가질 수 있으며, 예시적으로 흑색을 가질 수 있다. 인쇄층(PIT)에 의해 비표시 영역(NDA)이 소정의 색으로 인쇄될 수 있다.
제1 접착제(ADH1)는 윈도우(WIN)와 입력 감지부(ISP) 사이에 배치될 수 있다. 제1 접착제(ADH1)에 의해 윈도우(WIN)와 입력 감지부(ISP)가 서로 합착될 수 있다. 제2 접착제(ADH2)는 표시 패널(DP)과 보호 필름(PFM) 사이에 배치될 수 있다. 제2 접착제(ADH2)에 의해 표시 패널(DP)과 보호 필름(PFM)이 서로 합착될 수 있다. 제3 접착제(ADH3)는 보호 필름(PFM)과 쿠션층(CSL) 사이에 배치될 수 있다. 제3 접착제(ADH3)에 의해 보호 필름(PFM)과 쿠션층(CSL)이 서로 합착될 수 있다.
제1 접착제(ADH1)는 광학 투명 접착제(Optical Clear Adhesive)를 포함할 수 있다. 제2 및 제3 접착제들(ADH2,ADH3) 각각은 감압 접착제(pressure sensitive adhesive)를 포함할 수 있다.
도 3은 도 2에 도시된 표시 패널의 단면을 예시적으로 도시한 도면이다.
도 3을 참조하면, 표시 패널(DP)은 기판(SUB), 기판(SUB) 상에 배치된 화소층(PXL), 및 화소층(PXL)을 덮도록 기판(SUB) 상에 배치된 박막 봉지층(TFE)을 포함할 수 있다.
기판(SUB)은 표시 영역(DA) 및 표시 영역(DA) 주변의 비표시 영역(NDA)을 포함할 수 있다. 기판(SUB)은 가요성 플라스틱 물질을 포함할 수 있다. 예를 들어, 기판(SUB)은 폴리 이미드(PI:polyimide)를 포함할 수 있다. 화소층(PXL)은 복수 개의 화소들을 포함할 수 있다. 화소들의 구성은 이하 상세히 설명될 것이다.
박막 봉지층(TFE)은 적어도 2개의 무기층들과 무기층들 사이에 배치된 유기층을 포함할 수 있다.
도 4는 도 2에 도시된 표시 패널의 평면도이다.
도 4를 참조하면, 본 발명의 실시 예에 따른 표시 장치(DD)는 표시 패널(DP), 주사 구동부(SDV)(scan driver), 데이터 구동부(DDV)(data driver), 및 발광 구동부(EDV)(emission driver)를 포함할 수 있다. 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)는 표시 패널(DP)에 배치될 수 있다.
표시 패널(DP)은 제1 방향(DR1)으로 장변들을 갖고, 제2 방향(DR2)으로 단변들을 갖는 직사각형의 형상을 가질 수 있다. 표시 패널(DP)은 표시 영역(DA) 및 표시 영역(DA)을 둘러싸는 비표시 영역(NDA)을 포함할 수 있다.
표시 패널(DP)은 복수 개의 화소들(PX), 복수 개의 주사 라인들(SL1~SLm), 복수 개의 데이터 라인들(DL1~DLn), 및 복수 개의 발광 라인들(EL1~ELm)을 포함할 수 있다. m 및 n은 자연수이다. 화소들(PX)은 매트릭스 형태로 배열될 수 있으나, 이에 한정되지 않고 다양한 형태로 배열될 수 있다. 화소들(PX)은 표시 영역(DA)에 배치되고, 주사 라인들(SL1~SLm), 데이터 라인들(DL1~DLn), 및 발광 라인들(EL1~ELm)에 연결될 수 있다.
주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)는 비표시 영역(NDA)에 배치될 수 있다. 주사 구동부(SDV) 및 발광 구동부(EDV)는 표시 패널(DP)의 장변들에 각각 인접하게 배치될 수 있다. 데이터 구동부(DDV)는 집적 회로 칩 형태로 제작되어 표시 패널(DP)의 단변들 중 어느 한 단변에 인접하게 배치될 수 있다.
주사 라인들(SL1~SLm)은 제2 방향(DR2)으로 연장되어 주사 구동부(SDV)에 연결될 수 있다. 데이터 라인들(DL1~DLn)은 제1 방향(DR1)으로 연장되어 데이터 구동부(DDV)에 연결될 수 있다. 발광 라인들(EL1~ELm)은 제2 방향(DR2)으로 연장되어 발광 구동부(EDV)에 연결될 수 있다.
주사 구동부(SDV)는 복수 개의 주사 신호들을 생성하고, 주사 신호들은 주사 라인들(SL1~SLm)을 통해 화소들(PX)에 인가될 수 있다. 주사 신호들은 순차적으로 화소들(PX)에 인가될 수 있다. 데이터 구동부(DDV)는 복수 개의 데이터 전압들을 생성하고, 데이터 전압들은 데이터 라인들(DL1~DLn)을 통해 화소들(PX)에 인가될 수 있다. 발광 구동부(EDV)는 복수 개의 발광 신호들을 생성하고, 발광 신호들은 발광 라인들(EL1~ELm)을 통해 화소들(PX)에 인가될 수 있다.
도시하지 않았으나, 표시 장치(DD)는 주사 구동부(SDV), 데이터 구동부(DDV), 및 발광 구동부(EDV)의 동작을 제어하기 위한 타이밍 컨트롤러(미 도시됨)를 포함할 수 있다.
화소들(PX)은 주사 신호들에 응답하여 데이터 전압들을 제공받을 수 있다. 화소들(PX)은 발광 신호들에 응답하여 데이터 전압들에 대응하는 휘도의 광을 발광함으로써 영상을 표시할 수 있다. 화소들(PX)의 발광 시간은 발광 신호들에 의해 제어될 수 있다.
도 5는 도 4에 도시된 어느 한 화소의 등가 회로를 예시적으로 도시한 도면이다.
도 5를 참조하면, 화소(PX)는 발광 소자(OLED) 및 화소 회로(CC)를 포함할 수 있다. 화소 회로(CC)는 복수 개의 트랜지스터들(T1~T7) 및 커패시터(CAP)를 포함할 수 있다. 화소 회로(CC)는 데이터 전압에 대응하여 발광 소자(OLED)에 흐르는 전류량을 제어할 수 있다. 발광 소자(OLED)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도를 갖는 광을 생성할 수 있다.
트랜지스터들(T1~T7)은 각각 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극) 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전압(ELVDD)을 인가받고, 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(OLED)의 애노드 전극에 접속될 수 있다. 발광 소자(OLED)의 캐소드는 제1 전압(ELVDD)보다 낮은 레벨을 갖는 제2 전압(ELVSS)을 인가받을 수 있다.
제1 트랜지스터(T1)는 구동 트랜지스터로 정의될 수 있다. 제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 따라 발광 소자(OLED)에 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속되고, 제2 트랜지스터(T2)의 제어 전극은 i번째 주사 라인(SLi)에 접속될 수 있다. 제2 트랜지스터(T2)는 i번째 주사 라인(SLi)을 통해 i번째 주사 신호(Si)를 제공받아 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킬 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제어 전극 사이에 접속될 수 있다. 제3 트랜지스터(T3)의 제어 전극은 i번째 주사 라인(SLi)에 접속될 수 있다. 제3 트랜지스터(T3)는 i번째 주사 라인(SLi)을 통해 i번째 주사 신호(Si)를 제공받아 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제어 전극을 전기적으로 접속시킬 수 있다. 제3 트랜지스터(T3)가 턴-온될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속될 수 있다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원 생성부(미도시) 사이에 접속될 수 있다. 제4 트랜지스터(T4)의 제어 전극은 i-1번째 주사 라인(SLi-1)에 접속될 수 있다. 제4 트랜지스터(T4)는 i-1번째 주사 라인(SLi-1)을 통해 i-1번째 주사 신호(Si-1)를 제공받아 턴-온되어 노드(ND)로 초기화 전압(Vint)을 제공할 수 있다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속될 수 있다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광 라인(ELi)에 접속될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(OLED)의 애노드전극 사이에 접속될 수 있다. 제6 트랜지스터(T6)의 제어 전극은 i번째 발광 라인(ELi)에 접속될 수 있다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광 소자(OLED)의 애노드 전극 사이에 접속될 수 있다. 제7 트랜지스터(T7)의 제어 전극은 i+1번째 주사 라인(SLi+1)에 접속될 수 있다. 제7 트랜지스터(T7)는 i+1번째 주사 라인(SLi+1)을 통해 i+1번째 주사 신호(Si+1)를 제공받아 턴-온되어 초기화 전압(Vint)을 발광 소자(OLED)의 애노드 전극으로 제공할 수 있다.
커패시터(CAP)는 전원 라인(PL)과 노드(ND) 사이에 배치될 수 있다. 커패시터(CAP)는 데이터 전압을 저장할 수 있다. 커패시터(CAP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
도 5에서 트랜지스터들(T1~T7)은 PMOS를 기준으로 도시하였으나, 이에 한정되지 않고 본 발명의 다른 실시예에서 트랜지스터들(T1~T7)은 NMOS로 구성될 수 있다.
도 6은 도 5에 도시된 발광 소자에 대응하는 부분의 단면을 예시적으로 도시한 도면이다.
도 6을 참조하면, 화소(PX)는 발광 소자(OLED) 및 발광 소자(OLED)에 연결된 트랜지스터(TR)를 포함할 수 있다. 트랜지스터(TR)는 도 5에 도시된 제6 트랜지스터(TR6)를 가리킬 수 있다. 발광 소자(OLED)는 제1 전극(AE), 제2 전극(CE), 정공 제어층(HCL), 전자 제어층(ECL), 및 발광층(EML)을 포함할 수 있다. 제1 전극(AE)은 애노드 전극일 수 있으며, 제2 전극(CE)은 캐소드 전극일 수 있다.
트랜지스터(TR) 및 발광 소자(OLED)는 기판(SUB) 상에 배치될 수 있다. 표시 패널(DP)의 표시 영역(DA)은 화소들(PX) 각각에 대응하는 발광 영역(PA) 및 발광 영역(PA) 주변의 비발광 영역(NPA)을 포함할 수 있다. 발광 소자(OLED)는 발광 영역(PA)에 배치되고, 트랜지스터(TR)는 비발광 영역(NPA)에 배치될 수 있다. 기판(SUB) 상에 버퍼층(BFL)이 배치되며, 버퍼층(BFL)은 무기 물질을 포함할 수 있다.
버퍼층(BFL) 상에 트랜지스터(TR)의 반도체층(SM)이 배치될 수 있다. 반도체층(SM)은 비정질(Amorphous) 실리콘 또는 다결정질(Poly) 실리콘과 같은 무기 재료의 반도체나 유기 반도체를 포함할 수 있다. 또한, 반도체층(SM)은 산화물 반도체(oxide semiconductor)를 포함할 수 있다. 도 6에 도시되지 않았으나, 반도체층(SM)은 소스 영역, 드레인 영역, 및 소스 영역과 드레인 영역 사이의 채널 영역을 포함할 수 있다.
반도체층(SM)을 덮도록 버퍼층(BFL) 상에 제1 절연층(INS1)이 배치될 수 있다. 제1 절연층(INS1)은 무기 물질을 포함할 수 있다. 제1 절연층(INS1) 상에 반도체층(SM)과 중첩하는 트랜지스터(TR)의 게이트 전극(GE)이 배치될 수 있다. 게이트 전극(GE)은 반도체층(SM)의 채널 영역과 중첩되도록 배치될 수 있다.
게이트 전극(GE)을 덮도록 제1 절연층(INS1) 상에 제2 절연층(INS2)이 배치될 수 있다. 제2 절연층(INS2)은 유기 물질 및/또는 무기 물질을 포함할 수 있다.
제2 절연층(INS2) 상에 트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)이 서로 이격되어 배치될 수 있다. 소스 전극(SE)은 제1 절연층(INS1) 및 제2 절연층(INS2)에 정의된 제1 컨택홀(CH1)을 통해 반도체층(SM)의 소스 영역에 연결될 수 있다. 드레인 전극(DE)은 제1 절연층(INS1) 및 제2 절연층(INS2)에 정의된 제2 컨택홀(CH2)을 통해 반도체층(SM)의 드레인 영역에 연결될 수 있다.
트랜지스터(TR)의 소스 전극(SE) 및 드레인 전극(DE)을 덮도록 제2 절연층(INS2) 상에 제3 절연층(INS3)이 배치될 수 있다. 제3 절연층(INS3)은 유기 물질을 포함할 수 있다. 제3 절연층(INS3) 상에 연결 전극(CNE)이 배치될 수 있다. 연결 전극(CNE)은 제3 절연층(INS3)에 정의된 제3 컨택홀(CH3)을 통해 드레인 전극(DE)에 연결될 수 있다.
연결 전극(CNE)을 덮도록 제3 절연층(INS3) 상에 제4 절연층(INS4)이 배치될 수 있다. 제4 절연층(INS4)은 유기 물질을 포함할 수 있다. 제4 절연층(INS4) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제4 절연층(INS4)에 정의된 제4 컨택홀(CH4)을 통해 연결 전극(CNE)에 연결될 수 있다.
제1 전극(AE) 및 제4 절연층(INS4) 상에 제1 전극(AE)의 소정의 부분을 노출시키는 화소 정의막(PDL)이 배치될 수 있다. 화소 정의막(PDL)에는 제1 전극(AE)의 소정의 부분을 노출시키기 위한 개구부(PX_OP)가 정의될 수 있다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 개구부(PX_OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들(PX)에서 서로 분리되어 형성될 수 있다. 발광층(EML)은 유기 물질 및/또는 무기 물질을 포함할 수 있다. 발광층(EML)은 적색, 녹색, 및 청색 중 어느 하나의 광을 생성할 수 있다. 그러나 이에 한정되지 않고, 발광층(EML)은 적색, 녹색, 및 청색을 생성하는 유기 물질들의 조합에 의해 백색광을 생성할 수도 있다.
전자 제어층(ECL)은 발광층(EML) 상에 배치될 수 있다. 전자 제어층(ECL)은 발광층(EML)을 덮도록 정공 제어층(HCL) 상에 배치될 수 있다. 즉, 전자 제어층(ECL)은 발광 영역(PA)과 비발광 영역(NPA)에 공통으로 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 화소들(PX)에 공통으로 배치될 수 있다.
박막 봉지층(TFE)은 발광 소자(OLED) 상에 배치될 수 있다. 박막 봉지층(TFE)은 제2 전극(CE) 상에 배치되어 발광 소자(OLED)를 덮을 수 있다. 기판(SUB)과 박막 봉지층(TFE) 사이의 층은 화소층(PXL)으로 정의될 수 있다.
박막 봉지층(TFE)은 제2 전극(CE) 상에 배치된 제1 봉지층(EN1), 제1 봉지층(EN1) 상에 배치된 제2 봉지층(EN2), 및 제2 봉지층(EN2) 상에 배치된 제3 봉지층(EN3)을 포함할 수 있다. 제1 및 제3 봉지층들(EN1,EN3)은 무기 물질을 포함하고, 수분/산소로부터 화소층(PXL)을 보호할 수 있다. 제2 봉지층(EN2)은 유기 물질을 포함하고, 먼지 입자와 같은 이물질로부터 화소층(PXL)을 보호할 수 있다.
제1 전압(ELVDD)이 제1 전극(AE)에 인가되고, 제2 전압(ELVSS)이 제2 전극(CE)에 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서 발광 소자(OLED)가 발광될 수 있다. 발광 소자(OLED)가 발광되어, 영상이 표시될 수 있다.
도 7은 도 2에 도시된 입력 감지부의 평면도이다.
도 7을 참조하면, 입력 감지부(ISP)는 복수 개의 감지 전극들(SE1,SE2), 복수 개의 배선들(SNL1,SNL2), 및 복수 개의 패드들(PD)을 포함할 수 있다. 감지 전극들(SE1,SE2), 배선들(SNL1,SNL2), 및 패드들(PD)은 박막 봉지층(TFE) 상에 배치될 수 있다.
입력 감지부(ISP)의 평면 영역은 활성 영역(AA) 및 활성 영역(AA) 주변의 비활성 영역(NAA)을 포함할 수 있다. 감지 전극들(SE1,SE2)은 활성 영역(AA)에 배치되고, 패드들(PD)은 비활성 영역(NAA)에 배치될 수 있다.
배선들(SNL1,SNL2)은 감지 전극들(SE1,SE2)의 일단들에 연결되고, 비활성 영역(NAA)으로 연장하여 패드들(PD)에 연결될 수 있다. 패드들(PD)은 연성 인쇄 회로 기판(Flexible Printed Circuit Board)(미 도시됨)을 통해 입력 감지부(ISP)를 제어하기 위한 입력 감지 제어부(미 도시됨)에 연결될 수 있다.
감지 전극들(SE1,SE2)은 제1 방향(DR1)으로 연장하여 제2 방향(DR2)으로 배열된 복수 개의 제1 감지 전극들(SE1) 및 제2 방향(DR2)으로 연장하여 제1 방향(DR1)으로 배열된 복수 개의 제2 감지 전극들(SE2)을 포함할 수 있다. 배선들(SNL1,SNL2)은 제1 감지 전극들(SE1)에 연결된 복수 개의 제1 신호 배선들(SNL1) 및 제2 감지 전극들(SE2)에 연결된 복수 개의 제2 신호 배선들(SNL2)을 포함할 수 있다.
제2 감지 전극들(SE2)은 제1 감지 전극들(SE1)과 서로 절연되어 교차하도록 연장할 수 있다. 제1 감지 전극들(SE1)은 출력 감지 전극들로 정의되고, 제2 감지 전극들(SE2)은 입력 감지 전극들로 정의될 수 있다.
입력 감지부(ISP)는 상호 감지 모드로 구동될 수 있다. 예를 들어, 제2 감지 전극들(SE2) 각각은 구동 전극으로 동작되고 제1 감지 전극들(SE1) 각각은 센싱 전극으로 동작될 수 있다. 제2 신호 배선들(SL2)을 통해 제2 감지 전극들(SE2)에 구동 신호들이 인가되고, 제1 감지 전극들(SE1)으로부터 제1 신호 배선들(SL1)을 통해 센싱 신호들이 출력될 수 있다.
제1 감지 전극들(SE1) 각각은 제1 방향(DR1)으로 배열된 복수 개의 제1 감지부들(SP1) 및 제1 감지부들(SP1)을 연결하는 복수 개의 제1 도전 패턴들(CP)을 포함할 수 있다. 제1 도전 패턴들(CP) 각각은 제1 방향(DR1)으로 서로 인접한 2개의 제1 감지부들(SP1) 사이에 배치되어 2 개의 제1 감지부들(SP1)을 전기적으로 연결할 수 있다. 제1 도전 패턴들(CP)은 브릿지 패턴 또는 연결 패턴으로 정의될 수도 있다.
제2 감지 전극들(SE2) 각각은 제2 방향(DR2)으로 배열된 복수 개의 제2 감지부들(SP2) 및 제2 감지부들(SP2)을 연결하는 복수 개의 연장 패턴들(EP)을 포함할 수 있다. 연장 패턴들(EP) 각각은 제2 방향(DR2)으로 서로 인접한 2개의 제2 감지부들(SP2) 사이에 배치되어 2 개의 제2 감지부들(SP2)을 전기적으로 연결할 수 있다.
제1 감지부들(SP1) 및 제2 감지부들(SP2)은 메쉬 형상을 가질 수 있다. 제1 감지부들(SP1) 및 제2 감지부들(SP2)은 서로 중첩하지 않고 서로 이격되어, 서로 교호적으로 배치될 수 있다. 제1 감지부들(SP1) 및 제2 감지부들(SP2)에 의해 정전 용량이 형성될 수 있다. 연장 패턴들(EP)은 제1 도전 패턴들(CP)과 중첩하지 않을 수 있다.
제1 및 제2 감지부들(SP1,SP2) 및 연장 패턴들(EP)은 동일층에 배치될 수 있다. 제1 도전 패턴들(CP)은 제1 및 제2 감지부들(SP1,SP2) 및 연장 패턴들(EP)과 다른 층에 배치될 수 있다.
도 8은 도 7에 도시된 제1 영역(A1)의 확대도이다. 도 9는 도 8에서 제1 및 제2 감지부들 및 연장 패턴만을 도시한 도면이다. 도 10은 도 8에서 제1 도전 패턴만을 도시한 도면이다.
예시적으로 도 8에는 서로 인접한 2개의 제1 감지부들(SP1) 및 서로 인접한 2개의 제2 감지부들(SP2)이 도시되었다.
도 8, 도 9, 및 도 10을 참조하면, 제1 및 제2 감지부들(SP1,SP2) 각각은, 메쉬 형상을 갖기 위해, 제1 대각 방향(DDR1)으로 연장된 복수 개의 제1 가지부들(BP1) 및 제2 대각 방향(DDR2)으로 연장된 복수 개의 제2 가지부들(BP2)을 포함할 수 있다.
제1 대각 방향(DDR1)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 및 제2 방향들(DR1,DR2)과 교차하는 방향으로 정의될 수 있다. 제2 대각 방향(DDR2)은 제1 및 제2 방향들(DR1,DR2)에 의해 정의된 평면 상에서 제1 대각 방향(DDR1)에 교차하는 방향으로 정의될 수 있다. 예시적으로, 제1 방향(DR1) 및 제2 방향(DR2)은 서로 수직하게 교차하고, 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)은 서로 수직하게 교차할 수 있다.
제1 및 제2 감지부들(SP1,SP2) 각각의 제1 가지부들(BP1)은 제1 및 제2 감지부들(SP1,SP2) 각각의 제2 가지부들(BP2)과 교차하고 서로 일체로 형성될 수 있다. 제1 가지부들(BP1) 및 제2 가지부들(BP2)에 의해 마름모 형상의 터치 개구부들(TOP)이 정의될 수 있다.
제1 도전 패턴(CP)은 연장 패턴(EP)과 중첩하지 않도록 연장하여 제1 방향(DR1)으로 서로 인접한 제1 감지부들(SP1)을 전기적으로 연결할 수 있다. 제1 도전 패턴(CP)은 복수 개의 컨택홀들(TC-CH)을 통해 제1 감지부들(SP1)에 연결될 수 있다. 제1 도전 패턴(CP)은 제2 방향(DR2)으로 서로 인접한 제2 감지부들(SP2)에 중첩하는 영역들을 경유하여 제1 감지부들(SP1)을 향해 연장할 수 있다.
연장 패턴(EP)은 제1 감지부들(SP1) 사이에 배치되고 제2 감지부들(SP2)로부터 연장될 수 있다. 제2 감지부들(SP2)과 연장 패턴(EP)은 일체로 형성될 수 있다. 연장 패턴(EP)은 메쉬 형상을 갖고, 제2 감지부들(SP2)로부터 연장될 수 있다. 연장 패턴(EP), 제1 감지부들(SP1), 및 제2 감지부들(SP2)은 동일한 물질로 동시에 패터닝되어 형성될 수 있다. 서로 동일층에 배치된 연장 패턴(EP), 제1 감지부들(SP1), 및 제2 감지부들(SP2)은 제2 도전 패턴으로 정의될 수 있다.
제1 도전 패턴(CP)은 제1 연장부(EX1) 및 제1 연장부(EX1)와 대칭되는 형상을 갖는 제2 연장부(EX2)를 포함할 수 있다. 연장 패턴(EP)은 제1 연장부(EX1) 및 제2 연장부(EX2) 사이에 배치될 수 있다.
제1 연장부(EX1)는 제2 감지부들(SP2) 중 하나의 제2 감지부(SP2)에 중첩하는 영역을 경유하여 연장하고, 제1 감지부들(SP1)에 연결될 수 있다. 제2 연장부(EX2)는 제2 감지부들(SP2) 중 다른 하나의 제2 감지부(SP2)에 중첩하는 영역을 경유하여 연장하고, 제1 감지부들(SP1)에 연결될 수 있다.
이하, 도 8 및 도 9에서 제1 감지부들(SP1)은 상대적인 배치 위치에 따라 상부 제1 감지부(SP1) 및 하부 제1 감지부(SP1)로 정의된다. 또한, 제2 감지부들(SP2)은 상대적인 배치 위치에 따라 좌측 제2 감지부(SP2) 및 우측 제2 감지부(SP2)로 정의된다
제1 및 제2 연장부들(EX1,EX2)의 일측들에 인접한 제1 및 제2 연장부들(EX1,EX2)의 소정의 부분들은 복수 개의 컨택홀들(TC-CH)을 통해 하부 제1 감지부(SP1)에 연결될 수 있다. 제1 및 제2 연장부들(EX1,EX2)의 타측들에 인접한 제1 및 제2 연장부들(EX1,EX2)의 소정의 부분들은 복수 개의 컨택홀들(TC-CH)을 통해 상부 제1 감지부(SP1)에 연결될 수 있다.
컨택홀들(TC-CH)은 제1 도전 패턴(CP) 상에 배치된 절연층에 정의되며, 컨택홀들(TC-CH)의 구조는 이하 도 11에 도시될 것이다.
제1 연장부(EX1)는 제1 대각 방향(DDR1)으로 연장된 제1 서브 연장부(EX1_1) 및 제2 서브 연장부(EX1_2), 제2 대각 방향(DDR2)으로 연장된 제3 서브 연장부(EX1_3) 및 제4 서브 연장부(EX1_4), 제2 대각 방향(DDR2)으로 연장된 제1 서브 도전 패턴(SCP1), 및 제1 대각 방향(DDR1)으로 연장된 제2 서브 도전 패턴(SCP2)을 포함할 수 있다.
제1 및 제2 서브 연장부들(EX1_1,EX1_2)의 일측들에 인접한 제1 및 제2 서브 연장부들(EX1_1,EX1_2)의 소정의 부분들은 복수 개의 컨택홀들(TC-CH)을 통해 하부 제1 감지부(SP1)에 연결될 수 있다. 제3 및 제4 서브 연장부들(EX1_3,EX1_4)의 일측들에 인접한 제3 및 제4 서브 연장부들(EX1_3,EX1_4)의 소정의 부분들은 복수 개의 컨택홀들(TC-CH)을 통해 상부 제1 감지부(SP1)에 연결될 수 있다.
제1 서브 연장부(EX1_1)의 타측은 제3 서브 연장부(EX1_3)의 타측으로부터 연장되고, 제2 서브 연장부(EX1_2)의 타측은 제4 서브 연장부(EX1_4)의 타측으로부터 연장될 수 있다. 제1 서브 도전 패턴(SCP1)은 제4 서브 연장부(EX1_4)의 타측에서 제2 대각 방향(DDR2)으로 연장되고, 제1 서브 연장부(EX1_1)로 연장될 수 있다. 제2 서브 도전 패턴(SCP2)은 제2 서브 연장부(EX1_2)의 타측에서 제1 대각 방향(DDR1)으로 연장되고, 제3 서브 연장부(EX1_3)로 연장될 수 있다.
제1 서브 연장부(EX1_1), 제2 서브 연장부(EX1_2), 제3 서브 연장부(EX1_3), 제4 서브 연장부(EX1_4), 제1 서브 도전 패턴(SCP1), 및 제2 서브 도전 패턴(SCP2)은 일체로 형성될 수 있다.
제1 및 제2 서브 연장부들(EX1_1,EX1_2)은 우측 제2 감지부(SP2)의 제2 가지부들(BP2) 중 하부 제1 감지부(SP1)에 인접한 소정의 개수의 제2 가지부들(BP2)과 교차하도록 연장될 수 있다. 도 9에 도시된 바와 같이, 제1 및 제2 서브 연장부들(EX1_1,EX1_2) 및 제2 서브 도전 패턴(SCP2)에 중첩하는 영역에는 우측 제2 감지부(SP2)의 제1 가지부들(BP1)이 배치되지 않을 수 있다.
제3 및 제4 서브 연장부들(EX1_3,EX1_4)은 우측 제2 감지부(SP2)의 제1 가지부들(BP1) 중 상부 제1 감지부(SP1)에 인접한 소정의 개수의 제1 가지부들(BP1)과 교차하도록 연장될 수 있다. 도 9에 도시된 바와 같이, 제3 및 제4 서브 연장부들(EX1_3,EX1_4) 및 제1 서브 도전 패턴(SCP1)에 중첩하는 영역에는 우측 제2 감지부(SP2)의 제2 가지부들(BP2)이 배치되지 않을 수 있다.
제2 연장부(EX2)는 제2 대각 방향(DDR2)으로 연장된 제5 서브 연장부(EX2_1) 및 제6 서브 연장부(EX2_2), 제1 대각 방향(DDR1)으로 연장된 제7 서브 연장부(EX2_3) 및 제8 서브 연장부(EX2_4), 제1 대각 방향(DDR1)으로 연장된 제3 서브 도전 패턴(SCP3), 및 제2 대각 방향(DDR2)으로 연장된 제4 서브 도전 패턴(SCP4)을 포함할 수 있다.
좌측 제2 감지부(SP2)는 우측 제2 감지부(SP2)와 대칭되는 구조를 갖고, 제2 연장부(EX2)는 제1 연장부(EX1)와 대칭되는 구조를 가질 수 있다. 따라서, 제5 내지 제8 서브 연장부들(EX2_1~EX2_4)은 좌측 제2 감지부(SP2)를 경유하여 제1 감지부들(SP1)을 연결할 수 있다. 또한, 제5 내지 제8 서브 연장부들(EX2_1~EX2_4)의 소정의 부분들은 복수 개의 컨택홀들(CH)을 통해 제1 감지부들(SP1)에 연결될 수 있다.
제5 내지 제8 서브 연장부들(EX2_1~EX2_4)은 좌측 제2 감지부(SP2)의 일부 제1 및 제2 가지부들(BP1,BP2)과 교차할 수 있다. 또한, 제5 내지 제8 서브 연장부들(EX2_1~EX2_4) 및 제3 및 제4 서브 서브 도전 패턴들(SCP3,SCP4)에 중첩하는 영역에는 좌측 제2 감지부(SP2)의 제1 및 2 가지부들(BP1,BP2)이 배치되지 않을 수 있다.
도 11은 도 8에 도시된 I-I'선의 단면도이다.
도 11을 참조하면, 입력 감지부(ISP)는 박막 봉지층(TFE) 상에 배치된 절연층(IOL)을 더 포함할 수 있다. 절연층(IOL)은 무기 물질을 포함할 수 있다. 예시적으로 하나의 절연층(IOL)이 도시되었으나, 이에 한정되지 않고, 이보다 많은 무기 절연층들이 박막 봉지층(TFE) 상에 배치될 수 있다.
절연층(IOL) 상에 제1 도전 패턴(CP)이 배치될 수 있다. 제1 도전 패턴(CP)은 절연층(IOL) 상에 바로 배치될 수 있다. 절연층(IOL)이 복수 개로 제공될 경우, 제1 도전 패턴(CP)은 최상위 절연층 상에 바로 배치될 수 있다. 제1 도전 패턴(CP) 및 절연층(IOL) 상에 제1 절연층(TC-OL1)이 배치될 수 있다. 제1 절연층(TC-OL1)은 유기 물질을 포함할 수 있다.
제1 절연층(TC-OL1) 상에 제1 감지부들(SP1) 및 제2 감지부들(SP2)이 배치될 수 있다. 제2 감지부들(SP2)과 일체로 형성된 연장 패턴(EP) 역시 제1 절연층(TC-OL1) 상에 배치될 수 있다. 제1 도전 패턴(CP)은 제1 절연층(TC-OL1)에 정의된 복수 개의 컨택홀들(TC-CH)을 통해 제1 감지부들(SP1)에 연결될 수 있다.
제1 감지부들(SP1) 및 제2 감지부들(SP2)을 덮도록 제1 절연층(TC-OL1) 상에 블랙 매트릭스(BM)가 배치될 수 있다. 블랙 매트릭스(BM) 상에 제2 절연층(TC-OL2)이 배치될 수 있다. 제2 절연층(TC-OL2)은 유기 물질을 포함할 수 있다.
도 12는 도 7에 도시된 제2 영역(A2)의 확대도이다.
예시적으로, 도 12에는 제1 및 제2 감지부들(SP1,SP2)과 함께 발광 영역들(PA1,PA2,PA3)이 함께 도시되었다.
도 12를 참조하면, 도 6에 도시된 발광 영역(PA)은 발광 영역들(PA1,PA2,PA3) 중 어느 하나일 수 있다. 발광 영역들(PA1,PA2,PA3)은 제1 대각 방향(DDR1) 및 제2 대각 방향(DDR2)으로 배열될 수 있다. 제1 및 제2 감지부들(SP1,SP2)의 제1 및 제2 가지부들(BP1,BP2)은 발광 영역들(PA1,PA2,PA3) 사이의 비발광 영역(NPA)에 중첩할 수 있다.
발광 영역들(PA1,PA2,PA3)은 적색을 표시하는 복수개의 제1 발광 영역들(PA1), 녹색을 표시하는 복수개의 제2 발광 영역들(PA2), 및 청색을 표시하는 복수개의 제3 발광 영역들(PA3)을 포함할 수 있다. 제3 발광 영역들(PA3)은 제1 발광 영역들(PA1)보다 크고, 제1 발광 영역들(PA1)은 제2 발광 영역들(PA2)보다 클 수 있다.
발광 영역들(PA1,PA2,PA3)은 마름모 형상을 가질 수 있다. 터치 개구부들(TOP)은 발광 영역들(PA1,PA2,PA3)에 중첩할 수 있다. 터치 개구부들(TOP)은 발광 영역들(PA1,PA2,PA3)의 형상에 대응하는 마름모 형상을 가지며, 발광 영역들(PA1,PA2,PA3)에 대응하는 크기를 가질 수 있다.
제1 및 제2 감지부들(SP1,SP2)이 비발광 영역(NPA)에 배치되므로, 발광 영역들(PA1,PA2,PA3)에서 생성된 광은 제1 및 제2 감지부들(SP1,SP2)의 영향을 받지 않고 정상적으로 출광될 수 있다.
도 13은 도 2에 도시된 표시 패널 및 입력 감지부의 단면 구성을 개략적으로 도시한 도면이다.
도 13에 도시된 발광 영역들(PA)은 도 12에 도시된 발광 영역들(PA1,PA2,PA3)에 대응할 수 있다. 예시적으로, 도 13에서 발광 영역들(PA)은 서로 같은 크기로 도시되었다. 또한, 도 13에는, 예시적으로, 제1 도전 패턴(CP), 제1 감지부(SP1), 및 제2 감지부(SP2)가 하나씩 도시되었다.
도 13을 참조하면, 표시 패널(DP)은 복수개의 발광 영역들(PA) 및 발광 영역들(PA) 사이의 비발광 영역(NPA)을 포함할 수 있다. 입력 감지부(ISP)는, 절연층(IOL), 제1 도전 패턴(CP), 제2 도전 패턴(CNP2), 컬러 필터층(CF), 제1 절연층(TC-OL1), 블랙 매트릭스(BM), 및 제2 절연층(TC-OL2)을 포함할 수 있다. 제1 절연층(TC-OL1), 블랙 매트릭스(BM), 및 제2 절연층(TC-OL2)은 도 11에 도시된 제1 절연층(TC-OL1), 블랙 매트릭스(BM), 및 제2 절연층(TC-OL2)일 수 있다.
컬러 필터층(CF) 및 제1 도전 패턴(CP)은 박막 봉지층(TFE) 상에 배치될 수 있다. 구체적으로, 컬러 필터층(CF)은 발광 영역들(PA)에 중첩하고, 절연층(IOL) 상에 배치될 수 있다. 컬러 필터층(CF)은 절연층(IOL) 상에 바로 배치될 수 있다. 절연층(IOL)이 복수 개로 제공될 경우, 컬러 필터층(CF)은 최상위 절연층 상에 바로 배치될 수 있다. 제1 도전 패턴(CP)은 비발광 영역(NPA)에 중첩하고 절연층(IOL) 상에 배치될 수 있다.
컬러 필터층(CF)은 발광 영역들(PA) 각각에 인접한 비발광 영역(NPA)의 부분으로 연장할 수 있다. 컬러 필터층(CF)은 복수 개의 컬러 필터들(CF1,CF2,CF3)을 포함할 수 있다. 컬러 필터들(CF1,CF2,CF3)은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2), 및 제3 컬러 필터(CF3)를 포함할 수 있다.
제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 서로 다른 색을 가질 수 있다. 예를 들어, 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 적색 컬러 필터, 녹색 컬러 필터, 및 청색 컬러 필터를 각각 포함할 수 있다.
적색 컬러 필터는 도 12에 도시된 제1 발광 영역(PA1) 상에 배치될 수 있다. 녹색 컬러 필터는 도 12에 도시된 제2 발광 영역(PA2) 상에 배치될 수 있다. 청색 컬러 필터는 도 12에 도시된 제3 발광 영역(PA3) 상에 배치될 수 있다.
제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3) 각각은 발광 영역들(PA) 중 대응하는 발광 영역(PA)에 인접한 비발광 영역(NPA)의 부분으로 연장할 수 있다. 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 비발광 영역(NPA) 상에서 서로 이격될 수 있다.
제1 도전 패턴(CP)은 컬러 필터들(CF1,CF2,CF3) 중 일부 컬러 필터들 사이에 배치될 수 있다. 예를 들어, 제1 도전 패턴(CP)은 제1 컬러 필터(CF1)와 제2 컬러 필터(CF2) 사이에 배치될 수 있다. 도 11에는 제1 및 제2 가지부들(BP1,BP2)이 배치된 비발광 영역(NPA)의 단면이 도시되었으므로, 도 13에 도시된 컬러 필터들(CF1,CF2,CF3)이 도 11에는 도시되지 않았다.
절연층(IOL) 상에 제1 절연층(TC-OL1)이 배치될 수 있다. 제1 절연층(TC-OL1)은 제1 도전 패턴(CP) 및 컬러 필터층(CF) 상에 배치될 수 있다. 제1 절연층(TC-OL1)에는, 발광 영역들(PA)에 중첩하는 개구부들(OP)이 정의될 수 있다. 따라서, 제1 절연층(TC-OL1)은 컬러 필터들(CF1,CF2,CF3) 및 제1 도전 패턴(CP)을 덮도록 비발광 영역(NPA) 상에 배치될 수 있다. 컬러 필터들(CF1,CF2,CF3)은 발광 영역들(PA)에서 개구부들(OP)에 의해 노출될 수 있다.
개구부들(OP)이 정의된 제1 절연층(TC-OL1)의 측면들(SLP)은 표시 패널(DP)의 상면에 대해 예각을 이루는 경사면을 가질 수 있다. 예를 들어, 표시 패널(DP)의 상면에 평행한 방향을 기준으로, 제1 절연층(TC-OL1)의 폭은 방향은 상기 표시 패널의 상기 상면에 수직한 상부 방향으로 갈수록 작아질 수 있다. 제1 절연층(TC-OL1)의 폭은 개구부들(OP) 사이의 거리로 정의될 수 있다. 제1 절연층(TC-OL1)의 측면들(SLP)은 반사 측면으로 정의될 수 있다.
제2 도전 패턴(CNP2)은 비발광 영역(NPA)에 중첩하여 제1 절연층(TC-OL1) 상에 배치될 수 있다. 제2 도전 패턴(CNP2)은 제1 감지부(SP1) 및 제2 감지부(SP2)를 포함할 수 있다. 도 13에 도시되지 않았으나, 제2 도전 패턴(CNP2)은 제2 감지부(SP2)로부터 연장된 연장 패턴(EP)을 포함할 수 있다.
블랙 매트릭스(BM)는 비발광 영역(NPA)에 중첩하여 제2 도전 패턴(CNP2) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 제1 절연층(TC-OL1) 상에 배치되어 제2 도전 패턴(CNP2)을 덮을 수 있다.
제2 절연층(TC-OL2)은 컬러 필터층(CF), 제1 절연층(TC-OL1), 및 블랙 매트릭스(BM) 상에 배치될 수 있다. 제2 절연층(TC-OL2)은 개구부들(OP)을 채우도록 배치될 수 있다. 예시적으로, 제2 절연층(TC-OL2)은 잉크젯 공정을 통해, 컬러 필터층(CF), 제1 절연층(TC-OL1), 및 블랙 매트릭스(BM) 상에 제공될 수 있다. 제2 절연층(TC-OL2)의 굴절률은 제1 절연층(TC-OL1)의 굴절률보다 클 수 있다.
발광 영역들(PA)에서 생성된 광(L)은 상부 방향으로 진행할 수 있다. 제2 절연층(TC-OL2)의 굴절률이 제1 절연층(TC-OL1)의 굴절률보다 크므로, 제1 절연층(TC-OL1)과 제2 절연층(TC-OL2) 사이의 경계면에서 전반사 현상이 발생할 수 있다. 따라서, 광(L) 중 측면들(SLP)을 향해 진행한 광(L)은 제1 절연층(TC-OL1)의 측면들(SLP)에서 반사되어 상부로 진행할 수 있다. 그 결과, 발광 영역들(PA)에서 휘도가 상승될 수 있다.
블랙 매트릭스(BM)는 비발광 영역(NPA)에서 불필요한 광을 차단할 수 있다. 블랙 매트릭스(BM)는 광을 흡수하는 흑색 물질을 포함할 수 있다.
제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)은 외부광을 적색, 녹색, 및 청색으로 변환할 수 있다. 표시 장치(DD) 위에서 표시 패널(DP)을 향해 외부광이 제공될 수 있다. 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)이 사용되지 않는다면, 외부광이 표시 패널(DP)에서 반사되어 사용자에게 제공될 수 있다. 이러한 경우, 미러에서 반사된 광과 같이, 외부광이 사용자에게 시인될 수 있다.
그러나, 외부광은 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)로 제공되어 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)에 흡수되거나, 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)에서 적색, 녹색, 및 청색으로 변환될 수 있다. 따라서, 외부광이 표시 장치(DD)로 제공되더라도, 발광 영역들(PA)과 동일하게 제1, 제2, 및 제3 컬러 필터들(CF1,CF2,CF3)에서 적색, 녹색, 및 청색으로 변환될 수 있다. 그결과, 외부광의 반사가 방지되어, 외부광의 시인이 방지될 수 있다.
입력 감지부(ISP) 상에 컬러 필터층(CF) 및 블랙 매트릭스(BM)를 포함하는 제1 층이 배치되고, 제1 층 상에 제1 및 제2 절연층들(TC-OL1,TC-OL2)을 포함하는 제2 층이 배치될 수 있다. 이러한 경우, 입력 감지부(ISP)는 제1 및 제2 절연층들(TC-OL1,TC-OL2) 대신 다른 무기 절연층 및 다른 유기 절연층을 포함할 수 있다. 또한, 제1 층과 제2 층 사이에 추가적인 유기 절연층이 배치될 수 있다.
따라서, 입력 감지부(ISP) 상에 제1 층 및 제2 층이 별도로 적층될 경우, 사용되는 유기 절연층들의 개수가 증가하고, 제조 공정이 복잡해지고, 표시 장치(DD)의 두께가 커질 수 있다.
본 발명의 실시 예에서, 컬러 필터층(CF), 블랙 매트릭스(BM), 제1 및 제2 절연층들(TC-OL1,TC-OL2)이 입력 감지부(ISP) 내에 통합되어 배치될 수 있다. 따라서, 사용되는 유기 절연층들의 개수가 감소하여, 공정이 단순화될 수 있으며, 표시 장치(DD)의 두께가 줄어들 수 있다.
도 14는 본 발명의 다른 실시 예에 따른 표시 장치의 단면 구성을 개략적으로 도시한 도면이다.
예시적으로, 도 14에는, 도 13에 대응하는 단면으로서, 표시 패널(DP) 및 입력 감지부(ISP_1)의 단면들이 도시되었다.
이하, 도 13에 도시된 구성과 다른 구성을 위주로, 도 14에 도시된 표시 장치(DD_1)의 구성이 설명될 것이며, 동일한 구성은 동일한 부호를 사용하여 도시하였다.
도 14를 참조하면, 블랙 매트릭스(BM)는 비발광 영역(NPA)에 중첩하여 절연층(IOL) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 컬러 필터들(CF1,CF2,CF3) 사이에 배치될 수 있다. 블랙 매트릭스(BM)는 제1 도전 패턴(CP) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 제1 도전 패턴(CP)을 덮도록 절연층(IOL) 상에 배치될 수 있다. 제1 절연층(TC-OL1)은 블랙 매트릭스(BM) 상에 배치될 수 있다.
도 13에는 블랙 매트릭스(BM)가 제1 절연층(TC-OL1) 상에 배치되었으나, 도 14에서는 이와 반대로, 제1 절연층(TC-OL1)이 블랙 매트릭스(BM) 상에 배치될 수 있다. 도 14에서, 블랙 매트릭스(BM) 및 제1 절연층(TC-OL1)이 배치된 위치를 제외하면, 도 14에 도시된 다른 구성들은, 실질적으로, 도 13에 도시된 구성들과 동일할 수 있다.
제2 도전 패턴(CNP2)은 제1 절연층(TC-OL1) 상에 배치될 수 있다. 제1 도전 패턴(CP)은 제1 절연층(TC-OL1) 및 블랙 매트릭스(BM)에 정의된 컨택홀들(TC-CH')을 통해 제2 도전 패턴(CNP2) 중 일부 제2 도전 패턴(CNP2)으로 정의된 제1 감지부들(SP1)에 연결될 수 있다.
제2 절연층(TC-OL2)은 컬러 필터층(CF), 제1 절연층(TC-OL1), 및 제2 도전 패턴(CNP2) 상에 배치되고, 개구부들(OP)을 채울 수 있다.
도 15는 본 발명의 다른 실시 예에 따른 표시 장치의 입력 감지부의 평면도이다.
도 15를 참조하면, 입력 감지부(ISP_2)는 복수 개의 감지부들(SP), 복수 개의 배선들(SNL), 및 복수 개의 패드들(PD)을 포함할 수 있다. 감지부들(SP), 배선들(SNL), 및 패드들(PD)은 박막 봉지층(TFE) 상에 배치될 수 있다.
감지부들(SP)은 제1 방향(DR1) 및 제2 방향(DR2)으로 배치되어 매트릭스 형상으로 배열될 수 있으나, 감지부들(SP)의 배치가 이에 한정되는 것은 아니다. 감지부들(SP)은 동일층에 배치될 수 있다. 감지부들(SP)은 메쉬 형상을 가질 수 있다.
감지부들(SP)은 도 7에 도시된 제1 및 제2 감지부들(SP1,SP2)과 같이, 제1 대각 방향(DDR1)으로 연장하는 복수 개의 제1 가지부들(BP1) 및 제2 대각 방향(DDR2)으로 연장하는 복수 개의 제2 가지부들(BP2)을 포함할 수 있다. 제1 및 제2 가지부들(BP1,BP2)은 일체로 형성되어 비발광 영역(NPA)에 배치될 수 있다. 제1 및 제2 가지부들(BP1,BP2)에 의해 발광 영역들(PA)에 중첩하는 터치 개구부들(TOP)이 정의될 수 있다.
입력 감지부(ISP_2)의 평면 영역은 활성 영역(AA) 및 활성 영역(AA) 주변의 비활성 영역(NAA)을 포함할 수 있다. 감지부들(SP)은 활성 영역(AA)에 배치되고, 패드들(PD)은 비활성 영역(NAA)에 배치될 수 있다. 배선들(SNL)은 감지부들(SP)에 연결되고, 비활성 영역(NAA)으로 연장하여, 패드들(PD)에 연결될 수 있다.
입력 감지부(ISP_2)는 셀프 감지 모드(self sensing mode)로 구동되어 셀프 캡 방식으로 좌표 정보를 획득할 수 있다. 예를 들어, 감지부들(SP) 각각은 구동 전극 및 감지 전극으로 동작될 수 있다. 감지부들(SP)에 구동 신호들이 인가하고, 감지부들(SP)로부터 감지 신호들이 출력될 수 있다.
도 16은 도 15에 도시된 입력 감지부의 일부분의 단면을 개략적으로 도시한 도면이다.
예시적으로, 도 16은 도 11에 대응하는 단면으로 도시하였다. 즉, 비발광 영역(NPA)에 배치된 일부 감지부(SP)의 단면이 도 16에 도시되었다.
도 16을 참조하면, 박막 봉지층(TFE) 상에 절연층(IOL)이 배치되고, 절연층 상에 제1 절연층(TC-OL1)이 배치될 수 있다. 제1 절연층(TC-OL1) 상에 도전 패턴(CNP)이 배치될 수 있다. 도전 패턴(CNP)은 감지부들(SP)을 포함할 수 있다. 감지부들(SP)을 덮도록 제1 절연층(TC-OL1) 상에 블랙 매트릭스(BM)가 배치될 수 있다. 블랙 매트릭스(BM) 상에 제2 절연층(TC-OL2)이 배치될 수 있다.
절연층(IOL), 제1 절연층(TC-OL1), 블랙 매트릭스(BM), 및 제2 절연층(TC-OL2)은 실질적으로, 도 11에 도시된, 절연층(IOL), 제1 절연층(TC-OL1), 블랙 매트릭스(BM), 및 제2 절연층(TC-OL2)일 수 있다.
도 17은 도 15에 도시된 입력 감지부를 포함하는 표시 장치의 단면 구성을 개략적으로 도시한 도면이다.
예시적으로, 도 17에는, 도 13에 대응하는 단면으로서, 표시 패널(DP) 및 입력 감지부(ISP_2)의 단면들이 도시되었다.
이하, 도 13에 도시된 구성과 다른 구성을 위주로, 도 17에 도시된 표시 장치(DD_2)의 구성이 설명될 것이며, 동일한 구성은 동일한 부호를 사용하여 도시하였다.
도 17을 참조하면, 도전 패턴(CNP)은 비발광 영역(NPA)에 중첩하여 제1 절연층(TC-OL1) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 비발광 영역(NPA)에 중첩하여 제1 절연층(TC-OL1) 및 도전 패턴(CNP) 상에 배치될 수 있다. 다른 구성들은 실질적으로, 도 13에 도시된 구성들과 동일할 수 있다.
도 18은 본 발명의 다른 실시 예에 따른 표시 장치의 단면 구성을 개략적으로 도시한 도면이다.
예시적으로, 도 18에는, 도 14에 대응하는 단면으로서, 표시 패널(DP) 및 입력 감지부(ISP_3)의 단면들이 도시되었다.
이하, 도 14에 도시된 구성과 다른 구성을 위주로, 도 18에 도시된 표시 장치(DD_3)의 구성이 설명될 것이며, 동일한 구성은 동일한 부호를 사용하여 도시하였다.
도 18을 참조하면, 도전 패턴(CNP)은 비발광 영역(NPA)에 중첩하여, 절연층(IOL) 상에 배치되고, 블랙 매트릭스(BM)는 도전 패턴(CNP) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 도전 패턴(CNP)을 덮도록 절연층(IOL) 상에 배치될 수 있다. 제1 절연층(TC-OL1)은 블랙 매트릭스(BM) 상에 배치될 수 있다. 도 18에서 도시된 도전 패턴(CNP)은 제1 도전 패턴으로 정의될 수 있다. 다른 구성들은, 실질적으로, 도 14에 도시된 구성들과 동일할 수 있다.
도 19는 본 발명의 다른 실시 예에 따른 표시 장치의 단면 구성을 개략적으로 도시한 도면이다.
예시적으로, 도 19에는, 도 17에 대응하는 단면으로서, 표시 패널(DP) 및 입력 감지부(ISP_4)의 단면들이 도시되었다.
이하, 도 17에 도시된 구성과 다른 구성을 위주로, 도 19에 도시된 표시 장치(DD_4)의 구성이 설명될 것이며, 동일한 구성은 동일한 부호를 사용하여 도시하였다.
도 19를 참조하면, 도전 패턴(CNP)은 비발광 영역(NPA)에 중첩하여 절연층(IOL) 상에 배치되고 제1 절연층(TC-OL1)은 도전 패턴(CNP) 상에 배치될 수 있다. 제1 절연층(TC-OL1)은 도전 패턴(CNP)을 덮도록 절연층(IOL) 상에 배치될 수 있다. 블랙 매트릭스(BM)는 비발광 영역(NPA)에 중첩하여 제1 절연층(TC-OL1) 상에 배치될 수 있다. 다른 구성들은, 실질적으로, 도 17에 도시된 구성들과 동일할 수 있다.
이상 실시 예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 또한 본 발명에 개시된 실시 예는 본 발명의 기술 사상을 한정하기 위한 것이 아니고, 하기의 특허 청구의 범위 및 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
DD: 표시 장치 DP: 표시 패널
ISP: 입력 감지부 CF: 컬러 필터
TC-OL1, TC-OL2: 제1 및 제2 절연층
IOL: 절연층 BM: 블랙 매트릭스
SP1,SP2: 제1 및 제2 감지부 CP1,CP2: 제1 및 제2 연결부
OP: 개구부 SLP: 경사면
CNP1,CNP2: 제1 및 제2 도전 패턴

Claims (22)

  1. 복수개의 발광 영역들 및 상기 발광 영역들 사이의 비발광 영역을 포함하는 표시 패널;
    상기 표시 패널 상에 배치된 절연층;
    상기 비발광 영역에 중첩하고, 상기 절연층 상에 바로 배치된 제1 도전 패턴;
    상기 발광 영역들에 중첩하고, 상기 절연층 상에 배치된 컬러 필터층;
    상기 제1 도전 패턴 및 상기 컬러 필터층 상에 배치되고, 상기 발광 영역들에 중첩하는 개구부들이 정의된 제1 절연층; 및
    상기 비발광 영역에 중첩하고, 상기 제1 절연층 상에 배치된 제2 도전 패턴을 포함하는 표시 장치.
  2. 제 1 항에 있어서,
    상기 개구부들이 정의된 상기 제1 절연층의 측면들은 경사면을 갖는 표시 장치.
  3. 제 2 항에 있어서,
    상기 개구부들 사이의 거리로 정의되는 상기 제1 절연층의 폭은 상기 표시 패널의 상면에 수직한 상부 방향으로 갈수록 작아지는 표시 장치.
  4. 제 1 항에 있어서,
    상기 비발광 영역에 중첩하고, 상기 제2 도전 패턴 및 상기 제1 절연층 상에 배치된 블랙 매트릭스를 더 포함하는 표시 장치.
  5. 제 4 항에 있어서,
    상기 컬러 필터층, 상기 제1 절연층, 및 상기 블랙 매트릭스 상에 배치되고 상기 개구부들을 채우는 제2 절연층을 더 포함하는 표시 장치.
  6. 제 5 항에 있어서,
    상기 제2 절연층의 굴절률은 상기 제1 절연층의 굴절률보다 큰 표시 장치.
  7. 제 5 항에 있어서,
    상기 제1 절연층 및 상기 제2 절연층은 유기 물질을 포함하는 표시 장치.
  8. 제 1 항에 있어서,
    상기 컬러 필터층은,
    제1 컬러 필터; 및
    상기 제1 컬러 필터와 이격된 제2 컬러 필터를 포함하고,
    상기 제1 및 제2 컬러 필터들 각각은 상기 발광 영역들 중 대응하는 발광 영역에 인접한 상기 비발광 영역의 부분으로 연장하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 컬러 필터층은 복수 개의 컬러 필터들을 포함하고, 상기 제1 도전 패턴은 상기 컬러 필터들 중 일부 컬러 필터들 사이에 배치되는 표시 장치.
  10. 제 1 항에 있어서,
    상기 제2 도전 패턴은,
    메쉬 형상을 갖고, 제1 방향으로 배열되며, 상기 제1 도전 패턴에 의해 서로 연결된 제1 감지부들;
    상기 메쉬 형상을 갖고, 상기 제1 방향과 교차하는 제2 방향으로 배열되며 상기 제1 감지부들과 교호적으로 배치된 제2 감지부들; 및
    상기 제2 감지부들 사이에 배치되고, 상기 제2 감지부들과 일체로 형성되어 상기 제2 감지부들로부터 연장된 연장 패턴을 포함하는 표시 장치.
  11. 제 10 항에 있어서,
    상기 제1 도전 패턴은 상기 제1 절연층에 정의된 컨택홀들을 통해 상기 제1 감지부들에 연결되는 표시 장치.
  12. 제 10 항에 있어서,
    상기 제1 도전 패턴은 제1 연장부 및 제2 연장부를 포함하고,
    상기 연장 패턴은 상기 제1 연장부 및 상기 제2 연장부 사이에 배치되고,
    상기 제1 연장부 및 상기 제2 연장부는 상기 제2 감지부들과 중첩하는 영역을 경유하여 상기 제1 감지부들에 연결되는 표시 장치.
  13. 제 1 항에 있어서,
    상기 표시 패널은,
    상기 발광 영역들 각각에 배치된 발광 소자; 및
    상기 발광 소자 상에 배치된 박막 봉지층을 더 포함하고,
    상기 절연층은 상기 박막 봉지층 상에 배치되는 표시 장치.
  14. 제 1 항에 있어서,
    상기 비발광 영역에 중첩하고, 상기 제1 도전 패턴 상에 배치된 블랙 매트릭스를 더 포함하고,
    상기 제1 절연층은 상기 블랙 매트릭스 상에 배치되는 표시 장치.
  15. 제 14 항에 있어서,
    상기 제1 도전 패턴은 상기 제1 절연층 및 상기 블랙 매트릭스에 정의된 컨택홀들을 통해 상기 제2 도전 패턴 중 일부 제2 도전 패턴에 연결되는 표시 장치.
  16. 제 14 항에 있어서,
    상기 컬러 필터층, 상기 제1 절연층, 및 상기 제2 도전 패턴 상에 배치되고 상기 개구부들을 채우는 제2 절연층을 더 포함하는 표시 장치.
  17. 복수개의 발광 영역들 및 상기 발광 영역들 사이의 비발광 영역을 포함하는 표시 패널;
    상기 표시 패널 상에 배치된 절연층;상기 발광 영역들에 중첩하고, 상기 발광 영역들 각각에 인접한 상기 비발광 영역의 부분으로 연장되어 상기 절연층 상에 바로 배치된 컬러 필터층;
    상기 컬러 필터층 상에 배치되고, 상기 발광 영역들에 중첩하는 개구부들이 정의된 제1 절연층;
    상기 비발광 영역에 중첩하고, 상기 제1 절연층 상에 배치된 블랙 매트릭스; 및
    상기 컬러 필터층, 상기 제1 절연층, 및 상기 블랙 매트릭스 상에 배치되고 상기 개구부들을 채우는 제2 절연층을 포함하고,
    상기 개구부들이 정의된 상기 제1 절연층의 측면들은 경사면을 갖는 표시 장치.
  18. 제 17 항에 있어서,
    상기 비발광 영역에 중첩하고, 상기 절연층 상에 배치된 제1 도전 패턴; 및
    상기 비발광 영역에 중첩하고, 상기 제1 절연층 상에 배치된 제2 도전 패턴을 더 포함하고,
    상기 제1 절연층은 상기 제1 도전 패턴 상에 배치되고, 상기 블랙 매트릭스는 상기 제2 도전 패턴 상에 배치되는 표시 장치.
  19. 제 17 항에 있어서,
    상기 비발광 영역에 중첩하여 상기 제1 절연층 상에 배치된 도전 패턴을 더 포함하고,
    상기 블랙 매트릭스는 상기 도전 패턴 상에 배치된 표시 장치.
  20. 제 17 항에 있어서,
    상기 비발광 영역에 중첩하고, 상기 절연층 상에 배치된 도전 패턴을 더 포함하고,
    상기 제1 절연층은 상기 도전 패턴 상에 배치된 표시 장치.
  21. 복수개의 발광 영역들 및 상기 발광 영역들 사이의 비발광 영역을 포함하는 표시 패널;
    상기 표시 패널 상에 배치된 절연층;
    상기 비발광 영역에 중첩하고, 상기 절연층 상에 바로 배치된 제1 도전 패턴;
    상기 발광 영역들에 중첩하고, 상기 발광 영역들 각각에 인접한 상기 비발광 영역의 부분으로 연장되어 상기 절연층 상에 배치된 컬러 필터층;
    상기 비발광 영역에 중첩하고, 상기 제1 도전 패턴을 덮도록 상기 절연층 상에 배치된 블랙 매트릭스;
    상기 컬러 필터층 및 상기 블랙 매트릭스 상에 배치되고, 상기 발광 영역들에 중첩하는 개구부들이 정의된 제1 절연층; 및
    상기 컬러 필터층 및 상기 제1 절연층 상에 배치되고 상기 개구부들을 채우는 제2 절연층을 포함하고,
    상기 개구부들이 정의된 상기 제1 절연층의 측면들은 경사면을 갖는 표시 장치.
  22. 제 21 항에 있어서,
    상기 비발광 영역에 중첩하고, 상기 제1 절연층 상에 배치된 제2 도전 패턴을 더 포함하고,
    상기 제2 절연층은 상기 제2 도전 패턴 상에 배치된 표시 장치.
KR1020200021039A 2020-02-20 2020-02-20 표시 장치 KR20210106611A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020200021039A KR20210106611A (ko) 2020-02-20 2020-02-20 표시 장치
US17/095,633 US11650681B2 (en) 2020-02-20 2020-11-11 Display device
CN202110162470.8A CN113284926A (zh) 2020-02-20 2021-02-05 显示装置
EP21156110.5A EP3869263A1 (en) 2020-02-20 2021-02-09 Display device
US18/134,051 US20230251731A1 (en) 2020-02-20 2023-04-13 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200021039A KR20210106611A (ko) 2020-02-20 2020-02-20 표시 장치

Publications (1)

Publication Number Publication Date
KR20210106611A true KR20210106611A (ko) 2021-08-31

Family

ID=74586787

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200021039A KR20210106611A (ko) 2020-02-20 2020-02-20 표시 장치

Country Status (4)

Country Link
US (2) US11650681B2 (ko)
EP (1) EP3869263A1 (ko)
KR (1) KR20210106611A (ko)
CN (1) CN113284926A (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111552404A (zh) * 2020-04-24 2020-08-18 京东方科技集团股份有限公司 柔性触控基板、柔性触控面板和装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
KR101850951B1 (ko) 2011-12-22 2018-04-23 삼성디스플레이 주식회사 터치 스크린 패널 일체형 표시장치
US10168844B2 (en) 2015-06-26 2019-01-01 Samsung Display Co., Ltd. Flexible display device
KR102562896B1 (ko) 2016-03-18 2023-08-04 삼성디스플레이 주식회사 디스플레이 장치
KR102454824B1 (ko) 2016-03-25 2022-10-18 삼성디스플레이 주식회사 플렉서블 표시장치
KR101913395B1 (ko) 2016-07-29 2018-10-31 삼성디스플레이 주식회사 표시장치
KR101992915B1 (ko) 2016-09-30 2019-06-25 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR101992916B1 (ko) 2016-09-30 2019-06-25 엘지디스플레이 주식회사 터치 센서를 가지는 유기 발광 표시 장치 및 그 제조 방법
KR102393376B1 (ko) 2017-04-10 2022-05-03 삼성디스플레이 주식회사 감광성 수지 조성물 및 이를 포함한 패턴 형성용 조성물의 경화물을 포함하는 전자 장치
KR102348106B1 (ko) 2017-05-26 2022-01-10 삼성디스플레이 주식회사 전자 장치 및 이의 제조방법
KR102357521B1 (ko) 2017-06-02 2022-02-03 삼성디스플레이 주식회사 표시 장치
KR102374168B1 (ko) 2017-08-08 2022-03-17 삼성디스플레이 주식회사 입력감지유닛 및 이를 구비한 표시장치
KR102433274B1 (ko) 2017-11-28 2022-08-18 삼성디스플레이 주식회사 유기 발광 표시 장치
US10916592B2 (en) 2018-05-03 2021-02-09 Samsung Display Co., Ltd. Organic light-emitting diode display device
KR20210004006A (ko) 2019-07-02 2021-01-13 삼성디스플레이 주식회사 표시장치

Also Published As

Publication number Publication date
US20210263605A1 (en) 2021-08-26
US20230251731A1 (en) 2023-08-10
US11650681B2 (en) 2023-05-16
EP3869263A1 (en) 2021-08-25
CN113284926A (zh) 2021-08-20

Similar Documents

Publication Publication Date Title
KR20200124794A (ko) 표시 장치
KR20210000359A (ko) 표시 장치
US11934599B2 (en) Display device
KR20200097850A (ko) 표시 장치
US11567595B2 (en) Display device
KR20210045566A (ko) 표시 장치
KR20200084496A (ko) 터치 감지 유닛 및 그것을 포함하는 표시 장치
KR102582392B1 (ko) 표시 장치 및 표시 장치 제조 방법
US20230251731A1 (en) Display device
KR102636503B1 (ko) 표시모듈
US20230276654A1 (en) Display device
KR20210010782A (ko) 표시 장치 및 그것의 제조 방법
US20220158129A1 (en) Display device
US11665922B2 (en) Display device
US11392230B2 (en) Display device
KR20220128506A (ko) 표시 장치
KR20210005368A (ko) 표시장치
US11450836B2 (en) Display device
KR20210115084A (ko) 표시 장치
US20240032378A1 (en) Display device and a manufacturing method of the same
KR20230157547A (ko) 표시 장치
KR20220023926A (ko) 표시 장치
KR20240048610A (ko) 표시 장치
KR20210157527A (ko) 표시 장치 및 그것의 제조 방법
KR20220021055A (ko) 입력 감지 유닛 및 이를 포함하는 전자 장치