KR20210105450A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210105450A
KR20210105450A KR1020200019362A KR20200019362A KR20210105450A KR 20210105450 A KR20210105450 A KR 20210105450A KR 1020200019362 A KR1020200019362 A KR 1020200019362A KR 20200019362 A KR20200019362 A KR 20200019362A KR 20210105450 A KR20210105450 A KR 20210105450A
Authority
KR
South Korea
Prior art keywords
driving chip
heat dissipation
layer
circuit board
main circuit
Prior art date
Application number
KR1020200019362A
Other languages
English (en)
Inventor
서영상
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200019362A priority Critical patent/KR20210105450A/ko
Priority to US17/094,997 priority patent/US11721793B2/en
Priority to CN202110182061.4A priority patent/CN113345317A/zh
Publication of KR20210105450A publication Critical patent/KR20210105450A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L51/529—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8794—Arrangements for heating and cooling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H01L27/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/642—Heat extraction or cooling elements characterized by the shape
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H05K7/20954—Modifications to facilitate cooling, ventilating, or heating for display panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Thermal Sciences (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

표시 장치는 표시 모듈, 상기 표시 모듈에 전기적으로 연결되며, 구동칩 및 구동칩을 에워싸는 방열부를 포함하는 구동칩 어셈블리, 및 상기 구동칩 어셈블리에 전기적으로 연결되며, 상기 방열부와 접촉된 메인회로기판을 포함할 수 있다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 방열 성능이 향상된 구동칩 어셈블리를 포함하는 표시 장치에 관한 것이다.
표시 장치는 표시 패널, 메인회로기판, 및 구동칩을 포함한다. 메인회로기판으로 생성된 신호는 구동칩을 통해 표시 패널로 전달될 수 있다. 구동칩의 온도가 상승하면, 구동칩의 수명이 저하될 수 있다.
본 발명의 방열 성능이 향상된 구동칩 어셈블리를 포함하는 표시 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 장치는 표시 모듈, 상기 표시 모듈에 전기적으로 연결되며, 구동칩 및 구동칩을 에워싸는 방열부를 포함하는 구동칩 어셈블리, 및 상기 구동칩 어셈블리에 전기적으로 연결되며, 상기 방열부와 접촉된 메인회로기판을 포함할 수 있다.
상기 표시 모듈은 순차적으로 정의된 제1 영역, 제2 영역, 및 제3 영역을 포함하고, 상기 제2 영역은 벤딩되고, 상기 제1 영역과 상기 제3 영역은 서로 마주할 수 있다.
평면 상에서, 상기 구동칩은 상기 제2 영역 및 상기 제3 영역과 비중첩할 수 있다.
상기 구동칩 어셈블리는 상기 표시 모듈의 상기 제3 영역 및 상기 메인회로기판에 결합될 수 있다.
상기 구동칩 어셈블리는 상기 메인회로기판 위에 실장될 수 있다.
상기 메인회로기판은 상기 표시 모듈의 상기 제3 영역에 결합될 수 있다.
상기 방열부는 상기 구동칩과 직접 접촉될 수 있다.
상기 방열부에 홈이 정의되고, 상기 구동칩의 일부분은 상기 홈 내에 수용될 수 있다.
상기 구동칩과 마주하는 상기 방열부의 일 면의 일부분은 상기 구동칩의 형상에 대응하여 굴곡질 수 있다.
상기 구동칩 어셈블리는 상기 방열부 위에 배치된 절연층을 더 포함할 수 있다.
평면 상에서 상기 구동칩 전체는 상기 방열부와 중첩할 수 있다.
상기 방열부는 상기 메인회로기판의 측면과 직접 접촉될 수 있다.
상기 방열부는 상기 메인회로기판의 상면과 직접 접촉될 수 있다.
본 발명의 일 실시예에 따른 표시 장치는 주 영역, 상기 주 영역으로부터 연장되며 벤딩된 벤딩 영역, 및 상기 벤딩 영역으로부터 연장되며 상기 주 영역 아래에 배치된 연결 영역을 포함하는 표시 모듈, 상기 표시 모듈과 전기적으로 연결되며, 평면 상에서 상기 벤딩 영역 및 상기 연결 영역과 비중첩하는 구동칩 및 상기 구동칩과 직접 접촉된 방열부를 포함하는 구동칩 어셈블리, 및 상기 구동칩 어셈블리에 전기적으로 연결되며, 상기 방열부와 접촉된 메인회로기판을 포함할 수 있다.
상기 방열부는 상기 메인회로기판의 측면과 직접 접촉될 수 있다.
상기 방열부는 상기 메인회로기판의 상면과 직접 접촉될 수 있다.
상기 방열부에 홈이 정의되고, 상기 구동칩의 일부분은 상기 홈 내에 수용될 수 있다.
상기 구동칩과 마주하는 상기 방열부의 일 면의 일부분은 상기 구동칩의 형상에 대응하여 굴곡질 수 있다.
상기 구동칩 어셈블리는 상기 표시 모듈의 상기 연결 영역 및 상기 메인회로기판에 결합될 수 있다.
상기 구동칩 어셈블리는 상기 메인회로기판 위에 실장되고, 상기 메인회로기판은 상기 표시 모듈의 상기 연결 영역에 결합될 수 있다.
본 발명의 실시예에 따른 구동칩 어셈블리는 구동칩 및 방열부를 포함한다. 방열부는 구동칩에 직접 접촉될 수 있다. 또한, 방열부는 메인회로기판과 직접 접촉될 수 있다. 따라서, 구동칩에서 발생된 열은 방열부로 전달될 수 있고, 방열부로 전달된 열은 메인회로기판을 통해 외부로 방출될 수 있다. 구동칩 어셈블리의 방열 성능이 향상됨에 따라, 구동칩의 온도가 상승되는 것이 방지될 수 있다. 그 결과, 구동칩의 수명이 증가될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 모듈의 평면도이다.
도 4는 도 3의 II-II'을 따라 절단한 단면도이다.
도 5는 본 발명의 일 실시예에 따른 도 1의 I-I'을 따라 절단한 단면도이다.
도 6은 구동칩 어셈블리의 일부 구성을 도시한 평면도이다.
도 7은 본 발명의 일 실시예에 따른 구동칩 어셈블리의 단면도이다.
도 8은 본 발명의 일 실시예에 따른 구동칩 어셈블리의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 구동칩 어셈블리의 단면도이다.
도 10는 본 발명의 일 실시예에 따른 도 1의 I-I'을 따라 절단한 단면도이다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결 된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의될 수 있다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
이하, 도면을 참조하여 본 발명의 실시예들을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1을 참조하면, 표시 장치(1000)는 전기적 신호에 따라 활성화되는 장치일 수 있다. 표시 장치(1000)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 휴대 전화, 태블릿, 자동차 내비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 사용될 수 있다. 본 실시예에서, 표시 장치(1000)는 스마트 폰으로 예시적으로 도시되었다.
표시 장치(1000)는 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 표시면에 제3 방향(DR3)을 향해 영상(1000-I)을 표시할 수 있다. 영상(1000-I)이 표시되는 표시면은 표시 장치(1000)의 전면(front surface)과 대응될 수 있다.
본 실시예에서는 영상(1000-I)이 표시되는 방향을 기준으로 각 부재들의 전면(또는 상면)과 배면(또는 하면)이 정의된다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)되고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)과 평행할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 개략적인 단면도이다.
도 2를 참조하면, 표시 장치(1000)는 표시 모듈(100), 반사 방지층(200), 및 윈도우(300)를 포함할 수 있다. 표시 모듈(100)은 표시 패널(110) 및 입력 센서(120)를 포함할 수 있다.
표시 패널(110)은 영상(1000-I, 도 1 참조)을 실질적으로 생성하는 구성일 수 있다. 표시 패널(110)은 발광형 표시 패널일 수 있다. 예를 들어, 표시 패널(110)은 유기발광 표시 패널 또는 퀀텀닷 발광 표시 패널일 수 있다.
입력 센서(120)는 표시 패널(110) 위에 배치될 수 있다.
표시 패널(110)과 입력 센서(120)는 연속 공정에 의해 형성될 수 있다. 이 경우, 입력 센서(120)는 표시 패널(110) 위에 직접 배치된다고 표현될 수 있다. 본 명세서에서 직접 배치된다는 것은 입력 센서(120)와 표시 패널(110) 사이에 제3의 구성요소가 배치되지 않는 것을 의미할 수 있다. 즉, 입력 센서(120)와 표시 패널(110) 사이에는 별도의 접착부재가 배치되지 않을 수 있다.
표시 패널(110)과 입력 센서(120)는 접착부재를 통해 서로 결합될 수도 있다. 접착부재는 통상의 접착제 또는 점착제를 포함할 수 있다. 예를 들어, 접착부재는 감압접착필름(PSA, Pressure Sensitive Adhesive film), 광학투명접착필름(OCA, Optically Clear Adhesive film) 또는 광학투명접착수지(OCR, Optically Clear Resin)와 같은 투명한 접착부재일 수 있다.
입력 센서(120)는 외부에서 인가되는 외부 입력을 감지한다. 외부 입력은 사용자의 입력일 수 있다. 사용자의 입력은 사용자 신체의 일부, 광, 열, 펜, 또는 압력 등 다양한 형태의 외부 입력들을 포함한다.
반사 방지층(200)은 입력 센서(120) 위에 배치될 수 있다. 반사 방지층(200)은 외부로부터 입사되는 외부광의 반사율을 감소시킬 수 있다. 반사 방지층(200)은 위상지연자 및 편광자를 포함할 수 있다. 또는 반사 방지층(200)은 컬러 필터들을 포함할 수 있다. 컬러 필터들은 소정의 배열을 가질 수 있으며, 화소들의 발광컬러들을 고려하여 컬러 필터들의 배열이 결정될 수 있다. 반사 방지층(200)은 생략될 수도 있다.
윈도우(300)는 반사 방지층(200) 위에 배치될 수 있다. 윈도우(300)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(300)는 유리 또는 플라스틱을 포함할 수 있다. 윈도우(300)는 다층구조 또는 단층구조를 가질 수 있다. 예를 들어, 윈도우(300)는 접착제로 결합된 복수 개의 플라스틱 필름을 포함하거나, 접착제로 결합된 유리 기판과 플라스틱 필름을 포함할 수 있다.
표시 모듈(100)과 반사 방지층(200), 및 반사 방지층(200)과 윈도우(300)는 접착부재를 통해 서로 결합될 수 있다. 다만, 이에 제한되는 것은 아니며, 두 구성들은 연속 공정에 의해 형성될 수도 있다.
도 3은 본 발명의 일 실시예에 따른 표시 모듈의 평면도이다.
도2 및 도 3을 참조하면, 조립되기 전 상태의 표시 모듈(100)이 도시되었다.
표시 모듈(100)은 제2 방향(DR2)을 따라 순차적으로 정의된 제1 영역(101), 제2 영역(102), 및 제3 영역(103)을 포함할 수 있다. 조립 과정에서 제2 영역(102)은 제1 영역(101)으로부터 벤딩될 수 있고, 제3 영역(103)은 제1 영역(101) 아래에 배치될 수 있다. 제1 영역(101)은 주 영역(101)으로 지칭될 수 있으며, 제2 영역(102)은 벤딩 영역(102)으로 지칭될 수 있으며, 제3 영역(103)은 연결 영역(103)으로 지칭될 수 있다.
제1 영역(101)은 액티브 영역(100A) 및 주변 영역(100N)을 포함할 수 있다. 액티브 영역(100A)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 예를 들어, 액티브 영역(100A)은 영상을 표시하고 입력을 감지하는 영역일 수 있다. 주변 영역(100N)은 액티브 영역(100A)을 에워쌀 수 있다. 주변 영역(100N)에는 액티브 영역(100A)을 구동하기 위한 구동 회로나 구동 라인 등이 배치될 수 있다.
표시 모듈(100)은 표시 패널(110) 및 입력 센서(120)를 포함할 수 있다.
표시 패널(110)은 복수의 화소들(100P) 및 복수의 신호 라인들(100L1, 100L2, 100L3)을 포함할 수 있다. 신호 라인들(100L1, 100L2, 100L3)은 화소들(100P)에 연결되어 화소들(100P)에 전기적 신호들을 전달한다.
도 3에서는 신호 라인들(100L1, 100L2, 100L3)이 데이터 라인(100L1), 스캔 라인(100L2), 및 전원 라인(100L3)을 포함하는 것을 예시적으로 도시하였다. 다만, 이는 예시적으로 도시한 것이고, 신호 라인들(100L1, 100L2, 100L3)은 초기화 전압 라인, 발광 제어 라인 중 적어도 어느 하나를 더 포함할 수도 있으며, 어느 하나의 실시예로 한정되지 않는다.
화소들(100P)은 액티브 영역(100A)에 배치될 수 있다. 본 실시예에서는 복수의 화소들 중 하나의 화소(100P)의 등가 회로도를 확대하여 예시적으로 도시하였다. 화소(100P)는 제1 트랜지스터(111), 제2 트랜지스터(112), 커패시터(113), 및 발광 소자(114)를 포함할 수 있다. 제1 트랜지스터(111)는 화소(100P)의 온-오프를 제어하는 스위칭 소자일 수 있다. 제1 트랜지스터(111)는 스캔 라인(100L2)을 통해 전달된 스캔 신호에 응답하여 데이터 라인(100L1)을 통해 전달된 데이터 신호를 전달 또는 차단할 수 있다.
커패시터(113)는 제1 트랜지스터(111)와 전원 라인(100L3)에 연결된다. 커패시터(113)는 제1 트랜지스터(111)로부터 전달된 데이터 신호와 전원 라인(100L3)에 인가된 제1 전원 신호 사이의 차이에 대응하는 전하량을 충전한다.
제2 트랜지스터(112)는 제1 트랜지스터(111), 커패시터(113), 및 발광 소자(114)에 연결된다. 제2 트랜지스터(112)는 커패시터(113)에 저장된 전하량에 대응하여 발광 소자(114)에 흐르는 구동전류를 제어한다. 커패시터(113)에 충전된 전하량에 따라 제2 트랜지스터(112)의 턴-온 시간이 결정될 수 있다. 제2 트랜지스터(112)는 턴-온 시간 동안 전원 라인(100L3)을 통해 전달된 제1 전원 신호를 발광 소자(114)에 제공한다.
발광 소자(114)는 전기적 신호에 따라 광을 발생시키거나 광량을 제어할 수 있다. 예를 들어, 발광 소자(114)는 유기 발광 소자 또는 양자점 발광 소자를 포함할 수 있다.
발광 소자(114)는 전원 단자와 연결되어 전원 라인(100L3)이 제공하는 제1 전원 신호와 상이한 전원 신호(이하, 제2 전원 신호)를 제공받는다. 발광 소자(114)에는 제2 트랜지스터(112)로부터 제공되는 전기적 신호와 제2 전원 신호 사이의 차이에 대응하는 구동 전류가 흐르게 되고, 발광 소자(114)는 구동 전류에 대응하는 광을 생성할 수 있다. 한편, 이는 예시적으로 도시한 것이고, 화소(100P)는 다양한 구성과 배열을 가진 전자 소자들을 포함할 수 있으며, 어느 하나의 실시예로 한정되지 않는다.
도 4는 도 3의 II-II'을 따라 절단한 단면도이다.
도 4를 참조하면, 표시 패널(110)은 복수 개의 절연층들 및 반도체 패턴, 도전 패턴, 신호 라인 등을 포함할 수 있다. 코팅, 증착 등의 방식으로 의해 절연층, 반도체층 및 도전층이 형성된다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝될 수 있다. 이러한 방식으로 베이스층(110-1) 위에 회로 소자층(110-2) 및 표시 소자층(110-3)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등이 형성된다. 이 후, 표시 소자층(110-3)을 커버하는 봉지층(110-4)이 형성될 수 있다.
베이스층(110-1)은 합성수지 필름을 포함할 수 있다. 합성수지층은 열 경화성 수지를 포함할 수 있다. 베이스층(110-1)은 다층구조를 가질 수 있다. 예컨대 베이스층(110-1)은 합성수지층, 접착층, 및 합성수지층의 3층 구조를 가질 수도 있다. 특히, 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 합성수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다. 그밖에 베이스층(110-1)은 유리 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
베이스층(110-1)의 상면에 적어도 하나의 무기층이 형성된다. 무기층은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 무기층은 다층으로 형성될 수 있다. 다층의 무기층들은 배리어층 및/또는 버퍼층을 구성할 수 있다. 본 실시예에서 표시 패널(110)은 버퍼층(BFL)을 포함하는 것으로 도시되었다.
버퍼층(BFL)은 베이스층(110-1)과 반도체 패턴 사이의 결합력을 향상시킨다. 버퍼층(BFL)은 실리콘옥사이드층 및 실리콘나이트라이드층을 포함할 수 있다. 실리콘옥사이드층과 실리콘나이트라이드층은 교번하게 적층될 수 있다.
버퍼층(BFL) 상에 반도체 패턴이 배치된다. 반도체 패턴은 폴리실리콘을 포함할 수 있다. 그러나 이에 제한되지 않고, 반도체 패턴은 비정질실리콘 또는 금속 산화물을 포함할 수도 있다.
도 4는 일부의 반도체 패턴을 도시한 것일 뿐이고, 다른 영역에 반도체 패턴이 더 배치될 수 있다. 반도체 패턴은 화소들(100P, 도 3 참조)에 걸쳐 특정한 규칙으로 배열될 수 있다. 반도체 패턴은 도핑 여부에 따라 전기적 성질이 다를 수 있다. 반도체 패턴은 도핑영역과 비-도핑영역을 포함할 수 있다. 도핑영역은 N형 도판트 또는 P형 도판트로 도핑될 수 있다. P타입의 트랜지스터는 P형 도판트로 도핑된 도핑영역을 포함한다.
도핑영역은 비-도핑영역보다 전도성이 크고, 실질적으로 전극 또는 신호 라인의 역할을 갖는다. 비-도핑영역이 실질적으로 트랜지스터의 액티브(또는 채널)에 해당한다. 다시 말해, 반도체 패턴의 일부분은 트랜지스터의 액티브일수 있고, 다른 일부분은 트랜지스터의 소스 또는 드레인일 수 있고, 또 다른 일부분은 연결전극 또는 연결 신호라인일 수 있다.
도 4에 도시된 것과 같이, 제1 트랜지스터(111)의 소스(S1), 액티브(A1), 드레인(D1)이 반도체 패턴으로부터 형성되고, 제2 트랜지스터(112)의 소스(S2), 액티브(A2), 드레인(D2)이 반도체 패턴으로부터 형성된다. 소스(S1, S2) 및 드레인(D1, D2)은 단면 상에서 액티브(A1, A2)로부터 서로 반대 방향으로 연장된다. 도 4에는 반도체 패턴으로부터 형성된 연결 신호 라인(SCL)의 일부분을 도시하였다. 별도로 도시하지 않았으나, 연결 신호 라인(SCL)은 평면 상에서 제2 트랜지스터(112)의 드레인(D2)에 연결될 수 있다.
버퍼층(BFL) 상에 제1 절연층(10)이 배치된다. 제1 절연층(10)은 복수 개의 화소들(100P, 도 3 참조)에 공통으로 중첩하며, 반도체 패턴을 커버한다. 제1 절연층(10)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 제1 절연층(10)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 본 실시예에서 제1 절연층(10)은 단층의 실리콘옥사이드층일 수 있다. 제1 절연층(10)뿐만 아니라 후술하는 회로 소자층(110-2)의 절연층은 무기층 및/또는 유기층일 있으며, 단층 또는 다층 구조를 가질 수 있다. 무기층은 상술한 물질 중 적어도 하나를 포함할 수 있다.
제1 절연층(10) 상에 게이트(G1, G2)가 배치된다. 게이트(G1)는 금속패턴의 일부일 수 있다. 게이트(G1, G2)는 액티브(A1, A2)에 중첩한다. 반도체 패턴을 도핑하는 공정에서 게이트(G1, G2)는 마스크와 같다.
제2 절연층(20)은 제1 절연층(10) 위에 배치되며, 게이트(G1, G2)를 커버할 수 있다. 제2 절연층(20)은 화소들(100P, 도 3 참조)에 공통으로 중첩한다. 제2 절연층(20)은 무기층 및/또는 유기층일 수 있으며, 단층 또는 다층 구조를 가질 수 있다. 본 실시예에서 제2 절연층(20)은 단층의 실리콘옥사이드층일 수 있다.
상부전극(UE)은 제2 절연층(20) 위에 배치될 수 있다. 상부전극(UE)은 제2 트랜지스터(112)의 게이트(G2)와 중첩할 수 있다. 상부전극(UE)은 금속 패턴의 일부분일 수 있다. 게이트(G2)의 일부분과 그에 중첩하는 상부전극(UE)은 커패시터(113, 도 3 참조)를 정의할 수 있다.
제3 절연층(30)은 제2 절연층(20) 위에 배치되며, 상부전극(UE)을 커버할 수 있다. 본 실시예에서 제3 절연층(30)은 단층의 실리콘옥사이드층일 수 있다. 제3 절연층(30) 상에 제1 연결전극(CNE1)이 배치될 수 있다. 제1 연결전극(CNE1)은 제1 내지 제3 절연층(10 내지 30)을 관통하는 컨택홀(CNT-1)을 통해 연결 신호 라인(SCL)에 접속될 수 있다.
제4 절연층(40)은 제3 절연층(30) 위에 배치될 수 있다. 제4 절연층(40)은 단층의 실리콘옥사이드층일 수 있다. 제5 절연층(50)은 제4 절연층(40) 위에 배치될 수 있다. 제5 절연층(50)은 유기층일 수 있다. 제5 절연층(50) 상에 제2 연결전극(CNE2)이 배치될 수 있다. 제2 연결전극(CNE2)은 제4 절연층(40) 및 제5 절연층(50)을 관통하는 컨택홀(CNT-2)을 통해 제1 연결전극(CNE1)에 접속될 수 있다.
제6 절연층(60)은 제5 절연층(50) 위에 배치되며, 제2 연결전극(CNE2)을 커버할 수 있다. 제6 절연층(60)은 유기층일 수 있다. 제6 절연층(60) 상에 제1 전극(AE)이 배치된다. 제1 전극(AE)은 제6 절연층(60)을 관통하는 컨택홀(CNT-3)을 통해 제2 연결전극(CNE2)에 연결된다. 화소 정의막(70)에는 개구부(70-OP)가 정의된다. 화소 정의막(70)의 개구부(70-OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다.
액티브 영역(100A, 도 3 참조)은 발광영역(PXA)과 발광영역(PXA)에 인접한 비발광영역(NPXA)을 포함할 수 있다. 비발광영역(NPXA)은 발광영역(PXA)을 에워쌀 수 있다. 본 실시예에서 발광영역(PXA)은 개구부(70-OP)에 의해 노출된 제1 전극(AE)의 일부 영역에 대응하게 정의되었다.
정공 제어층(HCL)은 발광영역(PXA)과 비발광영역(NPXA)에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 정공 수송층을 포함하고, 정공 주입층을 더 포함할 수 있다. 발광층(EML)은 정공 제어층(HCL) 위에 배치될 수 있다. 발광층(EML)은 개구부(70-OP)에 대응하는 영역에 배치될 수 있다. 즉, 발광층(EML)은 화소들(100P, 도 3 참조) 각각에 분리되어 형성될 수 있다.
전자 제어층(ECL)은 발광층(EML) 위에 배치될 수 있다. 전자 제어층(ECL)은 전자 수송층을 포함하고, 전자 주입층을 더 포함할 수 있다. 정공 제어층(HCL)과 전자 제어층(ECL)은 오픈 마스크를 이용하여 복수 개의 화소들에 공통으로 형성될 수 있다. 제2 전극(CE)은 전자 제어층(ECL) 위에 배치될 수 있다. 제2 전극(CE)은 일체의 형상을 갖고, 복수 개의 화소들(100P, 도 3 참조)에 공통적으로 배치된다.
캡핑층(80)은 제2 전극(CE) 위에 배치되며 제2 전극(CE)에 접촉될 수 있다. 캡핑층(80)은 유기물질을 포함할 수 있다. 캡핑층(80)은 후속의 공정 예컨대 스퍼터링 공정으로부터 제2 전극(CE)을 보호하고, 발광 소자(114)의 출광효율을 향상시킬 수 있다. 캡핑층(80)은 후술 될 제1 무기층(91)보다 큰 굴절률을 가질 수 있다.
봉지층(110-4)은 표시 소자층(110-3) 위에 배치될 수 있다. 봉지층(110-4)은 제1 무기층(91), 유기층(92), 및 제2 무기층(93)을 포함할 수 있다. 제1 무기층(91) 및 제2 무기층(93)은 수분/산소로부터 표시 소자층(110-3)을 보호하고, 유기층(92)은 먼지 입자와 같은 이물질로부터 표시 소자층(110-3)을 보호한다. 제1 무기층(91) 및 제2 무기층(93)은 실리콘 나이트라이드층, 실리콘옥시 나이트라이드층, 실리콘옥사이드층 중 어느 하나일 수 있다. 본 발명의 일 실시예에서 제1 무기층(91) 및 제2 무기층(93)은 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있다. 유기층(92)은 아크릴 계열 유기층을 포함할 수 있고, 이에 제한되지 않는다.
본 발명의 일 실시예에서 캡핑층(80)과 제1 무기층(91) 사이에 무기층, 예컨대 LiF층이 더 배치될 수 있다. LiF층은 발광 소자(114)의 출광효율을 향상시킬 수 있다.
입력 센서(120)는 베이스 절연층(120-1), 제1 도전층(120-2), 감지 절연층(120-3), 제2 도전층(120-4), 및 커버 절연층(120-5)을 포함할 수 있다. 입력 센서(120)는 표시 패널(110)을 형성한 후 연속 공정에 의해 형성될 수 있다. 다만, 이에 제한되는 것은 아니다.
베이스 절연층(120-1)은 표시 패널(110) 위에 직접 배치될 수 있다. 예를 들어, 베이스 절연층(120-1)은 제2 무기층(93)과 직접 접촉될 수 있다. 베이스 절연층(120-1)은 단층 또는 다층 구조를 가질 수 있다. 또는 베이스 절연층(120-1)은 생략될 수 있다. 또는 베이스 절연층(120-1)은 별도의 베이스층 위에 형성되고, 상기 베이스층은 표시 패널(110)과 접착부재를 통해 결합될 수도 있다.
제1 도전층(120-2) 및 제2 도전층(120-4) 각각은 단층구조를 갖거나, 제3 방향(DR3)을 따라 적층된 다층 구조를 가질 수 있다. 단층구조의 도전층은 금속층 또는 투명 도전층을 포함할 수 있다. 금속층은 몰리브덴, 은, 티타늄, 구리, 알루미늄, 및 이들의 합금을 포함할 수 있다. 투명 도전층은 인듐 주석 산화물(indium tin oxide, ITO), 인듐 아연 산화물(indium zinc oxide, IZO), 산화 아연(zinc oxide, ZnO), 인듐 주석 아연 산화물(indium zinc tin oxide, IZTO) 등과 같은 투명한 전도성 산화물을 포함할 수 있다. 그밖에 투명 도전층은 PEDOT과 같은 전도성 고분자, 금속 나노 와이어, 그라핀 등을 포함할 수 있다.
다층구조의 도전층은 다층의 금속층들을 포함할 수 있다. 다층의 금속층들은 예컨대 티타늄/알루미늄/티타늄의 3층 구조를 가질 수 있다. 다층구조의 도전층은 적어도 하나의 금속층 및 적어도 하나의 투명 도전층을 포함할 수 있다.
제1 도전층(120-2) 및 제2 도전층(120-4) 각각은 감지 전극들을 구성하는 패턴들을 포함할 수 있다. 입력 센서(120)는 감지 전극들 사이의 정전 용량의 변화를 통해 외부 입력에 대한 정보를 획득할 수 있다.
감지 절연층(120-3)은 제1 도전층(120-2)과 제2 도전층(120-4) 사이에 배치되며, 제1 도전층(120-2)을 커버할 수 있다. 제2 도전층(120-4)의 일부 구성은 감지 절연층(120-3)을 관통하는 컨택홀을 통해 제1 도전층(120-2)의 일부 구성과 전기적으로 연결될 수 있다. 커버 절연층(120-5)은 감지 절연층(120-3) 위에 배치되며, 제2 도전층(120-4)을 커버할 수 있다.
감지 절연층(120-3) 및 커버 절연층(120-5) 중 적어도 어느 하나는 무기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다.
감지 절연층(120-3) 및 커버 절연층(120-5) 중 적어도 어느 하나는 유기막을 포함할 수 있다. 유기막은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리이미드계 수지, 폴리아미드계 수지 및 페릴렌계 수지 중 적어도 어느 하나를 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 도 1의 I-I'을 따라 절단한 단면도이다.
도 1 및 도 5를 참조하면, 도 5에서는 표시 장치(1000)의 구성들 중 일부만을 도시하였다. 표시 모듈(100)의 제2 영역(102)은 벤딩되고, 제3 영역(103)은 제1 영역(101) 아래에 배치될 수 있다. 제1 영역(101)과 제3 영역(103)은 서로 마주할 수 있다.
표시 장치(1000)는 표시 모듈(100), 표시 모듈(100)에 전기적으로 연결된 구동칩 어셈블리(400), 구동칩 어셈블리(400)에 전기적으로 연결된 메인회로기판(500), 제1 영역(101)의 배면에 배치된 하부 필름(600), 하부 필름(600)과 제3 영역(103) 사이에 배치된 스페이서(700), 및 메인회로기판(500)과 하부 필름(600) 사이에 배치된 접착 부재(800)를 포함할 수 있다.
구동칩 어셈블리(400)는 표시 모듈(100)에 전기적으로 연결될 수 있으며, 메인회로기판(500)은 구동칩 어셈블리(400)에 전기적으로 연결될 수 있다. 메인회로기판(500)에는 신호 제어부(또는, 타이밍 컨트롤러)가 실장될 수 있다. 신호 제어부는 외부의 그래픽 제어부로부터 영상 데이터 및 제어 신호를 수신할 수 있다. 신호 제어부는 표시 모듈(110, 도 4 참조)에 제어 신호를 제공할 수 있다.
구동칩 어셈블리(400)는 메인회로기판(500)과 표시 모듈(100)을 전기적으로 연결한다. 구동칩 어셈블리(400)의 일부분은 표시 모듈(100)의 제3 영역(103)에 결합되고, 구동칩 어셈블리(400)의 다른 일부분은 메인회로기판(500)에 결합될 수 있다.
구동칩 어셈블리(400)는 구동칩(410), 제1 배선(411), 제2 배선(412), 절연층(413), 방열부(414), 상부 절연층(415), 및 하부 절연층(416)을 포함할 수 있다.
구동칩(410)은 데이터 구동회로일 수 있다. 구동칩(410)은 메인회로기판(500)으로부터 수신된 신호를 표시 모듈(100)로 전달할 수 있다. 예를 들어, 구동칩(410)은 데이터 라인(100L1, 도 3 참조)으로 신호를 출력할 수 있다.
제1 배선(411)은 구동칩(410)과 표시 모듈(100)을 전기적으로 연결하고, 제2 배선(412)은 구동칩(410)과 메인회로기판(500)을 전기적으로 연결할 수 있다. 구동칩(410)은 표시 모듈(100)과 메인회로기판(500) 사이에 배치될 수 있다. 따라서, 평면 상에서 보았을 때, 구동칩(410)은 제2 영역(102) 및 제3 영역(103)과 비중첩할 수 있다. 평면상에서 보았을 때, 구동칩(410)은 제3 영역(103)과 이격될 수 있다. 따라서, 표시 장치(1000)의 두께는 구동칩(410)이 제3 영역(103)과 중첩된 경우보다 얇아질 수 있다. 평면상에서 보았다는 것은 제3 방향(DR3)과 나란한 방향에서 보았다는 것을 의미할 수 있다.
절연층(413)은 제1 배선(411)과 제2 배선(412) 각각의 일부분을 커버할 수 있다. 절연층(413)의 두께는 구동칩(410)의 두께 이하일 수 있으며, 구동칩(410)의 일부분은 절연층(413)에 의해 커버되지 않고 노출될 수 있다.
방열부(414)는 절연층(413) 및 구동칩(410) 위에 배치될 수 있다. 방열부(414)는 구동칩(410)과 직접 접촉될 수 있다. 본 명세서에서 직접 접촉된다는 것은 방열부(414)와 구동칩(410) 사이에 제3 의 구성요소가 배치되지 않는 것을 의미할 수 있다. 구동칩(410)이 방열부(414)와 직접 접촉되기 때문에, 구동칩(410)에서 발생된 열은 방열부(414)로 용이하게 전달될 수 있다.
방열부(414)는 그라파이트, 탄소나노튜브가 분산된 유/무기 복합재료, 또는 알루미늄, 구리 등과 같이 열 전달이 용이한 금속으로 형성된 금속층을 포함할 수 있다. 다만, 이는 일 예일 뿐, 방열부(414)를 구성하는 물질이 특정 예에 제한되는 것은 아니다.
방열부(414)는 구동칩(410)과 절연층(413) 상에 부착되거나, 코팅 공정에 의해 형성될 수 있다. 방열부(414)가 구동칩(410)과 절연층(413) 상에 코팅되는 경우, 방열부(414)는 구동칩(410)에 밀착될 수 있다.
방열부(414)의 일면(414-S)은 구동칩(410)의 형상에 대응하여 굴곡질 수 있다. 방열부(414)의 일면(414-S)에는 구동칩(410)의 형상과 대응하는 홈(414-H)이 정의될 수 있다. 구동칩(410)의 일부분은 홈(414-H) 내에 수용될 수 있다. 이 경우, 방열부(414)와 구동칩(410)의 접촉 면적이 보다 증가될 수 있고, 구동칩 어셈블리(400)의 방열 성능이 향상될 수 있다.
도 6은 구동칩 어셈블리의 일부 구성을 도시한 평면도이다. 도 6을 참조하면, 방열부(414)와 구동칩(410)을 도시하였다. 구동칩(410) 전체는 방열부(414)와 중첩할 수 있다. 평면 상에서 보았을 때, 방열부(414)는 구동칩(410)의 주변을 모두 에워쌀 수 있다. 따라서, 구동칩(410)에서 발생된 열은 평면 상에서 모든 방향을 통해 방열부(414)로 전달될 수 있다. 따라서, 구동칩 어셈블리(400)의 방열 성능이 향상될 수 있다.
다시 도 5를 참조하면, 상부 절연층(415)은 방열부(414) 위에 배치될 수 있다. 상부 절연층(415)은 방열부(414)의 상면에만 배치될 수 있다. 즉, 방열부(414)의 측면들은 상부 절연층(415)에 의해 커버되지 않을 수 있다. 본 발명의 일 실시예에서, 상부 절연층(415)은 생략될 수도 있다.
방열부(414)의 측면들 중 일부는 메인회로기판(500)의 측면(500S)과 직접 접촉될 수 있다. 따라서, 구동칩(410)에서 발생된 열은 방열부(414)를 통해 메인회로기판(500)으로 전달되어 외부로 방출될 수 있다. 구동칩 어셈블리(400)의 방열 성능이 향상됨에 따라, 구동칩(410)의 온도가 상승되는 것이 방지될 수 있다. 그 결과, 구동칩(410)의 수명이 증가될 수 있다.
하부 절연층(416)은 제1 배선(411) 및 제2 배선(412) 아래에 배치될 수 있다. 하부 절연층(416)은 제1 배선(411), 제2 배선(412), 및 구동칩(410)의 하부면을 커버할 수 있다.
하부 필름(600)은 표시 모듈(100)의 배면을 보호하는 층일 수 있다. 또한, 하부 필름(600)은 표시 장치(1000)에서 발생되는 열을 방열시키는 기능을 하고, 전자파 차폐 기능을 할 수 있다. 하부 필름(600)은 탄소나노튜브가 분산된 유/무기 복합재료, 또는 알루미늄, 구리 등과 같이 열 전달이 용이한 금속으로 형성된 금속층을 포함할 수 있다. 다만, 이는 일 예일 뿐, 하부 필름(600)을 구성하는 물질이 특정 예에 제한되는 것은 아니다.
스페이서(700)는 하부 필름(600)과 제3 영역(103) 사이의 간격을 유지할 수 있다. 접착 부재(800)는 메인회로기판(500)을 하부 필름(600)에 고정하는 역할을 할 수 있다.
도 7은 본 발명의 일 실시예에 따른 구동칩 어셈블리의 단면도이다.
도 7을 참조하면, 구동칩 어셈블리(400A)는 구동칩(410), 제1 배선(411), 제2 배선(412), 절연층(413A) 및 방열부(414A)를 포함할 수 있다.
절연층(413A)의 두께(413-t)는 구동칩(410)의 두께(410-t)와 실질적으로 동일할 수 있다. 따라서, 평면 상에서 보았을 때, 구동칩(410)의 상면은 절연층(413A)의 상면에 의해 에워싸일 수 있고, 구동칩(410)의 상면은 절연층(413A)에 의해 커버되지 않을 수 있다.
방열부(414A)는 구동칩(410)의 상면 및 절연층(413A)의 상면 위에 배치될 수 있다. 방열부(414A)는 구동칩(410)과 직접 접촉할 수 있다. 따라서, 구동칩(410)으로부터 발생된 열은 방열부(414A)를 통해 외부로 전달될 수 있다.
앞서 도 4에서 설명된 바와 같이, 방열부(414A)는 메인회로기판(500, 도 4 참조)과 직접 접촉될 수 있으며, 방열부(414A)로 전달된 열은 메인회로기판(500, 도 4 참조)을 통해 외부로 방출될 수 있다.
도 8은 본 발명의 일 실시예에 따른 구동칩 어셈블리의 단면도이다.
도 8을 참조하면, 구동칩 어셈블리(400B)는 구동칩(410), 제1 배선(411), 제2 배선(412), 절연층(413B) 및 방열부(414B)를 포함할 수 있다.
절연층(413B)의 두께(413-ta)는 구동칩(410)의 두께(410-t)보다 작을 수 있다. 따라서, 구동칩(410)의 일부분은 절연층(413B)의 상면으로부터 돌출될 수 있고, 구동칩(410)의 일부분은 절연층(413B)에 의해 커버되지 않을 수 있다.
방열부(414B)는 구동칩(410)의 일부분 및 절연층(413B)의 상면 위에 배치될 수 있다. 방열부(414B)는 구동칩(410)의 돌출된 부분에 대응하여 굴곡진 형상을 가질 수 있다.
앞서 도 4에서 설명된 바와 같이, 방열부(414B)는 메인회로기판(500, 도 4 참조)과 직접 접촉될 수 있으며, 방열부(414B)로 전달된 열은 메인회로기판(500, 도 4 참조)을 통해 외부로 방출될 수 있다.
도 9는 본 발명의 일 실시예에 따른 구동칩 어셈블리의 단면도이다.
앞서 도 5에서 설명된 구동칩 어셈블리(400)와 비교하였을 때, 도 9의 구동칩 어셈블리(400C)는 하부 절연층(416) 아래에 배치된 보조 방열부(417)를 더 포함할 수 있다. 보조 방열부(417)는 하부 절연층(416)에 부착되거나, 코팅 공정에 의해 형성될 수 있다.
보조 방열부(417)는 그라파이트, 탄소나노튜브가 분산된 유/무기 복합재료, 또는 알루미늄, 구리 등과 같이 열 전달이 용이한 금속으로 형성된 금속층을 포함할 수 있다. 다만, 이는 일 예일 뿐, 보조 방열부(417)를 구성하는 물질이 특정 예에 제한되는 것은 아니다.
도 10는 본 발명의 일 실시예에 따른 도 1의 I-I'을 따라 절단한 단면도이다.
도 10을 참조하면, 메인회로기판(500A)은 표시 모듈(100)의 제3 영역(103)에 결합될 수 있다. 구동칩 어셈블리(400D)는 메인회로기판(500A) 위에 실장될 수 있다.
구동칩 어셈블리(400D)는 구동칩(410), 제1 배선(411), 제2 배선(412), 절연층(413D) 및 방열부(414D)를 포함할 수 있다. 구동칩(410)은 데이터 구동회로일 수 있다. 구동칩(410)은 메인회로기판(500A)으로부터 수신된 신호를 표시 모듈(100)로 전달할 수 있다. 평면 상에서 보았을 때, 구동칩(410)은 제2 영역(102) 및 제3 영역(103)과 비중첩할 수 있다.
절연층(413D)은 제1 배선(411) 및 제2 배선(412)을 커버할 수 있다. 절연층(413D)에 의해 방열부(414D)와 제1 배선(411), 방열부(414D)와 제2 배선(412)이 절연될 수 있다.
방열부(414D)는 절연층(413D) 및 구동칩(410) 위에 배치될 수 있다. 방열부(414D)는 구동칩(410)과 직접 접촉될 수 있다. 또한, 방열부(414D)의 일부분은 연장되어 메인회로기판(500A)의 상면(500U)에 직접 접촉될 수 있다. 따라서, 구동칩(410)에서 발생된 열은 방열부(414D)를 통해 메인회로기판(500A)으로 전달되어 외부로 방출될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
1000: 표시 장치 100: 표시 모듈
200: 반사 방지층 300: 윈도우
400: 구동칩 어셈블리 410: 구동칩
414: 방열부 500: 메인회로기판

Claims (20)

  1. 표시 모듈;
    상기 표시 모듈에 전기적으로 연결되며, 구동칩 및 구동칩을 에워싸는 방열부를 포함하는 구동칩 어셈블리; 및
    상기 구동칩 어셈블리에 전기적으로 연결되며, 상기 방열부와 접촉된 메인회로기판을 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 표시 모듈은 순차적으로 정의된 제1 영역, 제2 영역, 및 제3 영역을 포함하고, 상기 제2 영역은 벤딩되고, 상기 제1 영역과 상기 제3 영역은 서로 마주하는 표시 장치.
  3. 제2 항에 있어서,
    평면 상에서, 상기 구동칩은 상기 제2 영역 및 상기 제3 영역과 비중첩하는 표시 장치.
  4. 제2 항에 있어서,
    상기 구동칩 어셈블리는 상기 표시 모듈의 상기 제3 영역 및 상기 메인회로기판에 결합되는 표시 장치.
  5. 제2 항에 있어서,
    상기 구동칩 어셈블리는 상기 메인회로기판 위에 실장되는 표시 장치.
  6. 제5 항에 있어서,
    상기 메인회로기판은 상기 표시 모듈의 상기 제3 영역에 결합되는 표시 장치.
  7. 제1 항에 있어서,
    상기 방열부는 상기 구동칩과 직접 접촉되는 표시 장치.
  8. 제1 항에 있어서,
    상기 방열부에 홈이 정의되고, 상기 구동칩의 일부분은 상기 홈 내에 수용된 표시 장치.
  9. 제1 항에 있어서,
    상기 구동칩과 마주하는 상기 방열부의 일 면의 일부분은 상기 구동칩의 형상에 대응하여 굴곡진 표시 장치.
  10. 제1 항에 있어서,
    상기 구동칩 어셈블리는 상기 방열부 위에 배치된 절연층을 더 포함하는 표시 장치.
  11. 제1 항에 있어서,
    평면 상에서 상기 구동칩 전체는 상기 방열부와 중첩하는 표시 장치.
  12. 제1 항에 있어서,
    상기 방열부는 상기 메인회로기판의 측면과 직접 접촉된 표시 장치.
  13. 제1 항에 있어서,
    상기 방열부는 상기 메인회로기판의 상면과 직접 접촉된 표시 장치.
  14. 주 영역, 상기 주 영역으로부터 연장되며 벤딩된 벤딩 영역, 및 상기 벤딩 영역으로부터 연장되며 상기 주 영역 아래에 배치된 연결 영역을 포함하는 표시 모듈;
    상기 표시 모듈과 전기적으로 연결되며, 평면 상에서 상기 벤딩 영역 및 상기 연결 영역과 비중첩하는 구동칩 및 상기 구동칩과 직접 접촉된 방열부를 포함하는 구동칩 어셈블리; 및
    상기 구동칩 어셈블리에 전기적으로 연결되며, 상기 방열부와 접촉된 메인회로기판을 포함하는 표시 장치.
  15. 제14 항에 있어서,
    상기 방열부는 상기 메인회로기판의 측면과 직접 접촉된 표시 장치.
  16. 제14 항에 있어서,
    상기 방열부는 상기 메인회로기판의 상면과 직접 접촉된 표시 장치.
  17. 제14 항에 있어서,
    상기 방열부에 홈이 정의되고, 상기 구동칩의 일부분은 상기 홈 내에 수용된 표시 장치.
  18. 제14 항에 있어서,
    상기 구동칩과 마주하는 상기 방열부의 일 면의 일부분은 상기 구동칩의 형상에 대응하여 굴곡진 표시 장치.
  19. 제14 항에 있어서,
    상기 구동칩 어셈블리는 상기 표시 모듈의 상기 연결 영역 및 상기 메인회로기판에 결합되는 표시 장치.
  20. 제14 항에 있어서,
    상기 구동칩 어셈블리는 상기 메인회로기판 위에 실장되고, 상기 메인회로기판은 상기 표시 모듈의 상기 연결 영역에 결합되는 표시 장치.
KR1020200019362A 2020-02-18 2020-02-18 표시 장치 KR20210105450A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200019362A KR20210105450A (ko) 2020-02-18 2020-02-18 표시 장치
US17/094,997 US11721793B2 (en) 2020-02-18 2020-11-11 Display device
CN202110182061.4A CN113345317A (zh) 2020-02-18 2021-02-10 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200019362A KR20210105450A (ko) 2020-02-18 2020-02-18 표시 장치

Publications (1)

Publication Number Publication Date
KR20210105450A true KR20210105450A (ko) 2021-08-27

Family

ID=77273023

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200019362A KR20210105450A (ko) 2020-02-18 2020-02-18 표시 장치

Country Status (3)

Country Link
US (1) US11721793B2 (ko)
KR (1) KR20210105450A (ko)
CN (1) CN113345317A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670273B1 (ko) 2005-01-18 2007-01-16 삼성에스디아이 주식회사 플라즈마 디스플레이 장치용 방열 조립체 및 이를구비하는 플라즈마 디스플레이 장치
KR20080075282A (ko) 2007-02-12 2008-08-18 엘지디스플레이 주식회사 회로 필름과 이를 이용한 평판표시장치
KR101450950B1 (ko) 2011-10-04 2014-10-16 엘지디스플레이 주식회사 드라이버 패키지
KR102081650B1 (ko) * 2013-04-10 2020-02-26 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조 방법
KR102089246B1 (ko) * 2013-07-19 2020-03-16 엘지디스플레이 주식회사 플렉서블 디스플레이 장치 및 플렉서블 디스플레이 장치의 제조방법
KR102504128B1 (ko) 2016-03-11 2023-02-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN108573656A (zh) * 2017-03-14 2018-09-25 昆山工研院新型平板显示技术中心有限公司 一种柔性显示屏以及柔性显示装置
KR102457907B1 (ko) 2017-12-29 2022-10-25 삼성디스플레이 주식회사 표시 장치
KR102543720B1 (ko) * 2018-12-13 2023-06-13 엘지디스플레이 주식회사 플렉서블 디스플레이 모듈 및 이를 포함하는 전자 기기

Also Published As

Publication number Publication date
US11721793B2 (en) 2023-08-08
CN113345317A (zh) 2021-09-03
US20210257518A1 (en) 2021-08-19

Similar Documents

Publication Publication Date Title
US11360629B2 (en) Electronic apparatus
US11625119B2 (en) Display device including an input sensor having a corner area
US11782566B2 (en) Electronic device
US11747945B2 (en) Electronic device
KR20200128253A (ko) 표시장치
KR20220001036A (ko) 전자 장치
KR20200129211A (ko) 표시장치
US11653523B2 (en) Display device
KR20220045604A (ko) 전자 장치
KR20210070457A (ko) 입력 감지 유닛 및 이를 포함한 표시장치
US11301106B2 (en) Display device including built-in components to sense input through electromagnetic pen
KR20210105450A (ko) 표시 장치
KR20210127296A (ko) 전자 장치
US11805684B2 (en) Display device
KR20220091649A (ko) 표시장치
KR20240099538A (ko) 표시 장치
KR20220089741A (ko) 전자 장치
KR20210132632A (ko) 표시장치
KR20210092708A (ko) 표시모듈
KR20200091982A (ko) 표시장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal