KR20210098661A - 반도체 발광소자 및 디스플레이 장치 - Google Patents

반도체 발광소자 및 디스플레이 장치 Download PDF

Info

Publication number
KR20210098661A
KR20210098661A KR1020200012463A KR20200012463A KR20210098661A KR 20210098661 A KR20210098661 A KR 20210098661A KR 1020200012463 A KR1020200012463 A KR 1020200012463A KR 20200012463 A KR20200012463 A KR 20200012463A KR 20210098661 A KR20210098661 A KR 20210098661A
Authority
KR
South Korea
Prior art keywords
light emitting
semiconductor layer
electrode
layer
type semiconductor
Prior art date
Application number
KR1020200012463A
Other languages
English (en)
Inventor
이동건
김기범
김주성
서종욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020200012463A priority Critical patent/KR20210098661A/ko
Priority to US17/032,332 priority patent/US20210242370A1/en
Priority to CN202110149012.0A priority patent/CN113284882A/zh
Publication of KR20210098661A publication Critical patent/KR20210098661A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen

Abstract

본 발명의 실시예에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면, 상기 제1 면과 대향하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연결하며 상기 제1 면 및 상기 제2 면에 수직한 측면을 갖는 로드 형상의 발광 구조물, 상기 발광 구조물의 상기 측면 전체를 둘러싸며, 상기 측면의 둘레를 따른 제1 위치에서 제1 두께를 갖고 제2 위치에서 상기 제1 두께와 다른 제2 두께를 갖는 재성장 반도체층, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 제1 도전형 반도체층에 접속된 제1 전극, 및 상기 발광 구조물의 상기 제2 면 상에 배치되며, 상기 제2 도전형 반도체층에 접속된 제2 전극을 포함한다.

Description

반도체 발광소자 및 디스플레이 장치{SEMICONDUCTOR LIGHT EMITTING DEVICE AND DISPLAY APPARATUS}
본 발명은 반도체 발광소자 및 이를 포함하는 디스플레이 장치에 관한 것이다.
반도체 발광다이오드(LED)와 같은 반도체 발광소자는 조명 장치용 광원뿐만 아니라, 다양한 전자 제품의 광원으로 사용되고 있다. 특히, LED는 TV, 휴대폰, PC, 노트북 PC, PDA 등과 같은 각종 디스플레이 장치들을 위한 광원으로 널리 사용되고 있다.
기존의 디스플레이 장치는 주로 액정 디스플레이(LCD)로 구성된 디스플레이 패널 및 백라이트로 구성되었으나, 최근에는 LED를 픽셀로 사용하여 백라이트가 별도로 요구되지 않는 형태로도 개발되고 있다. 이러한 디스플레이 장치는 소형화가 가능할 뿐만 아니라, LCD에 비해 광효율이 우수한 고휘도를 구현할 수 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 신뢰성이 향상된 반도체 발광소자 및 디스플레이 장치를 제공하는 것이다.
예시적인 실시예들에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면, 상기 제1 면과 대향하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연결하며 상기 제1 면 및 상기 제2 면에 수직한 측면을 갖는 로드 형상의 발광 구조물, 상기 발광 구조물의 상기 측면 전체를 둘러싸며, 상기 측면의 둘레를 따른 제1 위치에서 제1 두께를 갖고 제2 위치에서 상기 제1 두께와 다른 제2 두께를 갖는 재성장 반도체층, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 제1 도전형 반도체층에 접속된 제1 전극, 및 상기 발광 구조물의 상기 제2 면 상에 배치되며, 상기 제2 도전형 반도체층에 접속된 제2 전극을 포함할 수 있다.
예시적인 실시예들에 따른 반도체 발광소자는, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면, 상기 제1 면과 대향하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연결하는 측면을 갖는 로드 형상의 발광 구조물, 상기 발광 구조물의 상기 측면 전체를 둘러싸며, 결정면들로 이루어진 외측면을 갖는 재성장 반도체층, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 제1 도전형 반도체층에 접속된 제1 전극, 및 상기 발광 구조물의 상기 제2 면 상에 배치되며, 상기 제2 도전형 반도체층에 접속된 제2 전극을 포함하고, 상기 발광 구조물의 상기 측면 및 상기 재성장 반도체층의 상기 외측면은, 상기 측면 및 상기 외측면에 수직한 단면에서, 서로 다른 형상을 이룰 수 있다.
예시적인 실시예들에 따른 디스플레이 장치는, 복수의 픽셀 영역들 각각에 배치되며, 서로 이격된 제1 전극부 및 제2 전극부, 및 상기 제1 전극부 및 상기 제2 전극부의 사이에 배치된 반도체 발광소자를 포함할 수 있다.
예시적인 실시예들에 따른 디스플레이 장치는, 픽셀 영역들을 구동하는 구동 회로들을 포함하는 회로 기판, 상기 회로 기판 상에 배치되어 상기 픽셀 영역들을 구성하며, 서로 이격되어 배치되는 복수의 반도체 발광소자들, 상기 복수의 발광 구조물들 각각의 제1 면 상에 배치되는 복수의 파장변환부들, 및 상기 복수의 파장변환부들의 측면들을 둘러싸며, 상기 복수의 파장변환부들을 서로 분리하는 격벽 구조를 갖는 격벽부를 포함하고, 상기 복수의 반도체 발광소자들 각각은, 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면, 상기 제1 면과 대향하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연결하는 측면을 갖는 로드 형상의 발광 구조물, 상기 발광 구조물의 상기 측면 전체를 둘러싸며, 결정면들로 이루어진 외측면을 갖는 재성장 반도체층, 상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 제1 도전형 반도체층에 접속된 제1 전극, 및 상기 발광 구조물의 상기 제2 면 상에 배치되며, 상기 제2 도전형 반도체층에 접속된 제2 전극을 포함하고, 상기 발광 구조물의 상기 측면 및 상기 재성장 반도체층의 상기 외측면은, 상기 측면 및 상기 외측면에 수직한 단면에서, 서로 다른 형상을 이룰 수 있다.
발광 구조물의 측면을 덮는 재성장 반도체층의 구조를 최적화함으로써, 신뢰성이 향상된 반도체 발광소자 및 디스플레이 장치가 제공될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1a 및 도 1b는 예시적인 실시예들에 따른 반도체 발광소자를 도시하는 단면도들이다.
도 2는 예시적인 실시예들에 따른 반도체 발광소자를 도시하는 단면도이다.
도 3 및 도 4는 예시적인 실시예들에 따른 반도체 발광소자를 도시하는 단면도들이다.
도 5는 예시적인 실시예들에 따른 디스플레이 장치를 도시하는 단면도이다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 디스플레이 장치를 도시하는 단면도 및 사시도이다.
도 7a 내지 도 7j는 예시적인 실시예들에 따른 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도들이다.
도 8a 내지 도 8g는 예시적인 실시예들에 따른 디스플레이 장치의 제조방법을 설명하기 위한 주요 공정별 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 다음과 같이 설명한다.
특별히 다른 설명이 없는 한, 본 명세서에서, '상부', '상면', '하부', '하면', '측면' 등의 용어는 도면을 기준으로 한 것이며, 실제로는 소자가 배치되는 방향에 따라 달라질 수 있을 것이다.
도 1a 및 도 1b는 예시적인 실시예들에 따른 반도체 발광소자를 도시하는 단면도들이다. 도 1b는 도 1a의 절단선 I-I'를 따라서 절단한 단면을 도시한다.
도 1a 및 도 1b를 참조하면, 반도체 발광소자(100)는, 발광 구조물(120), 발광 구조물(120)의 측면을 둘러싸는 재성장 반도체층(130), 및 발광 구조물(120)의 양 면 상에 배치되는 제1 전극(140) 및 제2 전극(150)을 포함한다. 발광 구조물(120)은, 순서대로 적층된 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 포함할 수 있다.
발광 구조물(120)은 제1 도전형 반도체층(122)에 의해 제공되는 제1 면, 상기 제1 면과 대향하며 제2 도전형 반도체층(126)에 의해 제공되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연결하며 상기 제1 면 및 상기 제2 면에 수직한 측면(120S)을 가질 수 있다. 발광 구조물(120)은 제1 방향을 따라 제1 길이(L1)의 직경을 갖고, 상기 제1 방향에 수직한 제2 방향을 따라 제1 길이(L1)보다 긴 제2 길이(L2)의 높이를 가질 수 있다. 발광 구조물(120)의 상기 제1 방향을 따른 단면이 원형이 아닌 경우, 제1 길이(L1)는 최대 길이에 해당할 수 있다. 예를 들어, 제1 길이(L1)는 약 0.2 ㎛ 내지 약 100 ㎛의 범위일 수 있다. 제2 길이(L2) 대 제1 길이(L1)의 비율(L2/L1)인 종횡비(aspect ratio)는 약 2 내지 약 100의 범위일 수 있다. 발광 구조물(120)은 수직한 측면(120S) 및 높은 종횡비를 가지므로, 반도체 발광소자(100)를 이용하여 디스플레이 장치를 구현하는 경우, 고집적화에 유리할 수 있다.
발광 구조물(120)에서, 상기 제1 방향을 따른 단면은 도 1b에 도시된 것과 같이 원형의 형상일 수 있다. 이에 따라, 발광 구조물(120)의 측면(120S)은 원형을 이룰 수 있다. 발광 구조물(120)의 측면(120S)은 특정 결정면(crystallographic plane)으로 정의되지 않는 면일 수 있다. 즉, 발광 구조물(120)의 측면(120S)은 발광 구조물(120)을 이루는 반도체 물질의 특정한 결정면에 해당하지 않을 수 있다.
제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)은 질화물 반도체로 이루어질 수 있으며, 발광 구조물(120)은 질화물 발광 구조물일 수 있다. 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)은 각각 n형 및 p형 InxAlyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)의 조성을 갖는 질화물 반도체층일 수 있다. 예를 들어, 제1 도전형 반도체층(122)은 실리콘(Si) 또는 탄소(C)가 도핑된 n형 갈륨 질화물(n-GaN)층이고, 제2 도전형 반도체층(126)은 마그네슘(Mg) 또는 아연(Zn)이 도핑된 p형 갈륨 질화물(p-GaN)층일 수 있다. 다만, 실시예들에 따라, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)은 질화물 반도체 외에도 알루미늄 인듐 갈륨 인화물(AlInGaP)이나 알루미늄 인듐 갈륨 비소화물(AlInGaAs) 계열의 반도체층으로 이루어질 수도 있을 것이다. 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126) 각각은 단일층으로 이루어질 수도 있지만, 도핑 농도, 조성 등의 특성이 서로 다른 복수의 층들을 포함할 수도 있다.
활성층(124)은 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 활성층(124)은 양자장벽층과 양자우물층이 서로 교대로 배치된 단일(SQW) 또는 다중 양자우물(MQW) 구조를 가질 수 있다. 예를 들어, 상기 양자우물층과 상기 양자장벽층은 서로 다른 조성을 갖는 InxAlyGa1-x-yN(0≤x≤1, 0≤y≤1, 0≤x+y≤1)층일 수 있다. 예를 들어, 상기 양자우물층은 InxGa1-xN(0<x≤1)층이고, 상기 양자장벽층은 GaN층 또는 AlGaN층일 수 있다. 상기 양자우물층 및 상기 양자장벽층의 두께는 각각 약 1 ㎚ 내지 약 50 ㎚의 범위일 수 있다.
재성장 반도체층(130)은 발광 구조물(120)의 측면(120S) 전체를 둘러싸도록 배치될 수 있다. 따라서, 발광 구조물(120)은 재성장 반도체층(130)을 통해 노출되는 영역 없이 전체 측면(120S)이 재성장 반도체층(130)으로 덮일 수 있다. 재성장 반도체층(130)은 발광 구조물(120)의 길이 방향에서의 제2 길이(L2)와 실질적으로 동일한 길이를 가질 수 있다. 재성장 반도체층(130)은 발광 구조물(120)의 측면(120S)으로부터 에피택셜 성장된 층일 수 있다. 재성장 반도체층(130)은 InxAlyGa1-x-yN(0≤x<1, 0≤y<1, 0≤x+y<1)의 조성을 갖는 질화물 반도체층일 수 있다. 예를 들어, 재성장 반도체층(130)은 발광 구조물(120)의 적어도 일부와 동일한 조성을 가질 수 있으나, 도핑 물질을 포함하지 않는 언도프층일 수 있다. 따라서, 재성장 반도체층(130)은 도전성을 갖지 않을 수 있다. 예를 들어, 재성장 반도체층(130)은 언도프 GaN층일 수 있다.
재성장 반도체층(130)은, 상기 제1 방향을 따른 단면에서 도 1b에 도시된 것과 같이 육각형의 형상을 이룰 수 있다. 이에 따라, 재성장 반도체층(130)에서, 발광 구조물(120)과 접하는 내측면은 발광 구조물(120)의 측면(120S)의 형상에 대응되는 원형을 이루며, 외측면(130OS)은 육각형을 이룰 수 있다. 발광 구조물(120)의 측면(120S)과 재성장 반도체층(130)의 외측면(130OS)은 상기 제1 방향을 따른 단면에서 서로 대응되지 않는 형상, 즉, 서로 다른 형상을 이룰 수 있다. 재성장 반도체층(130)은 발광 구조물(120)의 측면(120S)을 따라 일정하지 않은 두께를 가질 수 있다. 구체적으로, 재성장 반도체층(130)은 제1 위치에서 제1 두께(T1)를 가지고, 제2 위치에서 제1 두께(T1)보다 두꺼운 제2 두께(T2)를 가질 수 있다. 이러한 두께의 차이는, 공정 상의 편차에 의한 것이 아니라, 발광 구조물(120)의 측면(120S)과 재성장 반도체층(130)의 외측면(130OS)의 형상이 대응되지 않는 것에 따른 것일 수 있다.
재성장 반도체층(130)의 외측면(130OS)은 결정학적으로 등가면인 결정면들로 정의될 수 있다. 예를 들어, 재성장 반도체층(130)의 외측면(130OS)은 육방정계 우르자이트(wurtzite) 구조의 {1100}으로 표현되는, m-면들로 구성될 수 있다. 또한, 반도체층(130)의 외측면(130OS)을 이루는 결정면들은 고밀러지수 면들이 아닐 수 있다. 고밀러지수의 결정면이란, 결정면의 특성을 나타내는 {hkil}로 표현되는 밀러지수에서, h > k > l > 0 의 조건을 만족시키는 결정면을 의미할 수 있으며, 특히, 저밀러지수의 결정면인 {0001}, {1-100}, {11-20} 등의 정수배인 결정면을 의미할 수 있다.
반도체 발광소자(100)에서는, 발광 구조물(120)은 목적하는 형상에 따라 건식 식각에 의해 수직한 측면(120S)을 갖도록 식각하면서도, 발광 구조물(120)의 측면(120S)을 덮도록 재성장 반도체층(130)을 배치함으로써, 식각으로 인한 발광 구조물(120)에서의 결정학적 결함(defect) 발생과 같은 손상이 최소화될 수 있다. 또한, 재성장 반도체층(130)의 외측면(130OS)은 발광 구조물(120)과 달리 결정학적으로 안정한 면들로 이루어지므로, 표면 누설전류(surface leakage)가 최소화될 수 있다.
제1 전극(140) 및 제2 전극(150)은 각각 발광 구조물(120)의 상기 제1 면 및 상기 제2 면 상에 배치되어, 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126)과 접속될 수 있다. 제1 전극(140) 및 제2 전극(150)은 발광 구조물(120)뿐 아니라, 재성장 반도체층(130)의 상면 및 하면과 각각 접촉될 수 있다.
제1 전극(140) 및 제2 전극(150)은 각각 도전성 물질의 단일층 또는 다층 구조로 이루어질 수 있다. 예컨대, 제1 전극(140) 및 제2 전극(150)은 금(Au), 은(Ag), 구리(Cu), 아연(Zn), 알루미늄(Al), 인듐(In), 티타늄(Ti), 실리콘(Si), 게르마늄(Ge), 주석(Sn), 마그네슘(Mg), 탄탈륨(Ta), 크롬(Cr), 텅스텐(W), 루테늄(Ru), 로듐(Rh), 이리듐(Ir), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 및 이의 합금 중 적어도 하나를 포함할 수 있다. 실시예들에 따라, 제1 전극(140) 및 제2 전극(150) 중 적어도 하나는 투명 전도성 산화물 또는 투명 전도성 질화물과 같은 투명 전극이거나, 그래핀(graphene)을 포함할 수도 있다. 예를 들어, 제1 전극(140) 및 제2 전극(150)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn1-xMgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나일 수 있다.
도 2는 예시적인 실시예들에 따른 반도체 발광소자를 도시하는 단면도이다. 도 2는 도 1b에 대응하는 단면을 도시한다.
도 2를 참조하면, 반도체 발광소자(100a)에서는 발광 구조물(120a) 및 재성장 반도체층(130a)의 단면의 형상이 도 1a 및 도 1b의 실시예에서와 다를 수 있다. 발광 구조물(120a)은 사각형의 단면을 가질 수 있으며, 발광 구조물(120a)의 측면(120Sa)은 사각형을 이룰 수 있다. 재성장 반도체층(130a)은 발광 구조물(120a)을 둘러싸고 팔각형의 단면을 가질 수 있다. 이에 따라, 재성장 반도체층(130a)의 외측면(130OSa)은 팔각형을 이룰 수 있다. 이와 같이, 발광 구조물(120a)의 측면(120Sa)과 재성장 반도체층(130a)의 외측면(130OSa)은 제1 방향을 따른 단면에서 서로 다른 형상을 이룰 수 있다.
발광 구조물(120a)의 측면(120Sa)은, 교대로 배치된 육방정계 우르자이트 구조의 a-면 및 m-면들로 이루어질 수 있다. 재성장 반도체층(130a)의 외측면(130OSa)은 육방정계 우르자이트 구조의 세 쌍의 m-면들 및 한 쌍의 a-면들로 이루어질 수 있다. 재성장 반도체층(130a)에서, a-면들은 발광 구조물(120a)의 a-면들과 평행하게 위치할 수 있다.
재성장 반도체층(130a)은 발광 구조물(120a)의 측면(120Sa)을 따라 일정하지 않은 두께를 가질 수 있다. 재성장 반도체층(130a)은, 발광 구조물(120a)의 m-면 상에서 제3 두께(T3)를 갖고, 발광 구조물(120a)의 m-면과 a-면의 사이에서 제3 두께(T3)와 다른 제4 두께(T4)를 갖고, 발광 구조물(120a)의 a-면의 상에서 제4 두께(T4)와 다른 제5 두께(T5)를 가질 수 있다. 제5 두께(T5)는 제3 두께(T3)와도 다를 수 있으나, 이에 한정되지는 않는다.
도 3 및 도 4는 예시적인 실시예들에 따른 반도체 발광소자를 도시하는 단면도들이다. 도 3 및 도 4는 각각 도 1a에 대응하는 단면을 도시한다.
도 3을 참조하면, 반도체 발광소자(100b)에서는 제2 전극(150b)의 형상이 도 1a 및 도 1b의 실시예에서와 다를 수 있다. 제2 전극(150b)은 제2 도전형 반도체층(126)의 상면 및 재성장 반도체층(130)의 상면의 적어도 일부를 덮고, 재성장 반도체층(130)의 외측면의 적어도 일부를 덮도록 재성장 반도체층(130)의 외측면을 따라 하부로 일부 연장될 수 있다. 제2 전극(150b)의 하단의 위치는 실시예들에서 다양하게 변경될 수 있다. 이러한 제2 전극(150b)의 구조는 경사 입사 증착(oblique angle deposition)에 의해 형성될 수 있다.
도 4를 참조하면, 반도체 발광소자(100c)에서는 제1 전극(140c) 및 제2 전극(150c)의 형상이 도 1a 및 도 1b의 실시예에서와 다를 수 있다. 제1 전극(140c) 및 제2 전극(150c)은 각각 재성장 반도체층(130)과 접촉되지 않도록 제1 도전형 반도체층(122) 및 제2 도전형 반도체층(126) 상에만 위치할 수 있다. 또한, 제1 전극(140c)은 제1 도전형 반도체층(122)의 하면의 중심을 포함하는 영역이 하부로 노출되도록 상기 중심으로부터 이격되어 배치될 수 있다. 예를 들어, 제1 전극(140c)은 제1 도전형 반도체층(122)의 하면 상에 링 형상으로 배치될 수 있다.
실시예들에 따라, 도 1a 및 도 3의 실시예들과 조합되어, 제1 전극(140c) 또는 제2 전극(150c)은 재성장 반도체층(130)과 접촉되도록 배치되는 것도 가능할 것이다.
도 5는 예시적인 실시예들에 따른 디스플레이 장치를 도시하는 단면도이다.
도 5를 참조하면, 디스플레이 장치(200)는, 회로 기판(210), 전극 패드(220), 몰딩부(230), 패시베이션층(235), 격벽부(240), 파장변환부들(250R, 250G, 250B), 보호층(260), 및 각각의 단위 픽셀 영역에 배치된 로드 형상의 반도체 발광소자들(100c)을 포함할 수 있다. 반도체 발광소자들(100c)은 세 개의 단위 픽셀 영역들이 하나의 픽셀 영역을 이루며, 도 5에 도시된 영역이 반복적으로 배치되어 디스플레이 장치(200)를 구성할 수 있다.
회로 기판(210)은 상기 픽셀 영역의 반도체 발광소자들(100c)을 구동하기 위한 복수의 박막 트랜지스터(Thin Film Transistor, TFT) 셀을 포함하는 구동 회로들을 포함할 수 있다. 상기 복수의 TFT 셀은 반도체 기판에 불순물을 주입하여 형성된 반도체층을 포함할 수 있다.
전극 패드(220)는 반도체 발광소자(100c)의 제2 전극(150c) 상에 배치되어, 제2 전극(150c)과 회로 기판(210)을 전기적으로 연결할 수 있다. 전극 패드(220)는 금속, 반도체 물질, 또는 투명 전도성 물질 등으로 이루어질 수 있다.
몰딩부(230)는 회로 기판(210) 상에서 반도체 발광소자(100c) 및 전극 패드(220)를 둘러싸도록 배치될 수 있다. 몰딩부(230)는 반도체 발광소자들(100c)을 포함하는 영역이 플렉서블(flexible)한 특성을 갖도록 낮은 모듈러스(modulus)를 갖는 물질로 이루어질 수 있다. 예를 들어, 몰딩부(230)는 발광 구조물(120) 보다 낮은 모듈러스를 가지며 높은 인장 특성을 갖는 물질로 이루어질 수 있다. 예를 들어, 몰딩부(230)는 SOG(Spin on glass), 폴리이미드(polyimide, PI), 폴리사이클로핵실렌디메틸렌 테레프탈레이트(polycyclohexylenedimethylene terephthalate, PCT), 및 에폭시 몰딩 컴파운드(epoxy molding compound, EMC) 중 어느 하나를 포함할 수 있다. 예시적인 실시예들에서, 몰딩부(230)는 빛을 반사시키기 위한 광반사성 입자를 포함할 수 있다. 상기 광반사성 입자로는 예를 들어, 이산화 티타늄(TiO2) 또는 산화 알루미늄(Al2O3)이 사용될 수 있다.
패시베이션층(235)은 몰딩부(230)와 격벽부(240)의 사이 및 발광 구조물들(120)과 상부에서 파장변환부들(250R, 250G, 250B)의 사이에 배치될 수 있다. 패시베이션층(235)은 절연성 물질로 이루어질 수 있으며, 예를 들어, 질화물 또는 산화물을 포함할 수 있다.
격벽부(240)는 상부에서 파장변환부들(250R, 250G, 250B)의 측면들을 둘러싸며 파장변환부들(250R, 250G, 250B)을 서로 분리하는 격벽 구조를 가질 수 있다. 격벽부(240)에 의해 반도체 발광소자들(100c)로부터 방출된 광은 서로 간섭받지 않고, 파장변환부들(250R, 250G, 250B)을 통해 방출될 수 있다. 격벽부(240)는 반도체 발광소자(100c)의 제1 전극(140c)과 접촉하며, 제1 전극(140c)과 전기적으로 연결될 수 있다. 격벽부(240)는 하부에서 반도체 발광소자들(100c)의 사이 영역으로 연장되어 회로 기판(210)에 인접하게 배치될 수 있다. 예시적인 실시예들에서, 격벽부(240)는 적어도 일 영역에서 회로 기판(210)과 물리적 및 전기적으로 연결될 수 있다. 격벽부(240)는 금속 물질, 예를 들어 구리(Cu)를 포함할 수 있다. 예시적인 실시예들에서, 격벽부(240)의 상면 상에는 반사층이 더 배치될 수 있다.
파장변환부들(250R, 250G, 250B)은 각각 양자점(quantum dot)과 같은 파장변환물질이 액상의 바인더 수지에 분산된 상태로, 격벽부(240)의 격벽 구조 내에 충전되어 경화된 영역들일 수 있다. 예시적인 실시예들에서, 반도체 발광소자들(100c)이 청색광을 방출하는 경우, 제1 파장변환부(250R) 및 제2 파장변환부(250G)에는 각각 청색광을 적색광 및 녹색광으로 파장변환할 수 있는 양자점이 포함될 수 있으며, 제3 파장변환부(250B)는 별도의 양자점 없이 바인더 수지만 포함될 수 있다.
보호층(260)은 파장변환부들(250R, 250G, 250B)의 상부에 배치되며, 파장변환부들(250R, 250G, 250B)의 열화를 방지할 수 있다. 실시예들에 따라, 보호층(260)은 생략되는 것도 가능할 것이다.
반도체 발광소자들(100c)은 도 4의 실시예의 구조를 갖는 것으로 도시되었으나, 이에 한정되지 않으며, 도 1a 내지 도 3을 참조하여 상술한 실시예들의 반도체 발광소자들(100, 100a, 100b)이 채용될 수도 있을 것이다. 특히, 디스플레이 장치(200)에 채용되는 반도체 발광소자들(100c)은 직경이 약 2 ㎛ 내지 약 100 ㎛의 범위이고, 종횡비가 약 10 내지 약 100의 범위일 수 있다. 또한, 반도체 발광소자들(100c)은 도 2와 같이, 사각형 단면의 발광 구조물(120a) 및 팔각형 외측면(130OSa)의 재성장 반도체층(130a)을 가질 수 있다.
도 6a 및 도 6b는 예시적인 실시예들에 따른 디스플레이 장치를 도시하는 단면도 및 사시도이다. 도 6b는 도 6a의 단위 픽셀 영역을 확대하여 도시한다.
도 6a 및 도 6b를 참조하면, 디스플레이 장치(300)는, 회로 기판(310), 제1 전극부(320), 제2 전극부(340), 절연성 지지부(330), 분리부(350), 및 각각의 단위 픽셀 영역에 배치된 로드 형상의 반도체 발광소자들(100)을 포함할 수 있다. 반도체 발광소자들(100)은 각각 적색, 녹색, 및 청색의 광을 방출하도록 구성되어, 반도체 발광소자들(100)이 각각 배치된 세 개의 단위 픽셀 영역들이 하나의 픽셀 영역을 이룰 수 있다.
회로 기판(310)은 상기 픽셀 영역들의 반도체 발광소자들(100)을 구동하기 위한 구동 회로들을 포함할 수 있다. 실시예들에 따라, 회로 기판(310)의 상면 상에는 반사층이 더 배치될 수 있다. 이 경우, 상기 반사층은 회로 기판(310) 내의 구동 회로들과 별도로 형성되거나, 상기 구동 회로들과 일체로 형성될 수 있다.
제1 전극부(320) 및 제2 전극부(340)는 각각 반도체 발광소자(100)의 제1 전극(140) 및 제2 전극(150)과 전기적으로 연결되도록 배치될 수 있다. 도 6b에 도시된 것과 같이, 반도체 발광소자(100)의 제1 전극(140) 및 제2 전극(150)은 각각 제1 전극 연결부(325) 및 제2 전극 연결부(345)에 의해 제1 전극부(320) 및 제2 전극부(340)와 연결될 수 있다. 다만, 예시적인 실시예들에서, 제1 전극부(320), 제2 전극부(340), 제1 전극 연결부(325), 및 제2 전극 연결부(345)의 형상은 다양하게 변경될 수 있으며, 제1 전극 연결부(325) 및/또는 제2 전극 연결부(345)는 생략될 수도 있을 것이다. 제1 전극부(320), 제2 전극부(340), 제1 전극 연결부(325), 및 제2 전극 연결부(345)는 금속, 반도체 물질, 또는 투명 전도성 물질 등으로 이루어질 수 있다.
절연성 지지부(330)는 제1 전극부(320)와 제2 전극부(340)의 사이에 배치되며, 반도체 발광소자(100)를 지지하고 고정할 수 있다. 절연성 지지부(330)는 예를 들어, 레진과 같은 절연성 물질로 이루어질 수 있다.
분리부(350)는 상기 단위 픽셀 영역들을 분리하도록 배치될 수 있다. 예를 들어, 분리부(350)는 각각의 상기 단위 픽셀 영역을 사각형의 형태로 둘러싸도록 배치될 수 있으나, 이에 한정되지는 않는다.
반도체 발광소자들(100)은 각각 제1 전극부(320)와 제2 전극부(340)의 사이에 배치될 수 있는 길이를 가질 수 있다. 반도체 발광소자들(100)은 전기 바이어스를 이용하여 제1 전극부(320)와 제2 전극부(340)의 사이에 자가 정렬되고, 절연성 지지부(330)에 의해 고정될 수 있다. 반도체 발광소자들(100)은 도 1a 및 도 1b의 실시예의 구조를 갖는 것으로 도시되었으나, 이에 한정되지 않으며, 도 2 내지 도 4를 참조하여 상술한 실시예들의 반도체 발광소자들(100a, 100b, 100c)이 채용될 수도 있을 것이다. 특히, 디스플레이 장치(300)에 채용되는 반도체 발광소자들(100)은 직경이 약 0.2 ㎛ 내지 약 2 ㎛의 범위이고, 종횡비가 약 2 내지 약 10의 범위일 수 있다. 또한, 반도체 발광소자들(100)은 도 1b와 같이, 원형 단면의 발광 구조물(120) 및 육각형 외측면(130OS)의 재성장 반도체층(130)을 가질 수 있다.
도 7a 내지 도 7j는 예시적인 실시예들에 따른 반도체 발광소자의 제조방법을 설명하기 위한 주요 공정별 단면도들이다. 도 7a 내지 도 7j에서는 도 1a의 실시예의 반도체 발광소자의 제조방법을 예시적으로 설명한다.
도 7a를 참조하면, 기판(101) 상에 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)을 순차적으로 형성할 수 있다.
기판(101)은 질화물 단결정 성장을 위한 것일 수 있으며, 절연성 물질, 도전성 물질, 또는 반도체 물질을 포함할 수 있다. 기판(101)은 예를 들어, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, 및 GaN 중 적어도 하나를 포함할 수 있다. 실시예들에 따라, 기판(101) 상에 제1 도전형 반도체층(122)을 형성하기 전에 버퍼층을 더 형성할 수 있다. 이 경우, 상기 버퍼층은 제1 도전형 반도체층(122)의 격자 결함 완화를 위한 것으로, 언도프 GaN, 언도프 AlN, 및 언도프 InGaN와 같은 언도프 질화물 반도체를 포함할 수 있다.
제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD) 또는 분자선 에피택시(Molecular Beam Epitaxy, MBE) 공정을 이용하여 형성될 수 있다. 제1 도전형 반도체층(122)은 n형 GaN과 같은 n형 질화물 반도체층일 수 있으며, 제2 도전형 반도체층(126)은 p형 GaN/p형 AlGaN과 같은 p형 질화물 반도체층일 수 있다. 활성층(124)은 InGaN/GaN과 같은 다중 양자우물 구조일 수 있다.
도 7b를 참조하면, 제1 도전형 반도체층(122), 활성층(124), 및 제2 도전형 반도체층(126)의 적층 구조물을 식각하여 로드 형상의 발광 구조물들(120)을 형성할 수 있다.
발광 구조물들(120)은 하드 마스크층(HM)을 이용하여 상부로부터 제2 도전형 반도체층(126) 및 활성층(124)을 식각하고, 제1 도전형 반도체층(122)을 일부 높이까지 식각하여, 식각 영역들(TH)을 형성함으로써 형성될 수 있다. 하드 마스크층(HM)은 예를 들어, 산화물층일 수 있다. 발광 구조물들(120)은 플라즈마 반응 이온 식각(Inductively Coupled Plasma Reactive Ion Etching, ICP-RIE) 공정과 같은 건식 식각 공정을 이용하여 형성할 수 있다.
본 단계에서, 발광 구조물들(120)은 목적하는 하드 마스크층(HM)의 패턴에 따라, 도 1b 또는 도 2에서와 같이, 평면도 상에서 또는 탑-뷰 상에서, 원형 또는 사각형의 형상을 갖도록 형성될 수 있다. 또한, 발광 구조물들(120)은 건식 식각 공정에 의해 형성되므로, 실질적으로 기판(101)의 상면에 수직한 측면을 갖도록 형성될 수 있다.
도 7c를 참조하면, 발광 구조물들(120)의 표면에 재성장 반도체층(130)을 형성할 수 있다.
재성장 반도체층(130)은 발광 구조물들(120)의 전체 표면으로부터 에피택셜 성장에 의해 형성될 수 있다. 이에 따라, 재성장 반도체층(130)은 발광 구조물(120)의 측면뿐만 아니라, 발광 구조물들(120)의 사이에서 노출된 제1 도전형 반도체층(122)의 상면 상에도 형성될 수 있다. 다만, 제1 도전형 반도체층(122)의 상면 상에 형성된 영역은 후속 공정에서 제거될 수 있다. 제2 도전형 반도체층(126)의 상면의 경우, 하드 마스크층(HM)으로 덮인 상태이므로, 재성장 반도체층(130)이 성장하지 않을 수 있다.
재성장 반도체층(130)은 발광 구조물들(120)과 동일하거나 유사한 조성의 질화물 반도체 물질을 포함할 수 있다. 다만, 재성장 반도체층(130)은 도핑 원소를 포함하지 않는 언도프층일 수 있으며, 이에 따라, 도전성을 갖지 않을 수 있다. 예를 들어, 재성장 반도체층(130)은 언도프 GaN층일 수 있다. 재성장 반도체층(130)은, 도 1b 또는 도 2에서와 같이, 평면 상에서 육각형 또는 팔각형의 외측면을 갖도록 성장될 수 있다. 재성장 반도체층(130)의 외측면은 결정학적으로 안정한 면인 결정면들에 해당할 수 있다. 따라서, 발광 구조물들(120)은 결정면과 무관하게 목적하는 형상으로 패터닝하면서도 재성장 반도체층(130)에 의해 발광 구조물들(120)의 형성 시의 결정 결함들이 회복될 수 있다. 또한, 재성장 반도체층(130)은 결정면인 외측면을 가지므로 표면 누설 전류를 최소화할 수 있다.
도 7d를 참조하면, 하드 마스크층(HM)을 제거하고, 식각 영역들(TH)의 일부를 채우는 전극 마스크층(PM)을 형성할 수 있다.
먼저, 하드 마스크층(HM)은 예를 들어, 습식 식각 공정에 의해 선택적으로 제거될 수 있다. 다음으로, 전극 마스크층(PM)은 발광 구조물들(120)의 사이에서 식각 영역들(TH)을 소정 높이로 채우도록 형성될 수 있다. 실시예들에 따라, 전극 마스크층(PM)은 포토 마스크층 또는 SOG 등과 같은 열경화성 수지층일 수 있다. 전극 마스크층(PM)의 형성 높이는 실시예들에 따라 다양하게 변경될 수 있다.
도 7e를 참조하면, 전극 마스크층(PM)으로부터 노출된 영역에 예비 제2 전극층(150P)을 형성할 수 있다.
예비 제2 전극층(150P)은 증착 공정에 의해 형성될 수 있다. 예비 제2 전극층(150P)은 제2 도전형 반도체층(126)의 상면 및 발광 구조물들(120)의 전극 마스크층(PM)으로부터 노출된 측면을 따라 형성될 수 있다. 예비 제2 전극층(150P)은 상부로부터 증착 물질이 수직하게 전달되어 제2 도전형 반도체층(126)의 상면 및 전극 마스크층(PM)의 상면 상에는 상대적으로 두껍게 형성되고, 발광 구조물들(120)의 측면 상에는 상대적으로 얇게 형성될 수 있다. 예비 제2 전극층(150P)은 예를 들어, ITO와 같은 투명 전도성 물질일 수 있다.
도 3의 실시예의 경우, 본 단계에서 예비 제2 전극층(150P)을 경사 입사 증착에 의해 형성하여, 제2 도전형 반도체층(126)의 상면 외에, 발광 구조물들(120)의 일 측에도 상대적으로 두껍게 형성되게 함으로써 제조될 수 있다.
도 7f를 참조하면, 예비 제2 전극층(150P)의 일부를 제거하여 제2 전극(150)을 형성할 수 있다.
예비 제2 전극층(150P)은 예를 들어, 습식 식각 공정을 이용하여 소정 두께만큼만 제거될 수 있다. 이에 의해, 예비 제2 전극층(150P)은 제2 도전형 반도체층(126)의 상면 및 전극 마스크층(PM)의 상면 상에만 잔존할 수 있으며, 제2 도전형 반도체층(126)의 상면을 덮는 제2 전극(150)이 형성될 수 있다. 제2 전극(150)은 제2 도전형 반도체층(126)의 상면 둘레에서, 재성장 반도체층(130)의 상면도 덮도록 형성될 수 있다.
도 7g를 참조하면, 전극 마스크층(PM)을 제거하고, 접착층(160) 및 지지 기판(170)을 형성할 수 있다.
먼저, 전극 마스크층(PM)은 리프트-오프(lift-off) 공정에 의해 선택적으로 제거될 수 있으며, 이에 의해 전극 마스크층(PM) 상에 잔존하는 예비 제2 전극층(150P)도 함께 제거될 수 있다.
다음으로, 지지 기판(170)을 발광 구조물들(120)의 상부에 접착층(160)을 이용하여 접합할 수 있다. 접착층(160)은 발광 구조물들(120)의 상부 및 발광 구조물들(120)의 사이 영역들을 채우도록 형성될 수 있다. 접착층(160)은 예를 들어, 경화성 수지 물질일 수 있으나, 이에 한정되지는 않는다. 지지 기판(170)은 발광 구조물들(120)에서 기판(101)이 배치된 반대측에 접합될 수 있다. 지지 기판(170)은 예를 들어, 유리(glass) 기판일 수 있다.
도 7h를 참조하면, 기판(101)을 제거하고, 제1 도전형 반도체층(122) 및 재성장 반도체층(130)을 일부 제거할 수 있다.
제1 도전형 반도체층(122)은 기판(101)을 제거한 후 노출된 하면으로부터 소정 높이만큼 제거될 수 있다. 재성장 반도체층(130)도 하면으로부터 일부가 제1 도전형 반도체층(122)과 함께 제거될 수 있다. 상기 제거 공정은 습식 식각 공정 또는 건식 식각 공정에 의할 수 있다. 본 공정에 의해, 발광 구조물들(120)은 서로 완전히 분리될 수 있다.
도 7i를 참조하면, 제1 전극(140)을 형성할 수 있다.
제1 전극(140)은 증착 공정에 의해 형성될 수 있다. 제1 전극(140)은 제1 도전형 반도체층(122)의 접착층(160)으로부터 노출된 하면 상에 형성될 수 있다. 제1 전극(140)은 제1 도전형 반도체층(122)의 하면 둘레에서, 재성장 반도체층(130)의 하면도 덮도록 형성될 수 있다.
도 7j를 참조하면, 접착층(160) 및 지지 기판(170)을 제거할 수 있다.
접착층(160)을 예를 들어, 습식 식각 공정에 의해 제거할 수 있으며, 이에 의해 지지 기판(170)도 제거될 수 있다. 이에 의해 최종적으로, 서로 분리된 복수의 반도체 발광소자들(100)이 제조될 수 있다.
도 8a 내지 도 8g는 예시적인 실시예들에 따른 디스플레이 장치의 제조방법을 설명하기 위한 주요 공정별 단면도들이다. 도 8a 내지 도 8g에서는 도 5의 실시예의 디스플레이 장치의 제조방법을 예시적으로 설명한다.
도 8a를 참조하면, 기판(101) 상에 발광 구조물들(120)을 형성하고, 발광 구조물들(120)의 사이를 채우는 전극 마스크층(PMa)을 형성할 수 있다.
먼저, 도 7a 내지 도 7c를 참조하여 상술한 발광 구조물들(120)의 형성 공정이 동일하게 수행되고, 하드 마스크층(HM)(도 7c 참조)이 제거될 수 있다. 다음으로, 전극 마스크층(PMa)은 발광 구조물들(120)의 사이에서 식각 영역들(TH)(도 7c 참조)을 채우고 발광 구조물들(120)의 상면보다 높은 상면을 갖도록 형성될 수 있다. 전극 마스크층(PMa)은 제2 도전형 반도체층(126)의 적어도 일부가 노출되도록 형성될 수 있다. 실시예들에 따라, 전극 마스크층(PMa)은 재성장 반도체층(130)의 일부도 노출시키도록 형성될 수 있을 것이다.
도 8b를 참조하면, 전극 마스크층(PMa)으로부터 노출된 제2 도전형 반도체층(126)의 상면 상에 제2 전극(150c)을 형성하고, 전극 마스크층(PMa)을 제거한 후, 몰딩부(230)를 형성하고, 전극 패드들(220)을 형성할 수 있다.
먼저, 제2 전극(150c)은 증착 공정에 의해 제2 도전형 반도체층(126)의 상면 상에 형성될 수 있다. 전극 마스크층(PMa)은 리프트-오프 공정에 의해 선택적으로 제거될 수 있다.
다음으로, 몰딩부(230)는 제2 전극(150c)을 덮도록 제2 전극(150c)의 상면보다 높게 형성될 수 있다. 몰딩부(230)는 예를 들어, SOG로 형성될 수 있으나, 이에 한정되지는 않는다. 다음으로, 몰딩부(230)를 리소그래피 공정을 이용하여 패터닝하고, 패터닝된 영역에 전극 패드들(220)을 형성할 수 있다. 전극 패드들(220)은 예를 들어, 전기 도금법에 의해 형성될 수 있다. 몰딩부(230) 및 전극 패드들(220)의 상면은 화학적 기계적 연마(Chemical Mechanical Polishing, CMP) 공정과 같은 평탄화 공정에 의해 평탄한 면을 이루도록 형성될 수 있다.
도 8c를 참조하면, 몰딩부(230) 및 전극 패드들(220) 상에 회로 기판(210)을 접합하고, 기판(101)을 제거할 수 있다. 도 8c 이하에서는 도 8b의 발광 구조물들(120)을 포함하는 구조물이 상하 반전되어 도시된다.
먼저, 회로 기판(210)은 몰딩부(230) 및 전극 패드들(220)의 도시된 하면 상에 접합될 수 있다. 회로 기판(210)은 발광 구조물들(120)과 전기적으로 연결되는 TFT들을 포함할 수 있다. 회로 기판(210)은 별도의 본딩층에 의해 발광 구조물들(120)을 포함하는 구조물과 접합될 수 있다. 상기 본딩층은 절연성 본딩 영역 및 도전성 본딩 영역을 포함할 수 있으며, 상기 도전성 본딩 영역에 의해 발광 구조물들(120)이 상기 TFT들과 전기적으로 연결될 수 있다.
회로 기판(210)이 접합된 후, 기판(101)은 상부로부터 제거될 수 있다.
도 8d를 참조하면, 제1 도전형 반도체층(122) 및 재성장 반도체층(130)을 일부 제거하고, 몰딩부(230)의 일부를 제거하고, 패시베이션층(235)을 형성할 수 있다.
먼저, 제1 도전형 반도체층(122)은 기판(101)을 제거한 후 노출된 상면으로부터 소정 높이만큼 제거될 수 있다. 재성장 반도체층(130)도 상면으로부터 일부가 제1 도전형 반도체층(122)과 함께 제거될 수 있다. 상기 제거 공정은 습식 식각 공정 또는 건식 식각 공정에 의할 수 있다. 본 공정에 의해, 발광 구조물들(120)은 서로 완전히 별개로 분리될 수 있으며, 몰딩부(230)가 상부로 노출될 수 있다.
다음으로, 몰딩부(230)는, 발광 구조물들(120)의 사이에서, 노출된 상면으로부터 회로 기판(210)의 상면까지 일부 제거될 수 있다. 상기 제거 공정은 건식 식각 공정 또는 습식 식각 공정에 의할 수 있으며, 이에 의해 발광 구조물들(120)의 사이에 식각 영역들(THa)이 형성될 수 있다.
다음으로, 식각 영역들(THa)의 바닥면 및 내측면들과 제1 도전형 반도체층(122) 및 재성장 반도체층(130)의 상면의 일부에 패시베이션층(235)이 형성될 수 있다. 패시베이션층(235)은 절연성 물질을 포함할 수 있다. 패시베이션층(235)은 증착 공정을 이용하여 균일하게 형성된 후, 제1 도전형 반도체층(122)의 상면 상에서 링 형상으로 제거될 수 있다.
도 8e를 참조하면, 제1 도전형 반도체층(122)과 연결되는 전극층(242)을 형성하여 제1 전극(140c)을 형성할 수 있다.
전극층(242)은 패시베이션층(235) 상에 균일하게 증착되어 형성될 수 있다. 전극층(242)은 패시베이션층(235)을 따라 식각 영역들(THa)의 바닥면 및 내측면들 상에 형성되고, 발광 구조물들(120)의 상부에서 제1 도전형 반도체층(122)의 상면 상에 형성될 수 있다. 전극층(242) 중 제1 도전형 반도체층(122)과 접촉하는 영역은 제1 전극(140c)을 이룰 수 있다.
도 8f를 참조하면, 전극층(242)의 일부를 제거하고, 식각 영역들(THa)을 채우는 예비 파장변환층(250P)을 형성할 수 있다.
먼저, 전극층(242)은 리소그래피 공정에 의해 제1 도전형 반도체층(122)의 상면의 중심을 포함하는 영역에서 제거될 수 있다. 이에 의해, 제1 도전형 반도체층(122)의 상면의 중심에는 패시베이션층(235)만 배치되고, 전극층(242)은 제1 전극(140c)을 이루는 영역 및 그 외측 영역에만 잔존할 수 있다.
예비 파장변환층(250P)은 예를 들어, SOG로 이루어질 수 있으며, 식각 영역들(THa)을 채우고 제1 전극(140c)을 덮도록 높게 형성될 수 있다.
도 8g를 참조하면, 몰딩부(230)를 일부 제거하고, 몰딩부(230)가 제거된 영역에 격벽부(240)를 형성할 수 있다.
먼저, 몰딩부(230)는 리소그래피 공정에 의해 발광 구조물들(120) 사이의 영역들을 포함하는 영역에서 제거될 수 있다. 격벽부(240)는 몰딩부(230)가 제거된 영역에 전기 도금법을 이용하여 형성될 수 있다. 격벽부(240)는 제1 전극(140c) 외의 영역에서 전극층(242)을 덮도록 형성되므로, 도 5를 참조한 설명에서와 같이 격벽부(240)가 전극층(242)을 포함하는 것으로 설명될 수 있다. 격벽부(240)는 예를 들어, 전극층(242)을 시드(seed)층으로 이용하여 형성될 수 있으나, 이에 한정되지는 않는다. 격벽부(240)는 예를 들어, 구리(Cu)를 포함할 수 있다. 격벽부(240)의 상면은 평탄화 공정에 의해 평탄하게 형성될 수 있다.
다음으로, 예비 파장변환층(250P)은 도 5의 제1 파장변환부(250R) 및 제2 파장변환부(250G)가 형성될 영역에서 제거될 수 있다. 예비 파장변환층(250P)은 일부 잔존하여 제3 파장변환부(250B)를 이룰 수 있다.
다음으로, 도 5를 함께 참조하면, 제1 파장변환부(250R) 및 제2 파장변환부(250G)를 형성하고, 보호층(260)을 형성할 수 있다.
제1 파장변환부(250R) 및 제2 파장변환부(250G)는 양자점과 같은 파장변환물질이 액상의 바인더 수지에 분산된 상태로, 격벽부(240)의 격벽 구조 내에 충전되어 경화됨으로써 형성될 수 있다. 상기 바인더 수지는, 예를 들어, 아크릴계 폴리머를 포함하는 물질로 이루어질 수 있다. 제1 파장변환부(250R) 및 제2 파장변환부(250G)는 는 각각 청색광을 적색광 및 녹색광으로 파장변환할 수 있는 양자점이 포함될 수 있다.
다음으로, 파장변환부들(250R, 250G, 250B) 상에 보호층(260)이 형성될 수 있다. 보호층(260)은 별도의 막으로 준비되어 상부에 부착되어 형성될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 반도체 발광소자
101: 기판
120: 발광 구조물
122: 제1 도전형 반도체층
124: 활성층
126: 제2 도전형 반도체층
130: 재성장 반도체층
140: 제1 전극
150: 제2 전극
160: 접착층
170: 지지 기판
200, 300: 디스플레이 장치

Claims (10)

  1. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면, 상기 제1 면과 대향하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연결하며 상기 제1 면 및 상기 제2 면에 수직한 측면을 갖는 로드 형상의 발광 구조물;
    상기 발광 구조물의 상기 측면 전체를 둘러싸며, 상기 측면의 둘레를 따른 제1 위치에서 제1 두께를 갖고 제2 위치에서 상기 제1 두께와 다른 제2 두께를 갖는 재성장 반도체층;
    상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 제1 도전형 반도체층에 접속된 제1 전극; 및
    상기 발광 구조물의 상기 제2 면 상에 배치되며, 상기 제2 도전형 반도체층에 접속된 제2 전극을 포함하는 반도체 발광소자.
  2. 제1 항에 있어서,
    상기 발광 구조물의 상기 측면 및 상기 재성장 반도체층의 외측면은, 상기 측면 및 상기 외측면에 수직한 단면에서, 서로 다른 형상을 이루는 반도체 발광소자.
  3. 제2 항에 있어서,
    상기 발광 구조물의 상기 측면은 상기 단면에서 원형을 이루고, 상기 재성장 반도체층의 상기 외측면은 상기 단면에서 육각형을 이루는 반도체 발광소자.
  4. 제2 항에 있어서,
    상기 발광 구조물의 상기 측면은 상기 단면에서 사각형을 이루고, 상기 재성장 반도체층의 상기 외측면은 상기 단면에서 팔각형을 이루는 반도체 발광소자.
  5. 제1 항에 있어서,
    상기 재성장 반도체층의 외측면은 등가의 결정면들로 이루어진 반도체 발광소자.
  6. 제1 항에 있어서,
    상기 제1 전극은 상기 재성장 반도체층의 하면과 접촉되는 반도체 발광소자.
  7. 제1 항에 있어서,
    상기 재성장 반도체층의 두께는 약 1 nm 내지 약 100 nm의 범위인 반도체 발광소자.
  8. 제1 항에 있어서,
    상기 발광 구조물의 직경은 약 0.2 ㎛ 내지 약 100 ㎛의 범위인 반도체 발광소자.
  9. 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하며, 상기 제1 도전형 반도체층에 의해 제공되는 제1 면, 상기 제1 면과 대향하며 상기 제2 도전형 반도체층에 의해 제공되는 제2 면, 및 상기 제1 면과 상기 제2 면을 연결하는 측면을 갖는 로드 형상의 발광 구조물;
    상기 발광 구조물의 상기 측면 전체를 둘러싸며, 결정면들로 이루어진 외측면을 갖는 재성장 반도체층;
    상기 발광 구조물의 상기 제1 면 상에 배치되며, 상기 제1 도전형 반도체층에 접속된 제1 전극; 및
    상기 발광 구조물의 상기 제2 면 상에 배치되며, 상기 제2 도전형 반도체층에 접속된 제2 전극을 포함하고,
    상기 발광 구조물의 상기 측면 및 상기 재성장 반도체층의 상기 외측면은, 상기 측면 및 상기 외측면에 수직한 단면에서, 서로 다른 형상을 이루는 반도체 발광소자.
  10. 제9 항에 있어서,
    상기 재성장 반도체층은 상기 발광 구조물의 둘레를 따라 일정하지 않은 두께를 갖는 반도체 발광소자.
KR1020200012463A 2020-02-03 2020-02-03 반도체 발광소자 및 디스플레이 장치 KR20210098661A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200012463A KR20210098661A (ko) 2020-02-03 2020-02-03 반도체 발광소자 및 디스플레이 장치
US17/032,332 US20210242370A1 (en) 2020-02-03 2020-09-25 Semiconductor light emitting device and display apparatus
CN202110149012.0A CN113284882A (zh) 2020-02-03 2021-02-03 半导体发光装置和显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200012463A KR20210098661A (ko) 2020-02-03 2020-02-03 반도체 발광소자 및 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20210098661A true KR20210098661A (ko) 2021-08-11

Family

ID=77062223

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200012463A KR20210098661A (ko) 2020-02-03 2020-02-03 반도체 발광소자 및 디스플레이 장치

Country Status (3)

Country Link
US (1) US20210242370A1 (ko)
KR (1) KR20210098661A (ko)
CN (1) CN113284882A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023136991A1 (en) * 2022-01-13 2023-07-20 Nanosys, Inc. Light emitting diodes and method of making thereof by selectively growing active layers from trench separated areas

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법
US11271143B2 (en) 2019-01-29 2022-03-08 Osram Opto Semiconductors Gmbh μ-LED, μ-LED device, display and method for the same
WO2023152023A1 (en) * 2022-02-10 2023-08-17 Ams-Osram International Gmbh Optoelectronic semiconductor device and manufacturing method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244926B1 (ko) * 2011-04-28 2013-03-18 피에스아이 주식회사 초소형 ｌｅｄ 소자 및 그 제조방법
KR102075985B1 (ko) * 2013-10-14 2020-02-11 삼성전자주식회사 나노구조 반도체 발광소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023136991A1 (en) * 2022-01-13 2023-07-20 Nanosys, Inc. Light emitting diodes and method of making thereof by selectively growing active layers from trench separated areas

Also Published As

Publication number Publication date
CN113284882A (zh) 2021-08-20
US20210242370A1 (en) 2021-08-05

Similar Documents

Publication Publication Date Title
US9620683B2 (en) Light emitting device, light emitting device array and lighting apparatus including the same
KR102427642B1 (ko) 반도체 발광소자
KR20210098661A (ko) 반도체 발광소자 및 디스플레이 장치
US11749781B2 (en) Light emitting device including multiple light emitting parts
TWI593145B (zh) 發光二極體
CN109075221B (zh) 发光器件和包括发光器件的显示器
US20130020554A1 (en) Semiconductor light emitting device and light emitting apparatus
KR102462658B1 (ko) 발광소자 및 이를 포함하는 표시장치
US11626554B2 (en) Light emitting device having a stacked structure
US20230253394A1 (en) Light emitting device and method of manufacturing the same
US11502230B2 (en) Light emitting device
US10103301B2 (en) Semiconductor light emitting device
CN108431970B (zh) 发光元件
KR102294318B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 어레이
US20230052304A1 (en) Light-emitting device and lighting apparatus
KR20230020236A (ko) 디스플레이 장치
KR102499308B1 (ko) 발광 다이오드
TWI704698B (zh) 發光元件
US20230215981A1 (en) Light-emitting device and display device using the same
US20220037570A1 (en) Light emitting device and display apparatus having the same
US20230282631A1 (en) Display apparatus
KR20240010395A (ko) 디스플레이 장치
KR20210099681A (ko) 3차원 구조 반도체 발광소자 및 디스플레이 장치
KR20230024121A (ko) 반도체 발광소자
KR20230105442A (ko) 디스플레이 장치