KR20210095628A - 반도체 장치를 제조하는 방법, 광흡수 적층체, 및 가고정용 적층체 - Google Patents

반도체 장치를 제조하는 방법, 광흡수 적층체, 및 가고정용 적층체 Download PDF

Info

Publication number
KR20210095628A
KR20210095628A KR1020217014934A KR20217014934A KR20210095628A KR 20210095628 A KR20210095628 A KR 20210095628A KR 1020217014934 A KR1020217014934 A KR 1020217014934A KR 20217014934 A KR20217014934 A KR 20217014934A KR 20210095628 A KR20210095628 A KR 20210095628A
Authority
KR
South Korea
Prior art keywords
layer
light
curable resin
support member
meth
Prior art date
Application number
KR1020217014934A
Other languages
English (en)
Inventor
게이스케 니시도
에미 미야자와
야스유키 오오야마
다카시 가와모리
유타 아카스
도시아키 시라사카
나오야 스즈키
츠요시 하야사카
Original Assignee
쇼와덴코머티리얼즈가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쇼와덴코머티리얼즈가부시끼가이샤 filed Critical 쇼와덴코머티리얼즈가부시끼가이샤
Publication of KR20210095628A publication Critical patent/KR20210095628A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P20/00—Technologies relating to chemical industry
    • Y02P20/141—Feedstock
    • Y02P20/143—Feedstock the feedstock being recycled material, e.g. plastics
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02W—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO WASTEWATER TREATMENT OR WASTE MANAGEMENT
    • Y02W30/00—Technologies for solid waste management
    • Y02W30/50—Reuse, recycling or recovery technologies
    • Y02W30/62—Plastics recycling; Rubber recycling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Laminated Bodies (AREA)
  • Dicing (AREA)

Abstract

지지 부재에 대하여 가고정재층을 개재하여 가고정된 반도체 부재를 가공하는 공정과, 가고정용 적층체에 대하여 지지 부재 측으로부터 인코히어런트광을 조사하고, 그로써 반도체 부재를 지지 부재로부터 분리하는 공정을 이 순서로 구비하는, 반도체 장치를 제조하는 방법이 개시된다. 가고정재층의 일부 또는 전부가, 광을 흡수하여 열을 발생하는 광흡수층이다. 지지 부재의 인코히어런트광에 대한 투과율이 90% 이상이다. 가고정재층의 인코히어런트광에 대한 투과율이 3.1% 이하이다.

Description

반도체 장치를 제조하는 방법, 광흡수 적층체, 및 가고정용 적층체
본 발명은, 반도체 장치를 제조하는 방법, 광흡수 적층체, 및 가고정용 적층체에 관한 것이다.
반도체 소자의 제조에 있어서, 반도체 웨이퍼 등의 반도체 부재에 집적 회로를 설치한 후에, 반도체 부재를 가공하는 경우가 있다. 반도체 부재에는, 예를 들면 이면의 연삭, 또는 다이싱과 같은 가공 처리가 실시된다. 반도체 부재는, 통상, 지지 부재에 가고정된 상태로 가공되며, 그 후에 반도체 부재가 지지 부재로부터 분리된다. 예를 들면, 특허문헌 1은, 반도체 부재를 지지 부재로부터 분리하는 방법으로서, 반도체 부재를 가고정재층을 개재하여 지지 부재에 가고정하고, 가공 처리 후에 가열하면서 반도체 부재를 지지 부재로부터 물리적으로 분리하는 방법을 개시하고 있다. 특허문헌 2, 3은, 가고정재층에 레이저를 조사함으로써, 반도체 부재를 지지 부재로부터 분리하는 방법을 개시하고 있다.
1특허문헌 1: 일본 공개특허공보 2012-126803호 특허문헌 2: 일본 공개특허공보 2016-138182호 특허문헌 3: 일본 공개특허공보 2013-033814호
본 발명은, 지지 부재에 대하여 가고정된 반도체 부재를 가공하는 공정을 포함하는, 반도체 장치를 제조하는 방법에 관한 것이며, 가공 후의 반도체 부재를, 간단한 처리에 의하여 지지 부재로부터 용이하게 분리할 수 있는 방법을 제공한다.
본 발명의 일 측면에 관한 반도체 장치를 제조하는 방법은,
지지 부재와 상기 지지 부재 상에 마련된 가고정재층을 구비하는 가고정용 적층체로서, 상기 가고정재층이, 상기 가고정재층의 적어도 일방의 최표면을 포함하는 경화성 수지층을 갖는, 가고정용 적층체를 준비하는 공정과,
반도체 기판 및 상기 반도체 기판의 일방의 면 측에 마련된 재배선층을 갖는 반도체 부재를, 상기 재배선층이 상기 경화성 수지층 측에 위치하는 방향으로, 상기 가고정재층을 개재하여 상기 지지 부재에 대하여 가고정하는 공정과,
상기 지지 부재에 대하여 가고정된 상기 반도체 부재를 가공하는 공정과,
상기 가고정용 적층체에 대하여 상기 지지 부재 측으로부터 인코히어런트광을 조사하고, 그로써 상기 반도체 부재를 상기 지지 부재로부터 분리하는 공정을 이 순서로 구비한다.
상기 가고정재층이, 광을 흡수하여 열을 발생하는 광흡수층을 갖는다. 상기 광흡수층이, 상기 경화성 수지층의 일부로서, 또는 상기 경화성 수지층과는 다른 층으로서 마련된다. 상기 지지 부재의 상기 인코히어런트광에 대한 투과율이 90% 이상이다. 상기 가고정재층의 상기 인코히어런트광에 대한 투과율이 3.1% 이하이다.
상기 방법에 의하면, 인코히어런트광의 조사라는 간이한 처리에 의하여, 가공 후의 반도체 부재를 지지 부재로부터 용이하게 분리할 수 있다. 인코히어런트광의 조사는, 코히어런트광인 레이저의 조사와 비교하여 큰 조사 면적을 확보하기 쉽기 때문에, 간단하게 행할 수 있다. 가고정재층이 특정의 투과율을 갖는 지지 부재 및 광흡수층의 조합을 포함함으로써, 인코히어런트광의 조사여도, 반도체 부재를, 지지 부재로부터 용이하게 분리하는 상태로 할 수 있다.
본 발명에 의하면, 지지 부재에 대하여 가고정된 반도체 부재를 가공하는 공정을 포함하는, 반도체 장치를 제조하는 방법에 관한 것이며, 가공 후의 반도체 부재를, 간이한 처리에 의하여 지지 부재로부터 용이하게 분리할 수 있는 방법이 제공된다. 본 발명의 방법은, 비교적 에너지양이 작은 인코히어런트광이어도, 가공 후의 반도체 부재를 지지 부재로부터 용이하게 분리할 수 있다. 에너지양이 작은 인코히어런트광을 이용함으로써, 반도체 부재의 재배선층과 같이 미세한 구조의 손상을 억제할 수 있다.
도 1의 (a), (b) 및 (c)는 반도체 장치를 제조하는 방법의 일 실시형태를 나타내는 모식도이다.
도 2는 광흡수 적층체의 일 실시형태를 나타내는 모식도이다.
도 3의 (a), (b)는 반도체 장치를 제조하는 방법의 일 실시형태를 나타내는 모식도이다.
도 4의 (a), (b)는 반도체 장치를 제조하는 방법의 일 실시형태를 나타내는 모식도이다.
도 5의 (a), (b) 및 (c)는 반도체 장치를 제조하는 방법의 일 실시형태를 나타내는 모식도이다.
이하, 본 발명의 몇 개의 실시형태에 대하여 상세하게 설명한다. 단, 본 발명은 이하의 실시형태에 한정되는 것은 아니다.
본 명세서 중에서 참조되는 각 도면에 있어서의 구성 요소의 크기는 개념적인 것이며, 구성 요소 간의 크기의 상대적인 관계는 각 도면에 나타난 것에 한정되지 않는다. 중복되는 설명은 생략되는 경우가 있다.
본 명세서에 있어서의 수치 및 그 범위도, 본 발명의 범위를 제한하는 것은 아니다. 본 명세서에 있어서 "~"를 이용하여 나타난 수치 범위는, "~"의 전후에 기재되는 수치를 각각 최솟값 및 최댓값으로서 포함하는 범위를 나타낸다. 본 명세서 중에 단계적으로 기재되어 있는 수치 범위에 있어서, 하나의 수치 범위에서 기재된 상한값 또는 하한값은, 다른 단계적인 기재의 수치 범위의 상한값 또는 하한값으로 치환해도 된다. 본 명세서 중에 기재되어 있는 수치 범위에 있어서, 그 수치 범위의 상한값 또는 하한값은, 실시예에 나타나 있는 값으로 치환해도 된다.
본 명세서에 있어서, (메트)아크릴산은, 아크릴산 또는 그에 대응하는 메타크릴산을 의미한다. (메트)아크릴레이트, (메트)아크릴로일기 등의 다른 유사 표현에 대해서도 동일하다.
반도체 장치를 제조하기 위하여, 반도체 부재를 가공하는 동안, 반도체 부재를 지지 부재에 대하여 가고정하기 위한 가고정용 적층체가 준비된다. 도 1은, 가고정용 적층체의 몇 개의 실시형태를 나타내는 단면도이다. 도 1에 나타나는 가고정용 적층체(1)는, 지지 부재(10)와, 지지 부재(10) 상에 마련된 가고정재층(30)을 갖는다. 가고정재층(30)은, 경화성 수지층(31)을 갖는다. 경화성 수지층(31)은, 가고정재층(30)의 지지 부재(10)와는 반대 측의 최표면(S)을 포함한다. 또한, 가고정재층(30)은, 경화성 수지층(31)과는 다른 층으로서 마련된 광흡수층(32), 또는 경화성 수지층(31)의 일부로서 마련된 광흡수층(31B)을 갖는다. 광흡수층(32, 31B)은, 광을 흡수하여 열을 발생하는 층이다.
도 1의 (a)에 나타난 가고정용 적층체(1)의 가고정재층(30)은, 지지 부재(10)와는 반대 측의 최표면(S)을 포함하는 경화성 수지층(31)과, 경화성 수지층(31)과는 다른 층으로서 마련된 광흡수층(32)을 갖는다. 바꾸어 말하면, 지지 부재(10) 상에, 광흡수층(32) 및 경화성 수지층(31)이 이 순서로 적층되어 있다.
도 1의 (b)에 나타난 가고정용 적층체(1)의 가고정재층(30)은, 광흡수층(31B)을 그 일부로서 포함하는 경화성 수지층(31)으로 이루어진다. 여기에서의 경화성 수지층(31)은, 최표면(S)을 포함하는 광흡수층(31B)과, 광흡수층(31B)의 지지 부재(10) 측에 마련된, 실질적으로 비발열성의 경화성 수지층(31A)을 갖는다.
도 1의 (c)에 나타난 가고정용 적층체(1)의 가고정재층(30)의 경우, 도 1의 (b)와 동일한 광흡수층(31B)에 더하여, 광흡수층(32)이 경화성 수지층(31)과는 다른 층으로서 더 마련되어 있다. 경화성 수지층(31)과는 다른 층으로서 마련된 광흡수층(32) 대신에, 경화성 수지층(31)의 일부를 구성하는 광흡수층이 경화성 수지층(31A)과 지지 부재(10)의 사이에 더 마련되어도 된다.
가고정용 적층체(1)는, 예를 들면 지지 부재(10) 상에 각층(各層)을 순차 형성함으로써 얻을 수 있다. 경화성 수지층 및 광흡수층을 갖는 적층 필름을 준비하고, 그들을 지지 부재(10) 상에 적층해도 된다. 도 2에 예시되는 광흡수 적층체를 준비하고, 이것을 이용하여 가고정용 적층체(1)를 얻을 수도 있다. 도 2에 나타나는 광흡수 적층체(3)는, 지지 부재(10)와, 지지 부재(10) 상에 마련된 광흡수층(32)을 갖는다. 광흡수층(32)이, 지지 부재(10)에 인접하는 금속층이어도 된다. 광흡수층(32)으로서의 금속층의, 제논 램프로부터 조사되는 인코히어런트광에 대한 투과율이 3.1% 이하, 3.0% 이하, 2.5% 이하, 또는 1.5% 이하여도 되고, 0% 이상이어도 된다. 도 1의 가고정용 적층체(1)를, 광흡수 적층체와 경화성 수지층으로 구성되는 적층체로 간주할 수도 있다. 예를 들면, 도 1의 가고정용 적층체(1)를, 광흡수 적층체(3)의 광흡수층(32) 상에 경화성 수지층(31)을 형성하는 공정을 포함하는 방법에 따라 제조할 수 있다.
도 3, 도 4 및 도 5는, 가고정용 적층체를 이용하여 반도체 장치를 제조하는 방법의 일 실시형태를 나타내는 공정도이다. 여기에서는 도 1의 (a)의 가고정용 적층체(1)를 이용한 방법이 예시되지만, 다른 구성의 가고정용 적층체를 이용하여 동일하게 반도체 장치를 제조할 수도 있다. 도 3~5에 나타나는 방법은, 반도체 부재(45)를 가고정재층(30)을 개재하여 지지 부재(10)에 대하여 가고정하는 공정(도 3)과, 지지 부재(10)에 대하여 가고정된 반도체 부재(45)를 가공하는 공정(도 4의 (a))과, 가공된 반도체 부재(45)를 밀봉하는 밀봉층(50)을 형성하는 공정(도 4의 (b))과, 가고정용 적층체(1)에 대하여 지지 부재(10) 측으로부터 인코히어런트광(A)을 조사하고, 그로써 반도체 부재(45)를 지지 부재(10)로부터 분리하는 공정(도 4의 (b))을 이 순서로 구비한다. 반도체 부재(45)는, 반도체 기판(40) 및 반도체 기판(40)의 일방의 면 측에 마련된 재배선층(41)을 갖는다. 반도체 부재(45)는, 재배선층(41)이 경화성 수지층(31) 측에 위치하는 방향으로 경화성 수지층(31) 상에 배치된다. 반도체 부재(45)를 가고정재층(30)을 개재하여 지지 부재(10)에 대하여 가고정하는 공정은, 경화성 수지층(31) 상에, 재배선층(41)이 경화성 수지층(31) 측에 위치하는 방향으로 반도체 부재(45)를 배치하는 것과, 경화성 수지층(31)을 경화시키는 것을 포함해도 된다.
가고정용 적층체(1)를 구성하는 지지 부재(10) 및 가고정재층(30)은, 가고정용 적층체(1)에 대하여 조사되는 인코히어런트에 대한 특정의 투과율을 갖는다. 지지 부재(10)의 인코히어런트광에 대한 투과율은, 90% 이상이다. 가고정재층(30)의 인코히어런트광에 대한 투과율은, 3.1% 이하이다. 지지 부재(10)의 투과율이 높고, 또한, 가고정재층(30)의 투과율이 낮음으로써, 낮은 에너지양의 인코히어런트광의 조사여도, 반도체 부재(45)를 지지 부재(10)로부터 용이하게 분리할 수 있다. 인코히어런트광의 에너지양이 낮으면, 반도체 부재(45)의 재배선층(41) 또는 다른 주변 부재가, 광조사에 의한 손상을 받기 어렵다. 동일한 관점에서, 지지 부재(10)의 인코히어런트광에 대한 투과율이, 60% 이상, 또는 70% 이상이어도 되고, 100% 이하여도 된다. 가고정재층(30)의 인코히어런트광에 대한 투과율이, 3.0% 이하, 2.5% 이하, 또는 1.5% 이하여도 되고, 0% 이상이어도 된다.
지지 부재(10)는, 높은 투과율을 갖고, 반도체 부재(45)의 가공 시에 받는 부하에 견딜 수 있는 판상체이다. 지지 부재(10)의 예로서는, 무기 유리 기판, 투명 수지 기판을 들 수 있다.
지지 부재(10)의 두께는, 예를 들면 0.1~2.0mm여도 된다. 지지 부재(10)의 두께가 0.1mm 이상이면, 핸들링이 용이해지는 경향이 있다. 지지 부재(10)의 두께가 2.0mm 이하이면, 재료비를 억제할 수 있는 경향이 있다.
가고정재층(30)의 반도체 부재(45)가 가고정되는 측의 최표면(S)은, 경화성 수지층(31)의 표면이다. 예를 들면, 경화성 수지층(31) 상에 반도체 부재(45)가 올려진 상태로 경화성 수지층(31)을 경화시킴으로써 반도체 부재(45)를 지지 부재(10)에 대하여 가고정할 수 있다. 바꾸어 말하면, 반도체 부재(45)가, 경화된 경화성 수지층(31c)을 갖는 가고정재층(30)을 개재하여 지지 부재(10)에 대하여 일시적으로 접착될 수 있다.
광흡수층(32)은, 광을 흡수하여 열을 발생하는 층이다. 광흡수층(32)이 마련됨으로써, 가고정재층(30)은 용이하게 낮은 투과율을 가질 수 있다.
경화성 수지층(31)은, 열 또는 광에 의하여 경화되는 경화성 수지 조성물을 포함하는 층이다. 경화 전의 경화성 수지층(31)은, 반도체 부재(45)를 압착 등에 의하여 첩부하는 것이 가능할 정도의 접착성을 갖는다. 경화된 경화성 수지층(31c)은, 반도체 부재(45)가 가공되는 동안, 반도체 부재(45)를 지지한다. 본 명세서에 있어서, 경화성 수지층(31)을 구성하는 도전성 입자 이외의 성분은, 모두 경화성 수지 조성물의 성분으로 간주된다.
경화성 수지층(31)의 두께는, 응력 완화의 관점에서, 예를 들면 50μm 이하, 40μm 이하, 또는 30μm 이하이며 0.1μm 이상이어도 되고, 50μm 이하, 40μm 이하, 또는 30μm 이하이며 1μm 이상이어도 된다.
경화된 경화성 수지층(31c)의 25℃에 있어서의 저장 탄성률이, 5~100MPa여도 된다. 경화된 경화성 수지층(31c)의 25℃에 있어서의 저장 탄성률이 5MPa 이상이면, 지지 부재(10)가 휘지 않고 반도체 부재(45)를 지지하기 쉽다. 또, 반도체 부재(45)를 지지 부재로부터 분리했을 때에, 경화성 수지층(31c)이 반도체 부재(45) 상에 잔사를 남기기 어려운 경향이 있다. 경화된 경화성 수지층(31c)의 25℃에 있어서의 저장 탄성률이 100MPa 이하이면, 반도체 부재(45)의 위치 어긋남을 작게 할 수 있는 경향이 있다. 동일한 관점에서, 경화된 경화성 수지층(31c)의 25℃에 있어서의 저장 탄성률은, 5.5MPa 이상, 6MPa 이상, 또는 6.3MPa 이상이며 100MPa 이하여도 되고, 5.5MPa 이상, 6MPa 이상, 또는 6.3MPa 이상이며 90MPa 이하여도 되고, 5.5MPa 이상, 6MPa 이상, 또는 6.3MPa 이상이며 80MPa 이하여도 되고, 5.5MPa 이상, 6MPa 이상, 또는 6.3MPa 이상이며 70MPa 이하여도 되고, 5.5MPa 이상, 6MPa 이상, 또는 6.3MPa 이상이며 65MPa 이하여도 된다. 본 명세서에 있어서, 경화된 경화성 수지층(31c)의 저장 탄성률은, 승온 속도 5℃/분, 주파수 1Hz, 인장 모드의 조건으로 측정되는 점탄성 측정에 의하여 구해지는 값을 의미한다.
경화된 경화성 수지층(31c)의 25℃에 있어서의 저장 탄성률은, 예를 들면 후술하는 탄화 수소 수지의 함유량을 크게 하거나, 높은 Tg를 갖는 탄화 수소 수지를 적용하거나, 절연성 필러를 경화성 수지 조성물에 첨가함과 같은 방법에 따라, 증가시킬 수 있다.
경화된 경화성 수지층(31c)의 250℃에 있어서의 저장 탄성률이, 0.70MPa 이상, 0.80MPa 이상, 0.85MPa 이상, 또는 0.90MPa 이상이며 2.00MPa 이하여도 되고, 0.70MPa 이상, 0.80MPa 이상, 0.85MPa 이상, 또는 0.90MPa 이상이며 2.00MPa 이하여도 되고, 0.70MPa 이상, 0.80MPa 이상, 0.85MPa 이상, 또는 0.90MPa 이상이며 1.90MPa 이하여도 되고, 0.70MPa 이상, 0.80MPa 이상, 0.85MPa 이상, 또는 0.90MPa 이상이며 1.80MPa 이하여도 되고, 0.70MPa 이상, 0.80MPa 이상, 0.85MPa 이상, 또는 0.90MPa 이상이며 1.75MPa 이하여도 된다.
경화성 수지층(31)을 구성하는 경화성 수지 조성물은, 열경화성 수지와, 탄화 수소 수지를 함유하고 있어도 된다. 탄화 수소 수지는, 주골격이 탄화 수소로 구성되는 수지이다. 경화성 수지 조성물이 탄화 수소 수지를 포함하고 있으면, 반도체 부재(45)를 경화성 수지층(31)에 저온에서 첩부하기 쉽다.
경화성 수지층(31)의 저온 첩부성의 관점에서, 탄화 수소 수지의 유리 전이 온도(Tg)는, 50℃ 이하여도 된다. 경화성 수지층(31)의 양호한 박리성의 관점에서, 탄화 수소 수지의 Tg가 -100℃ 이상, 또는 -50℃ 이상이어도 된다.
탄화 수소 수지의 Tg는, 시차 주사 열량 측정(DSC)에 의하여 얻어지는 중간점 유리 전이 온도값이다. 탄화 수소 수지의 Tg는, 구체적으로는, 승온 속도 10℃/분, 측정 온도: -80~80℃의 조건으로 열량 변화를 측정하고, JIS K 7121에 준거한 방법에 따라 산출한 중간점 유리 전이 온도이다.
탄화 수소 수지는, 예를 들면 에틸렌·프로필렌 공중합체, 에틸렌·1-뷰테인 공중합체, 에틸렌·프로필렌·1-뷰테인 공중합체 엘라스토머, 에틸렌·1-헥세인 공중합체, 에틸렌·1-옥테인 공중합체, 에틸렌·스타이렌 공중합체, 에틸렌·노보넨 공중합체, 프로필렌·1-뷰테인 공중합체, 에틸렌·프로필렌·비공액 다이엔 공중합체, 에틸렌·1-뷰테인·비공액 다이엔 공중합체, 에틸렌·프로필렌·1-뷰테인·비공액 다이엔 공중합체, 폴리아이소프렌, 폴리뷰타다이엔, 스타이렌·뷰타다이엔·스타이렌 블록 공중합체(SBS), 스타이렌·아이소프렌·스타이렌 블록 공중합체(SIS), 스타이렌·에틸렌·뷰틸렌·스타이렌 블록 공중합체(SEBS), 스타이렌·에틸렌·프로필렌·스타이렌 블록 공중합체(SEPS), 및 이들의 수소 첨가물로 이루어지는 군으로부터 선택되는 적어도 1종을 포함한다. 이들 탄화 수소 수지는, 카복실기를 갖고 있어도 된다. 카복실기는, 예를 들면 무수 말레산 등을 이용한 변성에 의하여 도입된다. 탄화 수소 수지는, 스타이렌에서 유래하는 모노머 단위를 포함하는 스타이렌계 수지를 포함하고 있어도 된다. 스타이렌계 수지는, 스타이렌·에틸렌·뷰틸렌·스타이렌 블록 공중합체(SEBS)여도 된다.
탄화 수소 수지의 중량 평균 분자량(Mw)은, 1만~500만 또는 10만~200만이어도 된다. 중량 평균 분자량이 1만 이상이면, 가고정재층(30)의 내열성을 확보하기 쉬워지는 경향이 있다. 중량 평균 분자량이 500만 이하이면, 가고정재층(30)의 플로의 저하 및 첩부성의 저하를 억제하기 쉬운 경향이 있다. 여기에서의 중량 평균 분자량은, 젤 퍼미에이션 크로마토그래피법(GPC)으로 표준 폴리스타이렌에 의한 검량선을 이용한 폴리스타이렌 환산값이다.
탄화 수소 수지의 함유량은, 경화성 수지층(31)을 구성하는 경화성 수지 조성물의 전체 질량 100질량부에 대하여, 40질량부 이상, 50질량부 이상 또는 60질량부 이상이며 90질량부 이하여도 되고, 40질량부 이상, 50질량부 이상 또는 60질량부 이상이며 85질량부 이하여도 되고, 40질량부 이상, 50질량부 이상 또는 60질량부 이상이며 80질량부 이하여도 된다. 탄화 수소 수지의 함유량이 이들 수치 범위 내에 있으면, 얇고 평탄한 경화성 수지층(31)을 형성하기 쉬운 경향이 있다. 또, 경화성 수지층(31)이, 저온에서의 양호한 첩부성과 경화 후의 적절한 저장 탄성률을 갖기 쉬운 경향이 있다.
열경화성 수지는, 열경화 반응에 의하여 경화성 수지 조성물을 경화시키는 성분이다. 열경화 반응은, 열경화 수지와 경화제의 반응, 열경화성 수지의 자기 중합, 또는 이들의 조합일 수 있다. 열경화성 수지의 예로서는, 에폭시 수지, 아크릴 수지, 실리콘 수지, 페놀 수지, 열경화형 폴리이미드 수지, 폴리유레테인 수지, 멜라민 수지, 및 유레아 수지를 들 수 있다. 이들은, 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다. 열경화성 수지는, 내열성, 작업성, 및 신뢰성이 보다 우수한 점에서, 에폭시 수지를 포함하고 있어도 된다.
에폭시 수지는, 1 이상의 에폭시기를 갖는 화합물이다. 에폭시 수지는, 2 이상의 에폭시기를 갖고 있어도 된다. 2 이상의 에폭시기를 갖는 에폭시 수지의 예로서는, 비스페놀 A형 에폭시 수지, 노볼락형 에폭시 수지(페놀 노볼락형 에폭시 수지 등), 글리시딜아민형 에폭시 수지, 복소환 함유 에폭시 수지, 및 지환식 에폭시 수지를 들 수 있다.
경화성 수지 조성물은, 열경화성 수지 및 그 경화제를 포함하고 있어도 된다. 열경화성 수지 및 그 경화제의 합계의 함유량은, 경화성 수지 조성물의 전체 질량 100질량부에 대하여, 10질량부 이상, 15질량부 이상 또는 20질량부 이상이며 60질량부 이하여도 되고, 10질량부 이상, 15질량부 이상 또는 20질량부 이상이며 50질량부 이하여도 되고, 10질량부 이상, 15질량부 이상 또는 20질량부 이상이며 40질량부 이하여도 된다. 열경화성 수지 및 그 경화제의 합계의 함유량이 이들 범위 내에 있으면, 얇고 평탄한 경화성 수지층을 용이하게 형성할 수 있는 경향, 및 경화된 경화성 수지층(31c)의 내열성이 보다 우수한 경향이 있다.
열경화성 수지로서 에폭시 수지를 이용하는 경우, 경화성 수지 조성물은, 에폭시 수지의 경화제를 포함하고 있어도 된다. 에폭시 수지의 경화제는, 특별히 제한되지 않지만, 그 예로서는, 아민, 폴리아마이드, 산무수물, 폴리설파이드, 삼불화 붕소, 비스페놀(비스페놀 A, 비스페놀 F, 비스페놀 S 등), 및 페놀 수지(페놀 노볼락 수지, 비스페놀 A 노볼락 수지, 크레졸 노볼락 수지, 페놀아랄킬 수지 등)를 들 수 있다.
열경화성 수지 조성물은, 에폭시 수지 등의 열경화성 수지의 경화 반응을 촉진하는 경화 촉진제를 더 포함하고 있어도 된다. 경화 촉진제의 예로서는, 이미다졸 화합물, 다이사이안다이아마이드, 다이카복실산 다이하이드라자이드, 트라이페닐포스핀, 테트라페닐포스포늄테트라페닐보레이트, 2-에틸-4-메틸이미다졸-테트라페닐보레이트, 및 1,8-다이아자바이사이클로[5,4,0]운데센-7-테트라페닐보레이트를 들 수 있다. 이들은, 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다.
경화 촉진제의 함유량은, 열경화성 수지 및 경화제의 합계량 100질량부에 대하여, 0.01~5질량부여도 된다. 경화 촉진제의 함유량이 이 범위 내이면, 경화성 수지층의 경화성과 경화 후의 내열성이 보다 우수한 경향이 있다.
경화성 수지층(31)을 구성하는 경화성 수지 조성물은, 중합성 불포화기를 갖는 중합성 모노머와, 중합 개시제를 포함하고 있어도 된다. 이 경우도, 경화성 수지 조성물이 상술한 탄화 수소 수지를 더 포함하고 있어도 된다.
중합성 모노머는, 에틸렌성 불포화기 등의 중합성 불포화기를 갖는 화합물이다. 중합성 모노머는, 1관능, 2관능, 또는 3관능 이상 중 어느 것이어도 되지만, 충분한 경화성을 얻는 관점에서, 2관능 이상의 중합성 모노머를 이용해도 된다. 중합성 모노머의 예로서는, (메트)아크릴레이트, 할로젠화 바이닐리덴, 바이닐에터, 바이닐에스터, 바이닐피리딘, 바이닐아마이드, 및 아릴화 바이닐을 들 수 있다. 중합성 모노머가, (메트)아크릴레이트 또는 (메트)아크릴산이어도 된다. (메트)아크릴레이트는, 단관능 (메트)아크릴레이트, 2관능 (메트)아크릴레이트, 3관능 이상의 다관능 (메트)아크릴레이트, 또는 이들의 조합이어도 된다.
단관능 (메트)아크릴레이트의 예로서는, 메틸(메트)아크릴레이트, 에틸(메트)아크릴레이트, 뷰틸(메트)아크릴레이트, 아이소뷰틸(메트)아크릴레이트, tert-뷰틸(메트)아크릴레이트, 뷰톡시에틸(메트)아크릴레이트, 아이소아밀(메트)아크릴레이트, 헥실(메트)아크릴레이트, 2-에틸헥실(메트)아크릴레이트, 헵틸(메트)아크릴레이트, 옥틸헵틸(메트)아크릴레이트, 노닐(메트)아크릴레이트, 데실(메트)아크릴레이트, 2-하이드록시에틸(메트)아크릴레이트, 2-하이드록시프로필(메트)아크릴레이트, 3-클로로-2-하이드록시프로필(메트)아크릴레이트, 2-하이드록시뷰틸(메트)아크릴레이트, 메톡시폴리에틸렌글라이콜(메트)아크릴레이트, 에톡시폴리에틸렌글라이콜(메트)아크릴레이트, 메톡시폴리프로필렌글라이콜(메트)아크릴레이트, 에톡시폴리프로필렌글라이콜(메트)아크릴레이트와 모노(2-(메트)아크릴로일옥시에틸)석시네이트 등의 지방족 (메트)아크릴레이트; 및, 벤질(메트)아크릴레이트, 페닐(메트)아크릴레이트, o-바이페닐(메트)아크릴레이트, 1-나프틸(메트)아크릴레이트, 2-나프틸(메트)아크릴레이트, 페녹시에틸(메트)아크릴레이트, p-큐밀페녹시에틸(메트)아크릴레이트, o-페닐페녹시에틸(메트)아크릴레이트, 1-나프톡시에틸(메트)아크릴레이트, 2-나프톡시에틸(메트)아크릴레이트, 페녹시폴리에틸렌글라이콜(메트)아크릴레이트, 노닐페녹시폴리에틸렌글라이콜(메트)아크릴레이트, 페녹시폴리프로필렌글라이콜(메트)아크릴레이트, 2-하이드록시-3-페녹시프로필(메트)아크릴레이트, 2-하이드록시-3-(o-페닐페녹시)프로필(메트)아크릴레이트, 2-하이드록시-3-(1-나프톡시)프로필(메트)아크릴레이트와 2-하이드록시-3-(2-나프톡시)프로필(메트)아크릴레이트 등의 방향족 (메트)아크릴레이트를 들 수 있다.
2관능 (메트)아크릴레이트의 예로서는, 에틸렌글라이콜다이(메트)아크릴레이트, 다이에틸렌글라이콜다이(메트)아크릴레이트, 트라이에틸렌글라이콜다이(메트)아크릴레이트, 테트라에틸렌글라이콜다이(메트)아크릴레이트, 폴리에틸렌글라이콜다이(메트)아크릴레이트, 프로필렌글라이콜다이(메트)아크릴레이트, 다이프로필렌글라이콜다이(메트)아크릴레이트, 트라이프로필렌글라이콜다이(메트)아크릴레이트, 테트라프로필렌글라이콜다이(메트)아크릴레이트, 폴리프로필렌글라이콜다이(메트)아크릴레이트, 에톡시화 폴리프로필렌글라이콜다이(메트)아크릴레이트, 1,3-뷰테인다이올다이(메트)아크릴레이트, 1,4-뷰테인다이올다이(메트)아크릴레이트, 네오펜틸글라이콜다이(메트)아크릴레이트, 3-메틸-1,5-펜테인다이올다이(메트)아크릴레이트, 1,6-헥세인다이올다이(메트)아크릴레이트, 2-뷰틸-2-에틸-1,3-프로페인다이올다이(메트)아크릴레이트, 1,9-노네인다이올다이(메트)아크릴레이트, 1,10-데케인다이올다이(메트)아크릴레이트, 글리세린다이(메트)아크릴레이트, 트라이사이클로데케인다이메탄올(메트)아크릴레이트와 에톡시화 2-메틸-1,3-프로페인다이올다이(메트)아크릴레이트 등의 지방족 (메트)아크릴레이트; 및 에톡시화 비스페놀 A 다이(메트)아크릴레이트, 프로폭시화 비스페놀 A 다이(메트)아크릴레이트, 에톡시화 프로폭시화 비스페놀 A 다이(메트)아크릴레이트, 에톡시화 비스페놀 F 다이(메트)아크릴레이트, 프로폭시화 비스페놀 F 다이(메트)아크릴레이트, 에톡시화 프로폭시화 비스페놀 F 다이(메트)아크릴레이트, 에톡시화 플루오렌형 다이(메트)아크릴레이트, 프로폭시화 플루오렌형 다이(메트)아크릴레이트와 에톡시화 프로폭시화 플루오렌형 다이(메트)아크릴레이트 등의 방향족 (메트)아크릴레이트를 들 수 있다.
3관능 이상의 다관능 (메트)아크릴레이트의 예로서는, 트라이메틸올프로페인트라이(메트)아크릴레이트, 에톡시화 트라이메틸올프로페인트라이(메트)아크릴레이트, 프로폭시화 트라이메틸올프로페인트라이(메트)아크릴레이트, 에톡시화 프로폭시화 트라이메틸올프로페인트라이(메트)아크릴레이트, 펜타에리트리톨트라이(메트)아크릴레이트, 에톡시화 펜타에리트리톨트라이(메트)아크릴레이트, 프로폭시화 펜타에리트리톨트라이(메트)아크릴레이트, 에톡시화 프로폭시화 펜타에리트리톨트라이(메트)아크릴레이트, 펜타에리트리톨테트라(메트)아크릴레이트, 에톡시화 펜타에리트리톨테트라(메트)아크릴레이트, 프로폭시화 펜타에리트리톨테트라(메트)아크릴레이트, 에톡시화 프로폭시화 펜타에리트리톨테트라(메트)아크릴레이트, 다이트라이메틸올프로페인테트라아크릴레이트와 다이펜타에리트리톨헥사(메트)아크릴레이트 등의 지방족 (메트)아크릴레이트; 및, 페놀 노볼락형 에폭시(메트)아크릴레이트와 크레졸 노볼락형 에폭시(메트)아크릴레이트 등의 방향족 에폭시(메트)아크릴레이트를 들 수 있다.
이들 (메트)아크릴레이트는, 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다. 이들 (메트)아크릴레이트를 그 외의 중합성 모노머와 조합해도 된다.
중합성 모노머의 함유량은, 경화성 수지층(31)을 구성하는 경화성 수지 조성물의 질량 100질량부에 대하여, 10~60질량부여도 된다.
중합 개시제는, 가열 또는 자외광 등의 조사에 의하여 중합성 모노머의 중합 반응을 개시시키는 화합물이다. 예를 들면, 중합성 모노머가 에틸렌성 불포화기를 갖는 화합물인 경우, 중합 개시제는 열라디칼 중합 개시제, 광라디칼 중합 개시제 또는 이들의 조합이어도 된다.
열라디칼 중합 개시제의 예로서는, 옥탄오일퍼옥사이드, 라우로일퍼옥사이드, 스테아릴퍼옥사이드, 벤조일퍼옥사이드 등의 다이아실퍼옥사이드; t-뷰틸퍼옥시피발레이트, t-헥실퍼옥시피발레이트, 1,1,3,3-테트라메틸뷰틸퍼옥시-2-에틸헥사노에이트, 2,5-다이메틸-2,5-비스(2-에틸헥산오일퍼옥시)헥세인, t-헥실퍼옥시-2-에틸헥사노에이트, t-뷰틸퍼옥시-2-에틸헥사노에이트, t-뷰틸퍼옥시아이소뷰티레이트, t-헥실퍼옥시아이소프로필모노카보네이트, t-뷰틸퍼옥시-3,5,5-트라이메틸헥사노에이트, t-뷰틸퍼옥시라우릴레이트, t-뷰틸퍼옥시아이소프로필모노카보네이트, t-뷰틸퍼옥시-2-에틸헥실모노카보네이트, t-뷰틸퍼옥시벤조에이트, t-헥실퍼옥시벤조에이트, 2,5-다이메틸-2,5-비스(벤조일퍼옥시)헥세인, t-뷰틸퍼옥시아세테이트 등의 퍼옥시에스터; 및, 2,2'-아조비스아이소뷰티로나이트릴, 2,2'-아조비스(2,4-다이메틸발레로나이트릴), 2,2'-아조비스(4-메톡시-2'-다이메틸발레로나이트릴) 등의 아조 화합물을 들 수 있다.
광라디칼 중합 개시제의 예로서는, 2,2-다이메톡시-1,2-다이페닐에탄-1-온 등의 벤조인케탈; 1-하이드록시사이클로헥실페닐케톤, 2-하이드록시-2-메틸-1-페닐프로판-1-온, 1-[4-(2-하이드록시에톡시)페닐]-2-하이드록시-2-메틸-1-프로판-1-온 등의 α-하이드록시케톤; 및, 비스(2,4,6-트라이메틸벤조일)페닐포스핀옥사이드, 비스(2,6-다이메톡시벤조일)-2,4,4-트라이메틸펜틸포스핀옥사이드, 2,4,6-트라이메틸벤조일다이페닐포스핀옥사이드 등의 포스핀옥사이드를 들 수 있다.
이들의 열 및 광라디칼 중합 개시제는, 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다.
중합 개시제의 함유량은, 중합성 모노머의 총량 100질량부에 대하여, 0.01~5질량부여도 된다.
경화성 수지층(31)을 구성하는 경화성 수지 조성물은, 그 외의 성분으로서, 절연성 필러, 증감제, 산화 방지제 등을 더 포함하고 있어도 된다.
절연성 필러는, 경화성 수지 조성물에 저열팽창성, 저흡습성을 부여할 목적으로 첨가된다. 절연성 필러의 예로서는, 실리카, 알루미나, 질화 붕소, 타이타니아, 유리, 세라믹 등의 비금속 무기 필러를 들 수 있다. 이들 절연성 필러는, 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다.
절연성 필러의 함유량은, 경화성 수지층(31)을 구성하는 경화성 수지 조성물의 전체 질량 100질량부에 대하여, 5~20질량부여도 된다. 절연성 필러의 함유량이 이 수치 범위 내에 있으면, 경화된 경화성 수지층(31c)이 우수한 내열성 및 양호한 박리성을 갖는 경향이 있다.
증감제의 예로서는, 안트라센, 페난트렌, 크리센, 벤조피렌, 플루오란텐, 루브렌, 피렌, 잔톤, 인단트렌, 싸이오잔텐-9-온, 2-아이소프로필-9H-싸이오잔텐-9-온, 4-아이소프로필-9H-싸이오잔텐-9-온, 및 1-클로로-4-프로폭시싸이오잔톤을 들 수 있다. 증감제의 함유량은, 경화성 수지층(31)을 구성하는 경화성 수지 조성물의 전체 질량 100질량부에 대하여, 0.01~10질량부여도 된다.
산화 방지제의 예로서는, 벤조퀴논, 하이드로퀴논 등의 퀴논 유도체, 4-메톡시페놀, 4-t-뷰틸카테콜 등의 페놀 유도체, 2,2,6,6-테트라메틸피페리딘-1-옥실, 4-하이드록시-2,2,6,6-테트라메틸피페리딘-1-옥실 등의 아미노옥실 유도체, 및 테트라메틸피페리딜메타크릴레이트 등의 힌더드 아민 유도체를 들 수 있다. 산화 방지제의 함유량은, 경화성 수지층(31)을 구성하는 경화성 수지 조성물의 전체 질량 100질량부에 대하여, 0.1~10질량부여도 된다.
경화성 수지층(31)은, 예를 들면 지지 필름 및 지지 필름 상에 형성된 경화성 수지층을 갖는 적층 필름을 미리 준비하고, 이것을 광흡수층(32)에 첩부함으로써, 광흡수층(32) 상에 마련된다. 적층 필름의 광흡수층(32)으로의 첩부는, 롤 래미네이터, 진공 래미네이터 등을 이용하여, 실온(20℃)에서 또는 가열하면서 행할 수 있다. 지지 필름 및 경화성 수지층을 갖는 적층 필름은, 예를 들면 열경화성 수지 또는 중합성 모노머와, 유기 용제와, 필요에 따라 그 외의 성분을 포함하는 수지 바니시를 지지 필름에 도포하는 것과, 도막으로부터 유기 용제를 제거하는 것을 포함하는 방법에 따라 얻을 수 있다. 혹은, 동일한 수지 바니시를 광흡수층(32)에 직접 도포하고, 도막으로부터 유기 용제를 제거하는 방법에 따라, 광흡수층(32) 상에 경화성 수지층(31)을 형성해도 된다.
광흡수층(32)의 일례는, 광을 흡수하여 열을 발생하는 도전체를 포함하는 도전체층이다. 광흡수층(32)으로서의 도전체층을 구성하는 도전체의 예로서는, 금속, 금속 산화물, 및 도전성 카본 재료를 들 수 있다. 금속은, 크로뮴, 구리, 타이타늄, 은, 백금, 금 등의 단체(單體) 금속이어도 되고, 니켈-크로뮴, 스테인리스강, 구리-아연 등의 합금이어도 된다. 금속 산화물의 예로서는, 산화 인듐 주석(ITO), 산화 아연, 및 산화 나이오븀을 들 수 있다. 이들은, 1종을 단독으로 또는 2종 이상을 조합하여 이용해도 된다. 도전체는, 크로뮴, 타이타늄, 또는 도전성 카본 재료여도 된다.
광흡수층(32)은, 단층 또는 복수의 층으로 이루어지는 금속층이어도 된다. 금속층은, 인코히어런트광에 대한 3.1% 이하의 투과율을 갖기 쉽다. 예를 들면, 광흡수층(32)이 구리층 및 타이타늄층으로 이루어지는 금속층이어도 된다. 광흡수층(32)으로서의 금속층은, 진공 증착 및 스퍼터링 등의 물리 기상 성장(PVD), 플라즈마 화학 증착 등의 화학 기상 성장(CVD)에 의하여 형성된 층이어도 되고, 전해 도금 또는 무전해 도금에 의하여 형성된 도금층이어도 된다. 물리 기상 성장에 의하면, 지지 부재(10)가 큰 면적을 갖고 있어도, 지지 부재(10)의 표면을 덮는 광흡수층(32)으로서의 금속층을 효율적으로 형성할 수 있다.
광흡수층(32)이 단층의 금속층인 경우, 광흡수층(32)이, 탈륨(Ta), 백금(Pt), 니켈(Ni), 타이타늄(Ti), 텅스텐(W), 크로뮴(Cr), 구리(Cu), 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 포함하고 있어도 된다.
광흡수층(32)이, 제1 층 및 제2 층의 2층으로 구성되고,지지 부재(10) 측으로부터 제1 층 및 제2 층의 순으로 적층되어 있어도 된다. 이 경우, 예를 들면 제1 층이 높은 광흡수성을 갖고, 제2 층이 높은 열팽창 계수 및 높은 탄성률을 갖고 있으면, 특히 양호한 박리성이 얻어지기 쉽다. 이 관점에서, 예를 들면 제1 층이 탈륨(Ta), 백금(Pt), 니켈(Ni), 타이타늄(Ti), 텅스텐(W) 및 크로뮴(Cr)으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 포함하고 있어도 되고, 제2 층이 구리(Cu), 알루미늄(Al), 은(Ag) 및 금(Au)으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 포함하고 있어도 된다. 제1 층이 타이타늄(Ti), 텅스텐(W) 및 크로뮴(Cr)으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 포함하고 있어도 되고, 제2 층이 구리(Cu) 및 알루미늄(Al)으로 이루어지는 군으로부터 선택되는 적어도 1종의 금속을 포함하고 있어도 된다.
광흡수층의 다른 예는, 광을 흡수하여 열을 발생하는 도전성 입자와, 도전성 입자가 분산된 바인더 수지를 함유하는 층이다. 도전성 입자는, 상술한 도전체를 포함하는 입자여도 된다. 바인더 수지가 경화성 수지 조성물이어도 되고, 그 경우, 광흡수층은 경화성 수지층(31)의 일부를 구성한다. 예를 들면, 도 1의 (b)의 가고정용 적층체(1)에 있어서의 광흡수층(31B)은, 도전성 입자 및 경화성 수지 조성물을 포함하는 층일 수 있다. 광흡수층을 구성하는 경화성 수지 조성물은, 광흡수층 이외의 부분의 경화성 수지층을 구성하는 경화성 수지 조성물과 동일한 성분을 포함할 수 있다. 광흡수층을 구성하는 경화성 수지 조성물은, 광흡수층 이외의 부분의 경화성 수지층을 구성하는 경화성 수지 조성물과 동일해도 되고 달라도 된다. 광흡수층에 있어서의 도전성 입자의 함유량은, 광흡수층의 도전성 입자 이외의 성분의 총량, 즉, 바인더 수지 또는 경화성 수지 조성물의 질량 100질량부에 대하여, 10~90질량부여도 된다. 도전성 입자의 함유량이 크면 광흡수층이 인코히어런트광에 대한 3.1% 이하의 투과율을 갖기 쉽다. 투과율의 관점에서, 도전성 입자의 함유량은, 20질량% 이상, 또는 30질량% 이상이어도 된다.
도전성 입자 및 바인더 수지를 포함하는 광흡수층은, 예를 들면 도전성 입자, 바인더 수지 및 유기 용제를 함유하는 바니시를 지지 부재 상 또는 경화성 수지층 상에 도포하는 것과, 도막으로부터 유기 용제를 제거하는 것을 포함하는 방법에 따라 형성할 수 있다. 미리 제작된 광흡수층(32)을 지지 부재(10) 상 또는 경화성 수지층 상에 적층해도 된다. 광흡수층 및 경화성 수지층으로 이루어지는 적층체를 지지 부재 상에 적층해도 된다.
광흡수층(32)의 두께는, 경박리성의 관점에서, 1~5000nm 또는 100~3000nm여도 된다. 또, 광흡수층(32)의 두께가 50~300nm이면, 광흡수층(32)이 충분히 낮은 투과율을 갖기 쉽다. 광흡수층(32)이 단층 또는 복수의 층으로 이루어지는 금속층인 경우, 광흡수층(32)(또는 금속층)의 두께는, 양호한 박리성의 관점에서, 75nm 이상, 90nm 이상, 또는 100nm 이상이어도 되고, 1000nm 이하여도 된다. 특히 광흡수층(32)이 단층의 금속층인 경우, 광흡수층(32)(또는 금속층)의 두께는, 양호한 박리성의 관점에서, 100nm 이상, 125nm 이상, 150nm 이상 또는 200nm 이상이어도 되고, 1000nm 이하여도 된다. 광흡수층(32)이 광흡수성이 비교적 낮은 금속(예를 들면 Cu, Ni)을 포함하는 금속층, 또는 열팽창 계수가 비교적 낮은 금속(예를 들면 Ti)을 포함하는 금속층이어도, 그 두께가 크면, 보다 양호한 박리성이 얻어지기 쉬운 경향이 있다.
가고정재층(30)의 두께(도 1의 (a)의 경우, 광흡수층(32)과 경화성 수지층(31)의 합계의 두께)는, 응력 완화의 관점에서, 0.1~2000μm 또는 10~500μm여도 된다.
가고정용 적층체(1)를 준비한 후, 도 3의 (a)에 나타나는 바와 같이, 경화성 수지층(31) 상에 가공 전의 반도체 부재(45)가 올려진다. 반도체 부재(45)는, 반도체 기판(40) 및 재배선층(41)을 갖는다. 반도체 부재(45)는, 외부 접속 단자를 더 갖고 있어도 된다. 반도체 기판(40)은, 반도체 웨이퍼, 또는 반도체 웨이퍼를 분할하여 얻어진 반도체 칩이어도 된다. 도 3의 (a)의 예에서는 복수의 반도체 부재(45)가 경화성 수지층(31)에 올려지지만, 반도체 부재의 수가 1개여도 된다.
반도체 부재(45)의 두께는, 반도체 장치의 소형화, 박형화에 더하여, 반송 시, 가공 공정 등의 시의 균열 억제의 관점에서, 1~1000μm, 10~500μm, 또는 20~200μm여도 된다.
경화성 수지층(31) 상에 올려진 반도체 부재(45)는, 예를 들면 진공 프레스기 또는 진공 래미네이터를 이용하여 경화성 수지층(31)에 대하여 압착된다. 진공 프레스기를 이용하는 경우, 압착의 조건은, 기압 1hPa 이하, 압착 압력 1MPa, 압착 온도 120~200℃, 및 유지 시간 100~300초간일 수 있다. 진공 래미네이터를 이용하는 경우, 압착의 조건은, 예를 들면 기압 1hPa 이하, 압착 온도 60~180℃ 또는 80~150℃, 래미네이트 압력 0.01~0.5Mpa 또는 0.1~0.5Mpa, 유지 시간 1~600초간 또는 30~300초간일 수 있다.
경화성 수지층(31) 상에 반도체 부재(45)가 배치된 후, 경화성 수지층(31)을 열경화 또는 광경화시킴으로써 반도체 부재(45)가, 경화된 경화성 수지층(31c)을 갖는 가고정재층(30)을 개재하여, 지지 부재(10)에 대하여 가고정된다. 열경화의 조건은, 예를 들면 300℃ 이하 또는 100~200℃에서, 1~180분간 또는 1~60분간이어도 된다.
계속해서, 도 4의 (a)에 나타나는 바와 같이, 지지 부재(10)에 대하여 가고정된 반도체 부재가 가공된다. 도 4의 (a)는, 반도체 기판의 박화(薄化)를 포함하는 가공의 예를 나타낸다. 반도체 부재의 가공은, 이에 한정되지 않고, 예를 들면 반도체 기판의 박화, 반도체 부재의 분할(다이싱), 관통 전극의 형성, 에칭 처리, 도금 리플로 처리, 스퍼터링 처리, 또는 이들의 조합을 포함할 수 있다.
반도체 기판(40)의 박화는, 그라인더 등을 이용하여, 반도체 기판(40)의 재배선층(41)과는 반대 측의 면을 연삭함으로써 행해진다. 박화된 반도체 기판(40)의 두께는, 예를 들면 100μm 이하여도 된다.
반도체 부재(45)의 가공 후, 도 4의 (b)에 나타나는 바와 같이, 가공된 반도체 부재(45)를 밀봉하는 밀봉층(50)이 형성된다. 밀봉층(50)은, 반도체 소자의 제조를 위하여 통상 이용되는 밀봉재를 이용하여 형성할 수 있다. 예를 들면, 밀봉층(50)을 열경화성 수지 조성물에 의하여 형성해도 된다. 밀봉층(50)에 이용되는 열경화성 수지 조성물은, 예를 들면 크레졸 노볼락 에폭시 수지, 페놀 노볼락 에폭시 수지, 바이페닐다이에폭시 수지, 나프톨 노볼락 에폭시 수지 등의 에폭시 수지를 포함한다. 밀봉층(50), 및 이것을 형성하기 위한 열경화성 수지 조성물이, 필러, 및/또는 난연제 등의 첨가제를 포함해도 된다.
밀봉층(50)은, 예를 들면 고형재, 액상재, 세립재(細粒材), 또는 밀봉 필름을 이용하여 형성된다. 밀봉 필름을 이용하는 경우, 컴프레션 밀봉 성형기, 진공 래미네이트 장치 등이 이용된다. 예를 들면, 이들 장치를 이용하여, 40~180℃(또는 60~150℃), 0.1~10MPa(또는 0.5~8MPa), 또한 0.5~10분간의 조건으로 열용융시킨 밀봉 필름으로 반도체 부재(45)를 피복함으로써, 밀봉층(50)을 형성할 수 있다. 밀봉 필름의 두께는, 밀봉층(50)이 가공 후의 반도체 부재(45)의 두께 이상이 되도록 조정된다. 밀봉 필름의 두께는, 50~2000μm, 70~1500μm, 또는 100~1000μm여도 된다.
밀봉층(50)을 형성한 후, 도 5의 (a)에 나타나는 바와 같이, 밀봉층(50) 및 경화성 수지층(31c)을, 반도체 부재(45)를 1개씩 포함하는 복수의 부분으로 분할해도 된다.
도 5의 (b)에 나타나는 바와 같이, 가고정용 적층체(1)에 대하여 지지 부재(10) 측으로부터 인코히어런트광(A)을 조사하고, 그로써 반도체 부재(45)를 지지 부재(10)로부터 분리한다. 인코히어런트광(A)의 조사에 의하여, 광흡수층(32)이 광을 흡수하여 열을 순간적으로 발생한다. 발생한 열에 의하여, 예를 들면 경화된 경화성 수지층(31c)의 용융, 지지 부재(10)와 반도체 부재(45)의 사이에 발생하는 열응력, 및 광흡수층(32)의 비산이 발생할 수 있다. 이들 현상 중 1개 또는 2개 이상이 주된 원인이 되어, 반도체 부재(45)를 지지 부재(10)로부터 용이하게 분리할 수 있다. 경화성 수지층(31)을 구성하는 경화성 수지 조성물이 탄화 수소 수지를 포함하고, 경화된 경화성 수지층의 25℃에 있어서의 저장 탄성률이 5~100MPa이면, 광흡수층(32)과 경화된 경화성 수지층(31)의 계면에서의 박리가 일어나기 쉬운 경향이 있다. 이 경향은, 인코히어런트광(A)의 에너지양이 5~25J/cm2의 범위인 경우에 특히 현저하다. 반도체 부재(45)를 지지 부재(10)로부터 분리하기 위하여, 인코히어런트광(A)의 조사와 함께, 반도체 부재(45)에 대하여 응력을 약간 가해도 된다.
인코히어런트광(A)은, 코히어런트가 아닌 광이며, 간섭 무늬가 발생하지 않는, 가간섭성이 낮은, 지향성이 낮음과 같은 성질을 갖는 전자파이다. 인코히어런트광은, 광로 길이가 길어질수록, 감쇠하는 경향을 갖는다. 레이저광은, 일반적으로 코히어런트광인 것에 대하여, 태양광, 형광등의 광 등의 광은, 인코히어런트광이다. 인코히어런트광은, 레이저광을 제외한 광이라고 할 수도 있다. 인코히어런트광의 조사 면적은, 일반적으로 코히어런트광(즉, 레이저광)보다 압도적으로 넓기 때문에, 조사 횟수를 적게 하는 것이 가능하다. 예를 들면 1회의 조사에 의하여, 복수의 반도체 부재(45)의 분리를 발생시킬 수 있다.
인코히어런트광(A)은, 적외선을 포함하고 있어도 된다. 인코히어런트광(A)은, 펄스광이어도 된다. 인코히어런트광(A)의 광원은, 특별히 제한되지 않지만, 제논 램프여도 된다. 제논 램프는, 제논 가스를 봉입한 발광관에서의 인가·방전에 의한 발광을 이용한 램프이다. 제논 램프는, 전리 및 여기를 반복하면서 방전하기 때문에, 자외광 영역부터 적외광 영역까지의 연속 파장을 안정적으로 갖는다. 제논 램프는, 메탈할라이드 램프 등의 램프와 비교하여 시동에 필요로 하는 시간이 짧기 때문에, 공정에 관한 시간을 큰 폭으로 단축할 수 있다. 또, 발광에는, 고전압을 인가할 필요가 있기 때문에, 고열이 순간적으로 발생하지만, 냉각 시간이 짧고, 연속적인 작업이 가능한 점에서도, 제논 램프는 유리하다.
제논 램프의 조사 조건은, 인가 전압, 펄스폭, 조사 시간, 조사 거리(광원과 가고정재층의 거리), 조사 에너지 등을 포함하고, 조사 횟수 등에 따라 이들을 임의로 설정할 수 있다. 반도체 부재(45)의 대미지를 저감시키는 관점에서, 1회의 조사로 반도체 부재(45)를 분리할 수 있는 조사 조건을 설정해도 된다.
분리한 반도체 부재(45) 상에, 경화성 수지층(31c)의 일부가 잔사(31c')로서 부착되는 경우가 있다. 부착된 잔사(31c')는, 도 5의 (c)에 나타나는 바와 같이 제거된다. 잔사(31c')는, 예를 들면 용제로 세정함으로써 제거된다. 용제로서는, 특별히 제한되지 않지만, 에탄올, 메탄올, 톨루엔, 자일렌, 아세톤, 메틸에틸케톤, 메틸아이소뷰틸케톤, 헥세인 등을 들 수 있다. 이들은, 1종을 단독으로, 또는 2종 이상을 조합하여 이용해도 된다. 잔사(31c')의 제거를 위하여, 반도체 부재(45)를 용제에 침지시켜도 되고, 초음파 세정을 행해도 된다. 100℃ 이하 정도의 저온에서 반도체 부재(45)를 가열해도 된다.
이상 예시된 방법에 따라, 가공된 반도체 부재(45)를 구비하는 반도체 소자(60)가 얻어진다. 얻어진 반도체 소자(60)를 다른 반도체 소자 또는 반도체 소자 탑재용 기판에 접속함으로써 반도체 장치를 제조할 수 있다.
실시예
이하, 실시예를 들어 본 발명에 대하여 더 구체적으로 설명한다. 단, 본 발명은 이들 실시예에 한정되는 것은 아니다.
(검토 1)
1-1. 경화성 수지층
수소 첨가 스타이렌·뷰타다이엔 엘라스토머(상품명: 다이나론 2324P, JSR 주식회사)를 톨루엔에 용해하여, 농도 40질량%의 엘라스토머 용액을 조제했다. 80질량부의 수소 첨가 스타이렌·뷰타다이엔 엘라스토머를 포함하는 엘라스토머 용액과, 1,9-노네인다이올다이아크릴레이트(상품명: FA-129AS, 히타치 가세이 주식회사) 20질량부와, 퍼옥시에스터(상품명: 퍼헥사 25O, 니치유 주식회사) 1질량부를 혼합하여, 수지 바니시를 얻었다.
얻어진 수지 바니시를, 정밀 도공기를 이용하여, 폴리에틸렌테레프탈레이트(PET) 필름(퓨렉스 A31, 데이진 듀폰 필름 주식회사, 두께: 38μm)의 이형 처리면에 도공했다. 도막을 80℃에서 10분간의 가열에 의하여 건조하여, 두께 약 100μm의 경화성 수지층을 형성했다.
1-2. 광흡수층
지지 부재로서, 40×40mm의 사이즈를 갖는 슬라이드 글라스, 불투명 유리판, 및 실리콘 웨이퍼를 준비했다. 각 지지 부재 상에, 스퍼터링에 의하여 타이타늄층, 구리층의 순으로 형성하고, 타이타늄층(두께: 20nm)/구리층(두께: 200nm)의 2층으로 이루어지는 광흡수층을 형성했다. 스퍼터링에 있어서, 역스퍼터링에 의한 전처리 후, RF 스퍼터링에 의하여 타이타늄층 및 구리층을 형성했다. 역스퍼터링(전처리) 및 RF 스퍼터링의 조건은 이하와 같다.
역스퍼터링(전처리)
·Ar 유속: 1.2×10-2Pa·m3/s(70sccm)
·RF 전력: 300W
·시간: 300초간
RF 스퍼터링
·Ar 유속: 1.2×10-2Pa·m3/s(70sccm)
1-3. 투과율
지지 부재 및 광흡수층의 제논 램프로부터 조사되는 광에 대한 투과율을 측정했다. 광흡수층의 투과율을, 실질적으로 가고정재층의 투과율로 간주할 수 있다. 투과율은, 후술하는 박리 시험에 사용한 제논 램프와 동일한 제논 램프와, 분광 방사 광도계(USR-45, 우시오 덴키 주식회사)를 사용하여 측정했다. 분광 방사 광도계의 검출 단자를, 제논 램프의 광조사부로부터 5cm의 거리의 위치에 설치했다. 검출 단자에 의하여 제논 램프로부터 조사되는 광을 직접 검출하고, 검출된 광의 광량을 베이스라인으로 했다. 다음으로, 분광 방사 광도계의 검출 단자와 제논 램프의 사이에 측정 대상물을 설치하고, 제논 램프로부터 조사되어, 측정 대상물을 투과한 투과광을 검출 단자로 검출했다. 검출된 투과광의 광량의 베이스라인에 대한 비율을, 투과율로 했다. 파장 300~800nm의 범위의 광의 합계의 광량에 관한 투과율을, 이하의 식에 의하여 계산했다.
투과율(%)={(투과광의 파장 300~800nm에 있어서의 전체 광량)/(베이스라인의 파장 300~800nm에 있어서의 전체 광량)}×100
광흡수층에 관해서는, 지지 부재 및 광흡수층을 갖는 적층체의 투과율을, 지지 부재 측에 배치된 제논 램프로부터의 광에 의하여 측정했다. 광흡수층에 입사하는 광의 광량을, 베이스라인 및 지지 부재의 투과율로부터 산출하고, 이것에 대한 투과광의 광량의 비율을, 광흡수층의 투과율로 했다.
1-4. 박리 시험
각 지지 부재 상에 형성된 광흡수층 상에, 40mm×40mm의 사이즈로 자른 경화성 수지층을 배치했다. 진공 래미네이트에 의하여 광흡수층에 경화성 수지층을 밀착시켜, 지지 부재/광흡수층/경화성 수지층의 적층 구성을 갖는 가고정용 적층체를 얻었다. 가고정용 적층체의 경화성 수지층 상에, 반도체 칩(사이즈: 10mm×10mm, 두께: 150μm)을 배치했다. 180℃에서 1시간의 가열에 의하여 경화성 수지층을 경화시켜, 지지 부재에 대하여 가고정된 반도체 칩을 갖는 박리 시험용의 시험체를 얻었다.
각 시험체에 대하여, 가고정용 적층체의 지지 부재 측으로부터, 제논 램프로 펄스광을 조사했다. 광의 조사 조건은 이하와 같다. 제논 램프로서 Xenon사제의 S2300을 이용했다. 이 장치의 파장 범위는 270nm~근적외 영역이다. 조사 거리는, 광원인 제논 램프와 지지 부재의 사이의 거리이다.
·인가 전압: 3700V
·펄스폭: 200μs
·조사 거리: 50mm
·조사 횟수: 1회
·조사 시간: 200μs
제논 램프에 의한 광조사 후, 시험체 상태를 관찰하고, 이하의 기준으로 박리성을 평가했다. 표 1에 평가 결과가 나타난다.
A: 반도체 칩이 광조사만으로 가고정용 적층체로부터 자연스럽게 박리된, 또는 반도체 칩과 경화성 수지층의 사이에 핀셋을 끼움으로써, 반도체 칩이, 파손되지 않고 가고정용 적층체로부터 박리되었다.
B: 반도체 칩과 경화성 수지층의 사이에 핀셋을 끼워도 반도체 칩을 가고정용 적층체로부터 박리되지 않았다.
[표 1]
Figure pct00001
(검토 2)
광흡수층을 구성하는 구리층, 타이타늄층의 두께를 표 2에 나타내는 바와 같이 변경한 것 이외에는 "검토 1"과 동일한 수순으로, 지지 부재로서 슬라이드 글라스를 갖는 시험체를 제작했다. 비교예 3에서는 광흡수층을 마련하지 않고, 지지 부재 상에 직접, 경화성 수지층을 적층했다. 비교예 4에서는 광흡수층으로서 타이타늄층만 형성했다. 얻어진 시험체의 박리성을, "검토 1"과 동일한 박리 시험으로 평가했다. 광흡수층의 투과율을 "검토 1"과 동일한 방법으로 측정했다. 평가 결과가 표 2에 나타난다.
[표 2]
Figure pct00002
(검토 3)
표 3에 나타나는 단층 또는 2층의 금속층으로 구성되는 광흡수층을, 지지 부재로서의 두께 1300μm의 슬라이드 글라스 상에 스퍼터링에 의하여 형성했다. 표 중, 광흡수층의 구성은, 슬라이드 글라스 측으로부터의 적층순으로 나타나 있고, 예를 들면 "Ti(50)/Cu(200)"는, 두께 50nm의 타이타늄층, 두께 200nm의 구리층이 슬라이드 글라스 측으로부터 이 순서로 적층된 것을 의미한다. 실시예 1, 3 및 4는 검토 2의 실시예 1, 3 및 4와 동일하다. 광흡수층 상에, "검토 1"과 동일한 수순으로, 지지 부재/광흡수층/경화성 수지층의 적층 구성을 갖는 가고정용 적층체를 제작했다. 또한, "검토 1"과 동일한 수순으로, 지지 부재에 대하여 가고정된 반도체 칩을 갖는 박리 시험용의 시험체를 제작했다. 광흡수층의 투과율을 "검토 1"과 동일한 방법으로 측정했다.
준비한 각 시험체에 대하여, 가고정용 적층체의 지지 부재 측으로부터, 제논 램프로 펄스광을 조사했다. 광의 조사 조건은 이하와 같다. 제논 램프를 갖는 조사 장치로서 Novacentrix사제의 PulseForge1300을 이용했다. 조사 거리는, 광원인 제논 램프와 지지 부재의 사이의 거리이다. 펄스폭을 150μs로부터 10μs씩 순차 증가시켜, 반도체 칩이 광조사만으로 가고정용 적층체로부터 자연스럽게 박리하는 펄스폭의 최솟값을 기록했다. 펄스광의 조사는, 시험체를 교환하면서 행해지고, 개별의 시험체에 대한 조사 횟수는 1회로 했다. 반도체 칩이 박리하는 펄스폭의 최솟값이 표 3에 나타난다.
·인가 전압: 800V
·펄스폭: 150~700μs
·조사 거리: 6mm
·조사 횟수: 1회
반도체 칩이 박리하는 펄스폭의 최솟값에 근거하여, 이하의 기준에 의하여 박리성을 평가했다.
AAA: 150μs
AA: 160μs 이상 350 미만
A: 350μs 이상 700μs 이하, 또는 광흡수층의 용해에 의한 박리(A(Melt))
B: 700μs 이하로 박리 불가
[표 3]
Figure pct00003
검토 1, 2 및 3의 결과로부터, 투과율 90% 이상의 지지 부재와 투과율 3.1% 이하의 광흡수층의 조합을 포함하는 가고정용 적층체를 이용함으로써, 반도체 부재를 가고정한 후, 제논 램프로부터의 인코히어런트광의 조사에 의하여 반도체 부재를 용이하게 지지 부재로부터 분리할 수 있는 것이 확인되었다.
1…가고정용 적층체
10…지지 부재
30…가고정재층
31…경화성 수지층
31c…경화된 경화성 수지층
32…광흡수층
40…반도체 기판
41…재배선층
45…반도체 부재
50…밀봉층
60…반도체 소자
S…가고정재층의 최표면

Claims (8)

  1. 지지 부재와 상기 지지 부재 상에 마련된 가고정재층을 구비하는 가고정용 적층체로서, 상기 가고정재층이, 상기 가고정재층의 적어도 일방의 최표면을 포함하는 경화성 수지층을 갖는, 가고정용 적층체를 준비하는 공정과,
    반도체 기판 및 상기 반도체 기판의 일방의 면 측에 마련된 재배선층을 갖는 반도체 부재를, 상기 재배선층이 상기 경화성 수지층 측에 위치하는 방향으로, 상기 가고정재층을 개재하여 상기 지지 부재에 대하여 가고정하는 공정과,
    상기 지지 부재에 대하여 가고정된 상기 반도체 부재를 가공하는 공정과,
    상기 가고정용 적층체에 대하여 상기 지지 부재 측으로부터 인코히어런트광을 조사하고, 그로써 상기 반도체 부재를 상기 지지 부재로부터 분리하는 공정을 이 순서로 구비하며,
    상기 가고정재층의 일부 또는 전부가, 광을 흡수하여 열을 발생하는 광흡수층 이고,
    상기 지지 부재의 상기 인코히어런트광에 대한 투과율이 90% 이상이며,
    상기 가고정재층의 상기 인코히어런트광에 대한 투과율이 3.1% 이하인, 반도체 장치를 제조하는 방법.
  2. 청구항 1에 있어서,
    상기 인코히어런트광이 적외선을 포함하는, 방법.
  3. 청구항 1 또는 청구항 2에 있어서,
    상기 인코히어런트광의 광원이 제논 램프인, 방법.
  4. 청구항 1 내지 청구항 3 중 어느 한 항에 있어서,
    상기 가고정재층이, 상기 경화성 수지층과는 다른 층으로서 마련된 금속층을 상기 광흡수층으로서 갖는, 방법.
  5. 청구항 4에 있어서,
    상기 금속층의 상기 인코히어런트광에 대한 투과율이 3.1% 이하인, 방법.
  6. 지지 부재와, 상기 지지 부재 상에 마련된 광흡수층을 갖고,
    상기 지지 부재의 제논 램프로부터 조사되는 인코히어런트광에 대한 투과율이 90% 이상이며,
    상기 광흡수층이 금속층이고, 상기 금속층의 제논 램프로부터 조사되는 인코히어런트광에 대한 투과율이 3.1% 이하인, 광흡수 적층체.
  7. 청구항 6에 있어서,
    상기 광흡수층의 두께가 75nm 이상인, 광흡수 적층체.
  8. 청구항 6 또는 청구항 7에 기재된 광흡수 적층체와, 경화성 수지층을 구비하고,
    상기 광흡수 적층체의 금속층과 상기 경화성 수지층이, 상기 광흡수 적층체의 지지 부재 측으로부터 이 순서로 적층되며, 그로써 상기 금속층 및 상기 경화성 수지층을 갖는 가고정재층이 형성되어 있는, 가고정용 적층체.
KR1020217014934A 2018-11-29 2019-11-28 반도체 장치를 제조하는 방법, 광흡수 적층체, 및 가고정용 적층체 KR20210095628A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-223456 2018-11-29
JP2018223456 2018-11-29
PCT/JP2019/046636 WO2020111193A1 (ja) 2018-11-29 2019-11-28 半導体装置を製造する方法、光吸収積層体、及び仮固定用積層体

Publications (1)

Publication Number Publication Date
KR20210095628A true KR20210095628A (ko) 2021-08-02

Family

ID=70853019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217014934A KR20210095628A (ko) 2018-11-29 2019-11-28 반도체 장치를 제조하는 방법, 광흡수 적층체, 및 가고정용 적층체

Country Status (4)

Country Link
JP (1) JPWO2020111193A1 (ko)
KR (1) KR20210095628A (ko)
CN (1) CN113169038A (ko)
WO (1) WO2020111193A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220098362A (ko) * 2019-11-05 2022-07-12 닛산 가가쿠 가부시키가이샤 패터닝된 단층 위상차재의 제조 방법
US20230369093A1 (en) 2020-10-02 2023-11-16 Resonac Corporation Method for manufacturing semiconductor device, method for manufacturing film material for temporary fixing, and film material for temporary fixing
WO2023032165A1 (ja) 2021-09-03 2023-03-09 昭和電工マテリアルズ株式会社 仮固定用フィルム、仮固定用積層体、及び半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126803A (ja) 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 仮固定剤および基材の加工方法
JP2013033814A (ja) 2011-08-01 2013-02-14 Jsr Corp 基材の処理方法、半導体装置および仮固定用組成物
JP2016138182A (ja) 2015-01-27 2016-08-04 デンカ株式会社 仮固定用接着剤組成物、それを用いた部材の仮固定方法及び硬化体残渣の除去方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060286768A1 (en) * 2005-06-16 2006-12-21 Intel Corporation Method of supporting microelectronic wafer during backside processing
US20130087959A1 (en) * 2010-06-16 2013-04-11 3M Innovative Properties Company Opitcally tuned metalized light to heat conversion layer for wafer support system
JP2016048729A (ja) * 2014-08-27 2016-04-07 株式会社東芝 仮接着用支持基板及び半導体デバイスの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012126803A (ja) 2010-12-14 2012-07-05 Sumitomo Bakelite Co Ltd 仮固定剤および基材の加工方法
JP2013033814A (ja) 2011-08-01 2013-02-14 Jsr Corp 基材の処理方法、半導体装置および仮固定用組成物
JP2016138182A (ja) 2015-01-27 2016-08-04 デンカ株式会社 仮固定用接着剤組成物、それを用いた部材の仮固定方法及び硬化体残渣の除去方法

Also Published As

Publication number Publication date
CN113169038A (zh) 2021-07-23
TW202036663A (zh) 2020-10-01
JPWO2020111193A1 (ja) 2021-10-21
WO2020111193A1 (ja) 2020-06-04

Similar Documents

Publication Publication Date Title
KR20210095628A (ko) 반도체 장치를 제조하는 방법, 광흡수 적층체, 및 가고정용 적층체
KR102609674B1 (ko) 반도체 장치의 제조 방법 및 가고정재용 적층 필름
US20240093059A1 (en) Semiconductor device manufacturing method, curable resin composition for temporary fixation material, film for temporary fixation material, and laminated film for temporary fixation material
WO2020111146A1 (ja) 半導体装置の製造方法及び仮固定材用積層フィルム
EP3974491A1 (en) Semiconductor device manufacturing method
JP7388004B2 (ja) 半導体装置の製造方法
TWI844589B (zh) 製造半導體裝置的方法、光吸收積層體及暫時固定用積層體
JP7447493B2 (ja) 仮固定用の樹脂組成物と樹脂フィルム及び半導体装置の製造方法
WO2022071431A1 (ja) 半導体装置を製造する方法、仮固定用フィルム材を製造する方法、及び、仮固定用フィルム材
WO2022181636A1 (ja) 半導体装置を製造する方法、仮固定用フィルム材を製造する方法、及び、仮固定用フィルム材
KR20230084133A (ko) 가고정용 필름, 가고정용 적층체, 및 반도체 장치의 제조 방법
KR20230017772A (ko) 가고정용 적층 필름 및 그 제조 방법, 가고정용 적층체, 및 반도체 장치의 제조 방법
TW202422724A (zh) 半導體裝置的製造方法
KR20240058853A (ko) 가고정용 필름, 가고정용 적층체, 및 반도체 장치의 제조 방법