KR20210093942A - 마이크로 요소의 이송 장치 및 이송 방법 - Google Patents

마이크로 요소의 이송 장치 및 이송 방법 Download PDF

Info

Publication number
KR20210093942A
KR20210093942A KR1020217017857A KR20217017857A KR20210093942A KR 20210093942 A KR20210093942 A KR 20210093942A KR 1020217017857 A KR1020217017857 A KR 1020217017857A KR 20217017857 A KR20217017857 A KR 20217017857A KR 20210093942 A KR20210093942 A KR 20210093942A
Authority
KR
South Korea
Prior art keywords
micro
heating
transfer
substrate
hole
Prior art date
Application number
KR1020217017857A
Other languages
English (en)
Other versions
KR102587706B1 (ko
Inventor
옌 왕
솽 궈
젠밍 쑨
Original Assignee
청두 비스타 옵토일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 청두 비스타 옵토일렉트로닉스 씨오., 엘티디. filed Critical 청두 비스타 옵토일렉트로닉스 씨오., 엘티디.
Publication of KR20210093942A publication Critical patent/KR20210093942A/ko
Application granted granted Critical
Publication of KR102587706B1 publication Critical patent/KR102587706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • H05K13/0404—Pick-and-place heads or apparatus, e.g. with jaws
    • H05K13/0408—Incorporating a pick-up tool

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Micromachines (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 출원은 마이크로 요소(3, 3a, 3b)의 이송 장치(1, 1a, 1b, 1c, 1d) 및 이송 방법을 개시한다. 상기 이송 장치(1, 1a, 1b, 1c, 1d)는 등지도록 설치된 제1 표면(100, 100a, 100b, 100c, 100d)과 제2 표면(102, 102a, 102b, 102c, 102d)을 포함하는 이송 기판(10, 10a, 10b, 10c, 10d)-상기 이송 기판(10, 10a, 10b, 10c, 10d)의 상기 제1 표면(100, 100a, 100b, 100c, 100d)에는 복수의 제1 블라인드 홀(104, 104a, 104b, 104c, 104d)이 설치됨-; 및 각 상기 제1 블라인드 홀(104, 104a, 104b, 104c, 104d) 내의 가스 온도를 독립적으로 제어하여, 상기 제1 블라인드 홀(104, 104a, 104b, 104c, 104d)이 선정한 상기 마이크로 요소(3, 3a, 3b)를 흡착 또는 방출하도록 제어하는 제어 어셈블리(14)를 포함한다. 상기 마이크로 요소의 이송 장치(1, 1a, 1b, 1c, 1d)는 마이크로 요소(3, 3a, 3b)에 대한 대량 이송을 구현할 수 있다. 또한 대량 이송 과정에서 각 마이크로 요소(3, 3a, 3b)에 대한 개별적인 조작을 구현할 수도 있다.

Description

마이크로-소자들을 위한 전사 장치 및 전사 방법
본 출원은 디스플레이 기술 분야에 관한 것으로, 더욱 상세하게는 마이크로 요소의 이송 장치 및 이송 방법에 관한 것이다.
마이크로 발광 다이오드(Micro-LED) 칩은 일정 도너 기판(예를 들어 도너 웨이퍼 등) 상에 고밀도로 집적된 마이크로 크기의 Micro-LED 어레이를 의미한다. Micro-LED 칩의 크기는 일반적으로 100㎛ 이하이다. 디스플레이 제조 과정에서는 일반적으로 Micro-LED 칩을 도너 기판으로부터 타깃 기판까지 대량 이송해야 한다.
장기적인 연구 과정을 거치며 본 출원의 발명자는 종래의 대량 이송 과정에 이송 효과가 바람직하지 않는 문제 등이 여전히 존재함을 발견하였다.
본 출원에서 해결하고자 하는 기술적 문제는 마이크로 요소의 이송 장치 및 이송 방법을 제공함으로써, 마이크로 요소에 대한 대량 이송을 구현하고, 나아가 대량 이송 과정에서 각 마이크로 요소를 개별적으로 조작할 수 있도록 구현하는 것이다.
전술한 기술적 문제를 해결하기 위해 본 출원에서 채택하는 기술적 해결책은 마이크로 요소의 이송 장치를 제공하는 것이다. 여기에는 등지도록 설치된 제1 표면과 제2 표면을 포함하는 이송 기판-상기 이송 기판의 상기 제1 표면에는 복수의 제1 블라인드 홀이 설치됨-; 및 각 상기 제1 블라인드 홀 내의 가스 온도를 독립적으로 제어하여, 상기 제1 블라인드 홀이 선정한 상기 마이크로 요소를 흡착 또는 방출하도록 제어하는 제어 어셈블리가 포함된다.
전술한 기술적 문제를 해결하기 위해, 본 출원에서 채택하는 다른 기술적 해결책은 마이크로 요소의 이송 방법을 제공하는 것이다. 여기에는 복수의 마이크로 요소가 설치된 도너 기판을 제공하는 단계; 이송 장치를 제공하고, 상기 이송 장치 중의 이송 기판의 제1 표면이 도너 기판을 향하고, 상기 제1 표면 상에 설치된 제1 블라인드 홀과 상기 마이크로 요소를 정렬하는 단계; 상기 이송 장치 중의 제어 어셈블리가 복수의 상기 제1 블라인드 홀을 가열하고, 가열 상태를 유지하며 상기 이송 기판 제1 표면에 설치된 연질 고무층의 제1 통공이 대응하는 상기 마이크로 요소 표면과 접촉하여 밀봉될 때까지, 상기 이송 기판을 아래로 이동시키는 단계; 상기 제1 블라인드 홀의 온도를 강하시키고, 상기 제1 블라인드 홀 내에 마이크로 진공 챔버를 형성하여, 상기 마이크로 요소를 흡착하는 단계; 상기 마이크로 요소를 수신 기판까지 대량 이송하며, 상기 마이크로 요소의 다른 한 표면이 상기 수신 기판과 접촉하는 단계; 및 상기 제어 어셈블리가 복수의 상기 제1 블라인드 홀을 가열하고, 상기 제1 블라인드 홀이 상기 마이크로 요소를 방출하는 단계가 포함된다.
본 출원의 유익한 효과는 다음과 같다. 종래 기술과 비교할 때 본 출원에서 제공하는 마이크로 요소의 이송 장치는 제어 어셈블리를 채택하였다. 상기 제어 어셈블리는 각 이송 기판 상에서 제1 블라인드 홀 내의 가스 온도를 독립적으로 제어할 수 있다. 또한 복수의 마이크로 요소를 대량으로 이송할 수 있다. 제어 어셈블리는 제1 블라인드 홀이 선정한 마이크로 요소를 흡착 또는 방출하도록 선택적으로 제어하여, 대량 이송 과정에서 각 마이크로 요소에 대한 개별적인 조작을 구현할 수도 있다. 또한 제1 블라인드 홀의 형상과 크기 등을 설계함으로써, 이송 장치가 상이한 크기의 마이크로 요소를 흡착하도록 만들 수 있다.
또한 이송 기판과 마이크로 요소가 접촉하는 한 면에는 연질 고무층이 더 설치된다. 연질 고무층은 변형능을 가지고 있다. 이송 장치가 하방 압력을 가하고 마이크로 요소를 흡착할 때, 한편으로는 연질 고무층이 일정한 완충력을 제공하여 마이크로 요소를 보호한다. 다른 한편으로는 연질 고무층이 우수한 기밀성을 제공한다. 다른 측면에서 연질 고무층은 이송 장치가 약간의 높이차가 있는 마이크로 요소를 동시에 흡착하도록 만들 수 있다.
이하에서는 본 출원 실시예의 기술적 해결책을 보다 명확하게 설명하기 위해, 실시예 또는 설명에 사용할 필요가 있는 첨부 도면을 간략하게 소개한다. 이하의 첨부 도면은 본 출원의 일부 실시예에 불과하며, 본 출원이 속한 기술분야의 당업자는 창의적인 노력 없이 이러한 도면으로부터 다른 도면을 얻을 수 있다.
도 1은 본 출원 마이크로 요소의 이송 장치에서 일 실시방식의 구조도이다.
도 2는 도 1에서 이송 장치의 일 실시방식의 단면 구조도이다.
도 3은 도 1에서 제어 어셈블리의 일 실시방식의 구조도이다.
도 4는 도 1에서 이송 장치의 다른 일 실시방식의 구조도이다.
도 5는 도 1에서 이송 장치의 다른 일 실시방식의 구조도이다.
도 6은 도 1에서 이송 장치의 다른 일 실시방식의 구조도이다.
도 7은 도 1에서 이송 장치의 다른 일 실시방식의 구조도이다.
도 8은 도 1의 이송 장치를 이용하여 마이크로 요소를 이송하는 일 실시방식의 흐름도이다.
도 9는 도 8에서 단계 S101-S106에 대응하는 일 실시방식의 구조도이다.
도 10은 도 8에서 단계 S102에 대응하는 일 실시방식의 구조도이다.
도 11은 도 8에서 단계 S102에 대응하는 다른 일 실시방식의 구조도이다.
이하에서는 본 출원 실시예 중의 첨부 도면을 참고하여 본 출원 실시예 중의 기술적 해결책을 명확하고 완전하게 설명한다. 설명된 실시예는 본 출원의 전부가 아닌 일부 실시예일 뿐이다. 본 출원의 실시예를 기반으로 창의적인 작업 없이 당업자에 의해 획득된 다른 모든 실시예는 본 출원의 보호 범위에 속한다.
도 1 및 도 2를 함께 참고하면, 도 1은 본 출원에 따른 마이크로 요소의 이송 장치에서 일 실시방식의 구조도이다. 도 2는 도 1에서 이송 장치의 일 실시방식의 단면 구조도이다. 본 출원에서 제공하는 이송 장치(1)는 이송 기판(10)과 제어 어셈블리(14)를 포함한다.
구체적으로, 이송 기판(10)의 재질은 실리콘 기판 또는 유리 기판 등일 수 있다. 이송 기판(10)은 등지도록 설치된 제1 표면(100)과 제2 표면(102)을 포함한다. 이송 기판(10)의 제1 표면(100)에는 복수의 제1 블라인드 홀(104)이 설치된다. 제1 블라인드 홀(104)은 하나의 전체 기판 상에서 레이저 커팅, 에칭 등 방식을 채택해 형성할 수 있다. 본 실시예에 있어서, 동일한 이송 기판(10) 상에 복수의 제1 블라인드 홀(104)의 형상 또는 크기는 같을 수도, 다를 수도 있다. 일 실시예에 있어서, 제1 블라인드 홀(104)은 제1 표면(100)에서의 투영이 다면형 또는 곡면형 중 어느 하나이다. 여기에서 다면형은 사각형, 사다리꼴, 오각형, 육각형 중 어느 하나이고, 곡면형은 둥근 모서리 직사각형, 원형, 타원형 중 어느 하나이다. 다른 일 실시예에 있어서, 제1 블라인드 홀(104)은 제1 표면(100)과 수직인 표면 상에서의 투영이 다면형 또는 곡면형 중 어느 하나이다. 여기에서 다면형은 사각형, 사다리꼴, 오각형, 육각형 중 어느 하나이고, 곡면형은 둥근 모서리 직사각형, 원형, 타원형 중 어느 하나이다.즉, 일 응용 시나리오에 있어서 제1 블라인드 홀(104)은 원추체, 원기둥체, 프리즘체, 원추대 등일 수 있다.
또한 이송 장치(1)는 연질 고무층(12)을 포함한다. 연질 고무층(12)은 이송 기판(10)의 제1 표면(100)을 덮는다. 연질 고무층(12)은 제1 블라인드 홀(104)에 대응하는 위치에 제1 통공(120)이 설치된다. 연질 고무층(12)은 마이크로 요소의 표면과 접촉하는 데 사용된다. 본 실시예에 있어서, 제1 블라인드 홀(104)과 제1 통공(120) 사이의 공간이 연통된다. 연질 고무층(12) 상의 복수의 제1 통공(120)의 형상은 같을 수도, 다를 수도 있다. 일 실시예에 있어서, 제1 통공(120)은 제1 표면(100)에서의 투영이 다면형 또는 곡면형 중 어느 하나이다. 여기에서 다면형은 사각형, 사다리꼴, 오각형, 육각형 중 어느 하나이고, 곡면형은 둥근 모서리 직사각형, 원형, 타원형 중 어느 하나이다. 제1 통공(120)은 제1 표면(100)과 수직인 표면 상에서의 투영이 다면형 또는 곡면형 중 어느 하나이다. 여기에서 다면형은 사각형, 사다리꼴, 오각형, 육각형 중 어느 하나이고, 곡면형은 둥근 모서리 직사각형, 원형, 타원형 중 어느 하나이다.즉, 일 응용 시나리오에 있어서 제1 통공(120)은 원추체, 원기둥체, 프리즘체, 원추대 등일 수 있다. 또한 본 실시예에 있어서, 제1 블라인드 홀(104)과 제1 통공(120)이 서로 연통하는 단면의 크기는 같을 수 있다. 상기 크기의 설계 방식은 연질 고무층(12)과 이송 기판(10)의 정렬을 더욱 정확하게 만들 수 있다. 본 출원에서 각종 형상의 제1 블라인드 홀(104)은 각종 형상의 제1 통공(120)과 조합될 수 있다. 예를 들어 도 2에 도시된 바와 같이 제1 블라인드 홀(104)이 원추체이고, 제1 통공(120)이 원기둥체 또는 프리즘체이다. 또 다른 예를 들면, 제1 블라인드 홀(104)은 프리즘체이고, 제1 통공(120)은 원추대 등이다. 전술한 연질 고무층(12)의 재질은 고무일 수 있다. 예를 들어 실리콘 고무(예를 들어 폴리디메틸실록산(PDMS)) 등이 있다. 본 실시예에 있어서, 연질 고무층(12)은 변형능을 갖고 있다. 이송 장치(1)가 하방 압력을 가하고 마이크로 요소를 흡착할 때, 한편으로는 연질 고무층(12)이 일정한 완충력을 제공하여 마이크로 요소를 보호한다. 다른 한편으로는 연질 고무층(12)이 우수한 기밀성을 제공한다. 다른 측면에서 연질 고무층(12)은 이송 장치(1)가 약간의 높이차가 있는 마이크로 요소를 동시에 흡착하도록 높이차를 보완할 수 있다.
제어 어셈블리(14)는 각 블라인드 홀(104) 내의 가스 온도를 동시에 제어할 수 있으며 마이크로 요소에 대한 흡착과 방출을 구현할 수 있다. 바람직하게는 제어 어셈블리(14)가 각 제1 블라인드 홀(104) 내의 가스 온도를 독립적으로 제어하고, 나아가 제1 블라인드 홀(104)이 선정한 마이크로 요소를 흡착 또는 방출하도록 선택적으로 제어한다.
상기 제어 어셈블리(14)는 하기 부재를 포함한다.
가열체(142)는 수량이 복수개이고, 하나의 제1 블라인드 홀(104)은 하나의 가열체(142)에 대응한다. 본 실시예에 있어서, 가열체(142)는 금속편일 수 있다. 이는 침전, 증착 등 방식에 의해 형성될 수 있다. 물론 다른 실시예에 있어서, 가열체(142)는 금속사, 또는 n 도핑, p 도핑된 실리콘 재료로 제작한 도전 소자 등일 수도 있다. 본 실시예에 있어서, 가열체(142)의 재질은 저항률이 높은 금속 또는 유기 도전 재료 등일 수 있다. 가열체(142)의 발열 효과를 향상시키기 위해, 가열체(142)의 길이를 가능한 연장시킬 수 있으며, 가열체(142)의 두께와 폭을 가능한 줄일 수도 있다. 예를 들어 가열체(142)를 S형의 구부러진 배선으로 제작한 좁고 진 금속편일 수 있다.
가열 회로(144)는 수량이 복수개이다. 하나의 가열 회로(144)는 하나의 가열체(142)에 대응하며, 상기 가열체(142)에 전류를 제공하는 데 사용된다.
제어 회로(미도시)는 복수의 가열 회로(144)를 각각 연결하여, 각 가열 회로(144)의 작업 여부를 독립적으로 제어하는 데 사용된다.
일 실시예에 있어서, 도 3을 참고하면 도 3은 도 1에서 제어 어셈블리의 일 실시방식의 구조도이다. 일 응용 시나리오에 있어서, 도 3에 도시된 바와 같이, 가열 회로(144)는 발광 다이오드의 2T1C 구동 회로와 유사하다. 가열 회로(144)는 스위치 트랜지스터(T1), 구동 트랜지스터(T2) 및 구동 트랜지스터(T2) 양단에 병렬로 연결된 스토리지 커패시턴스(C1)를 포함한다. 스위치 트랜지스터(T1)와 구동 트랜지스터(T2)는 P타입 트랜지스터일 수도, N타입 트랜지스터일 수도 있다.스위치 트랜지스터(T1)는 제1 제어단(K1), 제1단(K2) 및 제2단(K3)을 포함한다. 구동 트랜지스터(T2)는 제2 제어단(K4), 제3단(K5) 및 제4단(K6)을 포함한다. 스위치 트랜지스터(T1)의 제1단(K2)은 구동 트랜지스터(T2)의 제2 제어단(K4)과 연결된다. 구동 트랜지스터(T2)의 제3단(K5)은 가열체(142)의 제1단과 연결된다.
제어 회로(146)는 복수의 스캔 라인(1460), 복수의 데이터 라인(1462), 복수의 제1 전원 전압 라인(1464) 및 복수의 제2 전원 전압 라인(1466)을 포함한다. 여기에서 각 스캔 라인(1460)은 복수의 동일 행에 위치한 가열 회로(144)의 스위치 트랜지스터(T1)의 제1 제어단(K1)과 연결되며, 제1 제어단(K1)에 스캔 전압(Vscan)을 제공하는 데 사용된다. 각 데이터 라인(1462)은 복수의 동일 열에 위치한 가열 회로(144)의 스위치 트랜지스터(T1)의 제2단(K3)과 연결되며, 제2단(K3)에 데이터 전압(Vdata)을 제공하는 데 사용된다. 각 제1 전원 전압 라인(1464)은 동일 열에 위치한 복수의 구동 트랜지스터(T2)의 제4단(K6)에 연결되며, 제4단(K6)에 제1 전원 전압(Vdd)을 제공하는 데 사용된다. 각 제2 전원 전압 라인(1466)은 동일 행에 위치한 복수의 가열체(142)의 일단에 연결되며, 가열체(142)의 일단에 제2 전원 전압(또는 접지 전압)(Vgnd)을 제공하는 데 사용된다. 또한 본 실시예에 있어서, 제어 회로(146)는 칩(1468)을 더 포함한다. 복수의 스캔 라인(1460), 복수의 데이터 라인(1462), 복수의 제1 전원 전압 라인(1464) 및 복수의 제2 전원 전압 라인(1466)은 칩(1468)과 전기적으로 연결된다.
도 3에서 좌측 상단 모서리 가열체(142)를 예로 들면, 칩(1468)은 데이터 라인(1462)이 데이터 전압(Vdata)을 입력하고, 제1 전원 전압 라인(1464)이 제1 전원 전압(Vdd)을 입력하고, 제2 전원 전압 라인(1466)이 제2 전원 전압(Vgnd)을 입력하도록 제어한다. 칩(1468)이 스캔 라인(1460)을 제어하여 저전압 신호(Vscan)를 입력하면, 스위치 트랜지스터(T1)가 켜지고, 데이터 라인(1462) 상에 입력된 데이터 전압(Vdata)이 구동 트랜지스터(T2)의 제2 제어단(k4)에 전송되며, 동시에 스토리지 커패시턴스(C1)가 충전된다. 스캔 라인(1460)이 고전압(Vscan) 신호를 입력하면, 스위치 트랜지스터(T1)가 꺼지며, 스토리지 커패시턴스(C1)의 존재로 인해 데이터 전압(Vdata)이 구동 트랜지스터(T2)의 제2 제어단(K4)에 저장된다. 이때 구동 트랜지스터(T2)가 포화 영역에서 동작하고, 구동 트랜지스터(T2)는 데이터 전압(Vdata)을 상응하는 전류(I)로 변환하여 가열체(142)가 발열되도록 구동한다. 물론 다른 실시예에 있어서 다른 2T1C와 유사한 회로(예를 들어 5T1C 등)를 채택할 수도 있다. 본 출원은 이를 한정하지 않는다.
또한 본 실시예에 있어서, 전술한 제어 어셈블리(14) 중의 가열 회로(144) 및/또는 제어 회로를 보호하기 위해, 본 출원에서 제공하는 제어 어셈블리(14)는 패키징층(148)(도 2에 도시)을 더 포함한다. 이는 가열 회로(144) 및/또는 제어 회로를 패키징하고 보호하는 데 사용된다. 패키징층(148)의 재료는 실리콘 질화물 또는 실리콘 산화물 등 일반적인 패키징 재료를 포함할 수 있다. 패키징층(148)은 가열체(142)를 덮을 수도, 덮지 않을 수도 있다. 가열체(142)의 재료가 산화되기 쉬우면 패키징층(148)은 가열체(142)를 덮고, 가열체(142)의 재료가 산화되기 쉽지 않으면 패키징층(148)은 가열체(142)를 덮지 않는다.
본 실시예에 있어서, 도 2를 다시 참고하면 본 출원에서 제공하는 가열체(142)는 이송 기판(10)의 제1 블라인드 홀(104)의 바닥부 및/또는 측벽에 위치한다. 가열체(142)는 전체 바닥부 및/또는 측벽을 덮을 수 있으며, 일부 바닥부 및/또는 측벽만 덮을 수도 있다. 패키징층(148)은 이송 기판(10)과 연질 고무층(12) 사이에 위치한다.
일 응용 시나리오에 있어서, 전술한 도 2에 도시된 구조를 형성하는 제조 방법은 다음과 같을 수 있다. 먼저 이송 기판(10)의 제1 표면(100)에 복수의 제1 블라인드 홀(104)을 에칭한다(예를 들어 뒤집힌 피라미드형). 그 후 제1 블라인드 홀(104)의 바닥부 및/또는 측벽에 가열체(142)를 형성하고, 이송 기판(10)의 제1 표면(100)에 가열 회로(144), 제어 회로 등을 형성한다. 패키징층(148)을 형성하여 전술한 가열 회로(144), 제어 회로 등을 보호한다. 패키징층(148)에서 이송 기판(10)으로부터 먼 일측에 연질 고무층(12)을 형성하고, 연질 고무층(12)에서 제1 블라인드 홀(104)에 대응하는 위치에 제1 통공(120)을 형성한다. 물론 다른 응용 시나리오에서 다른 제조 방법을 채택하여 전술한 도 2에 도시된 구조를 형성할 수도 있다.
다른 일 실시예에 있어서, 도 4를 참고하면 도 4는 도 1에서 이송 장치의 다른 일 실시방식의 구조도이다. 본 출원에서 제공하는 가열체(142a)는 이송 기판(10a)의 제1 블라인드 홀(104a)의 바닥부 및/또는 측벽에 위치한다. 가열체(142a)는 전체 바닥부 및/또는 측벽을 덮을 수 있으며, 일부 바닥부 및/또는 측벽만 덮을 수도 있다. 패키징층(148a)은 이송 기판(10a)의 제2 표면(102a)에 위치한다. 이송 기판(10a)에는 이송 기판(10a)의 제2 표면(102a)으로부터 가열체(142a)까지 연장되는 제2 통공(106a)과 제3 통공(108a)이 더 설치된다. 제2 통공(106a)과 제3 통공(108a) 내에는 도전 재료가 채워져, 가열체(142a)가 도전 재료에 의해 패키징층(148a) 내의 가열 회로(144a) 또는 제어 회로에 연결되도록 한다. 상기 도전 재료는 금속일 수 있으며(예를 들어 도전 실버 페이스트 등), 이방 도전성 접착제 등일 수도 있다.
일 응용 시나리오에 있어서, 전술한 도 4에 도시된 구조를 형성하는 제조 방법은 다음과 같을 수 있다. 먼저 이송 기판(10a)의 제1 표면(100a)에 제1 블라인드 홀(104a)을 에칭한다(예를 들어 원기둥형). 그 후 이송 기판(10a)의 제1 표면에 연질 고무층(12a)을 형성하고, 연질 고무층(12a)에서 제1 블라인드 홀(104a)에 대응하는 위치에 제1 통공(120a)을 형성한다. 그 다음 제1 블라인드 홀(104a)의 바닥부 및/또는 측벽에 가열체(142a)를 형성하고, 가열체(142a)의 양단에 관통하는 제2 통공(106a)과 제3 통공(108a)을 형성한다. 또한 제2 통공(106a)과 제3 통공(108a) 내에 도전 재료를 침전시킨다. 이송 기판(10a)의 제2 표면(102a)에 가열 회로(144a), 제어 회로 등을 형성하고 도전 재료와 전기적으로 연결한다. 패키징층(148a)을 이용하여 전술한 가열 회로(144a), 제어 회로 등을 패키징한다. 물론 다른 응용 시나리오에서 다른 방식을 채택하여 형성할 수도 있다. 예를 들어 전술한 방법 중의 가열 회로, 제어 회로 등은 제1 기판 상에 형성할 수 있다. 또한 제1 기판 상에 패키징층을 형성하여 가열 회로, 제어 회로 등을 보호한다. 가열 회로와 가열체의 연결 지점은 패키징층으로부터 노출된다. 그 후 제1기판에서 패키징층이 설치된 일측이 이송 기판(10a)의 제2 표면(102a)을 향하도록 하고, 가열 회로의 노출된 부분을 도전 재료와 전기적으로 연결한다.
다른 일 실시예에 있어서, 도 5를 참고하면 도 5는 도 1에서 이송 장치의 다른 일 실시방식의 구조도이다. 본 실시예에 있어서, 가열체(142b)는 이송 기판(10b)의 제2 표면(102b)에 위치하고, 제1 블라인드 홀(104b)과 일대일 대응한다. 가열 회로(144b), 제어 회로는 이송 기판(10b)의 제2 표면(102b)에 위치한다. 패키징층(148b)은 이송 기판(10b)의 제2 표면(102b)에 위치한다. 또한 가열 회로(144b)와 제어 회로를 덮고, 패키징층(148b)은 가열체(142b)를 덮거나 덮지 않을 수 있다.
일 응용 시나리오에 있어서, 전술한 도 5에 도시된 구조를 형성하는 방법은 다음과 같을 수 있다. 먼저, 이송 기판(10b)의 제2 표면(102b)에 가열체(142b)를 침전시키고, 가열 회로(144b), 제어 회로 등을 형성한다. 이송 기판(10b)의 제2 표면(102b)에 패키징층(148b)을 형성한다. 이송 기판(10b)의 제1 표면(100b)에 복수의 제1 블라인드 홀(104b)을 에칭하여 형성한다. 더욱 우수한 열전도 성능을 위해, 가능한 제1 블라인드 홀(104b)의 바닥부를 가열체(142b)에 가깝도록 만들 수 있다. 이송 기판(10b)의 제1 표면(100b)에 연질 고무층(12b)을 형성하고, 연질 고무층(12b) 상에 제1 통공(120b)을 형성한다. 제1 통공(120b)은 제1 블라인드 홀(104b)과 일대일 대응한다. 물론 다른 응용 시나리오에서 다른 제조 방법을 채택하여 전술한 도 5에 도시된 구조를 형성할 수도 있다.
다른 일 실시방식에 있어서, 도 6을 참고하면 도 6은 본 출원에 따른 이송 장치의 일 실시방식의 구조도이다.도 6에 도시된 구조와 도 5에 도시된 구조의 차이점은 다음과 같다. 즉, 이송 기판(10c)의 제2 표면(102c)에 복수의 제2 블라인드 홀(101c)이 설치되고, 제2 블라인드 홀(101c)은 인접한 2개의 제1 블라인드 홀(104c) 사이에 위치한다. 전술한 제2 블라인드 홀(101c)의 설계는 가열체(142c)와 주위 연결 부분의 열 전달을 감소시킬 수 있으며, 가능한 열에너지를 대응하는 제1 블라인드 홀(104c)로 전달할 수 있다.
전술한 몇몇 실시예에서 제1 블라인드 홀(104), 제어 어셈블리(14)는 모두 동일한 이송 기판(10) 상에 위치한다. 다른 실시예에 있어서 제1 블라인드 홀과 제어 어셈블리는 2개의 상이한 이송 기판 상에 위치할 수도 있다. 구체적으로 도 7을 참고하면 도 7은 본 출원에 따른 이송 장치의 다른 일 실시방식의 구조도이다. 상기 이송 장치(1d)는 대향하도록 설치된 이송 기판(10d) 및 대향 기판(16d)을 포함한다. 이송 기판(10d)은 등지도록 설치된 제1 표면(100d) 및 제2 표면(102d)을 포함한다. 제1 블라인드 홀(104d)은 이송 기판(10d)의 제1 표면(100d)과 제2 표면(102d)을 관통한다.연질 고무층(12d)은 이송 기판(10d)의 제1 표면(100d)에 설치되고, 제1 블라인드 홀(120d)에 대응하는 위치에 제1 통공(120d)이 설치된다. 대향 기판(16d)은 이송 기판(10d)의 제2 표면(102d)에 위치한다. 이 둘 사이는 본딩층(18d) 또는 접착층에 의해 연결된다. 본딩층(18d) 또는 접착층에서 제1 블라인드 홀(104d)에 대응하는 위치에 비아 홀(via hole)을 설치할 수도, 설치하지 않을 수도 있다. 대향 기판(16d)은 이송 기판(10d)을 향한 제2 표면(102d)의 제3 표면(160d)을 포함한다. 제3 표면(160d) 상에서 제1 블라인드 홀(104d)에 대응하는 위치에 가열체(142d)가 설치되고, 패키징층(148d)은 가열체(142d)를 덮는다. 상기 설계 방식은 다른 설계 방식보다 더욱 간편하다.
일 응용 시나리오에 있어서, 전술한 도 7에 도시된 구조를 형성하는 방법은 다음과 같을 수 있다. (1) 이송 기판(10d) 상에 제1 블라인드 홀(104d)을 형성한다. 이송 기판(10d)의 제1 표면(100d)에 연질 고무층(12d)을 형성한다. 연질 고무층(12d)에서 제1 블라인드 홀(104d)에 대응하는 위치에 제1 통공(120d)을 형성한다. (2) 대향 기판(16d)의 제3 표면(160d) 상에 가열체(142d) 및 가열체(144d)와 연결된 가열 회로(142d), 제어 회로를 형성하고, 가열체(142d) 상에 패키징층(148d)을 형성한다. (3) 대향 기판(16d)에서 패키징층(148d)이 설치된 일측이 이송 기판(10d)의 제2 표면(102d)을 향하도록 하고, 가열체(142d)를 제1 블라인드 홀(104d)과 일대일 대응시킨다. (4) 본딩층(18d) 또는 접착층을 이용하여 대향 기판(16d)과 이송 기판(10d)을 연결한다.
본 출원에 있어서 마이크로 요소를 흡착하기 위해 본 출원에서 제공하는 이송 장치(1)는 강온 어셈블리를 더 포함한다. 이는 제1 블라인드 홀(104) 내의 온도를 제1 온도로 강하시키는 데 사용된다. 제1 온도는 이송 장치(1)가 위치한 환경 온도보다 크거나 같다. 상기 강온 어셈블리는 공랭 또는 수냉 방식을 통해 강온을 수행한다. 일 응용 시나리오에 있어서, 강온 어셈블리는 회전 가능 블레이드 및 구동 모터를 포함한다. 구동 모터는 회전 가능 블레이드와 전기적으로 연결되고, 회전 가능 블레이드는 구동 모터의 구동 하에서 회전하여 강온을 구현한다.
이하에서는 본 출원에서 제공하는 이송 장치를 이용하여 마이크로 요소 이송을 수행하는 구체적인 과정을 소개한다.도 8 및 도 9를 참고하면, 도 8은 도 1에서 이송 장치를 이용하여 마이크로 요소를 이송하는 일 실시방식의 흐름도이다. 도 9는 도 8에서 단계 S101-S106에 대응하는 일 실시방식의 구조도이다. 상기 이송 과정은 구체적으로 하기 단계를 포함한다.
S101: 도너 기판(2)을 제공하며, 여기에서 도너 기판(2) 상에는 복수의 마이크로 요소(3)가 설치된다.
구체적으로 도 9a에 도시된 바와 같이, 본 실시예에 있어서 도너 기판(2)은 도너 웨이퍼일 수 있다. 도너 기판(2)과 마이크로 요소(3) 사이는 접착제 등 방식에 의해 고정 연결될 수 있다.마이크로 요소(3)는 수직형 마이크로 발광 다이오드 칩 또는 수평형 마이크로 발광 다이오드 칩일 수 있다. 또한 전술한 복수의 마이크로 요소(3)는 동일한 컬러(예를 들어 적색, 녹색 또는 청색) 또는 상이한 컬러의 마이크로 발광 다이오드 칩일 수 있다. 전술한 복수의 마이크로 요소(3)의 높이는 같을 수도, 약간 다를 수도 있다.
S102: 이송 장치(1)를 제공한다. 이송 장치(1) 중의 이송 기판(10)의 제1 표면(100)은 도너 기판(2)을 향한다. 또한 제1 표면 상에 설치된 제1 블라인드 홀(104)은 마이크로 요소(3)와 정렬된다.
구체적으로, 도 9b에 도시된 바와 같이, 본 실시예에서 이송 장치(1)의 구조는 전술한 실시예 중 어느 하나일 수 있으며, 여기에서는 더 이상 설명하지 않는다. 이송 기판(10) 상의 복수의 제1 블라인드 홀(104)은 마이크로 요소(3)와 일대일 대응한다. 인접한 제1 블라인드 홀(104) 사이는 제1 간격(d1)을 갖고, 인접한 마이크로 요소(3) 사이는 제2 간격(d2)을 갖는다. 제1 간격(d1)과 제2 간격(d2)은 동일하다.
도 10 은 도 8의 단계 S102에 대응하는 일 실시방식의 구조도이다. 도 11은 도 8의 단계 S102에 대응하는 다른 일 실시방식의 구조도이다. 다른 일 실시예에 있어서, 도 10에 도시된 바와 같이, 제2 간격(d2a)은 제1 간격(d1a)와 다를 수도 있다. 인접한 2개의 마이크로 요소(3a) 사이는 적어도 하나의 제1 블라인드 홀(104)이 이격될 수 있다. 다른 일 실시예에서 도 11에 도시된 바와 같이, 하나의 마이크로 요소(3b)는 적어도 2개의 제1 블라인드 홀(104)에 대응할 수 있다. 즉, 2개 또는 3개 또는 4개 등 제1 블라인드 홀(104)은 하나의 마이크로 요소(3b)를 흡착할 수 있다.
또한 본 실시예에 있어서, 전술한 전체가 실온(T1) 상태에 있고 주변은 공기이며 공기는 자유 가스(free gas)로 간주할 수 있다고 가정하면, 이때 단일 제1 블라인드 홀(104) 내 자유 가스 방정식은 P1V=n1RT1로 표현된다. 여기에서 P1은 제1 블라인드 홀(104) 내의 가스 압력이다. 이때 P1은 대기압이다. V는 제1 블라인드 홀(104)의 부피이다. n은 제1 블라인드 홀(104) 내 가스의 몰수이고, R은 상수이며, T1은 실온이다.
S103: 이송 장치(1) 중의 제어 어셈블리(14)는 복수의 제1 블라인드 홀(104)에 대한 가열을 수행한다. 가열 상태를 유지하며, 이송 기판(10)의 제1 표면에 설치된 연질 고무층(12)의 제1 통공(120)이 마이크로 요소(3) 표면과 접촉하여 밀봉될 때까지 이송 기판(10)을 아래로 이동시킨다. 여기에서 제1 통공(120)은 제1 블라인드 홀(104)의 위치에 일대일 대응하며 연통된다.
구체적으로 도 9c에 도시된 바와 같이, 본 실시예에서 제어 어셈블리(14)는 특정 제1 블라인드 홀(104)에 대해 선택적으로 가열을 수행할 수 있다. 예를 들어 제어 어셈블리(14)는 최우측 제1 블라인드 홀(104)을 제외한 나머지 제1 블라인드 홀(104)에 대해 가열을 수행할 수 있다. 이송 기판(10)의 제1 표면(100) 상에서 마이크로 요소(3)의 투영은 제1 표면(100) 상에서 제1 통공(120)의 투영을 덮는다. 이를 통해 연질 고무층(12)을 마이크로 요소(3)와 밀봉시키고, 제1 블라인드 홀(104)을 하나의 밀폐 공간으로 둘러싸도록 설치할 수 있다. 또한 밀봉성을 보장하기 위해, 연질 고무층(12)과 마이크로 요소(3) 표면이 접촉된 후 다시 약간 하방 압력을 가할 수 있다. 한편으로는 하방 압력을 가하는 단계는 더욱 우수한 밀봉성을 부여할 수 있으며, 다른 한편으로는 연질 고무층(12) 변형을 통해 상이한 높이의 마이크로 요소(3) 간의 높이차에 적응할 수 있다.
이하에서는 이론적 계산 과정을 통해 제1 블라인드 홀(104)과 제1 통공(120) 내 공기에 대한 제어 어셈블리(14) 중 가열체(142)의 가열 작용을 논증한다.
제1 블라인드 홀(104)과 제1 통공(120)이 하나의 사각 프리즘을 구성하며, 이의 바닥 면적은 S=10μm*10μm, 높이는 h0=10μm, 공기 밀도는 ρ0=1.29kg/m3, 공기의 비열용량은 cp=1.005KJ/(kg*k)라고 가정하면, 온도 상승에 필요한 에너지는 E=ρ0*(S*h)*cp*△T이다. 온도가 1K 상승하면, 즉 △T=1K이면, 이에 대응하여 필요한 에너지는 E=1.29645*10-12J이다.
가열체(142)가 제1 두께의 박막 금속이고, 바닥 면적이 S=10μm*10μm인 제1 블라인드 홀(104)을 가득 깔고, 박막 금속의 시트 저항이 Rs라고 가정하면, 전체 가열체의 저항은 r=Rs*L/w이다. 여기에서 L은 가열체(142)의 길이이고, w는 가열체(142)의 폭이다.
제어 어셈블리(14) 중 가열체(142)에 제공하는 전류가 I=1μA=10-6A이고, 가열체(142)에서 생성하는 열에너지를 공기에 전달하는 백분율이 a라고 가정하면, 공기 가열 출력은 하기와 같다.
P=I2*r*a=I2*(Rs*L/w)*a
온도 상승 △T에 필요한 시간 t=E/P=E*w/(I2* Rs*L*a)
변환 후 획득 가능한 시트 저항 Rs=E*w/(I2*t* L*a)
따라서 가열체(142)의 길이(L)와 폭(w)은 동일하게 모두 10μm이다. 온도 상승 1K에 필요한 에너지는 E=1.29645*10-12J, I=10-6A이다. 열전달 효율이 a=50%라고 가정하고, 온도 상승 1K에 필요한 시간은 t=0.5s라고 가정하며, 전술한 공식을 대입하여 계산하면 가열체(142)의 시트 저항(Rs)은 5.18ohm/sq이다.시트 저항은 Rs=ρs/d이고, 여기에서 ρs는 재료의 저항률이고, d는 재료의 두께이다. 경험에 따르면 대략 10nm-20nm 두께의 금속 박막 Au가 이 시트 저항값에 도달할 수 있다. 또는 30nm 두께가량의 금속 Mo가 이 시트 저항에 도달할 수 있다.
전술한 계산에서 언급된 파라미터는 모두 합리적인 수치 범위 내에 있으며 비고적 큰 조절 가능 공간이 있음에 유의한다.예를 들면, 금속 박막의 두께를 조절하여 시트 저항을 조절함으로써, 승온 효율을 조절한다(예를 들어 금속 박막의 두께를 줄여 승온 속도를 높이거나, 또는 금속 박막의 두께를 늘려 승온 속도를 낮춤). 또 다른 예를 들면, 가열 시간을 조절함으로써 상승에 필요한 온도를 조절할 수 있다(예를 들어 가열 시간을 연장하여 가열 온도를 높임). 또한 본 실시예에 있어서 연질 고무층(12)과 마이크로 요소(3) 표면이 접촉하기 전에, 공기 온도를 높여 공기 분자가 제1 블라인드 홀(104)로부터 넘쳐 나오도록 한다. 이때 제1 블라인드 홀(104) 부피(V)가 변하지 않으며, 기압(P1)은 변하지 않고 여전히 대기압과 같으며, 온도는 T2로 상승하고, 공기 분자 몰수는 n2로 하강한다. 이때 단일 제1 블라인드 홀(104) 내 자유 가스 방적식은 P1V=n2RT2로 표현된다. 여기에서 T2>T1, n2<n1이다.
S104: 강온 어셈블리(11)를 이용하여 제1 블라인드 홀(104)의 온도를 강하시킨다. 제1 블라인드 홀(104) 내에 마이크로 진공 챔버를 형성하여 마이크로 요소(3)를 흡착시킨다.
구체적으로 도 9d에 도시된 바와 같이, 본 실시예에서 전술한 단계 S104는 마이크로 요소(3)와 도너 기판(2) 사이의 접착제를 레이저 박리/소결하는 단계를 더 포함한다.
본 실시예에 있어서, 강온 어셈블리(11) 강온 방법은 공랭과 수냉일 수 있다. 예를 들어 이송 기판(10) 제2 표면 (102)에 일정한 온도의 냉기 또는 일정한 온도의 냉수를 불어 흘려 보낸다. 사용하는 냉기 또는 냉수 온도는 실온보다 약간 높아야 하며 그 이후 실온으로 자연 냉각시킨다는 점에 유의한다. 이를 통해 과도한 냉각으로 인해 마이크로 요소(3)를 흡착할 필요가 없는 제1 블라인드 홀(104)(예를 들어 최우측 일측의 제1 블라인드 홀) 내의 기온이 실온보다 낮아 부압 흡인력을 형성하는 것을 방지한다.
본 실시예에 있어서, 제1 블라인드 홀(104) 내 온도는 T1 까지 하강한다. 제1 블라인드 홀(104) 공간이 밀봉 상태에 있기 때문에, 제1 블라인드 홀(104) 내의 공기 분자 몰량은 n2를 유지하며 변하지 않는다. 이때 단일 제1 블라인드 홀(104) 내 자유 가스 방정식은 P2V=n2RT1로 표현된다. 여기에서 T2>T1，n2<n1이다. 기압 P2가 P1보다 작으며, P1은 환경 압력이다. 이때 진공 흡인력을 생성할 수 있으며 진공 흡인력은 마이크로 요소의 중력보다 훨씬 클 수 있고, 나아가 마이크로 요소를 흡착하여 들어올릴 수 있다.
이하에서는 수학 계산을 통해 전술한 결론을 증명한다.
가설: 진공 흡인력은 Fv, 마이크로 요소(3) 중력은 Fg, 제1 통공(120)과 마이크로 요소(3)가 접촉하는 표면적은 S1이다. 마이크로 요소(3)는 육면체 또는 원기둥체에 근사하고, 마이크로 요소(3)와 제1 통공(120)이 접촉하는 일측의 표면적은 S2이다. 마이크로 요소(3) 높이는 h이고, 마이크로 요소(3) 부피는 Vg이며, 중력 가속도는 g이다. 마이크로 요소(3)의 호스트 재료는 질화갈륨이며, 질화갈륨 밀도는 ρ이다.
마이크로 요소(3) 중력 Fg=mg=(ρVg)g=ρ(S2h)g..........(1)
진공 흡인력 Fv=P3S1=(P1-P2)S1..........(2)
Fv/Fg=(P1-P2)S1/(ρ(S2h)g)..........(3)
P1V=n2RT2，P2V=n2RT1이므로, P1/P2=T2/T1이다.
P1-P2=P1(1-P2/P1)=P1(1-T1/T2)..........(4)
전술한 공식 (4)를 공식 (3)에 대입하여 하기 결과를 획득한다.
Fv/Fg=P1(1-T1/T2)S1/(ρ(S2h)g)..........(5)
상온에서 대기압은 P1=1.01*105Pa이고, 질화갈륨 밀도는 ρ=6.15*103kg/m3이고, 중력 가속도는 g=9.8m/s2이고, S1/S2=면적비는 0.5로 설정한다(즉, 제1 통공(120)은 마이크로 요소(3) 표면 면적의 50%를 흡착할 수 있음). 마이크로 요소(3) 높이(즉, 질화갈륨 성장 두께)는 일반적으로 5-6㎛이고, h=5*10-6m를 취한다. 상기모든 항목은 SI 국제 단위이다.실온 T1=20℃=293K를 설정하며, 가열 시 기온이 T2=294K까지 상승한다고 가정한다. 모든 수치를 공식에 대입하여 Fv/Fg=569.5를 획득할 수 있다. 즉, 온도가 1K 상승하면 진공 흡인력은 중력의 569.5배이다. 가열 시 5℃ 상승한다고 가정하면 T2=298K이며, 대입하면 Fv/Fg=2811.5를 획득할 수 있다. 즉 온도가 5℃ 상승하면, 진공 흡인력은 중력의 2811.5배이다.진공 흡인력은 중력보다 훨씬 크다. 하나의 아주 작은 미세 공간 내에서도 매우 강한 압력을 생성할 수 있다.
또한 본 실시예에 있어서, 제어 어셈블리(14)는 최우측 제1 블라인드 홀(104)을 가열하지 않는다. 따라서 최우측 제1 블라인드 홀(104)에는 진공 흡인력이 생성되지 않으므로 마이크로 요소(3)도 흡착할 수 있다.
S105: 마이크로 요소(3)를 수신 기판(4)으로 대량 이송하고, 마이크로 요소(3)의 다른 한 표면은 수신 기판(4)과 접촉한다.
구체적으로, 도 9e에 도시된 바와 같이, 본 실시예에 있어서 수신 기판(4)은 임시 기판, TFT 백플레인 등을 포함한다.
S106: 제어 어셈블리(14)는 복수의 제1 블라인드 홀(104)을 가열하며, 제1 블라인드 홀(104)은 마이크로 요소(3)를 방출한다.
구체적으로, 도 9f에 도시된 바와 같이, 본 실시예에 있어서 전술한 단계 S106에서 제1 블라인드 홀(104) 내의 온도를 T3으로 가열할 수 있다. T3은 T2보다 클 수 있다. 제1 블라인드 홀(104) 내부에 정압이 생성되며, 기압의 힘은 외부를 향한다. 이때 단일 제1 블라인드 홀(104) 내 자유 가스 방정식은 P3V=n2RT3로 표현된다. 단계 S103 중의 가스 방정식 P1V=n2RT2와의 비교에서 알 수 있듯이, T3 >T2이므로 P3>P1이다. 즉, 제1 블라인드 홀(104) 내 기압이 실내 기압보다 크고, 기압의 힘이 외부를 향하므로 마이크로 요소(3)를 방출한다.
또한 본 출원에서 전술한 단계 S106 이전에, 본 출원에서 제공하는 이송 방법은 마이크로 요소(3)를 고정하기 위해 수신 기판(4)의 소정 위치에 접착제를 디스펜싱(dispensing)하는 단계를 더 포함한다.
상기 내용을 요약하면, 종래 기술과 비교할 때 본 출원에서 제공하는 마이크로 요소의 이송 장치는 제어 어셈블리를 채택하였다. 상기 제어 어셈블리는 각 이송 기판 상에서 제1 블라인드 홀 내의 가스 온도를 독립적으로 제어할 수 있다. 또한 제1 블라인드 홀이 선정한 마이크로 요소를 흡착 또는 방출하도록 선택적으로 제어하여, 대량 이송 과정에서 각 마이크로 요소에 대한 개별적인 조작을 구현할 수 있다. 또한 제1 블라인드 홀의 형상과 크기 등을 설계함으로써, 이송 장치가 상이한 크기의 마이크로 요소를 흡착하도록 만들 수 있다. 또한 이송 기판과 마이크로 요소가 접촉하는 한 면에는 연질 고무층이 더 설치된다. 연질 고무층은 변형능을 가지고 있다. 이송 장치가 하방 압력을 가하고 마이크로 요소를 흡착할 때, 한편으로는 연질 고무층이 일정한 완충력을 제공하여 마이크로 요소를 보호한다. 다른 한편으로는 연질 고무층이 우수한 기밀성을 제공한다. 다른 측면에서 연질 고무층은 이송 장치가 약간의 높이차가 있는 마이크로 요소를 동시에 흡착하도록 만들 수 있다.

Claims (20)

  1. 마이크로 요소의 이송 장치에 있어서,
    등지도록 설치된 제1 표면과 제2 표면을 포함하는 이송 기판-상기 이송 기판의 상기 제1 표면에는 복수의 제1 블라인드 홀이 설치됨-; 및
    각 상기 제1 블라인드 홀 내의 가스 온도를 독립적으로 제어하여, 상기 제1 블라인드 홀이 선정한 상기 마이크로 요소를 흡착 또는 방출하도록 제어하는 제어 어셈블리가 포함되는 마이크로 요소의 이송 장치.
  2. 제1항에 있어서,
    상기 이송 장치는,
    상기 이송 기판의 상기 제1 표면을 덮는 연질 고무층을 더 포함하며, 상기 연질 고무층은 상기 제1 블라인드 홀에 대응하는 위치에 제1 통공이 설치되고, 상기 연질 고무층은 상기 마이크로 요소의 표면과 접촉하는 데 사용되는 마이크로 요소의 이송 장치.
  3. 제2항에 있어서,
    상기 제1 블라인드 홀과 상기 제1 통공이 서로 연결되는 일측은 크기가 동일한 마이크로 요소의 이송 장치.
  4. 제2항에 있어서,
    상기 제어 어셈블리는 상기 제1 블라인드 홀이 선정한 상기 마이크로 요소를 흡착 또는 방출하도록 선택적으로 제어하는 데 사용되고, 상기 제어 어셈블리는,
    복수의 가열체-각 상기 제1 블라인드 홀은 하나의 상기 가열체에 대응함-;
    복수의 가열 회로-각 상기 가열 회로는 하나의 가열체에 대응하도록 연결되며, 상기 가열체에 전류를 제공하는 데 사용됨-; 및
    복수의 상기 가열 회로를 각각 연결하여 각 상기 가열 회로의 작업 여부를 독립적으로 제어하는 데 사용되는 제어 회로를 포함하는 마이크로 요소의 이송 장치.
  5. 제4항에 있어서,
    상기 가열체는 상기 이송 기판의 상기 제1 블라인드 홀의 바닥부 및/또는 측벽에 위치하는 마이크로 요소의 이송 장치.
  6. 제4항에 있어서,
    상기 가열체는 상기 이송 기판의 상기 제2 표면에 위치하며, 상기 제1 블라인드 홀과 일대일 대응하는 마이크로 요소의 이송 장치.
  7. 제4항에 있어서,
    상기 제어 어셈블리는,
    상기 가열 회로 및 상기 제어 회로 중 적어도 하나를 패키징하고 보호하는 데 사용되는 패키징층을 더 포함하는 마이크로 요소의 이송 장치.
  8. 제7항에 있어서,
    상기 가열 회로, 상기 제어 회로는 상기 이송 기판의 상기 제1 표면에 위치하고, 상기 패키징층은 상기 이송 기판의 상기 제1 표면과 상기 연질 고무층 사이에 위치하며, 상기 가열 회로와 상기 제어 회로를 덮는 마이크로 요소의 이송 장치.
  9. 제7항에 있어서,
    상기 가열 회로, 상기 제어 회로는 상기 이송 기판의 상기 제2 표면에 위치하고, 상기 패키징층은 상기 제2 표면에 위치하며, 상기 가열 회로와 상기 제어 회로를 덮는 마이크로 요소의 이송 장치.
  10. 제9항에 있어서,
    상기 가열체와 상기 패키징층은 모두 상기 이송 기판의 상기 제2 표면에 위치하고, 상기 이송 기판의 상기 제2 표면 상에는 복수의 제2 블라인드 홀이 설치되고, 상기 제2 블라인드 홀은 인접한 2개의 상기 제1 블라인드 홀 사이에 위치하는 마이크로 요소의 이송 장치.
  11. 제7항에 있어서,
    상기 패키징층과 상기 가열체는 각각 상기 이송 기판의 등지는 양측에 위치하고, 상기 이송 기판에는 상기 이송 기판의 상기 제2 표면으로부터 이송 기판 내부를 향해 연장되는 제2 통공과 제3 통공이 더 설치되고, 상기 가열체와 상기 가열 회로는 각각 상기 제2 통공과 상기 제3 통공의 양측에 위치하고, 상기 제2 통공과 상기 제3 통공 내에 도전 재료를 채워, 상기 가열체가 상기 도전 재료에 의해 상기 가열체와 연결되는 마이크로 요소의 이송 장치.
  12. 제7항에 있어서,
    상기 이송 장치는 대향 기판을 더 포함하고, 상기 대향 기판은 상기 이송 기판의 상기 제2 표면을 향한 제3 표면을 포함하고, 상기 가열체와 상기 패키징층은 상기 제3 표면에 형성되고, 상기 대향 기판과 상기 이송 기판 사이는 접착층 또는 본딩층에 의해 연결되는 마이크로 요소의 이송 장치.
  13. 제12항에 있어서,
    상기 제1 블라인드 홀은 상기 이송 기판의 상기 제1 표면과 상기 제2 표면을 관통하는 마이크로 요소의 이송 장치.
  14. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 블라인드 홀 또는 상기 제1 통공은 상기 제1 표면에서의 투영이 다면형 또는 곡면형 중 어느 하나이고, 여기에서 상기 다면형은 사각형, 사다리꼴, 오각형, 육각형 중 어느 하나이고, 상기 곡면형은 둥근 모서리 직사각형, 원형, 타원형 중 어느 하나인 마이크로 요소의 이송 장치.
  15. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 제1 블라인드 홀 또는 상기 제1 통공은 상기 제1 표면과 수직인 표면 상에서의 투영이 다면형 또는 곡면형 중 어느 하나이고, 여기에서 상기 다면형은 사각형, 사다리꼴, 오각형, 육각형 중 어느 하나이고, 상기 곡면형은 둥근 모서리 직사각형, 원형, 타원형 중 어느 하나인 마이크로 요소의 이송 장치.
  16. 제1항 내지 제13항 중 어느 한 항에 있어서,
    상기 이송 장치는, 상기 제1 블라인드 홀 내의 온도를 제1 온도로 강하시키는 데 사용되는 강온 어셈블리를 더 포함하고, 상기 제1 온도는 상기 이송 장치가 위치한 환경 온도보다 높거나 같은 마이크로 요소의 이송 장치.
  17. 제4항에 있어서,
    상기 가열 회로는 스위치 트랜지스터, 구동 트랜지스터 및 구동 트랜지스터 양단에 병렬로 연결된 스토리지 커패시턴스를 포함하고, 상기 스위치 트랜지스터는 제1 제어단, 제1단 및 제2단을 포함하고, 상기 구동 트랜지스터는 제2 제어단, 제3단 및 제4단을 포함하고, 여기에서 상기 제1단은 상기 제2 제어단과 연결되고, 상기 제3단은 상기 가열체의 일단과 연결되는 마이크로 요소의 이송 장치.
  18. 제4항에 있어서,
    상기 제어 회로는 복수의 스캔 라인, 복수의 데이터 라인, 복수의 제1 전원 전압 라인 및 복수의 제2 전원 전압 라인을 포함하고, 여기에서 각 상기 스캔 라인은 복수의 동일 행에 위치한 상기 가열 회로의 상기 스위치 트랜지스터의 상기 제1 제어단과 연결되며, 상기 제1 제어단에 스캔 전압을 제공하는 데 사용되고, 각 상기 데이터 라인은 복수의 동일 열에 위치한 상기 가열 회로의 상기 스위치 트랜지스터의 상기 제2단과 연결되며, 상기 제2단에 데이터 전압을 제공하는 데 사용되고, 각 상기 제1 전원 전압 라인은 동일 열에 위치한 복수의 상기 구동 트랜지스터의 상기 제4단에 연결되며, 상기 제4단에 제1 전원 전압을 제공하는 데 사용되고, 각 상기 제2 전원 전압 라인은 동일 행에 위치한 복수의 상기 가열체의 일단에 연결되며, 상기 가열체의 일단에 제2 전원 전압을 제공하는 데 사용되는 마이크로 요소의 이송 장치.
  19. 마이크로 요소의 이송 방법에 있어서,
    복수의 마이크로 요소가 설치된 도너 기판을 제공하는 단계; 및
    이송 장치를 제공하고, 상기 이송 장치 중의 이송 기판의 제1 표면이 도너 기판을 향하고, 상기 제1 표면 상에 설치된 제1 블라인드 홀은 상기 마이크로 요소와 정렬시키는 단계;
    상기 이송 장치 중의 제어 어셈블리가 복수의 상기 제1 블라인드 홀을 가열하고, 가열 상태를 유지하며 상기 이송 기판 제1 표면에 설치된 연질 고무층의 제1 통공이 대응하는 상기 마이크로 요소 표면과 접촉하여 밀봉될 때까지, 상기 이송 기판을 아래로 이동시키는 단계-여기에서 상기 제1 통공은 상기 제1 블라인드 홀의 위치와 일대일 대응하도록 연통됨-;
    상기 제1 블라인드 홀의 온도를 강하시키고, 상기 제1 블라인드 홀 내에 마이크로 진공 챔버를 형성하여, 상기 마이크로 요소를 흡착하는 단계;
    상기 마이크로 요소를 수신 기판까지 대량 이송하며, 상기 마이크로 요소의 다른 한 표면이 상기 수신 기판과 접촉하는 단계; 및
    상기 제어 어셈블리가 상기 복수의 제1 블라인드 홀을 가열하고, 상기 제1 블라인드 홀이 상기 마이크로 요소를 방출하는 단계를 포함하는 마이크로 요소의 이송 방법.
  20. 제19항에 있어서,
    상기 제1 블라인드 홀의 온도를 강하시키는 단계는,
    강온 어셈블리를 이용하여 제1 블라인드 홀의 온도를 강하시키거나; 또는
    상기 이송 기판의 제2 표면에 일정한 온도의 냉기 또는 일정한 온도의 냉수를 불어 흘려 보내는 단계를 포함하고, 여기에서 상기 냉기 또는 냉수의 온도는 환경 온도보다 높은 마이크로 요소의 이송 방법.
KR1020217017857A 2018-11-29 2019-09-27 마이크로 요소의 이송 장치 및 이송 방법 KR102587706B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811446270.X 2018-11-29
CN201811446270.XA CN111244007B (zh) 2018-11-29 2018-11-29 一种微元件的转移装置
PCT/CN2019/108557 WO2020108076A1 (zh) 2018-11-29 2019-09-27 一种微元件的转移装置及转移方法

Publications (2)

Publication Number Publication Date
KR20210093942A true KR20210093942A (ko) 2021-07-28
KR102587706B1 KR102587706B1 (ko) 2023-10-12

Family

ID=70853720

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217017857A KR102587706B1 (ko) 2018-11-29 2019-09-27 마이크로 요소의 이송 장치 및 이송 방법

Country Status (3)

Country Link
KR (1) KR102587706B1 (ko)
CN (1) CN111244007B (ko)
WO (1) WO2020108076A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4122542A1 (en) 2021-07-19 2023-01-25 Lg Electronics Inc. Mask apparatus

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111341703B (zh) * 2020-04-07 2023-03-31 浙江大学 热控可编程气压式转印印章及转印方法
TWI754454B (zh) * 2020-11-16 2022-02-01 友達光電股份有限公司 轉移工具及轉移方法
CN113690171A (zh) * 2021-09-08 2021-11-23 南方科技大学 一种Micro-LED芯片的巨量转移方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098269A (ja) * 2008-10-20 2010-04-30 Sharp Corp 半導体レーザ素子の移載装置、これを備える接合装置および移載装置を用いる半導体レーザ素子の移載方法
CN107863316A (zh) * 2017-11-06 2018-03-30 上海天马微电子有限公司 Micro LED转运装置、转运方法及其制作方法
JP2018060993A (ja) * 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置
KR20200015071A (ko) * 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사헤드

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8912045B2 (en) * 2012-06-12 2014-12-16 International Business Machines Corporation Three dimensional flip chip system and method
JP6171316B2 (ja) * 2012-11-30 2017-08-02 大日本印刷株式会社 剥離装置および剥離方法
CN106229287B (zh) * 2016-09-30 2019-04-05 厦门市三安光电科技有限公司 用于转移微元件的转置头及微元件的转移方法
US10217729B2 (en) * 2016-09-30 2019-02-26 Intel Corporation Apparatus for micro pick and bond
US10978332B2 (en) * 2016-10-05 2021-04-13 Prilit Optronics, Inc. Vacuum suction apparatus
CN106601657B (zh) * 2016-12-12 2019-12-17 厦门市三安光电科技有限公司 微元件的转移系统、转移方法、制造方法、装置和电子设备
CN107146769B (zh) * 2017-05-23 2019-10-25 深圳市华星光电技术有限公司 微发光二极管的转移设备及转移方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010098269A (ja) * 2008-10-20 2010-04-30 Sharp Corp 半導体レーザ素子の移載装置、これを備える接合装置および移載装置を用いる半導体レーザ素子の移載方法
JP2018060993A (ja) * 2016-09-29 2018-04-12 東レエンジニアリング株式会社 転写方法、実装方法、転写装置、及び実装装置
CN107863316A (zh) * 2017-11-06 2018-03-30 上海天马微电子有限公司 Micro LED转运装置、转运方法及其制作方法
KR20200015071A (ko) * 2018-08-02 2020-02-12 (주)포인트엔지니어링 마이크로 led 전사헤드

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4122542A1 (en) 2021-07-19 2023-01-25 Lg Electronics Inc. Mask apparatus

Also Published As

Publication number Publication date
CN111244007A (zh) 2020-06-05
CN111244007B (zh) 2022-10-28
KR102587706B1 (ko) 2023-10-12
WO2020108076A1 (zh) 2020-06-04

Similar Documents

Publication Publication Date Title
KR102587706B1 (ko) 마이크로 요소의 이송 장치 및 이송 방법
TWI667691B (zh) 用於轉移微元件的轉置頭及微元件的轉移方法
TWI697093B (zh) 微元件的轉移方法、微元件裝置的製造方法、微元件裝置及電子設備
JP7154227B2 (ja) Ｌｅｄ－ｏｌｅｄハイブリッド自己発光ディスプレイ
US10217729B2 (en) Apparatus for micro pick and bond
CN107924964B (zh) 发光面板及制备此类发光面板的方法
US11631601B2 (en) Transfer head for transferring micro element and transferring method of micro element
US9281451B2 (en) Light emitting element and fabricating method thereof
US11362072B2 (en) Light emitting diodes having different shapes with each having corresponding shape with respective pixel defining layer openings and a transfer method thereof
JP6074542B2 (ja) 発光素子パッケージ、バックライトユニット、照明装置及び発光素子パッケージの製造方法
US20220223754A1 (en) Method for manufacturing micro led display, and micro led display using same
CN106449498B (zh) 用于转移微元件的转置头及微元件的转移方法
US20220416125A1 (en) Display apparatus using micro led and manufacturing method therefor
CN113785390A (zh) 微led吸附体、使用其的微led显示器制作方法及微led显示器
CN109494216A (zh) 堆叠结构微型led显示器
CN109449146A (zh) 堆叠结构微型led显示器的制备方法
CN109300886B (zh) 一种六边形芯片平面级联显示屏及其生产工艺
CN111244009A (zh) 微元件的转移装置
CN103972042B (zh) 芯片型红外线发射器封装件
TWI707821B (zh) 微型流體致動器
CN117712007A (zh) 缓冲装置及转移装置
WO2020073425A1 (zh) 发光二极管微器件及显示面板
CN116314477A (zh) 一种发光芯片的巨量转移方法及显示装置
KR20230160286A (ko) 발광 소자 패키지 및 디스플레이 장치
TW201806194A (zh) Ｌｅｄ顏色變換用結構體及包括其之ｌｅｄ封裝

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early publication
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right