KR20210084638A - 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치 - Google Patents

디스플레이 기판, 디스플레이 패널 및 디스플레이 장치 Download PDF

Info

Publication number
KR20210084638A
KR20210084638A KR1020217018899A KR20217018899A KR20210084638A KR 20210084638 A KR20210084638 A KR 20210084638A KR 1020217018899 A KR1020217018899 A KR 1020217018899A KR 20217018899 A KR20217018899 A KR 20217018899A KR 20210084638 A KR20210084638 A KR 20210084638A
Authority
KR
South Korea
Prior art keywords
sub
pixel
display area
pixels
area
Prior art date
Application number
KR1020217018899A
Other languages
English (en)
Other versions
KR102626540B1 (ko
Inventor
콴 리우
쑤 친
루 장
미아오 창
시밍 후
젠젠 한
Original Assignee
쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디. filed Critical 쿤산 고-비젼녹스 옵토-일렉트로닉스 씨오., 엘티디.
Publication of KR20210084638A publication Critical patent/KR20210084638A/ko
Application granted granted Critical
Publication of KR102626540B1 publication Critical patent/KR102626540B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H01L27/3218—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2074—Display of intermediate tones using sub-pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H01L27/3227—
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Sustainable Development (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 출원은 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치를 제공한다. 디스플레이 기판은 표시 영역 및 표시 영역을 적어도 부분적으로 둘러싸는 베젤 영역을 포함하며, 표시 영역은 제 1 표시 영역 및 제 2 표시 영역을 포함하고, 제 1 표시 영역의 광 투과율은 제 2 표시 영역보다 크다. 표시 영역에는 제 1 방향을 따라 배치된 복수의 픽셀 그룹이 설치되고, 각각의 상기 픽셀 그룹은 제 1 서브 픽셀 그룹 및 제 2 서브 픽셀 그룹을 포함하거나, 또는 제 2 서브 픽셀 그룹만을 포함한다. 상기 제 1 서브 픽셀 그룹은 하나 이상의 상기 제 1 서브 픽셀을 포함하고, 상기 제 2 서브 픽셀 그룹은 하나 이상의 상기 제 2 서브 픽셀을 포함하며, 동일한 픽셀 그룹은 복수의 서브 픽셀을 포함하는 경우, 복수의 상기 서브 픽셀은 제 2 방향을 따라 간격을 두고 배치된다. 상기 표시 영역에는 서브 픽셀을 구동하기 위한 픽셀 회로가 배치되며; 상기 베젤 영역에는 2 개 이상의 출력 단자를 갖는 EM 신호 제어 회로가 배치되고, 상기 EM 신호 제어 회로의 각 출력 단자는 하나의 픽셀 그룹에서의 적어도 일부 서브 픽셀의 픽셀 회로에 전기적으로 연결된다.

Description

디스플레이 기판, 디스플레이 패널 및 디스플레이 장치
본 출원은 디스플레이 기술 분야에 관한 것으로서, 특히, 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치에 관한 것이다.
관련 출원
본 출원은 출원일자 2019년 3월 29일자, 중국출원번호 201910250700.9, 명칭 "디스플레이 기판, 디스플레이 패널 및 디스플레이 장치"에 기초한 우선권의 이익을 주장하며, 해당 중국 특허 출원의 문헌에 개시된 모든 내용은 본 명세서의 일부로서 포함시킨다.
전자 장치의 빠른 발전으로, 스크린-투-바디 비율(screen-to-body ratio)에 대한 사용자의 요구는 점점 높아졌고, 따라서 업계에서 플스크린 디스플레이를 구비한 전자 장치는 점점 더 많은 주목을 받고 있다. 휴대폰, 태블릿 등과 같은 종래의 전자 장치에서, 디스플레이 스크린에는 전면 카메라, 이어 피스 및 적외선 감지 부품 등을 집적할 필요가 있으므로, 일반적으로 디스플레이 스크린에는 노치(Notch)가 제공될 수 있음으로써 노치 영역에 카메라, 이어 피스 및 적외선 감지 부품 등을 설치하지만, 노치 영역이 화면을 표시하는데 사용될 수 없다. 또는, 촬영 기능을 구현할 필요가 있는 전자 장치의 경우, 스크린에는 개구부를 제공하는 방식으로 외부 광선이 스크린 상의 개구부를 통과하여 스크린 아래에 위치한 감광 소자에 들어가도록 할 수 있다. 그러나, 이들 전자 장치는 전체 스크린의 모두 영역에 화면을 표시할 수 없으며, 예를 들어, 카메라 영역에 화면을 표시할 수 없기 때문에, 진정한 의미의 플 스크린 디스플레이를 구비한 전자 장치가 아닌다.
본 출원의 실시예의 제 1 측면은 표시 영역 및 상기 표시 영역을 적어도 부분적으로 둘러싸는 베젤 영역(bezel area)을 포함하는 디스플레이 기판을 제공한다. 상기 표시 영역은 제 1 표시 영역 및 제 2 표시 영역을 포함하되, 상기 제 1 표시 영역의 광 투과율은 상기 제 2 표시 영역의 광 투과율보다 크며; 상기 표시 영역 내에는 제 1 방향을 따라 배치된, 복수의 서브 픽셀로 구성된 복수의 픽셀 그룹이 설치되고, 상기 복수의 서브 픽셀은 하나 이상의 제 1 서브 픽셀 및 하나 이상의 제 2 서브 픽셀을 포함한다. 상기 복수의 픽셀 그룹 중 적어도 하나는 상기 제 1 표시 영역에 위치한 제 1 서브 픽셀 그룹 및 상기 제 2 표시 영역에 위치한 제 2 서브 픽셀 그룹을 포함하고, 상기 복수의 픽셀 그룹 중 적어도 다른 하나는 상기 제 2 표시 영역에 위치한 제 2 서브 픽셀 그룹만을 포함하며; 상기 제 1 서브 픽셀 그룹은 하나 이상의 상기 제 1 서브 픽셀을 포함하고, 상기 제 2 서브 픽셀 그룹은 하나 이상의 상기 제 2 서브 픽셀을 포함하며; 동일한 픽셀 그룹은 복수의 서브 픽셀을 포함하는 경우, 상기 복수의 서브 픽셀은 제 2 방향을 따라 간격을 두고 배치된다.
상기 표시 영역 내에는 상기 서브 픽셀을 구동하기 위한 픽셀 회로가 배치되며; 상기 베젤 영역 내에는 하나 이상의 EM 신호 제어 회로가 배치되고, 각 상기 EM 신호 제어 회로의 출력 단자 수는 m이고, 여기서, m은 2보다 큰 정수이며; 각 상기 출력 단자는 하나의 상기 픽셀 그룹에서의 적어도 일부 상기 서브 픽셀의 상기 픽셀 회로에 전기적으로 연결된다.
일 실시예에서, 상기 제 1 서브 픽셀 그룹은 2 개의 상기 제 1서브 픽셀을 포함하되, 각 상기 제 1 서브 픽셀은 하나의 상기 픽셀 회로에 대응된다. 상기 베젤 영역은 상기 표시 영역의 대향된 양측에 위치한 서브 베젤 영역을 포함하며; 2 개의 상기 서브 베젤 영역은 제 3 방향을 따라 연장되고, 2 개의 상기 서브 베젤 영역 내에는 각각 상기 제 1 서브 픽셀 그룹에 대응하는 EM 신호 제어 회로가 배치된다. 상기 제 1 서브 픽셀 그룹에서의 각 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 해당 제 1 서브 픽셀에 보다 가까운 상기 서브 베젤 영역 내에 위치한 상기 EM 신호 제어 회로에 전기적으로 연결된다.
불 출원의 실시예는 상기 디스플레이 기판 및 패키지 구조를 포함하는 디스플레이 패널을 더 제공하며;
상기 패키지 구조는 적어도 상기 제 2 표시 영역을 덮는 편광판을 포함하며;
상기 편광판은 상기 제 1 표시 영역을 덮지 않는다.
본 출원의 실시예는 소자 영역을 구비하는 장치 본체;
상기 장치 본체를 덮는 상기 디스플레이 패널을 포함하는 디스플레이 장치를 더 제공하며;
여기서, 상기 소자 영역은 상기 제 1 표시 영역 아래에 위치하고, 상기 소자 영역에는 상기 제 1 표기 영역을 통과하여 광선을 방출하거나 수집하기 위한 감광 소자가 설치된다.
본 출원의 실시예에 의해 제공된 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치에서, 표시 영역은 제 1 표시 영역 및 제 2 표시 영역을 포함하되, 제 1 표시 영역의 광 투과율이 제 2 표시 영역의 광 투과율보다 크며, 이로써, 감광 소자는 제 1 표시 영역의 아래에 설치됨으로써 외부 입사광이 제 1 표시 영역을 통과하여 감광 소자에 입사하도록 할 수 있으므로 감광 소자가 정상적으로 작동하도록 보장하는 동시에, 풀스크린 디스플레이를 구현한다.
베젤 영역에 설치된 각 EM 신호 제어 회로의 출력 단자 수는 m이고, m은 2보다 큰 정수이다. 각 출력 단자는 하나의 픽셀 그룹에서의 서브 픽셀의 적어도 일부에 대응하는 픽셀 회로에 전기적으로 연결될 수 있으며, 즉, 하나의 EM 신호 제어 회로는 2 개 이상의 픽셀 그룹에서의 서브 픽셀의 픽셀 회로를 제어할 수 있어, 베젤 영역에서의 EM 신호 제어 회로 수를 줄일 수 있으며, 이에 따라 베젤 영역의 크기를 줄일 수 있다. 디스플레이 기판의 크기가 일정한 경우, 보다 큰 표시 영역은 제공될 수 있으므로 사용자 경험을 더욱 향상시킬 수 있다.
도 1은 본 출원의 일 실시예에 따른 디스플레이 기판의 상면을 나타내는 도면이다.
도 2는 일 실시예에 따른 도 1에 도시된 디스플레이 기판의 서브 픽셀의 배열의 일부를 나타내는 도면이다.
도 3은 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 픽셀 회로와 EM 신호 제어 회로의 연결을 나타내는 도면이다.
도 4는 또 다른 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 픽셀 회로와 EM 신호 제어 회로의 배치를 나타내는 도면이다.
도 5는 또 다른 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 픽셀 회로와 EM 신호 제어 회로의 배치를 나타내는 도면이다.
도 6은 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 제 1 표시 영역(10)의 제 1 픽셀 및 제 1 픽셀에 대응하는 픽셀 회로의 배치를 나타내는 도면이다.
도 7은 또 다른 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 제 1 표시 영역(10)의 제 1 픽셀 및 제 1 픽셀에 대응하는 픽셀 회로의 배치를 나타내는 도면이다.
도 8은 또 다른 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 제 1 표시 영역(10)의 제 1 픽셀 및 제 1 픽셀에 대응하는 픽셀 회로의 배치를 나타내는 도면이다.
도 9는 또 다른 일 실시예에 따른 도 1에 도시된 디스플레이 기판의 서브 픽샐의 배열의 일부를 나타내는 도면이다.
도 10은 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 기판 상에 제 1 전극에 의해 형성된 투영을 나타내는 도면이다.
도 11은 또 다른 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 기판 상에 제 1 전극에 의해 형성된 투영을 나타내는 도면이다.
도 12는 또 다른 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 기판 상에 제 1 전극에 의해 형성된 투영을 나타내는 도면이다.
도 13은 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 도전층을 통해 서로 연결된 평면 전극과 로우 레벨 전원 신호선을 나타내는 도면이다.
도 14는 일 실시예에 따른 도 1에 도시된 디스플레이 기판에서, 제 1 표시 영역의 제 1 서브 픽셀 및 제 2 표시 영역의 제 2 서브 픽셀의 배열의 일부를 나타내는 도면이다.
여기에서, 예시적인 실시예들에 대하여 상세하게 설명하고자 하며, 그 예시는 첨부된 도면에 도시되어 있다. 이하의 설명은 첨부된 도면에 관련될 경우, 특별히 설명하지 않는 한, 상이한 도면에서 동일한 번호는 동일하거나 유사한 구성 요소를 나타낸다. 이하의 예시적 실시예들에서 설명된 실시 양태들은 본 출원과 일치한 모든 실시 양태들을 나타내지 않는다. 반대로, 이들은 첨부된 청구범위에 상세히 설명된, 본 출원의 일부 양태들과 일치하는 장치에 대한 예시에 불과하다.
배경 기술에서 언급한 기술에 관련된 전자 장치의 디스플레이 스크린에는 노치 영역이 제공됨으로써, 카메라, 이어 피스, 적외선 감지 부품 등과 같은 감광 소자가 노치 영역에 설치되며, 외부 광선이 노치 영역을 통과하여 감광 소자에 들어간다. 그러나, 노치 영역에는 화면을 표시할 수 없으므로 진정한 의미의 풀스크린이 아닌다. 또한, 표시 영역을 둘러싸는 베젤 영역에는 EM 신호 제어 회로, 스캔 제어 회로 등과 같은 디스플레이 스크린을 구동하기 위한구동 회로가 배치되어 있는 이유로, 관련된 기술을 사용한 전자 장치의 구동 회로는 보다 복잡하여 베젤 영역의 폭이 넓어지도록 하며, 이에 따라, 전자 장치의 크기가 일정할 경우, 표시 영역의 면적이 작아지도록 하여 전자 장치의 미관과 사용자 경험에 영향을 미친다.
이하, 첨부된 도면을 참조하여 본 출원의 실시예들에 따른 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치에 대해 상세하게 설명하고자 한다. 충돌이 없는 전제하에, 아래에 개시된 실시예 및 실시 양태의 특징은 상호 보완되거나 결합될 수 있다
본 출원의 실시예는 디스플레이 기판을 제공한다. 도 1을 참조하면, 디스플레이 기판(100)은 표시 영역(1) 및 표시 영역(1)을 적어도 부분적으로 둘러싸는 베젤 영역(2)을 포함한다. 표시 영역(1)은 제 1 표시 영역(10) 및 제 2 표시 영역(20)을 포함하되, 제 1 표시 영역(10)의 광 투과율은 제 2 표시 영역의 광 투과율보다 크다.
도 2를 참조하면, 표시 영역(1) 내에는 제 1 방향을 따라 배치된, 복수의 서브 픽셀로 구성된 복수의 픽셀 그룹(30)이 배치되고, 상기 복수의 서브 픽셀은 하나 이상의 제 1 서브 픽셀(311) 및 하나 이상의 제 2 서브 픽셀(321)을 포함한다. 상기 복수의 픽셀 그룹(30) 중 적어도 하나는 제 1 표시 영역(10)에 위치한 제 1 서브 픽셀 그룹(31) 및 제 2 표시 영역(20)에 위치한 제 2 서브 픽셀 그룹(32)을 포함하고, 상기 복수의 픽셀 그룹 중 적어도 다른 하나는 제 2 표시 영역(20)에 위치한 제 2 서브 픽셀 그룹(32)만을 포함한다. 제 1 서브 픽셀 그룹(30)은 하나 이상의 상기 제 1 서브 픽셀(311)을 포함하고, 제 2 서브 픽셀 그룹(32)은 하나 이상의 상기 제 2 서브 픽셀(321)을 포함한다. 동일한 픽셀 그룹(30)은 복수의 서브 픽셀(제 1 서브 픽셀(311) 및 제 2 서브 픽셀(321)을 포함하거나, 또는 제 2 서브 픽셀(321)만을 포함함)을 포함할 경우, 복수의 서브 픽셀은 제 2 방향을 따라 간격을 두고 배치된다. 동일한 픽셀 그룹(30)에서, 제 1 서브 픽셀(311)의 제 2 방향에 따른 크기는 제 2 서브 픽셀(321)의 제 2 방향에 따른 크기보다 클 수 있다. 동일한 픽셀 그룹(30)에서, 제 1 서브 픽셀(311)의 제 1 방향에 따른 크기는 제 2 서브 픽셀(321)의 제 1 방향에 따른 크기와 대채로 동일할 수 있다. 복수의 픽셀 그룹(30)은 제 1 방향을 따라 간격을 두고 배치된다.
도 3 내지 도 5를 참조하면, 표시 영역(1) 내에는 표시 영역(1)에서의 각 서브 픽셀을 구동하기 위한 픽셀 회로(50)가 배치되며, 베젤 영역(2) 내에는 하나 이상의 EM 신호 제어 회로(40)가 배치되고, 각 EM 신호 제어 회로(40)의 출력 단자 수는 m이고, 여기서, m은 2보다 큰 정수이다. 각 출력 단자(41)는 하나의 픽셀 그룹(30)에서의 적어도 일부 서브 픽셀의 픽셀 회로(50)에 전기적으로 연결된다.
EM 신호 제어 회로(40)는 발광 신호를 픽셀 회로(50)로 제공하도록 구성되며, 픽셀 회로(50)는 EM 신호 제어 회로(40)에 의해 제공된 발광 신호를 수신한 후에, 해당 서브 픽셀을 발광시키도록 제어한다. 여기서, 베젤 영역(2) 내에는 설치된 EM 신호 제어 회로(40)는 트레이스(traces) (60)를 통해 동일한 픽셀 그룹(30)에서의 서브 픽셀에 연결될 수 있다.
본 출원의 실시예에 의해 제공된 디스플레이 기판(100)에서, 표시 영역(1)은 제 1 표시 영역(10) 및 제 2 표시 영역(20)을 포함하되, 제 1 표시 영역(10)의 광 투과율이 제 2 표시 영역(20)의 광 투과율보다 큰다. 이로써, 감광 소자는 제 1 표시 영역(10) 아래에 설치됨으로써, 외부 입사광이 제 1 표시 영역(10)을 통과하여 감광 소자에 입사하도록 할 수 있으므로 감광 소자가 정상적으로 작동하도록 보장하는 동시에, 디스플레이 패널(100)의 풀스크린 디스플레이를 구현한다. 베젤 영역(2)에 배치된 각 EM 신호 제어 회로(40)의 출력 단자(41) 수는 m이고, m은 2보다 큰 정수이다. 각 출력 단자(41)는 하나의 픽셀 그룹(30)에서의 서브 픽셀의 적어도 일부에 대응하는 픽셀 회로에 전기적으로 연결될 수 있으며, 즉, 하나의 EM 신호 제어 회로(40)는 2 개 이상(예를 들어 3 개, 4 개, 5 개 등이 될 수 있음)의 픽셀 그룹에서의 서브 픽셀의 픽셀 회로를 제어할 수 있으므로 베젤 영역(2))에서의 EM 신호 제어 회로(40) 수를 줄일 수 있으며, 이로써 베젤 영역(2)의 크기를 줄일 수 있다. 이로써, 디스플레이 기판(100)의 크기가 일정할 경우, 보다 큰 표시 영역(1)은 제공될 수 있으므로 사용자 경험을 더욱 향상시킬 수 있다.
도 3을 다시 참조하면, 베젤 영역(2)은 표시 영역(1)의 대향하는 양측에 위치한 2 개의 서브 베젤 영역(21)을 포함할 수 있으며, 2 개의 서브 베젤 영역(21)은 제 3 방향을 따라 연장될 수 있다. EM 신호 제어 회로(40)는 2 개의 서브 베젤 영역에 설치된다. 여기서, 상기 제 3 방향이 제 1 방향과 동일하거나, 또는 상이할 수도 있다.
도 3 내지 도 5에서는, 단지 제 1 표시 영역(10)에서의 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)가 제 1 표시 영역(1)에 설치되는 경우를 예로 들어 설명하지만, 다른 실시예에서, 제 1 표시 영역(10)에서의 제 1 서브 픽셀에 대응하는 픽셀 회로(50)는 제 2 표시 영역(20)에 설치될 수 있다.
일 실시예에서, 도 1을 다시 참조하면, 제 2 표시 영역(20)은 제 1 영역(201) 및 제 1 영역(201)과 제 1 표시 영역(10)에 인접하여 연결된 제 2 영역(202)을 포함하며, 제 2 영역(202)은 제 1 표시 영역(10)을 적어도 부분적으로 둘러싼다. 일 실시예에서, 제 1 표시 영역(10)의 한변의 가장자리는 표시 영역(1)의 한변의 가장자리와 일치하고, 예를 들어, 표시 영역(1)의 상부 가장자리와 일치하며, 제 2 영역(202)은 제 1 표시 영역(10)의 다른 세 변을 둘러싼다. 다른 실시예에서, 제 1 표시 영역(10)은 표시 영역(1) 내에 설치되고, 제 2 영역(202)은 제 1 표시 영역(10)의 네 변을 둘러싼다. 표시 영역(1)의 상부에는 베젤 영역이 설정될 수 있거나 설정되지 않을 수도 있다. 도 6 내지 도 8을 참조하면, 제 1 서브 픽셀 그룹(31)에서 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 제 2 영역(202)에 설치될 수 있다. 제 1 서브 픽셀(311)은 해당 픽셀 회로(50)에 트레이스(70)를 통해 전기적으로 연결될 수 있다.
이러한 구성으로, 제 1 표시 영역(10)의 구조적 복잡성이 감소되고, 제 1 표시 영역(10)의 광 투과율이 증가될 수 있으므로 외부 입사광이 제 1 표시 영역(10)을 통과할 때 발생하는 회절 효과를 감소시킬 수 있다. 또한, 제 1 픽셀 그룹(31)에서 각 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 제 2 영역(202)에서 상기 제 1 서브 픽셀(311)에 인접한 영역에 설치됨으로써 제 1 서브 픽셀(311)과 해당 픽셀 회로를 연결하기 위한 도선이 짧아지게 된다.
일 실시예에서, 도 6을 참조하면, 제 1 서브 픽셀 그룹(31)은 2 개의 제 1 서브 픽셀(311)을 포함한다. 각각의 제 1 서브 픽셀(311)은 하나의 픽셀 회로(50)에 대응되고, 제 1 서브 픽셀(311) 각각에 대응하는 픽셀 회로(50)는 제 2 영역(202)에서 상기 제 1 서브 픽셀(311)에 인접한 영역에 배치된다.
다른 실시예에서, 도 7을 참조하면, 제 1 서브 픽셀 그룹(31)은 하나의 제 1 서브 픽셀(311)을 포함한다. 상기 제 1 서브 픽셀(311)은 하나의 픽셀 회로(50)에 대응되고, 상기 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 제 2 영역(202)에서 상기 제 1 서브 픽셀(311) 양측에 위치한 영역 중 어느 하나에 배치된다.
또 다른 실시예에서, 도 8을 참조하면, 제 1 서브 픽셀 그룹(31)은 하나의 제 1 서브 픽셀(311)을 포함한다. 상기 제 1 서브 픽셀(311)은 2 개의 픽셀 회로(50)에 대응되고, 상기 제 1 서브 픽셀(311)에 대응하는 2 개의 픽셀 회로(50)는 각각 제 2 영역에서 상기 제 1 서브 픽셀(311) 양측에 위치한 영역에 배치된다.
일 실시예에서, 도 2 및 3을 참조하면, 제 1 서브 픽셀 그룹(31)은 2 개의 제 1 서브 픽셀(311)을 포함한다. 각각의 제 1 서브 픽셀(311)은 하나의 픽셀 회로(50)에 대응할 수 있으며, 2 개의 서브 베젤 영역(21) 내에는 각각 상기 제 1 서브 픽셀 그룹(31)에 대응하는 EM 신호 제어 회로(40)가 배치되어 있다. 제 1 서브 픽셀 그룹(31)에서 각 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 각각 상기 제 1 서브 픽셀(311)에 보다 가까운 서브 베젤 영역(21)에서의 EM 신호 제어 회로(40)에 전기적으로 연결된다. 도 3에 도시된 바와 같이, 왼쪽에 위치한 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 표시 영역(1) 왼쪽에 위치한 서브 베젤 영역(21)에 배치된 EM 신호 제어 회로(40)에 연결되고, 오른쪽에 위치한 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 표시 영역(1) 오른쪽에 위치한 서브 베젤 영역(21)에 설치된 EM 신호 제어 회로(40)에 연결된다.
이러한 구성으로, 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 제 2 표시 영역(20)에서의 제 1 서브 픽셀(311)에 인접한 영역에 배치되는 경우, 제 2 표시 영역(20)에 가까운 제 1 서브 픽셀(311)의 단부는 대응 픽셀 회로(50)에 전기적으로 연결될 수 있으며, 양자 사이의 연결선이 보다 짧아지도록 한다. 또한, 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 제 2 표시 영역(20)에 배치된 트레이스를 통해 대응 EM 신호 제어 회로(40)에 전기적으로 연결될 수 있고, 트레이스를 제 1 표시 영역(10)에 도입할 필요가 없다. 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)가 상기 제 1 서브 픽셀(311) 아래에 배치되는 경우, 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 상기 제 1 서브 픽셀(311)에 인접한 서브 베젤 영역(21) 내에 배치된 EM 신호 제어 회로(40)에 전기적으로 연결되므로, 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)와 EM 신호 제어 회로(40) 사이의 트레이스(60)가 보다 짧아지도록 한다. 전술한 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)에 대한 2 가지 배치 방식은 모두 제 1 표시 영역(10)에서의 트레이스의 복잡도를 줄일 수 있으며, 이에 따라 제 1 표시 영역(10)의 광 투과율을 증가시켜, 외부 입사광이 제 1 표시 영역(10)을 통과할 때 발생하는 회절 효과를 감소시킬 수 있다.
또한, 도 2 및 도 3을 참조하면, 동일한 픽셀 그룹(30)의 제 1 서브 픽셀(311) 및 제 2 서브 픽셀(321)에서, 제 1 서브 픽셀(311)과 상기 제 1 서브 픽셀(311)에 보다 가까운 서브 베젤 영역(21) 사이에 위치한 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50), 및 상기 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 동일한 EM 신호 제어 회로(40)의 동일한 출력 단자(41)에 전기적으로 연결된다. 제 1 서브 픽셀(311)에 보다 가까운 서브 베젤 영역(21)은 2 개의 서브 베젤 영역(21) 중의 상기 제 1 서브 픽셀(311)에 더 가까운 서브 베젤 영역을 의미한다. 이러한 구성으로, 제 1 서브 픽셀(311)과 상기 제 1 서브 픽셀(311)에 보다 가까운 서브 베젤 영역(21) 사이에 위치한 제 2 서브 픽셀(321)에 대응하는 픽셀 회로 및 상기 제 1 서브 픽셀(311)에 대응하는 픽셀 회로는 하나의 트레이스를 통해 해당 EM 신호 제어 회로(40)의 출력 단자 (41)에 연결될 수 있으며, 이로써 트레이스의 길이를 줄일 수 있어, 표시 영역(1)에서의 트레이스의 복잡성을 단순화시킬 수 있다.
2 개의 서브 베젤 영역(21) 내에는 각각 스캔 제어 회로가 배치될 수 있으며, 제 1 서브 픽셀 그룹(31)에서의 각 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 상기 제 1 서브 픽셀(311)에 보다 가까운 서브 베젤 영역(21) 내에 위치한 스캔 제어 회로에 전기적으로 연결된다. 여기서, 스캔 제어 회로는 스캔 신호를 픽셀 회로에 제공하도록 구성되며, 스캔 제어 회로는 게이트 라인을 통해 픽셀 회로에 전기적으로 연결된다.
이러한 구성으로, 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 제 2 표시 영역(20)에서 제 1 서브 픽셀(311)에 보다 가까운 영역에 배치되는 경우, 제 2 영역(202)에 가까운 제 1 서브 픽셀(311)의 단부는 해당 픽셀 회로(50)에 전기적으로 연결될 수 있으며, 양자 사이의 연결선이 보다 짧아지도록 한다. 또한, 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 제 2 표시 영역(20)에 배치된 게이트 라인을 통해 해당 스캔 제어 회로에 전기적으로 연결될 수 있고, 게이트 라인을 제 1 표시 영역(10)에 도입할 필요가 없다. 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)가 상기 제 1 서브 픽셀(311) 아래에 배치되는 경우, 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 상기 제 1 서브 픽셀(311)에 인접한 서브 베젤 영역(21) 내에 배치된 스캔 제어 회로에 전기적으로 연결되므로, 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)와 스캔 제어 회로 사이의 게이트 라인(60)이 보다 짧아지도록 한다. 전술한 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)에 대한 2 가지 배치 방식은 모두 제 1 표시 영역(10)에서의 게이트 라인의 복잡도를 줄일 수 있으며, 이에 따라 제 1 표시 영역(10)의 광 투과율을 증가시켜, 외부 입사광이 제 1 표시 영역(10)을 통과할 때 발생하는 회절 효과를 감소시킬 수 있다.
또한, 동일한 픽셀 그룹(30)의 제 1 서브 픽셀(311) 및 제 2 서브 픽셀(321)에서, 제 1 서브 픽셀(311)과 상기 제 1 서브 픽셀에 보다 가까운 서브 베젤 영역(21) 사이에 위치한 제 2 서브 픽셀에 대응하는 픽셀 회로(50), 및 상기 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 동일한 스캔 제어 회로에 전기적으로 연결된다. 이러한 구성으로, 제 1 서브 픽셀(311)과 상기 제 1 서브 픽셀에 보다 가까운 서브 베젤 영역(21) 사이에 위치한 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50), 및 상기 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 하나의 게이트 라인을 통해 해당 스캔 제어 회로에 전기적으로 연결될 수 있으며, 이에 따라 게이트 라인의 길이를 감소시킬 수 있어, 표시 영역(1)에서의 게이트 라인의 복잡성을 단순화시킬 수 있다.
다른 실시예에서, 도 5를 참조하면, 제 1 서브 픽셀 그룹(31)은 제 1 서브 픽셀(311)을 포함하며, 각 제 1 서브 픽셀은 하나의 픽셀 회로(50)에 대응된다. 2 개의 서브 베젤 영역(21) 중 하나에는 제 1 서브 픽셀 그룹(31)에 대응하는 EM 신호 제어 회로(40)가 배치되어 있고, 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 해당 EM 신호 제어 회로의 출력 단자에 전기적으로 연결된다. 이러한 구성으로, 제 1 표시 영역에서의 제 1 서브 픽셀에 대응하는 픽셀 회로를 구동하기 위해 하나의 서브 베젤 영역(21) 내에는 EM 신호 제어 회로(40)를 배치하는 한, 서브 베젤 영역(21)에서의 EM 신호 제어 회로의 수량을 감소시킬 수 있고, 서브 베젤 영역(21)의 폭을 줄일 수 있다.
또한, 도 5를 참조하면, 동일한 픽셀 그룹(30)에서의 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50) 및 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50)는 동일한 EM 신호 제어 회로(40)의 동일한 출력 단자에 연결된다. 이러한 구성으로, 동일한 픽셀 그룹(30)에서의 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50) 및 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50)는 하나의 트레이스를 통해 해당 EM 신호 제어 회로(40)의 출력 단자(41)에 연결될 수 있으므로 트레이스의 복잡성을 줄일 수 있다.
또 다른 실시예에서, 도 8을 참조하면, 제 1 서브 픽셀 그룹(31)은 하나의 제 1 서브 픽셀(311)을 포함할 수 있고, 상기 제 1 서브 픽셀(311)은 2 개의 픽셀 회로(50)에 대응된다. 2 개의 서브 베젤 영역(21) 내에는 각각 상기 제 1 서브 픽셀 그룹(311)에 대응하는 EM 신호 제어 회로(40)가 설치되며, 제 1 서브 픽셀 그룹(31)의 제 1 서브 픽셀(311)에 대응하는 2 개의 픽셀 회로(50)는 해당 2 개의 EM 신호 제어 회로(40)에 일대일로 대응되어 전기적으로 연결된다.
이러한 구성으로, 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 2 개의 픽셀 회로(50)가 제 2 표시 영역(20)에서의 제 1 서브 픽셀(311)에 인접한 영역에 배치되는 경우, 제 1 서브 픽셀(311)의 양단은 2 개의 픽셀 회로(50)에 일대일로 대응되어 연결될 수 있으며, 양자 사이의 연결선이 보자 짧아지도록 한다. 또한, 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)는 제 2 표시 영역(20)에 배치된 트레이스를 통해 해당 EM 신호 제어 회로(40)에 전기적으로 연결될 수 있고, 트레이스를 제 1 표시 영역(10)에 도입할 필요가 없다. 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 2개의 픽셀 회로(50)가 상기 제 1 서브 픽셀(311) 아래에 배치되는 경우, 각각의 픽셀 회로(50)는 그에 보다 가까운 서브 베젤 영역(21) 내에 배치된 EM 신호 제어 회로(40)에 전기적으로 연결됨으로써, 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)와 EM 신호 제어 회로(40) 사이의 트레이스(60)가 보다 짧아지도록 한다. 전술한 제 1 서브 픽셀(311)에 대응하는 픽셀 회로(50)에 대한 2 가지 배치 방식은 모두 제 1 표시 영역(10)에서의 트레이스의 복잡도를 줄일 수 있으며, 이로써 제 1 표시 영역(10)의 광 투과율을 증가시켜, 외부 입사광이 제 1 표시 영역(10)을 통과할 때 발생하는 회절 효과를 감소시킬 수 있다. 한편으로, 제 1 서브 픽셀(311)은 2 개의 픽셀 회로(50)에 대응됨으로써 제어 신호의 지연을 줄이고 표시 효과를 향상시킬 수 있다.
또한, 도 2 및 도 3을 참조하면, 동일한 픽셀 그룹 (30)에서, 제 1 표시 영역(10)과 각 서브 베젤 영역(21) 사이에 위치한 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50), 및 해당 서브 베젤 영역(21)에 보다 가까운 상기 픽셀 그룹(30)에서의 제 1 서브 픽셀(311)의 픽셀 회로(50)로, 상기 2가지 유형의 픽셀 회로는 해당 서브 베젤 영역(21) 내에 위치한 EM 신호 제어 회로(40)의 동일한 출력 단자(41)에 연결된다. 이러한 구성으로, 2 가지 종류의 픽셀 회로, 즉, 동일한 픽셀 그룹(30)에서의 제 1 서브 픽셀(311)에 대응하는 하나의 픽셀 회로(50), 및 상기 픽셀 회로(50)와 상기 픽셀 회로(50)에 보다 가까운 서브 베젤 영역(21) 사이에 위치한 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50)는 동일한 트레이스(60)를 통해 EM 신호 제어 회로(40)의 동일한 출력 단자에 전기적으로 연결될 수 있으며, 이로써, 트레이스(60)의 배치를 단순화시킬 수 있고, 디스플레이 기판(100)의 제조 공정을 단순화시킬 수 있다.
또한, 2 개의 서브 베젤 영역(21) 내에는 각각 스캔 제어 회로가 배치될 수 있다. 제 1 표시 영역(10)과 각 서브 베젤 영역(21) 사이에 위치한 모든 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50), 및 상기 제 1 서브 베젤 영역(21)에 보다 가까운 상기 제 1 서브 픽셀(311)의 픽셀 회로(50)는 하나의 게이트 라인을 통해 상기 서브 베젤 영역 내의 동일한 스캔 제어 회로에 연결된다. 이러한 구성으로, 게이트 라인의 배치가 단순화시킬 수 있고, 제조 공정을 단순화시킬 수 있다.
도 2에 도시된 디스플레이 기판(100)에서, 각 픽셀 그룹(30)에서의 제 1 서브 픽셀(311) 및 제 2 서브 픽셀(321)은 제 1 방향으로 대체로 동일한 크기를 갖는다. 제 1 방향에서, 서로 인접된 2 개의 제 2 서브 픽셀 그룹(32) 사이에는 기타 제 2 서브 픽셀이 존재하지 않는다. 다만, 디스플레이 기판(100)에서, 제 1 서브 픽셀(311) 및 제 2 서브 픽셀(321)의 배열은 이에 한정되지 않고, 도 9에 도시된 경우일 수도 있다.
도 9를 참조하면, 제 1 표시 영역(10)에서의 제 1 서브 픽셀(311)의 분포 밀도(즉, 단위 면적당 서브 픽셀 수)는 제 2 표시 영역(20)에서의 제 2 서브 픽셀(321)의 분포 밀도보다 작다. 동일한 픽셀 그룹(30)에서, 제 1 방향에 따른 제 1 서브 픽셀(311)의 크기는 제 1 방향에 따른 제 2 서브 픽셀(321)의 크기보다 크다. 제 2 표시 영역(20)은 또한 서로 인접된 2 개의 제 2 서브 픽셀 그룹(32) 사이에 배치된 하나 이상의 제 3 서브 픽셀 그룹(90)을 포함하며, 제 3 서브 픽셀 그룹(90)은 하나 이상의 제 2 서브 픽셀(321)을 포함한다. 제 3 서브 픽셀 그룹(90)은 복수의 제 2 서브 픽셀(321)을 포함하는 경우, 복수의 제 2 서브 픽셀(321)이 제 2 방향을 따라 제 1 서브 픽셀 그룹(31)에 의해 이격되어 배치된다.
여기서, 도 9에 도시된 디스플레이 기판(100)에서, 제 1 방향에서 서로 인접된 2 개의 제 2 서브 픽셀 그룹(32) 사이에는 하나의 제 3 서브 픽셀 그룹(90)이 배치되어 있다. 다른 실시예에서, 서로 인접된 2 개의 제 2 서브 픽셀 그룹(32) 사이에는 제 1 방향을 따라 배치된 2개 이상의 제 3 서브 픽셀 그룹(90)이 배치되어 있다.
일 실시 예에서, 제 3 서브 픽셀 그룹(90)에서의 제 2 서브 픽셀(321) 및 상기 제 3 서브 픽셀 그룹(90)에 인접한 제 2 서브 픽셀 그룹(32)에서의 제 2 서브 픽셀(321)에서, 서브 베젤 영역(21)과 제 1 표시 영역(10) 사이에 위치한 제 2 서브 픽셀 그룹(32)에서의 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50) 및 제 3 서브 픽셀 그룹(90)에서의 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50)는 동일한 EM 신호 제어 회로(40)의 동일한 출력 단자나, 또는 동일한 EM 신호 제어 회로(40)의 상이한 출력 단자에 전기적으로 연결된다. 즉, 도 9에 도시된 제 1 표시 영역(10) 왼쪽에 위치한 제 3 서브 픽셀 그룹(90)에서의 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50), 및 상기 제 3 서브 픽셀 그룹(90)에 인접한 제 2 서브 픽셀 그룹(32)에서의 제 1 표시 영역(10)의 왼쪽에 위치한 제 2 서브 픽셀(321)에 대응하는 픽셀 회로(50)는 동일한 EM 신호 제어 회로(40)의 동일한 출력 단자나, 또는 동일한 EM 신호 제어 회로(40)의 상이한 출력 단자에 연결될 수 있다. 여기서, 제 3 서브 픽셀 그룹(90)에 인접한 제 2 서브 픽셀 그룹(32)은 제 3 서브 픽셀 그룹(90) 위쪽에 위치한 제 2 서브 픽셀 그룹(32)이거나, 또는 제 3 서브 픽셀 그룹(90) 아래쪽에 위치한 제 2 서브 픽셀 그룹(32)일 수 있다.
이러한 구성으로, 동일한 EM 신호 제어 회로(40)는 복수의 픽셀 그룹에서의 서브 픽셀의 픽셀 회로(50) 및 상기 픽셀 그룹에 인접한 제 3 서브 픽셀 그룹(90)을 동시에 구동할 수 있으며, 이로써 베젤 영역에서의 EM 신호 제어 회로 수를 더욱 줄여 베젤 영역의 크기를 감소시킬 수 있다.
물론, 제 3 서브 픽셀 그룹(90)에서의 제 2 서브 픽셀(321)에 대응하는 픽셀 회로 및 상기 제 3 서브 픽셀 그룹(90)에 인접한 제 2 서브 픽셀 그룹(32)에서의 제 2 서브 픽셀(321)에 대응하는 픽셀 회로는 상이한 EM 신호 제어 회로(40)에 연경될 수 있다.
일 실시예에서, 제 2 영역(202)에서의 제 2 서브 픽셀(321)의 분포 밀도는 제 1 표시 영역(10)에서의 제 1 서브 픽셀의 분포 밀도보다 크고, 제 1 영역(201)에서의 제 2 서브 픽셀(321)의 분포 밀도보다 작다. 이러한 구성으로, 디스플레이 기판(100)이 표시할 때, 제 2 영역(202)의 휘도는 제 1 영역(201)과 제 1 표시 영역(10) 사이에 있으며, 이로써, 제 1 표시 영역(10)과 제 2 영역(202)이 인접되어 연결되는 경우, 양자 사이의 큰 휘도 차이로 인한 뚜렷한 구분선 문제를 피할 수 있어 사용자 경험을 향상시킬 수 있다.
일 실시예에서, 제 2 영역(202)에서의 서로 인접된 2 개의 제 2 서브 픽셀(321) 사이의 간격은 제 1 표시 영역(10)에서의 서로 인접된 2 개의 제 1 서브 픽셀(311) 사이의 간격보다 작으며; 및/또는, 제 2 영역(202)에서의 제 2 서브 픽셀(321)의 크기는 제 1 표시 영역(10)에서의 제 1 서브 픽셀(311)의 크기보다 작다. 이러한 구성으로, 제 2 영역(202)에서의 제 2 서브 픽셀(321)의 분포 밀도가 제 1 표시 영역(10)에서의 제 1 서브 픽셀(311)의 분포 밀도보다 크도록 할 수 있다.
일 실시예에서, 각 제 1 서브 픽셀(311) 및 각 제 2 서브 픽셀(321)에 대응하는 서브 픽셀 회로는 3 개의 트랜지스터와 하나의 커패시터를 포함하는 회로나, 3 개의 트랜지스터와 2 개의 커패시터를 포함하는 회로나, 7 개의 트랜지스터와 하나의 커패시터를 포함하는 회로나, 또는 7 개의 트랜지스터와 2 개의 커패시터를 포함하는 회로가 될 수 있다.
일 실시예에서, 제 2 표시 영역(20)에서의 제 2 서브 픽셀(321)의 배열 방식은 제 1 표시 영역(10)에서의 제 1 서브 픽셀(311)의 배열 방식과 동일할 수 있으므로 제 2 표시 영역(20)과 제 1 표시 영역(10)의 표시 효과가 더욱 일치하도록 한다.
일 실시예에서, 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)은 제 1 전극, 제 1 전극 상에 위치한 제 1 발광 구조 블록 및 제 1 발광 구조 블록 상에 위치한 제 2 전극을 포함하며, 각 서브 픽셀에 대응하는 제 1 전극은 하나 이상의 제 1 전극 블록을 포함한다.
일 실시예에서, 도 10 내지 도 12를 참조하면, 하나의 제 1 서브 픽셀(311)에 대응하는 제 1 전극(301)은 2 개 이상의 제 1 전극 블록(3011)을 포함하고, 상기 제 1 전극 (301)은 서로 인접된 2 개의 제 1 전극 블록(3011) 사이에 배치된 연결부(3012)를 포함하며, 서로 인접된 2 개의 제 1 전극 블록(3011)은 해당 연결부를 통해 전기적으로 연결된다.
연결부(3012) 및 제 1 전극 블록(3011)은 동일한 층에 설치되는 경우, 디스플레이 기판(100)과 평행한 평면에서 연결부(3012)의 그의 연장 방향에 수직인 크기는 3μm보다 크고, 제 1 전극 블록(3011)의 최대 크기의 2분의 1보다 작다. 연결부(3012)의 연장 방향에 수직인 크기는 3μm보다 크게 설정됨으로써 연결부(3012)의 저항이 보다 작아지도록 할 수 있으며; 연결부(3012)의 크기는 제 1 전극 블록(3011)의 최대 크기의 2분의 1보다 작게 설정됨으로써, 연결부(3012)의 설치로 인한 제 1 전극 블록(3011)의 크기에 미치는 영향을 감소시키고, 따라서 연결부(3012)의 보다 큰 크기로 인해 야기된 제 1 전극 블록(3011)의 크기가 작아지도록 하여, 제 1 표시 영역(10)의 유효 발광 면적을 더욱 감소시키는 것을 방지한다.
일 실시예에서, 제 1 방향은 제 2 방향에 수직이고, 제 1 방향은 행 방향이거나,또는 열 방향이다. 복수의 제 1 전극(301)은 1행 다열(多列), 또는 1열 다행(多行), 또는 2열 다행, 또는 2행 다열, 또는 다행 다열로 배열될 수 있다. 도 10 내지 도 12는 제 1 방향을 열 방향으로, 제 2 방향을 행 방향으로 하는 경우를 예로 들어 제시하지만, 다른 실시예에서, 제 1 방향은 행 방향이 될 수 있고, 제 2 방향은 열 방향이 될 수 있다.
일 실시예에서, 동일한 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 제 1 전극 블록(3011)에서, 서로 인접된 2 개의 제 1 전극 블록(3011)은 제 2 방향을 따라 엇갈리게 배치된다. 이러한 구성으로, 외부 입사광이 제 1 표시 영역(10)을 통과할 때 발생하는 회절 효과를 더욱 감소시킬 수 있다.
또한, 동일한 제 1 서브 픽셀 그룹(31)에서의 제 1 서브 픽셀(311)에 대응하는 제 1 전극 블록(3011)에서, 하나의 제 1 전극 블록(3011)에 의해 이격되어 배치된 2 개의 제 1 전극 블록(3011)의 제 2 방향에 따른 중심축이 서로 일치한다. 이러한 구성으로, 제 1 서브 픽셀 그룹에서의 복수의 제 1 전극 블록(3011)이 보다 규칙적으로 배치되도록 하여, 복수의 제 1 전극 블록(3011) 위쪽에 배치된 제 1 발광 구조 블록이 더욱 규칙적이고, 따라서 발광 구조 블록의 제조에 사용되는 마스크의 개구에 대한 배치가 보다 규칙적이다. 또한, 발광 구조의 증착 과정에서, 디스플레이 기판(100)의 제 1 표시 영역과 제 2 표시영역에서의 제 1 발광 구조 블록은 동일한 마스크를 사용하여 동일한 증착 공정으로 제조될 수 있으며, 마스크 상의 패턴이 보다 균일하므로 인장 주름을 추가로 감소시킨다.
일 실시예에서, 디스플레이 기판(100)은 베이스 플레이트를 포함하며, 제 1 전극 블록(3011)은 베이스 플레이트 상에 배치되고, 베이스 플레이트 상에 제 1 전극 블록(3011)에 의해 형성된 투영은 하나 이상의 제 1 그래픽 유닛으로 구성된다. 여기서, 제 1 그래픽 유닛은 원형, 타원형, 덤벨형, 조롱박형 또는 직사각형으로 형성된 수 있다.
도 10 내지 도 11에 도시된 각 제 1 서브 픽셀 그룹은 2 개의 제 1 전극(301)을 포함하고, 각 제 1 전극(301)에 포함된 제 1 전극 블록(3011)의 수량이 동일하며; 도 12에 도시된 각 서브 픽셀 그룹은 3 개의 제 1 전극(301)을 포함하고, 각 제 1 전극(301)에 포함된 제 1 전극 블록(3011)의 수량이 동일하다. 베이스 플레이트 상에 도 10에 도시된 각 제 1 전극 블록(3011)에 의해 형성된 투영은 제 1 그래픽 유닛으로 구성되고, 상기 제 1 그래픽 유닛은 직사각형이며; 베이스 플레이트 상에 도 11에 도시된 각 제 1 전극 블록(3011)에 의해 형성된 투영은 제 1 그래픽 유닛으로 구성되고, 상기 그래픽 유닛은 조롱박형이며; 베이스 플레이트 상에 도 12에 도시된 각 제 1 전극 블록(3011)에 의해 형성된 투영은 제 1 그래픽 유닛으로 구성되고, 상기 그래픽 유닛은 원형이다. 바람직하게는, 제 1 그래픽 유닛은 원형, 타원형, 덤벨형 또는 조롱박형이며, 이러한 구성으로, 제 1 전극(301)의 제 1 방향에 따른 크기는 연속적 또는 간헐적으로 변화하며, 제 1 방향에서 서로 인접된 2개의 제 1 전극(301)의 제 1 방향에 따른 간격은 연속적으로 또는 간헐적으로 변화하여, 서로 인접된 2 개의 제 1 전극(301)에 의해 발생하는 회절 효과의 위치가 상이해지도록 한다. 상이한 위치에서의 회절 효과가 서로 상쇄되어 회절 효과를 효과적으로 감소시킬 수 있으므로, 제 1 표시 영역(10) 아래에 설치된 카메라에 의해 촬영된 이미지가 고화질을 갖도록 보장한다.
일 실시예에서, 발광 구조는 각각의 제 1 전극 블록 (3011) 상에 대응되어 설치된 제 1 발광 구조 블록을 포함하며, 베이스 플레이트 상에 제 1 발광 구조 블록에 의해 형선된 투영은 하나의 제 2 그래픽 유닛이나, 또는 복수의 제 2 그래픽 유닛으로 구성된다. 여기서, 제 2 그래픽 유닛은 원형, 타원형, 덤벨형, 조롱박형 또는 직사각형을 포함한다. 제 1 그래픽 유닛과 제 2 그래픽 유닛은 동일할 수 있거나 상이할 수도 있다. 일 실시예에서, 제 1 그래픽 유닛은 광선이 제 1 표시 영역(10)을 통과할 때 발생한 회절 효과를 더 감소시키기 위해 제 2 그래픽 유닛과 서로 상이하다.
일 실시예에서, 제 1 표시 영역(10)은 투명의 표시 영역일 수 있고, 제 1 표시 영역(10) 아래에는 카메라 등과 같은 감광 소자가 설치될 수 있다. 제 1 표시 영역(10)의 광 투과율은 감광 소자의 채광 요건을 충족시키기 위해 보다 크게 설정되며, 예를 들어 70 %보다 크도록 설정된다.
제 1 표시 영역(10)의 광 투과율을 높이기 위해, 제 1 표시 영역(10)에서의 각 층의 재료는 투명 재료를 사용할 수 있다. 이로써, 제 1 표시 영역(10) 아래에 설치된 카메라와 같은 감광 소자의 채광 효과가 개선되도록 할 수 있다.
일 실시예에서, 제 1 표시 영역(10)에서의 제 1 전극 및/또는 제 2 전극의 재료는 모두 투명 재료이다. 또한, 제 1 표시 영역(10)에 위치한 제 1 전극 및/또는 제 2 전극을 제조하기 위한 투명 재료의 광 투과율은 70% 이상이다. 일 실시예에서, 상기 투명 재료의 광 투과율은 90% 이상이며, 예를 들어, 상기 투명 재료의 광 투과율은 90%, 95% 등일 수 있다. 이러한 구성으로, 제 1 표시 영역(10)의 광 투과율이 보다 커도록 할 수 있어, 제 1 표시 영역(10)의 광 투과율은 그 아래에 설치된 감광 소자의 채광 요건을 충족시킨다.
또한, 제 1 표시 영영(10)에서의 제 1 전극 및/또는 제 2 전극을 제조하기 위한 투명 재료는 인듐 주석 산화물, 인듐 아연 산화물, 은 도핑된 인듐 주석 산화물, 은 도핑된 인듐 아연 산화물로 이루어진 군에서 선택된 하나 이상을 포함한다. 일 실시예에서, 제 1 표시 영영(10)에 위치한 제 1 전극 및/또는 제 2 전극을 제조하기 위한 투명 재료는 은 도핑된 인듐 주석 산화물이나, 또는 은 도핑된 인듐 아연 산화물을 사용함으로써 제 1 표시 영역(10)의 높은 광 투과율을 보장하는 전제 하에, 제 1 전극 및/또는 제 2 전극의 저항이 감소된다.
일 실시예에서, 제 2 표시 영역(20)에서의 제 2 서브 픽셀(321)은 제 3 전극, 제 3 전극 상에 위치한 제 2 발광 구조 블록 및 제 2 발광 구조 블록 상에 위치한 제 4 전극을 포함한다. 도 13을 참조하면, 제 1 표시 영역(10)에서의 각 제 1 서브 픽셀의 제 2 전극과 제 2 표시 영역(20)에서의 각 제 2 서브 픽셀의 제 4 전극은 서로 연결되어 하나의 평면 전극(81)을 형성한다.
도 13을 참조하면, 베젤 영역(2) 내에는 로우 레벨 전원 신호선(23)이 배치되며, 로우 레벨 전원 신호선(23)은 표시 영역을 둘러싸도록 배치되고, 표시 영역(1)에서의 평면 전극(81)에 전기적으로 연결되어, 제 1 서브 픽셀과 제 2 서브 픽셀에 전원 신호를 제공한다.
표시 기판(100)에는 도전층(82)이 추가로 제공된다. 제 1 표시 영역(10)은 베젤 영역(2)에 인접되어 연결되며, 로우 레벨 전원 신호선(23)과 평면 전극(81)은 도전층(82)을 통해 브리징되어 로우 레벨 전원 신호선(23)과 표면 전극(81)의 전기적 연결을 구현한다. 도전층(82)과 제 1 표시 영역(10)을 연결하는 재료는 투명의 전도성 재료이다. 또는, 베젤 영역에서 제 1 표시 영역에 인접된 영역에는 로우 레벨 전원 신호선이 배치되지 않는다.
이러한 구성으로, 투명의 전도성 재료는 보다 좋은 투광성을 갖는 이유로, 금속 재료에 비해, 제 1 표시 영역(10)에 인접되어 연결된 영역(821)의 재료가 투명의 재료인 경우, 제 1 표시 영역(10)에서 도전층(82)에 보다 가까운 영역(821)의 광반사로 인해 야기된 제 1 표시 영역(10)의 표시 효과가 나빠지게 되고, 제 1 표시 영역(10) 아래에 설치된 카메라의 결상 효과가 나빠지게 되는 것을 피할 수 있다. 베젤 영역(2)에서의 제 1 표시 영역(10)에 가까운 영역에는 로우 레벨 전원 신호선이 배치되지 않는 경우, 그 영역에는 로우 레벨 전원 신호선(23)과 평면 전극(81)을 브리징하기 위한 도전층이 배치될 필요가 없으므로, 외부 광선이 그 영역에 입사할 때 광선이 반사되지 않으며, 이에 따라, 제 1 표시 영역(10)에서 도전층(82)에 보다 가까운 영역(821)의 관반사로 인해 야기된 제 1 표시 영역(10)의 표시 효과가 나빠지게 되고, 제 1 표시 영역(10) 아래에 설치된 카메라의 결상 효과가 나빠지게 되는 것을 피할 수 있다.
또한, 도전층의 재료는 인듐 주석 산화물, 인듐 아연 산화물, 은 도핑된 인듐 주석 산화물, 은 도핑된 인듐 아연 산화물, 아연 산화물, 알루미늄 도핑된 아연 산화물 및 갈륨 도핑된 아연 산화물로 이루어진 군에서 선택된 하나 이상을 포함할 수 있다.
일 실시예에서, 도 14를 참조하면, 제 1 표시 영역(10) 내에 설치된 제 1 서브 픽셀(311)의 색상 수는 n이며, 제 2 표시 영역(20) 내에 설치된 제 2 서브 픽셀(321)의 색상 수는 n이고, n은 3 이상인 자연수이다. 제 1 표시 영역(10)에서의 제 1 서브 픽셀(311)의 분포 밀도는 제 2 표시 영역(20)에서의 제 2 서브 픽셀(321)의 분포 밀도보다 작다.
여기서, 제 1 표시 영역(10)에서의 제 2 표시 영역(20)에 인접한 제 1 색상 그룹의 제 1 서브 픽설(311) 및 제 2 표시 영역(20)에서의 상기 제 1 색상 그룹의 제 1 서브 픽설(311)에 인접한 제 2 색상 그룹의 제 2 서브 픽셀(321)은 천이 픽셀 유닛(13)을 구성한다. 제 1 색상 그룹에 포함된 색상 수 m1Å[1, n-1], 제 2 색상 그룹에 포함된 색상 수 m2=n-m1, 제 1 색상 그룹과 제 2 색상 그룹의 색상 종류가 모두 상이하다.
일 실시예에서, 제 1 색상 그룹은 한 가지 색상을 포함할 수 있거나, 또는 다중 색상을 포함할 수 있으며, 제 2 색상 그룹은 한 가지 색상 또는 다중 색상을 포함할 수 있다.
도 13에 도시된 디스플레이 기판에서, 제 1 색상 그룹은 한 가지 색상을 포함하고, 그 색상이 녹색이고, 제 2 그룹 색상은 두 가지 색상을 포함하고, 그 색상이 적색 및 청색이다. 제 1 표시 영역(10)에서의 제 2 표시 영역(20)에 인접한 제 1 색상 그룹의 제 1 서브 픽셀(311) 및 제 2 표시 영역(20)에서의 제 2 색상 그룹의 제 2 서브 픽셀(321)은 천이 픽셀 유닛(13)을 구성하여, 천이 픽셀 유닛(13)에서의 제 1 서브 픽셀(311) 및 제 2 서브 픽셀(321)은 하나의 픽셀 유닛으로서 발광할 수 있다. 이 경우에는, 천이 픽셀 유닛(13)이 발광하도록 제어될 때, 천이 픽셀 유닛(13)에서의 제 1 서브 픽셀(311)과 제 2 서브 픽셀(321)은 함께 발광할 수 있으므로 제 1 표시 영역(10)과 제 2 표시 영역(20)의 경계지점의 휘도를 향상시켜 경계지점에 형성된 검은 선이 발견되기 어려워지도록 하며, 이로써 사용자의 시청 효과를 향상시킨다. 또한, 디스플레이 기판(100)이 백색 화면을 표시하는 경우, 제 1 표시 영역(10)과 제 2 표시 영역(20)에서의 서로 인접된 서브 픽셀의 색상이 동일하기 때문에 제 1 표시 영역(10)과 제 2 표시 영역(20)의 경계지점에는 그 동일 색상을 갖는 광을 방출하도록 하는 것으로 인해 야기된 양자 간의 경계지점에는 흰색 화면을 표시할 수 없다는 문제를 피할 수 있으며, 이로써 사용자 경험을 향상시킬 수 있다.
도 14에 도시된 실시예와 상이한 픽셀 배열 방식에 기초하여, 제 2 표시 영역(20)에 인접한 제 1 표시 영역(10)에서의 제 1 색생 그룹의 제 1 서브 픽셀은 하나 이상의 색상을 가질 수 있다. 따라서, 천이 픽셀 유닛은 도 14에 도시된 하나의 제 1 서브 픽셀을 포함하는 경우 이외, 또는 복수의 제 1 서브 픽셀을 포함할 수 있다. 물론, 천이 픽셀 유닛은 도 14에 도시된 복수의 제 2 서브 픽셀을 포함하는 경우 이외 , 또는 하나의 제 2 서브 픽셀만을 포함할 수 있다. 위에서 언급된 적색, 녹색 및 청색 외에도 다중 색상은 청록색, 자홍색 및 노란색이 될 수 있으며, 또는 적색, 녹색, 청색 및 흰색이 될 수도 있다. 다중 색상에 포함되는 색상의 종류 및 수량은 본 출원의 실시예에 의해 제한되지 않으며 구체적인 필요에 따라 선택될 수 있다.
천이 픽셀 유닛에서의 제 1 서브 픽셀은 천이 픽셀과 제 1 픽셀 유닛에 의해 표시할 때 다중화된 서브 픽셀이다. 일 실시예에서, 천이 픽셀에 의해 표시하는 경우, 천이 픽셀에서의 제 1 서브 픽셀과 제 2 서브 픽셀이 턴온되도록 제어할 수 있고, 제 1 픽셀에 의해 표시하는 경우, 천이 픽셀에서의 제 1 서브 픽셀 및 제 1 픽셀 유닛에서의 제 2 색상 그룹의 제 1 서브 픽셀이 턴온되도록 제어할 수 있으음로써, 천이 픽셀 유닛 및 제 1 픽셀 유닛에 의해 표시할 때 제 1 서브 픽셀에 대한 다중화를 구현한다.
또한, 천이 픽셀 유닛에서의 제 1 서브 픽셀과 상기 제 1 서브 픽셀에 인접한 제 1 표시 영역에서의 제 2 색상 그룹을 갖는 제 1 서브 픽셀은 하나 이상의 제 1 픽셀 유닛을 구성한다. 이러한 구성으로, 단위 면적당 픽셀 유닛 수가 일정 정도 증가되도록 하며, 표시 효과를 향상시킬 수 있다.
여기서, 천이 픽셀 유닛에서의 제 1 서브 픽셀은 천이 픽셀 유닛과 제 1 표시 영역의 픽셀 유닛에 의해 표시할 때 다중화된 서브 픽셀일 수 있다. 또는, 제 1표시 영역에서 천이 픽셀 유닛의 제 1 서브 픽셀은 고립 서브 픽셀이 되고, 고립 서브 픽셀과 제 1 표시 영역에서의 기타 제 1 서브 픽셀은 완전한 제 1 픽셀 유닛을 구성할 수 없다.
본 출원의 일 실시예는 또한 상기 디스플레이 기판 및 패키지 구조를 포함하는 디스플레이 패널을 제공한다.
일 실시예에서, 패키지 구조는 적어도 제 2 표시 영역을 덮는 편광판을 포함한다. 일 실시예에서, 편광판은 제 1 표시 영역을 덮지 않고, 제 1 표시 영역 아래에는 제 1 표시 영역을 통과하여 광선을 방출하거나 수집하기 위한 감광 소자가 설치될 수 있다. 편광판은 디스플레이 패널 표면의 반사광을 소면시킬 수 있으므로 사용자 경험을 향상시킬 수 있으며; 제 1 표시 영역에는 편광판이 설치되지 않으므로 제 1 표시 영역의 광 투과율을 높이고, 제 1 표시 영역 아래에 설치된 감광 소자가 정상적으로 작동하도록 보장할 수 있다.
또한, 본 출원의 실시예는 장치 본체 및 상기 디스플레이 패널을 포함하는 디스플레이 장치를 제공한다. 장치 본체는 소자 영역을 구비하고, 장치 본체가 디스플레이 패널에 의해 덮여 있다. 소자 영역은 제 1 표시 영역 아래에 위치하고, 소자 영역에는 제 1 표시 영역을 통과하여 광선을 수집하기 위한 감광 소자가 설치되어 있다.
여기서, 감광 소자는 카메라 및/또는 광센서를 포함할 수 있다. 소자 영역에는 감광 소자 이외의 자이로 컴퍼스(gyrocompass) 또는 이어 피스 등과 같은 기타 소자가 또한 설치될 수 있다. 소자 영역은 노치 영역이 될 수 있으며, 디스플레이 패널의 제 1 표시 영역은 노치 영역에 대응되어 부착 설치될 수 있음으로써 감광 소자가 제 1 표시 영역을 통과하여 광선을 방출하거나 수집할 수 있도록 한다.
상기 디스플레이 장치는 휴대폰, 태블릿, 팜탑 컴퓨터 또는 아이팟 등과 같은 디지털 장치일 수 있다.
명시하고자 하는 것은, 도면들에서 층 및 영역의 크기는 도면의 명확성을 위해 과장될 수 있다. 또한, 구성 요소나 층이 다른 구성 요소나 층 "상"에 위치되는 것으로 지칭되는 경우, 그 구성 요소는 다른 구성 요소나 층 상에 직접 위치될 수 있거나, 또는 중간에 다른 구성 요소나 층이 존재하는 것으로 이해될 것이다. 구성 요소나 층이 다른 구성 요소나 층 "아래"에 위치되 것으로 지칭되는 경우, 그 구성 요소는 다른 구성 요소나 층 아래에 직접 위치될 수 있거나, 또는 중간에 하나 이상의 다른 구성 요소나 층이 존재하는 것으로 이해될 것이다. 또한, 구성 요소나 층이 2 개의 구성 요소나 층 "사이"에 위치되는 것으로 지칭되는 경우, 그 구성 요소는 2 개의 구성 요소나 층 사이의 유일한 층이거나, 또는 하나 이상의 중간층이나 중간 구성 요소가 존재하는 것으로 이해될 것이다. 동일한 부호는 동일한 구성 요소를 나타낸다.
본 발명에서 "제 1" 및 "제 2"라는 용어는 설명할 목적을 위한 것이 뿐이며, 상대적인 중요성을 나타내거나 암시하는 것으로 해석되어서는 아니된다. 달리 구체적으로 정의되지 않는 한, "복수"라는 용어는 2 개 이상을 의미한다.
당업자는 명세서를 검토하여 여기서 개시된 방안을 실천한 후, 본 발명의 기타 실시방안을 용이하게 생각해 낼 수 있다. 본 발명은 본 발명의 모든 변화, 용도, 또는 적응적 변경을 포괄하며, 이러한 변형, 용도, 또는 적응적 변경은 본 발명의 일반적 원리에 따르며, 본 발명에 의해 개시되지 않은 당업계의 공지된 지식 또는 통상적인 기술수단을 포함한다. 명세서와 실시예는 단지 예시일 뿐이며, 본 발명의 진정한 범위는 이하의 청구 범위에 기재된다.
본 발명은 첨부된 도면에 개시되고 또 상술한 상세한 구성에 한정되지 않으면, 본 발명의 범위를 벗어나지 않는 범위내에서 이루어진 다양한 변화 및 수정은 본 발명의 청구 범위 내에 속하는 것을 이해해야 한다. 따라서, 본 발명의 범위는 단지 첨부된 청구 범위에 의해 제한된다.

Claims (20)

  1. 디스플레이 기판으로서,
    표시 영역 및 상기 표시 영역을 적어도 부분적으로 둘러싸는 베젤 영역을 포함하며;상기 표시 영역은 제 1 표시 영역 및 제 2 표시 영역을 포함하되, 상기 제 1 표시 영역의 광 투과율이 상기 제 2 표시 영역의 광 투과율보다 크며;
    상기 표시 영역 내에는 제 1 방향을 따라 배치된, 복수의 서브 픽셀로 구성된 복수의 픽셀 그룹이 배치되고, 상기 복수의 서브 픽셀은 하나 이상의 제 1 서브 픽셀 및 하나 이상의 제 2 서브 픽셀을 포함하며;
    상기 복수의 픽셀 그룹 중 적어도 하나는 상기 제 1 표시 영역에 위치한 하나의 제 1 서브 픽셀 그룹 및 상기 제 2 표시 영역에 위치한 하나의 제 2 서브 픽셀 그룹을 포함하고, 상기 복수의 픽셀 그룹 중 적어도 다른 하나는 상기 제 2 표시 영역에 위치한 제 2 서브 픽셀 그룹만을 포함하며;
    상기 제 1 서브 픽셀 그룹은 하나 이상의 상기 제 1 서브 픽셀을 포함하고, 상기 제 2 서브 픽셀 그룹은 하나 이상의 상기 제 2 서브 픽셀을 포함하고, 동일한 픽셀 그룹은 복수의 상기 서브 픽셀을 포함하는 경우, 상기 복수의 서브 픽셀은 제 2 방향을 따라 간격을 두고 배치되며;
    상기 표시 영역 내에는 상기 서브 픽셀을 구동하기 위한 픽셀 회로가 배치되며; 상기 베젤 영역 내에는 하나 이상의 EM 신호 제어 회로가 배치되고, 각 상기 EM 신호 제어 회로의 출력 단자 수는 m이고, 여기서, m은 2보다 큰 정수이며; 각 상기 출력 단자는 하나의 상기 픽셀 그룹에서의 적어도 일부 상기 서브 픽셀의 상기 픽셀 회로에 전기적으로 연결되는 것인, 디스플레이 기판.
  2. 제 1 항에 있어서,
    상기 제 1 서브 픽셀 그룹은 2 개의 상기 제 1서브 픽셀을 포함하되, 각 상기 제 1 서브 픽셀이 하나의 상기 픽셀 회로에 대응되며;
    상기 베젤 영역은 상기 표시 영역의 대향된 양측에 위치한 서브 베젤 영역을 포함하며; 2 개의 상기 서브 베젤 영역은 제 3 방향을 따라 연장되고, 2 개의 상기 서브 베젤 영역 내에는 각각 상기 제 1 서브 픽셀 그룹에 대응하는 EM 신호 제어 회로가 배치되며; 상기 제 1 서브 픽셀 그룹에서의 각 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 대응되는 상기 제 1 서브 픽셀에 보다 가까운 상기 서브 베젤 영역 내에 위치한 상기 EM 신호 제어 회로에 전기적으로 연결되는 것인, 디스플레이 기판.
  3. 제 2 항에 있어서,
    동일한 상기 픽셀 그룹의 상기 제 1 서브 픽셀 및 상기 제 2 서브 픽셀에서, 상기 제 1 서브 픽셀과 상기 제 1 서브 픽셀에 보다 가까운 상기 서브 베젤 영역 사이에 위치한 상기 제 2 서브 픽셀에 대응하는 상기 픽셀 회로, 및 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 동일한 상기 EM 신호 제어 회로의 동일한 출력 단자에 전기적으로 연결되는 것인, 디스플레이 기판.
  4. 제 1 항에 있어서,
    2 개의 상기 서브 베젤 영역 내에는 각각 스캔 제어 회로가 배치되며; 상기 제 1 서브 픽셀 그룹에서의 각각의 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 대응되는 상기 제 1 서브 픽셀에 보다 가까운 상기 서브 베젤 영역 내에 위치한 상기 스캔 제어 회로에 전기적으로 연결되며;
    동일한 상기 픽셀 그룹의 상기 제 1 서브 픽셀 및 상기 제 2 서브 픽셀에서, 상기 제 1 서브 픽셀과 상기 제 1 서브 픽셀에 보다 가까운 상기 서브 베젤 영역 사이에 위치한 상기 제 2 서브 픽셀에 대응하는 상기 픽셀 회로, 및 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 동일한 상기 스캔 제어 회로에 전기적으로 연결되는 것인, 다스플레이 기판.
  5. 제 1 항에 있어서,
    상기 제 1 서브 픽셀 그룹은 하나의 상기 제 1 서브 픽셀을 포함하고, 상기 제 1 서브 픽셀은 하나의 상기 픽셀 회로에 대응되며;
    상기 베젤 영역은 상기 표시 영역의 대향된 양측에 위치한 서브 베젤 영역을 포함하고, 2 개의 상기 서브 베젤 영역은 제 3 방향을 따라 연장되고, 2 개의 상기 서브 베젤 영역 중 하나 내에는 상기 제 1 서브 픽셀 그룹에 대응하는 상기 EM 신호 제어 회로가 배치되며;
    상기 제 1 서브 픽셀 그룹에서의 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 대응되는 상기 EM 신호 제어 회로의 출력 단자에 전기적으로 연결되는 것인, 디스플레이 기판.
  6. 제 5 항에 있어서,
    동일한 상기 픽셀 그룹에서의 상기 제 1 서브 픽셀에 대응하는 픽셀 회로, 및 상기 제 2 서브 픽셀에 대응하는 상기 픽셀 회로는 동일한 상기 EM 신호 제어 회로의 동일한 출력 단자에 연결되는 것인, 디스플레이 기판.
  7. 제 1 항에 있어서,
    상기 제 1 서브 픽셀 그룹은 하나의 제 1 서브 픽셀을 포함하고, 상기 제 1 서브 픽셀은 2 개의 상기 픽셀 회로에 대응되며;
    상기 베젤 영역은 상기 표시 영역의 대향된 양측에 위치한 서브 베젤 영역을 포함하고, 2 개의 상기 서브 베젤 영역은 제 3 방향을 따라 연장되고, 2 개의 상기 서브 베젤 영역 내에는 각각 상기 제 1 서브 픽셀 그룹에 대응하는 상기 상기 EM 신호 제어 회로가 설치되며, 상기 제 1 서브 픽셀 그룹에서의 상기 제 1 서브 픽셀에 대응하는 2 개의 상기 픽셀 회로는 대응되는 상기 2 개의 EM 신호 제어 회로에 일대일로 대응되어 전기적으로 연결되며;
    동일한 상기 픽셀 그룹에서, 상기 제 1 표시 영역과 각각의 상기 서브 베젤 영역 사이에는 위치한 상기 제 2 서브 픽셀에 대응하는 상기 픽셀 회로, 및 상기 서브 베젤 영역에 보다 가까운 상기 제 1 서브 픽셀의 상기 픽셀 회로는 상기 서브 베젤 영역 내에 위치한 상기 EM 신호 제어 회로의 동일한 출력 단자에 전기적으로 연결되는 것인, 디스플레이 기판.
  8. 제 1 항에 있어서,
    상기 제 2 표시 영역은 제 1 영역 및 상기 제 1 영역과 상기 제 1 표시 영역에 인접하여 연결된 제 2 영역을 포함하며, 상기 제 2 영역은 상기 제 1 표시 영역을 적어도 부분적으로 둘러싸고, 상기 제 1 서브 픽셀에서의 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 상기 제 2 영역에 배치되는 것인, 디스플레이 기판.
  9. 제 8 항에 있어서,
    상기 제 1 서브 픽셀 그룹은 2 개의 상기 제 1서브 픽셀을 포함하고, 각각의 상기 제 1 서브 픽셀이 하나의 상기 픽셀 회로에 대응되며, 각각의 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 상기 제 2 영역에서 상기 제 1 서브 픽셀에 보다 가까운 영역 내에 배치되는 것인, 디스플레이 기판.
  10. 제 8 항에 있어서,
    상기 제 1 서브 픽셀 그룹은 하나의 상기 제 1 서브 픽셀을 포함하고, 상기 제 1 서브 픽셀은 하나의 상기 픽셀 회로에 대응되며; 상기 제 1 서브 픽셀 그룹에서의 상기 제 1 서브 픽셀에 대응하는 상기 픽셀 회로는 상기 제 2 영역에서 상기 제 1 서브 픽셀 양측에 위치한 영역 중 어느 하나에 배치되는 것인, 디스플레이 기판.
  11. 제 8 항에 있어서,
    상기 제 1 서브 픽셀 그룹은 하나의 상기 제 1 서브 픽셀을 포함하고, 상기 제 1 서브 픽셀은 2 개의 상기 픽셀 회로에 대응되며; 상기 제 1 서브 픽셀에 대응하는 2 개의 상기 픽셀 회로는 각각 상기 제 2 영역에서 상기 제 1 서브 픽셀 양측에 위치한 영역에 배치되며;
    상기 제 2 영역에서의 상기 제 2 서브 픽셀의 분포 밀도가 상기 제 1 표시 영역에서의 상기 제 1 서브 픽셀의 분포 밀도보다 크고, 상기 제 1 영역에서 상기 제 2 서브 픽셀의 분포 밀도보다 작은 것인, 디스플레이 기판.
  12. 제 1 항에 있어서,
    상기 제 1 표시 영역에서의 상기 제 1 서브 픽셀의 분포 밀도는 상기 제 2 표시 영역에서의 상기 제 2 서브 픽셀의 분포 밀도보다 작으며;
    동일한 상기 픽셀 그룹에서, 상기 제 1 방향에 따른 상기 제 1 서브 픽셀의 크기는 상기 제 1 방향에 따른 상기 제 2 서브 픽셀의 크기보다 크며; 상기 제 2 표시 영역은 서로 인접된 2 개의 상기 제 2 서브 픽셀 그룹 사이에 배치된 하나 이상의 제 3 서브 픽셀 그룹을 포함하고, 상기 제 3 서브 픽셀 그룹은 하나 이상의 제 2 서브 픽셀을 포함하고, 제 3 서브 픽셀 그룹은 복수의 제 2 서브 픽셀을 포함하는 경우, 복수의 제 2 서브 픽셀이 제 2 방향을 따라 상기 제 1 서브 픽셀 그룹에 의해 두 부분으로 나누어져 배치되는 것인, 디스플레이 기판.
  13. 제 12 항에 있어서,
    상기 베젤 영역은 상기 표시 영역의 대향된 양측에 위치한 서브 베젤 영역을 포함하며; 2 개의 상기 서브 베젤 영역은 제 3 방향을 따라 연장되며; 상기 제 3 서브 픽셀 그룹에서의 상기 제 2 서브 픽셀 및 상기 제 3 서브 픽셀 그룹에 인접한 상기 제 2 서브 픽셀 그룹에서의 상기 제 2 서브 픽셀에서, 상기 서브 베젤 영역과 상기 제 1 표시 영역 사이에 위치한 상기 제 2 서브 픽셀 그룹에서의 상기 제 2 서브 픽셀에 대응하는 상기 픽셀 회로, 및 상기 제 3 서브 픽셀 그룹에서의 상기 제 2 서브 픽셀에 대응하는 상기 픽셀 회로는 동일한 상기 EM 신호 제어 회로의 동일한 출력 단자나, 또는 동일한 상기 EM 신호 제어 회로의 상이한 출력 단자에 전기적으로 연결되는 것인, 디스플레이 기판.
  14. 제 1 항에 있어서,
    상기 제 1 서브 픽셀은 제 1 전극, 상기 제 1 전극 상에 위치한 제 1 발광 구조 블록 및 상기 제 1 발광 구조 블록 상에 위치한 제 2 전극을 포함하며;
    상기 제 1 서브 픽셀의 상기 제 1 전극은 2 개 이상의 제 1 전극 블록 및 서로 인접된 2 개의 상기 제 1 전극 블록 사이에 배치된 연결부를 포함하며, 서로 인접된 2 개의 상기 제 1 전극 블록은 해당 연결부를 통해 전기적으로 연결되며;
    서로 인접된 2 개의 상기 제 1 전극 블록은 상기 제 2 방향을 따라 엇갈리게 배치되고, 상기 제 2 방향은 상기 제 1 방향에 수직인 것인, 디스플레이 기판.
  15. 제 14 항에 있어서,
    상기 디스플레이 기판은 베이스 플레이트를 포함하며, 상기 제 1 전극 블록은 상기 베이스 플레이트 상에 배치되며; 상기 베이스 플레이트 상에 상기 제 1 전극 블록에 의해 형성된 투영은 하나 이상의 제 1 그래픽 유닛으로 구성되며; 상기 제 1 그래픽 유닛은 원형, 타원형, 덤벨형, 조롱박형 또는 직사각형을 포함하며;
    상기 베이스 플레이트 상에 상기 제 1 발광 구조 블록에 의해 형선된 투영은 하나이상의 제 2 그래픽 유닛으로 구성되고, 상기 제 2 그래픽 유닛과 제 1 그래픽 유닛은 동일하거나, 또는 상이하며;
    상기 제 1 전극 및/또는 상기 제 2 전극은 투명 재료로 형성되고, 상기 투명 재료의 광 투과율은 70 % 이상인 것인, 디스플레이 기판.
  16. 제 1 항에 있어서,
    상기 베젤 영역 내에는 로우 레벨 전원 신호선이 추가로 배치되며; 상기 제 1 서브 픽셀 그룹에서 상기 제 1 서브 픽셀은 제 1 전극, 상기 제 1 전극 상에 위치한 제 1 발광 구조 블록 및 상기 제 1 발광 구조 블록 상에 위치한 제 2 전극을 포함하며;
    상기 제 2 표시 영역에서 상기 제 2 서브 픽셀은 제 3 전극, 상기 제 3 전극 상에 위치한 제 2 발광 구조 블록 및 상기 제 2 발광 구조 블록 상에 위치한 제 4 전극을 포함하며; 상기 제 1 표시 영역에서의 상기 제 2 전극과 상기 제 2 표시 영역에서의 상기 제 4 전극은 서로 연결되어 하나의 평면 전극을 형성하며;
    상기 제 1 표시 영역은 상기 베젤 영역에 인접되어 연결되며; 상기 로우 레벨 전원 신호선은 상기 표시 영역의 적어도 일부를 둘러싸도록 배치되며; 상기 로우 레벨 전원 신호선과 상기 평면 전극은 도전층을 통해 브리징되며; 상기 도전층에서 상기 제 1 표시 영역에 인접되어 연결된 부분의 재료는 투명의 전도성 재료이며; 또는, 상기 베젤 영역에서 제 1 표시 영역에 인접된 영역에는 상기 로우 레벨 전원 신호선이 배치되지 않는 것인, 디스플레이 기판.
  17. 제 1 항에 있어서,
    상기 제 1 표시 영역에서의 상기 제 1 서브 픽셀의 분포 밀도는 상기 제 2 표시 영역에서의 상기 제 2 서브 픽셀의 분포 밀도보다 작으며;
    상기 제 1 표시 영역에서, 상기 제 1 서브 픽셀의 색상 수는 n이며, 상기 제 2 표시 영역(20)에서, 상기 제 2 서브 픽셀의 색상 수는 n이고, n은 3 이상인 자연수이며;
    여기서, 상기 제 1 표시 영역에서 상기 제 2 표시 영역에 인접한 제 1 색상 그룹을 갖는 제 1 서브 픽설, 및 제 2 표시 영역에서 상기 제 1 색상 그룹을 갖는 상기 제 1 서브 픽설에 인접한 제 2 색상 그룹을 갖는 제 2 서브 픽셀은 천이 픽셀 유닛을 구성하며;
    상기 제 1 색상 그룹에 포함된 색상 수 m1Å[1, n-1], 상기 제 2 색상 그룹에 포함된 색상 수 m2=n-m1; 상기 제 1 색상 그룹과 상기 제 2 색상 그룹의 색상 종류가 모두 상이한 것인, 디스플레이 기판.
  18. 제 17 항에 있어서,
    상기 천이 픽셀 유닛에서의 상기 제 1 서브 픽셀과 상기 제 1 서브 픽셀에 인접한 상기 제 1 표시 영역에서의 상기 제 2 색상 그룹을 갖는 제 1 서브 픽셀은 하나 이상의 제 1 픽셀 유닛을 구성하며;
    상기 천이 픽셀 유닛에서의 상기 제 1 서브 픽셀은 상기 천이 픽셀 유닛 및 상기 제 1 표시 영역에서의 픽셀 유닛에 의해 표시할 때 다중화된 서브 픽셀이며;
    또는, 상기 제 1표시 영역에서 상기 천이 픽셀 유닛의 상기 제 1 서브 픽셀은 고립 서브 픽셀이고, 상기 고립 서브 픽셀과 상기 제 1 표시 영역에서의 기타 제 1 서브 픽셀은 완전한 상기 제 1 픽셀 유닛을 구성하지 않는 것인, 디스플레이 기판.
  19. 디스플레이 패널로서,
    제 1 항에 따른 디스플레이 기판; 및
    패키지 구조를 포함하며;
    상기 패키지 구조는 편광판을 포함하며, 상기 편광판은 적어도 상기 제 2 표시 영역을 덮고, 상기 제 1 표시 영역을 덮지 않는 것인, 디스플레이 패널.
  20. 디스플레이 장치로서,
    소자 영역을 구비하는 장치 본체; 및
    제 19 항에 따른 디스플레이 패널을 포함하며;
    여기서, 상기 디스플레이 패널은 상기 장치 본체를 덮으며, 상기 소자 영역은 상기 제 1 표시 영역 아래에 위치하고, 상기 소자 영역에는 상기 제 1 표시 영역을 통과하여 광선을 방출하거나 수집하기 위한 감광 소자가 설치되는 것인, 디스플레이 장치.
KR1020217018899A 2019-03-29 2019-09-27 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치 KR102626540B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201910250700.9A CN110767139B (zh) 2019-03-29 2019-03-29 显示基板、显示面板及显示装置
CN201910250700.9 2019-03-29
PCT/CN2019/108644 WO2020199541A1 (zh) 2019-03-29 2019-09-27 显示基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
KR20210084638A true KR20210084638A (ko) 2021-07-07
KR102626540B1 KR102626540B1 (ko) 2024-01-18

Family

ID=69328778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217018899A KR102626540B1 (ko) 2019-03-29 2019-09-27 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치

Country Status (7)

Country Link
US (1) US11355047B2 (ko)
EP (1) EP3882897B1 (ko)
JP (1) JP7229359B2 (ko)
KR (1) KR102626540B1 (ko)
CN (1) CN110767139B (ko)
TW (1) TWI709125B (ko)
WO (1) WO2020199541A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11145631B1 (en) * 2018-06-12 2021-10-12 Facebook Technologies, Llc Display devices and methods of making the same
US10921499B1 (en) 2018-06-12 2021-02-16 Facebook Technologies, Llc Display devices and methods for processing light
CN110767159A (zh) 2019-04-04 2020-02-07 昆山国显光电有限公司 显示面板的驱动方法、装置和显示设备
CN110504289B (zh) 2019-08-27 2022-08-16 武汉天马微电子有限公司 一种显示面板和显示装置
CN210120138U (zh) * 2019-08-30 2020-02-28 昆山国显光电有限公司 显示面板及显示装置
CN210515985U (zh) * 2019-11-21 2020-05-12 昆山国显光电有限公司 显示基板、显示面板及显示装置
KR20210074447A (ko) * 2019-12-11 2021-06-22 삼성디스플레이 주식회사 표시 장치
CN111129085A (zh) * 2019-12-12 2020-05-08 武汉华星光电半导体显示技术有限公司 一种显示面板及其显示装置
CN111341936B (zh) * 2020-03-10 2021-11-12 昆山国显光电有限公司 一种显示面板及显示装置
TWI820834B (zh) * 2020-03-16 2023-11-01 瑞鼎科技股份有限公司 顯示面板架構的設計方法
CN111402743A (zh) * 2020-03-24 2020-07-10 昆山国显光电有限公司 显示面板及显示装置
CN111508416B (zh) * 2020-04-30 2021-09-03 武汉华星光电半导体显示技术有限公司 显示器及其驱动方法
WO2021227023A1 (zh) * 2020-05-15 2021-11-18 京东方科技集团股份有限公司 显示面板及其制作方法、显示装置
CN111554227B (zh) * 2020-05-29 2022-12-06 厦门天马微电子有限公司 显示面板及显示装置
CN111768740B (zh) * 2020-06-17 2022-04-19 厦门天马微电子有限公司 显示面板及其驱动方法、显示装置
CN111708199B (zh) * 2020-06-29 2022-11-01 武汉天马微电子有限公司 一种显示面板和显示装置
CN111833796B (zh) * 2020-07-23 2023-06-23 Oppo广东移动通信有限公司 显示屏、终端及显示方法
CN111899651B (zh) * 2020-08-12 2022-03-29 昆山国显光电有限公司 显示面板以及显示装置
CN114078365A (zh) * 2020-08-18 2022-02-22 群创光电股份有限公司 显示装置及其驱动方法
CN111951727B (zh) * 2020-08-25 2022-10-18 昆山国显光电有限公司 显示面板及显示装置
KR20220027365A (ko) * 2020-08-26 2022-03-08 삼성디스플레이 주식회사 표시장치
CN112038373B (zh) * 2020-08-28 2022-08-23 武汉天马微电子有限公司 一种显示面板及显示装置
CN115280504A (zh) * 2020-10-30 2022-11-01 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN114566522A (zh) * 2020-11-27 2022-05-31 京东方科技集团股份有限公司 显示基板以及显示装置
US20230025386A1 (en) * 2020-12-25 2023-01-26 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel and display device
WO2022157829A1 (ja) * 2021-01-19 2022-07-28 シャープ株式会社 表示装置
CN112767870B (zh) * 2021-01-29 2022-06-17 武汉天马微电子有限公司 一种显示面板及显示装置
CN113053982A (zh) * 2021-03-16 2021-06-29 京东方科技集团股份有限公司 显示面板、显示装置
CN113066847B (zh) * 2021-03-25 2023-07-25 昆山国显光电有限公司 显示面板及显示装置
CN115903315A (zh) * 2021-09-30 2023-04-04 群创光电股份有限公司 电子装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107610635A (zh) * 2017-10-27 2018-01-19 武汉天马微电子有限公司 一种显示面板和电子设备
CN107819018A (zh) * 2017-10-31 2018-03-20 武汉天马微电子有限公司 一种电致发光显示面板及显示装置
KR20180092003A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 표시 장치
CN109037298A (zh) * 2018-08-15 2018-12-18 武汉天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN109315049A (zh) * 2016-05-11 2019-02-05 株式会社日本有机雷特显示器 显示装置和电子设备
CN110189639A (zh) * 2019-06-28 2019-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1877407A (zh) 2006-07-03 2006-12-13 友达光电股份有限公司 具有不同反射率显示区域的液晶显示面板
WO2016129409A1 (ja) * 2015-02-13 2016-08-18 ソニー株式会社 撮像素子、製造方法、および電子機器
CN105632351B (zh) 2016-03-10 2018-06-26 广东欧珀移动通信有限公司 具有显示屏的电子装置及显示屏的显示效果调节方法
KR20170113066A (ko) * 2016-03-24 2017-10-12 삼성전자주식회사 디스플레이를 가진 전자 장치 및 그의 이미지 표시 방법
US10540933B2 (en) 2017-03-29 2020-01-21 Kyocera Corporation Mobile electronic device, control method, and control medium
CN207338380U (zh) 2017-07-21 2018-05-08 京东方科技集团股份有限公司 一种电致发光显示面板及显示装置
CN110088826B (zh) * 2017-08-16 2022-01-07 京东方科技集团股份有限公司 Goa电路、amoled显示面板及驱动amoled显示面板的像素电路的方法
CN107340660A (zh) * 2017-08-18 2017-11-10 广东欧珀移动通信有限公司 阵列基板、显示面板和电子设备
CN107633807B (zh) * 2017-09-08 2019-10-15 上海天马有机发光显示技术有限公司 一种显示面板及显示装置
CN207947007U (zh) * 2017-09-30 2018-10-09 云谷（固安）科技有限公司 显示屏及显示装置
WO2019062221A1 (zh) 2017-09-30 2019-04-04 云谷（固安）科技有限公司 显示屏及显示装置
WO2019062187A1 (zh) 2017-09-30 2019-04-04 云谷（固安）科技有限公司 显示屏以及电子设备
CN108336117A (zh) * 2017-09-30 2018-07-27 云谷（固安）科技有限公司 显示屏以及电子设备
CN108010949A (zh) * 2017-11-30 2018-05-08 武汉华星光电半导体显示技术有限公司 异形切割的oled显示面板及oled显示器
US20190164489A1 (en) 2017-11-30 2019-05-30 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Notch cutting oled display panel and oled display
CN108682372A (zh) * 2018-04-03 2018-10-19 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
CN108682395B (zh) * 2018-04-09 2021-09-21 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
CN108766347A (zh) 2018-06-13 2018-11-06 京东方科技集团股份有限公司 一种显示面板、其显示方法及显示装置
CN108957881B (zh) * 2018-07-04 2020-12-18 厦门天马微电子有限公司 一种显示面板及显示装置
CN208622778U (zh) * 2018-08-06 2019-03-19 云谷（固安）科技有限公司 显示面板、显示屏及显示终端
CN109192759B (zh) 2018-08-29 2021-09-21 京东方科技集团股份有限公司 显示面板及显示面板的制备方法
CN109143649B (zh) 2018-09-29 2021-07-30 武汉天马微电子有限公司 显示面板和显示装置
CN109061975A (zh) 2018-10-26 2018-12-21 昆山国显光电有限公司 一种显示装置及其显示面板
CN109308866A (zh) * 2018-10-26 2019-02-05 武汉华星光电半导体显示技术有限公司 一种电子装置
CN109256047B (zh) 2018-10-31 2021-12-17 武汉天马微电子有限公司 一种显示面板、显示装置及其驱动方法
US11024215B2 (en) * 2019-02-22 2021-06-01 Novatek Microelectronics Corp. Display panel having dual-gate structure, control circuit, and display device
US10943519B2 (en) * 2019-02-26 2021-03-09 Himax Technologies Limited Image processing method for vertical sub-pixel rendering and display device using the same
US11164541B2 (en) * 2019-12-11 2021-11-02 Apple, Inc. Multi-frame burn-in statistics gathering
CN110931534B (zh) * 2019-12-11 2022-04-12 京东方科技集团股份有限公司 显示基板及其控制方法、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109315049A (zh) * 2016-05-11 2019-02-05 株式会社日本有机雷特显示器 显示装置和电子设备
KR20180092003A (ko) * 2017-02-07 2018-08-17 삼성디스플레이 주식회사 표시 장치
CN107610635A (zh) * 2017-10-27 2018-01-19 武汉天马微电子有限公司 一种显示面板和电子设备
CN107819018A (zh) * 2017-10-31 2018-03-20 武汉天马微电子有限公司 一种电致发光显示面板及显示装置
CN109037298A (zh) * 2018-08-15 2018-12-18 武汉天马微电子有限公司 一种有机发光显示面板及有机发光显示装置
CN110189639A (zh) * 2019-06-28 2019-08-30 昆山国显光电有限公司 显示基板、显示面板及显示装置

Also Published As

Publication number Publication date
TWI709125B (zh) 2020-11-01
US11355047B2 (en) 2022-06-07
JP7229359B2 (ja) 2023-02-27
WO2020199541A1 (zh) 2020-10-08
EP3882897B1 (en) 2024-07-24
CN110767139A (zh) 2020-02-07
JP2022514274A (ja) 2022-02-10
TW202001842A (zh) 2020-01-01
EP3882897A4 (en) 2022-07-13
CN110767139B (zh) 2020-12-11
EP3882897A1 (en) 2021-09-22
US20210248945A1 (en) 2021-08-12
KR102626540B1 (ko) 2024-01-18

Similar Documents

Publication Publication Date Title
KR102626540B1 (ko) 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치
US11335284B2 (en) Display panel and display device
CN110767720B (zh) 显示基板、显示面板及显示装置
US11844263B2 (en) Display panel having one display region surrounding another displayer region and display device having the same
JP7229360B2 (ja) Ｏｌｅｄアレイ基板、表示パネル及び表示装置
KR102627695B1 (ko) 디스플레이 기판, 디스플레이 패널 및 디스플레이 장치
CN110518037B (zh) 一种显示面板及显示装置
CN110767662B (zh) 显示基板、显示面板及显示装置
JP7280979B2 (ja) 表示パネル及び表示装置
CN110767097B (zh) 一种显示面板及显示装置
CN110070801A (zh) 一种显示面板及显示装置
CN114783369A (zh) 一种显示面板及显示装置
CN112489585B (zh) 一种显示面板及显示装置
CN107731101A (zh) 显示面板和显示装置
CN112640121B (zh) 显示面板、显示屏及电子设备
US10810945B2 (en) Display panel and display device
CN112666746A (zh) 显示面板及显示装置、显示方法
JP2020160304A (ja) 表示装置
CN108376523B (zh) 一种显示面板和显示装置
CN113871417A (zh) 显示基板和显示装置
CN110082971B (zh) 显示面板及显示装置
CN116782715A (zh) 一种显示面板及显示装置
CN117042540A (zh) 一种显示面板和显示装置
CN117479741A (zh) 显示面板
CN115390307A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant