KR20210084566A - 점감형 경사진 핀들을 생성하기 위한 제어된 하드마스크 성형 - Google Patents
점감형 경사진 핀들을 생성하기 위한 제어된 하드마스크 성형 Download PDFInfo
- Publication number
- KR20210084566A KR20210084566A KR1020217015984A KR20217015984A KR20210084566A KR 20210084566 A KR20210084566 A KR 20210084566A KR 1020217015984 A KR1020217015984 A KR 1020217015984A KR 20217015984 A KR20217015984 A KR 20217015984A KR 20210084566 A KR20210084566 A KR 20210084566A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- subsequent
- device layer
- initial
- ions
- Prior art date
Links
- 238000007493 shaping process Methods 0.000 title description 3
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 150000002500 ions Chemical class 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 25
- 230000003628 erosive effect Effects 0.000 claims description 19
- 238000010884 ion-beam technique Methods 0.000 claims description 8
- 238000001020 plasma etching Methods 0.000 claims description 8
- 238000000992 sputter etching Methods 0.000 claims description 6
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 230000003287 optical effect Effects 0.000 abstract description 56
- 230000008878 coupling Effects 0.000 description 11
- 238000010168 coupling process Methods 0.000 description 11
- 238000005859 coupling reaction Methods 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 230000003190 augmentative effect Effects 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000012780 transparent material Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- MCMNRKCIXSYSNV-UHFFFAOYSA-N ZrO2 Inorganic materials O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 1
- 239000006117 anti-reflective coating Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 1
- XSOKHXFFCGXDJZ-UHFFFAOYSA-N telluride(2-) Chemical compound [Te-2] XSOKHXFFCGXDJZ-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1847—Manufacturing methods
- G02B5/1857—Manufacturing methods using exposure or etching means, e.g. holography, photolithography, exposure to electron or ion beams
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B5/00—Optical elements other than lenses
- G02B5/18—Diffraction gratings
- G02B5/1842—Gratings for image generation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Plasma & Fusion (AREA)
- Drying Of Semiconductors (AREA)
- Micromachines (AREA)
- Diffracting Gratings Or Hologram Optical Elements (AREA)
Abstract
본원에 설명된 실시예들은, 광학 디바이스 구조들을 형성하는 방법들에 관한 것이다. 방법의 일 실시예는, 복수의 깊이들의 초기 깊이를 형성하기 위해 기판의 표면의 표면 법선에 대해 이온 각도로 기판을 이온들에 노출시키는 단계를 포함한다. 패터닝된 마스크가 기판 위에 배치되고, 패터닝된 마스크는, 기판 또는 기판 상에 배치된 디바이스 층의 노출된 부분들을 정의하는 2개 이상의 돌출부를 포함한다. 각각의 돌출부는, 디바이스 층에 접촉하는 최하부 표면에 있는 후단 가장자리, 각각의 돌출부의 최상부 표면에 있는 선단 가장자리, 및 최상부 표면으로부터 디바이스 층까지의 높이를 갖는다. 복수의 깊이들의 적어도 하나의 후속 깊이를 형성하기 위해, 이온 각도로 기판을 이온들에 노출시키는 것이 반복된다.
Description
관련 출원들에 대한 상호-참조
본 출원은 2018년 10월 31일자로 출원된 미국 가특허 출원 일련번호 제62/753,847호를 우선권으로 주장하며, 상기 출원은 인용에 의해 본원에 포함된다.
본 개시내용의 실시예들은 일반적으로, 증강, 가상, 및 혼합 현실을 위한 광학 디바이스들에 관한 것이다. 더 구체적으로, 본원에 설명된 실시예들은 점감형(tapered) 핀들을 갖는 광학 디바이스 제조를 제공한다.
가상 현실은 일반적으로, 사용자가 명백한 물리적 존재를 갖는 컴퓨터 생성 모의 환경인 것으로 간주된다. 가상 현실 경험은 3D로 생성되어 헤드 장착 디스플레이(HMD), 이를테면, 실제 환경을 대체하는 가상 현실 환경을 표시하기 위한 렌즈들로서 근안(near-eye) 디스플레이 패널들을 갖는 안경 또는 다른 웨어러블 디스플레이 디바이스들을 이용하여 보여질 수 있다.
그러나, 증강 현실은, 사용자가 여전히 주변 환경을 보도록 안경 또는 다른 HMD 디바이스의 디스플레이 렌즈들을 통해 보면서 또한 환경의 일부로서 디스플레이에 생성되어 나타나는 가상 객체들의 이미지들을 볼 수 있는 경험을 가능하게 한다. 증강 현실은, 임의의 유형의 입력, 이를테면, 오디오 및 촉각 입력들뿐만 아니라 사용자가 경험하는 환경을 향상 또는 증강시키는 가상 이미지들, 그래픽들, 및 비디오를 포함할 수 있다. 첨단 기술로서, 증강 현실에는 많은 난제들 및 설계 제약들이 존재한다.
하나의 그러한 난제는, 주변 환경 상에 겹쳐진(overlayed) 가상 이미지를 표시하는 것이다. 겹쳐진 이미지들을 지원하기 위해 광학 디바이스들, 이를테면 도파관들이 사용된다. 생성된 광은, 광이 광학 디바이스를 빠져나가 주변 환경 상에 겹쳐질 때까지 광학 디바이스를 통해 전파된다. 광학 디바이스들을 제조하는 것은, 광학 디바이스들이 불균일한 특성들을 갖는 경향이 있기 때문에 난제일 수 있다. 그에 따라서, 개선된 광학 디바이스들 및 제조 방법들이 관련 기술분야에 필요하다.
일 실시예에서, 방법이 제공된다. 방법은, 복수의 깊이들의 초기 깊이를 형성하기 위해 기판의 표면의 표면 법선에 대해 이온 각도로 기판을 이온들에 노출시키는 단계를 포함한다. 패터닝된 다층 마스크가 기판 위에 배치되고, 패터닝된 다층 마스크는, 기판 또는 기판 상에 배치된 디바이스 층의 노출된 부분들을 정의하는 2개 이상의 초기 돌출부를 갖는, 기판 위에 배치된 초기 패터닝된 마스크를 포함한다. 각각의 초기 돌출부는 기판 위에 배치된 최하부 표면에 있는 후단 가장자리를 갖는다. 2개 이상의 후속 돌출부를 갖는 적어도 하나의 후속 패터닝된 마스크가 초기 패터닝된 마스크의 각각의 초기 돌출부 위에 배치된다. 각각의 후속 돌출부는, 각각의 후속 돌출부의 최상부 표면에 있는 선단 가장자리, 및 최상부 표면으로부터 각각의 초기 돌출부까지의 높이를 포함한다. 복수의 깊이들의 적어도 하나의 후속 깊이를 형성하기 위해, 이온 각도로 기판을 이온들에 노출시키는 것이 반복된다.
다른 실시예에서, 방법이 제공된다. 방법은, 복수의 깊이들의 초기 깊이를 형성하기 위해 기판의 표면의 표면 법선에 대해 이온 각도로 기판을 이온들에 노출시키는 단계를 포힘하며, 여기서, 패터닝된 마스크가 기판 위에 배치되고, 패터닝된 마스크는, 기판 또는 기판 상에 배치된 디바이스 층의 노출된 부분들을 정의하는 2개 이상의 돌출부를 포함한다. 각각의 돌출부는, 디바이스 층에 접촉하는 최하부 표면에 있는 후단 가장자리, 각각의 돌출부의 최상부 표면에 있는 선단 가장자리, 및 최상부 표면으로부터 디바이스 층까지의 높이를 갖는다. 복수의 깊이들의 적어도 하나의 후속 깊이를 형성하기 위해, 이온 각도로 기판을 이온들에 노출시키는 것이 반복된다.
또 다른 실시예에서, 방법이 제공된다. 방법은, 복수의 깊이들의 초기 깊이를 형성하기 위해, 기판 위에 배치된 디바이스 층을, 기판의 표면의 표면 법선에 대해 이온 각도로 디바이스 층에 접촉하는 이온들에 노출시키는 단계를 포함한다. 패터닝된 다층 마스크가 디바이스 층 상에 배치되고, 패터닝된 다층 마스크는, 디바이스 층의 노출된 부분들을 정의하는 2개 이상의 초기 돌출부를 갖는, 디바이스 층 상에 배치된 초기 패터닝된 마스크를 포함한다. 각각의 초기 돌출부는 디바이스 층에 접촉하는 최하부 표면에 있는 후단 가장자리를 갖는다. 초기 패터닝된 마스크는 제1 침식률을 갖는 제1 물질을 포함한다. 2개 이상의 후속 돌출부를 갖는 적어도 하나의 후속 패터닝된 마스크가 초기 패터닝된 마스크의 각각의 초기 돌출부 위에 배치된다. 각각의 후속 돌출부는, 각각의 후속 돌출부의 최상부 표면에 있는 선단 가장자리, 및 최상부 표면으로부터 각각의 초기 돌출부까지의 높이를 포함한다. 복수의 깊이들의 적어도 하나의 후속 깊이를 형성하기 위해, 이온 각도로 기판을 이온들에 노출시키는 것이 반복된다.
본 개시내용의 상기 언급된 특징들이 상세하게 이해될 수 있는 방식으로, 위에서 간략하게 요약된 본 개시내용의 보다 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이러한 실시예들 중 일부가 첨부된 도면들에 예시되어 있다. 그러나, 첨부된 도면들은 단지 예시적인 실시예들을 예시하는 것이므로 본 개시내용의 범위를 제한하는 것으로 간주되지 않아야 하며, 다른 균등하게 유효한 실시예들을 허용할 수 있다는 것이 유의되어야 한다.
도 1은 실시예에 따른 광학 디바이스의 정면도이다.
도 2는 실시예에 따른, 광학 디바이스 구조를 형성하기 위한 방법의 흐름도이다.
도 3a 내지 도 3g는 실시예에 따른, 광학 디바이스 구조를 형성하기 위한 방법 동안의 광학 디바이스 구조의 개략적인 단면도들이다.
도 4는 실시예에 따른, 광학 디바이스 구조를 형성하기 위한 방법의 흐름도이다.
도 5a 내지 도 5g는 실시예에 따른, 광학 디바이스 구조를 형성하기 위한 방법 동안의 광학 디바이스 구조의 개략적인 단면도들이다.
이해를 용이하게 하기 위해서, 도면들에 공통된 동일한 요소들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 요소들 및 특징들은 추가적인 언급이 없이도 다른 실시예들에 유익하게 포함될 수 있는 것으로 고려된다.
도 1은 실시예에 따른 광학 디바이스의 정면도이다.
도 2는 실시예에 따른, 광학 디바이스 구조를 형성하기 위한 방법의 흐름도이다.
도 3a 내지 도 3g는 실시예에 따른, 광학 디바이스 구조를 형성하기 위한 방법 동안의 광학 디바이스 구조의 개략적인 단면도들이다.
도 4는 실시예에 따른, 광학 디바이스 구조를 형성하기 위한 방법의 흐름도이다.
도 5a 내지 도 5g는 실시예에 따른, 광학 디바이스 구조를 형성하기 위한 방법 동안의 광학 디바이스 구조의 개략적인 단면도들이다.
이해를 용이하게 하기 위해서, 도면들에 공통된 동일한 요소들을 지정하기 위해 가능한 경우 동일한 참조 번호들이 사용되었다. 일 실시예의 요소들 및 특징들은 추가적인 언급이 없이도 다른 실시예들에 유익하게 포함될 수 있는 것으로 고려된다.
본원에 설명된 실시예들은, 점감형 핀들을 갖는 광학 디바이스 구조들을 형성하는 방법들에 관한 것이다. 방법들은, 기판의 표면의 표면 법선에 대해 이온 각도로 기판 또는 기판 상에 배치된 디바이스 층에 접촉하는 이온들에 기판을 노출시키는 단계를 포함한다. 하드마스크 성형의 활용, 즉, 패터닝된 마스크의 선단 가장자리에 의해 정의되는 선단 가장자리 평면과 패터닝된 마스크의 후단 가장자리에 의해 정의되는 후단 가장자리 평면 사이의 거리를 제어하는 것은, 각각의 핀의 라인 폭 및 핀의 깊이를 증가시키며, 이는, 광학 디바이스 구조들의 기판 또는 디바이스 층에 점감형 핀들을 형성하는 것을 가능하게 한다.
도 1은 광학 디바이스(100)의 정면도이다. 아래에 설명된 광학 디바이스(100)는 예시적인 광학 디바이스라는 것이 이해되어야 한다. 광학 디바이스(100)는, 복수의 핀들(108)에 의해 정의되는 입력 결합 구역(102), 광학 디바이스 구역(104), 및 복수의 핀들(110)에 의해 정의되는 출력 결합 구역(106)을 포함한다.
입력 결합 구역(102)은, 마이크로디스플레이로부터 일정 강도를 갖는 입사 광 빔들(가상 이미지)을 수신한다. 복수의 핀들(108)의 각각의 핀은 입사 빔들을 복수의 모드들로 분할하며, 각각의 빔이 모드를 갖는다. 영차 모드(T0) 빔들은 광학 디바이스(100)에서 다시 굴절되거나 손실되고, 양의 1차 모드(T1) 빔들은 광학 디바이스(100)를 통해 광학 디바이스 구역(104)에 걸쳐 출력 결합 구역(106)으로의 내부 전반사(TIR)를 겪고, 음의 1차 모드(T-1) 빔들은 T1 빔들과 반대 방향으로 광학 디바이스(100)에서 전파된다. T1 빔들은, T1 빔들이 출력 결합 구역(106)에서 복수의 핀들(110)과 접촉하게 될 때까지 광학 디바이스(100)를 통해 내부 전반사(TIR)를 겪는다. T1 빔들은 복수의 핀들(110)의 핀과 접촉하며, 여기서, T1 빔들은 광학 디바이스(100)에서 다시 굴절되거나 손실되는 T0 빔들, T1 빔들이 복수의 핀들(110)의 다른 핀과 접촉할 때까지 출력 결합 구역(106)에서 TIR을 겪는 T1 빔들, 및 광학 디바이스(100)에서 축출되는 T-1 빔들로 분할된다. 광학 디바이스(100)를 통해 출력 결합 구역(106)에 결합되는 T1 빔들을 제어하고 광학 디바이스(100)에서 축출되는 T-1 빔들을 제어하기 위한 하나의 접근법은, 복수의 핀들(108) 및 복수의 핀들(110)의 각각의 핀의 형상을 제어하는 것이다. 복수의 핀들(108) 및 복수의 핀들(110)의 각각의 핀에 대한 점감형 형상은 시야의 변조 및 증가된 광학 대역폭을 제공한다.
도 2는, 도 3a 내지 도 3g에 도시된 광학 디바이스 구조(300)를 형성하기 위한 방법(200)의 흐름도이다. 일 실시예에서, 광학 디바이스 구조(300)는, 광학 디바이스(100)의 입력 결합 구역(102) 및/또는 출력 결합 구역(106)에 대응한다. 동작(201)에서, 기판(302)이 이온들(301), 이를테면 이온 빔들에 노출된다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 이온들(301)은, 기판(302)의 표면(304)의 표면 법선(303)에 대해 이온 각도(
)로 기판(302)에 접촉한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 다른 실시예에서, 이온들(301)이 기판(302)의 표면(304)의 표면 법선(303)에 대해 이온 각도(
)로 디바이스 층(308)에 접촉하도록 디바이스 층(308)이 기판(302) 위에 배치된다. 본원에 설명된 다른 실시예들과 조합될 수 있는 또 다른 실시예에서, 식각 정지 층(306)이 기판(302)의 표면(304)과 디바이스 층(308) 사이에 배치된다. 도 3f에 도시된 바와 같이, 디바이스 층(308)이 기판(302) 위에 배치될 때, 광학 디바이스 구조(300)는 디바이스 층(308)에 형성된 적어도 하나의 핀(326)을 포함한다. 그렇지 않으면, 도 3g에 도시된 바와 같이, 광학 디바이스 구조(300)는 기판(302)에 형성된 적어도 하나의 핀(326)을 포함한다. 디바이스 층(308)에 적어도 하나의 핀(326)을 형성하는 양상들이 논의되지만, 기판(302)에서의 적어도 하나의 핀(326)이 그 기판 상에 배치된 디바이스 층(308) 없이 유사하게 형성된다는 것이 이해되어야 한다.
이온 각도(
)로 기판(302) 중 하나를 이온들(301)에 노출시키는 것은, 이온들(301)을 기판(302)으로 가속시키는 방향성 반응성 이온 식각(RIE) 및 각진 이온 식각과 같은 식각 프로세스들을 포함할 수 있다. 각진 이온 식각은, 이온 빔, 이를테면, 리본 빔, 스폿 빔, 또는 전체 기판 크기 빔을 생성하는 것, 및 이온 빔을 이온 각도(
)로 디바이스 층(308)으로 지향시키는 것을 포함한다. 이온 빔은, 이온 빔을 생성하기 위해 활성화되는 가스 또는 가스 혼합물에 대응하는 식각 화학물질을 갖는다. 각진 이온 식각 시스템의 일 예는, 캘리포니아 주 산타 클라라의 어플라이드 머티어리얼스, 인코포레이티드(Applied Materials, Inc.)로부터 입수가능한 베리안 VIISta(Varian VIISta®) 시스템이다. 방향성 RIE는, 식각 화학물질로 또한 알려져 있는 가스 또는 가스 혼합물을, 가스 또는 가스 혼합물에 무선 주파수(RF) 전력을 인가함으로써 플라즈마로 여기시키는 것, 및 플라즈마의 이온들을 이온 각도(
)로 기판(302)으로 지향시키는 것을 포함한다.
본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 디바이스 층(308)은, 산탄화규소(SiOC), 이산화티타늄(TiO2), 이산화규소(SiO2), 바나듐(IV) 산화물(VOx), 산화알루미늄(Al2O3), 인듐 주석 산화물(ITO), 산화아연(ZnO), 오산화탄탈럼(Ta2O5), 질화규소(Si3N4), 질화티타늄(TiN), 이산화지르코늄(ZrO2), 및 탄질화규소(SiCN) 함유 물질들 중 적어도 하나를 포함하지만 이에 제한되지 않는다. 기판(302)은, 비정질 유전체들, 비-비정질 유전체들, 결정질 유전체들, 산화규소, 중합체들, 및 이들의 조합물들 중 적어도 하나를 포함하지만 이에 제한되지 않는다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일부 실시예들에서, 기판(302)은, 산화물, 황화물, 인화물, 텔루라이드, 및 이들의 조합물들 중 적어도 하나를 포함하지만 이에 제한되지 않는다. 일 예에서, 기판(302)은, 규소(Si), 이산화규소(SiO2), 사파이어, 및 높은 굴절률 투명 물질 함유 물질들 중 적어도 하나를 포함한다.
도 3a에 도시된 바와 같이, 동작(201) 전에, 패터닝된 다층 마스크가 디바이스 층(308) 및 기판(302) 중 하나 상에 배치된다. 패터닝된 다층 마스크는, 초기 패터닝된 마스크(310) 및 적어도 하나의 후속 패터닝된 마스크(312)를 포함한다. 초기 패터닝된 마스크(310)는 디바이스 층(308) 및 기판(302) 중 하나 상에 배치된다. 초기 패터닝된 마스크(310)는, 디바이스 층(308)(또는 기판(302))의 노출된 부분들을 정의하는 2개 이상의 초기 돌출부(311)를 포함한다. 2개 이상의 돌출부(313)를 갖는 적어도 하나의 후속 패터닝된 마스크(312)가 초기 패터닝된 마스크(310) 위에 배치된다. 2개 이상의 돌출부(313)는 2개 이상의 돌출부(311)와 실질적으로 정렬된다. 각각의 돌출부(313)는 각각의 돌출부(313)의 최상부 표면(320)에 있는 선단 가장자리(315)를 포함한다. 각각의 돌출부(311)는 디바이스 층(308)(또는 기판(302))에 접촉하는 최하부 표면(318)에 있는 후단 가장자리(317)를 갖는다. 초기 패터닝된 마스크(310)는 인접한 후단 가장자리들(317) 사이의 피치(322)를 포함한다. 각각의 돌출부(311)는, 최하부 표면(318)으로부터 후속 패터닝된 마스크(312)까지의 제1 높이(314)를 갖는다. 각각의 돌출부(313)는, 초기 패터닝된 마스크(310)로부터 최상부 표면(320)까지의 제2 높이(316)를 갖는다. 동작(201) 전에, 제1 높이(314) 및 제2 높이(316)는 실질적으로 동일하다.
도 3b는 동작(201)에서의 기판(302)의 개략적인 단면도이다. 도 3b에 도시된 바와 같이, 이온들(301)은, 기판(302)의 표면(304)의 표면 법선(303)에 대해 이온 각도(
)로 디바이스 층(308)(또는 기판(302))에 접촉한다. 이온들(301)은, 디바이스 층(308) 내로의 또는 기판(302) 내로의(도 3g) 적어도 하나의 공동(368)의 복수의 깊이들(327)(도 3d 내지 도 3f에 도시됨) 중 초기 깊이(325)를 식각한다. 도 3d 내지 도 3g에 도시된 바와 같이, 각각의 공동(368)은 2개의 인접한 핀(326) 사이에 있다. 동작(201) 후에, 초기 깊이(325)에 부가하여, 적어도 하나의 공동(368)은, 선단 측벽(359)의 초기 선단 측벽 부분(357)(도 3f 및 도 3g에 도시됨), 후단 측벽(364)의 초기 후단 측벽 부분(361)(도 3f 및 도 3g에 도시됨), 및 초기 선단 측벽 부분(357)으로부터 초기 후단 측벽 부분(361)까지의 초기 라인 폭(363)을 포함한다. 초기 선단 측벽 부분(357)은 표면 법선(303)에 대한 이온 각도(
)에 대응하는 초기 선단 각도(αi)를 갖는다. 초기 후단 측벽 부분(361)은 표면 법선(303)에 대한 이온 각도(
)에 대응하는 초기 후단 각도(βi)를 갖는다. 초기 라인 폭(363)은, 각각의 돌출부(313)의 최상부 표면(320)에 있는 선단 가장자리(315)에 의해 정의되는 선단 가장자리 평면(334)과 디바이스 층(308)(또는 기판(302))에 접촉하는 최하부 표면(318)에 있는 후단 가장자리(317)에 의해 정의되는 후단 가장자리 평면(336) 사이의 거리(332)에 의해 제어된다. 거리(332)는, 이온 각도(
)에서의 이온들(301)이 거리(332) 밖의 디바이스 층(308)(또는 기판(302))에 접촉하지 않기 때문에 초기 라인 폭(363)에 대응한다. 제2 높이(316)는, 거리(332)가 적어도 하나의 후속 라인 폭(365)(도 3d 내지 도 3g에 도시됨)에 대해 증가되도록 제어, 즉, 감소된다.
도 3c에 도시된 바와 같이, 동작(201) 후에, 제2 높이(316)는 감소된다. 후속 패터닝된 마스크(312)는 제2 침식률을 갖는 제2 물질을 포함하고, 초기 패터닝된 마스크(310)는 제1 침식률을 갖는 제1 물질을 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 제1 물질은, TiN, 질화탄탈럼(TaN), 및 크로뮴(Cr) 함유 물질들 중 적어도 하나를 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 다른 실시예에서, 제2 물질은, 산화규소(SiOx) 및 SiCN 중 적어도 하나를 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 또 다른 실시예에서, 제2 물질은, 스핀-온-탄소(SOC; spin-on-carbon), 포토레지스트, 및 최하부 반사방지 코팅 물질들 중 적어도 하나를 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 제2 침식률은, 이온들(301)의 식각 화학물질로 인해 디바이스 층(308)이 이온들(301)에 노출될 때 제1 침식률보다 크다. 예컨대, 제1 물질은 TiN을 함유하고, 제2 물질은 SiOx를 함유하고, 이온들(301)의 식각 화학물질은 플루오로메탄(CH3F), 이원자 산소(O2), 및 캐리어 가스, 이를테면 아르곤(Ar)을 포함한다. CH3F, O2, 및 Ar의 식각 화학물질에 의해 생성되는 이온들(301)에 노출될 때, SiOx를 함유하는 제2 물질은 TiN을 함유하는 제1 물질보다 큰 침식률로 침식된다. 따라서, 디바이스 층(308)(또는 기판(302))이 이온들(301)에 노출됨에 따라 거리(332)가 감소된다. 본원에 설명된 다른 실시예들과 조합될 수 있는 다른 실시예에서, 제2 침식률은, O2와 같은 식각 프로세스의 식각 화학물질에 따라, 제1 침식률보다 크다. O2의 식각 화학물질에 의해 생성되는 이온들에 노출될 때, 제2 물질은 제1 물질보다 큰 침식률로 침식된다. 임의적 동작(202)은, 제2 높이(316)를 감소시키기 위해 식각 프로세스를 수행하는 것을 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 식각 프로세스는 등방성 식각 프로세스이다.
동작(203)에서, 디바이스 층(308)(또는 기판(302)) 내로의 적어도 하나의 공동(368)의 복수의 깊이들(327) 중 적어도 하나의 후속 깊이(328)를 식각하기 위해 동작(201)이 반복된다. 도 3d에 도시된 바와 같이, 후속 깊이(328)에 부가하여, 공동(368)은, 선단 측벽(359)의 후속 선단 측벽 부분(358), 후단 측벽(364)의 후속 후단 측벽 부분(362), 및 후속 선단 측벽 부분(358)으로부터 후속 후단 측벽 부분(362)까지의 후속 라인 폭(365)을 포함한다. 후속 선단 측벽 부분(358)은 표면 법선(303)에 대한 이온 각도(
)에 대응하는 후속 선단 각도(αs)를 갖는다. 후속 후단 측벽 부분(362)은 표면 법선(303)에 대한 이온 각도(
)에 대응하는 후속 후단 선단 각도(βs)를 갖는다. 후속 라인 폭(365)은, 제2 높이(316)를 감소시킴으로써 증가되는 선단 가장자리 평면(334)과 후단 가장자리 평면(336) 사이의 거리(332)에 의해 제어된다. 거리(332)는, 이온 각도(
)에서의 이온들(301)이 거리(332) 밖의 디바이스 층(308)(또는 기판(302))에 접촉하지 않기 때문에 후속 라인 폭(365)에 대응한다. 도 3e에 도시된 바와 같이, 임의적 동작(204)은, 적어도 하나의 공동(368)의 각각의 후속 깊이(328)가 식각된 후에 임의적 동작(202)을 반복하는 것을 포함한다.
도 3f 및 도 3g는 광학 디바이스 구조(300)의 개략적인 단면도들이다. 동작(201) 및 임의적 동작(202)은, 광학 디바이스 구조(300)가 형성될 때까지, 즉, 적어도 하나의 공동(368)이 핀 깊이에 대응하는 초기 깊이(325) 및 적어도 하나의 후속 깊이(328)를 포함하는 복수의 깊이들(327)을 가질 때까지 반복된다. 적어도 하나의 공동(368)은 임계 치수(366)를 갖는다. 임계 치수(366)는, 인접한 남아 있는 돌출부들(313) 및 돌출부들(311)에 의해 정의되는 노출된 부분들의 반치전폭(FWHM; full width at half maximum)이다. 초기 깊이(325) 및 각각의 후속 깊이(328)를 감소시키는 것은 적어도 하나의 공동(368)의 더 평활한 선단 측벽(359)을 초래할 것이다. 표면 법선(303)에 대해 측정되는 선단 측벽(359)의 평면(376)의 선단 각도(α)는 약 15° 내지 약 70°이다. 표면 법선(303)에 대해 측정되는 후단 측벽(364)의 후단 각도(β)는 약 20° 내지 약 75°이다.
본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 초기 패터닝된 마스크(310) 및 적어도 하나의 후속 패터닝된 마스크(312)는 불투명한 물질들을 포함하고, 광학 디바이스 구조(300)가 형성된 후에 제거된다. 예컨대, 초기 패터닝된 마스크(310) 및 적어도 하나의 후속 패터닝된 마스크(312)는 반사성 물질들, 이를테면 Cr 또는 은(Ag)을 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 다른 실시예에서, 초기 패터닝된 마스크(310) 및 적어도 하나의 후속 패터닝된 마스크(312)는, 광학 디바이스 구조(300)가 형성된 후에 초기 패터닝된 마스크(310) 및 적어도 하나의 후속 패터닝된 마스크(312)가 남아 있도록 투명한 물질들을 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 식각 정지 층(306)은, 광학 디바이스 구조(300)가 형성된 후에 제거되는 불투명한 식각 정지 층이다. 본원에 설명된 다른 실시예들과 조합될 수 있는 다른 실시예에서, 식각 정지 층(306)은, 광학 디바이스 구조(300)가 형성된 후에 남아 있는 투명한 식각 정지 층이다.
도 4는, 도 5a 내지 도 5g에 도시된 광학 디바이스 구조(500)를 형성하기 위한 방법(400)의 흐름도이다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 광학 디바이스 구조(500)는, 광학 디바이스(100)의 입력 결합 구역(102) 및/또는 출력 결합 구역(106)에 대응한다. 동작(401)에서, 기판(302)이 이온들(301)에 노출된다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 이온들(301)은, 기판(302)의 표면(304)의 표면 법선(303)에 대해 이온 각도(
)로 기판(302)에 접촉한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 다른 실시예에서, 이온들(301)이 기판(302)의 표면(304)의 표면 법선(303)에 대해 이온 각도(
)로 디바이스 층(308)에 접촉하도록 디바이스 층(308)이 기판(302) 위에 배치된다. 일 실시예에서, 식각 정지 층(306)은 기판(302)의 표면(304)과 디바이스 층(308) 사이에 배치된다. 이온 각도(
)로 디바이스 층(308)을 이온들(301)에 노출시키는 것은, 이온들(301)을 디바이스 층(308)(또는 기판(302))으로 가속시키는 방향성 RIE 및 각진 이온 식각과 같은 식각 프로세스들을 포함할 수 있다. 도 5f에 도시된 바와 같이, 디바이스 층(308)이 기판(302) 위에 배치될 때, 광학 디바이스 구조(500)는 디바이스 층(308)에 형성된 적어도 하나의 핀(526)을 포함한다. 그렇지 않으면, 도 5g에 도시된 바와 같이, 광학 디바이스 구조(500)는 기판(302)에 형성된 적어도 하나의 핀(526)을 포함한다. 디바이스 층(308)에 적어도 하나의 핀(526)을 형성하는 양상들이 논의되지만, 기판(302)에서의 적어도 하나의 핀(526)이 그 기판 상에 배치된 디바이스 층(308) 없이 유사하게 형성된다는 것이 이해되어야 한다.
도 5a에 도시된 바와 같이, 패터닝된 마스크(510)가 디바이스 층(308)(또는 기판(302)) 상에 배치된다. 패터닝된 마스크(510)는, 디바이스 층(308)(또는 기판(302))의 노출된 부분들을 정의하는 2개 이상의 돌출부(511)를 포함한다. 각각의 돌출부(511)는, 최상부 표면(520)에 있는 선단 가장자리(515), 및 디바이스 층(308)(또는 기판(302))에 접촉하는 최하부 표면(518)에 있는 후단 가장자리(517)를 포함한다. 패터닝된 마스크(510)는 피치(522)를 포함한다. 피치(522)는 인접한 후단 가장자리들(517) 또는 인접한 선단 가장자리들(515) 사이에서 측정될 수 있다. 각각의 돌출부(511)는, 최하부 표면(518)으로부터 최상부 표면(520)까지의 높이(514)를 갖는다.
도 5b에 도시된 바와 같이, 이온들(301)은, 기판(302)의 표면(304)의 표면 법선(303)에 대해 이온 각도(
)로 디바이스 층(308)(또는 기판(302))에 접촉한다. 이온들(301)은, 디바이스 층(308)(또는 기판(302)) 내로의 적어도 하나의 공동(568)의 복수의 깊이들(527)(도 5d 내지 도 5g에 도시됨) 중 초기 깊이(525)를 식각한다. 도 5d 내지 도 5g에 도시된 바와 같이, 각각의 공동(568)은 2개의 인접한 핀(526) 사이에 있다. 동작(401) 후에, 초기 깊이(525)에 부가하여, 공동(568)은, 선단 측벽(559)의 초기 선단 측벽 부분(557), 후단 측벽(364)의 초기 후단 측벽 부분(561), 및 초기 선단 측벽 부분(557)으로부터 초기 후단 측벽 부분(561)까지의 초기 라인 폭(563)을 포함한다. 초기 선단 측벽 부분(557)은 표면 법선(303)에 대한 이온 각도(
)에 대응하는 초기 선단 각도(αi)를 갖는다. 후단 측벽 부분(561)은 표면 법선(303)에 대한 이온 각도(
)에 대응하는 초기 후단 각도(βi)를 갖는다. 초기 라인 폭(563)은, 최상부 표면(520)에 있는 선단 가장자리(515)에 의해 정의되는 선단 가장자리 평면(534)과 최하부 표면(518)에 있는 후단 가장자리(517)에 의해 정의되는 후단 가장자리 평면(536) 사이의 거리(532)에 의해 제어된다. 거리(532)는, 이온 각도(
)에서의 이온들(301)이 거리(532) 밖의 디바이스 층(308)에 접촉하지 않기 때문에 초기 라인 폭(563)에 대응한다. 각각의 돌출부(511)의 높이(514) 및 돌출부 폭(516)은, 적어도 하나의 후속 라인 폭(365)에 대해 거리(532)가 증가되도록 제어, 즉, 감소된다. 도 5c에 도시된 바와 같이, 동작(402)은, 높이(514) 및 돌출부 폭(516)을 감소시키기 위해 이방성 식각 프로세스를 수행하는 것을 포함한다.
도 5d 내지 도 5g에 도시된 바와 같이, 동작(403)에서, 핀 깊이에 대응하는 초기 깊이(325) 및 적어도 하나의 후속 깊이(528)를 포함하는 복수의 깊이들(527)을 갖는 적어도 하나의 공동(568)을 가진 광학 디바이스 구조(500)가 형성될 때까지 디바이스 층(308)(또는 기판(302)) 내로의 적어도 하나의 공동(568)의 복수의 깊이들(527) 중 적어도 하나의 후속 깊이(528)를 식각하도록 동작(401 및 402)이 반복된다. 공동(568)은, 선단 측벽(559)의 적어도 하나의 후속 선단 측벽 부분(558), 후단 측벽(564)의 적어도 하나의 후속 후단 측벽 부분(562), 및 후속 선단 측벽 부분(558)으로부터 후속 후단 측벽 부분(562)까지의 적어도 하나의 후속 라인 폭(565)을 포함한다. 후속 선단 측벽 부분(558)은 표면 법선(303)에 대한 이온 각도(
)에 대응하는 후속 선단 각도(αs)를 갖는다. 후단 측벽 부분(561)은 표면 법선(303)에 대한 이온 각도(
)에 대응하는 후속 후단 각도(βs)를 갖는다. 후속 라인 폭(565)은, 이방성 식각 프로세스를 수행하는 것을 통해 높이(514) 및 돌출부 폭(516)을 감소시킴으로써 증가되는 선단 가장자리 평면(534)과 후단 가장자리 평면(536) 사이의 거리(532)에 의해 제어된다. 거리(532)는, 이온 각도(
)에서의 이온들(301)이 거리(532) 밖의 디바이스 층(308)(또는 기판(302))에 접촉하지 않기 때문에 후속 라인 폭(365)에 대응한다.
도 5f 및 도 5g에 도시된 바와 같이, 적어도 하나의 공동(568)은 임계 치수(566)를 갖는다. 임계 치수(566)는, 인접한 남아 있는 돌출부들(511)에 의해 정의되는 노출된 부분들의 FWHM이다. 초기 깊이(525) 및 각각의 후속 깊이(528)를 감소시키는 것은 적어도 하나의 공동(568)의 더 평활한 선단 측벽(559) 및 더 평활한 후단 측벽(564)을 초래할 것이다. 표면 법선(303)에 대해 측정되는 선단 측벽(559)의 평면(576)의 선단 각도(α)는 약 15° 내지 약 70°이다. 표면 법선(303)에 대해 측정되는 후단 측벽(564)의 평면(577)의 후단 각도(β)는 약 20° 내지 약 75°이다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 패터닝된 마스크(510)는 불투명한 물질들을 포함한다. 따라서, 패터닝된 마스크(510)는 광학 디바이스 구조(500)가 형성된 후에 제거된다. 예컨대, 패터닝된 마스크(510)는 반사성 물질들, 이를테면 Cr 또는 은(Ag)을 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 다른 실시예에서, 패터닝된 마스크(510)는, 광학 디바이스 구조(500)가 형성된 후에 패터닝된 마스크(510)가 남아 있도록 투명한 물질들을 포함한다. 본원에 설명된 다른 실시예들과 조합될 수 있는 일 실시예에서, 식각 정지 층(306)은, 광학 디바이스 구조(500)가 형성된 후에 제거되는 불투명한 식각 정지 층이다. 본원에 설명된 다른 실시예들과 조합될 수 있는 다른 실시예에서, 식각 정지 층(306)은, 광학 디바이스 구조(500)가 형성된 후에 남아 있는 투명한 식각 정지 층이다.
요약하면, 점감형 핀들을 갖는 광학 디바이스 구조들을 형성하는 방법들이 본원에서 설명된다. 하드마스크 성형의 활용, 즉, 패터닝된 마스크의 선단 가장자리에 의해 정의되는 선단 가장자리 평면과 패터닝된 마스크의 후단 가장자리에 의해 정의되는 후단 가장자리 평면 사이의 거리를 제어하는 것은, 각각의 핀의 라인 폭 및 핀의 깊이를 증가시키며, 이는, 광학 디바이스 구조들의 디바이스 층에 점감형 핀들을 형성하는 것을 가능하게 한다.
전술한 내용이 본 개시내용의 예들에 관한 것이지만, 본 개시내용의 다른 그리고 추가적인 예들이 본 개시내용의 기본적인 범위로부터 벗어나지 않으면서 고안될 수 있으며, 본 개시내용의 범위는 하기의 청구항들에 의해 결정된다.
Claims (15)
- 방법으로서,
복수의 깊이들의 초기 깊이를 형성하기 위해 기판의 표면의 표면 법선에 대해 이온 각도로 상기 기판을 이온들에 노출시키는 단계 ― 패터닝된 다층 마스크가 상기 기판 위에 배치되고, 상기 패터닝된 다층 마스크는,
상기 기판 또는 상기 기판 상에 배치된 디바이스 층의 노출된 부분들을 정의하는 2개 이상의 초기 돌출부를 갖는, 상기 기판 위에 배치된 초기 패터닝된 마스크, 및
상기 초기 패터닝된 마스크의 각각의 초기 돌출부 위에 배치된 2개 이상의 후속 돌출부를 갖는 적어도 하나의 후속 패터닝된 마스크를 포함하며,
상기 각각의 초기 돌출부는 상기 기판 위에 배치된 최하부 표면에 있는 후단 가장자리를 갖고,
각각의 후속 돌출부는, 상기 각각의 후속 돌출부의 최상부 표면에 있는 선단 가장자리, 및 상기 최상부 표면으로부터 상기 각각의 초기 돌출부까지의 높이를 포함함 ―; 및
상기 복수의 깊이들의 적어도 하나의 후속 깊이를 형성하기 위해, 상기 이온 각도로 상기 기판을 상기 이온들에 노출시키는 것을 반복하는 단계를 포함하는, 방법. - 제1항에 있어서,
상기 초기 패터닝된 마스크는 제1 침식률을 갖는 제1 물질을 포함하고, 상기 적어도 하나의 후속 패터닝된 마스크는 제2 침식률을 갖는 제2 물질을 포함하는, 방법. - 제2항에 있어서,
상기 이온 각도로 상기 기판을 상기 이온들에 노출시킨 후에 식각 프로세스를 수행하는 단계를 더 포함하는, 방법. - 제3항에 있어서,
상기 제2 침식률은 상기 식각 프로세스의 식각 화학물질에 기반하여 상기 제1 침식률보다 큰, 방법. - 제2항에 있어서,
상기 제2 침식률은, 상기 기판이 상기 이온들에 노출될 때 상기 제1 침식률보다 큰, 방법. - 제2항에 있어서,
상기 적어도 하나의 후속 깊이의 후속 라인 폭은, 상기 높이를 감소시킴으로써, 상기 선단 가장자리의 선단 가장자리 평면과 상기 후단 가장자리의 후단 가장자리 평면 사이의 거리에 의해 제어되는, 방법. - 제1항 내지 제6항 중 어느 한 항에 있어서,
상기 기판을 상기 이온들에 노출시키는 것은 각진 이온 식각 또는 방향성 반응성 이온 식각(RIE)을 포함하는, 방법. - 제1항 내지 제7항 중 어느 한 항에 있어서,
상기 초기 패터닝된 마스크는 상기 디바이스 층에 접촉하는, 방법. - 방법으로서,
복수의 깊이들의 초기 깊이를 형성하기 위해 기판의 표면의 표면 법선에 대해 이온 각도로 상기 기판을 이온들에 노출시키는 단계 ― 배치된 패터닝된 마스크가 상기 기판 위에 있고, 상기 패터닝된 마스크는, 상기 기판 또는 상기 기판 상에 배치된 디바이스 층의 노출된 부분들을 정의하는 2개 이상의 초기 돌출부를 포함하고, 각각의 돌출부는, 상기 디바이스 층에 접촉하는 최하부 표면에 있는 후단 가장자리, 상기 각각의 돌출부의 최상부 표면에 있는 선단 가장자리, 및 상기 최상부 표면으로부터 상기 디바이스 층까지의 높이를 가짐 ―; 및
상기 복수의 깊이들의 적어도 하나의 후속 깊이를 형성하기 위해, 상기 이온 각도로 상기 기판을 상기 이온들에 노출시키는 것을 반복하는 단계를 포함하는, 방법. - 제9항에 있어서,
상기 디바이스 층을 상기 이온들에 노출시키는 것은 각진 이온 식각 또는 방향성 반응성 이온 식각(RIE)을 포함하는, 방법. - 제10항에 있어서,
상기 각진 이온 식각은, 이온 빔을 생성하는 것, 및 상기 이온 빔을 상기 이온 각도로 상기 기판으로 지향시키는 것을 포함하는, 방법. - 제11항에 있어서,
상기 이온 빔은 리본 빔, 스폿 빔, 또는 전체 기판 크기 빔인, 방법. - 제10항 내지 제12항 중 어느 한 항에 있어서,
상기 이온 각도로 상기 기판을 상기 이온들에 노출시킨 후에 이방성 식각 프로세스를 수행하는 단계를 더 포함하는, 방법. - 제13항에 있어서,
상기 적어도 하나의 후속 깊이의 후속 라인 폭은, 상기 각각의 돌출부의 상기 높이 및 돌출부 폭을 감소시킴으로써, 상기 선단 가장자리의 선단 가장자리 평면과 상기 후단 가장자리의 후단 가장자리 평면 사이의 거리에 의해 제어되는, 방법. - 방법으로서,
복수의 깊이들의 초기 깊이를 형성하기 위해, 기판 위에 배치된 디바이스 층을, 상기 기판의 표면의 표면 법선에 대해 이온 각도로 상기 디바이스 층에 접촉하는 이온들에 노출시키는 단계 ― 패터닝된 다층 마스크가 상기 디바이스 층 상에 배치되고, 상기 패터닝된 다층 마스크는,
상기 디바이스 층의 노출된 부분들을 정의하는 2개 이상의 초기 돌출부를 갖는, 상기 디바이스 층 상에 배치된 초기 패터닝된 마스크, 및
상기 초기 패터닝된 마스크의 각각의 초기 돌출부 위에 배치된 2개 이상의 후속 돌출부를 갖는 적어도 하나의 후속 패터닝된 마스크를 포함하며,
상기 각각의 초기 돌출부는, 상기 디바이스 층에 접촉하는 최하부 표면에 있는 후단 가장자리를 갖고, 상기 초기 패터닝된 마스크는 제1 침식률을 갖는 제1 물질을 포함하고,
각각의 후속 돌출부는, 상기 각각의 후속 돌출부의 최상부 표면에 있는 선단 가장자리 및 상기 최상부 표면으로부터 상기 각각의 초기 돌출부까지의 높이를 포함하고, 상기 적어도 하나의 후속 패터닝된 마스크는 상기 제1 침식률보다 큰 제2 침식률을 갖는 제2 물질을 포함함 ―; 및
상기 복수의 깊이들의 적어도 하나의 후속 깊이를 형성하기 위해, 상기 디바이스 층을 상기 이온 각도로 상기 디바이스 층에 접촉하는 상기 이온들에 노출시키는 것을 반복하는 단계를 포함하는, 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862753847P | 2018-10-31 | 2018-10-31 | |
| US62/753,847 | 2018-10-31 | ||
| PCT/US2019/057950 WO2020092133A1 (en) | 2018-10-31 | 2019-10-24 | Controlled hardmask shaping to create tapered slanted fins |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210084566A true KR20210084566A (ko) | 2021-07-07 |
| KR102676903B1 KR102676903B1 (ko) | 2024-06-25 |
Family
ID=70327561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217015984A KR102676903B1 (ko) | 2018-10-31 | 2019-10-24 | 점감형 경사진 핀들을 생성하기 위한 제어된 하드마스크 성형 |
Country Status (7)
| Country | Link |
|---|---|
| US (2) | US11171010B2 (ko) |
| EP (1) | EP3874323A1 (ko) |
| JP (1) | JP7196295B2 (ko) |
| KR (1) | KR102676903B1 (ko) |
| CN (1) | CN112805613B (ko) |
| TW (1) | TWI840434B (ko) |
| WO (1) | WO2020092133A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11487058B2 (en) | 2020-08-13 | 2022-11-01 | Applied Materials, Inc. | Method for manufacturing optical device structures |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231327A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 半導体基板の傾斜端面形成法 |
| KR20060049738A (ko) * | 2004-08-03 | 2006-05-19 | 세이코 엡슨 가부시키가이샤 | 마이크로렌즈용 오목부 부착 기판의 제조 방법 및 투과형스크린 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100809597B1 (ko) * | 2006-04-06 | 2008-03-04 | 삼성전자주식회사 | 미세 패턴 형성 방법 및 이를 이용한 반도체 메모리 장치의형성 방법 |
| KR100843236B1 (ko) * | 2007-02-06 | 2008-07-03 | 삼성전자주식회사 | 더블 패터닝 공정을 이용하는 반도체 소자의 미세 패턴형성 방법 |
| KR100972862B1 (ko) * | 2008-04-07 | 2010-07-28 | 주식회사 하이닉스반도체 | 불휘발성 메모리 소자의 형성방법 |
| JP2010096958A (ja) * | 2008-10-16 | 2010-04-30 | Anritsu Corp | 光変調器 |
| US9653309B2 (en) * | 2012-05-25 | 2017-05-16 | The Regents Of The University Of California | Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom |
| KR20140083357A (ko) * | 2012-12-26 | 2014-07-04 | 서울바이오시스 주식회사 | 기판 분리 방법 및 이를 이용한 반도체 소자 제조 방법 |
| CN104425229A (zh) * | 2013-09-10 | 2015-03-18 | 中国科学院微电子研究所 | 鳍片制造方法 |
| US9337040B1 (en) * | 2014-12-05 | 2016-05-10 | Varian Semiconductor Equipment Associates, Inc. | Angled ion beam processing of heterogeneous structure |
| KR102305200B1 (ko) * | 2014-12-05 | 2021-09-27 | 삼성디스플레이 주식회사 | 와이어 그리드 편광자, 이를 포함하는 표시 장치 및 이의 제조방법 |
| US10670862B2 (en) * | 2015-07-02 | 2020-06-02 | Microsoft Technology Licensing, Llc | Diffractive optical elements with asymmetric profiles |
| DE102016111998B4 (de) * | 2016-06-30 | 2024-01-18 | Infineon Technologies Ag | Ausbilden von Elektrodengräben unter Verwendung eines gerichteten Ionenstrahls und Halbleitervorrichtung mit Graben-Elektrodenstrukturen |
| US20180047564A1 (en) * | 2016-08-10 | 2018-02-15 | GlobalFoundries, Inc. | Method to tune contact cd and reduce mask count by tilted ion beam |
| CN107731737B (zh) * | 2016-08-12 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CA3036537A1 (en) * | 2016-09-21 | 2018-03-29 | Molecular Imprints, Inc. | Microlithographic fabrication of structures |
| KR20180073790A (ko) * | 2016-12-22 | 2018-07-03 | 삼성전자주식회사 | 반도체 소자의 미세 패턴 형성 방법 |
| US20200027832A1 (en) * | 2018-07-17 | 2020-01-23 | Varian Semiconductor Equipment Associates, Inc. | Device structure and techniques for forming semiconductor device having angled conductors |
-
2019
- 2019-10-24 WO PCT/US2019/057950 patent/WO2020092133A1/en unknown
- 2019-10-24 CN CN201980064955.4A patent/CN112805613B/zh active Active
- 2019-10-24 KR KR1020217015984A patent/KR102676903B1/ko active IP Right Grant
- 2019-10-24 EP EP19878277.3A patent/EP3874323A1/en not_active Withdrawn
- 2019-10-24 JP JP2021522948A patent/JP7196295B2/ja active Active
- 2019-10-25 US US16/663,970 patent/US11171010B2/en active Active
- 2019-10-30 TW TW108139155A patent/TWI840434B/zh active
-
2021
- 2021-06-10 US US17/344,700 patent/US11581189B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01231327A (ja) * | 1988-03-11 | 1989-09-14 | Nec Corp | 半導体基板の傾斜端面形成法 |
| KR20060049738A (ko) * | 2004-08-03 | 2006-05-19 | 세이코 엡슨 가부시키가이샤 | 마이크로렌즈용 오목부 부착 기판의 제조 방법 및 투과형스크린 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11171010B2 (en) | 2021-11-09 |
| CN112805613A (zh) | 2021-05-14 |
| WO2020092133A1 (en) | 2020-05-07 |
| JP2022505873A (ja) | 2022-01-14 |
| US20210305055A1 (en) | 2021-09-30 |
| US11581189B2 (en) | 2023-02-14 |
| TW202036713A (zh) | 2020-10-01 |
| JP7196295B2 (ja) | 2022-12-26 |
| EP3874323A1 (en) | 2021-09-08 |
| CN112805613B (zh) | 2023-07-11 |
| TWI840434B (zh) | 2024-05-01 |
| KR102676903B1 (ko) | 2024-06-25 |
| US20200135482A1 (en) | 2020-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112313547B (zh) | 高折射率材料上的类布拉格光栅 | |
| TWI720746B (zh) | 形成複數個格柵的方法 | |
| EP3824331B1 (en) | Variable height slanted grating method | |
| US20220260764A1 (en) | Controlling etch angles by substrate rotation in angled etch tools | |
| US20220301926A1 (en) | Formation of angled gratings | |
| US20180348429A1 (en) | Waveguide fabrication with sacrificial sidewall spacers | |
| EP3743754A1 (en) | Controlling grating outcoupling strength for ar waveguide combiners | |
| US11662524B2 (en) | Forming variable depth structures with laser ablation | |
| US20210305055A1 (en) | Controlled hardmask shaping to create tapered slanted fins | |
| US20220152724A1 (en) | Optical device having structural and refractive index gradation, and method of fabricating the same | |
| JP2021532397A (ja) | 回折光学素子の格子を最適に形成するためのシステム及び方法 | |
| US20230375774A1 (en) | Method for roughness reduction in manufacturing optical device structures | |
| US20230384596A1 (en) | Method to improve display efficiency and uniformity of ar waveguide | |
| US12099241B2 (en) | Forming variable depth structures with laser ablation | |
| TWI849350B (zh) | 光學裝置與形成光學裝置之方法 | |
| WO2024025514A1 (en) | Linearly increasing depth grating |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |