KR20210082824A

KR20210082824A - 표시장치

Info

Publication number: KR20210082824A
Application number: KR1020190175155A
Authority: KR
Inventors: 김병웅; 하수호; 조승현; 임종율
Original assignee: 엘지디스플레이 주식회사
Priority date: 2019-12-26
Filing date: 2019-12-26
Publication date: 2021-07-06
Also published as: KR102605975B1

Abstract

본 발명의 한 실시예에 따른 표시장치는 복수의 게이트 라인, 복수의 데이터 라인 및 상기 복수의 게이트 라인과 상기 복수의 데이터 라인이 교차되는 영역에 배치되는 복수의 픽셀을 포함하는 표시 패널, 상기 복수의 게이트 라인으로 게이트 신호를 공급하는 게이트 구동부, 상기 복수의 데이터 라인으로 데이터 신호를 공급하는 데이터 구동부, 상기 데이터 신호를 상기 복수의 데이터 라인으로 분배하는 디멀티플렉서부, 상기 게이트 구동부, 상기 데이터 구동부 및 상기 디멀티플렉서부의 동작 타이밍을 제어하는 타이밍 컨트롤러, 그리고 상기 디멀티플렉서부 및 상기 게이트 구동부 중 적어도 하나에 제어신호 및 의사 제어신호를 공급하는 레벨 시프터를 포함하고, 상기 레벨 시프터는 상기 디멀티플렉서부 또는 상기 게이트 구동부에 순차적으로 인가되는 제1 제어신호 및 제2 제어신호를 출력하고, 상기 제1 제어신호 및 상기 제2 제어신호의 역위상으로 발생되는 제1 의사 제어신호를 출력하며, 상기 디멀티플렉서부 또는 상기 게이트 구동부에 순차적으로 인가되는 제3 제어신호 및 제4 제어신호를 출력하고, 상기 제3 제어신호 및 상기 제4 제어신호의 역위상으로 발생되는 제2 의사 제어신호를 출력한다.

Description

표시장치{DISPLAY APPARATUS}

본 발명은 표시 장치에 관한 것이다.

표시 장치는 액정 표시 장치(Liquid Crystal Display), 전계 발광 표시 장치 등이 있으며, 전계 발광 표시 장치는 발광층의 재료에 따라 무기 발광 표시 장치와 유기 발광 다이오드 표시 장치(Organic Light Emitting Diode Display)로 구분될 수 있다.

일반적으로, 표시 장치는 영상을 표시하는 표시 패널, 표시 패널의 게이트 라인들에게 게이트 신호를 공급하기 위한 게이트 구동부, 표시 패널의 데이터 라인들에게 데이터 신호를 공급하기 위한 데이터 구동부, 그리고 게이트 구동부 및 데이터 구동부의 동작 타이밍 및 출력을 제어하기 위한 타이밍 컨트롤러를 포함한다. 그리고, 레벨 시프터(level shifter)는 타이밍 컨트롤러로부터 출력되는 신호의 전압 레벨을 변환할 수 있다.

한편, 표시 패널의 게이트 라인들에게 게이트 신호를 공급하거나 데이터 라인들에게 데이터 신호를 공급하기 위하여 표시 패널 내로 게이트 인에이블 신호가 순차적으로 입력될 수 있다. 이때, 게이트 인에이블 신호로 인하여 EMI(electro-magnetic interference) 노이즈가 발생할 수 있다.

본 발명이 해결하고자 하는 기술적 과제는 표시 패널 내 EMI(electro-magnetic interference)가 개선된 표시 장치를 제공하는 것이다.

상기 디멀티플렉서부는, 상기 데이터 구동부와 제1 데이터 라인 사이에 연결되고, 제1 MUX 신호에 응답하여 상기 데이터 신호를 상기 제1 데이터 라인에 공급하는 제1 스위치 소자, 상기 데이터 구동부와 제2 데이터 라인 사이에 연결되고, 제2 MUX 신호에 응답하여 상기 데이터 신호를 상기 제2 데이터 라인에 공급하는 제2 스위치 소자, 그리고 상기 제1 스위치 소자 및 상기 제2 스위치 소자 사이에 배치되며, 제1 의사 MUX 신호가 인가되는 제1 의사 스위치 소자를 포함할 수 있다.

상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극은 그라운드에 연결될 수 있다.

상기 디멀티플렉서부는, 상기 데이터 구동부와 제3 데이터 라인 사이에 연결되고, 제3 MUX 신호에 응답하여 상기 데이터 신호를 상기 제3 데이터 라인에 공급하는 제3 스위치 소자, 상기 데이터 구동부와 제4 데이터 라인 사이에 연결되고, 제4 MUX 신호에 응답하여 상기 데이터 신호를 상기 제4 데이터 라인에 공급하는 제4 스위치 소자, 그리고 상기 제3 스위치 소자 및 상기 제4 스위치 소자 사이에 배치되며, 제2 의사 MUX 신호가 인가되는 제2 의사 스위치 소자를 더 포함할 수 있다.

상기 제2 의사 스위치 소자의 소스 전극 및 드레인 전극은 상기 그라운드에 연결될 수 있다.

상기 그라운드는 상기 레벨 시프터에 연결될 수 있다.

상기 레벨 시프터는 제1 게이트 라인에 인가되는 제1 게이트 클럭 신호 및 제2 게이트 라인에 인가되는 제2 게이트 클럭 신호의 역위상으로 발생되는 제1 의사 게이트 클럭 신호와 제3 게이트 라인에 인가되는 제3 게이트 클럭 신호 및 제4 게이트 라인에 인가되는 제4 게이트 클럭 신호의 역위상으로 발생되는 제2 의사 게이트 클럭 신호를 출력할 수 있다.

상기 표시패널은 상기 제1 의사 게이트 클럭 신호가 인가되는 제1 의사 GCLK 소자 및 상기 제2 의사 게이트 클럭 신호가 인가되는 제2 의사 GCLK 소자를 더 포함할 수 있다.

상기 제1 의사 GCLK 소자 및 상기 제2 의사 GCLK 소자 각각의 소스 전극 및 드레인 전극은 그라운드에 연결될 수 있다.

본 발명의 다른 실시예에 따른 표시장치는 복수의 게이트 라인, 복수의 데이터 라인 및 상기 복수의 게이트 라인과 상기 복수의 데이터 라인이 교차되는 영역에 배치되는 복수의 픽셀을 포함하는 표시 패널, 그리고 상기 픽셀들에 데이터를 기입하기 위한 표시패널 구동부를 포함하고, 상기 표시패널은 상기 표시패널에 배치되는 제1 신호 라인에 연결되고, 제1 제어 신호에 의하여 턴-온되는 제1 스위치 소자, 및 상기 표시패널에 배치되는 제2 신호 라인에 연결되고, 제2 제어 신호에 의하여 턴-온되는 제2 스위치 소자를 더 포함하고, 상기 제1 스위치 소자 및 상기 제2 스위치 소자 사이에 그라운드 배선이 배치된다.

상기 표시패널은 상기 표시패널에 배치되는 제3 신호 라인에 연결되고, 제3 제어 신호에 의하여 턴-온되는 제3 스위치 소자, 및 상기 제2 스위치 소자 및 상기 제3 스위치 소자 사이에 배치되고, 제1 의사 제어 신호가 인가되는 제1 의사 스위치 소자를 더 포함하고, 상기 제2 제어 신호 및 상기 제3 제어 신호는 상기 제2 스위치 소자 및 상기 제3 스위치 소자를 순차적으로 턴-온시키며, 상기 제1 의사 제어 신호는 상기 제2 제어 신호의 역위상 신호 및 상기 제3 제어 신호의 역위상 신호를 포함하고, 상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극은 상기 그라운드 배선에 연결될 수 있다.

상기 그라운드 배선은 상기 복수의 게이트 라인과 동일한 물질로 형성되며, 상기 그라운드 배선은 상기 표시패널에 형성된 컨택홀을 통해 상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극과 연결될 수 있다.

상기 제1 신호 라인 및 상기 제2 신호 라인은 각각 데이터 라인이고, 상기 제1 제어 신호 및 상기 제2 제어 신호는 각각 MUX 신호일 수 있다.

상기 제1 신호 라인 및 상기 제2 신호 라인은 각각 게이트 라인이고, 상기 제1 제어 신호 및 상기 제2 제어 신호는 각각 GCLK 신호일 수 있다.

본 발명의 한 실시예에 따른 표시장치의 구동 방법은 복수의 게이트 라인으로 게이트 신호를 공급하는 단계, 복수의 데이터 라인으로 데이터 신호를 공급하는 단계, 그리고 상기 복수의 게이트 리인 및 상기 복수의 데이터 라인 중 적어도 하나에 제어신호 및 의사 제어신호를 공급하는 단계를 포함하고, 상기 제어신호 및 의사 제어신호를 공급하는 단계에서는, 상기 복수의 게이트 라인 및 상기 복수의 데이터 라인 중 적어도 하나에 순차적으로 인가되는 제1 제어신호 및 제2 제어신호를 출력하고, 상기 제1 제어신호 및 상기 제2 제어신호의 역위상으로 발생되는 제1 의사 제어신호를 출력하며, 상기 복수의 게이트 라인 및 상기 복수의 데이터 라인 중 적어도 하나에 순차적으로 인가되는 제3 제어신호 및 제4 제어신호를 출력하고, 상기 제3 제어신호 및 상기 제4 제어신호의 역위상으로 발생되는 제2 의사 제어신호를 출력한다.

본 발명의 한 실시예에 따른 디멀티플렉서는 제1 데이터 라인에 연결되고, 제1 MUX 신호에 의하여 턴-온되는 제1 스위치 소자, 제2 데이터 라인에 연결되고, 제2 MUX 신호에 의하여 턴-온되는 제2 스위치 소자, 그리고 상기 제1 스위치 소자 및 상기 제2 스위치 소자 사이에 배치되고, 제1 의사 MUX 신호가 인가되는 제1 의사 스위치 소자를 포함하고, 상기 제1 MUX 신호 및 상기 제2 MUX 신호는 상기 제1 스위치 소자 및 상기 제2 스위치 소자를 순차적으로 턴-온시키며, 상기 제1 의사 MUX 신호는 상기 제1 MUX 신호의 역위상 및 상기 제2 MUX 신호의 역위상을 포함하고, 상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극은 그라운드에 연결된다.

제3 데이터 라인에 연결되고, 제3 MUX 신호에 의하여 턴-온되는 제3 스위치 소자, 제4 데이터 라인에 연결되고, 제4 MUX 신호에 의하여 턴-온되는 제4 스위치 소자, 그리고 상기 제3 스위치 소자 및 상기 제4 스위치 소자 사이에 배치되고, 제2 의사 MUX 신호가 인가되는 제2 의사 스위치 소자를 포함하고, 상기 제3 MUX 신호 및 상기 제4 MUX 신호는 상기 제3 스위치 소자 및 상기 제4 스위치 소자를 순차적으로 턴-온시키며, 상기 제2 의사 MUX 신호는 상기 제3 MUX 신호의 역위상 및 상기 제4 MUX 신호의 역위상을 포함하고, 상기 제2 의사 스위치 소자의 소스 전극 및 드레인 전극은 상기 그라운드에 연결되며, 상기 그라운드는 게이트층에 배치되며, 상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극과 상기 제2 의사 스위치 소자의 소스 전극 및 드레인 전극은 컨택홀을 통하여 상기 그라운드에 연결될 수 있다.

상기 제2 스위치 소자와 상기 제3 스위치 소자 사이에는 상기 그라운드와 연결되며 상기 게이트층으로부터 소스-드레인층까지 연장되는 그라운드 가드가 배치될 수 있다.

본 발명의 실시예에 따르면, 표시 패널 내 EMI가 개선된 표시 장치를 얻을 수 있다. 특히, 본 발명의 실시예에 따르면, 표시 패널 내에 입력되는 게이트 인에이블 신호에 의한 EMI가 개선된 표시 장치를 얻을 수 있다.

또한, 본 발명의 실시에에 따르면, EMI 개선을 위하여 추가로 배치되는 스위치 소자의 개수를 최소화할 수 있다.

도 1은 본 발명의 실시예에 따른 표시장치이다.
도 2는 디멀티플렉서부의 스위치 소자들(M1, M2)을 보여 주는 회로도이다.
도 3은 1:3 디멀티플렉서의 한 예이고, 도 4는 1:4 디멀티플렉서의 한 예이다.
도 5는 게이트 구동부(120)의 시프트 레지스터를 개략적으로 보여 주는 도면이다.
도 6은 본 발명의 한 실시예에 따른 디멀티플렉서부이다.
도 7은 본 발명의 한 실시예에 따른 디멀티플렉서부에 인가되는 신호의 파형이다.
도 8은 본 발명의 한 실시예에 따른 디멀티플렉서부와 레벨 시프터의 연결 관계이다.
도 9는 본 발명의 한 실시예에 따른 디멀티플렉서부의 구현 예이다.
도 10은 본 발명의 한 실시예에 따른 디멀티플렉서부의 어레이 단면도이다.
도 11은 전류가 소스에서 출력되어 로드를 거친 후 다시 소스로 회귀하는 경로를 나타낸다.
도 12 내지 도 14는 본 발명의 실시예에 따른 디멀티플렉서의 의사 스위치 소자를 그라운드에 연결하는 방법을 나타낸다.
도 15는 본 발명의 다른 실시예에 따른 디멀티플렉서부이다.
도 16은 본 발명의 다른 실시예에 따른 디멀티플렉서부에 인가되는 신호의 파형이다.
도 17은 본 발명의 한 실시예에 따른 GIP 회로를 나타낸다.
도 18은 본 발명의 한 실시예에 따른 GIP 회로에 인가되는 신호의 파형이다.
도 19는 본 발명의 실시예에 따른 디멀티플렉서의 적용에 따른 EMI 실측 결과를 나타낸다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

제2, 제1 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되지는 않는다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제2 구성요소는 제1 구성요소로 명명될 수 있고, 유사하게 제1 구성요소도 제2 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.

이하, 첨부된 도면을 참조하여 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

본 발명의 실시예에 따른 표시장치에서 표시패널 구동 회로, 픽셀 어레이, 레벨 시프터 등은 트랜지스터들을 포함할 수 있다. 트랜지스터들은 산화물 반도체를 포함한 Oxide TFT(Thin Film Transistor), 저온 폴리 실리콘(Low Temperature Poly Silicon, LTPS)을 포함한 LTPS TFT 등으로 구현될 수 있다. 트랜지스터들 각각은 p 채널 MOSFET(metal-oxide-semiconductor field effect transistor) 또는 n 채널 MOSFET 구조의 트랜지스터로 구현될 수 있다.

트랜지스터는 게이트(gate), 소스(source) 및 드레인(drain)을 포함한 3 전극 소자이다. 소스는 캐리어(carrier)를 트랜지스터에 공급하는 전극이다. 트랜지스터 내에서 캐리어는 소스로부터 흐르기 시작한다. 드레인은 트랜지스터에서 캐리어가 외부로 나가는 전극이다. 트랜지스터에서 캐리어의 흐름은 소스로부터 드레인으로 흐른다. n 채널 트랜지스터의 경우, 캐리어가 전자(electron)이기 때문에 소스로부터 드레인으로 전자가 흐를 수 있도록 소스 전압이 드레인 전압보다 낮은 전압을 가진다. n 채널 트랜지스터에서 전류의 방향은 드레인으로부터 소스 쪽으로 흐른다. p 채널 트랜지스터(PMOS)의 경우, 캐리어가 정공(hole)이기 때문에 소스로부터 드레인으로 정공이 흐를 수 있도록 소스 전압이 드레인 전압보다 높다. p 채널 트랜지스터에서 정공이 소스로부터 드레인 쪽으로 흐르기 때문에 전류가 소스로부터 드레인 쪽으로 흐른다. 트랜지스터의 소스와 드레인은 고정된 것이 아니라는 것에 주의하여야 한다. 예컨대, 소스와 드레인은 인가 전압에 따라 변경될 수 있다. 따라서, 트랜지스터의 소스와 드레인으로 인하여 발명이 제한되지 않는다. 이하의 설명에서 트랜지스터의 소스와 드레인을 제1 및 제2 전극으로 칭하기로 한다.

게이트 신호는 게이트 온 전압(Gate On Voltage)과 게이트 오프 전압(Gate Off Voltage) 사이에서 트랜지션한다. 게이트 온 전압은 트랜지스터의 문턱 전압 보다 높은 전압으로 설정되며, 게이트 오프 전압은 트랜지스터의 문턱 전압 보다 낮은 전압으로 설정된다. 트랜지스터는 게이트 온 전압에 응답하여 턴-온(turn-on)되는 반면, 게이트 오프 전압에 응답하여 턴-오프(turn-off)된다. n 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 하이 전압(Gate High Voltage, VGH)이고, 게이트 오프 전압은 게이트 로우 전압(Gate Low Voltage, VGL)일 수 있다. p 채널 트랜지스터의 경우에, 게이트 온 전압은 게이트 로우 전압(VGL)이고, 게이트 오프 전압은 게이트 하이 전압(VGH)일 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예들을 상세히 설명한다.

도 1을 참조하면, 본 발명의 실시예에 따른 표시장치는 표시패널(100)과, 표시패널 구동회로를 포함한다.

표시패널(100)은 입력 영상의 픽셀 데이터를 표시하는 픽셀 어레이(AA)를 포함한다. 픽셀 어레이(AA)의 픽셀들에 입력 영상의 픽셀 데이터가 표시된다. 픽셀 어레이(AA)는 복수의 데이터 라인들(DL), 데이터 라인들(DL)과 교차되는 복수의 게이트 라인들(GL), 및 매트릭스 형태로 배치되는 픽셀들을 포함한다. 픽셀들의 배치 형태는 매트릭스 형태 이외에도 동일한 색을 발광하는 픽셀을 공유하는 형태, 스트라이프 형태, 다이아몬드 형태 등 다양하게 형성될 수 있다.

픽셀 어레이(AA)의 해상도가 n*m 일 때, 픽셀 어레이(AA)는 n 개의 픽셀 컬럼(Column)과, 픽셀 컬럼과 교차되는 m 개의 픽셀 라인들(L1~Lm)을 포함할 수 있다. 픽셀 컬럼은 y축 방향을 따라 배치된 픽셀들을 포함한다. 픽셀 라인은 x축 방향을 따라 배치된 픽셀들을 포함한다. 1 수평 기간(1H)은 1 프레임 기간을 m 개의 픽셀 라인(L1~Lm) 개수로 나눈 시간이다. 1 수평 기간(1H)에 1 픽셀 라인의 픽셀들에 픽셀 데이터가 기입될 수 있다.

픽셀들 각각은 컬러 구현을 위하여 적색 서브 픽셀, 녹색 서브 픽셀, 청색 서브 픽셀로 나뉘어질 수 있다. 픽셀들 각각은 백색 서브 픽셀을 더 포함할 수도 있다. 서브 픽셀(101)들 각각은 픽셀 회로를 포함한다. 픽셀 회로는 픽셀 전극, 복수의 TFT들(Thin Film Transistor), 및 커패시터를 포함한다. 픽셀 회로는 데이터 라인(DL)과 게이트 라인(GL)에 연결된다.

표시패널(100) 상에 터치 센서들이 배치되어 터치 스크린(touch screen)이 구현될 수도 있다. 터치 입력은 별도의 터치 센서들을 이용하여 센싱되거나 픽셀들을 통해 센싱될 수 있다. 터치 센서들은 온-셀(On-cell type) 또는 애드 온 타입(Add on type)으로 표시패널의 화면 상에 배치되거나 픽셀 어레이에 내장되는 인-셀(In-cell type) 터치 센서들로 구현될 수 있다.

표시패널 구동회로는 데이터 구동부(110), 게이트 구동부(120), 및 이 구동 회로들(110, 120)의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러(130)를 포함한다. 표시패널 구동회로는 타이밍 콘트롤러(130)의 제어 하에 입력 영상의 데이터를 표시패널(100)의 픽셀들에 기입한다.

데이터 구동부(110)는 매 프레임 마다 타이밍 콘트롤러(130)로부터 디지털 신호로 수신되는 입력 영상의 픽셀 데이터(V-DATA)를 아날로그 감마 보상 전압으로 변환하여 데이터 신호(Vdata)를 출력한다. 데이터 구동부(110)는 데이터 신호(Vdata)를 데이터 라인들(DL)에 공급한다. 데이터 구동부(110)는 디지털 신호를 아날로그 감마 보상 전압으로 변환하는 디지털 아날로그 컨버터(Digital to Analog Converter, 이하 "DAC"라 함)를 이용하여 데이터 신호(Vdata)를 출력할 수 있다. 이때, 데이터 구동부(110)의 디지털 아날로그 컨버터와 데이터 라인(DL) 사이에는 출력 버퍼가 더 배치되며, 출력 버퍼는 소스 출력 인에이블 신호에 응답하여 디지털 아날로그 컨버터로부터의 데이터 전압을 데이터 라인(DL)으로 출력할 수 있다.

게이트 구동부(120)는 표시패널(100)에서 영상이 표시되는 않는 베젤 영역(BZ)에 형성될 수 있다. 게이트 구동부(120)는 레벨 시프터(140)로부터 수신된 게이트 타이밍 제어신호를 입력 받아 게이트 신호(또는 스캔 신호, GATE)를 발생하여 게이트 라인들(GL)에 공급한다. 게이트 라인들(GL)에 인가되는 게이트 신호(GATE)는 서브 픽셀들의 스위치 소자를 턴-온(turn-on)시켜 데이터 신호(Vdata)의 전압이 충전되는 픽셀들을 선택한다. 게이트 신호(GATE)는 게이트 하이 전압(VGH)과 게이트 로우 전압(VGL) 사이에서 스윙하는 펄스 신호로 발생될 수 있다. 게이트 구동부(120)는 시프트 레지스터를 이용하여 게이트 신호를 시프트할 수 있다. 게이트 구동부(120)는 표시패널(100) 상에 박막트랜지스터의 조합으로 이루어지는 게이트-인-패널(Gate-In-Panel, GIP)의 형태로 구현될 수 있다.

타이밍 콘트롤러(130)는 입력 프레임 주파수를 i 배 체배하여 입력 프레임 주파수Хi(i는 0 보다 큰 양의 정수) Hz의 프레임 주파수로 표시패널 구동부(110, 120)의 동작 타이밍을 제어할 수 있다. 입력 프레임 주파수는 NTSC(National Television Standards Committee) 방식에서 60Hz이며, PAL(Phase-Alternating Line) 방식에서 50Hz일 수 있다.

타이밍 콘트롤러(130)는 호스트 시스템(200)으로부터 입력 영상의 픽셀 데이터와, 그와 동기되는 타이밍 신호를 수신한다. 타이밍 콘트롤러(130)에 수신되는 입력 영상의 픽셀 데이터는 디지털 신호이다. 타이밍 콘트롤러(130)는 픽셀 데이터를 데이터 구동부(110)로 전송한다. 타이밍 신호는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 클럭 신호(DCLK) 및 데이터 인에이블신호(DE) 등을 포함할 수 있다. 데이터 인에이블신호(DE)를 카운트하는 방법으로 수직 기간과 수평 기간을 알 수 있기 때문에 수직 동기신호(Vsync)와 수평 동기신호(Hsync)는 생략될 수도 있다. 데이터 인에이블신호(DE)는 1 수평 기간(1H)의 주기를 갖는다.

표시패널 구동회로는 디멀티플렉서부(150)를 더 포함할 수 있다.

디멀티플렉서부(150)는 데이터 구동부(110)의 한 채널을 복수의 데이터 라인들(DL)에 순차적으로 연결하여 데이터 구동부(110)의 한 채널로부터 출력되는 데이터 전압을 데이터 라인들(DL)에 시분할 분배함으로써 데이터 구동부(110)의 채널 개수를 줄일 수 있다. 디멀티플렉서부(150)는 도 2와 같은 복수의 스위치 소자들을 포함한다.

타이밍 콘트롤러(130)는 호스트 시스템(200)으로부터 수신된 타이밍 신호를 바탕으로 데이터 구동부(110)를 제어하기 위한 데이터 타이밍 제어신호와, 게이트 구동부(120)를 제어하기 위한 게이트 타이밍 제어신호, 디멀티플렉서부(150)의 스위치 소자들을 제어하기 위한 MUX 제어신호 등을 발생할 수 있다. 게이트 타이밍 제어신호는 스타트 펄스(Gate Start Pulse, VST), 시프트 클럭(GCLK) 등을 포함할 수 있다. 스타트 펄스(VST)는 매 프레임 기간 마다 게이트 구동부(120)의 스타트 타이밍을 제어한다. 시프트 클럭(GCLK)은 게이트 구동부(120)로부터 출력되는 게이트 신호의 시프트 타이밍(shift timing)을 제어한다. 타이밍 콘트롤러(130)는 레벨 시프터(140)를 제어하기 위한 제어 신호를 발생할 수 있다.

호스트 시스템(200)은 TV(Television), 셋톱박스, 네비게이션 시스템, 개인용 컴퓨터(PC), 홈 시어터, 모바일 시스템, 웨어러블 시스템 중 어느 하나일 수 있다. 모바일 기기와 웨어러블 기기에서 데이터 구동부(110), 타이밍 콘트롤러(130), 레벨 시프터(140) 등은 하나의 드라이브 IC(미도시)에 집적될 수 있다.

모바일 시스템에서 호스트 시스템(200)은 AP(Application Processor)로 구현될 수도 있다. 호스트 시스템(200)은 MIPI(Mobile Industry Processor Interface)를 통해 드라이브 IC에 입력 영상의 픽셀 데이터를 전송할 수도 있다. 호스트 시스템(200)은 가요성 인쇄 회로 예를 들면, FPC(Flexible Printed Circuit)(310)를 통해 드라이브 IC에 연결될 수도 있다.

레벨 시프터(140)는 타이밍 콘트롤러(130)로부터 수신된 제어 신호의 전압을 변환한다. 예를 들어, 레벨 시프터(140)는 디지털 신호 전압 레벨로 수신된 입력 신호의 하이 논리 전압(또는 고전위 입력 전압)을 게이트 하이 전압(VGH)으로 변환하고, 입력 신호의 로우 논리 전압(또는 저전위 입력 전압)을 게이트 로우 전압(VGL)으로 변환한다.

레벨 시프터(140)의 출력 신호는 디멀티플렉서부(150), 게이트 구동부(120), 데이터 구동부(110), 터치 센서 구동부(미도시), 전원부(400) 중 적어도 하나에 인가될 수 있다.

본 발명의 실시예에 따른 표시장치는 전원부(400)를 더 포함할 수 있다.

전원부(400)는 직류-직류 변환기(DC-DC Converter)를 이용하여 표시패널(100)의 픽셀 어레이와 표시패널 구동회로의 구동에 필요한 직류(DC) 전압을 발생한다. 직류-직류 변환기는 차지 펌프(Charge pump), 레귤레이터(Regulator), 벅 변환기(Buck converter), 부스트 변환기(Boost converter), 벅-부스트 변환기(Buck-Boost converter) 등을 포함할 수 있다. 전원부(400)는 호스트 시스템(200)으로부터의 직류 입력 전압을 조정하여 감마 기준 전압(VGMA), 게이트 하이 전압(VGH, VEH). 게이트 로우 전압(VGL, VEL), 하프 VDD(HVDD), 픽셀들의 공통 전압 등의 직류 전압을 발생할 수 있다. 감마 기준 전압(VGMA)은 데이터 구동부(110)에 공급된다. 하프 VDD 전압은 VDD 대비 1/2 전압으로 낮으며 소스 드라이브 IC의 출력 버퍼 구동 전압으로 이용될 수 있다. 감마 기준 전압(VGMA)은 분압 회로를 통해 계조별로 분압되어 데이터 구동부(110)의 DAC에 공급된다.

도 2는 디멀티플렉서부의 스위치 소자들(M1, M2)을 보여 주는 회로도이다.

도 2를 참조하면, 데이터 구동부(110)에서 하나의 채널(CH1, CH2)에 포함된 출력 버퍼(AMP)는 디멀티플렉서부(150)를 통해 이웃한 데이터 라인들(DL1~4)에 연결될 수 있다. 데이터 라인들(DL1~4)은 TFT를 통해 서브 픽셀들의 픽셀 전극(1011~1014)에 연결될 수 있다.

디멀티플렉서부(150)는 복수의 디멀티플렉서들(21, 22)을 포함한다. 디멀티플렉서(21, 22)는 입력 노드가 하나이고 출력 노드가 N(N은 둘 이상의 양의 정수)인 1:N 디멀티플렉서일 수 있다. 디멀티플렉서부(150)의 디멀티플렉서들(21, 22)은 도 2에서 1:2 디멀티플렉서로 예시되었으나 이에 한정되지 않는다. 예를 들어, 디멀티플렉서(21, 22) 각각은 1:3 디멀티플렉서로 구현되어 데이터 구동부(110)에서 하나의 채널을 세 개의 데이터 라인들에 순차적으로 연결할 수도 있다. 또는, 디멀티플렉서(21, 22) 각각은 1:4 디멀티플렉서 또는 1:6 디멀티플렉서로 구현될 수도 있다. 도 3은 1:3 디멀티플렉서의 한 예이고, 도 4는 1:4 디멀티플렉서의 한 예이다.

도 1에서 디멀티플렉서부(150)는 표시패널(100)의 기판 상에 직접 형성되는 것으로 도시되어 있으나, 이로 제한되는 것은 아니며, 데이터 구동부(110)와 함께 하나의 드라이브 IC에 집적될 수도 있다.

디멀티플렉서부(150)는 스위치 소자들(M1, M2)을 이용하여 데이터 구동부(110)의 제1 채널(CH1)을 통해 출력되는 데이터 신호(Vdata1)를 제1 및 제2 데이터 라인들(DL1, DL2)에 시분할 분배하는 제1 디멀티플렉서(21)와, 스위치 소자들(M1, M2)을 이용하여 데이터 구동부(110)의 제2 채널(CH2)을 통해 출력되는 데이터 신호(Vdata2)를 제3 및 제4 데이터 라인들(DL3, DL4)에 시분할 분배하는 제2 디멀티플렉서(22)를 포함할 수 있다.

레벨 시프터(140)는 타이밍 콘트롤러(130)로부터 수신된 MUX 제어신호에 응답하여 제1 및 제2 MUX 신호(MUX1, MUX2)를 출력할 수 있다.

제1 스위치 소자(M1)는 제1 MUX 신호(MUX1)의 게이트 하이 전압(VGH)에 응답하여 턴-온될 수 있다. 이 때, 제1 채널(CH1)의 출력 버퍼(AMP)가 제1 스위치 소자(M1)를 통해 제1 데이터 라인(DL1)에 연결될 수 있다. 이와 동시에, 제2 채널(CH2)의 출력 버퍼(AMP)가 제1 스위치 소자(M1)를 통해 제3 데이터 라인(DL3)에 연결될 수 있다.

이후, 제2 스위치 소자(M2)가 제2 MUX 신호(MUX2)의 게이트 하이 전압(VGH)에 응답하여 턴-온될 수 있다. 이 때, 제1 채널(CH1)의 출력 버퍼(AMP)가 제2 스위치 소자(M2)를 통해 제2 데이터 라인(DL2)에 연결될 수 있다. 이와 동시에, 제2 채널(CH2)의 출력 버퍼(AMP)가 제2 스위치 소자(M2)를 통해 제4 데이터 라인(DL4)에 연결될 수 있다.

도 5는 게이트 구동부(120)의 시프트 레지스터를 개략적으로 보여 주는 도면이다. 게이트 구동부(120)의 시프트 레지스터는 종속적으로 연결된 스테이지들[SR(n-1)~(n+2)]을 포함한다. 시프트 레지스터는 스타트 펄스(VST) 또는 캐리 신호(CAR)를 입력 받고 클럭(CLK) 타이밍에 맞추어 출력 신호[OUT(n-1))~(n+2)]를 발생한다. 캐리 신호(CAR)는 이전 스테이지로부터 출력될 수 있다.

스테이지들[SR(n-1)~(n+2)] 각각은 Q 노드와 QB 노드를 충방전하는 제어부(60)와, Q 노드 전압에 따라 게이트 라인을 충전하여 게이트 신호의 파형을 라이징(rising) 시키고 QB 노드 전압에 따라 게이트 라인을 방전시키는 버퍼를 포함할 수 있다. 버퍼는 풀업(pull-up) 트랜지스터(Tu)와 풀다운(pull-down) 트랜지스터(Td)를 포함할 수 있다. 스테이지들[SR(n-1)~(n+2)]의 출력 신호[OUT(n-1)~(n+2)]는 게이트 라인들에 순차적으로 인가되는 게이트 신호이다.

본 발명의 실시예에 따르면, 디멀티플렉서부 및 게이트 구동부 중 적어도 하나에 공급되는 제어신호 및 의사 제어신호를 이용하여 표시패널 내 EMI 노이즈를 개선하고자 한다.

도 6은 본 발명의 한 실시예에 따른 디멀티플렉서부이고, 도 7은 본 발명의 한 실시예에 따른 디멀티플렉서부에 인가되는 신호의 파형이고, 도 8은 본 발명의 한 실시예에 따른 디멀티플렉서부와 레벨 시프터의 연결 관계이다. 도 9는 본 발명의 한 실시예에 따른 디멀티플렉서부의 구현 예이고, 도 10은 본 발명의 한 실시예에 따른 디멀티플렉서부의 어레이 단면도이다. 디멀티플렉서부(150)는 복수의 디멀티플렉서를 포함할 수 있으며, 이하에서는 설명의 편의상 하나의 디멀티플렉서를 예로 들어 설명한다.

도 6 내지 도 8을 참조하면, 디멀티플렉서는 제1 스위치 소자(M1), 제2 스위치 소자(M2), 제3 스위치 소자(M3) 및 제4 스위치 소자(M4)를 포함한다. 여기서, 제1 스위치 소자(M1), 제2 스위치 소자(M2), 제3 스위치 소자(M3) 및 제4 스위치 소자(M4)는 데이터 구동부(110) 및 이웃하는 데이터 라인들(DL1~4) 사이에 연결될 수 있다. 데이터 라인들(DL1~4)은 TFT를 통해 서브 픽셀들의 픽셀 전극에 연결될 수 있다. 디멀티플렉서는 제1 스위치 소자(M1), 제2 스위치 소자(M2), 제3 스위치 소자(M3) 및 제4 스위치 소자(M4)를 이용하여 데이터 구동부(110)의 한 채널을 통해 출력되는 데이터 신호(Vdata)를 제1 내지 제4 데이터 라인들(DL1~4)에 시분할 분배할 수 있다.

레벨 시프터(140)는 타이밍 콘트롤러(130)의 출력에 응답하여 제1 내지 제4 MUX 신호(MUX1, MUX2, MUX3, MUX4)를 출력할 수 있다.

도 6 내지 도 7을 참조하면, 제1 스위치 소자(M1)는 제1 MUX 신호(MUX1)의 게이트 하이 전압(VGH)에 응답하여 턴-온된 후, 제2 스위치 소자(M2)는 제2 MUX 신호(MUX2)의 게이트 하이 전압(VGH)에 응답하여 턴-온된 후 될 수 있다. 그리고, 제3 스위치 소자(M3)는 제3 MUX 신호(MUX3)의 게이트 하이 전압(VGH)에 응답하여 턴-온된 후, 제4 스위치 소자(M4)는 제4 MUX 신호(MUX4)의 게이트 하이 전압(VGH)에 응답하여 턴-온된 후 될 수 있다. 제1 스위치 소자(M1)가 턴-온되면, 데이터 신호(Vdata)가 제1 데이터 라인(DL1)에 공급되고, 제2 스위치 소자(M2)가 턴-온되면, 데이터 신호(Vdata)가 제2 데이터 라인(DL2)에 공급되며, 제3 스위치 소자(M3)가 턴-온되면, 데이터 신호(Vdata)가 제3 데이터 라인(DL3)에 공급되고, 제4 스위치 소자(M4)가 턴-온되면, 데이터 신호(Vdata)가 제4 데이터 라인(DL4)에 공급될 수 있다. 이에 따라, 제1 내지 제4 데이터 라인들(DL1~4)로 데이터 신호(Vdata)가 시분할 분배될 수 있다.

이때, 제1 내지 제4 스위치 소자(M1, M2, M3, M4)는 표시패널 내에 배치될 수 있으며, 제1 내지 제4 스위치 소자(M1, M2, M3, M4)에 인가되는 제1 내지 제4 MUX 신호(MUX1, MUX2, MUX3, MUX4)에 의하여 표시패널 내 EMI 노이즈가 발생할 수 있다.

본 발명의 실시예에 따르면, 제1 내지 제4 MUX 신호(MUX1, MUX2, MUX3, MUX4)의 역위상 신호를 이용하여 EMI 노이즈를 상쇄하고자 한다.

이를 위하여, 본 발명의 실시예에 따른 디멀티플렉서는 제1 MUX 신호(MUX 1) 및 제2 MUX 신호(MUX2)의 역위상으로 발생되는 제1 의사 MUX 신호(PMUX 1)가 인가되는 제1 의사 스위치 소자(PM1)를 더 포함한다. 그리고, 본 발명의 실시예에 따른 디멀티플렉서는 제3 MUX 신호(MUX 3) 및 제4 MUX 신호(MUX4)의 역위상으로 발생되는 제2 의사 MUX 신호(PMUX 2)가 인가되는 제2 의사 스위치 소자(PM2)를 더 포함할 수 있다. 이때, 제1 의사 스위치 소자(PM1)는 제1 스위치 소자(M1) 및 제2 스위치 소자(M2) 사이에 배치되고, 제2 의사 스위치 소자(PM2)는 제3 스위치 소자(M3) 및 제4 스위치 소자(M4) 사이에 배치될 수 있다. 이때, 제1 의사 MUX 신호(PMUX 1) 및 제2 의사 MUX 신호(PMUX 2)는 레벨 시프터(140)로부터 출력될 수 있다.

이때, 제1 의사 MUX 신호(PMUX 1)는 제1 MUX 신호(MUX 1)의 역위상 및 제2 MUX 신호(MUX2)의 역위상을 모두 포함할 수 있다. 그리고, 제2 의사 MUX 신호(PMUX 2)는 제3 MUX 신호(MUX 3)의 역위상 및 제4 MUX 신호(MUX4)의 역위상을 모두 포함할 수 있다. 즉, 하나의 의사 MUX 신호는 복수의 MUX 신호에 대한 역위상을 모두 포함하므로, 하나의 의사 스위치 소자를 이용하여 복수의 스위치 소자에 의한 EMI 노이즈를 상쇄할 수 있으며, EMI 노이즈 상쇄를 위하여 사용되는 트랜지스터의 총 개수 및 트랜지스터가 차지하는 면적을 줄일 수 있다.

한편, 도 6 내지 도 10을 참조하면, 제1 의사 스위치 소자(PM1)의 소스 전극 및 드레인 전극은 서로 연결되고, 제2 의사 스위치 소자(PM2)의 소스 전극 및 드레인 전극은 서로 연결되며, 제1 의사 스위치 소자(PM1)의 소스 전극 및 드레인 전극과 제2 의사 스위치 소자(PM2)의 소스 전극 및 드레인 전극은 그라운드(GND)에 연결될 수 있다.

제1 의사 스위치 소자(PM1)의 소스 전극 및 드레인 전극은 서로 연결되고, 제2 의사 스위치 소자(PM2)의 소스 전극 및 드레인 전극은 서로 연결되면, 제1 의사 스위치 소자(PM1)의 소스 전극 및 드레인 전극 사이에 채널이 형성되고, 제2 의사 스위치 소자(PM2)의 소스 전극 및 드레인 전극 사이에 채널이 형성되므로, 제1 의사 스위치 소자(PM1)의 소스 전극 및 드레인 전극으로 인한 오동작 및 제2 의사 스위치 소자(PM2)의 소스 전극 및 드레인 전극으로 인한 오동작을 방지할 수 있다.

또한, 제1 의사 스위치 소자(PM1) 및 제2 의사 스위치 소자(PM2)가 그라운드(GND)에 연결되면, 전류의 회귀 경로가 단축될 수 있으므로, 대기로 방사되는 전자파를 최소화할 수 있으며, EMI 노이즈의 저감 효율을 더욱 높일 수 있다. 도 11은 전류가 소스에서 출력되어 로드를 거친 후 다시 소스로 회귀하는 경로를 나타낸다. 도 11(a)를 참조하면, 전류가 소스로 회귀하는 과정에서 전자파의 형태로 대기로 방사됨을 알 수 있다. 대기로 방사된 전자파는 표시패널(100) 내에 또 다른 노이즈로 작용할 수 있다. 이에 반해, 도 11(b)와 같이 전류의 회귀 경로에 그라운드가 있는 경우 전류는 그라운드를 통하여 회귀하므로, 대기로 방사되는 전자파를 최소화할 수 있다.

한편, 도 9 내지 도 10을 참조하면, 제2 스위치 소자(M2) 및 제3 스위치 소자(M3) 사이에는 레벨 시프터(140)와 연결된 그라운드 배선인 그라운드 가드(GND_G)가 배치되며, 제1 의사 스위치 소자(PM1) 및 제2 의사 스위치 소자(PM2)는 그라운드 가드(GND_G)에 연결될 수 있다. 이때, 그라운드 배선은 복수의 데이터 라인과 동일한 물질로 형성되며, 표시패널에 형성된 컨택홀(CNT)을 통해 제1 의사 스위치 소자(PM1)의 소스 전극 또는 드레인 전극과 연결될 수 있다. 이에 따르면, 제1 의사 스위치 소자(PM1) 및 제2 의사 스위치 소자(PM2)에 대한 전류의 회귀 경로가 최소화될 수 있으며, 이에 따라 대기로 방사되는 전자파를 더욱 줄일 수 있다.

제1 스위치 소자(M1)과 제2 스위치 소자(M2) 사이에 제1 의사 스위치 소자(PM1)이 배치되고, 제3 스위치 소자(M3)와 제4 스위치 소자(M4) 사이에 제2 의사 스위치 소자(PM2)가 배치됨을 알 수 있다.

이와 같이, 하나의 의사 스위치 소자에게 복수의 스위치 소자에 대한 역위상 신호가 인가되면, 스위치 소자 별로 의사 스위치 소자를 배치할 필요가 없으므로, 의사 스위치 소자의 개수, 의사 스위치 소자가 차지하는 면적 및 비용을 줄일 수 있다.

이때, 제1 스위치 소자(M1)의 드레인 전극과 제1 의사 스위치 소자(PM1)의 드레인 전극이 서로 분리되고, 제3 스위치 소자(M3)의 드레인 전극과 제2 의사 스위치 소자(PM2)의 드레인 전극이 서로 분리됨을 알 수 있다. 이에 따라, 제1 스위치 소자(M1)의 드레인 전극과 제1 의사 스위치 소자(PM1)의 드레인 전극이 연결되어 발생할 수 있는 오동작 및 제3 스위치 소자(M3)의 드레인 전극과 제2 의사 스위치 소자(PM2)의 드레인 전극이 연결되어 발생할 수 있는 오동작이 방지될 수 있다.

한편, 제1 의사 스위치 소자(PM1)의 드레인 전극 및 제2 의사 스위치 소자(PM2)의 소스 전극 및 드레인 전극은 표시패널에 형성된 컨택홀(CNT)을 통하여 게이트층에 배선된 그라운드에 연결될 수 있다. 그리고, 제2 스위치 소자(M2) 및 제3 스위치 소자(M3) 사이에는 레벨 시프터(140)에 연결되는 그라운드 가드(GND_G)가 배치되며, 그라운드 가드(GND_G)는 게이트층에 배선된 그라운드와 컨택홀(CNT)을 통하여 연결될 수 있다.

여기서, 하나의 1:4 디멀티플렉서를 예로 들어 설명하고 있으나, 본 발명의 실시예가 이로 제한되는 것은 아니다. 도 2에서 도시된 2개의 1:2 멀티플렉서에 대해서도 동일한 구조가 적용될 수 있다. 예를 들어, 제1 스위치 소자(M1) 및 제2 스위치 소자(M2)가 제1 채널에 연결되고, 제3 스위치 소자(M3) 및 제4 스위치 소자(M4)가 제2 채널에 연결된 경우, 제1 의사 스위치 소자(PM1)에 제1 스위치 소자(M1) 및 제2 스위치 소자(M2)의 역위상 신호가 동시에 인가되고, 제2 의사 스위치 소자(PM2)에 제3 스위치 소자(M3) 및 제4 스위치 소자(M4)의 역위상 신호가 동시에 인가될 수 있다.

도 12 내지 도 14는 본 발명의 실시예에 따른 디멀티플렉서의 의사 스위치 소자를 그라운드에 연결하는 방법을 나타낸다. 여기서, 그라운드 라인(GND)은 디멀티플렉서의 의사 스위치 소자에 연결된 그라운드를 의미한다.

도 12를 참조하면, 데이터 구동부(110), 타이밍 콘트롤러(130) 및 레벨 시프터(140)가 분리된 구조에서 의사 스위치 소자에 연결되는 그라운드 라인(GND)은 레벨 시프터(140)의 그라운드 핀에 직접 연결될 수 있다.

또는, 도 13을 참조하면, 데이터 구동부(110), 타이밍 콘트롤러(130) 및 레벨 시프터(140)가 분리된 구조에서, 의사 스위치 소자에 연결되는 그라운드 라인(GND)은 표시 패널(100) 내 소스-드레인 층에 배치된 그라운드 링(GND ring)에 연결될 수 있다. 여기서, 표시 패널(100) 내 소스-드레인 층에 배치된 그라운드 링(GND ring)은 표시패널(100)의 가장자리를 따라 형성되며, 레벨 시프터(140)에 연결된 그라운드일 수 있다. 이때, 그라운드 라인(GND)은 게이트층에 배치되며, 컨택홀(CNT)을 통하여 그라운드 링(GND ring)에 연결될 수 있다.

또는, 도 14를 참조하면, 데이터 구동부(110), 타이밍 콘트롤러(130) 및 레벨 시프터(140)가 하나의 칩으로 통합되는 TDDI 구조에서 의사 스위치 소자의 그라운드 라인은 TDDI의 그라운드 핀에 직접 연결될 수도 있다.

도 15는 본 발명의 다른 실시예에 따른 디멀티플렉서부이고, 도 16은 본 발명의 다른 실시예에 따른 디멀티플렉서부에 인가되는 신호의 파형이다. 디멀티플렉서부(150)는 복수의 디멀티플렉서를 포함할 수 있으며, 이하에서는 설명의 편의상 하나의 디멀티플렉서를 예로 들어 설명한다.

도 15를 참조하면, 디멀티플렉서는 제1 스위치 소자(M1), 제2 스위치 소자(M2) 및 제3 스위치 소자(M3)를 포함한다. 여기서, 제1 스위치 소자(M1), 제2 스위치 소자(M2) 및 제3 스위치 소자(M3)는 데이터 구동부(110) 및 이웃하는 데이터 라인들(DL1~3) 사이에 연결될 수 있다. 데이터 라인들(DL1~3)은 TFT를 통해 서브 픽셀들의 픽셀 전극에 연결될 수 있다. 디멀티플렉서는 제1 스위치 소자(M1), 제2 스위치 소자(M2) 및 제3 스위치 소자(M3)를 이용하여 데이터 구동부(110)의 한 채널을 통해 출력되는 데이터 신호(Vdata)를 제1 내지 제3 데이터 라인들(DL1~3)에 시분할 분배할 수 있다.

레벨 시프터(140)는 타이밍 콘트롤러(130)의 출력에 응답하여 제1 내지 제3 MUX 신호(MUX1, MUX2, MUX3)를 출력할 수 있다.

제1 스위치 소자(M1)는 제1 MUX 신호(MUX1)의 게이트 하이 전압(VGH)에 응답하여 턴-온된 후, 제2 스위치 소자(M2)는 제2 MUX 신호(MUX2)의 게이트 하이 전압(VGH)에 응답하여 턴-온되고, 그 후에 제3 스위치 소자(M3)는 제3 MUX 신호(MUX3)의 게이트 하이 전압(VGH)에 응답하여 턴-온될 수 있다. 제1 스위치 소자(M1)가 턴-온되면, 데이터 신호(Vdata)가 제1 데이터 라인(DL1)에 공급되고, 제2 스위치 소자(M2)가 턴-온되면, 데이터 신호(Vdata)가 제2 데이터 라인(DL2)에 공급되며, 제3 스위치 소자(M3)가 턴-온되면, 데이터 신호(Vdata)가 제3 데이터 라인(DL3)에 공급될 수 있다. 이에 따라, 제1 내지 제3 데이터 라인들(DL1~3)로 데이터 신호(Vdata)가 시분할 분배될 수 있다.

본 발명의 실시예에 따르면, 제1 내지 제3 MUX 신호(MUX1, MUX2, MUX3)의 역위상 신호를 이용하여 EMI 노이즈를 상쇄하고자 한다.

이를 위하여, 본 발명의 실시예에 따른 디멀티플렉서는 제1 MUX 신호(MUX 1) 및 제2 MUX 신호(MUX2)의 역위상으로 발생되는 제1 의사 MUX 신호(PMUX 1)가 인가되는 제1 의사 스위치 소자(PM1)를 더 포함한다. 그리고, 본 발명의 실시예에 따른 디멀티플렉서는 제3 MUX 신호(MUX 3)의 역위상으로 발생되는 제2 의사 MUX 신호(PMUX 2)가 인가되는 제2 의사 스위치 소자(PM2)를 더 포함할 수 있다. 이때, 제1 의사 스위치 소자(PM1)는 제1 스위치 소자(M1) 및 제2 스위치 소자(M2) 사이에 배치되고, 제2 스위치 소자(M2)와 제3 스위치 소자(M3) 사이에는 그라운드 가드가 배치될 수 있으며, 제2 의사 스위치 소자(PM2)는 제3 스위치 소자(M3)의 측면에 배치될 수 있다. 이때, 제1 의사 MUX 신호(PMUX 1) 및 제2 의사 MUX 신호(PMUX 2)는 레벨 시프터(140)로부터 출력될 수 있다.

이때, 제1 의사 MUX 신호(PMUX 1)는 제1 MUX 신호(MUX 1)의 역위상 및 제2 MUX 신호(MUX2)의 역위상을 모두 포함할 수 있다. 그리고, 제2 의사 MUX 신호(PMUX 2)는 제3 MUX 신호(MUX 3)의 역위상을 포함할 수 있다. 즉, 2개의 의사 스위치 소자를 이용하여 3개의 스위치 소자에 의한 EMI 노이즈를 상쇄할 수 있으므로, EMI 노이즈 상쇄를 위하여 사용되는 트랜지스터의 총 개수 및 트랜지스터가 차지하는 면적을 줄일 수 있다.

본 발명의 또 다른 실시예에 따르면, 디멀티플렉서가 제1 스위치 소자(M1), 제2 스위치 소자(M2) 및 제3 스위치 소자(M3)를 포함하는 경우, 하나의 의사 MUX 신호가 제1 MUX 신호(MUX 1)의 역위상, 제2 MUX 신호(MUX 2)의 역위상 및 제3 MUX 신호(MUX 3)의 역위상을 모두 포함할 수도 있다. 이에 따르면, 하나의 의사 스위치 소자를 이용하여 3개의 스위치 소자에 의한 EMI 노이즈를 상쇄할 수 있으므로, EMI 노이즈 상쇄를 위하여 사용되는 트랜지스터의 총 개수 및 트랜지스터가 차지하는 면적을 줄일 수 있다.

한편, 본 발명의 실시예는 디멀티플렉서부뿐만 아니라, 게이트 구동부에 인가되는 제어신호에 따른 EMI 노이즈를 상쇄하기 위하여 적용될 수도 있다.

게이트 구동부(120)가 표시패널(100) 내에 배치되는 게이트-인-패널(Gate-In-Panel, GIP)의 형태로 구현되는 경우, 게이트 구동부(120)의 게이트 타이밍 제어신호 중 하나인 게이트 클럭(GCLK) 신호는 게이트 구동부(120)로부터 출력되는 게이트 신호의 시프트 타이밍(shift timing)을 제어한다. 즉, 이때, 타이밍 콘트롤러(130)는 레벨 시프터(140)를 제어하기 위한 제어 신호를 발생할 수 있다.

도 17은 본 발명의 한 실시예에 따른 GIP 회로를 나타내고, 도 18은 본 발명의 한 실시예에 따른 GIP 회로에 인가되는 신호의 파형이다.

도 17을 참조하면, 레벨 시프터(140)는 게이트 타이밍 제어 신호에 따라 발생시킨 게이트 신호(GATE #1~GATE #N)를 게이트 라인(GL #1~GL #N)들에 공급한다. 게이트 라인(GL #1~GL #N)들에 인가되는 게이트 신호(GATE #1~GATE #N)는 서브 픽셀들의 스위치 소자를 턴-온시켜 데이터 신호의 전압이 충전되는 픽셀들을 선택할 수 있다.

도 18에 도시된 바와 같이, 게이트 타이밍 제어 신호 중 게이트 클럭(GCLK) 신호는 게이트 신호의 시프트 타이밍(shift timing)을 제어한다. 이를 위하여, 게이트 라인들에 인가되는 복수의 GCLK 신호(GCLK1~GCLK4)는 위상이 순차적으로 시프트될 수 있다.

이때, 복수의 GCLK 신호(GCLK1~GCLK4)로 인하여 표시패널(100) 내에 EMI 노이즈가 발생될 수 있다.

본 발명의 실시예에 따르면, 제1 내지 제4 GCLK 신호(GCLK1, GCLK2, GCLK3, GCLK4)의 역위상 신호를 이용하여 EMI 노이즈를 상쇄하고자 한다.

이를 위하여, 본 발명의 실시예에 따른 GIP 회로는 제1 GCLK 신호(GCLK 1) 및 제2 GCLK 신호(GCLK 2)의 역위상으로 발생되는 제1 의사 GCLK 신호(PGCLK 1)가 인가되는 제1 의사 GCLK 소자(PG1)를 더 포함한다. 그리고, 본 발명의 실시예에 따른 GIP 회르는 제3 GCLK 신호(GCLK 3) 및 제4 GCLK 신호(GCLK 4)의 역위상으로 발생되는 제2 의사 GCLK 신호(PGCLK 2)가 인가되는 제2 의사 GCLK 소자(PG2)를 더 포함할 수 있다. 이때, 제1 의사 GCLK 소자(PG1)는 제1 게이트 라인(GL1) 및 제2 게이트 라인(GL2) 사이에 배치되고, 제2 의사 GCLK 소자(PG2)는 제3 게이트 라인(GL3) 및 제4 게이트 라인(GL4) 사이에 배치될 수 있다. 이때, 제1 의사 GCLK 신호(PGCLK 1) 및 제2 의사 GCLK 신호(PGCLK 2)는 레벨 시프터(140)로부터 출력될 수 있다.

이때, 제1 의사 GCLK 신호(PGCLK 1)는 제1 GCLK 신호(GCLK 1)의 역위상 및 제2 GCLK 신호(GCLK 2)의 역위상을 모두 포함할 수 있다. 그리고, 제2 의사 GCLK 신호(PGCLK 2)는 제3 GCLK 신호(GCLK 3)의 역위상 및 제4 GCLK 신호(GCLK 4)의 역위상을 모두 포함할 수 있다. 즉, 하나의 의사 스위치 소자를 이용하여 복수의 스위치 소자에 의한 EMI 노이즈를 상쇄할 수 있으므로, EMI 노이즈 상쇄를 위하여 사용되는 트랜지스터의 총 개수 및 트랜지스터가 차지하는 면적을 줄일 수 있다.

한편, 제1 의사 GCLK 소자(PG1)의 소스 전극 및 드레인 전극은 서로 연결되고, 제2 의사 GCLK 소자(PG2)의 소스 전극 및 드레인 전극은 서로 연결되며, 제1 의사 GCLK 소자(PG1)의 소스 전극 및 드레인 전극과 제2 의사 GCLK 소자(PG2)의 소스 전극 및 드레인 전극은 그라운드에 연결될 수 있다. 이에 따르면, 제1 의사 GCLK 소자(PG1)에 인가된 전류 및 제2 의사 GCLK 소자(PG2)에 인가된 전류가 최단경로로 회귀할 수 있다. 이에 따라, 대기로 방사되는 전자파를 최소화할 수 있으며, EMI 노이즈의 저감 효율을 더욱 높일 수 있다. 또한, 제1 의사 GCLK 소자(PG1)의 소스 전극 및 드레인 전극 사이에 채널이 형성되고, 제2 의사 GCLK 소자(PG2)의 소스 전극 및 드레인 전극 사이에 채널이 형성되므로, 제1 의사 GCLK 소자(PG1)의 소스 전극 및 드레인 전극으로 인한 오동작 및 제2 의사 GCLK 소자(PG2)의 소스 전극 및 드레인 전극으로 인한 오동작을 방지할 수 있다.

도 19는 본 발명의 실시예에 따른 디멀티플렉서의 적용에 따른 EMI 실측 결과를 나타낸다.

도 19(a)는 제1 내지 제4 스위치 소자를 포함하는 디멀티플렉서에서 제1 스위치 소자와 제2 스위치 소자 사이에 제1 MUX 신호와 제2 MUX 신호의 역위상 신호가 인가되는 제1 의사 스위치 소자를 배치하고, 제3 스위치 소자와 제4 스위치 소자 사이에 제3 MUX 신호와 제4 MUX 신호의 역위상 신호가 인가되는 제2 의사 스위치 소자를 배치한 구조에서 EMI를 실측한 결과이다.

도 19(b)는 제1 내지 제4 스위치 소자를 포함하는 디멀티플렉서에서 제1 스위치 소자와 제2 스위치 소자 사이에 제1 MUX 신호와 제2 MUX 신호의 역위상 신호가 인가되는 제1 의사 스위치 소자를 배치하고, 제3 스위치 소자와 제4 스위치 소자 사이에 제3 MUX 신호와 제4 MUX 신호의 역위상 신호가 인가되는 제2 의사 스위치 소자를 배치하고 제1 의사 스위치 소자와 제2 의사 스위치 소자를 그라운드에 연결한 구조에서 EMI를 실측한 결과이다.

도 19(a) 및 도 19(b)를 참고하면, 본 발명의 실시예에 따른 디멀티플렉서는 EMI 노이즈 개선 효과를 가짐을 알 수 있다. 특히, 제1 의사 스위치 소자와 제2 의사 스위치 소자를 그라운드에 연결한 구조에서는 EMI 노이즈의 개선 효과가 더욱 높음을 알 수 있다.

본 명세서에서, 본 발명의 실시예의 구성요소를 설명하기 위하여 제1 내지 제4 스위치 소자 및 제1 내지 제2 의사 스위치 소자 등의 용어를 사용하고 있으나, 그 용어에 의해 해당 구성요소의 차례 또는 순서가 한정되는 것은 아니다.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100: 표시패널
110: 데이터 구동부
120: 게이트 구동부
130: 타이밍 콘트롤러
140: 레벨 시프터
150: 디멀티플렉서부

Claims

복수의 게이트 라인, 복수의 데이터 라인 및 상기 복수의 게이트 라인과 상기 복수의 데이터 라인이 교차되는 영역에 배치되는 복수의 픽셀을 포함하는 표시 패널,
상기 복수의 게이트 라인으로 게이트 신호를 공급하는 게이트 구동부,
상기 복수의 데이터 라인으로 데이터 신호를 공급하는 데이터 구동부,
상기 데이터 신호를 상기 복수의 데이터 라인으로 분배하는 디멀티플렉서부,
상기 게이트 구동부, 상기 데이터 구동부 및 상기 디멀티플렉서부의 동작 타이밍을 제어하는 타이밍 컨트롤러, 그리고
상기 디멀티플렉서부 및 상기 게이트 구동부 중 적어도 하나에 제어신호 및 의사 제어신호를 공급하는 레벨 시프터를 포함하고,
상기 레벨 시프터는 상기 디멀티플렉서부 또는 상기 게이트 구동부에 순차적으로 인가되는 제1 제어신호 및 제2 제어신호를 출력하고, 상기 제1 제어신호 및 상기 제2 제어신호의 역위상으로 발생되는 제1 의사 제어신호를 출력하며, 상기 디멀티플렉서부 또는 상기 게이트 구동부에 순차적으로 인가되는 제3 제어신호 및 제4 제어신호를 출력하고, 상기 제3 제어신호 및 상기 제4 제어신호의 역위상으로 발생되는 제2 의사 제어신호를 출력하는 표시장치.
제1항에 있어서,
상기 디멀티플렉서부는,
상기 데이터 구동부와 제1 데이터 라인 사이에 연결되고, 제1 MUX 신호에 응답하여 상기 데이터 신호를 상기 제1 데이터 라인에 공급하는 제1 스위치 소자,
상기 데이터 구동부와 제2 데이터 라인 사이에 연결되고, 제2 MUX 신호에 응답하여 상기 데이터 신호를 상기 제2 데이터 라인에 공급하는 제2 스위치 소자, 그리고
상기 제1 스위치 소자 및 상기 제2 스위치 소자 사이에 배치되며, 제1 의사 MUX 신호가 인가되는 제1 의사 스위치 소자를 포함하는 표시장치.
제2항에 있어서,
상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극은 그라운드에 연결되는 표시장치.
제3항에 있어서,
상기 디멀티플렉서부는,
상기 데이터 구동부와 제3 데이터 라인 사이에 연결되고, 제3 MUX 신호에 응답하여 상기 데이터 신호를 상기 제3 데이터 라인에 공급하는 제3 스위치 소자,
상기 데이터 구동부와 제4 데이터 라인 사이에 연결되고, 제4 MUX 신호에 응답하여 상기 데이터 신호를 상기 제4 데이터 라인에 공급하는 제4 스위치 소자, 그리고
상기 제3 스위치 소자 및 상기 제4 스위치 소자 사이에 배치되며, 제2 의사 MUX 신호가 인가되는 제2 의사 스위치 소자를 더 포함하는 표시장치.
제4항에 있어서,
상기 제2 의사 스위치 소자의 소스 전극 및 드레인 전극은 상기 그라운드에 연결되는 표시장치.
제5항에 있어서,
상기 그라운드는 상기 레벨 시프터에 연결되는 표시장치.
제1항에 있어서,
상기 레벨 시프터는 제1 게이트 라인에 인가되는 제1 게이트 클럭 신호 및 제2 게이트 라인에 인가되는 제2 게이트 클럭 신호의 역위상으로 발생되는 제1 의사 게이트 클럭 신호와 제3 게이트 라인에 인가되는 제3 게이트 클럭 신호 및 제4 게이트 라인에 인가되는 제4 게이트 클럭 신호의 역위상으로 발생되는 제2 의사 게이트 클럭 신호를 출력하는 표시장치.
제7항에 있어서,
상기 표시패널은 상기 제1 의사 게이트 클럭 신호가 인가되는 제1 의사 GCLK 소자 및 상기 제2 의사 게이트 클럭 신호가 인가되는 제2 의사 GCLK 소자를 더 포함하는 표시장치.
제8항에 있어서,
상기 제1 의사 GCLK 소자 및 상기 제2 의사 GCLK 소자 각각의 소스 전극 및 드레인 전극은 그라운드에 연결되는 표시장치.
복수의 게이트 라인, 복수의 데이터 라인 및 상기 복수의 게이트 라인과 상기 복수의 데이터 라인이 교차되는 영역에 배치되는 복수의 픽셀을 포함하는 표시 패널, 그리고
상기 픽셀들에 데이터를 기입하기 위한 표시패널 구동부를 포함하고,
상기 표시패널은 상기 표시패널에 배치되는 제1 신호 라인에 연결되고, 제1 제어 신호에 의하여 턴-온되는 제1 스위치 소자, 및
상기 표시패널에 배치되는 제2 신호 라인에 연결되고, 제2 제어 신호에 의하여 턴-온되는 제2 스위치 소자를 더욱 포함하고,
상기 제1 스위치 소자 및 상기 제2 스위치 소자 사이에 그라운드 배선이 배치되는 표시장치.
제10항에 있어서,
상기 표시패널은 상기 표시패널에 배치되는 제3 신호 라인에 연결되고, 제3 제어 신호에 의하여 턴-온되는 제3 스위치 소자, 및
상기 제2 스위치 소자 및 상기 제3 스위치 소자 사이에 배치되고, 제1 의사 제어 신호가 인가되는 제1 의사 스위치 소자를 더 포함하고,
상기 제2 제어 신호 및 상기 제3 제어 신호는 상기 제2 스위치 소자 및 상기 제3 스위치 소자를 순차적으로 턴-온시키며,
상기 제1 의사 제어 신호는 상기 제2 제어 신호의 역위상 신호 및 상기 제3 제어 신호의 역위상 신호를 포함하고,
상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극은 상기 그라운드 배선에 연결되는 표시장치.
제11항에 있어서,
상기 그라운드 배선은 상기 복수의 데이터 라인과 동일한 물질로 형성되며, 상기 그라운드 배선은 상기 표시패널에 형성된 컨택홀을 통해 상기 제1 의사 스위치 소자의 소스 전극 또는 드레인 전극과 연결되는 표시장치.
제10항에 있어서,
상기 제1 신호 라인 및 상기 제2 신호 라인은 각각 데이터 라인이고, 상기 제1 제어 신호 및 상기 제2 제어 신호는 각각 MUX 신호인 표시장치.
제10항에 있어서,
상기 제1 신호 라인 및 상기 제2 신호 라인은 각각 게이트 라인이고, 상기 제1 제어 신호 및 상기 제2 제어 신호는 각각 GCLK 신호인 표시장치.
복수의 게이트 라인으로 게이트 신호를 공급하는 단계,
복수의 데이터 라인으로 데이터 신호를 공급하는 단계, 그리고
상기 복수의 게이트 리인 및 상기 복수의 데이터 라인 중 적어도 하나에 제어신호 및 의사 제어신호를 공급하는 단계를 포함하고,
상기 제어신호 및 의사 제어신호를 공급하는 단계에서는,
상기 복수의 게이트 라인 및 상기 복수의 데이터 라인 중 적어도 하나에 순차적으로 인가되는 제1 제어신호 및 제2 제어신호를 출력하고, 상기 제1 제어신호 및 상기 제2 제어신호의 역위상으로 발생되는 제1 의사 제어신호를 출력하며, 상기 복수의 게이트 라인 및 상기 복수의 데이터 라인 중 적어도 하나에 순차적으로 인가되는 제3 제어신호 및 제4 제어신호를 출력하고, 상기 제3 제어신호 및 상기 제4 제어신호의 역위상으로 발생되는 제2 의사 제어신호를 출력하는 표시장치의 구동 방법.
제1 데이터 라인에 연결되고, 제1 MUX 신호에 의하여 턴-온되는 제1 스위치 소자,
제2 데이터 라인에 연결되고, 제2 MUX 신호에 의하여 턴-온되는 제2 스위치 소자, 그리고
상기 제1 스위치 소자 및 상기 제2 스위치 소자 사이에 배치되고, 제1 의사 MUX 신호가 인가되는 제1 의사 스위치 소자를 포함하고,
상기 제1 MUX 신호 및 상기 제2 MUX 신호는 상기 제1 스위치 소자 및 상기 제2 스위치 소자를 순차적으로 턴-온시키며,
상기 제1 의사 MUX 신호는 상기 제1 MUX 신호의 역위상 및 상기 제2 MUX 신호의 역위상을 포함하고,
상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극은 그라운드에 연결되는 디멀티플렉서.
제16항에 있어서,
제3 데이터 라인에 연결되고, 제3 MUX 신호에 의하여 턴-온되는 제3 스위치 소자,
제4 데이터 라인에 연결되고, 제4 MUX 신호에 의하여 턴-온되는 제4 스위치 소자, 그리고
상기 제3 스위치 소자 및 상기 제4 스위치 소자 사이에 배치되고, 제2 의사 MUX 신호가 인가되는 제2 의사 스위치 소자를 포함하고,
상기 제3 MUX 신호 및 상기 제4 MUX 신호는 상기 제3 스위치 소자 및 상기 제4 스위치 소자를 순차적으로 턴-온시키며,
상기 제2 의사 MUX 신호는 상기 제3 MUX 신호의 역위상 및 상기 제4 MUX 신호의 역위상을 포함하고,
상기 제2 의사 스위치 소자의 소스 전극 및 드레인 전극은 상기 그라운드에 연결되며,
상기 그라운드는 게이트층에 배치되며, 상기 제1 의사 스위치 소자의 소스 전극 및 드레인 전극과 상기 제2 의사 스위치 소자의 소스 전극 및 드레인 전극은 컨택홀을 통하여 상기 그라운드에 연결되는 디멀티플렉서.
제17항에 있어서,
상기 제2 스위치 소자와 상기 제3 스위치 소자 사이에는 상기 그라운드와 연결되며 상기 게이트층으로부터 소스-드레인층까지 연장되는 그라운드 가드가 배치되는 디멀티플렉서.