KR20210078559A - 반도체 제조 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법 - Google Patents
반도체 제조 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법 Download PDFInfo
- Publication number
- KR20210078559A KR20210078559A KR1020217017313A KR20217017313A KR20210078559A KR 20210078559 A KR20210078559 A KR 20210078559A KR 1020217017313 A KR1020217017313 A KR 1020217017313A KR 20217017313 A KR20217017313 A KR 20217017313A KR 20210078559 A KR20210078559 A KR 20210078559A
- Authority
- KR
- South Korea
- Prior art keywords
- substrate
- data
- yield
- metrology
- metrology data
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 179
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 44
- 239000004065 semiconductor Substances 0.000 title description 9
- 239000000758 substrate Substances 0.000 claims abstract description 132
- 230000008569 process Effects 0.000 claims abstract description 85
- 238000009826 distribution Methods 0.000 claims abstract description 58
- 238000012545 processing Methods 0.000 claims description 32
- 238000004458 analytical method Methods 0.000 claims description 16
- 238000012544 monitoring process Methods 0.000 claims description 14
- 238000012360 testing method Methods 0.000 claims description 9
- 238000010801 machine learning Methods 0.000 claims description 8
- 238000012549 training Methods 0.000 claims description 8
- 230000004913 activation Effects 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 7
- 238000010219 correlation analysis Methods 0.000 claims description 5
- 239000013598 vector Substances 0.000 claims description 4
- 238000013527 convolutional neural network Methods 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 76
- 238000005259 measurement Methods 0.000 description 52
- 238000000059 patterning Methods 0.000 description 24
- 230000005855 radiation Effects 0.000 description 23
- 230000000875 corresponding effect Effects 0.000 description 18
- 238000005457 optimization Methods 0.000 description 17
- 238000004886 process control Methods 0.000 description 12
- 230000007547 defect Effects 0.000 description 10
- 238000013461 design Methods 0.000 description 9
- 238000001459 lithography Methods 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 238000012937 correction Methods 0.000 description 8
- 239000000523 sample Substances 0.000 description 8
- 238000013459 approach Methods 0.000 description 7
- 238000007689 inspection Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 7
- 238000001994 activation Methods 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 230000009897 systematic effect Effects 0.000 description 4
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 238000005286 illumination Methods 0.000 description 3
- 230000035945 sensitivity Effects 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 238000013135 deep learning Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000007654 immersion Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000513 principal component analysis Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004422 calculation algorithm Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000007418 data mining Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000671 immersion lithography Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 230000005381 magnetic domain Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 230000003278 mimic effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
- G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/0265—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion
- G05B13/027—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric the criterion being a learning criterion using neural networks only
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM]
- G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS], computer integrated manufacturing [CIM] characterised by quality surveillance of production
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32193—Ann, neural base quality management
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/32—Operator till task planning
- G05B2219/32368—Quality control
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/30—Nc systems
- G05B2219/45—Nc applications
- G05B2219/45031—Manufacturing semiconductor wafers
Abstract
기판 상에 디바이스를 제조하기 위한 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법으로서, 기판 또는 기판의 일부에 걸친 수율 파라미터의 분포를 포함하는 수율 분포 데이터를 획득하는 단계; 계측 데이터의 세트들을 획득하는 단계 - 각각의 세트는 상기 기판의 상이한 층에 대응하는, 상기 기판 또는 기판의 일부에 걸친 프로세스 파라미터의 공간적 변동을 포함함 -; 상기 수율 분포 데이터와 계측 데이터의 세트들 중의 개별 세트 사이의 공간적 유사도를 기술하는 유사도 메트릭에 기반하여 상기 수율 분포 데이터를 계측 데이터와 비교하는 단계; 및 계측 데이터의 세트들 중의 계측 데이터의 제 1 유사 세트를 결정하는 단계를 포함하되, 계측 데이터의 제 1 유사 세트는, 상기 수율 분포 데이터와 유사하다고 결정되는, 대응하는 층들에 대한 처리 순서의 측면에서 계측 데이터의 첫 번째 세트인, 수율에 영향을 주는 근본 원인 결정 방법이 기술된다.
Description
관련 출원에 대한 상호 참조
본 출원은 2018 년 12 월 07 일에 출원되고 그 전체 내용이 원용되어 본원에 통합되는 US 출원 번호 제 62/776,568의 우선권을 주장한다.
본 발명은 반도체 제조 프로세스에 관한 것이고, 특히 이러한 프로세스를 거치는 기판에 대한 수율에 영향을 주는 원인을 추적하기 위한 방법에 관한 것이다.
리소그래피 장치는 원하는 패턴을 기판에 적용하도록 구성된 기계이다. 리소그래피 장치는 예컨대 집적회로 IC의 제조 시에 사용될 수 있다. 리소그래피 장치는 예를 들어 패터닝 디바이스(예를 들어 마스크)에서의 패턴("디자인 레이아웃" 또는 "디자인"이라고도 불림)을 기판(예를 들어, 웨이퍼) 위에 제공된 방사선-감응 재료(레지스트)의 층에 투영시킬 수 있다.
기판에 패턴을 투영하기 위하여, 리소그래피 장치는 전자기 방사선을 사용할 수 있다. 이러한 방사선의 파장이 기판 상에 형성될 수 있는 피쳐의 최소 크기를 결정한다. 현재 사용되는 통상적인 파장은 365 nm(i-라인), 248 nm, 193 nm 및 13.5 nm이다. 4 - 20 nm의 범위, 예를 들어 6.7 nm 또는 13.5 nm에 속하는 파장을 가지는 극자에(EHV) 방사선을 사용하는 리소그래피 장치는, 예를 들어 193 nm의 파장을 가지는 전자기 방사선을 사용하는 리소그래피 장치보다 더 작은 피쳐를 기판 위에 형성하기 위해 사용될 수 있다.
리소그래피 장치의 전통적인 분해능 한계보다 작은 치수의 피쳐를 처리하기 위하여 저-k1 리소그래피가 사용될 수 있다. 이러한 프로세스에서, 분해능 공식은 CD = k1×λ/NA로 표현될 수 있는데, λ는 채용된 방사선의 파장이고, NA는 리소그래피 장치 내의 투영 광학기의 개구수이며, CD는 "임계 치수"(일반적으로 인쇄된 최소 피쳐 크기이지만 이러한 경우에는 하프-피치임)이고, k1은 경험적 분해능 인자이다. 일반적으로, k1이 더 작을수록 특정한 전기적 기능성과 성능을 얻기 위해서 회로 디자이너에 의하여 계획된 형상과 치수를 닮은 패턴을 기판 상에 재현하는 것은 더 어려워진다. 이러한 문제점을 해결하기 위하여, 복잡한 미세-튜닝 단계들이 리소그래피 투영 장치 및/또는 설계 레이아웃에 적용될 수 있다. 예를 들어, 이것은 NA, 맞춤화된 조명 방식, 위상 시프트 패터닝 디바이스의 사용, 설계 레이아웃에서의 광학 근접 정정(optical proximity correction; OPC, 가끔 "광학 및 프로세스 정정"이라고도 불림)의 설계 레이아웃의 다양한 최적화, 또는 일반적으로 "분해능 향상 기법(resolution enhancement techniques; RET)"이라고 규정되는 다른 방법을 포함하지만, 이들로 한정되는 것은 아니다. 또는, 리소그래피 장치의 안정성을 제어하기 위한 엄격 제어 루프가 낮은 k1에서 패턴의 재현을 개선하기 위하여 사용될 수 있다.
이러한 엄격한 제어 루프는 일반적으로, 적용된 패턴 또는 적용된 패턴을 나타내는 계측 타겟의 특성을 측정하는 계측 툴을 사용하여 획득된 계측 데이터에 기반한다. 일반적으로, 계측 툴은 패턴 및/또는 타겟의 위치 및/또는 치수의 광학적 측정에 기반한다. 본질적으로, 이러한 광학적 측정들이 집적 회로의 제조 프로세스의 품질을 나타낸다는 것이 가정된다.
광학적 측정에 기반한 제어에 추가하여, e-빔 기반 측정들이 수행될 수도 있다; 이들 중에서 소위 e-빔 툴을 사용한 저전압 측정(HMI에 의해 제안된 것과 같음)이 활용될 수 있다. 이러한 저전압 콘트라스트 측정은 기판에 도포된 층들 사이의 전기적 콘택의 품질을 나타낸다.
통상적으로, 모든 프로세스 단계들이 완료된 후에, 기판 상의 각각의 다이는 기능성 반도체 디바이스(IC)를 제공하기에 적합해야 한다. 이론상으로는, IC의 추가적인 패키징이 수행되기 전에 각각의 다이는 전기적 탐침(probing)이 포함되는 다양한 기법을 사용하는 전기적 테스팅을 거치게 된다. 전기적 탐침은 일반적으로 다이에 걸쳐서 여러 위치에서 이루어져서, 여러 전기적 속성(예를 들어 전압, 저항, 주파수이고, 각각의 파라미터는 특정 빈 코드(bin code)라고 불림)을 측정한다. 빈 코드의 값은 IC의 품질의 양호한 표시자이다; 예를 들어, 측정된 저항이 매우 높으면, 이것은 컴포넌트들 사이에 전기적 콘택이 이루어지지 않았고, 따라서 해당 IC가 동작할 가능성이 매우 낮다는 것을 나타낼 수 있다. 만일 기판의 전기적 속성의 테스팅한 결과 비-기능성 IC의 개수가 많으면, 제조 프로세스가 낮은 수율을 가진다고 가정될 수 있다.
IC 생산의 최종 스테이지에서 테스팅하는 단점은, 모든 프로세스 단계를 실행하고 층들이 형성된 이후에만, 기능성 IC 대 비-기능성 IC의 최소 소망 비율을 제공하는 것에 관련된 프로세스의 수율이 특정 기준들을 만족하는지가 결정될 수 있고, 비-기능성 IC에 대한 근본 원인을 조사하는 것이 이루어질 수 있다는 것이다.
발명자들의 목적은 현재 기술의 언급된 단점을 해결하는 것이다.
본 발명의 제 1 양태에서, 기판을 제조하기 위한 제조 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법으로서, 기판 또는 기판의 일부에 걸친 수율 파라미터의 분포를 포함하는 수율 분포 데이터를 획득하는 단계; 상기 기판 또는 기판의 일부에 걸친 프로세스 파라미터의 공간적 변동을 포함하는 계측 데이터의 복수 개의 세트를 획득하는 단계 - 상기 계측 데이터의 각각의 세트는 상기 기판의 상이한 층에 대응함 -; 상기 수율 분포 데이터를 계측 데이터와 비교하는 단계 - 상기 비교하는 단계는, 수율 분포 데이터와 계측 데이터의 복수 개의 세트 중의 세트들의 적어도 하나의 셀렉션 사이의 공간적 유사도를 기술하는 유사도 메트릭을 결정하는 것을 포함함-; 및 계측 데이터의 세트들의 셀렉션 중의 계측 데이터의 제 1 유사 세트를 결정하는 단계를 포함하되, 계측 데이터의 제 1 유사 세트는, 상기 수율 분포 데이터와 유사하다고 결정되는, 대응하는 층들에 대한 처리 순서의 측면에서 계측 데이터의 첫 번째 세트인, 수율에 영향을 주는 근본 원인 결정 방법이 기술된다.
본 발명의 제 2 양태에서, 기판을 제조하기 위한 제조 프로세스를 모니터링하기 위한 방법으로서, 수율 분포 데이터와 계측 데이터를 관련시키는 트레이닝된 모델을 획득하는 단계 - 상기 트레이닝된 모델은 계측 데이터의 트레이닝 세트와 상기 제조 프로세스에 대응하는 트레이닝 수율 분포 데이터의 비교에 의하여 트레이닝됨 -; 생산 계측 데이터의 세트들을 획득하는 단계 - 각각의 세트는 상기 기판 또는 기판의 일부의 상이한 층에 대응하는 프로세스 파라미터의 공간적 변동을 포함함 -; 상기 트레이닝된 모델을 사용하여, 특정한 수율 장애 패턴을 포함하는 이력 수율 분포 데이터 내의 하나 이상의 장애 패턴에 대해 생산 계측 데이터의 세트들 각각에 대한 유사도 메트릭을 결정하는 단계; 및 상기 유사도 메트릭이 임계치를 초과하면 잠재적 이슈를 플래깅하는 단계를 포함하는, 제조 프로세스 모니터링 방법이 제공된다.
본 발명의 실시예는 첨부된 개략적인 도면을 참조하여 이제 예시하는 방식으로만 설명될 것이다:
도 1은 리소그래피 장치의 개략적인 개요를 도시한다;
도 2는 리소그래피 셀의 개략적인 개요를 도시한다;
도 3은 반도체 제조를 최적화하기 위한 세 개의 주요 기술들 사이의 협동을 나타내는, 홀리스틱 리소그래피의 개략도를 도시한다;
도 4는 본 발명의 일 실시형태에 따른 근본 원인 분석 방법의 흐름이다; 그리고
도 5는 동일한 웨이퍼에 대응하는 스캐너 지문 및 전기적 프로브 데이터 사이의 패턴 인식 및 유사도 순위결정의 개략적인 예시이다.
도 1은 리소그래피 장치의 개략적인 개요를 도시한다;
도 2는 리소그래피 셀의 개략적인 개요를 도시한다;
도 3은 반도체 제조를 최적화하기 위한 세 개의 주요 기술들 사이의 협동을 나타내는, 홀리스틱 리소그래피의 개략도를 도시한다;
도 4는 본 발명의 일 실시형태에 따른 근본 원인 분석 방법의 흐름이다; 그리고
도 5는 동일한 웨이퍼에 대응하는 스캐너 지문 및 전기적 프로브 데이터 사이의 패턴 인식 및 유사도 순위결정의 개략적인 예시이다.
본 명세서에서, "방사선" 및 "빔"이라는 용어는 자외 방사선(예를 들어 365, 248, 193, 157 또는 126 nm의 파장을 가지는 방사선) 및 EUV(예를 들어 약 5-100 nm 범위의 파장을 가지는 극자외 방사선)를 포함하는 모든 타입의 전자기 방사선을 망라하도록 사용된다.
"레티클", "마스크" 또는 "패터닝 디바이스"라는 용어는 본 명세서에서 채용될 때, 인입하는 방사선 빔에 기판의 타겟부 내에 생성될 패턴에 대응하여 패터닝된 단면을 부여하기 위하여 사용될 수 있는 일반적 패터닝 디바이스를 지칭하는 것으로 넓게 해석될 수 있다; "광 밸브(light valve)"라는 용어도 역시 이러한 문맥에서 사용될 수 있다. 종래의 마스크(투과형 또는 반사형; 이진, 위상-천이, 하이브리드 등) 이외에, 다른 이러한 패터닝 디바이스들의 예는 다음을 포함한다:
- 프로그램가능한 미러 어레이. 이러한 미러 어레이에 대한 더 많은 정보는 미국 특허 번호 제 5,296,891 및 제 5,523,193에 주어지고, 이들은 원용되어 본원에 통합된다.
- 프로그램가능한 LCD 어레이. 이러한 구조의 일 예가 본 명세서에서 원용에 의해 통합되는 미국 특허 번호 제 5,229,872에 주어진다.
도 1은 리소그래피 장치(LA)를 개략적으로 묘사한다. 리소그래피 장치(LA)는 방사선 빔(B)(예를 들어, UV 방사선 또는 DUV 방사선 또는 EUV 방사선)을 조절하도록 구성되는 조명 시스템(조명기(IL)라고도 불림), 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고 특정 파라미터에 따라서 패터닝 디바이스(MA)를 정확하게 위치설정하도록 구성되는 제 1 위치설정기(PM)에 연결되는 지지 구조체(예를 들어, 마스크 테이블)(MT), 기판(예를 들어, 레지스트-코팅된 웨이퍼 - 웨이퍼 및 기판은 동의어이고 본 명세서 전체에 걸쳐서 서로 교환가능하게 사용될 것임)(W)을 홀딩하도록 구성되고 특정 파라미터에 따라서 기판을 정확하게 위치설정하도록 구성되는 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT), 및 패터닝 디바이스(MA)에 의하여 방사선 빔(B)에 부여된 패턴을 기판(W)의 타겟부(C)(예를 들어, 하나 이상의 다이를 포함) 상에 투영하도록 구성되는 투영 시스템(예를 들어, 굴절형 투영 렌즈 시스템)(PS)을 포함한다.
동작 시에, 조명기(IL)는 방사선 빔을 빔 전달 시스템(BD)을 통해 방사선 소스(SO)로부터 수광한다. 조명 시스템(IL)은 방사선을 지향시키고, 성형(shaping)하고, 또는 제어하기 위한 다양한 유형의 광학 컴포넌트, 예컨대 굴절식, 반사식, 자기식, 전자기식, 정전기식 또는 다른 유형의 광학 컴포넌트, 또는 이들의 임의의 조합을 포함할 수도 있다. 조명기(IL)는 방사선 빔(B)이 패터닝 디바이스(MA)의 평면 상에 그 단면에서 원하는 공간 및 각도 세기 분포를 가지도록 조정하기 위하여 사용될 수도 있다.
본 명세서에서 사용되는 "투영 시스템(PS)"이라는 용어는, 이용되고 있는 노광 방사선(exposure radiation)에 대해 적합하거나 또는 침지액(immersion liquid)의 사용 또는 진공의 사용과 같은 다른 요인들에 대해 적합한, 굴절식, 반사식, 반사 굴절식(catadioptric), 애너모픽(anamorphic), 자기식, 전자기식, 및 정전식 광학 시스템, 또는 이들의 임의의 조합을 포함하는 다양한 타입의 투영 시스템도 포함하는 것으로 넓게 해석되어야 한다. 본 명세서에서 "투영 렌즈"라는 용어의 모든 사용은 더 일반적인 용어인 "투영 시스템(PS)"과 같은 의미인 것으로 간주될 수도 있다.
리소그래피 장치는 또한 투영 시스템과 기판 사이의 공간을 채우기 위해 기판의 적어도 일부분이 상대적으로 높은 굴절률을 가진 액체, 예컨대 물에 의해 커버될 수 있는 유형일 수 있고, 이것은 침지 리소그래피라고도 불린다. 침지 기법에 대한 더 많은 정보는 미국 특허 번호 제 6,952,253 및 PCT 공개 번호 제 WO99-49504에 주어지고, 이들은 원용되어 본원에 통합된다.
리소그래피 장치(LA)는 두 개(듀얼 스테이지) 이상의 기판 테이블(WT) 및 두 개 이상의 지지 구조체(MT)(미도시)를 갖는 유형의 것일 수 있다. 그러한 "다중 스테이지" 머신에서, 부가적인 테이블/구조체는 병렬적으로 사용될 수 있으며, 또한 하나 이상의 다른 테이블들이 패터닝 디바이스(MA)의 디자인 레이아웃을 기판(W) 상에 노광하기 위하여 사용되고 있는 동안 하나 이상의 테이블 상에 준비 단계들이 수행될 수 있다.
동작 시에, 방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블(MT) 상에 홀딩되는 패터닝 디바이스(예를 들어, 마스크(MA) 상에 입사하고, 그리고 패터닝 디바이스에 의하여 패터닝된다. 패터닝 디바이스(MA)를 가로지르면, 방사선 빔(B)은 기판(W)의 타겟부(C) 상에 빔을 포커싱하는 투영 시스템(PS)을 통과한다. 제 2 위치설정기(PW) 및 위치 센서(IF)(예를 들어, 간섭측정 측정 디바이스, 선형 인코더, 2-D 인코더 또는 용량성 센서)의 도움을 받아, 예를 들어 방사선 빔(B)의 경로에 상이한 타겟부들(C)을 위치설정하기 위하여, 기판 테이블(WT)이 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 디바이스(PM) 및 가능하게는 다른 위치 센서(도 1에는 명확하게 묘사되지 않음)가, 방사선 빔(B)의 경로에 대하여 마스크(MA)를 정확하게 위치설정하기 위하여 사용될 수 있다. 마스크(MA) 및 기판(W)은 마스크 정렬 마크(M1, M2) 및 기판 정렬 마크(P1, P2)를 이용하여 정렬될 수 있다. 비록 도시된 바와 같이 기판 정렬 마크들이 전용 타겟부를 점유하지만, 이들은 타겟부 사이의 공간(이들은 스크라이브 레인(scribe-lane) 정렬 마크로 알려짐)에 위치될 수도 있다.
도 2에 도시된 것처럼, 리소그래피 장치(LA)는 리소셀 또는 (리소)클러스터라고도 지칭되는 리소그래피 셀(LC)의 일부를 형성할 수 있고, 이는 또한 기판(W) 상에서 노광 전 그리고 노광 후 프로세스를 수행하기 위한 장치를 포함한다. 통상적으로, 이러한 장치는, 예를 들어 레지스트층 내의 솔벤트를 조절하기 위해서 예를 들어 기판(W)의 온도를 조절하기 위하여, 레지스트층을 증착하기 위한 스핀 코터(spin coater; SC), 노광된 레지스트를 현상하기 위한 현상기(DE), 냉각 플레이트(chill plate; CH), 및 베이크 플레이트(bake plate; BK)를 포함한다. 기판 핸들러 또는 로봇(RO)이 입력/출력 포트(I/O1, I/O2)로부터 기판(W)을 픽업하여, 이들을 상이한 공정 장치 간에 이동시키며, 기판(W)을 리소그래피 장치(LA)의 로딩 베이(loading bay; LB)에 전달한다. 통칭하여 트랙으로도 지칭되는, 리소셀 내의 디바이스는 통상적으로 감독 제어 시스템(supervisory control system; SCS)에 의해 제어될 수 있는 트랙 제어 유닛(TCU)의 제어 하에 있게 되며, 감독 제어 시스템은 또한 리소그래피 제어 유닛(LACU)을 통해 리소그래피 장치(LA)를 제어할 수 있다.
리소그래피 장치(LA)에 의해 노광되는 기판이 정확하고 일정하게 노광되도록 하기 위해서는, 기판을 검사하여 후속 층들 사이의 오버레이 오차, 라인 두께, 임계 치수(CD) 등과 같은, 패터닝된 구조체의 속성을 측정하는 것이 바람직할 수 있다. 이러한 목적을 위해, 검사 툴(미도시)이 리소셀(LC) 내에 포함될 수 있다. 오차가 검출되면, 특히 검사가 동일한 배치 또는 로트의 다른 기판(W)이 여전히 노광되거나 처리되어야 하기 전에 이루어진다면, 예를 들어 후속 기판의 노광에 또는 기판(W) 상에서 수행될 다른 프로세스 단계에 조절이 이루어질 수 있다.
계측 장치라고도 불릴 수 있는 검사 장치가, 기판(W)의 속성, 및 구체적으로 상이한 기판(W)의 속성이 또는 동일 기판(W)의 상이한 층과 연관된 속성이 층에 따라 어떻게 변화하는지를 결정하기 위해 사용된다. 또는, 검사 장치는 기판(W) 상의 결점을 식별하도록 구성될 수 있고, 예를 들어 리소셀(LC)의 일부일 수 있으며, 또는 리소그래피 장치(LA)에 통합될 수 있고, 또는 심지어 독립형 디바이스일 수도 있다. 검사 장치는 잠상(노광 후의 레지스트 층 내의 이미지), 또는 반-잠상(노광후 베이크 단계(PEB) 후의 레지스트 층 내의 이미지), 또는 현상된 레지스트 이미지(레지스트의 노광되거나 비노광된 부분이 제거되었음), 또는 심지어 에칭된 이미지(에칭과 같은 패턴 전사 단계 이후)의 속성을 측정할 수 있다.
통상적으로, 리소그래피 장치(LA) 내에서의 패터닝 프로세스는, 기판(W) 상의 구조체의 높은 치수 및 배치 정확도를 요구하는, 처리 중 가장 중요한 단계들 중 하나이다. 이러한 높은 정확도를 보장하기 위하여, 개략적으로 도 3에서 도시되는 것과 같은 소위 "홀리스틱" 제어 환경에서 세 가지 시스템이 통합될 수 있다. 이러한 시스템 중 하나는 계측 툴(MT)(제 2 시스템) 및 컴퓨터 시스템(CL)(제 3 시스템)에 (가상적으로) 연결되는 리소그래피 장치(LA)이다. 이러한 "홀리스틱" 환경의 중요한 점은, 전체 프로세스 윈도우를 개선하고 리소그래피 장치(LA)에 의해 수행되는 패터닝이 프로세스 윈도우 내에 유지되도록 보장하기 위한 엄격 제어 루프를 제공하기 위하여, 이러한 세 개의 시스템들 사이의 협력을 최적화하는 것이다. 프로세스 윈도우는 그 안에서 특정한 제조 프로세스가 규정된 결과(예를 들어 기능성 반도체 디바이스)를 제공하는 프로세스 파라미터(예를 들어 선량, 초점, 오버레이)의 범위를 규정한다 - 통상적으로 리소그래피 프로세스 또는 패터닝 프로세스의 프로세스 파라미터는 그 안에서 변할 수 있다.
컴퓨터 시스템(CL)은, 어떤 분해능 향상 기법을 사용할지 예측하고, 어떤 마스크 레이아웃 및 리소그래피 장치 설정이 패터닝 프로세스의 가장 큰 전체 프로세스 윈도우를 획득하는지를 결정하기 위해서 계산적인 리소그래피 시뮬레이션 및 계산을 수행하기 위하여, 패터닝될 디자인 레이아웃(또는 그 일부)을 사용할 수 있다(도 3에서는 제 1 스케일(SC1) 내의 이중 백색 화살표로 표시됨). 통상적으로, 분해능 향상 기법은 리소그래피 장치(LA)의 패터닝 가능성과 매칭되도록 구현된다. 컴퓨터 시스템(CL)은, 예를 들어 최적에 미달하는 처리에 기인하여 결함이 존재할 수 있는지 여부를 예측하기 위해서, 프로세스 윈도우 내의 어디에서 리소그래피 장치(LA)가 현재 동작하고 있는지를 검출(예를 들어 계측 툴(MT)로부터의 입력을 사용함)하기 위해서도 사용될 수 있다(도 3에서 제 2 스케일(SC2)에서 "0"을 가리키는 화살표에 의해 표현됨).
계측 툴(MT)은 정확한 시뮬레이션 및 예측을 가능하게 하는 입력을 컴퓨터 시스템(CL)에 제공할 수 있고, 예를 들어 리소그래피 장치(LA)의 교정 상태에 있을 수 있는 드리프트(도 3에서 제 3 스케일(SC3)에서 여러 화살표로 표시됨)를 식별하기 위한 피드백을 리소그래피 장치(LA)에 제공할 수 있다.
리소그래피 장치(LA)는 패턴을 기판 상에 정확하게 재현하도록 구성된다. 적용된 피쳐의 위치 및 치수는 특정한 공차 내에 속할 필요가 있다. 위치 오차는 오버레이 오차(흔히 "오버레이"라고 불림)에 기인하여 발생할 수 있다. 오버레이는 제 1 노광 중의 제 1 피쳐를 제 2 노광 중의 제 2 피쳐에 상대적으로 배치하는 데에 있는 오차이다. 리소그래피 장치는 각각의 웨이퍼를 패터닝 이전에 레퍼런스에 대하여 정확하게 정렬함으로써 오버레이 오차를 최소화한다. 이것은 기판에 상의 정렬 마크의 위치를 정렬 센서를 사용하여 측정함으로써 이루어진다. 정렬 프로시저에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 에서 발견될 수 있고 이것은 원용되어 본원에 통합된다. 패턴 치수결정(예를 들어, CD) 오차는, 기판이 리소그래피 장치의 초점면에 대해서 정확하게 위치되지 않은 경우에도 생길 수 있다. 초점 위치 오차는 기판 표면의 비평면성(non-planarity)과 연관될 수 있다. 리소그래피 장치는 패터닝 이전에 레벨 센서를 사용하여 기판 표면 토포그래피를 측정함으로써, 이러한 초점 위치 오차를 최소화한다. 기판 높이 정정은, 기판 상으로 패터닝 디바이스가 정확하게 이미징(포커싱)되는 것을 보장하기 위하여 후속 패터닝 중에 적용된다. 정렬 프로시저에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 에서 발견될 수 있고 이것은 원용되어 본원에 통합된다.
리소그래피 장치(LA) 및 계측 장치(MT) 외에, 다른 처리 장치도 IC 생산 중에 사용될 수 있다. 에칭 스테이션(미도시)은 레지스트 내로의 패턴의 노광 이후에 기판을 처리한다. 에칭 스테이션은 패턴을 레지스트로부터 레지스트 층 아래의 하나 이상의 층에 전사한다. 통상적으로, 에칭은 플라즈마 매질의 적용에 기반한다. 국소 에칭 특성은, 예를 들어 기판의 온도 제어를 사용하여 또는 플라즈마 매질을 전압 제어 링을 사용하여 지향시킴으로써 제어될 수 있다. 에칭 제어에 대한 다른 정보는 PCT 특허 출원 공개 번호 WO2011081645 및 미국 특허 출원 공개 번호 US 20060016561에서 발견될 수 있는데, 이들은 본 명세서에 참조되어 원용된다.
IC의 제조 중에, 리소그래피 장치 또는 에칭 스테이션과 같은 처리 장치를 사용하여 기판을 처리하기 위한 프로세스 조건이 안정하게 유지되어 피쳐들의 속성이 특정한 제어 한계 내에 유지되게 하는 것이 매우 중요하다. 프로세스의 안정성은 IC의 기능성 부분의 피쳐, 즉 제품 피쳐를 위해서 특히 중요하다. 안정한 처리를 보장하기 위하여, 프로세스 제어 능력이 제 역할을 할 필요가 있다. 프로세스 제어는 처리 데이터를 모니터링하는 것 및 프로세스 정정을 위한 수단을 구현하는 것, 예를 들어 처리 데이터의 특성에 기반하여 처리 장치를 제어하는 것을 수반한다. 프로세스 제어는, 흔히 "진보된 프로세스 제어"(또한 APC라고도 불림)라고도 불리는, 계측 장치(MT)에 의한 주기적 측정에 기반을 둘 수 있다. APC에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 US2012008127에서 발견될 수 있고 이것은 원용되어 본원에 통합된다. 통상적인 APC 구현형태는, 하나 이상의 처리 장치와 연관된 드리프트를 모니터링하고 정정하기 위한, 기판 상의 계측 피쳐에 대한 주기적인 측정을 수반한다. 계측 피쳐는 제품 피쳐의 프로세스 변동에 대한 응답을 반영한다. 프로세스 변동에 대한 계측 피쳐의 감도는 제품 피쳐의 감도와 비교하여 다를 수 있다. 그 경우에, 소위 "디바이스로의 계측(Metrology To Device)" 오프셋(MTD라고도 불림)이 결정될 수 있다. 제품 피쳐의 거동을 모방하기 위하여, 계측 타겟은 특정한 기하학적 구조 및/또는 치수를 가지는 세그멘트화된 피쳐, 지원 피쳐 또는 피쳐들을 포함할 수 있다. 조심스럽게 설계된 계측 타겟은 프로세스 변동에 대해서 제품 피쳐와 유사한 방식으로 응답하여야 한다. 계측 타겟 디자인에 대한 더 많은 정보는 국제 특허 출원 공개 번호 제 WO 2015101458에서 발견될 수 있고, 이것은 원용되어 본원에 통합된다.
계측 타겟이 존재하고 및/또는 측정되는 기판 및/또는 패터닝 디바이스에 걸친 위치들의 분포는 흔히 "샘플링 스킴"이라고 불린다. 통상적으로, 샘플링 스킴은 관련된 프로세스 파라미터(들)의 기대된 지문에 기반하여 선택된다; 프로세스 파라미터가 요동할 것으로 기대되는 기판 상의 구역은, 프로세스 파라미터가 상대적으로 안정할 것으로 기대되는 구역보다 통상적으로 더 조밀하게 샘플링된다. 그러나, 리소그래피 프로세스의 쓰루풋에 대한 계측 측정의 허용될 수 있는 영향에 기반하여, 수행될 수 있는 계측 측정의 횟수에는 실제로 한계가 존재한다. 쓰루풋에 영향을 주지 않고(또는 적어도 너무 많은 영향을 주지 않고) 및/또는 레티클 또는 기판 상의 너무 넓은 영역을 계측 피쳐에 할당하지 않고서 리소그래피 프로세스를 정확하게 제어하기 위해서는, 조심스럽게 선택된 샘플링 스킴이 중요하다. 계측 타겟을 최적으로 위치설정 및/또는 측정하는 것에 관련된 기술은 흔히 "스킴 최적화(scheme optimization)"라고 불린다. 스킴 최적화에 대한 더 많은 정보는 국제 특허 출원 공개 번호 제 WO 2015110191 및 유럽 특허 출원인 출원 번호 제 EP16193903.8에서 발견될 수 있는데, 이들은 본 명세서에 원용에 의해 통합된다.
지문이라는 용어는 측정된 신호의 메인(체계적) 기여자("잠재적 인자(latent factor"), 및 특히 웨이퍼에 대한(on-wafer) 성능 영향 또는 이전의 처리 단계에 연계된 기여자를 가리킬 수 있다. 이러한 지문은 기판(그리드) 패턴(예를 들어 정렬, 레벨링, 오버레이, 초점, CD에 기인함), 필드 패턴(예를 들어, 필드내 정렬, 레벨링, 오버레이, 초점, CD에 기인함), 기판 존 패턴(예를 들어, 웨이퍼 측정의 최외측 반경) 또는 심지어 웨이퍼 노광과 연관된 스캐너 측정에서의 패턴(예를 들어, 레티클 정렬 측정으로부터의 로트 전체의 히팅 시그너쳐(heating signature), 온도/압력/서보 프로파일 등)을 가리킬 수 있다. 지문은 지문 콜렉션 내에 포함될 수 있고, 그 안에 균질하게(homogenously) 또는 불균질하게(heterogeneously) 인코딩될 수 있다.
측정 데이터를 측정하는 것에 추가하여, 콘텍스트 데이터는 프로세스 제어를 위해서 사용될 수 있다. 콘텍스트 데이터는, 선택된 처리 툴(처리 장치의 풀로부터 선택됨), 처리 장치의 하나 이상의 특정한 특성, 처리 장치의 설정, 회로 패턴의 디자인, 및/또는 처리 상태(예를 들어 웨이퍼의 기하학적 구조)에 관련된 측정 데이터 중에서 선택된 하나 이상에 관련된 데이터를 포함할 수 있다. 프로세스 제어 목적을 위하여 콘텍스트 데이터를 사용하는 예들은 본 명세서에서 원용에 의해 통합되는 유럽 특허 출원 번호 제 EP16156361.4, 및 국제 특허 출원 번호 제 PCT/EP2016/072363에서 발견될 수 있다. 콘텍스트 데이터는 처리를 피드-포워드 방식으로 제어 또는 예측하기 위해서 사용될 수 있는데, 콘텍스트 데이터는 현재 제어되는 프로세스 단계 이전에 수행된 프로세스 단계에 관련된다. 흔히 콘텍스트 데이터는 제품 피쳐 속성에 통계적으로 상관된다. 그러면 최적 제품 피쳐 속성을 획득하는 것을 고려하여 처리 장치를 콘텍스트에 의해서 제어하는 것이 가능해진다. 또한, 콘텍스트 데이터 및 계측 데이터는 결합되어, 예를 들어 개략적 계측 데이터를 더 상세한(조밀한) 데이터가 이용가능해지는 수준까지 풍부해지게 할 수 있는데, 이것은 제어 및/또는 진단 목적을 위하여 더 유용하다. 콘텍스트 데이터 및 계측 데이터를 결합하는 것에 대한 더 많은 정보는 미국 가특허 출원 번호 제 62/382,764에서 발견될 수 있는데, 이것은 그 전체 내용이 원용되어 본원에 통합된다.
전술된 바와 같이, 모니터링 프로세스는 프로세스에 관련된 데이터를 획득하는 것에 기반한다. 요구된 데이터 샘플링 레이트(로트별 또는 기판별) 및 샘플링 밀도는 패턴 재현의 정확도의 요구된 레벨에 따라 달라진다. 저-k1 리소그래피 프로세스의 경우, 작은 기판-대-기판 프로세스 변동조차도 중요할 수 있다. 그러면, 콘텍스트 데이터 및/또는 계측 데이터는 기판별 프로세스 제어가 가능해지도록 충분해야 한다. 추가적으로, 프로세스 변동에 의하여 기판에 걸쳐서 특성의 변동이 생기면, 콘텍스트 및/또는 계측 데이터의 밀도는 기판에 걸쳐서 충분히 분산되어야 한다. 그러나, 계측 (측정)을 위해 사용될 수 있는 시간은 프로세스의 요구되는 쓰루풋을 고려할 때 제한된다. 이러한 제한의 결과, 계측 툴은 선택된 기판 및/또는 기판 전체에서 선택된 위치에서만 측정할 수 있다. 어떤 기판이 측정될 필요가 있는지를 결정하기 위한 전략은 본 명세서에서 원용에 의해 통합되는 유럽 특허 출원 EP 16195047.2 및 EP16195049.8에 더 설명되어 있다.
실무에서는, 프로세스 파라미터(하나의 기판 또는 복수 개의 기판에 걸친)에 관련된 측정 값의 개략적 세트로부터 값들의 더 조밀한 맵을 유도하는 것이 흔히 필요하다. 통상적으로, 측정 값의 이러한 조밀한 맵은 개략적 측정 데이터와 공동으로 프로세스 파라미터의 기대된 지문과 연관된 모델로부터 유도될 수 있다. 측정 데이터를 모델링하는 것에 대한 더 많은 정보는 국제 특허 출원 공개 번호 제 WO 2013092106에서 발견될 수 있고, 이것은 원용되어 본원에 통합된다. 반도체 제조 프로세스가 다수의 처리 장치(리소그래피 장치, 에칭 스테이션 등)를 수반하기 때문에, 프로세스를 전체적으로 최적화하는 것, 예를 들어, 개별적인 처리 장치와 연관된 특정한 정정 능력을 취하는 것이 유익할 수 있다. 그러면, 제 1 처리 장치의 제어가 제 2 처리 장치의 공지된 제어 속성에 기반 (부분적으로)할 수 있다는 관점이 생긴다. 이러한 전략은 흔히 "상호-최적화"라고 지칭된다. 이러한 전략의 예들은 리소그래피 장치 및 패터닝 디바이스의 밀도 프로파일의 공동 최적화, 및 리소그래피 장치 및 에칭 스테이션의 공동 최적화를 포함한다. 공동-최적화에 대한 더 많은 정보는 국제 특허 출원 번호 제 PCT/EP2016/072852 및 미국 특허 가출원 번호 제 62/298,882에서 발견될 수 있는데, 이들은 본 명세서에서 원용에 의해 통합된다.
일부 프로세스 제어 상황에서, 제어 목적은, 예를 들어 "스펙 맞춤 다이의 개수"일 수 있다. 이것은 처리된 기판의 배치별 최대 개수의 기능성 제품을 획득하는 것을 목적으로 하는 수율-구동 프로세스 제어 파라미터를 기술한다. 통상적으로, 제품은 기판 상의 다이와 연관되고, 따라서 수율 기초 프로세스 제어는 "스펙 맞춤 다이(die-in-spec)" 기준에 기반한다고 불린다. 이것은 기판 전체에 평균화된 최적화(예를 들어, 기판에 걸친 최선의 초점으로부터의 초점 차이의 최소제곱 최소화에 기반한 최소제곱 최적화)를 적용하는 것이 아니라, 스펙 맞춤 다이들의 개수를 최대화하는 것이다. 이와 같이, "스펙 맞춤 다이" 최적화는 프로세스 파라미터를 최적화할 때 제품(다이 레이아웃)의 종래의 지식을 사용할 수 있다. 최소제곱 최적화는 통상적으로, 다이 레이아웃을 고려하지 않고 각각의 위치를 동등하게 취급한다. 이와 같이, 최소제곱 최적화는 스펙을 벗어나지만 각각 다른 다이에 있는 "오직" 네 개의 위치를 가지는 정정을, 두 개의 다이에만 영향을 주는 일곱 개의 스펙을 벗어나는 위치를 가지는(예를 들어, 하나의 다이 내에 네 개의 결함과 다른 다이 내의 세 개의 결함) 정정보다 선호할 수 있다. 그러나, 단일 결함은 결함 있는 다이를 제공할 경향이 있을 것이므로, 무결함 다이(즉, 스펙 맞춤 다이)의 개수를 최대화하는 것이 단지 기판별 결함의 개수를 최소화하는 것보다 궁극적으로는 더 중요하다. 스펙 맞춤 다이 최적화는 다이 최적화별 최대 절대값(max abs)을 포함할 수 있다. 이러한 최대 절대값 최적화는 제어 타겟으로부터의 성능 파라미터의 최대 편차를 최소화할 수 있다. 그 대신에 최대 절대값에 대한 미분가능 근사화가 사용되어, 비용 함수를 더 쉽게 풀게 할 수도 있다. 효과적으로 수행하려면, 웨이퍼 맵과 같은 세부사항이 최적화에서 사용되어야 한다. 양호한 수율-기반 프로세스 제어를 얻기 위하여, 계측 측정에 대한 샘플링 스킴은 수율을 위하여 가장 중요한 것으로 기대되는 및/또는 수율이 영향을 받는지 여부를 결정하는 데에 통계적으로 가장 관련될 수 있는 위치에서 또는 그 근방에서 수행된 측정치들의 혜택을 볼 수 있다. 제품 피쳐의 속성을 측정하는 것에 추가하여, 최적의 수율을 위해서 최적화 프로세스를 최적화하는 것을 더욱 보조하기 위하여 결함의 발생이 측정될 수 있다(레퍼런스 결함 검사). 수율 기반 제어에 대한 더 많은 정보는 본 명세서에서 원용에 의해 통합되는 PCT 특허 출원 WO2018077651에서 발견될 수 있다.
미리 정의된 위치 및 기판에 계측 측정을 수행하는 것에 추가하여, 측정을 위해서 선택될 필요가 있는 위치 및 기판을 동적으로 할당하는 경향이 있다. 측정을 위하여 기판을 동적으로 선택하는 일 예는, 본 명세서에서 원용에 의해 통합되는 PCT 특허 출원 WO2018072962에 기술된다. 측정 위치의 동적 선택(예를 들어, 샘플링 스킴)에 대한 더 많은 정보는 본 명세서에서 원용에 의해 통합되는 PCT 특허 출원 WO2017140532에서 발견될 수 있다.
상대적으로 새로운 기술 영역은 머신 러닝의 분야이다. 이러한 기술에 관련된 방법이 현재 획득된 데이터(측정 및 콘텍스트 데이터) 내에 있는 패턴의 인식에 기반하여 프로세스 파라미터의 예측을 개선하기 위하여 사용된다. 또한, 머신 러닝 기법은 프로세스 제어 목적을 위하여 가장 유용한 데이터를 선택하는 데에 있어서 사용자를 유도하기 위해서 유용할 수 있다.
전기적 측정 데이터는 통상적으로 기판의 처리 이후에 획득된다. 통상적으로, 전기적 측정 데이터를 얻기 위하여 전기적 계측을 수행할 때, 기판 상의 모든 다이들이 처리 중에 형성되는 회로와의 (근접) 접촉을 이루는 프로브를 사용하여 측정된다. 다양한 타입의 측정이 수행될 수 있다; 예를 들어, 전압, 전류, 저항, 커패시턴스 및 인덕턴스 측정. 이러한 측정은 상이한 상태(예를 들어, 주파수, 전압, 전류)에서 그리고 다이 전체의 여러 위치에서 수행될 수 있다. 전기적 측정은 특정 구조체/ 피쳐 또는 디바이스가 기능을 하는지(예를 들어, 사양을 만족하는지) 여부의 평가를 포함할 수 있다. 대안적으로 또는 추가적으로, 전기적 측정은 "빈 코드(bin code)"에 따라서 범주화될 수 있다. 특정 조건에서의 특정한 측정된 파라미터(전류, 전압, 저항, 커패시턴스, 인덕턴스)와 연관된 전기적 측정은 공통적으로 별개의 "빈 코드"라고 불린다. 그러므로 다이에 걸친 통상적 전기적 측정은 복수 개의 그래프에 의해 표현될 수 있고, 각각의 그래프는 특정 빈 코드와 연관된 값들의 공간적 분포를 나타낸다. 명세서 전체에서, "빈 코드" 및 "전기적 특성"은, 기판과 연관된 빈 코드의 값이 해당 기판의 전기적 특성의 값이라고 불리도록 동의어로 사용된다. 전기적 측정 데이터는 비트 비대칭 데이터 또는 임의의 다른 수율 파라미터를 더 포함할 수 있다.
전기적 측정이 수행될 필요가 있는 측정 위치의 분포는 일정하지 않을 수 있지만, 기판 상의 다이의 상대 위치에 따라서도 달라질 수 있다. 기판의 에지에 있는 다이는 전기적 결함을 가질 가능성이 더 높을 수 있고, 따라서 이러한 다이들은 기판의 중심에 더 가까운 다이보다 더 조밀하게 샘플링될 수 있다. 유사하게, 기능성 로직 구조체와 연관된 것들과 같이 중요한 영역이 다이 내에 존재할 수 있는 반면에, 덜 중요한 영역들이 예를 들어 다이의 주변부에 존재할 수 있다. 필요성이 적은 영역보다 다이의 중요한 영역에서는 더 조밀한 전기적 측정 샘플 스킴을 제공하는 것이 유리하다.
측정된 전기적 특성의 속성(최소 값, 최대 값, 분산 또는 임의의 다른 통계적 측정)은 다이 상의 특정 회로가 기능을 수행할 확률에 관련된 중요한 표시자이다. 그러므로 전기적 특성 및 프로세스의 수율 사이에는 강한 관련성이 존재한다. 그러므로, 수율 제어를 위해서 전기적 특성 측정은 빼놓을 수 없는 것이다. 그러나, 이들은 시간을 많이 소요하기도 하고, 반도체 제조 프로세스의 끝 스테이지에서만 수행된다(예를 들어, 비-기능성 회로를 정정하기 위한 옵션은 거의 존재하지 않을 때임).
반도체 제조 프로세스에 더 양호한 수율 정정 능력을 제공하기 위하여, 기판의 수율을 처리 중에 이미 이용가능한 데이터에 기반하여 예측하는 것이 제안된다. 기판을 처리하는 중에 다수의 층들이 증착, 패터닝 및 에칭된다. 기능성 디바이스를 산출하기 위해서는, 기판 상에 제공된 패턴(피쳐)이 뚜렷한 속성을 가지는 것이 중요하다. 예를 들어, 피쳐는 정확한 초점 위치에 이미징되어야 하고, 정확한 임계 치수(CD), 정확한 에지 배치(즉, 최소의 에지 배치 오차(EPE)를 가져야 하며, 양호한 오버레이를 가져야 한다(즉, 각각의 층이 하지층과 연관된 피쳐에 정확하게 정렬됨). 이전에 진술된 바와 같이, 리소그래피 장치(예를 들어, 정렬 시스템, 레벨링 시스템) 및 계측 장치(예를 들어, 산란계 또는 e-빔 툴)는 이러한 파라미터를 측정하는 데에 있어서, 일부 경우에는 로트 내의 모든 기판에 대하여 중요한 역할을 한다.
수율 손실이 생기면, 근본 원인; 즉, 수율 손실 이슈를 초래한 프로세스 장애(예를 들어, [프로세스, 장비] 쌍)을 식별하는 것이 중요하다. 대부분의 수율 이슈는 웨이퍼 정렬 맵(웨이퍼가 소잉되고 패키징되기 전에 수행되는 전기적 테스팅으로부터 얻어진 수율 분포 맵) 내의 공간적 서명 또는 지문으로서 나타난다. 체계적인 수율 변동에 대한 책임이 있는 프로세스 단계/툴/툴 속성을 식별하기 위하여, 종래의 근본 원인 분석은 통상적으로, 웨이퍼 정렬 맵 지문과 프로세스 이력 정보(즉, 기판 라우팅을 기술하는 콘텍스트 데이터) 사이에서 공통성(commonality)/상관 분석을 수행할 것이다.
전술된 종래의 근본 원인 분석 흐름에서의 메인 이슈는 다음이다:
- 분석될 방대한 양의 콘텍스트 정보가 존재한다. 기판은 라인-끝(end-of-line) 정렬 테스팅에 도달하기 이전에, 통상적으로 수 백 개의 상이한 프로세스 단계를 거친다. 이러한 프로세스 단계 각각에 대하여, 웨이퍼 처리를 위해 이용가능한 약 수십 개의 가능한 툴/챔버들이 존재할 수 있다. 더욱이, 동일한 툴/챔버의 경우에도, 툴 속성이 역시 지남에 따라서 변하고 달라질 수 있다.
- 일부 콘텍스트 변수들 사이에는 잠재적인 상관이 존재할 수 있다(예를 들어, 완전히 무작위화되지 않은 웨이퍼 라우팅에 기인함). 그러면 근본 원인 분석의 정확도가 떨어질 수 있고, 파악하는데 시간이 걸릴 수 있는데, 그 이유는 도메인 지식에 기반한 프로세스 단계의 인간 감독/필터링이 요구되기 때문이다.
근본 원인들이 식별되고 프로세스 엔지니어에 의해 확정된 확인되면, 체계적인 웨이퍼 정렬 맵 지문을 연관된 프로세스 근본 원인과 함께 저장하기 위하여 데이터베이스가 구축될 수 있다. 새로운 웨이퍼가 처리되고 탐침되면, 웨이퍼 정렬 맵을 이용할 수 있다면 프로세스 이슈가 재발되는 것을 검출하기 위해서 데이터베이스 내의 각각의 지문에 대한 활성화(activation)/존재가 시간에 걸쳐서 계산되고 모니터링될 수 있다. 그러므로, 전술된 종래의 방법에 기반한 프로세스 장애 재발 모니터링 시스템의 주된 문제점은, 웨이퍼 정렬 맵 데이터를 이용할 수 있을 때까지 프로세스 변동이 검출될 수 없다는 것이다. 이것은 수 주 이후가 될 수 있는데, 그 동안에 프로세스 이슈는 계속될 수 있다. 이러한 시간 프레임(즉, 웨이퍼가 결함/이상치(problematic/outlier) 툴에 의해 특정 단계에서 처리된 때와 웨이퍼가 탐침된 때 사이의 시간) 내에서 처리된 모든 웨이퍼는 수율 변동을 거칠 것이다.
이것을 해결하기 위하여, 웨이퍼 계측, 그리고 특히 스캐너(리소그래피 장치 또는 노광 툴)에서 수행되어 근본 원인 분석 흐름에 포함되고 선택적으로, 변동 재발 모니터링 시스템에 포함되는 웨이퍼 계측을 도입하는 것이 제안된다. 이러한 스캐너 계측은, 예를 들어 레벨링 센서 및 정렬 센서로부터의 측정된 웨이퍼 맵을 포함할 수 있다. 이러한 스캐너 계측의 장점은, 모든 단일 노광 단계에서의 모든 단일 웨이퍼에 대해서 수행되고 이용가능하다는 점이다. 추가적으로 또는 대안적으로, 웨이퍼 계측은 유도된 웨이퍼 맵을 포함한다. 이러한 유도된 웨이퍼 맵은, 예를 들어 스캐너 계측으로부터 유도될 수 있다. 유도된 웨이퍼 맵의 예는 다음을 포함한다:
- 웨이퍼 높이 측정치와 같은 레벨링 정보. 이러한 정보는 웨이퍼 초점 변동으로의 직관을 제공할 수 있는 반면에, XY 평면에서의 그 공간적 구배는 오버레이 이슈를 표시할 수 있다.
- 상이한 컬러/파장을 사용하는 정렬 측정 결과가 여러 지문을 유도하기 위하여 사용될 수 있고, 이들 각각은 상이한 프로세스 단계에 대한 상이한 감도를 가진다.
- 또한, 정렬 마크 세기 웨이퍼 맵은 증착 또는 에칭과 같은 특정 프로세스 단계의 속성을 드러나게 하는 것을 도울 수도 있다.
다른 중요한 주의할 점은, 정렬 데이터와 같은 특정 스캐너 계측 데이터의 공간 분해능이, 웨이퍼 정렬/프로브 맵의 공간 분해능인 다이-레벨보다 통상적으로 훨씬 더 낮다는 것이다. 그러므로, 성긴 측정 상태의 스캐너 계측 데이터로부터 밀집된 다이-레벨 스캐너 계측 지문을 재구성하기 위하여 신뢰가능하고 정확한 보간 알고리즘이 사용될 수 있다. 이러한 다이-레벨 계측 보간 기법은, 예를 들어 WO2018/202361, 및 US 가출원 제 62/624,537에 기술된다. 이러한 문서들은 본 명세서에 원용에 의해 통합된다.
도 4는 개선된 근본 원인 분석 방법에서의 프로세스 학습에 따르는 방법을 예시한다. 이것은 하나 이상의 정렬 맵 지문(즉, 수율 분포 데이터)(400), 스택-전체(through-stack) 스캐너 계측(즉, 여러 프로세스 층 및 바람직하게는 모든 프로세스 층에 대한 스캐너 계측)(410) 및 웨이퍼 콘텍스트 데이터(420)를 보여준다. 이들은 제 1 단계(430) 및 제 2 단계(440)를 통해 링크된다. 대조에 의하여, 본 발명의 방법론이 단계(450)에 의해 예시되는데, 이것은 웨이퍼 정렬 맵 지문을 프로세스 이력 정보에 직접적으로 링크하는 것을 포함한다. 좀 더 구체적으로는, 단계(450)는 웨이퍼들이 자동적으로 분류되고/그들의 공통 정렬/테스트 맵 지문에 기반하여 유사도가 순위결정되는 웨이퍼-레벨의 지문-기반 공통성 분석(CA)을 나타내고, 그 이후에는 인간 전문가가 관심 대상인 지문 카테고리를 상호작용하여 선택하고, 시스템이 최선의 지문을 선택된 지문과 상관시키는 프로세스 단계를 찾는다.
단계(430, 440)는 근본 원인 분석 또는 "프로세스 학습(process learning)" 단계를 위한 2-단계 접근법을 설명한다. 단계 430에서, 모든 노광 층에 대하여 웨이퍼 정렬 맵(400) 및 스캐너 계측(410)(예를 들어, 스택-전체 원시 스캐너 계측 지문 및 그들의 유도체) 사이에서 상관 분석이 수행된다. 단계 440에서, 스캐너 계측 지문(410)은 웨이퍼 콘텍스트 데이터(420) 또는 처리 이력에 링크된다(예를 들어, 현존 데이터 마이닝 기법을 사용함).
일 실시형태에서, 정보성 의미론적 피쳐 벡터(informative semantic feature vector)(예를 들어, 인코딩)에 기반하여, 최종 웨이퍼 정렬 맵 지문(400) 및 각각의 개별 층으로부터의 스캐너 계측 지문(410) 사이의 공간적 유사도를 측정함으로써(예를 들어, 지문 매칭), 상관 분석이 수행될 수 있다. 이러한 의미론적 피쳐 벡터는 미리 트레이닝된 머신 러닝 모델(예컨대, 신경망, 특히 심층 콘볼루션 신경망(DCNN))을 사용하여 추출될 수 있다. 지문(분포 패턴)을 분류 및 검출할 수 있는 머신 러닝 모델이 구축되거나 획득된다. 그러면, 이러한 모델이 웨이퍼 정렬 맵들의 라벨링된 데이터세트를 포함하는 트레이닝 데이터를 사용하여 트레이닝되고, 라벨은 인간 엔지니어 주석에 의하여 제공될 수 있다(예를 들어, 지도 학습).
유사도 점수가 계산되면, 시스템은 최종 웨이퍼 정렬 맵과 닮은(예를 들어, 최종 정렬 맵에 대한 유사도 임계에 기반하여 높은 유사도를 가짐) 스캐너 계측 웨이퍼 맵들 각각을 식별할 수 있을 것이다. 이러한 프로세스는 일반적으로 "이미지 취출(Image Retrieval)" 또는 "패턴 검색(Pattern Search)"이라고 불린다; 이러한 단계를 수행하기 위해 적합한 예시적인 시스템은, 예를 들어 공개 문헌 "Wafer Map Failure Pattern Recognition and Similarity Ranking for Large-Scale Data Sets", IEEE Transactions on Semiconductor Manufacturing(Volume: 28, Issue: 1, Feb. 2015)에서 발견될 수 있는데, 이것은 본 명세서에서 원용에 의해 통합된다.
이러한 웨이퍼 맵 "지문 취출" 시스템이 특정 층으로부터의 스캐너 계측 지문을 반환하면(즉, 유사하다고 식별하면), 이것은 스캐너 센서가 라인-끝(end-of-line) 웨이퍼 정렬 맵에서 관측되는 동일한 비-랜덤 공간적 장애 패턴을 식별할 수 있다는 것을 나타낸다. 그러므로, 이러한 특정 노광 단계 이전의 프로세스 단계가 수율 변동에 대한 책임이 있을 가능성이 매우 높을 수 있다. 더욱이, 층 시퀀스 정보(처리 순서에 관하여)가 이용가능하다면, 이것은 지문 유사도 점수와 결합되어 프로세스 단계의 목록을 한층 더 좁힐 수 있다. 특히, 층 i로부터의 스캐너 계측이 웨이퍼 정렬 맵 지문에 대한 유사도를 보이지는 않지만 층 i+1로부터의 스캐너 계측이 유사도를 보이면, 프로세스 이슈는 이러한 두 개의 노광 단계(i 및 i+1) 사이에서 발생할 가능성이 매우 높다.
이와 같이, 동일한 웨이퍼에 대한 "관심 대상인(interesting)" 관측된 공간적 서명/지문(예를 들어, 높은 장애 레이트를 가지는 장애 패턴)이 있는 타겟 수율 웨이퍼 맵 또는 정렬 맵, 및 스택-전체 스캐너 계측 웨이퍼 맵이 주어지면, 본 발명의 방법은 관심 대상인 타겟 수율 웨이퍼 맵에 대해서 스캐너 계측 웨이퍼 맵들이 얼마나 유사한지에 따라서 이들을 순위결정하는 것을 제안한다. 선택적으로, 모든 층에 대한 시퀀스 정보가 알려져 있으면, 프로세스 이슈가 어디에서 시작하는지를 식별하는 것이 가능하다.
도 5는 이러한 이미지 취출 개념의 개략적인 예시이다. 이러한 도면은 정렬 맵 지문(500)을 보여주고, 음영 원(505)은 스펙 비맞춤 프로브 측정치를 표시한다. 또한, 세 개의 스캐너 계측 지문(510a, 510b, 510c)이 도시되는데, 이들 각각은 정렬 맵 지문(500)의 목표인 웨이퍼를 이루는 세 개의 연속적인 층에 대응한다. 음영 영역(515)은 스캐너 계측 지문(510a, 510b, 510c)에 의해 특징지어지는 프로세스 파라미터의 값이 웨이퍼의 나머지에 비하여 상당한 편차를 보여주는 영역들이다. 이미지 취출은, 계측 지문(510c)이 정렬 맵 지문(500)에 대해 높은 유사도를 가지고, 따라서 가장 높은 유사도 메트릭을 이러한 지문(510c)에 부여할 것이라는 것을 인식할 것이다. 직전 층(510b)에 대한 지문의 패턴이 정렬 맵 지문(500)과 크게 다르기 때문에, 스펙 비맞춤 프로브 측정(505)에 대한 근본 원인 이슈는 지문(510c)에 대응하는 층의 처리 중에 초래되었을 가능성이 있다. 이와 같이, 이러한 층에 대한 콘텍스트가 조사될 수 있다.
설명된 바와 같은 웨이퍼별 지문 매칭/취출에 대한 상보적인 접근법은, 임의의 적절한 기법을 사용하여(예를 들어, 주성분 분석(PCA)과 같은 컴포넌트 분석 기법을 통하여) 웨이퍼-대-웨이퍼 스캐너 계측 변동 지문을 추출하고, 웨이퍼별로 이러한 지문의 활성화/점수를 웨이퍼-레벨 수율 점수(수율을 제공하는 다이의 퍼센티지) 및/또는 웨이퍼-대-웨이퍼 웨이퍼 정렬 맵 변동 지문에 대한 활성화/점수와 상관시키는 것이다. 그러면 이슈/문제가 발생하고 및/또는 문제가 있는 툴 또는 프로세스가 있는 곳을 더 쉽게 식별할 수 있게 될 수 있다.
전술된 방법이 설명된 바와 같은 필드간 지문의 분석에만 적용될 수 있는 것이 아니라 필드내 지문에도 적용될 수 있다는 것에 주의해야 한다. 이러한 실시형태에서, 필드내 지문은 웨이퍼 정렬 맵 및 스캐너 계측 웨이퍼 맵에 걸쳐서 필드 평균화를 수행함으로써 추출될 수 있다.
도 4로 돌아가면, 단계(440)는 수율-기반 콘텍스트 링크와 유사한 방식으로, 스캐너 계측 지문과 콘텍스트 데이터 사이의 콘텍스트 링크를 수행하는 것, 및 단계/툴/툴 파라미터에 관하여 최종 근본 원인을 식별하는 것을 포함한다.
설명된 2-스테이지 흐름에 추가하여, 다른 잠재적인 사용 사례는, 웨이퍼 정렬 맵 지문과 콘텍스트 정보 사이의 이전에 수행된 직접 링크(450)로부터의 근본 원인 발견 사항을 인증하기 위하여, 웨이퍼 정렬 맵 및 스캐너 계측 지문 사이의 유사도를 사용하는 것이다.
트레이닝/셋업이 완료되면, 새롭게 노광된 웨이퍼의 스캐너 계측에서의 지문 활성화/존재를 실시간으로(예를 들어, 문제가 있는 층의 측정 시에) 보고하기 위하여 미리 트레이닝된 심층 학습-기반 지문 검출 및 분류 시스템이 사용될 수 있다. 이것은, 웨이퍼 완료 및 전기적 테스팅 이전에 궁극적으로 수율 변동 이벤트가 생기게 할, 이전에 식별된 프로세스 이슈의 임의의 재발이 존재하는지 여부를 모니터링하기 위하여 사용될 수 있다.
이와 같이, 스택-전체의 모든 프로세스 단계로부터 근본 원인을 찾으려고 하는 대신에, 스캐너 계측이 체계적인 수율 손실을 픽업할 수 있는 관심 층 이전의 프로세스 단계만이 분석될 필요가 있는 방법이 설명된다. 또한, 웨이퍼 레벨 그룹화 기법을 위하여 개발된 현재의 콘텍스트 링크 방법론이 여전히 본 명세서의 방법에 적용될 수 있어야 한다. 웨이퍼 레벨 그룹화 기법은, 예를 들어 본 명세서에서 원용에 의해 통합되는 WO2018/072962에 설명된다. 프로브 지문 라이브러리 및 지식 데이터베이스는 고-상관 스캐너 계측 지문(지문이 나타내는 첫 번째 층)을 포함하도록 확장될 수 있고, 그러면 해당 층으로부터의 스캐너 센서 측정치가 프로세스 모니터링을 셋업하기 위하여 사용될 수 있다. 지문 존재 점수(예를 들어, 지문 타입 또는 특정 패턴의 존재를 표시하는 유사도 점수)에 기반하여 각각의 장애 타입에 대한 지문 존재를 모니터링하기 위하여 별개의 경향 차트가 셋업될 수 있다. 장애 타입은 도넛 형상(예를 들어, 도 5에서 510b로 표시된 바와 같음), 에지 링, 중심 그룹화 또는 에지 그룹화를 포함하는 임의의 국소 그룹화, 새들 형상, "스크래치(scratch)" 형상을 포함할 수 있다(순전히 예시적임).
본 명세서에서 설명된 기법들을 사용한 근본 원인 분석에 대해서 더 빠른 턴어라운드 시간이 기대된다. 웨이퍼 정렬 맵 지문 및 웨이퍼 콘텍스트의 직접 링크와 비교하여, 스캐너 계측 웨이퍼 맵이 프로세스 변동을 검출하고 픽업하는 노광 층 이전의 프로세스 이력 중 일부만이 검사될 필요가 있고, 그러면 잠재적으로, 특히 변동이 프로세스 스택에서 일찍 발생한다면 후보 근본 원인들의 개수가 크게 줄어들 수 있을 것이다. 웨이퍼 정렬 맵 지문 및 웨이퍼 콘텍스트 사이의 직접 링크와 비교할 때 증가된 정확도도 역시 기대된다. 콘볼루션/비-무작위화된 웨이퍼 팹(fab) 경로에 기인하여, 훨씬 적은 수의 잠재적으로 거짓인 양성 근본 원인 발견들이 관측되어야 한다.
프로세스 이슈 재발 모니터링을 위하여, 프로세스 이슈 재발은 웨이퍼 정렬 데이터가 이용가능해지기 훨씬 전부터 잠재적으로 검출될 수 있다. 지문-기반 모니터링 접근법은 종래의 모니터링 기법(예를 들어, 웨이퍼별 단일 KPI)과 비교할 때 프로세스 이슈에 대한 더 풍부한 직관을 제공한다.
스캐너 계측 지문 및 그들의 유도체를 사용하는 장점은, 웨이퍼 정렬 맵 정보와 유사하게, 스캐너 계측 정보가 모든 단일 노광 단계에서 모든 단일 웨이퍼에 대해서 이용가능하다는 것이다. 다른 샘플링된 계측(예를 들어, 산란계 또는 스캐닝 전자 현미경 계측), 예컨대 초점, CD, 및 오버레이 측정 중 임의의 하나 이상에 기반하여, 본 명세서에서 설명되는 지문 매칭/취출 방법을 수행하는 것도 역시 가능하다(그리고, 본 발명의 범위 안에 속함). 그러나, 이러한 타입의 계측 정보는 모든 단일 웨이퍼에 대해서 언제나 이용가능한 것은 아니고, 그러면 근본 원인 분석의 정확도와 프로세스 이슈 재발 모니터링 시스템의 효과가 제한된다.
본 명세서에서 설명되는 심층 학습 접근법의 장점은, 이것이 엔지니어링 시간 또는 프로세스 직관을 얻는 시간을 크게 감소시키는 완전히 자동화된 프로세스라는 것이다. 이것은 오직 데이터에 의해 구동되는 접근법이고, 피쳐 엔지니어링이 요구되지 않으며, 이것은 컴퓨터 비젼 전문가와 제조 프로세스 이슈에 대한 종래의 지식이 요구되지 않는다는 것을 의미한다. 그러나, 다른 접근법들도 가능하고 본 발명의 범위에 속한다. 이러한 접근법 중 하나는, 웨이퍼 정렬 맵의 수동 시각적 검사 및 연관된 스택-전체 스캐너 계측 웨이퍼 맵이다. 그러나, 이것은 노동력이 많이 들고 시간도 많이 소요할 것이다. 다른 옵션은 컴퓨터 비젼 및/또는 도메인 지식-구동 피쳐 추출에 기반한 유사도 순위결정 시스템을 사용하는 것을 포함한다. 그러나, 이것은 컴퓨터 비젼 전문가(노하우) 및 팹 프로세스 이슈의 종래의 지식을 요구한다.
추가적인 실시형태가 다음 나열된 절들의 목록에 개시된다:
1. 기판을 제조하기 위한 제조 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법으로서,
기판 또는 기판의 일부에 걸친 수율 파라미터의 분포를 포함하는 수율 분포 데이터를 획득하는 단계;
수율 분포 데이터에 대응하고 기판 또는 기판의 일부에 걸친 프로세스 파라미터의 공간적 변동을 포함하는 계측 데이터를 획득하는 단계;
수율 분포 데이터와 계측 데이터를 비교하는 단계; 및
비교에 기반하여 근본 원인을 결정하는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
2. 제 1 절에 있어서,
상기 비교는, 수율 분포 데이터 및 계측 데이터의 상이한 세트들 각각 사이의 공간적 유사도를 기술하는 유사도 메트릭을 결정하고, 각각의 세트는 기판의 상이한 층에 대응하는, 수율에 영향을 주는 근본 원인 결정 방법.
3. 제 2 절에 있어서,
상기 비교는,
정보성 의미론적 피쳐 벡터(informative semantic feature vector)로의 인코딩에 기반하여, 상기 수율 분포 데이터와 계측 데이터 사이의 상관 분석을 수행하는 것을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
4. 제 2 절 또는 제 3 절에 있어서,
상기 계측 데이터는 제조 프로세스의 각각의 층에 대한 계측 데이터의 세트들을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
5. 제 2 절 내지 제 4 절 중 어느 한 절에 있어서,
상기 방법은,
상기 유사도 메트릭에 따라서 상기 계측 데이터의 세트를 순위결정하는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
6. 제 2 절 내지 제 5 절 중 어느 한 절에 있어서,
상기 방법은,
계측 데이터의 세트들 중의 계측 데이터의 제 1 유사 세트를 결정하는 단계를 포함하되, 계측 데이터의 제 1 유사 세트는, 상기 수율 분포 데이터와 유사하다고 결정되는, 대응하는 층들에 대한 처리 순서의 측면에서 계측 데이터의 첫 번째 세트인, 수율에 영향을 주는 근본 원인 결정 방법.
7. 제 6 절에 있어서,
상기 계측 데이터의 제 1 유사 세트를 결정하는 단계는,
임계치를 초과할 제 1 유사도 메트릭을 결정하는 것 및/또는 유사도 임계치에 있어서의 도약(jump) 직후의 제 1 유사도 메트릭을 결정하는 것을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
8. 제 6 절 또는 제 7 절에 있어서,
상기 방법은,
추가적인 근본 원인 분석을 위하여, 상기 계측 데이터의 제 1 유사 세트에 대응하는 층에 관련된 콘텍스트를 플래깅(flagging)하는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
9. 제 6 절 내지 제 8 절 중 어느 한 절에 있어서,
상기 방법은,
상기 계측 데이터의 제 1 유사 세트에 대응하는 상기 층에 후속하는 모든 층들에 관련된 콘텍스트에 더 적거나 0인 가중치를 제공하는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
10. 제 1 절 내지 제 9 절 중 어느 한 절에 있어서,
상기 수율 분포 데이터는 특정한 수율 장애 패턴을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
11. 제 1 절 내지 제 10 절 중 어느 한 절에 있어서,
상기 방법은,
상기 계측 데이터로부터 하나 이상 기판-대-기판 계측 데이터 변동 분포를 추출하도록 컴포넌트 분석을 수행하는 단계; 및
기판별로 이러한 기판-대-기판 계측 데이터 변동 분포의 활성화(activation) 및/또는 점수를, 기판-레벨 수율 점수, 또는 기판-대-기판 수율 분포 데이터 변동 분포들에 대한 대응하는 활성화 및/또는 점수 중 어느 하나와 상관시키는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
12. 제 1 절 내지 제 11 절 중 어느 한 절에 있어서,
상기 수율 분포 데이터 및 계측 데이터는 필드간 분포 데이터를 각각 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
13. 제 1 절 내지 제 11 절 중 어느 한 절에 있어서,
상기 수율 분포 데이터 및 계측 데이터는 필드내 분포 데이터를 각각 포함하고,
상기 필드내 분포 데이터는 대응하는 측정된 필드간 분포 데이터에 걸쳐 필드 평균화를 수행함으로써 추출된 것인, 수율에 영향을 주는 근본 원인 결정 방법.
14. 제 1 절 내지 제 13 절 중 어느 한 절에 있어서,
상기 비교하는 단계는 분포 패턴을 분류 및/또는 검출하도록 트레이닝되는 모델을 사용하여 수행되는, 수율에 영향을 주는 근본 원인 결정 방법.
15. 제 14 절에 있어서,
상기 모델은 라벨링된 수율 분포 데이터를 포함하는 트레이닝 데이터에 대해 트레이닝된 머신 러닝 모델인, 수율에 영향을 주는 근본 원인 결정 방법.
16. 제 15 절에 있어서,
상기 머신 러닝 모델은 콘볼루션 신경망 모델을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
17. 제 15 절 또는 제 16 절에 있어서,
상기 방법은,
기판을 제조하기 위한 제조 프로세스를 모니터링하는 모니터링 단계에서 상기 모델을 사용하는 단계를 더 포함하고,
상기 사용하는 단계는, 상기 모델을 사용하여 생산 계측 데이터에 기반해 잠재적 이슈를 플래깅하는 것을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
18. 제 17 절에 있어서,
상기 생산 계측 데이터는, 생산 계측 데이터의 세트들을 포함하고, 각각의 세트는 상기 기판의 상이한 층에 대응하며,
상기 모니터링 단계는, 상기 모델을 사용하여, 이력 수율 분포 데이터에서 이전에 관측된 하나 이상의 장애 패턴에 대한 생산 계측 데이터의 각각의 세트의 유사도를 결정하는 것을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법.
19. 기판을 제조하기 위한 제조 프로세스를 모니터링하기 위한 방법으로서,
수율 분포 데이터와 계측 데이터를 관련시키는 트레이닝된 모델을 획득하는 단계 - 상기 트레이닝된 모델은 계측 데이터의 트레이닝 세트와 상기 제조 프로세스에 대응하는 트레이닝 수율 분포 데이터의 비교에 의하여 트레이닝됨 -;
생산 계측 데이터의 세트들을 획득하는 단계 - 각각의 세트는 상기 기판 또는 기판의 일부의 상이한 층에 대응하는 프로세스 파라미터의 공간적 변동을 포함함 -;
상기 트레이닝된 모델을 사용하여, 특정한 수율 장애 패턴을 포함하는 이력 수율 분포 데이터 내의 하나 이상의 장애 패턴에 대해 생산 계측 데이터의 세트들 각각에 대한 유사도 메트릭을 결정하는 단계; 및
상기 유사도 메트릭이 임계치를 초과하면 잠재적 이슈를 플래깅하는 단계를 포함하는, 제조 프로세스 모니터링 방법.
20. 제 1 절 내지 제 19 절 중 어느 한 절에 있어서,
상기 계측 데이터 중 임의의 것은 소정 층의 노광 이전의 준비 단계의 일부로서 리소그래피 장치에 의해 수행되는 계측에 관련되는, 방법.
21. 제 20 절에 있어서,
상기 계측 데이터는,
정렬 센서에 의해 수행된 정렬 데이터 및/또는 리소그래피 장치의 레벨 센서에 의해 수행된 레벨링 데이터, 및/또는 정렬 데이터 및/또는 레벨링 데이터로부터 유도된 계측 데이터를 포함하는, 방법.
22. 제 1 절 내지 제 21 절 중 어느 한 절에 있어서,
상기 수율 분포 데이터 중 임의의 것은 전기적 정렬 테스트 데이터를 포함하는, 방법.
23. 적절한 장치에서 실행될 때, 제 1 절 내지 제 22 절 중 어느 한 절의 방법을 수행하도록 동작가능한 프로그램 명령을 포함하는 컴퓨터 프로그램.
24. 제 23 절의 컴퓨터 프로그램을 포함하는 비-일시적 컴퓨터 프로그램 캐리어.
25. 프로세서 및 제 23 절의 컴퓨터 프로그램을 포함하는 처리 시스템.
26. 제 25 절의 처리 시스템을 포함하는 리소그래피 제조 장치.
본 명세서에서 IC를 제조하는 분야에 리소그래피 장치를 이용하는 것에 대해 특히 언급될 수 있지만, 본원에서 기술된 리소그래피 장치는 다른 응용예를 가질 수 있음이 이해돼야 한다. 가능한 다른 적용예는 집적 광학 시스템, 자기 도메인 메모리(magnetic domain memory) 용 가이드 및 검출 패턴(guidance and detection pattern), 평판 디스플레이, LCD(Liquid Crystal Display), 박막 자기 헤드 등의 제조를 포함한다.
비록 본 명세서에서 리소그래피 장치의 맥락에서 본 발명의 실시예가 특정하게 참조되었지만, 본 발명의 실시예는 다른 장치에서도 사용될 수 있다. 본 발명의 실시예는 마스크 검사 장치, 계측 장치, 또는 웨이퍼(또는 다른 기판) 또는 마스크(또는 다른 패터닝 디바이스)와 같은 대상물을 측정하거나 처리하는 임의의 장치의 일부가 될 수 있다. 이러한 장치는 일반적으로 리소그래피 툴이라고 지칭될 수 있다. 이러한 리소그래피 툴은 진공 조건 또는 주변(비-진공) 조건을 사용할 수 있다.
비록 특정한 참조가 위에서 광 리소그래피의 콘텍스트에서의 본 발명의 실시예의 사용에 대하여 이루어졌지만, 콘텍스트가 허용하는 경우 본 발명은 광학 리소그래피로 한정되지 않고, 다른 애플리케이션, 예를 들어 임프린트(imprint) 리소그래피에서 사용될 수도 있다는 것이 인정될 것이다.
비록 본 발명의 특정한 실시예가 위에서 설명되었지만, 본 발명은 설명된 것과 다르게 실시될 수 있다는 것이 이해될 것이다. 위의 설명은 한정적인 것이 아니라 예시적인 의도로 제공된다. 따라서 후술되는 청구항들의 범위로부터 벗어나지 않으면서, 설명된 바와 같은 본 발명에 변경이 이루어질 수 있다는 것이 당업자에게는 명백할 것이다.
Claims (15)
- 기판 상에 디바이스를 제조하기 위한 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법으로서,
기판 또는 기판의 일부에 걸친 수율 파라미터의 분포를 포함하는 수율 분포 데이터를 획득하는 단계;
계측 데이터의 세트들을 획득하는 단계 - 각각의 세트는 상기 기판의 상이한 층에 대응하는, 상기 기판 또는 기판의 일부에 걸친 프로세스 파라미터의 공간적 변동을 포함함 -;
상기 수율 분포 데이터와 계측 데이터의 세트들 중의 개별 세트 사이의 공간적 유사도를 기술하는 유사도 메트릭에 기반하여 상기 수율 분포 데이터를 계측 데이터와 비교하는 단계; 및
계측 데이터의 세트들 중의 계측 데이터의 제 1 유사 세트를 결정하는 단계를 포함하되, 계측 데이터의 제 1 유사 세트는, 상기 수율 분포 데이터와 유사하다고 결정되는, 대응하는 층들에 대한 처리 순서의 측면에서 계측 데이터의 첫 번째 세트인, 수율에 영향을 주는 근본 원인 결정 방법. - 제 1 항에 있어서,
상기 비교하는 단계는,
정보성 의미론적 피쳐 벡터(informative semantic feature vector)로의 인코딩에 기반하여, 상기 수율 분포 데이터와 계측 데이터 사이의 상관 분석을 수행하는 것을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 1 항에 있어서,
상기 방법은,
상기 유사도 메트릭에 따라서 상기 계측 데이터의 세트를 순위결정하는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 1 항에 있어서,
상기 계측 데이터의 제 1 유사 세트를 결정하는 단계는,
임계치를 초과할 제 1 유사도 메트릭을 결정하는 것 및/또는 유사도 임계치에 있어서의 도약(jump) 직후의 제 1 유사도 메트릭을 결정하는 것을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 1 항에 있어서,
상기 방법은,
추가적인 근본 원인 분석을 위하여, 상기 계측 데이터의 제 1 유사 세트에 대응하는 층에 관련된 콘텍스트를 플래깅(flagging)하는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 5 항에 있어서,
상기 방법은,
상기 계측 데이터의 제 1 유사 세트에 대응하는 상기 층에 후속하는 모든 층들에 관련된 콘텍스트에 더 적거나 0인 가중치를 제공하는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 1 항에 있어서,
상기 방법은,
상기 계측 데이터로부터 하나 이상의 기판-대-기판 계측 데이터 변동 분포를 추출하도록 컴포넌트 분석을 수행하는 단계; 및
기판별로 이러한 기판-대-기판 계측 데이터 변동 분포의 활성화(activation) 및/또는 점수를, 기판-레벨 수율 점수, 또는 기판-대-기판 수율 분포 데이터 변동 분포들에 대한 대응하는 활성화 및/또는 점수 중 어느 하나와 상관시키는 단계를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 1 항에 있어서,
상기 비교하는 단계는 분포 패턴을 분류 및/또는 검출하도록 트레이닝되는 모델을 사용하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 8 항에 있어서,
상기 모델은 라벨링된 수율 분포 데이터를 포함하는 트레이닝 데이터에 대해 트레이닝된 머신 러닝 모델인, 수율에 영향을 주는 근본 원인 결정 방법. - 제 9 항에 있어서,
상기 머신 러닝 모델은 콘볼루션 신경망 모델을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 8 항에 있어서,
상기 방법은,
기판을 제조하기 위한 제조 프로세스를 모니터링하는 모니터링 단계에서 상기 모델을 사용하는 단계를 더 포함하고,
상기 사용하는 단계는, 상기 모델을 사용하여 생산 계측 데이터에 기반해 잠재적 이슈를 플래깅하는 것을 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 1 항에 있어서,
계측 데이터 세트는 층의 노광 이전의 준비 단계의 일부로서 리소그래피 장치에 의해 수행되는 계측에 관련되는, 수율에 영향을 주는 근본 원인 결정 방법. - 제 1 항에 있어서,
상기 수율 분포 데이터는 전기적 정렬 테스트 데이터를 포함하는, 수율에 영향을 주는 근본 원인 결정 방법. - 적절한 장치에서 실행될 때, 제 1 항의 방법을 수행하도록 동작가능한 프로그램 명령을 포함하는 컴퓨터 프로그램.
- 제 14 항의 컴퓨터 프로그램을 포함하는 비-일시적 컴퓨터 프로그램 캐리어.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201862776568P | 2018-12-07 | 2018-12-07 | |
| US62/776,568 | 2018-12-07 | ||
| PCT/EP2019/080129 WO2020114692A1 (en) | 2018-12-07 | 2019-11-04 | Method for determining root cause affecting yield in a semiconductor manufacturing process |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210078559A true KR20210078559A (ko) | 2021-06-28 |
| KR102603071B1 KR102603071B1 (ko) | 2023-11-15 |
Family
ID=68468729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020217017313A KR102603071B1 (ko) | 2018-12-07 | 2019-11-04 | 반도체 제조 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US11803127B2 (ko) |
| EP (1) | EP3891559A1 (ko) |
| KR (1) | KR102603071B1 (ko) |
| CN (1) | CN113168116B (ko) |
| TW (1) | TWI726483B (ko) |
| WO (1) | WO2020114692A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3945548A1 (en) * | 2020-07-30 | 2022-02-02 | ASML Netherlands B.V. | Method for classifying semiconductor wafers |
| CN114065687A (zh) * | 2020-08-07 | 2022-02-18 | 奥特斯奥地利科技与系统技术有限公司 | 基于人工智能确定用于制造部件承载件的行动规划 |
| US11853042B2 (en) * | 2021-02-17 | 2023-12-26 | Applied Materials, Inc. | Part, sensor, and metrology data integration |
| CN117540281B (zh) * | 2024-01-09 | 2024-03-22 | 深圳市宇辉光学科技有限公司 | 一种应用于光学薄膜的数据优化分析系统及方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353729A (ja) * | 1999-06-10 | 2000-12-19 | Matsushita Electronics Industry Corp | 歩留り阻害要因推定方法および歩留り阻害要因推定装置 |
| US20180275189A1 (en) * | 2017-03-23 | 2018-09-27 | Kla-Tencor Corporation | Methods and Systems for Inline Parts Average Testing and Latent Reliability Defect Detection |
| EP3382606A1 (en) * | 2017-03-27 | 2018-10-03 | ASML Netherlands B.V. | Optimizing an apparatus for multi-stage processing of product units |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5523193A (en) | 1988-05-31 | 1996-06-04 | Texas Instruments Incorporated | Method and apparatus for patterning and imaging member |
| DE59105735D1 (de) | 1990-05-02 | 1995-07-20 | Fraunhofer Ges Forschung | Belichtungsvorrichtung. |
| US5229872A (en) | 1992-01-21 | 1993-07-20 | Hughes Aircraft Company | Exposure device including an electrically aligned electronic mask for micropatterning |
| JP3639636B2 (ja) * | 1995-04-25 | 2005-04-20 | 株式会社ルネサステクノロジ | 半導体ウェハの不良解析装置及び不良解析方法 |
| AU2747999A (en) | 1998-03-26 | 1999-10-18 | Nikon Corporation | Projection exposure method and system |
| US6303394B1 (en) * | 1998-11-03 | 2001-10-16 | Advanced Micro Devices, Inc. | Global cluster pre-classification methodology |
| TW538251B (en) * | 2000-03-03 | 2003-06-21 | Promos Technologies Inc | Method for finding the root cause of the failure of a faulty chip |
| JP3977324B2 (ja) | 2002-11-12 | 2007-09-19 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ装置 |
| KR100610010B1 (ko) | 2004-07-20 | 2006-08-08 | 삼성전자주식회사 | 반도체 식각 장치 |
| US7239371B2 (en) | 2005-10-18 | 2007-07-03 | International Business Machines Corporation | Density-aware dynamic leveling in scanning exposure systems |
| NL1036351A1 (nl) | 2007-12-31 | 2009-07-01 | Asml Netherlands Bv | Alignment system and alignment marks for use therewith cross-reference to related applications. |
| KR101841378B1 (ko) | 2009-12-15 | 2018-03-22 | 램 리써치 코포레이션 | Ｃｄ 균일성을 향상시키기 위한 기판 온도의 조절 |
| US9177219B2 (en) | 2010-07-09 | 2015-11-03 | Asml Netherlands B.V. | Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product |
| NL2009853A (en) | 2011-12-23 | 2013-06-26 | Asml Netherlands Bv | Methods and apparatus for measuring a property of a substrate. |
| US8607169B2 (en) * | 2011-12-28 | 2013-12-10 | Elitetech Technology Co., Ltd. | Intelligent defect diagnosis method |
| CN103336239B (zh) | 2013-06-03 | 2016-12-28 | 上海华虹宏力半导体制造有限公司 | 晶圆测试的方法 |
| WO2015101458A1 (en) | 2013-12-30 | 2015-07-09 | Asml Netherlands B.V. | Method and apparatus for design of a metrology target |
| NL2013677A (en) | 2014-01-24 | 2015-07-29 | Asml Netherlands Bv | Method of determining a measurement subset of metrology points on a substrate, associated apparatus and computer program. |
| CN104809730B (zh) * | 2015-05-05 | 2017-10-03 | 上海联影医疗科技有限公司 | 从胸部ct图像提取气管的方法和装置 |
| CN108369412B (zh) | 2015-10-08 | 2020-10-16 | Asml荷兰有限公司 | 用于控制工业过程的方法和设备 |
| US11036146B2 (en) | 2015-10-19 | 2021-06-15 | Asml Netherlands B. V. | Method and apparatus to reduce effects of nonlinear behavior |
| JP6630839B2 (ja) | 2016-02-18 | 2020-01-15 | エーエスエムエル ネザーランズ ビー．ブイ． | リソグラフィ装置、デバイス製造方法ならびに関連データ処理装置およびコンピュータプログラム製品 |
| KR102350572B1 (ko) | 2016-02-22 | 2022-01-11 | 에이에스엠엘 네델란즈 비.브이. | 계측 데이터에 대한 기여도들의 분리 |
| KR102439450B1 (ko) | 2016-02-23 | 2022-09-01 | 에이에스엠엘 네델란즈 비.브이. | 패터닝 프로세스 제어 방법, 리소그래피 장치, 계측 장치 리소그래피 셀 및 연관된 컴퓨터 프로그램 |
| EP3309617A1 (en) | 2016-10-14 | 2018-04-18 | ASML Netherlands B.V. | Selecting a set of locations associated with a measurement or feature on a substrate |
| EP3312672A1 (en) | 2016-10-21 | 2018-04-25 | ASML Netherlands B.V. | Methods of determining corrections for a patterning process, device manufacturing method, control system for a lithographic apparatus and lithographic apparatus |
| EP3312693A1 (en) | 2016-10-21 | 2018-04-25 | ASML Netherlands B.V. | Methods & apparatus for controlling an industrial process |
| CN109891324B (zh) | 2016-10-26 | 2021-05-25 | Asml荷兰有限公司 | 用于光刻过程的优化的方法 |
| JP6883974B2 (ja) | 2016-11-15 | 2021-06-09 | ヤンマーパワーテクノロジー株式会社 | 収量分布算出装置及び収量分布算出プログラム |
| KR102411813B1 (ko) | 2017-05-05 | 2022-06-22 | 에이에스엠엘 네델란즈 비.브이. | 디바이스 제조 프로세스의 수율의 예측 방법 |
| IL254078A0 (en) * | 2017-08-21 | 2017-09-28 | Advanced Vision Tech A V T Ltd | Method and system for creating images for testing |
| CN111670445B (zh) | 2018-01-31 | 2024-03-22 | Asml荷兰有限公司 | 基于过程参数的衬底标记方法 |
-
2019
- 2019-11-04 CN CN201980079801.2A patent/CN113168116B/zh active Active
- 2019-11-04 KR KR1020217017313A patent/KR102603071B1/ko active IP Right Grant
- 2019-11-04 US US17/295,193 patent/US11803127B2/en active Active
- 2019-11-04 WO PCT/EP2019/080129 patent/WO2020114692A1/en unknown
- 2019-11-04 EP EP19798274.7A patent/EP3891559A1/en active Pending
- 2019-11-13 TW TW108141115A patent/TWI726483B/zh active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000353729A (ja) * | 1999-06-10 | 2000-12-19 | Matsushita Electronics Industry Corp | 歩留り阻害要因推定方法および歩留り阻害要因推定装置 |
| US20180275189A1 (en) * | 2017-03-23 | 2018-09-27 | Kla-Tencor Corporation | Methods and Systems for Inline Parts Average Testing and Latent Reliability Defect Detection |
| EP3382606A1 (en) * | 2017-03-27 | 2018-10-03 | ASML Netherlands B.V. | Optimizing an apparatus for multi-stage processing of product units |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102603071B1 (ko) | 2023-11-15 |
| TW202028882A (zh) | 2020-08-01 |
| CN113168116B (zh) | 2024-04-16 |
| WO2020114692A1 (en) | 2020-06-11 |
| CN113168116A (zh) | 2021-07-23 |
| EP3891559A1 (en) | 2021-10-13 |
| TWI726483B (zh) | 2021-05-01 |
| US11803127B2 (en) | 2023-10-31 |
| US20210389677A1 (en) | 2021-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102411813B1 (ko) | 디바이스 제조 프로세스의 수율의 예측 방법 | |
| CN113406865B (zh) | 确定图案化过程的校正的方法 | |
| KR102649158B1 (ko) | 반도체 제조 공정의 수율을 예측하는 방법 | |
| KR102603071B1 (ko) | 반도체 제조 프로세스에서 수율에 영향을 주는 근본 원인을 결정하기 위한 방법 | |
| CN112088337B (zh) | 用于基于过程参数标记衬底的方法 | |
| TW201940988A (zh) | 基於製程參數來標示基板之方法 | |
| KR20220126761A (ko) | 리소그래피 매칭 성능의 결정 기술 | |
| TWI779700B (zh) | 用於分類半導體晶圓之方法及設備 | |
| KR20220147672A (ko) | 반도체 제조 프로세스에서 기판들의 그룹에 대한 검사 전략을 결정하기 위한 방법 | |
| CN113168111B (zh) | 用于预测半导体制造过程的产率的方法 | |
| KR102581889B1 (ko) | 처리 스테이션들로부터의 개별적인 기여들에 관하여 후-처리 데이터를 특성화하는 방법 | |
| CN116113887A (zh) | 半导体制造厂中的污染的标识方法和装置 | |
| KR20230156063A (ko) | 반도체 제조 프로세스를 특성화하기 위한 방법 및 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |