KR20220147672A - 반도체 제조 프로세스에서 기판들의 그룹에 대한 검사 전략을 결정하기 위한 방법 - Google Patents

반도체 제조 프로세스에서 기판들의 그룹에 대한 검사 전략을 결정하기 위한 방법 Download PDF

Info

Publication number
KR20220147672A
KR20220147672A KR1020227034147A KR20227034147A KR20220147672A KR 20220147672 A KR20220147672 A KR 20220147672A KR 1020227034147 A KR1020227034147 A KR 1020227034147A KR 20227034147 A KR20227034147 A KR 20227034147A KR 20220147672 A KR20220147672 A KR 20220147672A
Authority
KR
South Korea
Prior art keywords
substrate
metric
determining
data
inspection
Prior art date
Application number
KR1020227034147A
Other languages
English (en)
Inventor
엘레프테리오스 쿨리에라키스
카를로 란시아
우에스카 후안 마누엘 곤잘레스
알렉산더 이프마
디미트라 흐코라우
레자 사라이안
Original Assignee
에이에스엠엘 네델란즈 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP20174335.8A external-priority patent/EP3910417A1/en
Application filed by 에이에스엠엘 네델란즈 비.브이. filed Critical 에이에스엠엘 네델란즈 비.브이.
Publication of KR20220147672A publication Critical patent/KR20220147672A/ko

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/70525Controlling normal operating mode, e.g. matching different apparatus, remote control or prediction of failure

Abstract

적어도 하나의 기판에 대한 검사 전략을 결정하기 위한 방법으로서, 예측 모델을 사용하여, 품질 요구 사항에의 순응도(compliance)의 예측에 관련된 순응도 메트릭에 대한 순응도 메트릭 값을, 상기 기판과 연관된 처리전 데이터 및 상기 적어도 하나의 기판과 연관된 임의의 이용가능한 처리후 데이터 중 하나 또는 양자 모두에 기반하여 정량화하는 단계; 및 상기 순응도 메트릭 값, 상기 검사 전략과 연관된 예상 비용, 및 상기 예측 모델에 관련된 적어도 하나의 목적의 측면에서 상기 검사 전략의 예상 값을 기술하는 적어도 하나의 목적 값에 기반하여, 상기 적어도 하나의 기판에 대한 검사 전략에 대하여 의사결정하는 단계를 포함하는, 검사 전략 결정 방법이 기술된다.

Description

반도체 제조 프로세스에서 기판들의 그룹에 대한 검사 전략을 결정하기 위한 방법
관련 출원에 대한 상호 참조
본원은 2020년 4월 2일에 출원된 EP 출원 제 20167648.3, 2020년 5월 13일에 출원된 EP 출원 제 20174335.8 및 2020년 9월 28일에 출원된 EP 출원 제 20198754.2에 대한 우선권을 주장하는데, 이들은 그 전체 내용이 원용되어 본원에 통합된다.
본 발명은 반도체 제조 프로세스, 특히 반도체 제조 프로세스에서 기판이 검사되어야 하는지 여부와 같은 것을 의사결정하기 위한 방법에 관한 것이다.
리소그래피 장치는 원하는 패턴을 기판에 적용하도록 구성된 기계이다. 리소그래피 장치는 예컨대 집적회로(IC)의 제조 시에 사용될 수 있다. 리소그래피 장치는 예를 들어 패터닝 디바이스(예를 들어 마스크)에서의 패턴("디자인 레이아웃" 또는 "디자인"이라고도 불림)을 기판(예를 들어, 웨이퍼) 위에 제공된 방사선-감응 재료(레지스트)의 층에 투영시킬 수 있다.
기판에 패턴을 투영하기 위하여, 리소그래피 장치는 전자기 방사선을 사용할 수 있다. 이러한 방사선의 파장이 기판 상에 형성될 수 있는 피쳐의 최소 크기를 결정한다. 현재 사용되는 통상적인 파장은 365 nm(i-라인), 248 nm, 193 nm 및 13.5 nm이다. 4 - 20 nm의 범위, 예를 들어 6.7 nm 또는 13.5 nm에 속하는 파장을 가지는 극자외(EUV) 방사선을 사용하는 리소그래피 장치는, 예를 들어 193 nm의 파장을 가지는 전자기 방사선을 사용하는 리소그래피 장치보다 더 작은 피쳐를 기판 위에 형성하기 위해 사용될 수 있다.
리소그래피 장치의 전통적인 분해능 한계보다 작은 치수의 피쳐를 처리하기 위하여 저-k1 리소그래피가 사용될 수 있다. 이러한 프로세스에서, 분해능 공식은 CD = k1×λ/NA로 표현될 수 있는데, λ는 채용된 방사선의 파장이고, NA는 리소그래피 장치 내의 투영 광학기의 개구수이며, CD는 "임계 치수"(일반적으로 인쇄된 최소 피쳐 크기이지만 이러한 경우에는 하프-피치임)이고, k1은 경험적 분해능 인자이다. 일반적으로, k1이 더 작을수록 특정한 전기적 기능성과 성능을 얻기 위해서 회로 디자이너에 의하여 계획된 형상과 치수를 닮은 패턴을 기판 상에 재현하는 것은 더 어려워진다. 이러한 문제점을 해결하기 위하여, 복잡한 미세-튜닝 단계들이 리소그래피 투영 장치 및/또는 설계 레이아웃에 적용될 수 있다. 예를 들어, 이것은 NA, 맞춤화된 조명 방식, 위상 시프트 패터닝 디바이스의 사용, 설계 레이아웃에서의 광학 근접 정정(optical proximity correction; OPC, 가끔 "광학 및 프로세스 정정"이라고도 불림)의 설계 레이아웃의 다양한 최적화, 또는 일반적으로 "분해능 향상 기법(resolution enhancement techniques; RET)"이라고 규정되는 다른 방법을 포함하지만, 이들로 한정되는 것은 아니다. 또는, 리소그래피 장치의 안정성을 제어하기 위한 엄격 제어 루프가 낮은 k1에서 패턴의 재현을 개선하기 위하여 사용될 수 있다.
이러한 엄격 제어 루프는 일반적으로, 인가된 패턴 또는 인가된 패턴을 나타내는 계측 타겟의 특성을 측정하는 계측 툴을 사용하여 획득된 계측 데이터에 기반한다. 일반적으로, 계측 툴은 패턴 및/또는 타겟의 위치 및/또는 치수의 광학적 측정에 기반한다. 직관적으로, 이러한 광학적 측정은 집적 회로의 제조 품질을 나타내는 것으로 여겨진다.
광학적 측정에 기반한 제어에 추가적으로, e-빔 기반 측정도 수행될 수 있는데, 이들 중에서 e-빔 툴(HMI에 의해 제안되는 바와 같음)을 사용하는 소위 저전압 측정이 활용될 수 있다. 이러한 저전압 콘트라스트 측정은 기판에 적용된 층들 사이의 전기적 콘택의 품질을 나타낸다.
임의의 계측 또는 검사는 많은 시간이 걸리고, 따라서 실제 시스템에서는 처리된 웨이퍼들 중 일부만이 검사될 수 있다. 상이한 웨이퍼를 검사하는 프로세스에 대한 전체적인 이점은 웨이퍼별로 달라질 것이다. 이와 같이, 어떤 웨이퍼가 검사되어야 하는지와 같은 의사결정을 하기 위한 개선된 방법이 소망된다.
본 발명의 목적은 종래 기술의 전술된 단점을 해결하는 것이다.
본 발명의 제 1 양태에서는, 적어도 하나의 기판에 대한 검사 전략을 결정하기 위한 방법으로서, 예측 모델을 사용하여, 품질 요구 사항에의 순응도(compliance)의 예측에 관련된 순응도 메트릭에 대한 순응도 메트릭 값을, 상기 기판과 연관된 처리전 데이터 및 상기 적어도 하나의 기판과 연관된 임의의 이용가능한 처리후 데이터 중 하나 또는 양자 모두에 기반하여 정량화하는 단계; 및 상기 순응도 메트릭 값, 상기 검사 전략과 연관된 예상 비용, 및 상기 예측 모델에 관련된 적어도 하나의 목적의 측면에서 상기 검사 전략의 예상 값을 기술하는 적어도 하나의 목적 값에 기반하여, 상기 적어도 하나의 기판에 대한 검사 전략에 대하여 의사결정하는 단계를 포함하는, 검사 전략 결정 방법이 제공된다.
본 발명의 실시형태는 첨부된 개략적인 도면을 참조하여 이제 예시하는 방식으로만 설명될 것이다:
도 1은 리소그래피 장치의 개략적인 개요를 도시한다;
도 2는 리소그래피 셀의 개략적인 개요를 도시한다;
도 3은 반도체 제조를 최적화하기 위한 세 개의 주요 기술들 사이의 협동을 나타내는, 홀리스틱 리소그래피의 개략도를 도시한다;
도 4는 본 발명의 제 1 실시형태에 따른 의사결정 방법의 흐름도이다;
도 5는 본 발명의 제 2 실시형태에 따른 의사결정 방법의 흐름도이다;
도 6은 제 2 실시형태의 강화 학습 구현형태의 흐름도이다; 그리고
도 7은 (a) 제 2 실시형태의 머신 러닝 모델(예를 들어, 신경망) 구현형태의 예측 방법의 흐름도 및 (b) 제 2 실시형태의 머신 러닝 모델 구현형태의 흐름도를 포함한다.
본 명세서에서, "방사선" 및 "빔"이라는 용어는 자외 방사선(예를 들어 365, 248, 193, 157 또는 126 nm의 파장을 가지는 방사선) 및 EUV(예를 들어 약 5-100 nm 범위의 파장을 가지는 극자외 방사선)를 포함하는 모든 타입의 전자기 방사선을 망라하도록 사용된다.
"레티클", "마스크" 또는 "패터닝 디바이스"라는 용어는 본 명세서에서 채용될 때, 인입하는 방사선 빔에 기판의 타겟부 내에 생성될 패턴에 대응하여 패터닝된 단면을 부여하기 위하여 사용될 수 있는 일반적 패터닝 디바이스를 지칭하는 것으로 넓게 해석될 수 있다; "광 밸브(light valve)"라는 용어도 역시 이러한 문맥에서 사용될 수 있다. 종래의 마스크(투과형 또는 반사형; 이진, 위상-천이, 하이브리드 등) 이외에, 다른 이러한 패터닝 디바이스들의 예는 다음을 포함한다:
- 프로그램가능한 미러 어레이. 이러한 미러 어레이에 대한 더 많은 정보는 미국 특허 번호 제 5,296,891 호 및 제 5,523,193 호에 주어지는데, 이들은 본 명세서에 원용에 의해 통합된다.
-프로그램가능한 LCD 어레이. 이러한 구조의 일 예가 본 명세서에서 원용에 의해 통합되는 미국 특허 번호 제 5,229,872에 주어진다.
도 1은 리소그래피 장치(LA)를 개략적으로 묘사한다. 리소그래피 장치(LA)는 방사선 빔(B)(예를 들어, UV 방사선 또는 DUV 방사선 또는 EUV 방사선)을 컨디셔닝하도록 구성되는 조명 시스템(조명기(IL)라고도 불림), 패터닝 디바이스(예를 들어, 마스크)(MA)를 지지하도록 구성되고 특정 파라미터에 따라서 패터닝 디바이스(MA)를 정확하게 위치설정하도록 구성되는 제 1 위치설정기(PM)에 연결되는 지지 구조(예를 들어, 마스크 테이블)(MT), 기판(예를 들어, 레지스트-코팅된 웨이퍼)(W)을 홀딩하도록 구성되고 특정 파라미터에 따라서 기판을 정확하게 위치설정하도록 구성되는 제 2 위치설정기(PW)에 연결되는 기판 테이블(예를 들어, 웨이퍼 테이블)(WT), 및 패터닝 디바이스(MA)에 의하여 방사선 빔(B)에 부여된 패턴을 기판(W)의 타겟부(C)(예를 들어, 하나 이상의 다이를 포함) 상에 투영하도록 구성되는 투영 시스템(예를 들어, 굴절성 투영 렌즈 시스템)(PS)을 포함한다.
동작 시에, 조명기(IL)는 방사선 빔을 빔 전달 시스템(BD)을 통해 방사선 소스(SO)로부터 수광한다. 조명 시스템(IL)은 방사선을 지향시키고, 성형(shaping)하고, 또는 제어하기 위한 다양한 유형의 광학 컴포넌트, 예컨대 굴절식, 반사식, 자기식, 전자기식, 정전기식 또는 다른 유형의 광학 컴포넌트, 또는 이들의 임의의 조합을 포함할 수도 있다. 조명기(IL)는 방사선 빔(B)이 패터닝 디바이스(MA)의 평면 상에 그 단면에서 원하는 공간 및 각도 세기 분포를 가지도록 조정하기 위하여 사용될 수도 있다.
본 명세서에서 사용되는 "투영 시스템(PS)"이라는 용어는, 이용되고 있는 노광 방사선(exposure radiation)에 대해 적합하거나 또는 침지액(immersion liquid)의 사용 또는 진공의 사용과 같은 다른 요인들에 대해 적합한, 굴절식, 반사식, 반사 굴절식(catadioptric), 애너모픽(anamorphic), 자기식, 전자기식, 및 정전식 광학 시스템, 또는 이들의 임의의 조합을 포함하는 다양한 타입의 투영 시스템도 포함하는 것으로 넓게 해석되어야 한다. 본 명세서에서 "투영 렌즈"라는 용어의 모든 사용은 더 일반적인 용어인 "투영 시스템(PS)"과 같은 의미인 것으로 간주될 수도 있다.
리소그래피 장치는 또한 투영 시스템과 기판 사이의 공간을 채우기 위해 기판의 적어도 일부분이 상대적으로 높은 굴절률을 가진 액체, 예컨대 물에 의해 커버될 수 있는 유형일 수 있고, 이것은 침지 리소그래피라고도 불린다. 침지 기법에 대한 더 많은 정보는 미국 특허 번호 제 6,952,253 및 PCT 공개 번호 제 WO99-49504에 주어지고, 이들은 원용되어 본원에 통합된다.
리소그래피 장치(LA)는 두 개(듀얼 스테이지) 이상의 기판 테이블(WT) 및 두 개 이상의 지지 구조체(MT)(미도시)를 갖는 유형의 것일 수 있다. 그러한 "다중 스테이지" 머신에서, 부가적인 테이블/구조체는 병렬적으로 사용될 수 있으며, 또한 하나 이상의 다른 테이블들이 패터닝 디바이스(MA)의 디자인 레이아웃을 기판(W) 상에 노광하기 위하여 사용되고 있는 동안 하나 이상의 테이블 상에 준비 단계들이 수행될 수 있다.
동작 시에, 방사선 빔(B)은 지지 구조체(예를 들어, 마스크 테이블(MT) 상에 홀딩되는 패터닝 디바이스(예를 들어, 마스크(MA) 상에 입사하고, 그리고 패터닝 디바이스에 의하여 패터닝된다. 패터닝 디바이스(MA)를 가로지르면, 방사선 빔(B)은 기판(W)의 타겟부(C) 상에 빔을 포커싱하는 투영 시스템(PS)을 통과한다. 제 2 위치설정기(PW) 및 위치 센서(IF)(예를 들어, 간섭측정 측정 디바이스, 선형 인코더, 2-D 인코더 또는 용량성 센서)의 도움을 받아, 예를 들어 방사선 빔(B)의 경로에 상이한 타겟부들(C)을 위치설정하기 위하여, 기판 테이블(WT)이 정확하게 이동될 수 있다. 이와 유사하게, 제 1 위치설정 디바이스(PM) 및 가능하게는 다른 위치 센서(도 1에는 명확하게 묘사되지 않음)가, 방사선 빔(B)의 경로에 대하여 마스크(MA)를 정확하게 위치설정하기 위하여 사용될 수 있다. 마스크(MA) 및 기판(W)은 마스크 정렬 마크(M1, M2) 및 기판 정렬 마크(P1, P2)를 이용하여 정렬될 수 있다. 비록 도시된 바와 같이 기판 정렬 마크들이 전용 타겟부를 점유하지만, 이들은 타겟부 사이의 공간(이들은 스크라이브 레인(scribe-lane) 정렬 마크로 알려짐)에 위치될 수도 있다.
도 2에 도시된 것처럼, 리소그래피 장치(LA)는 리소셀 또는 (리소)클러스터라고도 지칭되는 리소그래피 셀(LC)의 일부를 형성할 수 있고, 이는 또한 기판(W) 상에서 노광 전 그리고 노광 후 프로세스를 수행하기 위한 장치를 포함한다. 통상적으로, 이러한 장치는, 예를 들어 레지스트층 내의 솔벤트를 조절하기 위해서 예를 들어 기판(W)의 온도를 조절하기 위하여, 레지스트층을 증착하기 위한 스핀 코터(spin coater; SC), 노광된 레지스트를 현상하기 위한 현상기(DE), 냉각 플레이트(chill plate; CH), 및 베이크 플레이트(bake plate; BK)를 포함한다. 기판 핸들러 또는 로봇(RO)이 입력/출력 포트(I/O1, I/O2)로부터 기판(W)을 픽업하여, 이들을 상이한 공정 장치 간에 이동시키며, 기판(W)을 리소그래피 장치(LA)의 로딩 베이(loading bay; LB)에 전달한다. 통칭하여 트랙으로도 지칭되는, 리소셀 내의 디바이스는 통상적으로 감독 제어 시스템(supervisory control system; SCS)에 의해 제어될 수 있는 트랙 제어 유닛(TCU)의 제어 하에 있게 되며, 감독 제어 시스템은 또한 리소그래피 제어 유닛(LACU)을 통해 리소그래피 장치(LA)를 제어할 수 있다.
리소그래피 장치(LA)에 의해 노광되는 기판이 정확하고 일정하게 노광되도록 하기 위해서는, 기판을 검사하여 후속 층들 사이의 오버레이 오차, 라인 두께, 임계 치수(CD) 등과 같은, 패터닝된 구조체의 속성을 측정하는 것이 바람직할 수 있다. 이러한 목적을 위해, 검사 툴(미도시)이 리소셀(LC) 내에 포함될 수 있다. 오차가 검출되면, 특히 검사가 동일한 배치 또는 로트의 다른 기판(W)이 여전히 노광되거나 처리되어야 하기 전에 이루어진다면, 예를 들어 후속 기판의 노광에 또는 기판(W) 상에서 수행될 다른 프로세스 단계에 조절이 이루어질 수 있다.
계측 장치라고도 불릴 수 있는 검사 장치가, 기판(W)의 속성, 및 구체적으로 상이한 기판(W)의 속성이 또는 동일 기판(W)의 상이한 층과 연관된 속성이 층에 따라 어떻게 변화하는지를 결정하기 위해 사용된다. 또는, 검사 장치는 기판(W) 상의 결점을 식별하도록 구성될 수 있고, 예를 들어 리소셀(LC)의 일부일 수 있으며, 또는 리소그래피 장치(LA)에 통합될 수 있고, 또는 심지어 독립형 디바이스일 수도 있다. 검사 장치는 잠상(노광 후의 레지스트 층 내의 이미지), 또는 반-잠상(노광후 베이크 단계(PEB) 후의 레지스트 층 내의 이미지), 또는 현상된 레지스트 이미지(레지스트의 노광되거나 비노광된 부분이 제거되었음), 또는 심지어 에칭된 이미지(에칭과 같은 패턴 전사 단계 이후)의 속성을 측정할 수 있다.
통상적으로, 리소그래피 장치(LA) 내에서의 패터닝 프로세스는, 기판(W) 상의 구조체의 높은 치수 및 배치 정확도를 요구하는, 처리 중 가장 중요한 단계들 중 하나이다. 이러한 높은 정확도를 보장하기 위하여, 개략적으로 도 3에서 도시되는 것과 같은 소위 "홀리스틱" 제어 환경에서 세 가지 시스템이 통합될 수 있다. 이러한 시스템 중 하나는 계측 툴(MT)(제 2 시스템) 및 컴퓨터 시스템(CL)(제 3 시스템)에 (가상적으로) 연결되는 리소그래피 장치(LA)이다. 이러한 "홀리스틱" 환경의 중요한 점은, 전체 프로세스 윈도우를 개선하고 리소그래피 장치(LA)에 의해 수행되는 패터닝이 프로세스 윈도우 내에 유지되도록 보장하기 위한 엄격 제어 루프를 제공하기 위하여, 이러한 세 개의 시스템들 사이의 협력을 최적화하는 것이다. 프로세스 윈도우는 그 안에서 특정한 제조 프로세스가 규정된 결과(예를 들어 기능성 반도체 디바이스)를 제공하는 프로세스 파라미터(예를 들어 선량, 초점, 오버레이)의 범위를 규정한다 - 통상적으로 리소그래피 프로세스 또는 패터닝 프로세스의 프로세스 파라미터는 그 안에서 변할 수 있다.
컴퓨터 시스템(CL)은, 어떤 분해능 향상 기법을 사용할지 예측하고, 어떤 마스크 레이아웃 및 리소그래피 장치 설정이 패터닝 프로세스의 가장 큰 전체 프로세스 윈도우를 획득하는지를 결정하기 위해서 계산적인 리소그래피 시뮬레이션 및 계산을 수행하기 위하여, 패터닝될 디자인 레이아웃(또는 그 일부)을 사용할 수 있다(도 3에서는 제 1 스케일(SC1) 내의 이중 백색 화살표로 표시됨). 통상적으로, 분해능 향상 기법은 리소그래피 장치(LA)의 패터닝 가능성과 매칭되도록 구현된다. 컴퓨터 시스템(CL)은, 예를 들어 최적에 미달하는 처리에 기인하여 결함이 존재할 수 있는지 여부를 예측하기 위해서, 프로세스 윈도우 내의 어디에서 리소그래피 장치(LA)가 현재 동작하고 있는지를 검출(예를 들어 계측 툴(MT)로부터의 입력을 사용함)하기 위해서도 사용될 수 있다(도 3에서 제 2 스케일(SC2)에서 "0" 을 가리키는 화살표에 의해 표현됨).
계측 툴(MT)은 정확한 시뮬레이션 및 예측을 가능하게 하는 입력을 컴퓨터 시스템(CL)에 제공할 수 있고, 예를 들어 리소그래피 장치(LA)의 교정 상태에 있을 수 있는 드리프트(도 3에서 제 3 스케일(SC3)에서 여러 화살표로 표시됨)를 식별하기 위한 피드백을 리소그래피 장치(LA)에 제공할 수 있다.
리소그래피 장치(LA)는 패턴을 기판 상에 정확하게 재현하도록 구성된다. 적용된 피쳐의 위치 및 치수는 특정한 공차 내에 속할 필요가 있다. 위치 오차는 오버레이 오차(흔히 "오버레이"라고 불림)에 기인하여 발생할 수 있다. 오버레이는 제 1 노광 중의 제 1 피쳐를 제 2 노광 중의 제 2 피쳐에 상대적으로 배치하는 데에 있는 오차이다. 리소그래피 장치는 각각의 웨이퍼를 패터닝 이전에 레퍼런스에 대하여 정확하게 정렬함으로써 오버레이 오차를 최소화한다. 이것은 기판에 상의 정렬 마크의 위치를 정렬 센서를 사용하여 측정함으로써 이루어진다. 정렬 프로시저에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 US20100214550에서 발견될 수 있고 이것은 원용되어 본원에 통합된다. 패턴 치수결정(예를 들어, CD) 오차는, 기판이 리소그래피 장치의 초점면에 대해서 정확하게 위치되지 않은 경우에도 생길 수 있다. 초점 위치 오차는 기판 표면의 비평면성(non-planarity)과 연관될 수 있다. 리소그래피 장치는 패터닝 이전에 레벨 센서를 사용하여 기판 표면 토포그래피를 측정함으로써 이러한 초점 위치 오차를 최소화한다. 기판 높이 정정은, 기판 상으로 패터닝 디바이스가 정확하게 이미징(포커싱)되는 것을 보장하기 위하여 후속 패터닝 중에 적용된다. 정렬 프로시저에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 US 20060016561에서 발견될 수 있고 이것은 원용되어 본원에 통합된다.
리소그래피 장치(LA) 및 계측 장치(MT) 외에, 다른 처리 장치도 IC 생산 중에 사용될 수 있다. 에칭 스테이션(미도시)은 레지스트 내로의 패턴의 노광 이후에 기판을 처리한다. 에칭 스테이션은 패턴을 레지스트로부터 레지스트 층 아래의 하나 이상의 층에 전사한다. 통상적으로, 에칭은 플라즈마 매질의 적용에 기반한다. 국소 에칭 특성은, 예를 들어 기판의 온도 제어를 사용하여 또는 플라즈마 매질을 전압 제어 링을 사용하여 지향시킴으로써 제어될 수 있다. 에칭 제어에 대한 다른 정보는 PCT 특허 출원 공개 번호 WO2011081645 및 미국 특허 출원 공개 번호 US 20060016561에서 발견될 수 있는데, 이들은 본 명세서에 참조되어 원용된다.
IC의 제조 중에, 리소그래피 장치 또는 에칭 스테이션과 같은 처리 장치를 사용하여 기판을 처리하기 위한 프로세스 조건이 안정하게 유지되어 피쳐들의 속성이 특정한 제어 한계 내에 유지되게 하는 것이 매우 중요하다. 프로세스의 안정성은 IC의 기능성 부분의 피쳐, 즉 제품 피쳐를 위해서 특히 중요하다. 안정한 처리를 보장하기 위하여, 프로세스 제어 능력이 제 역할을 할 필요가 있다. 프로세스 제어는 처리 데이터를 모니터링하는 것 및 프로세스 정정을 위한 수단을 구현하는 것, 예를 들어 처리 데이터의 특성에 기반하여 처리 장치를 제어하는 것을 수반한다. 프로세스 제어는, 흔히 "진보된 프로세스 제어"(또한 APC라고도 불림)라고도 불리는, 계측 장치(MT)에 의한 주기적 측정에 기반을 둘 수 있다. APC에 대한 더 많은 정보는 미국 특허 출원 공개 번호 제 US2012008127에서 발견될 수 있고 이것은 원용되어 본원에 통합된다. 통상적인 APC 구현형태는, 하나 이상의 처리 장치와 연관된 드리프트를 모니터링하고 정정하기 위한, 기판 상의 계측 피쳐에 대한 주기적인 측정을 수반한다. 계측 피쳐는 제품 피쳐의 프로세스 변동에 대한 응답을 반영한다. 프로세스 변동에 대한 계측 피쳐의 감도는 제품 피쳐의 감도와 비교하여 다를 수 있다. 그 경우에, 소위 "디바이스로의 계측(Metrology To Device)" 오프셋(MTD라고도 불림)이 결정될 수 있다. 제품 피쳐의 거동을 모방하기 위하여, 계측 타겟은 특정한 기하학적 구조 및/또는 치수를 가지는 세그멘트화된 피쳐, 지원 피쳐 또는 피쳐들을 포함할 수 있다. 조심스럽게 설계된 계측 타겟은 프로세스 변동에 대해서 제품 피쳐와 유사한 방식으로 응답하여야 한다. 계측 타겟 디자인에 대한 더 많은 정보는 국제 특허 출원 공개 번호 제 WO 2015101458에서 발견될 수 있고, 이것은 원용되어 본원에 통합된다.
지문이라는 용어는 측정된 신호의 메인(체계적) 기여자("잠재적 인자(latent factor"), 및 특히 웨이퍼에 대한(on-wafer) 성능 영향 또는 이전의 처리 단계에 연계된 기여자를 가리킬 수 있다. 이러한 지문은 기판(그리드) 패턴(예를 들어 정렬, 레벨링, 오버레이, 초점, CD에 기인함), 필드 패턴(예를 들어, 필드내 정렬, 레벨링, 오버레이, 초점, CD에 기인함), 기판 존 패턴(예를 들어, 웨이퍼 측정의 최외측 반경) 또는 심지어 웨이퍼 노광과 연관된 스캐너 측정에서의 패턴(예를 들어, 레티클 정렬 측정으로부터의 로트 전체의 히팅 시그너쳐(heating signature), 온도/압력/서보 프로파일 등)을 가리킬 수 있다. 지문은 지문 콜렉션 내에 포함될 수 있고, 그 안에 균질하게(homogenously) 또는 불균질하게(heterogeneously) 인코딩될 수 있다.
전기적 측정 데이터는 통상적으로 기판의 처리 이후에 획득된다. 통상적으로, 전기적 측정 데이터를 얻기 위해서 전기적 계측을 수행할 때, 기판 상의 모든 다이는 이러한 처리 중에 형성된 회로들에 접촉(근접 접촉)을 이루는 프로브를 사용하여 측정된다. 다양한 타입의 측정, 예를 들어 전압, 전류, 저항, 커패시턴스 및 인덕턴스 측정이 수행될 수 있다. 이러한 측정은 상이한 상태(예를 들어, 주파수, 전압, 전류)에서 그리고 다이 전체의 여러 위치에서 수행될 수 있다. 전기적 측정은 특정 구조체/ 피쳐 또는 디바이스가 기능하고 있는지(예를 들어, 사양에 맞게) 여부의 평가를 포함할 수 있다. 대안적으로 또는 추가적으로, 전기적 측정은 "빈 코드(bin code)"에 따라서 범주화될 수 있다. 어떤 상태에서 측정된 어떤 파라미터(전류, 전압, 저항, 커패시턴스, 인덕턴스)와 연관된 전기적 측정은 공통적으로 별개의 "빈 코드(bin code)"라고 불린다. 그러므로 다이에 걸친 통상적 전기적 측정은 복수 개의 그래프에 의해 표현될 수 있고, 각각의 그래프는 특정 빈 코드와 연관된 값들의 공간적 분포를 나타낸다. 명세서 전체에서, "빈 코드" 및 "전기적 특성"은, 기판과 연관된 빈 코드의 값이 해당 기판의 전기적 특성의 값이라고 불리도록 동의어로 사용된다. 전기적 측정 데이터는 비트 비대칭 데이터 또는 임의의 다른 수율 파라미터를 더 포함할 수 있다.
측정된 전기적 특성의 하나 이상의 속성(최소 값, 최대 값, 분산 또는 임의의 다른 통계적 척도)은 다이 상의 어떤 회로가 제대로 기능을 할지에 관련된 중요한 표시자이다. 그러므로 전기적 특성 및 프로세스의 수율 사이에는 강한 관련성이 존재한다. 그러므로, 수율 제어를 위해서는 전기적 특성 측정이 꼭 필요하다. 그러나, 이러한 측정도 시간을 많이 소요하고 반도체 제조 프로세스의 끝 스테이지에서만 수행된다(예를 들어 비-기능성 회로를 정정하기 위한 옵션이 사실상 존재하지 않는 경우).
노광 이후에 어떤 기판이 검사 및/또는 재작업되어야 하는지를 의사결정하는 것은 쓰루풋 및 수율에 영향을 줄 중요한 고려 사항이다. 분류할 때 오류가 생기면 수율이 낭비되게 될 것인데, 그 이유는 검출되지 않은 사양=불만족/비-기능성 디바이스가 처리되거나, 너무 많은 거짓 알람이 트리거링될 것이어서, 결과적으로 불필요한 점검과 낮은 효율이 얻어지기 때문이다. 재작업 의사결정은 고비용이기도 하고 많은 시간이 소요되기도 하는 계측 측정(검사)에 기반한다. 또한, 팹(fab)의 검사 용량은 보통 제한된다; 예를 들어, 생산량의 최대 5% 또는 10%로 제한된다. 결과적으로, 생산된 모든 웨이퍼 중 적은 개수만 검사된다. 통상적으로 검사된 웨이퍼의 대다수는 사양을 만족시키는 것이 발견된다(OK). 재작업 의사결정은 짧은 시간 기간 내에, 보통 수 분 내에 일어나야 한다. 이러한 콘텍스트에서 검사는, 예를 들어 산란측정 장치 또는 스캐닝 전자 현미경 장치(예를 들어, e-빔 장치)에 의한 측정과 같은 노광후 계측 동작(예를 들어, 비용이 시간에 관하여 측정될 수 있는 고가의 계측)이라고 불릴 수 있다.
현재, 어떤 웨이퍼가 검사되어야 하는지를 의사결정하기 위한 상이한 선택 전략들이 존재한다. 이러한 전략은 무작위 선택 또는 고정된 선택(예를 들어, 각각의 로트의 N 번째 웨이퍼)을 포함한다. 다른 전략은 측정치 및 경험에 기반한 선택일 수 있다. 직무 전문가(subject-matter 전문가; SME)는 웨이퍼가 검사되어야 하는지 여부를 맞춤형-KPI(key performance indicator) 값 및 그들의 경험에 기반하여 의사결정한다. 이러한 전략은 단독으로 또는 임의의 조합으로 구현될 수 있다.
무작위 또는 고정된 선택 전략은 결과적으로 불필요하게 높은 엔지니어링 운영 비용(engineering operating expense; OPEX)을 초래할 수 있다. 이것은 웨이퍼가 품질과 관련된 측정치에 기반하여 검사되지 않기 때문이다. 동시에, 선택 기준들이 비정상 웨이퍼를 검사하도록 설계되지 않기 때문에 이러한 전략은 수율 손실을 방지할 수 없다. 전문가 기반 전략의 경우, SME는 재작업 결정에 높은 산포와 편향을 도입할 가능성이 있다. 결과적으로, 체계적이고 신뢰가능한 재작업-결정-프로세스가 얻어질 가능성이 적다. 편향에 의존하여, 이러한 전략은 결과적으로 큰 타입 I(잘못된 양품 판정) 또는 타입 II(잘못된 비품 판정) 오류를 초래할 수 있어서, 높은 OPEX 또는 수율 손실에 각각 이르게 된다.
설명된 전략에 추가하여, 공개된 출원 제 WO2018133999(본 명세서에서 원용에 의해 통합됨)는 처리전 웨이퍼 데이터(예를 들어, 콘텍스트 데이터)와 웨이퍼/디바이스 성능, 예를 들어 수율 사이의 매핑을 학습하도록 훈련된 유틸리티 모델을 사용함으로써 웨이퍼의 평가를 용이화하는 방법을 기술한다. 처리전 데이터 또는 콘텍스트 데이터는 어떤 툴 또는 툴들이 조합이 웨이퍼를 처리하는 데에 사용되었는지를 기술할 수 있고, 및/또는 정렬 및 레벨링 데이터와 같은 스캐너 계측 데이터를 포함할 수 있다. 이러한 처리전 웨이퍼 데이터는 어떠한 경우에도 각각의 웨이퍼에 대해서 수행되기 때문에, 처리후 계측의 비용과 비교할 때 "저렴한(cheap)" 계측 데이터, 또는 본질적으로 무료인 데이터라고 여겨질 수 있다. 이러한 유틸리티 모델의 출력이 팹 및 리소(litho) 콘텍스트-데이터에 기반하여 성능 예측을 수행하는 반지도 알고리즘에 의해서 사용된다. 그러면, 데이터 변환 및 클러스터링 기법을 사용하여 모든 웨이퍼가 SME에게 시각화된다. 웨이퍼의 성능 유틸리티 모델 또는 반지도 알고리즘 어느 하나에 의해서 예측된다; 이러한 클러스터 중 하나 이상에 속하는 라벨링된 웨이퍼는 동일한 클러스터에 속하는 라벨링되지 않은 웨이퍼의 성능의 표시를 제공한다. 그러면, SME가 시각화에 기반하여 웨이퍼를 검사할지를 의사결정한다.
반도체 공장들이 진화함에 따라, 시기적절한 검사 결정이 제약 요소가 되고 있다. 의사결정이 전문가의 입력을 사용하는 경우, SME는 그들의 분석해야 하는 데이터/KPI의 양이 많기 때문에, 잠재적으로 양품이 아닌(not-OK; NOK) 근본 원인의 식별에 이르게 하는 패턴을 발견할 수 없다. 추가적으로, 전문가는 WO2018133999에서 설명된 시각화 툴이 제공된다고 해도 이렇게 많은 양의 데이터를 주어진 시간 내에 검사하고 분석할 수 없다. 이러한 방법이 SME에게 클러스터 시각화를 제공하는 반면에, 이것은 모든 재작업 의사결정이 여전히 전문가에 의존하고 있다는 점에서 자동화되지 않는다.
이용가능한 웨이퍼별 데이터(예를 들어, 처리전 데이터)에 기반한 웨이퍼 품질의 예측(예를 들어, 재작업 의사결정)을 위하여 머신 러닝 전략을 사용하는 것이 제안된다. 수율-관련 예측, 예를 들어, 웨이퍼가 NOK 또는 OK 중 어느 하나일 것의 예측을 유도하기 위하여 지도 또는 비지도 예측기 또는 예측 알고리즘 중 어느 하나가 선택될 수 있다. 또한, 웨이퍼가 NOK/OK일 연관된 확률 값이 제공될 수 있다.
이러한 확률, 하나 이상의 다른 목적 및 계측 비용에 기반하여, 하나 이상의 웨이퍼가 검사를 위하여 선택될 수 있다. 이러한 목적은, a) 웨이퍼가 정확하게 특징결정되는지 여부를 증명하는 것(모델의 정확도), b) 학습 프로세스를 가속하는 것(모델의 성숙도(maturity)), c새로운 패턴, 예를 들어 OK/NOK 패턴을 찾아내는 것(모델의 범위) 및 d) APC 피드백 루프를 위한 적합한 웨이퍼를 선택하는 것 중 하나 이상에 대한 계측 데이터를 획득하는 것의 값(예를 들어, 하나 이상의 정보성(informativity) 메트릭)에 관련될 수 있다. 프레임워크는 이러한 목적을 계측 비용(OPEX)에 대한 추정된 최종 수율의 관점에서 밸런싱한다. 목적 및 비용의 상대적인 중요도는 재작업 예측 및 웨이퍼 선택의 탄력적인 프레임워크를 획득하기 위해서 구성가능할 수 있다.
도 4는 일 실시형태에 따른 방법의 일 예를 설명하는 흐름도이다. 이러한 실시형태에서, 머신 러닝 전략은 각각의 인스턴스(예를 들어, 각각의 웨이퍼)가 OK 또는 NOK인지 여부를 예측한다. 이러한 전략은 라벨링된 작은 데이터세트(적은 웨이퍼들이 검사되기 때문임) 및 OK 대 NOK 웨이퍼에 관하여 밸런싱되지 않은(imbalanced) 데이터세트(결함있는 웨이퍼는 통상적으로 매우 적기 때문임)의 두 가지 어려움을 다루기 위해서 능동 학습을 지렛대로 활용한다. 일 실시형태에서, 이러한 전략은 정적이지 않고, 요청에 따라 튜닝되고 및/또는 시간이 지남에 따라서 진화할 수 있다. 이러한 방식으로, 이것은 웨이퍼 수율 손실 및 고객 엔지니어링 OPEX를 최소화하면서 전체 성능(예를 들어, ROC AUC(receiver-operating characteristic area under curve)와 같은 분류 또는 성능 메트릭)을 홀리스틱하게(holistically) 개선할 수 있다.
이러한 방법은 예측기(predictor; PD) 또는 예측 알고리즘을 임베딩할 수 있고, 어떤 웨이퍼를 검사할지에 대한 의사결정을 최적화하도록 예측 불확실성을 정량화할 수 있다. 웨이퍼는 임베딩된 예측기(PD)의 학습을 가속화하는 것 및/또는 새로운 OK/NOK 패턴을 발견하는 두 가지 목표를 가지고, 검사를 위해서 최적으로 선택될 수 있다. 임베딩된 예측기(PD)는 지도형 또는 비지도형 중 하나이거나, 심지어 이들의 조합일 수 있다.
리소그래피 장치(LA) 또는 스캐너는 웨이퍼들의 그룹 또는 웨이퍼 로트(LT)를 처리한다. 웨이퍼 로트(LT)의 각각의 웨이퍼에 대한 처리전 데이터 또는 콘텍스트 데이터(예를 들어, 처리 이력을 기술하고 및/또는 스캐너 계측 데이터를 포함함)가 예측기(PD)(예를 들어, 머신 러닝된 모델/머신 러닝 모델)로 전달되고, 이것은 각각의 웨이퍼에 결함이 있을 확률을 기술하는 확률 값 PNOK를 출력한다. 확률 값 PNOK에 기반하여, 웨이퍼가 검사되어야 하는지 여부에 대한 의사결정(INS?)이 이루어진다. 이러한 의사결정은, 예를 들어 의사결정에 사용된 베타 함수의 튜닝/선택 파라미터
Figure pct00001
,
Figure pct00002
를 통하여 구성가능할 수 있다. 이것은 더 상세히 후술될 것이다. 검사를 위해서 전송된 그러한 (적은 수의) 웨이퍼가 적절한 계측 툴을 사용하여 검사되고(MET), 측정 데이터(예를 들어, OK/NOK 상태의 확정)이 웨이퍼 WL을 라벨링하기 위해서 사용된다. 검사되지 않는 웨이퍼는 예측기(PD)에 의하여 할당된 확률 값 PNOK에 기반하여(예를 들어, 이러한 값을 비-기능성을 나타내는 임계와 비교함으로써) 카테고리(예를 들어, OK/NOK)에 의해서 라벨링된다. 예를 들어, 이러한 확률이 특정 임계보다 높은 경우에는, 'NOK'로 라벨링되고; 이러한 확률이 해당 임계보다 낮은 경우에는, 'OK'로 라벨링된다. 이러한 단계는 재훈련을 위한 의사-라벨링된 웨이퍼들의 세트 WPL을 구축하려는 목적을 가진다.
예측기(PD)에 의해 사용된 모델의 경우, 고도로 밸런싱되지 않은 데이터세트가 적절한 비지도 머신 러닝 모델을 사용할 수 있다. 예를 들어, 우세한(dominant)/주된(majority) 클래스(예를 들어, OK 웨이퍼)에 대해서만 훈련되는 오토인코더(autoencoder) 아키텍처가 사용될 수 있다. 예를 들어, 우세한/주된 클래스는 정상 거동이라고 기술될 수 있는 것에 대응할 수 있고, 오토인코더는 이러한 클래스에 속하는 데이터만을 사용하여 훈련된다. 이러한 방식으로, 이것은 정상 클래스의 언더라잉 표현을 학습할 것이고, 정상 클래스에 속하는 예들을 낮은 재구성 오차(또는 다른 불확실성 메트릭)를 가지고 효율적으로 재구성할 것이다. 오토인코더는 사전에 관측된 바 없는 클래스의 언더라잉 구조를 캡쳐할 수 없을 것이고, 여기에 속하는 인스턴스들을 재구성할 수 없을 것이어서, 결과적으로 높은 재구성 오차를 초래한다. 이러한 방식으로, 주된 클래스에 속하지 않는 인스턴스들이 검출될 수 있는데, 그 이유는 오토인코더가 이들을 효율적으로 재구성할 것으로 기대되지 않기 때문이고, 비정상(anomaly) 검출기로서의 역할을 한다. 또한, 재구성 오차는 해당 인스턴스가 NOK일 확률로 매핑될 수 있다; 예를 들어 파라메트릭 모델(유사한 지수적 법칙) 또는 비-파라메트릭 모델(예를 들어 커널 밀도 추정)을 사용하여 매핑될 수 있다.
더 많은 밸런싱된 데이터세트의 경우, 감독된 예측기(PD)가 그 대신에 채택될 수 있다. 지도식 알고리즘의 출력은 각각의 인스턴스가 NOK일 확률일 수 있다; 필요할 경우 확률 예측에 대한 지원(support)이 알고리즘에 추가될 수 있다.
어떤 팹의 검사 용량은 통상적으로 생산량의 일부로 한정되고, 검사는 고비용이다. 이러한 사실은, 보통 이용가능한 데이터세트의 크기 및 이것이 풍부해질 수 있는 레이트에 대한 암시를 가지고 있고, 궁극적으로는 예측 방법이 아무것도 없이 또는 작은 초기 데이터세트로부터 완전하게 학습될 수 있는 속도에 영향을 준다.
어떤 웨이퍼를 검사할지에 대한 의사결정(INS?)은, 팹의 검사 용량이 초과되지 않는다는 제약을 가지고서 확률 값 PNOK에 대한 최적화 문제를 풀이함으로써 취해질 수 있다. 목적 함수는 적어도 다음의 기여도를 포함할 수 있다:
- 예측-정확도가 사양을 만족시키는 것을 점검하는 것에 대한 개별-웨이퍼 검사-값(예를 들어, 제 1 목적 값)(예를 들어, 제 1 목적);
- 학습 프로세스를 가속하는 것에 대한 개별-웨이퍼 검사-값(예를 들어, 제 2 목적 값)(예를 들어, 제 2 목적);
- 새로운 OK/NOK 패턴을 찾아내는 것에 대한 개별-웨이퍼 검사-값(예를 들어, 제 3 목적 값)(예를 들어, 제 3 목적);
- 결정 시간에 이르기까지 검사된 웨이퍼의 양에 대한, 공칭 검사 용량을 초과하는 비용.
앞서 언급된 공개된 출원 제 WO2018133999는, 예를 들어 수행될 측정을 그들의 (기대된) 정보성(informativeness)에 기반하여 제어하기 위한 범용 프레임워크를 기술한다.
최소화될 적절한 목적 함수의 일 예는 다음일 것이다:
Figure pct00003
여기에서:
- 브라켓은 스칼라 곱을 나타내고;
-
Figure pct00004
는 다음의 필요충분 조건
Figure pct00005
이 만족되면 i번째 웨이퍼가 선택된다는 것을 나타내며;
-
Figure pct00006
는 추정된 NOK 확률의 벡터이고;
-
Figure pct00007
는 파라미터
Figure pct00008
,
Figure pct00009
의 베타 함수이며;
-
Figure pct00010
는 너무 많은 웨이퍼가 선택되는 것을 방지하기 위하여 솔루션을 제한하는 파라미터이다.
스칼라 곱은 계수
Figure pct00011
에 의해서 가중된 표시자
Figure pct00012
)를 형성하는 목적을 수행한다. 웨이퍼를 선택하는 목적 함수에 대한 기여도는 웨이퍼-검사 능력에 링크된 양의 균일한 비용이고, 해당 특정 웨이퍼를 검사하는 값에 의존하는 비용보다 작다.
파라미터
Figure pct00013
Figure pct00014
는 재가중(re-weighing)을 추정된 NOK 확률이 존재하는 간격 [0, 1]의 변환에 기반하여 결정한다.
Figure pct00015
=
Figure pct00016
인 경우, 동등한 가중치가 구역
Figure pct00017
Figure pct00018
에 주어지고, 외부 값(0 및 1 근처)은
Figure pct00019
인 경우 더 가중되고
Figure pct00020
인 경우 덜 가중된다. 더 많은 가중치가
Figure pct00021
인 웨이퍼에 주어지면, 학습은 가속될 것이다; 더 많은 가중치가
Figure pct00022
인 웨이퍼에 주어지면, 포커스는 생산 제어 및 새로운 고장 모드의 발견으로 천이될 것이다. 비-대칭적인 방식으로 재가중하는 것(예를 들어
Figure pct00023
인 경우에
Figure pct00024
인 웨이퍼에 대해서보다 더 많은 가중치를 줌)도,
Figure pct00025
의 적절한 값을 선택함으로써 가능해진다. 이와 같이, 기판이 품질 요구 사항에 순응할 확률의 임의의 대응하는 변위치를 향한 편향이 부과될 수 있다.
α, β 쌍은 다음 방법 중 하나 이상에 따라서 설정될 수 있다. 제 1 방법은 각각의 하나가 특정 목표를 다루는 미리 규정된 α, β 쌍들의 세트를 가지는 것에 의존한다. 예를 들어, 특정한 α, β 쌍은:
i) 용이하게 분류될 수 없는 검사용 웨이퍼를 선택함으로써 알고리즘의 성능을 개선하고,
ii) AUC와 같은 소망되는 메트릭을 개선하며,
iii) 불량 웨이퍼를 가능한 많이 검출하는 쌍들을 포함할 수 있다.
제 2 방법은 강화 학습에 의존한다. 강화 학습 에이전트는 다음의 강화 학습 설정을 고려하여 α, β 파라미터들의 쌍을 튜닝하는 것을 목표로 한다:
- 상태: 각각의 웨이퍼가 NOK가 될 예측된 확률 및 α, β의 현재의 조합에 대응함.
- 동작: α, β를 조절하고 어떤 웨이퍼가 검사되어야 하는지를 의사결정함.
- 보상: 분류 알고리즘의 성능 메트릭의 개선. 에이전트가 검사할 웨이퍼를 전송하지 않고 있기 때문에, 보상은 아이들 상태인 계측 툴에 관련된 임의의 비용에도 기반할 수 있다.
파라미터
Figure pct00026
는 최적 솔루션 내에 선택된 웨이퍼가 너무 많이 존재하는 것을 방지한다. 아래첨자 t는 해당 파라미터가 시간이 지남에 따라서 변할 수 있다는 것을 나타낸다. 예를 들어, 전술된 예시적인 5% 검사 용량이 대략적으로 로트당 1 개의 웨이퍼로 전환되면, 시스템은 어떤 로트 내의 임의의 웨이퍼를 검사하지 않고 그 대신에 다음 로트 내의 더 많은 웨이퍼를 검사하도록 의사결정할 수 있다. 검사될 N 개의 웨이퍼의 최적 선택(N은 1이어야 하는 것이 아님)은 전문가의 의사결정에 의존하는 현존하는 방법에 대해서는 매우 어려운 태스크이다. 앞서 언급된 잠재적인 편향 이외에, 이러한 선택은 인간에게는 조합의 경우의 수만큼 복잡하다: 어떤 로트로부터 2 개의 웨이퍼만을 고르려면 300 개의 후보 웨이퍼 쌍을 비교해야 한다. 또한, 제안된 머신 러닝 전략에 의해 수행되는 자동화된 검사 의사결정은 인간에 의한 인자가 루프 내에 존재하지 않기 때문에 시간-제약형 결정(로트를 노광한 이후에 팹 내에서 수행될 필요가 있는 경우와 같음)에 대해서 뛰어나다. 이러한 방법의 장점은 목적 함수 내의 이러한 기여도의 상대적인 가중치가 요구에 따라서 변경될 수 있어서, 사용자에게 자기 자신의 맞춤화된 제품을 구축하는 자유를 제공한다는 것이다. 목적 함수 내에 파라미터
Figure pct00027
항이 존재하기 때문에 검사 용량이 동적으로 관리될 수 있다.
일 실시형태에서, 머신 러닝 전략의 성능을 개선하고 및/또는 새로운 OK/NOK 패턴을 학습하기 위한 주기적인 재훈련이 존재할 수 있다. 머신 러닝 전략은 다음 두 개의 데이터세트의 확장/생성에 기여한다: 하나는 라벨링된 OK/NOK 웨이퍼 WL을 보유하고 나머지 하나는 예측된 OK/NOK 웨이퍼 WPL을 보유한다. 재훈련은 이러한 주기적으로-확장된 데이터세트에서 이루어진다. 이러한 재훈련은 도 4에서, 라벨링된 WL 및 의사-라벨링된 웨이퍼 WPL로부터 예측의 성능을 실제 라벨링된 웨이퍼 WL에 기반하여 평가하는 가중된 손실 함수(WLF)까지의 피드백 루프에 의해서 표시된다. 이러한 성능이 허용가능성에 대한 임계를 만족시키지 않는다면, 예측기(PD)의 재훈련을 트리거링하기 위해서 트리거(TRIG)가 생성될 수 있다. 또한, 손실 함수 WLF는 데이터 내의 가장 최근의 패턴을 이해하는 것에 중점을 두거나 예측된 의사-라벨의 불확실성을 고려하기 위해서 적응될 수 있다.
반도체 제조 프로세스의 속성상 데이터가 시간이 지남에 따라서 변하게 되고, 하재된 데이터 분포에 변경이 생긴다. 피쳐 및 라벨 p(X, y)의 분포가 정지되지 않고 시간에 따라 편위되는 이러한 시나리오는 개념 드리프트(concept drift)라고 알려진다. 이것을 예시하는 여러 시나리오들이 이제 제공될 것이다:
처음보는 새로운 기판이 노광될 때, 목적 함수는 초기 셋업으로 되돌아감으로써 자동으로 적응될 수 있다. 예를 들어, 처음보는 웨이퍼에 대해서 학습 프로세스를 가속화하는 것이 중요하게 여겨진다면(즉, 학습 프로세스를 가속화하는 것에 대한 기여자: 개별-웨이퍼 검사-값으로 기술됨), 새로운 기판이 식별되자 마자, 이러한 기여자가 스캐너 데이터로부터의 기판 ID를 사용하여 증가될 수 있다.
다른 예에서는, 예를 들어 하재된 데이터 분포에 있는 변화에 기인한 개념 드리프트(이것은 프로세스의 변경 또는 스캐너의 자연적인 거동의 결과일 수 있음)는 예측기(PD)의 성능을 모니터링함으로써 다뤄질 수 있다. 참 라벨(검사된 웨이퍼 WL) 중 일부는 예측이 이루어진 이후에 이용가능하고, 이것이 최신 모델을 제공하기 위하여 주기적인 재훈련 단계를 트리거링할 수 있다. 예측 성능 델타는 데이터 분포 변경의 크기의 척도를 제공하기 위해서 정량화될 수 있다. 이러한 예측 성능 델타에 기반하여, 목적 함수의 기여자가 변동/적응될 수 있다: 예를 들어, 성능이 더 많이 저하되면, 가중치는 초기 셋업을 향해서 더 많이 변경될 수 있는데, 그 이유는 이것이 새로운 데이터 분포가 있는 새로운 초기 상태를 나타내기 때문이다. 파라미터 α 및 β는 예측 성능에 비례하여 유지될 수 있다(예를 들어 AUC와 같은 분류 또는 성능 메트릭): 예를 들어, 성능이 양호할수록, NOK 웨이퍼만을 선택하는 것에 더 중점을 둔다. 분류 모델 재훈련은 예측 성능이 (예를 들어, 맞춤화된) 성능 임계보다 낮은 경우에 트리거링될 수 있다(TRIG).
계측 데이터의 값(수율 예측을 개선하기 위함) 및 계측 데이터의 비용(측정 시간)의 가중/밸런싱에 기반한 계측 제어에 대한 추가적인 실시형태가 이제 설명될 것이다. 이러한 방법은 전술된 방법 또는 별개의 실시형태의 정제본(refinement)일 수 있다. 이러한 실시형태는 다중 계층 양태를 포함할 수 있고 전체 기판이 측정되어야 하는지 여부에 대한 의사결정으로 한정되지 않는다; 그 대신에, 의사결정은 특정 타겟 또는 마크, 또는 그것의 그룹을 측정할지 여부를 의사결정하는 것(예를 들어, 증분에 기반함), 및/또는 기판의 어떤 타겟이 측정될 수 있는지 의사결정하는 것(예를 들어, 샘플링 스킴 또는 샘플링 전략에 대해서 의사결정함)을 포함할 수 있다.
이러한 실시형태는, 예를 들어 충분히 정확한 (최종) 수율 예측을 유지하면서 (고가의) 계측 동작의 개수를 최소화하기 위하여, 측정 콜렉터 모델을 사용하여 측정할 웨이퍼 및/또는 타겟 셀렉션에 대해서 의사결정할 수 있다. 이전에 설명된 실시형태도 이러한 측정 콜렉터 모델을 사용할 수 있다는 것에도 주의한다. 콜렉터 모델은, 예를 들어 현재까지 측정된 계측 데이터, 다른 처리전 웨이퍼 데이터(예를 들어 콘텍스트 데이터) 및/또는 수율 예측 데이터를 평가하고, 현존 데이터에 기반하여 수율 예측의 품질에 따라서 상태에 점수를 매길 수 있다. 콜렉터 모델은 어떤 추가적인 데이터 (상태 천이)가 수율 예측 정확도에 가장 큰 이득을 제공하는지를 평가하기 위해서 훈련될 수 있다. 데이터 획득은 수율 예측 품질이 예를 들어 소정 요구 사항을 만족할 경우에 끝날 수 있다.
앞에서와 같이, 머신 러닝 접근법은, 획득된 측정치가 비용 효과적인 방식으로 수율을 최적으로 예측할 수 있게 하도록, 고비용 측정치(예를 들어, 각각의 층에서의 관심 파라미터(예를 들어, 오버레이 및/또는 CD)의 현상후 검사(ADI) 및/또는 에칭후/세정후 검사(AEI/ACI))의 획득을 위해서 제안된다. 이것은, 각각의 층에 대해서 수율 예측을 크게 개선시킬 것으로 여겨지는 고비용 측정치들만을 식별하고 수행하는 것을 포함할 수 있다. 이러한 셋업은 예측 시간에서의 능동 피쳐 획득이다. 이러한 솔루션은 온라인으로 동작하고, 웨이퍼가 처리되고 있을 때에 각각의 층에 대한 측정치 획득에 관한 조언을 제공한다.
도 5는 이러한 실시형태에 따른, 두 개의 메인 컴포넌트인 수율 예측기(PD) 및 측정 콜렉터(CL) 사이의 상호작용을 예시하는 흐름도이다. 더욱이, 수율 예측기(PD)는 누락되거나 성긴 데이터에 대하여 임퓨테이션(imputation)을 수행하기 위한 임퓨터(IM)를 선택적으로 포함할 수 있다.
수율 상관기/예측기(PD)는 스택에 걸쳐 수율을 예측하기 위한 모델을 포함할 수 있다. 이러한 모델은, 모든 웨이퍼에 대해서 저렴하고 이용가능한 처리전 웨이퍼 데이터(예를 들어 정렬, 레벨링 및 콘텍스트 데이터), 및 수율을 예측하기 위하여 각각의 층에서 선택된 웨이퍼로부터 획득되었을 수 있는 임의의 고가의 계측 데이터를 사용할 수 있다. 예측된 수율은, 고가의 계측(MET)을 가능한 적게 사용하면서 실제 수율을 가깝게 반영하도록 최적화될 수 있다. 또한, 이러한 모델은 자신의 수율 예측(PD)을 웨이퍼가 연속 층들에서 처리되고 있고 새로운 데이터가 점점 이용가능해질 때에 업데이트할 수 있다. 그러므로, 수율 예측기는 각각의 웨이퍼가 처리되고 있고 추가적인 측정이 이루어지고 추가될 때에, 다수의 중간 수율 예측(IPD)을 고가의 데이터로부터의 부분적인 정보에 기반하여 웨이퍼별로 출력할 수 있다. 예를 들어, 중간 수율 예측(intermediate yield prediction; IPD)이, 예를 들어 획득 스코어(acquisition score; SC)와 같은 적절한 메트릭에 따라서 충분히 정확한 것으로 여겨지는 경우에는, 이러한 중간 수율 예측(IPD)의 마지막이 최종 수율 예측이 된다.
수율 예측기(PD)는 임퓨터(IM)를 더 포함할 수 있다. 임퓨터는 중요하지 않은 층들의 누락된 고가의 측정치를 현존하는 측정 데이터로부터 유도함으로써 실용성을 개선하는 선택적인 컴포넌트이고, 누락된 데이터로 작업할 필요성 또는 제한된 리소스에 기인하여 측정치를 획득하는 것을 조기에 중지하는 것을 피한다.
측정 콜렉터(CL)는 입력으로서 상태를 수신하고 검사 의사결정(INS?)에 대해서 의사결정할 수 있다. 상태는 지금까지 수집된 정보 또는 데이터(DATc), 예를 들어 수집된 모든 고가의 계측 데이터, 모든 관련된 콘텍스트 데이터(및 그 외의 저렴한 계측 데이터) 및 임의의 이전의 예측치를 요약한다. 임퓨터를 사용할 경우, 이러한 상태는 임퓨테이션된 값(임퓨테이션된 계측 데이터)으로 확장될 수 있다. 그 출력은 다음에 취할 동작이다. 가능한 동작은 1) 더 많은 정보를 획득하는 것, 즉, 하나 이상의 추가적인 고가의 측정을 획득하기 위하여 더 많은 검사 동작(MET)을 수행하는 것; 또는 2) 중지하고 현재의 예측을 최종 예측(final prediction; FP)으로서 출력하는 것을 포함할 수 있다. 측정 콜렉터(CL)는 의사결정 함수이다(즉, 의사결정(INS?)을 촉구함). 이것은 언제 더 많은 정보를 획득할지를 획득 스코어(SC)의 일부 기준들에 따라서 학습한다.
목표는 검사 또는 정보 획득에 관하여 최소 비용을 초래하면서 어떤 웨이퍼에 대한 가장 신뢰도가 높은 수율 예측을 획득하는 것일 수 있다. 획득 스코어(SC)는 정보에 대한 기준들을 상태 천이(예를 들어, 각각의 획득이 상태를 변경시키는 연속적인 획득들 사이의 천이)마다 하나의 수치 값으로 요약하는 함수일 수 있다. 이러한 획득 스코어(SC)는 측정 콜렉터(CL)에 의하여, 더 많은 정보를 획득할지에 대한 의사결정(INS?)을 위한 기반으로서 사용될 수 있다.
일 예로서, 획득 기준들은 다음을 포함할 수 있다:
- 중간 수율 예측(IPD)의 품질. 수율 예측기(PD)가 현재의 상태(예를 들어, 이미 획득된 정보 및 임퓨테이션된 값)에 기반하여 신뢰성이 있는 예측(예를 들어, 신뢰도 메트릭에 따름)을 할 수 없는 경우, 추가적인 고가의 정보(예를 들어, 하나 이상의 추가적인 계측 단계)가 웨이퍼에 대해서 수행돼야 한다. 전체적으로, 목표는 예측 불확실성을 최소화하는 것이지만, 너무 양호한 비용에서 이루어지는 것은 아니다.
- 정보 획득의 비용. 고가의 측정치를 획득하는 것은 비용이 많이 든다. 이러한 비용은 층별로 달라질 수 있고, 및/또는 측정 타입, 예를 들어, 이것이 ADI 오버레이, ACI 오버레이, 또는 CD 측정을 포함하는지 여부에 의존하여 변할 수 있다. 그러므로, 예를 들어, 수율 예측에서 신뢰도를 최대화하는 것과 정보 획득의 비용을 최소화하는 것을 밸런싱하기 위하여, 품질 및 신뢰도는 비용에 대해서 밸런싱되어야 한다.
기대된 유틸리티 및 최고 정보 이득(선택적). 고가의 측정을 오직 학습 목적만으로 획득하는 것도 가능하다. 즉, 수율 예측기(PD) 및 측정 콜렉터(CL)를 개선하는 측정이 획득될 수 있다.
제안된 스킴은 상이한 머신 러닝 방법들로써 구현될 수 있다. 강화 학습 프레임워크를 사용하는 제 1 예가 설명될 것이고, 더 오래된 종래의 머신 러닝 기법을 사용하는 제 2 예도 설명될 것이다.
제안된 구성은 자연적으로 강화 학습 프레임워크 내에서 구현될 수 있다. 도 6은 이러한 프레임워크를 예시한다. 이러한 구성에서, 환경(EV) 내의 에이전트(예를 들어, 측정 콜렉터(CL)), 상태들의 세트 및 상태마다의 동작들의 세트를 포함하는 마르코프 의사결정 프로세스(Markov decision process; MDP)가 규정될 수 있다. 상태 St에서, 에이전트(CL)는 동작 At 를 정책에 따라서 선택한다. 에이전트(CL)가 상태 변화에 대하여 의사결정하면(INS?), 보상(RW)이 생성되고 업데이트된 보상 값 Rt+1(이전의 보상 Rt에 대해서 업데이트됨)이 다음 반복을 위해서 에이전트(CL)에 의해 수신된다. 에이전트(CL)의 목표는 자신의 총 보상(RW)을 최대화하는 것이다.
정보 획득에 대한 의사결정 프로세스(INS?)를 결정하는 에이전트는 도 5의 측정 콜렉터(CL)에 대응할 수 있다. 전술된 바와 같이, 에이전트(CL)가 선택할 수 있는 가능한 동작은 1) 업데이트된 상태 St+1과 연관된 추가 데이터(AD)를 획득하기 위하여 검사 동작(MET), 즉 고가의 측정을 수행하는 것, 또는 2) 중단하고 현재의 예측(FP)을 출력하는 것이다.
상태는 현재까지 수집된 모든 정보를 포함하고, 비-획득된 피쳐의 중요도는 이미 획득된 피쳐 및 수율 예측기(PD)로부터 추정될 수 있다.
환경(EV)은 시스템 내의 모든 가능한 상태 및 모든 상태 천이로 이루어진다. 환경(EV)은 상태 업데이트 및 보상(RW)을 제공하는 에이전트(CL)와 상호작용한다. 보상(RW)은 획득 스코어에 대응한다. 최종 보상(RW)은 수율 예측(IPD)의 신뢰도 및 획득된 고가의 정보의 비용(C)의 함수일 수 있다. 각각의 상태에서, 고가의 측정을 획득할 때에는 부정적인 보상(C)이 초래된다. 이러한 방식으로, 최적화 수율 예측을 최적화하는 것과 획득된 정보를 최소화하는 것 사이의 트레이드-오프가 얻어질 수 있다.
에이전트(CL)는 정보 획득을 위한 최적의 정책을 학습할 수 있다. 최적의 정책을 학습하기 위하여, 임의의 최신 회귀 학습 알고리즘, 예를 들어 Q-학습이 최적의 정책을 학습하기 위해서 사용될 수 있다. 정책은 수율 예측기 및 임퓨터의 훈련과 동시에 훈련될 수 있다.
도 7은 다른 머신 러닝 원리에 기반한 추가적인 실시형태를 예시한다. 도 7의 (a)는 베이스 모델 M0 가 수율 PY0를 저렴한 콘텍스트 데이터 CX(예를 들어, 제로 층의 데이터)만을 사용하여 예측하고 각각의 추가 모델 Mi가 PYi를 예측하기 층 i(i=0 내지 n)의 고비용 측정치 MTi를 추가적으로 포함하도록 하는, 모델의 연속분(succession)인 수율 예측기의 다른 구현형태를 예시한다. 이러한 방식으로 스택에 걸친 수율 예측기(yield predictor through stack)는 모델들 M0 내지 Mn의 케스케이드를 포함할 수 있다. 각각의 웨이퍼에 대한 각각의 층 i에 대하여, 모델 Mi 는 수율을 예측하기 위하여 사용될 수 있고, 이러한 획득 스코어에 기반하여 고가의 측정 MTi를 획득하려는 의사결정이 이루어질 수 있다. 팹 내의 계측 리소스가 고정되면, 가장 높은 획득 스코어를 가지는 웨이퍼 측정이 대응하는 고가의 측정을 획득하기 위해서 선택될 수 있다. 더 탄력적인 설정에서는, 획득 스코어가 임계보다 높으면 웨이퍼에 대한 고비용 측정이 획득될 수 있다.
도 7의 (b)는 도 7의 (a)에 도시된 바와 같은 수율 예측기 구성에 대한 프레임워크를 예시한다. 연속 층들 0,1,2, …n의 노광 도중에, 각각의 웨이퍼 인스턴스에 대한 예측이 그 예측이 충분히 신뢰성이 있을 때까지 모델 M0, M1, M2…Mn에 의해서 연속적으로 결정되고, 그 시점에서 해당 웨이퍼에 대해서는 추가적인 측정이 요구되지 않는다고 의사결정될 수 있다. 그러므로, 예를 들어 층 i의 노광 도중에, 예를 들어, 신뢰도 메트릭과 신뢰도 임계의 비교에 기반하여 모델 Mi-1이 충분히 신뢰성이 없으면 웨이퍼는 모델 Mi를 사용하여 모델링된다. 비용도 신뢰도 임계에 관하여 최소화될 수 있다. 이와 같이, 요구될 때에만 추가적인 측정이 새로운 노광에 대해서 획득된다.
도 7의 (b)에서, 계층 i의 예측 시간에서의 고비용 측정의 능동적인 획득이 결정된다. 선행 계층 i-1까지 그리고 이것을 포함하는 모든 층에 관련된 이전의 모든 데이터 DATi-1이 예측성 모델 Mi-1에 입력된다. 이것은 예측된 수율 PYi-1 및 대응하는 획득 스코어(SC)를 출력한다. 더 많은 정보를 획득할지 여부에 대한 의사결정(INS?)이 측정 콜렉터에 의해 이루어진다. 의사결정은 예측된 수율 PYi-1이 하나 이상의 예측 기준들을 만족하는지 여부를 평가할 수 있다. 만족시킨다면, 최종 예측(FP)이 출력되고 프로세스는 끝난다. 그렇지 않으면, 계측 MET i가 층 i에서 수행되고, 프로세스는 다음 층에 대해서 반복된다.
임퓨터는 선택적으로 사용될 수 있고, 이것은 수율 예측기의 일부이다(본 명세서에서 설명되는 실시형태들 중 임의의 것에 대하여). 계층 i에서의 임퓨터는 해당 웨이퍼에 대한 고가의 측정의 임퓨테이션을 시도하기 위해서 사용될 수 있다. 임퓨터는 누락 값의 간단한 규칙-기반 채움(예를 들어, 외삽 및/또는 보간)을 수행할 수 있고, 또는 다른 예측성 머신 러닝 모델 또는 생성(generative) 모델을 포함할 수도 있다. 이러한 경우에, 획득 스코어는 해당 임퓨테이션의 신뢰도 및 수율 예측에 대한 그 영향에 기반하여 계산될 수 있다. 임퓨터는 수율 예측기와 공동으로 훈련될 수 있다.
콜렉터 및 수율 예측기는 공동-훈련될 수 있다; 예를 들어, 콜렉터 에이전트 및 수율 예측기의 제 1 신경망 계층들은 공통이고 함께 훈련될 수 있다. 이러한 모델 프레임워크는, 각각의 제품에 대해서 아무것도 없는 상태에서 시작할 필요가 없도록 다른 제품으로 전달될 수 있다.
그러므로, 요약하자면, 검사 의사결정을 비용에 기반하고 팹의 용량의 한계 내에서 최적화함으로써 엔지니어링 OPEX를 감소시키는 의사결정 프레임워크가 설명된다. 재작업 결정이 제안된 머신 러닝 전략에 의해 검출되는 비정상(anomalies)에 기반하기 때문에, 수율 손실은 감소될 것이 기대된다. 추가적으로, 제어가 더 안정될 수 있다. 이러한 머신 러닝 전략은 작은 데이터세트 및/또는 밸런싱되지 않은 데이터세트 양자 모두를 다룰 수 있고, 이것은 리소그래피 산업에서의 일반적인 시나리오이다. 제안된 전략은 현존하는 임의의 솔루션보다 빠르고 양호한 성능의 OK/NOK 예측기를 제공한다. 제안된 접근법은 일관적으로 전문가보다 더 빠른 추천을 전달하고, 이것은 진화하는 반도체 산업에서 바람직한 것이다. 웨이퍼의 평가가 자동화되고 머신 러닝에 기반하기 때문에, 인간에 의한 인자(및 이러한 인자에 의해서 도입되는 편향)가 검사 의사결정에 미치는 영향이 감소된다.
최적화 문제는 탄력적이고 특정 요구 사항에 맞게 적응될 수 있어서, 양호한 성능을 더 빠르게 달성하거나 "공지된(known)" 상황으로부터 학습을 계속하기 위한 것 중 어느 하나를 위해서 사용될 수 있다. 또한, 머신 러닝의 해석능력이 진보함에 따라서, 웨이퍼가 OK 또는 NOK로 플래깅된 이유가 구체화되고 웨이퍼-품질 평가를 이해하는 것이 확장될 수 있다.
전송 학습 방법은 더 적은 훈련 데이터를 요구하고 새로운 시스템에서의 재작업 결정을 지원할 수 있는 머신 러닝 알고리즘의 고속 프로토타이핑(prototyping) 및 개발을 용이화할 수 있다. 제안된 머신 러닝 전략에 의해 캡쳐되도록 기대되는 OK 및 NOK 웨이퍼들 사이의 상호 패턴(mutual pattern)이 많은 시스템들 사이에 존재한다.
재훈련은 알고리즘 훈련이 과거에 관측된 비정상에 비한 현재의 비정상의 구조를 이해하는 것에 더 중점을 두는 방식으로 전개될 수 있다. 이것은 과거의 비정상이 전달되는 것이 검출될 수 없다는 것을 의미하는 것이 아니라, 알고리즘이 오래 전에 관측된 비정상에 비해서 최근 비정상을 이해하는 것을 우선순위화한다는 것을 의미할 뿐이다. 이러한 방식으로, 시스템은 산업계에서의 주된 장애 요소 중 하나인 개념 드리프트를 다룰 수 있게 된다.
본 발명의 다른 실시형태들은 아래의 번호가 매겨진 절들의 목록에서 개시된다:
1. 적어도 하나의 기판에 대한 검사 전략을 결정하기 위한 방법으로서,
예측 모델을 사용하여, 품질 요구 사항에의 순응도(compliance)의 예측에 관련된 순응도 메트릭에 대한 순응도 메트릭 값을, 상기 기판과 연관된 처리전 데이터 및 상기 적어도 하나의 기판과 연관된 임의의 이용가능한 처리후 데이터 중 하나 또는 양자 모두에 기반하여 정량화하는 단계; 및
상기 순응도 메트릭 값, 상기 검사 전략과 연관된 예상 비용, 및 상기 예측 모델에 관련된 적어도 하나의 목적의 측면에서 상기 검사 전략의 예상 값을 기술하는 적어도 하나의 목적 값에 기반하여, 상기 적어도 하나의 기판에 대한 검사 전략에 대하여 의사결정하는 단계를 포함하는, 검사 전략 결정 방법.
2. 제 1 절에 있어서,
상기 적어도 하나의 목적은,
상기 예측 모델의 성능을 하나 이상의 성능 메트릭에 따라서 모니터링 및/또는 개선하는 것,
상기 예측 모델의 학습을 가속하는 것, 및
상기 예측 모델에 의해서 인식될 새로운 패턴을 찾아내는 것
중 적어도 하나를 포함하는, 검사 전략 결정 방법.
3. 제 1 절 또는 제 2 절에 있어서,
상기 적어도 하나의 기판은 기판들의 그룹을 포함하고,
상기 순응도 메트릭은 상기 품질 요구 사항에 순응할 확률을 기술하는 확률 값을 포함하며,
상기 방법은,
개개의 확률 값을, 상기 기판과 연관된 처리전 데이터에 기반하는 상기 예측 모델을 사용하여 상기 기판들의 그룹의 각각의 기판에 할당하는 단계를 더 포함하는, 검사 전략 결정 방법.
4. 제 3 절에 있어서,
상기 검사 전략에 대하여 의사결정하는 단계는, 상기 기판들의 그룹의 각각의 기판을 검사할지 여부를 의사결정하는 것을 포함하는, 검사 전략 결정 방법.
5. 제 3 절 또는 제 4 절에 있어서,
상기 의사결정하는 단계는, 상기 기판이 품질 요구 사항에 순응할 확률의 대응하는 변위치(quantile)를 향하여 편향을 부과하도록 의사결정이 구성될 수 있게 구성가능한, 검사 전략 결정 방법.
6. 제 5 절에 있어서,
상기 의사결정하는 단계의 구성가능성은 상기 의사결정하는 단계에서 사용되는 목적 함수의 구성가능한 파라미터를 통해서 실현되는, 검사 전략 결정 방법.
7. 제 6 절에 있어서,
상기 목적 함수는, 어떤 기판이 검사를 위하여 선택되는지를 표시하고 상기 확률 값, 예상 비용 및 상기 구성가능한 파라미터에 의존하는 계수에 의해 가중된 이진 벡터를 포함하는, 검사 전략 결정 방법.
8. 제 7 절에 있어서,
상기 이진 벡터 및 가중은 상기 기판들의 그룹 내의 각각의 기판에 대하여 규정된, 검사 전략 결정 방법.
9. 제 7 절 또는 제 8 절에 있어서,
상기 의사결정하는 단계는, 상기 예상 비용에 기반한 제약의 대상이 되는, 서로 상이한 후보 이진 벡터에 대한 상기 목적 함수를 최소화하는 것을 포함하는, 검사 전략 결정 방법.
10. 제 9 절에 있어서,
상기 제약은 소정 시간 기간에 걸쳐서 검사될 수 있는 기판들의 최대 개수를 부과하는, 검사 전략 결정 방법.
11. 제 9 절 또는 제 10 절에 있어서,
상기 제약은 상기 가중(weighting)에 있어서의 제약 파라미터에 의해 구현되는, 검사 전략 결정 방법.
12. 제 9 절 내지 제 11 절 중 어느 한 절에 있어서,
상기 제약은 구성가능하고 및/또는 시간이 지남에 따라서 변할 수 있는, 검사 전략 결정 방법.
13. 제 6 절 내지 제 12 절 중 어느 한 절에 있어서,
상기 가중은 상기 구성가능한 파라미터의 베타 함수에 의존하는, 검사 전략 결정 방법.
14. 제 6 절 내지 제 13 절 중 어느 한 절에 있어서,
상기 구성가능한 파라미터들의 세트는, 상기 목적을 선택 및/또는 구성하도록 상기 구성가능한 파라미터의 복수 개의 미리 규정된 세트로부터 선택된, 검사 전략 결정 방법.
15. 제 6 절 내지 제 14 절 중 어느 한 절에 있어서,
상기 방법은,
강화 학습 에이전트를 사용하여, 모델의 성능 메트릭 및/또는 비용 메트릭을 개선하도록 상기 구성가능한 파라미터를 튜닝하는 것을 포함하는, 검사 전략 결정 방법.
16. 제 1 절 또는 제 2 절에 있어서,
상기 순응도 메트릭은 상기 예측이 유요할 신뢰도 레벨을 기술하는 신뢰도 메트릭을 포함하는, 검사 전략 결정 방법.
17. 제 16 절에 있어서,
상기 방법은,
추가적인 처리후 데이터를 획득하도록 하나 이상의 계측 동작을 반복적으로 수행하는 단계; 및
상기 예측을 상기 추가적인 처리후 데이터에 기반하여 업데이트하고, 상기 신뢰도 메트릭 또는 관련 메트릭에 대한 하나 이상의 기준들이 만족될 때까지 상기 신뢰도 메트릭 또는 관련 메트릭을 평가하는 단계를 포함하는, 검사 전략 결정 방법.
18. 제 17 절에 있어서,
상기 방법은,
상기 신뢰도 메트릭 또는 관련 메트릭에 대한 상기 하나 이상의 기준들이 만족될 때까지, 상기 적어도 하나의 기판의 복수 개의 층에 걸쳐서 수행된, 검사 전략 결정 방법.
19. 제 16 절 내지 제 18 절 중 어느 한 절에 있어서,
상기 방법은,
상기 신뢰도 메트릭 및 추가적인 계측 동작의 비용에 기반하여 획득 스코어(acquisition score)를 결정하는 단계; 및
추가적인 계측 동작을 수행할지 여부를 상기 획득 스코어에 기반하여 의사결정하는 단계를 포함하는, 검사 전략 결정 방법.
20. 제 19 절에 있어서,
상기 획득 스코어는 추가적인 계측 동작의 기대된 유틸리티 및/또는 최고 정보 이득에 추가적으로 기반하는, 검사 전략 결정 방법.
21. 제 16 절 내지 제 20 절 중 어느 한 절에 있어서,
상기 검사 전략에 대하여 의사결정하는 단계는 측정 콜렉터(measurement collector)에 의하여 수행된, 검사 전략 결정 방법.
22. 제 21 절에 있어서,
상기 예측 모델 및 측정 콜렉터는, 상기 측정 콜렉터가 에이전트로서의 역할을 하는 강화 학습 프레임워크 내에 구현된, 검사 전략 결정 방법.
23. 제 21 절에 있어서,
상기 예측 모델 및 측정 콜렉터는 훈련된 신경망으로서 구현된, 검사 전략 결정 방법.
24. 제 23 절에 있어서,
상기 예측 모델 및 측정 콜렉터의 적어도 일부 계층은 공동-훈련된(co-trained), 검사 전략 결정 방법.
25. 제 23 절 또는 제 24 절에 있어서,
상기 예측 모델은, 상기 적어도 하나의 기판의 상이한 층에 각각 관련된 복수 개의 모델을 포함하는, 검사 전략 결정 방법.
26. 제 1 절 내지 제 25 절 중 어느 한 절에 있어서,
상기 예측 모델은 상기 처리후 데이터에 임퓨테이션(imputation)을 수행하도록 동작가능한 임퓨터(imputer)를 포함하는, 검사 전략 결정 방법.
27. 제 1 절 내지 제 26 절 중 어느 한 절에 있어서,
상기 의사결정하는 단계는, 상기 적어도 하나의 목적이 구성가능하고 및/또는 선택가능하도록 구성될 수 있는, 검사 전략 결정 방법.
28. 제 1 절 내지 제 27 절 중 어느 한 절에 있어서,
상기 방법은,
선택된 기판을 검사의 결과에 따라서 라벨링하는 단계;
잔여 기판을 상기 잔여 기판에 할당된 검사 전략의 상기 예상 값에 따라서 라벨링하는 단계; 및
상기 예측 모델의 성능을 상기 라벨링에 기반하여 평가하는 단계를 더 포함하는, 검사 전략 결정 방법.
29. 제 28 절에 있어서,
상기 방법은,
상기 예측 모델의 재훈련을 상기 성능을 평가하는 단계에 기반하여 트리거링하는 단계를 더 포함하는, 검사 전략 결정 방법.
30. 제 1 절 내지 제 29 절 중 어느 한 절에 있어서,
상기 처리전 데이터는,
각각의 기판의 처리 이력을 기술하는 콘텍스트 데이터; 및
각각의 기판 상에서 노광 단계 이전에 수행된 처리전 계측 데이터
중 하나 또는 양자 모두를 포함하는, 검사 전략 결정 방법.
31. 제 30 절에 있어서,
상기 처리전 계측 데이터는, 정렬 데이터 및 레벨링 데이터 중 하나 또는 양자 모두를 포함하는, 검사 전략 결정 방법.
32. 제 1 절 내지 제 31 절 중 어느 한 절에 있어서,
상기 방법은,
상기 적어도 하나의 기판을 상기 검사 전략에 따라서 검사 툴을 사용하여 검사하는 단계를 더 포함하는, 검사 전략 결정 방법.
33. 적합한 장치에서 실행될 때 제 1 절 내지 제 31 절 중 임의의 한 절의 방법을 수행하도록 동작가능한 프로그램 명령을 포함하는 컴퓨터 프로그램.
34. 제 33 절의 컴퓨터 프로그램을 포함하는 비일시적 컴퓨터 프로그램 캐리어.
35. 프로세서 및 제 33 절의 컴퓨터 프로그램을 포함하는 저장 디바이스를 포함하는 처리 시스템.
36. 제 35 절의 처리 시스템을 포함하는, 리소그래피 장치.
37. 제 35 절의 처리 시스템을 포함하고, 제 32 절의 방법을 수행하도록 더 동작가능한 계측 디바이스.
본 명세서에서 IC를 제조하는 분야에 리소그래피 장치를 이용하는 것에 대해 특히 언급될 수 있지만, 본원에서 기술된 리소그래피 장치는 다른 응용예를 가질 수 있음이 이해돼야 한다. 가능한 다른 적용예는 집적 광학 시스템, 자기 도메인 메모리(magnetic domain memory) 용 가이드 및 검출 패턴(guidance and detection pattern), 평판 디스플레이, LCD(Liquid Crystal Display), 박막 자기 헤드 등의 제조를 포함한다.
비록 본 명세서에서 리소그래피 장치의 맥락에서 본 발명의 실시형태가 특정하게 참조되었지만, 본 발명의 실시형태는 다른 장치에서도 사용될 수 있다. 본 발명의 실시형태는 마스크 검사 장치, 계측 장치, 또는 웨이퍼(또는 다른 기판) 또는 마스크(또는 다른 패터닝 디바이스)와 같은 대상물을 측정하거나 처리하는 임의의 장치의 일부가 될 수 있다. 이러한 장치는 일반적으로 리소그래피 툴이라고 지칭될 수 있다. 이러한 리소그래피 툴은 진공 조건 또는 주변(비-진공) 조건을 사용할 수 있다.
비록 특정한 참조가 위에서 광 리소그래피의 콘텍스트에서의 본 발명의 실시형태의 사용에 대하여 이루어졌지만, 콘텍스트가 허용하는 경우 본 발명은 광학 리소그래피로 한정되지 않고, 다른 애플리케이션, 예를 들어 임프린트(imprint) 리소그래피에서 사용될 수도 있다는 것이 인정될 것이다.
비록 본 발명의 특정한 실시형태가 위에서 설명되었지만, 본 발명은 설명된 것과 다르게 실시될 수 있다는 것이 이해될 것이다. 위의 설명은 한정적인 것이 아니라 예시적인 의도로 제공된다. 따라서, 다음 진술되는 청구항의 범위로부터 벗어나지 않으면서, 설명된 바와 같은 본 발명에 변경이 이루어질 수 있다는 것이 당업자에게는 명백할 것이다.

Claims (16)

  1. 적어도 하나의 기판에 대한 검사 전략을 결정하기 위한 방법으로서,
    예측 모델을 사용하여, 품질 요구 사항에의 순응도(compliance)의 예측에 관련된 순응도 메트릭에 대한 순응도 메트릭 값을, 상기 기판과 연관된 처리전 데이터 및 상기 적어도 하나의 기판과 연관된 임의의 이용가능한 처리후 데이터 중 하나 또는 양자 모두에 기반하여 정량화하는 단계; 및
    상기 순응도 메트릭 값, 상기 검사 전략과 연관된 예상 비용, 및 상기 예측 모델에 관련된 적어도 하나의 목적의 측면에서 상기 검사 전략의 예상 값을 기술하는 적어도 하나의 목적 값에 기반하여, 상기 적어도 하나의 기판에 대한 검사 전략에 대하여 의사결정하는 단계를 포함하는, 검사 전략 결정 방법.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 목적은,
    상기 예측 모델의 성능을 하나 이상의 성능 메트릭에 따라서 모니터링 및/또는 개선하는 것,
    상기 예측 모델의 학습을 가속하는 것, 및
    상기 예측 모델에 의해서 인식될 새로운 패턴을 찾아내는 것
    중 적어도 하나를 포함하는, 검사 전략 결정 방법.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 기판은 기판들의 그룹을 포함하고,
    상기 검사 전략에 대하여 의사결정하는 단계는, 상기 기판들의 그룹의 각각의 기판을 검사할지 여부를 의사결정하는 것을 포함하며,
    상기 순응도 메트릭은 상기 품질 요구 사항에 순응할 확률을 기술하는 확률 값을 포함하는, 검사 전략 결정 방법.
  4. 제 3 항에 있어서,
    상기 방법은,
    상기 예측 모델을 사용하여, 기판들의 그룹의 각각의 기판의 대응하는 처리전 데이터에 기반하여 개개의 확률 값을 각각의 기판에 할당하는 단계를 더 포함하는, 검사 전략 결정 방법.
  5. 제 3 항에 있어서,
    상기 의사결정하는 단계는, 기판이 품질 요구 사항에 순응할 확률의 대응하는 변위치(quantile)를 향하여 편향을 부과하도록 의사결정이 구성될 수 있게 구성가능한, 검사 전략 결정 방법.
  6. 제 5 항에 있어서,
    상기 의사결정하는 단계의 구성가능성은 상기 의사결정하는 단계에서 사용되는 목적 함수(objective function)의 구성가능한 파라미터를 통해서 실현되는, 검사 전략 결정 방법.
  7. 제 6 항에 있어서,
    상기 목적 함수는, 어떤 기판이 검사를 위해 선택되는지를 표시하고 상기 확률 값에 의존하는 계수로 가중된 이진 벡터, 예상 비용 및 상기 구성가능한 파라미터를 포함하고,
    상기 의사결정하는 단계는, 상기 예상 비용에 기반한 제약의 대상이 되는, 서로 상이한 후보 이진 벡터들에 대하여 상기 목적 함수를 최소화하는 것을 포함하는, 검사 전략 결정 방법.
  8. 제 7 항에 있어서,
    상기 제약은 소정 시간 기간에 걸쳐서 검사될 수 있는 기판들의 최대 개수를 부과하는, 검사 전략 결정 방법.
  9. 제 7 항에 있어서,
    상기 제약은 상기 가중(weighting)에 있어서의 제약 파라미터에 의해 구현되는, 검사 전략 결정 방법.
  10. 제 6 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 방법은,
    강화 학습 에이전트를 사용하여, 모델의 성능 메트릭 및/또는 비용 메트릭을 개선하도록 상기 구성가능한 파라미터를 튜닝하는 것을 포함하는, 검사 전략 결정 방법.
  11. 제 1 항에 있어서,
    상기 순응도 메트릭은 상기 예측 모델이 유효한 신뢰도 레벨을 기술하는 신뢰도 메트릭을 포함하고,
    상기 방법은,
    추가적인 처리후 데이터를 획득하도록 하나 이상의 계측 동작을 반복적으로 수행하는 단계; 및
    상기 예측 모델을 상기 추가적인 처리후 데이터에 기반하여 업데이트하고, 상기 신뢰도 메트릭 또는 관련 메트릭에 대한 하나 이상의 기준들이 만족될 때까지 상기 신뢰도 메트릭 또는 관련 메트릭을 평가하는 단계를 포함하는, 검사 전략 결정 방법.
  12. 제 11 항에 있어서,
    상기 방법은,
    상기 신뢰도 메트릭 및 추가적인 계측 동작의 비용에 기반하여 획득 스코어(acquisition score)를 결정하는 단계; 및
    추가적인 계측 동작을 수행할지 여부를 상기 획득 스코어에 기반하여 의사결정하는 단계를 포함하는, 검사 전략 결정 방법.
  13. 제 3 항에 있어서,
    상기 방법은,
    선택된 기판을 상기 선택된 기판에 수행된 검사의 결과에 따라서 라벨링하는 단계;
    잔여 기판을 상기 잔여 기판에 할당된 상기 확률 값에 따라서 라벨링하는 단계; 및
    상기 예측 모델의 성능을 상기 라벨링에 기반하여 평가하는 단계를 더 포함하는, 검사 전략 결정 방법.
  14. 제 13 항에 있어서,
    상기 방법은,
    상기 성능을 평가하는 단계에 기반하여 상기 예측 모델의 재훈련(retraining)을 트리거링하는 단계를 더 포함하는, 검사 전략 결정 방법.
  15. 제 1 항에 있어서,
    상기 처리전 데이터는,
    상기 적어도 하나의 기판의 처리 이력을 기술하는 콘텍스트 데이터; 및
    상기 적어도 하나의 기판 상에서 노광 단계 이전에 획득된 처리전 계측 데이터
    중 하나 또는 양자 모두를 포함하는, 검사 전략 결정 방법.
  16. 적합한 장치에서 실행될 때 제 1 항 내지 제 15 항 중 어느 한 항의 방법을 수행하도록 동작가능한 프로그램 명령을 포함하는 컴퓨터 프로그램.
KR1020227034147A 2020-04-02 2021-03-01 반도체 제조 프로세스에서 기판들의 그룹에 대한 검사 전략을 결정하기 위한 방법 KR20220147672A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
EP20167648.3 2020-04-02
EP20167648 2020-04-02
EP20174335.8A EP3910417A1 (en) 2020-05-13 2020-05-13 Method for determining an inspection strategy for a group of substrates in a semiconductor manufacturing process
EP20174335.8 2020-05-13
EP20198754 2020-09-28
EP20198754.2 2020-09-28
PCT/EP2021/054988 WO2021197730A1 (en) 2020-04-02 2021-03-01 Method for determining an inspection strategy for a group of substrates in a semiconductor manufacturing process

Publications (1)

Publication Number Publication Date
KR20220147672A true KR20220147672A (ko) 2022-11-03

Family

ID=74673250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020227034147A KR20220147672A (ko) 2020-04-02 2021-03-01 반도체 제조 프로세스에서 기판들의 그룹에 대한 검사 전략을 결정하기 위한 방법

Country Status (6)

Country Link
US (1) US11740560B2 (ko)
EP (1) EP4127834A1 (ko)
KR (1) KR20220147672A (ko)
CN (1) CN115398345A (ko)
TW (1) TWI775350B (ko)
WO (1) WO2021197730A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI805507B (zh) * 2022-10-11 2023-06-11 錼創顯示科技股份有限公司 壞點檢測排除裝置與方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5523193A (en) 1988-05-31 1996-06-04 Texas Instruments Incorporated Method and apparatus for patterning and imaging member
ATE123885T1 (de) 1990-05-02 1995-06-15 Fraunhofer Ges Forschung Belichtungsvorrichtung.
US5229872A (en) 1992-01-21 1993-07-20 Hughes Aircraft Company Exposure device including an electrically aligned electronic mask for micropatterning
WO1999049504A1 (fr) 1998-03-26 1999-09-30 Nikon Corporation Procede et systeme d'exposition par projection
WO2002082158A1 (fr) 2001-04-02 2002-10-17 Matsushita Electric Industrial Co., Ltd. Lentille a foyer reglable et appareil photographique electronique utilisant cette lentille
TWI232357B (en) 2002-11-12 2005-05-11 Asml Netherlands Bv Lithographic apparatus and device manufacturing method
KR100610010B1 (ko) 2004-07-20 2006-08-08 삼성전자주식회사 반도체 식각 장치
US7239371B2 (en) 2005-10-18 2007-07-03 International Business Machines Corporation Density-aware dynamic leveling in scanning exposure systems
NL1036351A1 (nl) 2007-12-31 2009-07-01 Asml Netherlands Bv Alignment system and alignment marks for use therewith cross-reference to related applications.
KR101644673B1 (ko) 2009-12-15 2016-08-01 램 리써치 코포레이션 Cd 균일성을 향상시키기 위한 기판 온도의 조절
US9177219B2 (en) 2010-07-09 2015-11-03 Asml Netherlands B.V. Method of calibrating a lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product
JP6312834B2 (ja) 2013-12-30 2018-04-18 エーエスエムエル ネザーランズ ビー.ブイ. メトロロジーターゲットの設計のための方法及び装置
US10514614B2 (en) 2015-02-13 2019-12-24 Asml Netherlands B.V. Process variability aware adaptive inspection and metrology
US10502692B2 (en) 2015-07-24 2019-12-10 Kla-Tencor Corporation Automated metrology system selection
US11036146B2 (en) 2015-10-19 2021-06-15 Asml Netherlands B. V. Method and apparatus to reduce effects of nonlinear behavior
CN108475351B (zh) 2015-12-31 2022-10-04 科磊股份有限公司 用于训练基于机器学习的模型的系统和计算机实施方法
EP3352013A1 (en) 2017-01-23 2018-07-25 ASML Netherlands B.V. Generating predicted data for control or monitoring of a production process
EP3547031A1 (en) * 2018-03-29 2019-10-02 ASML Netherlands B.V. Method for evaluating control strategies in a semicondcutor manufacturing process
WO2019191319A1 (en) * 2018-03-30 2019-10-03 Juno Diagnostics, Inc. Deep learning-based methods, devices, and systems for prenatal testing
US11586114B2 (en) * 2018-06-25 2023-02-21 Asml Netherlands B.V. Wavefront optimization for tuning scanner based on performance matching
US10872403B2 (en) * 2018-08-10 2020-12-22 Micron Technology, Inc. System for predicting properties of structures, imager system, and related methods
US11687007B2 (en) * 2019-01-29 2023-06-27 Asml Netherlands B.V. Method for decision making in a semiconductor manufacturing process
EP3994526A1 (en) * 2019-07-03 2022-05-11 ASML Netherlands B.V. Method for applying a deposition model in a semiconductor manufacturing process
CN114222949A (zh) * 2019-08-13 2022-03-22 Asml荷兰有限公司 用于计算特征的建模方法
KR20220073828A (ko) * 2019-11-01 2022-06-03 에이에스엠엘 네델란즈 비.브이. 모델 베이스 정렬들을 위한 기계 학습 기반 이미지 생성
EP3872567A1 (en) * 2020-02-25 2021-09-01 ASML Netherlands B.V. Systems and methods for process metric aware process control
US20230185183A1 (en) * 2020-06-03 2023-06-15 Asml Netherlands B.V. Systems, products, and methods for generating patterning devices and patterns therefor
US20220196580A1 (en) * 2020-12-21 2022-06-23 Globalfoundries U.S. Inc. Defect inspection methods of semiconductor wafers
US20230059313A1 (en) * 2021-08-18 2023-02-23 Applied Materials, Inc. On wafer dimensionality reduction

Also Published As

Publication number Publication date
TWI775350B (zh) 2022-08-21
US20230058166A1 (en) 2023-02-23
CN115398345A (zh) 2022-11-25
EP4127834A1 (en) 2023-02-08
US11740560B2 (en) 2023-08-29
TW202205025A (zh) 2022-02-01
WO2021197730A1 (en) 2021-10-07

Similar Documents

Publication Publication Date Title
KR102296942B1 (ko) 디바이스 제조 프로세스의 수율의 예측 방법
KR102606104B1 (ko) 반도체 제조 공정에서의 의사 결정 방법
TWI764554B (zh) 判定微影匹配效能
US11740560B2 (en) Method for determining an inspection strategy for a group of substrates in a semiconductor manufacturing process
EP3767392A1 (en) Method and apparatus for determining feature contribution to performance
NL2024627A (en) Method for decision making in a semiconductor manufacturing process
CN114008535B (zh) 用于确定特征对性能的贡献的方法和设备
EP3693795A1 (en) Method for decision making in a semiconductor manufacturing process
EP3910417A1 (en) Method for determining an inspection strategy for a group of substrates in a semiconductor manufacturing process
TWI786709B (zh) 判定半導體製造程序中之修正策略之方法及相關設備
NL2024999A (en) Determining lithographic matching performance