KR20210065273A - 낸드 플래시 메모리의 배드 블록 처리 장치 - Google Patents

낸드 플래시 메모리의 배드 블록 처리 장치 Download PDF

Info

Publication number
KR20210065273A
KR20210065273A KR1020190153721A KR20190153721A KR20210065273A KR 20210065273 A KR20210065273 A KR 20210065273A KR 1020190153721 A KR1020190153721 A KR 1020190153721A KR 20190153721 A KR20190153721 A KR 20190153721A KR 20210065273 A KR20210065273 A KR 20210065273A
Authority
KR
South Korea
Prior art keywords
bad block
memory
block
flash memory
bad
Prior art date
Application number
KR1020190153721A
Other languages
English (en)
Inventor
김재관
선쳉시
Original Assignee
유니텍 메모리 테크놀로지 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유니텍 메모리 테크놀로지 리미티드 filed Critical 유니텍 메모리 테크놀로지 리미티드
Priority to KR1020190153721A priority Critical patent/KR20210065273A/ko
Publication of KR20210065273A publication Critical patent/KR20210065273A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0727—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a storage system, e.g. in a DASD or network based storage system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2017—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where memory access, memory control or I/O control functionality is redundant
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/816—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout
    • G11C29/82—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout for an application-specific layout for EEPROMs

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Human Computer Interaction (AREA)
  • Read Only Memory (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 낸드 플래시 메모리의 배드 블록 처리 장치에 관한 것으로, 콘트롤러와 메모리셀부를 포함하는 낸드 플래시 메모리의 배드 블록을 처리하는 장치로서, 메모리블록의 주소와 태그 비트를 저장하는 래지스터와, 상기 래지스터에 저장된 메모리블록의 주소와 태그 비트를 읽어, 배드 블록인 경우 배드 블록 테이블을 작성하고, 작성된 배드 블록 테이블을 램에 저장하는 제어부를 포함한다.

Description

낸드 플래시 메모리의 배드 블록 처리 장치{Bad block processing device for NAND-flash memory}
본 발명은 낸드 플래시 메모리의 배드 블록 처리 장치에 관한 것으로, 더 상세하게는 배드 블록의 처리 속도를 향상시킬 수 있는 낸드 플래시 메모리의 배드 블록 처리 장치에 관한 것이다.
반도체 메모리 장치는 크게 휘발성 반도체 메모리 장치(Volatile semiconductor memory device)와 불휘발성 반도체 메모리 장치(Non-volatile semiconductor memory device)로 구분된다. 휘발성 반도체 메모리 장치는 읽고 쓰는 속도가 빠르지만 외부 전원 공급이 끊기면 저장된 내용이 사라져 버리는 단점이 있다.
반면에 불휘발성 반도체 메모리 장치는 외부 전원 공급이 중단되더라도 그 내용을 보존한다. 그러므로, 불휘발성 반도체 메모리 장치는 전원이 공급되었는지의 여부에 관계없이 보존되어야 할 내용을 기억시키는 데 쓰인다. 불휘발성 반도체 메모리 장치로는 마스크 롬(Mask read-only memory, MROM), 프로그램 가능한 롬(Programmable read-only memory, PROM), 소거 및 프로그램 가능한 롬(Erasable programmable read-only memory, EPROM), 전기적으로 소거 및 프로그램 가능한 롬(Electrically erasable programmable read-only memory, EEPROM) 등이 있다.
일반적으로, MROM, PROM 및 EPROM은 시스템 자체적으로 소거 및 쓰기가 자유롭지 못해 일반 사용자들이 기억 내용을 갱신하기가 용이하지 않다. 이에 반해 EEPROM은 전기적으로 소거 및 쓰기가 가능하기 때문에, 계속적인 갱신이 필요한 시스템 프로그래밍(System programming)이나 보조 기억 장치로의 응용이 확대되고 있다. 특히 플래시(Flash) EEPROM은 기존의 EEPROM에 비해 집적도가 높아, 대용량 보조 기억 장치로의 응용에 매우 유리하다.
플래시 EEPROM 중에서도 낸드형(NAND-type) 플래시 EEPROM(이하, '낸드형 플래시 메모리'라 칭함)은 다른 플래시 EEPROM에 비해 집적도가 매우 높은 장점을 가진다.
일반적으로 플래시 메모리 장치는 정보를 저장할 수 있으며 원할 때 정보를 독출할 수 있는 집적 회로이다. 플래시 메모리 장치는 재기입이 가능한 복수의 메모리 셀들을 포함한다. 메모리 셀들 각각은 1-비트 데이터 또는 멀티-비트 데이터를 저장한다. 플래시 메모리 장치는 점차 고집적화 및 대용량화, 그리고 칩 사이즈의 증가를 통해서 고기능화되고 있다. 그러나 상술한 트렌드(Trend)들에 따라 플래시 메모리 장치의 회로 선폭 감소, 공정의 증가 및 복잡도 증가 등이 수반된다. 이러한 조건들은 칩의 수율을 감소시키는 요인이 되고 있다. 이러한 문제점을 해결하기 위해, 플래시 메모리 장치는 결함이 발생된 메모리 셀을 대체하기 위한 여분의 메모리 셀(Redundant Memory Cell:이하 리던던트 메모리 셀)을 구비하고 있다. 또한, 플래시 메모리 장치는 결함 셀의 어드레스를 리던던트 메모리 셀의 어드레스로 전환하기 위한 수단들을 포함하고 있다.
테스트시 결함이 존재하는 배드 블록(Bad block)이 검출되면, 배드 블록은 결함이 없는 리던던트 블록으로 대체된다. 이러한 배드 블록의 처리에 따라, 배드 블록이 존재하는 플래시 메모리 장치는 양품으로 출시될 수 있다.
그러나 하나의 플래시 메모리 장치에 구비되는 리던던트 블록의 수는 한정되어 있으며, 검출된 배드 블록의 수가 리던던트 블록 수를 초과하는 경우도 배재할 수 없다. 이러한 경우, 생산자는 처음부터 리페어되지 못한 배드 블록의 수의 허용 범위를 사용자에게 공지하고, 리페어되지 않은 배드 블록을 포함하는 플래시 메모리 장치를 공급할 수 있다. 이 경우, 배드 블록의 선택을 차단하기 위해서 컨트롤러 또는 사용자는 배드 블록의 위치를 검색해야 한다. 이하에서는, "배드 블록"은 상술한 리페어되지 못한 결함이 존재하는 블록을 지칭하기로 한다.
도 1은 종래 플래시 메모리의 배드 블록 관리 장치의 블록 구성도이다.
도 1을 참조하면 종래 플래시 메모리 장치의 배드 블록 관리 장치는, 콘트롤러(100)와 메모리셀부(200)를 포함하는 플래시 메모리 장치에서, 콘트롤러(100) 내에 제어부(110)에 의해 제어되어 배드 블록 테이블을 저장하는 램(RAM, 130)을 포함한다.
이하, 상기와 같이 구성되는 종래 플래시 메모리의 배드 블록 관리 장치의 구성과 작용에 대하여 보다 상세히 설명한다.
설명을 위하여 도 2의 종래 배드 블록 처리 순서도를 참조한다.
초기 동작시 콘트롤러(100) 내의 제어부(110)는 메모리셀부(200)의 각 메모리블록(210)들의 첫번째 페이지를 순차적으로 읽어들인다(S20).
읽어온 데이터가 해당 메모리블록(210)의 마지막 주소의 데이터인지 확인하고(S21), 마지막 데이터가 아니면 배드 블록 테이블을 업데이트 한다(S22).
위에서 읽기 동작을 수행한 메모리블록(210)이 마지막 메모리블록(210)인지 확인하여(S23), 마지막 메모리블록(210)이 아닌 경우 주소를 증가시켜 다음 메모리블록(210)의 데이터를 읽는다(S24).
마지막 메모리블록(210)까지 읽은 후에는 배드 블록 테이블의 업데이트를 종료하고(S25), 배드 블록 테이블을 정상 메모리블록(210)에 저장한다.
이와 같은 상태에서 리부트를 수행하면(S27), 상기 콘트롤러(100)의 제어부(110)는 상기 배드 블록 테이블이 저장된 정상 메모리블록(210)에서 배드 블록 테이블을 읽어오고(S28), 배드 블록 테이블을 램(130)에 저장한다.
이후, 램(130)에 저장된 배드 블록 테이블을 이용하여 호스트로부터 데이터의 저장 요청이 있을 때, 해당 배드 블록을 제외한 메모리블록(210)에 데이터를 저장하게 된다.
상기 리부트는 낸드 플래시 메모리를 사용할 때마다 이루어지는 동작이며, 따라서 낸드 플래시 메모리를 사용하는 초기에는 제어부(110)가 어드레스 변환부(120)를 이용하여 정상 메모리블록(210)에 저장된 배드 블록 테이블을 읽어와 램(130)에 저장하는 동작을 반복하게 된다.
이때, 호스트로부터 소거 모드(ERASE MODE) 동작의 요청이 있어도, 배드 블록 테이블을 모두 램(130)에 저장하는 동안에는 소거 동작을 수행할 수 없다.
또한, 리부트 동작마다 배드 블록 테이블을 읽어와 램(130)에 저장하기 때문에 사용자가 느끼는 동작 속도가 저하되는 문제점이 있었다.
즉, 리페어되지 못한 배드 블록으로의 액세스를 사전에 차단하기 위한 배드 브록 테이블을 구성하기 위해서, 플래시 메모리 장치의 모든 메모리 블록들이 검색되어야 하기 때문에 플래시 메모리 제품의 초기 배드 블록 처리에 시간이 많이 소요되는 문제점이 있었다.
또한, 종래에는 배드 블록 테이블을 정상 블록에 저장해야 하기 때문에 메모리의 용량이 실질적으로 감소하게 되는 문제점이 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 플래시 메모리 제품의 초기 배드 블록 처리 시간을 단축할 수 있는 낸드 플래시 메모리의 배드 블록 처리 장치를 제공함에 있다.
또한, 본 발명은 배드 블록 테이블을 메모리 블록에 저장하지 않음으로써, 메모리 용량이 실질적으로 감소하는 것을 방지할 수 있는 낸드 플래시 메모리의 배드 블록 처리 장치를 제공함에 있다.
상기와 같은 과제를 해결하기 위한 본 발명 낸드 플래시 메모리의 배드 블록 처리 장치는, 콘트롤러와 메모리셀부를 포함하는 낸드 플래시 메모리의 배드 블록을 처리하는 장치로서, 메모리블록의 주소와 태그 비트를 저장하는 래지스터와, 상기 래지스터에 저장된 메모리블록의 주소와 태그 비트를 읽어, 배드 블록인 경우 배드 블록 테이블을 작성하고, 작성된 배드 블록 테이블을 램에 저장하는 제어부를 포함한다.
본 발명의 실시예에서, 상기 태그 비트는 메모리블록의 정상 또는 이상을 나타내는 것일 수 있다.
본 발명의 실시예에서, 상기 제어부는, 모든 레지스터의 메모리블록 주소와 태그 비트를 순차적으로 읽어 들이며, 마지막 레지스터까지 수행하였는지 판단하여, 마지막 레지스터까지 수행하였으면, 배드 블록 테이블을 램에 저장할 수 있다.
본 발명은 시스템 레지스터에 메모리 블록의 정보를 저장하고, 그 레지스터에 저장된 메모리 블록의 정보를 읽어와 배드 블록 테이블을 업데이트함으로써, 모든 블록을 읽지 않고도 배드 블록 테이블을 업데이트할 수 있어, 초기 설정에서 배드 블록 처리 속도를 향상시킬 수 있다.
아울러 본 발명은 배드 블록 테이블을 메모리 블록에 저장하지 않음으로써, 메모리의 용량이 실질적으로 감소하는 것을 방지할 수 있는 효과가 있다.
도 1은 종래 낸드 플래시 메모리의 배드 블록 처리 장치 구성도이다.
도 2는 도 1의 동작 순서도이다.
도 3은 본 발명 낸드 플래시 메모리의 배드 블록 처리 장치의 구성도이다.
도 4는 도 3의 동작 순서도이다.
이하, 본 발명 낸드 플래시 메모리의 배드 블록 처리 장치에 대하여 첨부한 도면을 참조하여 상세히 설명한다.
본 발명의 실시 예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해 제공되는 것이며, 아래에 설명되는 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시 예들로 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 발명을 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 사용된 용어는 특정 실시 예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는"포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.　
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역 및/또는 부위들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부위들은 이들 용어에 의해 한정되지 않음은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역 또는 부위를 다른 부재, 영역 또는 부위와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역 또는 부위는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역 또는 부위를 지칭할 수 있다.
이하, 본 발명의 실시 예들은 본 발명의 실시 예들을 개략적으로 도시하는 도면들을 참조하여 설명한다. 도면들에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시 예는 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조상 초래되는 형상의 변화를 포함하여야 한다.
도 3은 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리의 배드 블록 처리 장치의 구성도이다.
도 3을 참조하면 본 발명의 바람직한 실시예에 따른 낸드 플래시 메모리의 배드 블록 처리 장치는, 콘트롤러(10)와 메모리셀부(20)를 포함하는 플래시 메모리 장치에서, 콘트롤러(10) 내에 제어부(110)에 의해 제어되어 배드 블록 테이블을 저장하는 램(RAM, 130)을 포함하며, 상기 메모리셀부(20)에 마련되어 블록 정보를 저장하는 레지스터(22)를 포함한다.
이하, 상기와 같이 구성되는 본 발명 낸드 플래시 메모리의 배드 블록 처리 장치의 구성과 작용에 대하여 보다 상세히 설명한다.
도 4는 본 발명 낸드 플래시 메모리의 배드 블록 처리 장치의 동작 순서도로서, 이를 참조하여 구체적으로 설명한다.
먼저, S41단계와 같이 낸드 플래시 메모리의 초기 배드 블록 설정시 콘트롤러(10)의 제어부(11)는 어드레스 변환부(12)를 통해 메모리셀부(20)의 레지스터(22)에서 블록 정보를 읽어온다.
상기 레지스터(22)에는 배드 블록의 어드레스 값과 정상 또는 이상을 나타내는 태그 비트가 저장되어 있다.
그 다음, S42단계와 같이 제어부(11)는 읽어온 값이 배드 블록인지 판단한다.
이때의 판단은 태그 비트를 이용하여 할 수 있다.
그 다음, S43단계와 같이 상기 S42단계의 판단결과 배드 블록이면 배드 블록 테이블을 업데이트한다.
그 다음, S44단계와 같이 상기 S42단계의 판단결과 배드 블록이 아니면 마지막 레지스터까지 읽었는지 확인한다.
마지막 레지스터까지 읽지 않았으면, S45단계와 같이 레지스터 주소를 증가시키고, 다시 마지막 레지스터까지 읽고, 배드 블록 테이블을 업데이트한다.
그 다음, S44단계의 판단결과 마지막 레지스터까지 수행하였으면, S46단계와 같이 배드 블록 테이블을 램(13)에 저장한다.
이와 같이 본 발명은 메모리블록(21)을 직접 읽어 배드 블록 테이블을 작성하지 않고, 메모리블록 정보와 태그 비트를 저장하는 레지스터(22)를 읽기 때문에 초기 배드 블록 테이블의 작성 시간을 단축할 수 있다.
본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정, 변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
10:콘트롤러 11:제어부
12:어드레스 변환부 13:램
20:메모리셀부 21:메모리블록
22:레지스터

Claims (3)

  1. 콘트롤러와 메모리셀부를 포함하는 낸드 플래시 메모리의 배드 블록을 처리하는 장치로서,
    메모리블록의 주소와 태그 비트를 저장하는 래지스터와,
    상기 래지스터에 저장된 메모리블록의 주소와 태그 비트를 읽어, 배드 블록인 경우 배드 블록 테이블을 작성하고, 작성된 배드 블록 테이블을 램에 저장하는 제어부를 포함하는 낸드 플래시 메모리의 배드 블록 처리 장치.
  2. 제1항에 있어서,
    상기 태그 비트는,
    메모리블록의 정상 또는 이상을 나타내는 것을 특징으로 하는 낸드 플래시 메모리의 배드 블록 처리 장치.
  3. 제1항에 있어서,
    상기 제어부는,
    모든 레지스터의 메모리블록 주소와 태그 비트를 순차적으로 읽어 들이며, 마지막 레지스터까지 수행하였는지 판단하여, 마지막 레지스터까지 수행하였으면, 배드 블록 테이블을 램에 저장하는 것을 특징으로 하는 낸드 플래시 메모리의 배드 블록 처리 장치.
KR1020190153721A 2019-11-26 2019-11-26 낸드 플래시 메모리의 배드 블록 처리 장치 KR20210065273A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190153721A KR20210065273A (ko) 2019-11-26 2019-11-26 낸드 플래시 메모리의 배드 블록 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190153721A KR20210065273A (ko) 2019-11-26 2019-11-26 낸드 플래시 메모리의 배드 블록 처리 장치

Publications (1)

Publication Number Publication Date
KR20210065273A true KR20210065273A (ko) 2021-06-04

Family

ID=76391502

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190153721A KR20210065273A (ko) 2019-11-26 2019-11-26 낸드 플래시 메모리의 배드 블록 처리 장치

Country Status (1)

Country Link
KR (1) KR20210065273A (ko)

Similar Documents

Publication Publication Date Title
JP4844639B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP5996838B2 (ja) メモリリマップ情報を記憶する不揮発性メモリ
KR100918299B1 (ko) 배드 블록 정보를 저장하지 않는 행 디코더를 갖는 플래시메모리 장치 및 그것의 제어 방법
JP4058322B2 (ja) メモリカード
US8051270B2 (en) Memory controller, nonvolatile storage device, nonvolatile storage system, and memory control method
US9213630B2 (en) Non-volatile memory devices and control and operation thereof
US8738867B2 (en) Memory system
KR20060012696A (ko) 불량 블록 관리 기능을 가지는 플레시 메모리 장치 및플레시 메모리 장치의 불량 블록 관리 방법.
KR20080101951A (ko) 고속으로 배드 블록을 검색하는 플래시 메모리 시스템 및그것의 배드 블록 관리 방법
JP4666081B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2020086739A (ja) メモリコントローラ及びこれを備えるフラッシュメモリシステム
JP2007094921A (ja) メモリカードとその制御方法
CN111221750A (zh) 固态储存装置的数据处理方法
KR100923989B1 (ko) 배드 블록을 리맵핑하는 플래시 메모리 장치 및 그것의배드 블록의 리맵핑 방법
KR20210065273A (ko) 낸드 플래시 메모리의 배드 블록 처리 장치
JP2007122640A (ja) 記憶装置
CN110633056B (zh) 在操作系统层面的Flash芯片的页面管理方法及存储设备
JP2008112455A (ja) メモリカード
JP4641034B2 (ja) 不揮発性記憶システム
JP4952742B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP4569554B2 (ja) メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法
JP2006048746A (ja) メモリカード
JP2012033045A (ja) 電子機器およびデータ読み出し方法
JP4684587B2 (ja) メモリカード
JP2022040856A (ja) メモリ制御装置及びメモリ制御方法