KR20210060272A

KR20210060272A - 유연한 기판의 3차원 구조물 기반의 신경전극 및 이의 제조 방법

Info

Publication number: KR20210060272A
Application number: KR1020190148128A
Authority: KR
Inventors: 김소희; 강유나; 김남주
Original assignee: 재단법인대구경북과학기술원
Priority date: 2019-11-18
Filing date: 2019-11-18
Publication date: 2021-05-26
Also published as: KR102411960B1; US20220339431A1; WO2021101125A2; WO2021101125A3

Abstract

본 발명의 일 실시 예는 3차원 구조를 이용하여 대상체와의 밀착력을 향상시킨 유연한 신경 전극을 제공한다. 본 발명의 실시 예에 따른 유연한 기판의 3차원 구조물 기반의 신경전극은, 고분자 물질로 형성되고 유연하며 베이스 기능을 수행하는 제1폴리머층; 제1폴리머층 표면의 일 부위 상에 적어도 하나 이상 형성되고 3차원 구조를 형성하는 포토레지스트부; 제1폴리머층 표면의 나머지 부위와 포토레지스트부 상에 형성되며, 포토레지스트부에 의한 돌출부를 구비하는 제2폴리머층; 제2폴리머층 표면과 돌출부의 표면 상에 금속 박막이 패터닝되어 형성되는 금속박막층; 및 제2폴리머층의 표면과 금속박막층 상에 형성되어 커버 기능을 수행하며, 돌출부의 말단에 형성된 금속박막층의 일 부위가 외부로 노출되도록 타공된 측정홀을 구비하는 제3폴리머층;을 포함한다.

Description

유연한 기판의 3차원 구조물 기반의 신경전극 및 이의 제조 방법 {NEURAL ELECTRODE WITH 3D STRUCTURE OF FLEXIBLE SUBSTRATE, AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 유연한 기판의 3차원 구조물을 이용하여 원하는 부위의 밀착력을 선택적으로 향상시킨 신경전극 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는, 3차원 구조를 이용하여 대상체와의 밀착력을 향상시킨 유연한 신경 전극에 관한 것이다.

뇌의 신경 세포나 말초신경으로부터 신경신호를 측정하거나 자극을 주는 평면형 신경전극은, 뇌의 표면에 얹거나 말초신경을 감싸는 형태로 형성된다. 이러한 평면형 전극은 굴곡이 많은 표면이나 복잡한 형상의 표면에서 적용되기 때문에, 관련 기술분야에서 밀착성과 관련된 사항이 중요한 이슈이다. 이에 따라, 평면형 전극과 대상체의 밀착성을 높이기 위해서 전극의 기판을 박막 정도의 두께로 얇게 만들거나 기판의 소재를 유연한 폴리머 재질로 만드는 연구 개발이 지속되고 있다.

하지만, 종래기술을 이용하는 경우, 유연한 평면형 전극이 폴리머 기판 및 메탈의 증착과 패터닝 공정에 의해 2차원에 한정됨으로써, 3차원 구조의 굴곡을 가진 대상체에 2차원의 전극을 완벽하게 밀착시키기에는 한계점이 있다.

대한민국 등록특허 제10-1452908호(발명의 명칭: ３차원 신경 전극의 제조 방법 및 제조 장치)에서는, 평면형 신경 전극의 하부에 위치하는 하판, 상기 평면형 신경 전극의 상부에 위치하는 상판 및 상기 상판 및 상기 하판에 연결되어 상기 상판 및 상기 하판에 열 또는 압력을 가하는 열압력부를 포함하며, 상기 상판과 상기 하판 중 어느 하나는 양각의 형태인 볼록부를 포함하고 다른 하나는 음각의 형태인 오목부를 포함하는 3차원 신경 전극이 개시되어 있다.

대한민국 등록특허 제10-1452908호

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은, 대상체와의 선택적 밀착력을 향상시킨 유연한 평면형 신경 전극을 제공하는 것이다.

그리고, 본 발명의 목적은, 3차원의 구조체가 형성된 신경 전극을 제공하며, 이와 같은 3차원의 구조체 형성이 단순한 공정에 의해 수행되도록 하는 것이다.

본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은, 고분자 물질로 형성되고 유연하며 베이스 기능을 수행하는 제1폴리머층; 상기 제1폴리머층 표면의 일 부위 상에 적어도 하나 이상 형성되고 3차원 구조를 형성하는 포토레지스트부; 상기 제1폴리머층 표면의 나머지 부위와 상기 포토레지스트부 상에 형성되며, 상기 포토레지스트부에 의한 돌출부를 구비하는 제2폴리머층; 상기 제2폴리머층 표면과 상기 돌출부의 표면 상에 금속 박막이 패터닝되어 형성되는 금속박막층; 및 상기 제2폴리머층의 표면과 상기 금속박막층 상에 형성되어 커버 기능을 수행하며, 상기 돌출부의 말단에 형성된 상기 금속박막층의 일 부위가 외부로 노출되도록 타공된 측정홀을 구비하는 제3폴리머층;을 포함한다.

본 발명의 실시 예에 있어서, 상기 제1폴리머층은 웨이퍼 상에 형성될 수 있다.

본 발명의 실시 예에 있어서, 상기 제1폴리머층, 상기 제2폴리머층 또는 상기 제3폴리머층 중 선택되는 하나 이상의 층은 증착으로 형성될 수 있다.

본 발명의 실시 예에 있어서, 상기 제1폴리머층, 상기 제2폴리머층 또는 상기 제3폴리머층 중 선택되는 하나 이상의 층은 페럴린(parylene)으로 형성될 수 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은, 웨이퍼를 마련하고 상기 웨이퍼의 표면 상에 희생층을 증착시킨 후, 상기 희생층의 표면 상에 상기 제1폴리머층을 증착 형성시키는 제1단계; 상기 제1폴리머층 표면의 일 부위 상에 상기 포토레지스트부를 패터닝 및 리플로우하여 3차원 구조를 형성하는 제2단계; 상기 제1폴리머층 표면의 나머지 부위와 상기 포토레지스트부 상에 상기 제2폴리머층을 증착 형성하는 제3단계; 상기 제2폴리머층 표면과 상기 돌출부의 표면 상에 금속 박막을 증착시켜 패터닝함으로써 상기 금속박막층을 증착 형성하는 제4단계; 및 상기 제2폴리머층의 표면과 상기 금속박막층 상에 상기 제3폴리머층을 증착 형성하고 상기 측정홀의 형성을 위해 상기 제3폴리머층의 일 부위를 식각하는 제5단계;를 포함한다.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은, 고분자 물질로 형성되고 유연하며 베이스 기능을 수행하는 제1폴리머층; 상기 제1폴리머층 표면의 일 부위 상에 적어도 하나 이상 형성되고 3차원 구조를 형성하는 포토레지스트부; 상기 제1폴리머층 표면의 나머지 부위와 상기 포토레지스트부 상에 형성되며, 상기 포토레지스트부에 의한 돌출부를 구비하는 제2폴리머층; 상기 제2폴리머층 표면의 일 부위와 상기 돌출부의 표면 상에 금속 박막이 패터닝되어 형성되는 금속박막층; 상기 제2폴리머층의 표면과 상기 금속박막층 상에 형성되어 커버 기능을 수행하며, 상기 돌출부의 말단에 형성된 상기 금속박막층의 일 부위가 외부로 노출되도록 타공된 측정홀을 구비하는 제3폴리머층; 및 상기 제1폴리머층과 상기 제2폴리머층을 관통하여 상기 금속박막층과 접촉하며, 외부 단자와 연결되는 전도부;를 포함한다.

본 발명의 실시 예에 있어서, 상기 전도부는 전도성 에폭시로 형성될 수 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은, 웨이퍼를 마련하고 상기 웨이퍼의 표면 상에 희생층을 증착시킨 후, 상기 희생층의 표면 상에 상기 제1폴리머층을 증착 형성시키는 제1단계; 상기 제1폴리머층 표면의 일 부위 상에 상기 포토레지스트부를 패터닝 및 리플로우하여 3차원 구조를 형성하는 제2단계; 상기 제1폴리머층 표면의 나머지 부위와 상기 포토레지스트부 상에 상기 제2폴리머층을 증착 형성하는 제3단계; 상기 제2폴리머층의 표면 일 부위와 상기 돌출부의 표면 상에 금속 박막을 증착시켜 패터닝함으로써 타공 부위를 구비한 상기 금속박막층을 증착 형성하는 제4단계; 상기 제2폴리머층의 표면과 상기 금속박막층 상에 상기 제3폴리머층을 증착 형성하고 상기 측정홀의 형성을 위해 상기 제3폴리머층의 일 부위를 식각하는 제5단계; 상기 금속박막층의 타공 부위를 기준으로, 상기 제1폴리머층과 상기 제2폴리머층 및 상기 제3폴리머층에 대한 타공을 수행하여, 관통홀을 형성하는 제6단계; 및 상기 웨이퍼 및 상기 희생층을 분리 제거하고, 상기 관통홀을 따라 형성되며 상기 금속박막층과 접촉하는 상기 전도부를 형성하는 제7단계;를 포함한다.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은, 고분자 물질로 형성되고 유연하며 베이스 기능을 수행하고, 타공된 적어도 하나 이상의 연결홀을 구비하는 제1폴리머층; 상기 연결홀과 상기 제1폴리머층의 표면에서 상기 연결홀에 인접한 일 부위 상에 금속 박막이 패터닝되어 형성되는 제1금속박막층; 상기 제1금속박막층의 표면 상에 형성되고 3차원 구조를 형성하는 포토레지스트부; 상기 포토레지스트부 상에 금속 박막으로 형성되고, 상기 제1금속박막층과 연결되는 제2금속박막층; 상기 제1금속박막층, 상기 제2금속박막층 및 상기 제1폴리머층 표면의 나머지 부위 상에 형성되어 커버 기능을 수행하며, 상기 포토레지스트부의 말단에 위치하는 상기 제2금속박막층의 일 부위가 외부로 노출되도록 타공된 측정홀을 구비하는 제2폴리머층; 및 상기 연결홀에 인입되어 상기 제1금속박막층과 접촉하며, 외부 단자와 연결되는 전도부;를 포함한다.

본 발명의 실시 예에 있어서, 상기 제1폴리머층 또는 상기 제2폴리머층은 증착으로 형성될 수 있다.

본 발명의 실시 예에 있어서, 상기 제1폴리머층 또는 상기 제2폴리머층은 페럴린(parylene)으로 형성될 수 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 구성은, 웨이퍼를 마련하고 상기 웨이퍼의 표면 상에 희생층을 증착시킨 후, 상기 희생층의 표면 상에 상기 제1폴리머층을 패터닝 증착 형성시켜, 상기 제1폴리머층에 상기 연결홀을 구비시키는 제1단계; 상기 연결홀에 임시인입체를 인입시켜 채운 후, 상기 연결홀과 상기 제1폴리머층의 표면에서 상기 연결홀에 인접한 일 부위 상에 금속 박막을 패터닝하여 상기 제1금속박막층을 형성하는 제2단계; 상기 제1금속박막층의 표면 상에 3차원의 포토레지스트 구조체를 형성하여 상기 포토레지스트부를 패터닝 및 리플로우하는 제3단계; 상기 포토레지스트부 상에 금속 박막을 패터닝하여 상기 제2금속박막층을 형성하고, 상기 제1금속박막층와 상기 제2금속박막층을 연결시키는 제4단계; 상기 제1금속박막층, 상기 제2금속박막층 및 상기 제1폴리머층 표면의 나머지 부위 상에 상기 제2폴리머층을 증착 형성하고 상기 측정홀의 형성을 위해 상기 제2폴리머층의 일 부위를 식각하는 제5단계; 상기 웨이퍼 및 상기 희생층을 분리 제거하는 제6단계; 및 상기 연결홀에 인입되어 있던 상기 임시인입체를 제거하고, 상기 연결홀에 인입되어 상기 제1금속박막층과 접촉하는 상기 전도부를 형성하는 제7단계;를 포함한다.

상기와 같은 구성에 따른 본 발명의 효과는, 3차원 형상으로 전극이 형성되어 신경전극과 대상체의 밀착력을 향상시킬 수 있다는 것이다.

또한, 본 발명의 효과는, 포토레지스트부의 형성에 의한 각각의 3차원 구조체의 돌출 높이를 각각 상이하게 형성함으로써, 신경전극의 형상을 다변화시킬 수 있다는 것이다.

그리고, 본 발명의 효과는, 고분자 물질과 금속을 순차적으로 적층시키고, 추가적으로 식각 공정 등만 수행하며, 별도의 절연 공정이 생략되어, 제작 방법이 간단하고 구조의 변경이 용이할 수 있다는 것이다.

본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 상세한 설명 또는 특허청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.

도 1은 본 발명의 제1실시 예에 따른 신경전극의 외부 사시도와 내부 구성도이다.
도 2는 본 발명의 제1실시 예에 따른 신경전극의 외부 평면도와 내부 구성에 대한 평면도이다.
도 3은 본 발명의 제1실시 예에 따른 신경전극의 제조 공정에 대한 단면도이다.
도 4는 본 발명의 제1실시 예에 따른 신경전극의 이미지이다.
도 5는 본 발명의 제2실시 예에 따른 신경전극의 제조 공정에 대한 단면도이다.
도 6은 본 발명의 제3실시 예에 따른 신경전극의 제조 공정에 대한 단면도이다.

이하에서는 첨부한 도면을 참조하여 본 발명을 설명하기로 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 따라서 여기에서 설명하는 실시 예로 한정되는 것은 아니다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

명세서 전체에서, 어떤 부분이 다른 부분과 "연결(접속, 접촉, 결합)"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 부재를 사이에 두고 "간접적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 구비할 수 있다는 것을 의미한다.

본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.

본 발명은 뇌의 신경 세포나 말초신경으로부터 신경신호를 측정하거나 자극을 주는 신경전극에 관한 것으로써, 뇌 등 신경세포가 존재하는 기관의 표면에 얹거나 말초신경을 감싸는 형태로 형성될 수 있다. 즉, 이용되는 대상체는 뇌, 안구, 말초신경 등일 수 있다. 이하 첨부된 도면을 참고하여 본 발명에 대하여 상세히 설명하기로 한다.

먼저, 본 발명의 제1실시 예에 따른 신경전극에 대해 설명하기로 한다.

도 1은 본 발명의 제1실시 예에 따른 신경전극의 외부 사시도와 내부 구성도이며, 도 2는 본 발명의 제1실시 예에 따른 신경전극의 외부 평면도와 내부 구성에 대한 평면도이다. 그리고, 도 3은 본 발명의 제1실시 예에 따른 신경전극의 제조 공정에 대한 단면도이며, 도 4는 본 발명의 제1실시 예에 따른 신경전극의 이미지이다.

도 1의 (a)는 본 발명의 제1실시 예에 따른 신경전극의 외부 사시도이고, 도 1의 (b)는 본 발명의 제1실시 예에 따른 신경전극에서 제3폴리머층(330)이 제외된 사항에 대한 내부 구성도이다. 그리고, 도 2의 (a)는 본 발명의 제1실시 예에 따른 신경전극의 외부 평면도이고, 도 2의 (b)는 본 발명의 제1실시 예에 따른 신경전극에서 제3폴리머층(330)이 제외된 사항에 대한 내부 평면도이다. 도 3에 대해서는 하기의 제조 방법에서 상세히 설명하기로 한다.

도 1 내지 도 4에서 보는 바와 같이, 본 발명의 제1실시 예에 따른 신경전극은, 고분자 물질로 형성되고 유연하며 베이스 기능을 수행하는 제1폴리머층(310); 제1폴리머층(310) 표면의 일 부위 상에 적어도 하나 이상 형성되고 3차원 구조를 형성하는 포토레지스트부(100); 제1폴리머층(310) 표면의 나머지 부위와 포토레지스트부(100) 상에 형성되며, 포토레지스트부(100)에 의한 돌출부(321)를 구비하는 제2폴리머층(320); 제2폴리머층(320) 표면과 돌출부(321)의 표면 상에 금속 박막이 패터닝되어 형성되는 금속박막층(200); 및 제2폴리머층(320)의 표면과 금속박막층(200) 상에 형성되어 커버 기능을 수행하며, 돌출부(321)의 말단에 형성된 금속박막층(200)의 일 부위가 외부로 노출되도록 타공된 측정홀(340)을 구비하는 제3폴리머층(330);을 포함한다.

제1폴리머층(310), 제2폴리머층(320) 또는 제3폴리머층(330) 중 선택되는 하나 이상의 층은 페럴린(parylene)으로 형성될 수 있다. 페럴린은 파라크실렌 중합으로 획득되는 플라스틱으로써 인체에 무해하며, 종래기술의 페럴린 코팅(Parylene Coating) 장비를 이용하여 소정의 표면에 페럴린 코팅을 수행하는 경우, 코팅 대상체에 마이크로미터(㎛) 두께 단위로 증착, 고분자 코팅될 수 있다. 페럴린 코팅(Parylene Coating) 장비는 종래기술에 해당하므로, 이를 이용한 상세한 사항에 대해서는 생략하기로 한다.

본 발명의 실시 예에서는 제1폴리머층(310), 제2폴리머층(320) 또는 제3폴리머층(330) 중 선택되는 하나 이상의 층이 페럴린(parylene)으로 형성된다고 설명하고 있으나, 반드시 이에 한정되는 것은 아니고, 인체에 무해하며 마이크로미터(㎛) 또는 나노미터(nm) 단위의 두께로 코팅층 형성이 가능한 소재는 모두 이용될 수 있다.

포토레지스트부(100)는 광에 노출됨으로써 약품에 대한 내성이 변화하는 고분자 재료인 포토레지스트로 형성될 수 있으며, 포토레지스트를 제1폴리머층(310)에 패터닝하여 포토레지스트의 3차원 구조체를 패터닝하고, 포토레지스트 리플로우 장치를 이용하여 포토레지스트의 3차원 구조체를 리플로우함으로써 포토레지스트부(100)를 형성할 수 있다. 포토레지스트 리플로우 장치는 종래기술에 해당하므로, 이를 이용한 상세한 사항에 대해서는 생략하기로 한다.

제1폴리머층(310), 제2폴리머층(320) 또는 제3폴리머층(330) 중 선택되는 하나 이상의 층은 증착으로 형성될 수 있다. 구체적으로, 제1폴리머층(310), 제2폴리머층(320) 또는 제3폴리머층(330) 중 선택되는 하나 이상의 층은 화학 증착에 의해 형성될 수 있다. 그리고, 상기와 같이, 각각의 층이 페럴린(parylene)으로 형성되는 경우, 페럴린 코팅(Parylene Coating) 장비를 이용하여 각각의 층을 화학 증착 시킴으로써, 각각의 층이 형성될 수 있다.

금속박막층(200)은 금(Au), 백금(Pt), 이리듐(Ir) 및 산화이리듐(IrOx)으로 이루어진 군에서 선택되는 하나 이상의 물질로 형성될 수 있다. 금속박막층(200)은 제2폴리머층(320)의 표면과 돌출부(321)의 표면 상에 증착되어 형성될 수 있으며, 스퍼터링(sputtering) 공정 또는 화학 기상 증착(CVD) 공정에 의해 증착될 수 있다.

금속박막층(200)은, 돌출부(321)의 말단과 돌출부(321)의 몸체 표면을 따라 형성되는 측정박막(201) 및, 측정박막(201)과 연결되고 제2폴리머층(320)의 표면을 따라 형성되며 외부 단자와 연결되는 트랜스미션라인(202),을 구비할 수 있다. 측정홀(340)을 통해 노출되는 측정박막(201)의 일 부위가 대상체와 접촉될 수 있다.

측정박막(201)은 측정홀(340)을 통해 외부로 노출되어 대상체와 접촉될 수 있다. 그리고, 복수 개의 포토레지스트부(100)에 의해 복수 개의 돌출부(321)가 형성되는 경우, 복수 개의 측정박막(201) 각각이 돌출부(321)의 말단과 몸체 표면에 형성되고, 복수 개의 측정박막(201) 각각과 연결되는 트랜스미션라인(202)이 복수 개 형성되어 제2폴리머층(320)의 표면을 따라 배치되고, 각각의 트랜스미션라인(202)이 외부 단자와 연결될 수 있다. 트랜스미션라인(202)을 통해 외부 단자와 측정박막(201) 간 전기 신호 교환이 수행될 수 있다.

제1폴리머층(310)은 웨이퍼(510)(wafer) 상에 형성될 수 있다. 여기서, 제1폴리머층(310)과 웨이퍼(510) 사이에는 희생층(520)이 형성될 수 있다. 희생층(520)은, 제1폴리머층(310)과 웨이퍼(510) 사이에 형성되며, 선택적으로 제거가 가능하여 제1폴리머층(310)으로부터 웨이퍼(510)가 분리되도록 하는 기능을 수행할 수 있다. 희생층(520)으로는 물이나 아세톤, 톨루엔과 같은 유기용매에만 선택적으로 용해되는 폴리비닐알콜(PVA), 폴리메틸메타크릴레이트(PMMA), 폴리스티렌(PS) 등과 같은 물질이 이용될 수 있다.

이하, 본 발명의 제1실시 예에 따른 신경전극의 제조 방법에 대해 설명하기로 한다. 도 3의 (a)는 웨이퍼(510), 희생층(520) 및 제1폴리머층(310)이 순차적으로 적층된 사항에 대한 단면도이고, 도 3의 (b)는 제1폴리머층(310) 표면 상에 포토레지스트부(100)가 형성된 사항에 대한 단면도이다. 또한, 도 3의 (c)는 제1폴리머층(310) 표면과 포토레지스트부(100) 상에 제2폴리머층(320)이 형성된 후 제2폴리머층(320)의 표면과 돌출부(321)의 표면에 금속박막층(200)이 형성된 사항에 대한 단면도이다. 그리고, 도 3의 (d)는 제2폴리머층(320)의 표면과 금속박막층(200) 상에 제3폴리머층(330)이 형성된 사항에 대한 단면도이다.

먼저, 도 3의 (a)에서 보는 바와 같이, 제1단계에서, 웨이퍼(510)를 마련하고 웨이퍼(510)의 표면 상에 희생층(520)을 증착시킨 후, 희생층(520)의 표면 상에 제1폴리머층(310)을 증착 형성시킬 수 있다. 여기서, 증착 형성된다는 것은 하나의 레이어를 형성한다는 것일 수 있다. 이하, 동일하다.

다음으로, 도 3의 (b)에서 보는 바와 같이, 제2단계에서, 제1폴리머층(310) 표면의 일 부위 상에 포토레지스트부(100)를 패터닝 및 리플로우하여 3차원 구조를 형성할 수 있다. 그리고, 도 3의 (c)에서 보는 바와 같이, 제3단계에서, 제1폴리머층(310) 표면의 나머지 부위와 포토레지스트부(100) 상에 제2폴리머층(320)을 증착 형성할 수 있으며, 제4단계에서, 제2폴리머층(320) 표면과 돌출부(321)의 표면 상에 금속 박막을 증착시켜 패터닝함으로써 금속박막층(200)을 증착 형성할 수 있다.

이어서, 도 3의 (d)에서 보는 바와 같이, 제5단계에서, 제2폴리머층(320)의 표면과 금속박막층(200) 상에 제3폴리머층(330)을 증착 형성하고 측정홀(340)의 형성을 위해 제3폴리머층(330)의 일 부위를 식각할 수 있다. 상기와 같이, 제3폴리머층(330)의 일 부위를 식각(에칭, etching)하여 타공함으로써 측정홀(340)이 형성될 수 있으며, 제3폴리머층(330)의 일 부위 식각을 위해 미세 패터닝이 가능한 건식 식각이 이용될 수 있다. 다만, 이에 한정되는 것은 아니며, 습식 식각이 이용될 수도 있다. 마지막으로, 상기된 제5단계 이후, 희생층(520)이 제거됨으로써, 제1폴리머층(310)으로부터 웨이퍼(510)가 분리될 수 있다. 여기서, 유기용매를 이용하여 희생층(520)을 용해시킴으로써 희생층(520)을 제거할 수 있다.

이하, 본 발명의 제2실시 예에 따른 신경전극에 대해 설명하기로 한다. 도 5는 본 발명의 제2실시 예에 따른 신경전극의 제조 공정에 대한 단면도이다. 여기서, 도 5의 (a)는 웨이퍼(510), 희생층(520) 및 제1폴리머층(310)이 순차적으로 적층된 사항에 대한 단면도이고, 도 5의 (b)는 제1폴리머층(310) 표면 상에 포토레지스트부(100)가 형성된 사항에 대한 단면도이다. 또한, 도 5의 (c)는 제1폴리머층(310) 표면과 포토레지스트부(100) 상에 제2폴리머층(320)이 형성된 후 제2폴리머층(320) 표면의 일 부위와 돌출부(321)의 표면에 금속박막층(200)이 형성된 사항에 대한 단면도이다. 그리고, 도 5의 (d)는 제2폴리머층(320)의 표면과 금속박막층(200) 상에 제3폴리머층(330)이 형성된 사항에 대한 단면도이다. 다음으로, 도 5의 (e)는 제1폴리머층(310), 제2폴리머층(320), 금속박막층(200) 및 제3폴리머층(330)을 타공하여 관통홀(350)을 형성하고, 관통흘을 통과하는 전도부(410)가 형성된 사항에 대한 단면도이다.

도 5의 (e)에서 보는 바와 같이, 본 발명의 제2실시 예에 따른 신경전극은, 고분자 물질로 형성되고 유연하며 베이스 기능을 수행하는 제1폴리머층(310); 제1폴리머층(310) 표면의 일 부위 상에 적어도 하나 이상 형성되고 3차원 구조를 형성하는 포토레지스트부(100); 제1폴리머층(310) 표면의 나머지 부위와 포토레지스트부(100) 상에 형성되며, 포토레지스트부(100)에 의한 돌출부(321)를 구비하는 제2폴리머층(320); 제2폴리머층(320) 표면의 일 부위와 돌출부(321)의 표면 상에 금속 박막이 패터닝되어 형성되는 금속박막층(200); 제2폴리머층(320)의 표면과 금속박막층(200) 상에 형성되어 커버 기능을 수행하며, 돌출부(321)의 말단에 형성된 금속박막층(200)의 일 부위가 외부로 노출되도록 타공된 측정홀(340)을 구비하는 제3폴리머층(330); 및 제1폴리머층(310)과 제2폴리머층(320)을 관통하여 금속박막층(200)과 접촉하며, 외부 단자와 연결되는 전도부(410);를 포함한다.

여기서, 제1폴리머층(310)과 제2폴리머층(320) 뿐만 아니라, 금속박막층(200)과 제3폴리머층(330)도 타공되어 관통홀(350)이 형성되며, 관통홀(350) 내부로 전도부(410)가 인입되어 형성됨으로써, 전도부(410)와 금속박막층(200)이 접촉될 수 있다. 도 5의 (c)와 (d)에서 보는 바와 같이, 관통홀(350)의 형성을 위해 제1폴리머층(310), 제2폴리머층(320), 금속박막층(200) 및 제3폴리머층(330) 각각은 타공 부위를 구비할 수 있고, 이 때, 제3폴리머층(330)의 타공 부위를 다른 층의 타공 부위의 직경 보다 크게 형성함으로써, 금속박막층(200)와 전도부(410)의 접촉 면적을 최대화하고, 금속박막층(200)과 외부 단자 간 전기 신호 교환 효율이 극대화될 수 있다.

금속박막층(200)은 금(Au) 또는 백금(Pt)으로 형성될 수 있다. 금속박막층(200)은 제2폴리머층(320) 표면의 일 부위와 돌출부(321)의 표면 상에 증착되어 형성될 수 있으며, 스퍼터링(sputtering) 공정 또는 화학 기상 증착(CVD) 공정에 의해 증착될 수 있다.

금속박막층(200)은, 돌출부(321)의 말단과 돌출부(321)의 몸체 표면을 따라 형성되는 측정박막(201) 및, 측정박막(201)과 연결되고 돌출부(321)와 인접한 제2폴리머층(320)의 표면 일 부위에 형성되며 관통홀(350)에 의한 타공 부위를 구비하는 접합박막(203),을 구비할 수 있다. 측정홀(340)을 통해 노출되는 측정박막(201)의 일 부위가 대상체와 접촉될 수 있다.

측정박막(201)은 측정홀(340)을 통해 외부로 노출되어 대상체와 접촉될 수 있다. 그리고, 복수 개의 포토레지스트부(100)에 의해 복수 개의 돌출부(321)가 형성되는 경우, 복수 개의 측정박막(201) 각각이 돌출부(321)의 말단과 몸체 표면에 형성되고, 복수 개의 측정박막(201) 각각과 연결되는 접합박막(203)이 복수 개 형성될 수 있다. 그리고, 접합박막(203)은 관통홀(350)에 인입되어 형성되는 전도부(410)와 접촉하게 되고, 전도부(410)가 외부 단자와 연결될 수 있다. 접합박막(203)과 전도부(410)를 통해 외부 단자와 측정박막(201) 간 전기 신호 교환이 수행될 수 있다.

제1폴리머층(310)은 웨이퍼(510) 상에 형성될 수 있다. 여기서, 제1폴리머층(310)과 웨이퍼(510) 사이에는 희생층(520)이 형성될 수 있다. 희생층(520)은, 제1폴리머층(310)과 웨이퍼(510) 사이에 형성되며, 선택적으로 제거가 가능하여 제1폴리머층(310)으로부터 웨이퍼(510)가 분리되도록 하는 기능을 수행할 수 있다. 희생층(520)으로는 물이나 아세톤, 톨루엔과 같은 유기용매에만 선택적으로 용해되는 폴리비닐알콜(PVA), 폴리메틸메타크릴레이트(PMMA), 폴리스티렌(PS) 등과 같은 물질이 이용될 수 있다.

전도부(410)는 전도성 에폭시로 형성될 수 있다. 상기와 같이 관통홀(350)이 형성되면 용해된 상태의 전도성 에폭시가 관통홀(350)로 인입된 후 경화되어 전도부(410)가 형성될 수 있다. 본 발명의 실시 예에서는 전도부(410)가 전도성 에폭시로 형성된다고 설명하고 있으나, 반드시 이에 한정되는 것은 아니고, 전도성을 구비한 고분자 물질은 전도부(410)의 소재로 이용될 수 있다.

이하, 본 발명의 제2실시 예에 따른 신경전극의 제조 방법에 대해 설명하기로 한다.

먼저, 도 5의 (a)에서 보는 바와 같이, 제1단계에서, 웨이퍼(510)를 마련하고 웨이퍼(510)의 표면 상에 희생층(520)을 증착시킨 후, 희생층(520)의 표면 상에 제1폴리머층(310)을 증착 형성시킬 수 있다. 다음으로, 도 5의 (b)에서 보는 바와 같이, 제2단계에서, 제1폴리머층(310) 표면의 일 부위 상에 포토레지스트부(100)를 패터닝 및 리플로우하여 3차원 구조를 형성할 수 있다.

그리고, 도 5의 (c)에서 보는 바와 같이, 제3단계에서, 제1폴리머층(310) 표면의 나머지 부위와 포토레지스트부(100) 상에 제2폴리머층(320)을 증착 형성할 수 있고, 그 후, 제4단계에서, 제2폴리머층(320)의 표면 일 부위와 돌출부(321)의 표면 상에 금속 박막을 증착시켜 패터닝함으로써 타공 부위를 구비한 금속박막층(200)을 증착 형성할 수 있다. 여기서, 금속 박막의 패터닝에 의해 관통홀(350)의 형성을 위한 금속박막층(200)의 타공 부위가 접합박막(203)에 형성될 수 있다.

그리고, 도 5의 (d)에서 보는 바와 같이, 제5단계에서, 제2폴리머층(320)의 표면과 금속박막층(200) 상에 제3폴리머층(330)을 증착 형성하고 측정홀(340)의 형성을 위해 제3폴리머층(330)의 일 부위를 식각할 수 있다. 상기와 같이, 제3폴리머층(330)의 일 부위를 식각(에칭, etching)하여 타공함으로써 측정홀(340)이 형성될 수 있으며, 제3폴리머층(330)의 일 부위 식각을 위해 미세 패터닝이 가능한 건식 식각이 이용될 수 있다. 다만, 이에 한정되는 것은 아니며, 습식 식각이 이용될 수도 있다.

이어서, 도 5의 (d) 에서 보는 바와 같이, 제6단계에서, 금속박막층(200)의 타공 부위를 기준으로, 제1폴리머층(310)과 제2폴리머층(320) 및 제3폴리머층(330)에 대한 타공을 수행하여, 관통홀(350)을 형성할 수 있다. 여기서, 제1폴리머층(310), 제2폴리머층(320) 및 제3폴리머층(330)에 대한 타공은 식각 공정에 의해 수행될 수 있다. 상기된 바와 같이, 제3폴리머층(330)의 타공 부위의 직경은 다른 층의 타공 부위 직경보다 크게 형성될 수 있다.

다음으로, 도 5의 (e) 에서 보는 바와 같이, 제7단계에서, 웨이퍼(510) 및 희생층(520)을 분리 제거하고, 관통홀(350)을 따라 형성되며 금속박막층(200)과 접촉하는 전도부(410)를 형성할 수 있다. 여기서, 유기용매를 이용하여 희생층(520)을 용해시킴으로써 희생층(520)을 제거할 수 있다. 그리고, 전도부(410)는, 제2폴리머층(320) 표면의 일 부위, 제2폴리머층(320) 표면의 일 부위 상 형성된 금속박막층(200), 제1폴리머층(310) 및 제3폴리머층(330)을 관통하며 금속박막층(200)과 접촉할 수 있다. 또한, 전도부(410)는 외부 단자와 연결될 수 있다. 이에 따라, 전도부(410)와 접합박막(203)을 통해 외부 단자와 측정박막(201) 간 전기 신호 교환이 수행될 수 있다.

이하, 본 발명의 제3실시 예에 따른 신경전극에 대해 설명하기로 한다. 도 6은 본 발명의 제3실시 예에 따른 신경전극의 제조 공정에 대한 단면도이다. 여기서, 도 6의 (a)는 웨이퍼(510), 희생층(520) 및 제1폴리머층(310)이 순차적으로 적층된 후 연결홀(360)이 형성된 사항에 대한 단면도이고, 도 6의 (b)는 연결홀(360)에 임시인입체(420)를 인입시키고 연결홀(360)과 연결홀(360)과 인접한 제1폴리머층(310)의 표면 일 부위에 제1금속박막층(210)을 형성한 사항에 대한 단면도이다. 또한, 도 6의 (c)는, 제1금속박막층(210)의 표면 상에 포토레지스트부(100)가 형성되고, 제2금속박막층(220)이 형성된 사항에 대한 단면도이다. 그리고, 도 6의 (d)는, 제2폴리머층(320)이 형성되고, 제2폴리머층(320)의 일 부위를 식각하여 측정홀(340)을 형성한 사항에 대한 단면도이다. 다음으로, 도 6의 (e)는, 임시인입체(420)를 제거한 연결홀(360)에 전도부(410)를 형성한 사항에 대한 단면도이다.

도 6의 (e)에서 보는 바와 같이, 본 발명의 제3실시 예에 따른 신경전극은, 고분자 물질로 형성되고 유연하며 베이스 기능을 수행하고, 타공된 적어도 하나 이상의 연결홀(360)을 구비하는 제1폴리머층(310); 연결홀(360)과 제1폴리머층(310)의 표면에서 연결홀(360)에 인접한 일 부위 상에 금속 박막이 패터닝되어 형성되는 제1금속박막층(210); 제1금속박막층(210)의 표면 상에 형성되고 3차원 구조를 형성하는 포토레지스트부(100); 포토레지스트부(100) 상에 금속 박막으로 형성되고, 제1금속박막층(210)과 연결되는 제2금속박막층(220); 제1금속박막층(210), 제2금속박막층(220) 및 제1폴리머층(310) 표면의 나머지 부위 상에 형성되어 커버 기능을 수행하며, 포토레지스트부(100)의 말단에 위치하는 제2금속박막층(220)의 일 부위가 외부로 노출되도록 타공된 측정홀(340)을 구비하는 제2폴리머층(320); 및 연결홀(360)에 인입되어 제1금속박막층(210)과 접촉하며, 외부 단자와 연결되는 전도부(410);를 포함한다.

제1폴리머층(310) 또는 제2폴리머층(320)은 페럴린(parylene)으로 형성될 수 있다. 페럴린은 파라크실렌 중합으로 획득되는 플라스틱으로써 인체에 무해하며, 종래기술의 페럴린 코팅(Parylene Coating) 장비를 이용하여 소정의 표면에 페럴린 코팅을 수행하는 경우, 코팅 대상체에 마이크로미터(㎛) 두께 단위로 증착, 고분자 코팅될 수 있다. 페럴린 코팅(Parylene Coating) 장비는 종래기술에 해당하므로, 이를 이용한 상세한 사항에 대해서는 생략하기로 한다.

제1폴리머층(310) 또는 제2폴리머층(320)은 증착으로 형성될 수 있다. 구체적으로, 제1폴리머층(310) 또는 제2폴리머층(320)은 층은 화학 증착에 의해 형성될 수 있다. 그리고, 상기와 같이, 각각의 층이 페럴린(parylene)으로 형성되는 경우, 페럴린 코팅(Parylene Coating) 장비를 이용하여 각각의 층을 화학 증착 시킴으로써, 각각의 층이 형성될 수 있다.

제1금속박막층(210)과 제2금속박막층(220)은, 금(Au) 또는 백금(Pt)으로 형성될 수 있다. 그리고, 제1금속박막층(210)과 제2금속박막층(220)은, 스퍼터링(sputtering) 공정 또는 화학 기상 증착(CVD) 공정에 의해 증착될 수 있다.

도 6의 (b)에서 보는 바와 같이, 제1금속박막층(210)의 일 부위는 연결홀(360)을 밀폐시키면서 형성되고, 제1금속박막층(210)의 타 부위는 연결홀(360)과 인접한 제1폴리머층(310)의 표면 일 부위 상에 형성될 수 있다. 그리고, 제2금속박막층(220)은, 돌출된 3차원 구조를 형성하는 포토레지스트부(100)의 말단과 몸체의 표면을 따라 형성될 수 있으며, 이와 같이 형성된 제2금속박막층(220)은 제1금속박막층(210)과 연결될 수 있다. 그리고, 측정홀(340)을 통해 노출되는 제2금속박막층(220)의 일 부위가 대상체와 접촉될 수 있다.

제2금속박막층(220)은 측정홀(340)을 통해 외부로 노출되어 대상체와 접촉될 수 있다. 그리고, 복수 개의 포토레지스트부(100)가 형성되는 경우, 복수 개의 제2금속박막층(220) 각각이 포토레지스트부(100)의 말단과 몸체 표면에 형성되고, 복수 개의 제2금속박막층(220) 각각과 연결되는 제1금속박막층(210)이 복수 개 형성될 수 있다. 그리고, 제1금속박막층(210)은 연결홀(360)에 인입되어 형성되는 전도부(410)와 접촉하게 되고 전도부(410)가 외부 단자와 연결될 수 있다. 제1금속박막층(210)와 전도부(410)를 통해 외부 단자와 제2금속박막층(220) 간 전기 신효 교환이 수행될 수 있다.

전도부(410)는 전도성 에폭시로 형성될 수 있다. 연결홀(360)에 인입되어 있던 임시인입체(420)가 제거된 후의 연결홀(360)의 내부에 전도성 에폭시가 인입된 후 경화되어 전도부(410)가 형성될 수 있다. 본 발명의 실시 예에서는 전도부(410)가 전도성 에폭시로 형성된다고 설명하고 있으나, 반드시 이에 한정되는 것은 아니고, 전도성을 구비한 고분자 물질은 전도부(410)의 소재로 이용될 수 있다.

이하, 본 발명의 제3실시 예에 따른 신경전극의 제조 방법에 대해 설명하기로 한다.

먼저, 도 6의 (a)에서 보는 바와 같이, 제1단계에서, 웨이퍼(510)를 마련하고 웨이퍼(510)의 표면 상에 희생층(520)을 증착시킨 후, 희생층(520)의 표면 상에 제1폴리머층(310)을 패터닝 증착 형성시켜, 제1폴리머층(310)에 연결홀(360)을 구비시킬 수 있다. 여기서, 연결홀(360)은, 제1폴리머층(310)을 형성시키는 경우 타공 부위를 패터닝하여 형성될 수 있다.

그리고, 도 6의 (b)에서 보는 바와 같이, 제2단계에서, 연결홀(360)에 임시인입체(420)를 인입시켜 채운 후, 연결홀(360)과 제1폴리머층(310)의 표면에서 연결홀(360)에 인접한 일 부위 상에 금속 박막을 패터닝하여 제1금속박막층(210)을 형성할 수 있다. 여기서, 임시인입체(420)는 포토레지스트로 형성될 수 있다.

다음으로, 도 6의 (c)에서 보는 바와 같이, 제3단계에서, 제1금속박막층(210)의 표면 상에 3차원의 포토레지스트 구조체를 형성하여 포토레지스트부(100)를 패터닝 및 리플로우할 수 있고, 제4단계에서, 포토레지스트부(100) 상에 금속 박막을 패터닝하여 제2금속박막층(220)을 형성하고, 제1금속박막층(210)와 제2금속박막층(220)을 연결시킬 수 있다.

이어서, 도 6의 (d)에서 보는 바와 같이, 제5단계에서, 제1금속박막층(210), 제2금속박막층(220) 및 제1폴리머층(310) 표면의 나머지 부위 상에 제2폴리머층(320)을 증착 형성하고 측정홀(340)의 형성을 위해 제2폴리머층(320)의 일 부위를 식각할 수 있다. 여기서, 식각되는 제2폴리머층(320)의 일 부위는, 포토레지스트부(100)의 말단에 위치한 제2금속박막층(220)의 일 부위에 접하는 부위일 수 있다. 상기와 같이, 제2폴리머층(320)의 일 부위를 식각(에칭, etching)하여 타공함으로써 측정홀(340)이 형성될 수 있으며, 제2폴리머층(320)의 일 부위 식각을 위해 미세 패터닝이 가능한 건식 식각이 이용될 수 있다. 다만, 이에 한정되는 것은 아니며, 습식 식각이 이용될 수도 있다.

그 후, 제6단계에서, 웨이퍼(510) 및 상기 희생층(520)을 분리 제거할 수 있다. 여기서, 유기용매를 이용하여 희생층(520)을 용해시킴으로써 희생층(520)을 제거할 수 있다.

다음으로, 제7단계에서, 연결홀(360)에 인입되어 있던 임시인입체(420)를 제거하고, 연결홀(360)에 인입되어 제1금속박막층(210)과 접촉하는 전도부(410)를 형성할 수 있다. 임시인입체(420)는 포토레지스트로 형성되므로, 포토레지스트 용해용 용액을 이용하여 임시인입체(420)를 제거할 수 있다. 그리고, 전도부(410)는 외부 단자와 연결될 수 있다. 이에 따라, 전도부(410)와 제1금속박막층(210)을 통해 외부 단자와 제2금속박막층(220) 간 전기 신호 교환이 수행될 수 있다.

상기에서 보는 바와 같이, 본 발명에 해당하는 각각의 실시 예에 있어서, 포토레지스트부(100)에 의해 3차원 형상의 구조체가 형성되고, 이와 같은 3차원 구조체의 말단에는 금속 박막이 형성되며, 이와 같이 형성되 전극의 기능을 수행하는 금속 박막이 외부 단자와 연결될 수 있다. 그리고, 3차원 구조체의 말단에 위치하는 금속 박막이 측정홀(340)을 통해 외부로 노출됨으로써, 대상체와 접촉할 수 있다.

상기와 같은 구성에 의하여, 3차원 형상으로 전극이 형성되어 신경전극과 대상체의 밀착력을 향상시킬 수 있다. 또한, 포토레지스트부(100)의 형성에 의한 각각의 3차원 구조체의 돌출 높이를 각각 상이하게 형성함으로써, 신경전극의 형상을 다변화시킬 수 있다.

그리고, 고분자 물질과 금속을 순차적으로 적층시키고, 추가적으로 식각 공정 등만 수행하며, 별도의 절연 공정이 생략되어, 제작 방법이 간단하고 구조의 변경이 용이할 수 있다.

전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.

본 발명의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

100 : 포토레지스트부 200 : 금속박막층
201 : 측정박막 202 : 트랜스미션라인
203 : 접합박막 210 : 제1금속박막층
220 : 제2금속박막층 310 : 제1폴리머층
320 : 제2폴리머층 321 : 돌출부
330 : 제3폴리머층 340 : 측정홀
350 : 관통홀 360 : 연결홀
410 : 전도부 420 : 임시인입체
510 : 웨이퍼 520 : 희생층

Claims

고분자 물질로 형성되고 유연하며 베이스 기능을 수행하는 제1폴리머층;
상기 제1폴리머층 표면의 일 부위 상에 적어도 하나 이상 형성되고 3차원 구조를 형성하는 포토레지스트부;
상기 제1폴리머층 표면의 나머지 부위와 상기 포토레지스트부 상에 형성되며, 상기 포토레지스트부에 의한 돌출부를 구비하는 제2폴리머층;
상기 제2폴리머층 표면과 상기 돌출부의 표면 상에 금속 박막이 패터닝되어 형성되는 금속박막층; 및
상기 제2폴리머층의 표면과 상기 금속박막층 상에 형성되어 커버 기능을 수행하며, 상기 돌출부의 말단에 형성된 상기 금속박막층의 일 부위가 외부로 노출되도록 타공된 측정홀을 구비하는 제3폴리머층;을 포함하는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 1에 있어서,
상기 제1폴리머층은 웨이퍼 상에 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 1에 있어서,
상기 제1폴리머층, 상기 제2폴리머층 또는 상기 제3폴리머층 중 선택되는 하나 이상의 층은 증착으로 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 1에 있어서,
상기 제1폴리머층, 상기 제2폴리머층 또는 상기 제3폴리머층 중 선택되는 하나 이상의 층은 페럴린(parylene)으로 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 1에 기재된 유연한 기판의 3차원 구조물 기반의 신경전극의 제조 방법에 있어서,
웨이퍼를 마련하고 상기 웨이퍼의 표면 상에 희생층을 증착시킨 후, 상기 희생층의 표면 상에 상기 제1폴리머층을 증착 형성시키는 제1단계;
상기 제1폴리머층 표면의 일 부위 상에 상기 포토레지스트부를 패터닝 및 리플로우하여 3차원 구조를 형성하는 제2단계;
상기 제1폴리머층 표면의 나머지 부위와 상기 포토레지스트부 상에 상기 제2폴리머층을 증착 형성하는 제3단계;
상기 제2폴리머층 표면과 상기 돌출부의 표면 상에 금속 박막을 증착시켜 패터닝함으로써 상기 금속박막층을 증착 형성하는 제4단계; 및
상기 제2폴리머층의 표면과 상기 금속박막층 상에 상기 제3폴리머층을 증착 형성하고 상기 측정홀의 형성을 위해 상기 제3폴리머층의 일 부위를 식각하는 제5단계;를 포함하는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극의 제조 방법.
고분자 물질로 형성되고 유연하며 베이스 기능을 수행하는 제1폴리머층;
상기 제1폴리머층 표면의 일 부위 상에 적어도 하나 이상 형성되고 3차원 구조를 형성하는 포토레지스트부;
상기 제1폴리머층 표면의 나머지 부위와 상기 포토레지스트부 상에 형성되며, 상기 포토레지스트부에 의한 돌출부를 구비하는 제2폴리머층;
상기 제2폴리머층 표면의 일 부위와 상기 돌출부의 표면 상에 금속 박막이 패터닝되어 형성되는 금속박막층;
상기 제2폴리머층의 표면과 상기 금속박막층 상에 형성되어 커버 기능을 수행하며, 상기 돌출부의 말단에 형성된 상기 금속박막층의 일 부위가 외부로 노출되도록 타공된 측정홀을 구비하는 제3폴리머층; 및
상기 제1폴리머층과 상기 제2폴리머층을 관통하여 상기 금속박막층과 접촉하며, 외부 단자와 연결되는 전도부;를 포함하는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 6에 있어서,
상기 제1폴리머층은 웨이퍼 상에 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 6에 있어서,
상기 제1폴리머층, 상기 제2폴리머층 또는 상기 제3폴리머층 중 선택되는 하나 이상의 층은 증착으로 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 6에 있어서,
상기 제1폴리머층, 상기 제2폴리머층 또는 상기 제3폴리머층 중 선택되는 하나 이상의 층은 페럴린(parylene)으로 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 6에 있어서,
상기 전도부는 전도성 에폭시로 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 6에 기재된 유연한 기판의 3차원 구조물 기반의 신경전극의 제조 방법에 있어서,
웨이퍼를 마련하고 상기 웨이퍼의 표면 상에 희생층을 증착시킨 후, 상기 희생층의 표면 상에 상기 제1폴리머층을 증착 형성시키는 제1단계;
상기 제1폴리머층 표면의 일 부위 상에 상기 포토레지스트부를 패터닝 및 리플로우하여 3차원 구조를 형성하는 제2단계;
상기 제1폴리머층 표면의 나머지 부위와 상기 포토레지스트부 상에 상기 제2폴리머층을 증착 형성하는 제3단계;
상기 제2폴리머층의 표면 일 부위와 상기 돌출부의 표면 상에 금속 박막을 증착시켜 패터닝함으로써 타공 부위를 구비한 상기 금속박막층을 증착 형성하는 제4단계;
상기 제2폴리머층의 표면과 상기 금속박막층 상에 상기 제3폴리머층을 증착 형성하고 상기 측정홀의 형성을 위해 상기 제3폴리머층의 일 부위를 식각하는 제5단계;
상기 금속박막층의 타공 부위를 기준으로, 상기 제1폴리머층과 상기 제2폴리머층 및 상기 제3폴리머층에 대한 타공을 수행하여, 관통홀을 형성하는 제6단계; 및
상기 웨이퍼 및 상기 희생층을 분리 제거하고, 상기 관통홀을 따라 형성되며 상기 금속박막층과 접촉하는 상기 전도부를 형성하는 제7단계;를 포함하는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극의 제조 방법.
고분자 물질로 형성되고 유연하며 베이스 기능을 수행하고, 타공된 적어도 하나 이상의 연결홀을 구비하는 제1폴리머층;
상기 연결홀과 상기 제1폴리머층의 표면에서 상기 연결홀에 인접한 일 부위 상에 금속 박막이 패터닝되어 형성되는 제1금속박막층;
상기 제1금속박막층의 표면 상에 형성되고 3차원 구조를 형성하는 포토레지스트부;
상기 포토레지스트부 상에 금속 박막으로 형성되고, 상기 제1금속박막층과 연결되는 제2금속박막층;
상기 제1금속박막층, 상기 제2금속박막층 및 상기 제1폴리머층 표면의 나머지 부위 상에 형성되어 커버 기능을 수행하며, 상기 포토레지스트부의 말단에 위치하는 상기 제2금속박막층의 일 부위가 외부로 노출되도록 타공된 측정홀을 구비하는 제2폴리머층; 및
상기 연결홀에 인입되어 상기 제1금속박막층과 접촉하며, 외부 단자와 연결되는 전도부;를 포함하는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 12에 있어서,
상기 제1폴리머층은 웨이퍼 상에 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 12에 있어서,
상기 제1폴리머층 또는 상기 제2폴리머층은 증착으로 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 12에 있어서,
상기 제1폴리머층 또는 상기 제2폴리머층은 페럴린(parylene)으로 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 12에 있어서,
상기 전도부는 전도성 에폭시로 형성되는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극.
청구항 12에 기재된 유연한 기판의 3차원 구조물 기반의 신경전극의 제조 방법에 있어서,
웨이퍼를 마련하고 상기 웨이퍼의 표면 상에 희생층을 증착시킨 후, 상기 희생층의 표면 상에 상기 제1폴리머층을 패터닝 증착 형성시켜, 상기 제1폴리머층에 상기 연결홀을 구비시키는 제1단계;
상기 연결홀에 임시인입체를 인입시켜 채운 후, 상기 연결홀과 상기 제1폴리머층의 표면에서 상기 연결홀에 인접한 일 부위 상에 금속 박막을 패터닝하여 상기 제1금속박막층을 형성하는 제2단계;
상기 제1금속박막층의 표면 상에 3차원의 포토레지스트 구조체를 형성하여 상기 포토레지스트부를 패터닝 및 리플로우하는 제3단계;
상기 포토레지스트부 상에 금속 박막을 패터닝하여 상기 제2금속박막층을 형성하고, 상기 제1금속박막층와 상기 제2금속박막층을 연결시키는 제4단계;
상기 제1금속박막층, 상기 제2금속박막층 및 상기 제1폴리머층 표면의 나머지 부위 상에 상기 제2폴리머층을 증착 형성하고 상기 측정홀의 형성을 위해 상기 제2폴리머층의 일 부위를 식각하는 제5단계;
상기 웨이퍼 및 상기 희생층을 분리 제거하는 제6단계; 및
상기 연결홀에 인입되어 있던 상기 임시인입체를 제거하고, 상기 연결홀에 인입되어 상기 제1금속박막층과 접촉하는 상기 전도부를 형성하는 제7단계;를 포함하는 것을 특징으로 하는 유연한 기판의 3차원 구조물 기반의 신경전극의 제조 방법.