KR20210054657A - 발광 제어 구동부 및 이를 포함하는 표시 장치 - Google Patents

발광 제어 구동부 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20210054657A
KR20210054657A KR1020190140507A KR20190140507A KR20210054657A KR 20210054657 A KR20210054657 A KR 20210054657A KR 1020190140507 A KR1020190140507 A KR 1020190140507A KR 20190140507 A KR20190140507 A KR 20190140507A KR 20210054657 A KR20210054657 A KR 20210054657A
Authority
KR
South Korea
Prior art keywords
node
voltage
light emission
emission control
transistor
Prior art date
Application number
KR1020190140507A
Other languages
English (en)
Inventor
장환수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190140507A priority Critical patent/KR20210054657A/ko
Priority to CN202010837976.XA priority patent/CN112785955A/zh
Priority to US17/005,323 priority patent/US11514840B2/en
Publication of KR20210054657A publication Critical patent/KR20210054657A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/3406—Control of illumination source
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0469—Details of the physics of pixel operation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element

Abstract

본 발명은, 발광 제어 구동부 및 이를 포함하는 표시 장치를 제공한다. 발광 제어 구동부는, 발광 제어선들로 발광 제어 신호를 공급하기 위한 복수의 스테이지들을 포함할 수 있다. 상기 스테이지들 각각은, 발광 개시 신호와 이전 스테이지의 캐리 신호 중 하나와 제1 클럭 신호에 기초하여, 제1 노드의 전압 및 제2 노드의 전압을 출력하는 입력 회로; 상기 제1 노드의 전압과 제2 클럭 신호에 기초하여, 제3 노드의 전압을 출력하는 제1 주회로; 상기 제2 노드의 전압에 기초하여, 상기 제3 노드가 상기 제2 노드와 서로 반대 레벨의 전압을 갖도록, 상기 제3 노드의 전압을 출력하는 제2 주회로; 및 상기 제2 노드의 전압과 상기 제3 노드의 전압에 기초하여, 발광 제어 신호를 출력단으로 출력하는 출력 회로를 포함한다. 따라서, 발광 제어 신호의 로우 레벨 출력 특성을 향상시킬 수 있다.

Description

발광 제어 구동부 및 이를 포함하는 표시 장치{LIGHT EMISSION CONTROL DRIVER AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 발광 제어 구동부 및 이를 포함하는 표시 장치에 관한 것이다.
정보화 기술이 발달함에 따라 사용자와 정보간의 연결매체인 표시 장치의 중요성이 부각되고 있다. 이에 부응하여 액정 표시 장치(Liquid Crystal Display Device), 유기 발광 표시 장치(Organic Light Emitting Display Device), 플라즈마 표시 장치(Plasma Display Device) 등과 같은 표시 장치의 사용이 증가하고 있다.
표시 장치의 각 화소는 데이터 라인을 통해 공급된 데이터 전압에 대응하는 휘도로 발광할 수 있다. 표시 장치는 화소들의 발광 조합으로 영상 프레임을 표시할 수 있다.
또한, 표시 장치의 각 화소의 발광 기간은, 발광 제어 라인을 통해 공급된 발광 제어 신호에 따라 제어된다. 따라서, 이러한 발광 제어 신호를 각 화소에 제공할 수 있는 발광 제어 구동부가 표시 장치에 필요하다.
본 발명의 일 목적은, 발광 제어 신호가 로우 레벨일 때의 출력 특성을 개선하는 발광 제어 구동부 및 이를 포함하는 표시 장치를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명의 일 측면은, 발광 제어 구동부를 제공한다.
상기 발광 제어 구동부는, 발광 제어선들로 발광 제어 신호를 공급하기 위한 복수의 스테이지들을 포함할 수 있다.
상기 스테이지들 각각은, 발광 개시 신호 및 이전 스테이지의 캐리 신호 중 하나와 제1 클럭 신호에 기초하여, 제1 노드의 전압 및 제2 노드의 전압을 제어하는 입력 회로; 상기 제1 노드의 전압과 제2 클럭 신호에 기초하여, 제3 노드의 전압을 제어하는 제1 주회로; 상기 제2 노드의 전압에 기초하여, 상기 제3 노드가 상기 제2 노드와 서로 반대 레벨의 전압을 갖도록, 상기 제3 노드의 전압을 제어하는 제2 주회로; 상기 제2 노드의 전압과 상기 제3 노드의 전압에 기초하여, 출력단으로 출력되는 발광 제어 신호를 제어하는 출력 회로; 상기 제2 클럭 신호에 기초하여, 상기 발광 제어 신호가 제1 로우 레벨에서 제2 로우 레벨로 더 낮아지도록 상기 발광 제어 신호의 로우 레벨 출력을 제어하는 제1 보조 회로; 및 상기 제2 노드의 전압에 기초하여, 상기 발광 제어 신호의 로우 레벨 출력을 단일 스텝 다운(single step down) 형태로 제어하는 제2 보조 회로를 포함할 수 있다.
상기 제2 보조 회로는, 제8 노드와 상기 출력단 사이에 연결된 제4 커패시터; 상기 제2 노드와 상기 제8 노드 사이에 연결되고, 게이트 전극이 제2 전원과 연결된 제13 트랜지스터; 및 상기 출력단과 상기 제2 전원 사이에 연결되고, 게이트 전극이 상기 제8 노드와 연결된 제14 트랜지스터를 포함할 수 있다.
상기 제4 커패시터는, 상기 제2 노드에 로우 레벨 전압이 인가될 때, 상기 발광 제어 신호가 신속하게 상기 제2 로우 레벨로 전환되도록, 상기 제8 노드와 상기 출력단 사이의 전압차의 절대값 크기를 상승시킬 수 있다.
상기 입력 회로와 상기 출력 회로 사이에서, 상기 제2 노드의 전압 강하 폭을 제한하는 제12 트랜지스터를 더 포함할 수 있다.
상기 제12 트랜지스터는, 상기 제2 노드와 제4 노드 사이에 연결되고, 제2 전원과 연결되는 게이트 전극을 포함할 수 있다.
상기 제1 보조 회로는, 상기 제4 노드의 전압 및 상기 제2 클럭 신호에 기초하여, 상기 제4 노드의 전압을 낮출 수 있다.
상기 제1 보조 회로는, 상기 제4 노드와 제7 노드 사이에 연결된 제3 커패시터; 상기 제7 노드와 상기 제2 클럭 신호가 입력되는 제3 입력단 사이에 연결되고, 게이트 전극이 상기 제4 노드와 연결된 제3 트랜지스터; 및 제1 전원과 상기 제7 노드 사이에 연결되고, 게이트 전극이 상기 제1 노드와 연결된 제2 트랜지스터를 포함할 수 있다.
상기 제3 커패시터는, 상기 발광 개시 신호 또는 상기 이전 스테이지의 캐리 신호가 로우 레벨로 전환됨에 따라 로우 레벨로 전환되는 상기 제4 노드의 전압을 추가로 낮출 수 있다.
상기 입력 회로는, 상기 발광 개시 신호와 상기 캐리 신호 중 하나가 입력되는 제1 입력단과 상기 제2 노드 사이에 연결되며, 게이트 전극이 상기 제1 클럭 신호가 입력되는 제2 입력단과 연결되는, 제1 트랜지스터; 상기 제1 노드와 상기 제2 입력단 사이에 연결되며 게이트 전극이 상기 제2 노드와 연결되는, 제4 트랜지스터; 및 상기 제1 노드와 제2 전원 사이에 연결되는 제5 트랜지스터를 포함할 수 있다.
상기 제1 주회로는, 상기 제3 노드와 제6 노드 사이에 연결되고, 게이트 전극이 제2 클럭 신호가 입력되는 제3 입력단과 연결되는 제6 트랜지스터; 상기 제6 노드와 상기 제3 입력단 사이에 연결되고, 게이트 전극이 상기 제1 노드와 연결되는 제7 트랜지스터; 및 상기 제6 노드 및 상기 제1 노드 사이에 연결된 제2 커패시터를 포함할 수 있다.
상기 제2 주회로는, 제1 전원과 상기 제3 노드 사이에 연결되고, 게이트 전극이 상기 제2 노드에 연결되는, 제8 트랜지스터; 및 상기 제1 전원과 상기 제3 노드 사이에 연결된 제1 커패시터를 포함할 수 있다.
상기 출력 회로는, 제1 전원과 상기 출력단 사이에 연결되고, 게이트 전극이 상기 제3 노드와 연결된 제9 트랜지스터; 및 출력단과 제2 전원 사이에 연결되고, 게이트 전극이 상기 제2 노드와 연결된 제10 트랜지스터를 포함할 수 있다.
상기 발광 제어 구동부는, 상기 입력 회로와 상기 제1 주회로 사이에서, 상기 제1 노드의 전압 강하 폭을 제한하는 제11 트랜지스터를 더 포함할 수 있다.
상기 제11 트랜지스터는, 게이트 전극이 제2 전원과 연결되어 항상 턴-온 상태를 유지할 수 있다.
상기 목적을 달성하기 위한 본 발명의 다른 측면은, 표시 장치를 제공한다.
상기 표시 장치는, 복수의 화소들을 포함하는 화소부; 상기 화소들에 주사 신호를 공급하는 주사 구동부; 상기 화소들에 데이터 신호를 공급하는 데이터 구동부; 상기 화소들에 발광 제어 신호를 공급하는 복수의 스테이지들을 포함하는 발광 제어 구동부; 및 상기 주사 구동부, 상기 데이터 구동부 및 상기 발광 제어 구동부의 구동을 제어하는 타이밍 제어부를 포함할 수 있다.
상기 스테이지들 각각은, 발광 개시 신호와 이전 스테이지의 캐리 신호 중 하나와 제1 클럭 신호에 기초하여, 제1 노드의 전압 및 제2 노드의 전압을 제어하는 입력 회로; 상기 제1 노드의 전압과 제2 클럭 신호에 기초하여, 제3 노드의 전압을 제어하는 제1 주회로; 상기 제2 노드의 전압에 기초하여, 상기 제3 노드가 상기 제2 노드와 서로 반대 레벨의 전압을 갖도록, 상기 제3 노드의 전압을 제어하는 제2 주회로; 상기 제2 노드의 전압과 상기 제3 노드의 전압에 기초하여, 출력단으로 출력되는 발광 제어 신호를 제어하는 출력 회로; 상기 제2 클럭 신호에 기초하여, 상기 발광 제어 신호가 제1 로우 레벨에서 제2 로우 레벨로 더 낮아지도록 상기 발광 제어 신호의 로우 레벨 출력을 제어하는 제1 보조 회로; 및 상기 제2 노드의 전압에 기초하여, 상기 발광 제어 신호의 로우 레벨 출력을 단일 스텝 다운(single step down) 형태로 제어하는 제2 보조 회로를 포함할 수 있다.
상기 제2 보조 회로는, 제8 노드와 상기 출력단 사이에 연결된 제4 커패시터; 상기 제2 노드와 상기 제8 노드 사이에 연결되고, 게이트 전극이 제2 전원과 연결된 제13 트랜지스터; 및 상기 출력단과 상기 제2 전원 사이에 연결되고, 게이트 전극이 상기 제8 노드와 연결된 제14 트랜지스터를 포함할 수 있다.
상기 제4 커패시터는, 상기 제2 노드에 로우 레벨 전압이 인가될 때, 상기 발광 제어 신호가 신속하게 상기 제2 로우 레벨로 전환되도록, 상기 제8 노드와 상기 출력단 사이의 전압차의 절대값 크기를 상승시킬 수 있다.
상기 출력 회로는, 제1 전원과 상기 출력단 사이에 연결되고, 게이트 전극이 상기 제3 노드와 연결된 제9 트랜지스터; 및 출력단과 제2 전원 사이에 연결되고, 게이트 전극이 상기 제2 노드와 연결된 제10 트랜지스터를 포함할 수 있다.
상기 제1 클럭 신호 및 상기 제2 클럭 신호의 주기는 동일하고, 서로 반주기 이상의 위상차를 가질 수 있다.
상기 캐리 신호는, 상기 이전 스테이지의 발광 제어 신호를 포함할 수 있다.
본 발명에 따른 발광 제어 구동부 및 이를 포함하는 표시 장치는 발광 제어 신호가 로우 레벨로 낮아질 때의 출력 특성을 단일 스텝(single step) 형태로 개선하여 순간 전류가 발생하는 것을 방지할 수 있다.
또한, 발광 제어 신호를 충분히 낮은 로우 레벨로 유지시킴으로써, 전력 소비를 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 2는 도 1에 따른 표시 장치의 화소를 예시적으로 나타낸 회로도이다.
도 3은 본 발명의 일 실시예에 따른 발광 제어 구동부를 설명하기 위한 도면이다.
도 4은 도 3에 따른 스테이지의 제1 실시예에 따른 회로도이다.
도 5는 도 4에 따른 스테이지의 동작을 나타내는 파형도이다.
도 6은 도 3에 따른 스테이지의 제2 실시예에 따른 회로도이다.
도 7은 도 6에 따른 스테이지의 동작을 나타내는 파형도이다.
도 8은 도 3에 따른 스테이지의 제3 실시예에 따른 회로도이다.
도 9는 도 3에 따른 스테이지의 제4 실시예에 따른 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다. 따라서 앞서 설명한 참조 부호는 다른 도면에서도 사용할 수 있다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 과장되게 나타낼 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 설명하기 위한 도면이다.
도 1을 참조하면, 본 발명의 일 실시 예에 따른 표시 장치는 화소부(10), 주사 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40) 및 타이밍 제어부(50)를 포함할 수 있다.
화소부(10)는 주사선들(SC1~SCn), 데이터선들(D1~Dm) 및 발광 제어선들(E1~En)과 접속되어 매트릭스 형태로 배열된 복수의 화소들(PXij)을 포함한다. 화소들(PXij)은 주사선들(SC1~SCn)을 통해 주사 신호를 입력받고, 데이터선들(D1~Dm)을 통해 데이터 신호를 입력받고, 발광 제어선들(E1~En)을 통해 발광 제어 신호를 입력받는다. 화소들(PXij)은 주사선들(SC1~SCn)로부터 주사 신호가 공급될 때 데이터선들(D1~Dm)로부터 공급되는 데이터 신호에 대응하는 휘도로 발광한다.
주사 구동부(20)는 복수의 주사선들(SC1~SCn)과 연결되며, 타이밍 제어부(50)의 주사 구동 제어 신호(SCS)에 응답하여 주사 신호를 생성하고, 생성된 주사 신호를 주사선들(SC1~SCn)로 출력한다. 주사 구동부(20)는 복수 개의 스테이지 회로로 구성될 수 있다. 주사 구동부(20)는 주사 라인들(SC1~SCn)에 순차적으로 턴-온 레벨의 펄스를 갖는 주사 신호를 화소들(PXij)에 제공할 수 있다. 주사 구동부(20)는 시프트 레지스터(shift register) 형태로 구성될 수 있다.
데이터 구동부(30)는 복수의 데이터선들(D1~Dm)과 연결되며, 타이밍 제어부(50)의 데이터 구동 제어 신호(DCS)와 영상 데이터(DATA')에 기초하여 데이터 신호들을 생성하고, 생성된 데이터 신호들을 데이터선들(D1~Dm)로 출력한다. 데이터선들(D1~Dm)로 공급된 데이터 신호들은 주사 신호가 공급될 때마다 주사 신호에 의해 선택된 화소들(PXij)로 공급된다. 그러면, 화소들(PXij)은 데이터 신호에 대응하는 전압을 충전할 수 있다.
발광 제어 구동부(40)는 복수의 발광 제어선들(E1~En)과 연결되며, 타이밍 제어부(50)의 발광 구동 제어 신호(ECS)에 응답하여 발광 제어 신호를 생성하고, 생성된 발광 제어 신호를 발광 제어선들(E1~En)로 출력한다. 발광 제어 구동부(40)는 복수 개의 스테이지 회로로 구성될 수 있으며, 발광 제어선들(E1~En)로 발광 제어 신호를 공급하여 화소들(PXij)의 발광 기간을 제어한다.
타이밍 제어부(50)는 영상 데이터(DATA) 및 이의 표시를 제어하기 위한 동기 신호들(Hsync, Vsync) 및 클럭 신호(CLK) 등을 입력받는다. 타이밍 제어부(50)는 입력되는 영상 데이터(DATA)를 영상 처리하여 화소부(10)의 영상 표시에 적합하도록 보정된 영상 데이터(DATA')를 생성하여 데이터 구동부(30)에 출력한다. 또한, 타이밍 제어부(50)는 동기 신호들(Hsync, Vsync)과 클럭 신호(CLK)에 기초하여 주사 구동부(20), 데이터 구동부(30) 및 발광 제어 구동부(40)의 구동을 제어하기 위한 구동 제어 신호들(SCS, DCS, ECS)을 생성할 수 있다. 구체적으로, 타이밍 제어부(50)는 주사 구동 제어 신호(SCS)를 생성하여 주사 구동부(20)로 공급하고, 데이터 구동 제어 신호(DCS)를 생성하여 데이터 구동부(30)로 공급하며, 발광 구동 제어 신호(ECS)를 생성하여 발광 제어 구동부(40)로 공급할 수 있다.
도 2는 도 1에 따른 표시 장치의 화소를 예시적으로 나타낸 회로도이다.
도 2에서는 설명의 편의를 위하여 i번째 수평라인에 위치되며, j번째 데이터선과 접속된 화소(PXij)를 도시하기로 한다.
도 2를 참조하면, 화소(PXij)는 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 제4 트랜지스터(M4), 제5 트랜지스터(M5), 제6 트랜지스터(M6), 제7 트랜지스터(M7), 저장 커패시터(Cst) 및 발광 소자(EL)를 포함할 수 있다.
일 실시예에서, 제1 주사 신호(GWi)는 i번째 수평라인에 연결되는 제1 주사선으로 공급되는 주사 신호이고, 제2 주사 신호(GIi)는 i번째 수평라인에 연결되는 제2 주사선으로 공급되는 주사 신호이며, 제3 주사 신호(GBi)는 i번째 수평라인에 연결되는 제3 주사선으로 공급되는 주사 신호일 수 있다.
제2 트랜지스터(M2)는 데이터 전압(Data)이 공급되는 데이터선과 제1 화소 노드(PN1) 사이에 연결될 수 있고, 주사선에 따른 제1 주사 신호(GWi)에 의해 턴-온 될 수 있다.
제1 트랜지스터(M1)는 제1 화소 노드(PN1)와 제3 화소 노드(PN3) 사이에 연결될 수 있다. 제1 트랜지스터(M1)는 구동 트랜지스터로 지칭될 수도 있다. 제1 트랜지스터(M1)의 게이트 전극은 제2 화소 노드(PN2)와 연결될 수 있다.
제3 트랜지스터(M3)는 제2 화소 노드(PN2)와 제3 화소 노드(PN3) 사이에 연결될 수 있고, 제2 주사 신호(GCi)에 의해 턴-온 될 수 있다.
저장 커패시터(Cst)는 제1 구동 전원(VDD)의 전압이 공급되는 배선과 제2 화소 노드(PN2) 사이에 연결될 수 있다. 따라서, 제1 주사 신호(GWi)에 의해 제2 트랜지스터(M2)가 턴-온 되고, 제2 주사 신호(GCi)에 의해 제3 트랜지스터(M3)가 턴-온 되면, 데이터선에 따른 데이터 전압(Data)이 저장 커패시터(Cst)에 충전될 수 있다.
제4 트랜지스터(M4)는, 제2 화소 노드(PN2) 및 초기화 전압(Vint)이 공급되는 배선 사이에 연결될 수 있고, 주사선에 따른 제3 주사 신호(GIi)에 의해 턴-온 될 수 있다. 제3 주사 신호(GIi)에 의해 제4 트랜지스터(M4)가 턴-온 되면, 저장 커패시터(Cst)에 충전된 전압은 초기화 전압(Vint)으로 초기화될 수 있다. 즉, 제3 주사 신호(GIi)에 의해 제4 트랜지스터(M4)가 턴-온 되면, 저장 커패시터(Cst)는 초기화 전압(Vint)에 따른 방전 전압을 출력할 수 있다. 넓은 표현으로, 초기화 전압(Vint)은, 화소(PXij)를 초기화시키는 전압으로 정의할 수 있다.
제5 트랜지스터(M5)는 제1 구동 전원(VDD)과 제1 화소 노드(PN1) 사이에 연결될 수 있고, 로우 레벨의 발광 제어 신호(EMi)에 의해 턴-온 될 수 있다. 이하에서, 발광 제어 신호(EMi)는, 도 1에 따른 발광 제어선들(E1, E2, ..., En) 중 임의의 i번째 발광 제어선을 통해 각 화소(PXij)에 공급되는 발광 제어 신호를 의미할 수 있다.
제6 트랜지스터(M6)는 제3 화소 노드(PN3)와 제4 화소 노드(PN4) 사이에 연결될 수 있고, 로우 레벨의 발광 제어 신호(EMi)에 의해 턴-온 될 수 있다.
발광 소자(EL)의 애노드(anode)가 제4 화소 노드(PN4)에 연결되고, 발광 소자(EL)의 캐소드(cathode)가 제2 구동 전원(VSS)의 전압이 공급되는 배선에 연결됨으로써, 발광 소자(EL)는, 구동 전류에 상응하는 휘도로 발광할 수 있다.
따라서, 발광 제어 신호(EMi)에 의해 제5 트랜지스터(M5) 및 제6 트랜지스터(M6)가 턴-온 되면, 저장 커패시터(Cst)에 충전된 전압에 대응하는 구동 전류가 발광 소자(EL)에 제공될 수 있다.
제7 트랜지스터(M7)는 초기화 전압(Vint)이 공급되는 배선과 제4 화소 노드(PN4) 사이에 연결되고, 로우 레벨의 발광 제어 신호(EMi)에 의해 턴-오프 될 수 있다. 제7 트랜지스터(M7)가 턴-온 되면, 초기화 전압(Vint)에 의해 발광 소자(EL)에 내재된 기생 커패시터(미도시)가 초기화될 수 있다. 구체적으로, 초기화 전압(Vint)과 제2 구동 전압(VSS) 사이의 전압차(Vint-VSS)가 발광 소자(EL)의 기생 커패시터에 인가되면, 발광 소자(EL)는, 기생 커패시터에 인가된 전압차(Vint-VSS)에 따라 방전될 수 있다.
도 2에서 트랜지스터들 중 제1, 2, 5, 6 트랜지스터들(M1, M2, M5, M6)은 P 타입 트랜지스터로 도시되었고, 제3, 4, 7 트랜지스터들(M3, M4, M7)은 N 형 트랜지스터로 도시되었다. 따라서, P 타입 트랜지스터의 게이트 전극에 인가되는 전압이 로우 레벨(low level)일 경우 턴-온 레벨(turn-on level)이라고 하고, 하이 레벨(high level)일 경우 턴-오프 레벨(turn-off level)이라고 할 수 있다. 마찬 가지로, N 형 트랜지스터의 게이트 전극에 인가되는 전압이 하이 레벨일 경우 턴-온 레벨(turn-on level)이라고 하고, 로우 레벨일 경우 턴-오프 레벨(turn-off level)이라고 할 수 있다. 당업자라면 트랜지스터들(M1, M2, M3, M4, M5, M6, M7) 중 적어도 일부를 N형 트랜지스터(또는 P형 트랜지스터)로 변경할 수도 있을 것이다.
도 3은 본 발명의 일 실시예에 따른 발광 제어 구동부를 설명하기 위한 도면이다.
도 1 및 도 3을 함께 참조하면, 발광 제어 구동부(40)는 발광 제어선(E1~En)들로 발광 제어 신호(EM1, EM2, EM3, ...)를 공급하기 위한 복수의 스테이지들(401, 402, 403, ...)을 포함할 수 있다. 다만, 도면에서는 설명의 편의를 위해 3 개의 스테이지(401, 402, 403)만을 도시하였다.
스테이지들(401, 402, 403, ...)은 발광 개시 신호(FLM)와 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)에 의하여 구동되며, 발광 제어 신호(EM1, EM2, EM3, ...)를 출력한다. 발광 개시 신호(FLM)와 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는, 타이밍 제어부(50)로부터의 발광 구동 제어 신호(ECS)를 통해 수신될 수 있다. 스테이지들(401, 402, 403, ...)은 서로 동일하거나 상이한 회로로 구성될 수 있다.
스테이지들(401, 402, 403, ...) 각각은, 제1 입력단(101), 제2 입력 단(102), 제3 입력단(103) 및 출력단(104)을 포함할 수 있다.
제1 입력단(101)은, 이전 스테이지의 캐리 신호(CR1, CR2, ...) 또는 발광 개시 신호(FLM)를 입력받을 수 있다. 예를 들어, 제1 스테이지(401)는, 제1 입력단(101)을 통해 발광 개시 신호(FLM)를 입력받고, 나머지 스테이지들은 제1 입력단(101)을 통해 이전 스테이지의 캐리 신호(CR1, CR2, ...)를 입력받을 수 있다. 캐리 신호(CR1, CR2, ...)는 이전 스테이지의 발광 제어 신호(EM1, EM2, EM3, ...)를 포함할 수도 있다.
제2 입력단(102) 및 제3 입력단(103)는 각각 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)를 입력받을 수 있다.
출력단(104)은, 발광 제어선들(E1, E2, ..., En) 중 하나와 연결되어, 발광 제어 신호(EM1, EM2, EM3, ...)가 출력될 수 있다.
제1 클럭 신호(CLK1) 또는 제2 클럭 신호(CLK2)는 논리 하이 레벨과 논리 로우 레벨을 반복하는 구형파 신호일 수 있다. 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 주기는 동일할 수 있고, 예를 들면 2 수평 기간(2H)일 수 있다. 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는 서로 동일한 파형의 신호일 수 있다. 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는, 반주기 이상의 위상차를 가지며, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 게이트 온 전압 기간들은 서로 중첩되지 않도록 설정될 수 있다. 예를 들어, 제1 클럭 신호(CLK1)가 논리 하이 레벨인 기간동안, 제2 클럭 신호(CLK2)는 논리 로우 레벨일 수 있고, 제1 클럭 신호(CLK1)가 논리 로우 레벨인 기간 동안, 제2 클럭 신호(CLK2)는 논리 하이 레벨일 수 있다. 다만, 이는 예시적인 것으로서, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)의 파형 관계가 반드시 이에 한정되는 것은 아니다.
도 3을 참조하면, 제1 스테이지(401)는 발광 개시 신호(FLM)와 제1 및 제2 클럭 신호들(CLK1, CLK2)에 응답하여, 제1 발광 제어 신호(EM1)를 발광 제어선(E1 ~ En 중 하나)과 연결된 화소들로 출력하고, 제1 캐리 신호(CR1)를 제2 스테이지(402)로 출력할 수 있다.
제2 스테이지(402)는 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 제1 캐리 신호(CR1)에 응답하여, 제2 발광 제어 신호(EM2)를 발광 제어선(E1 ~ En 중 하나)과 연결된 화소들(PXij)로 출력하고, 제3 스테이지(403)로 제2 캐리 신호(CR2)를 출력할 수 있다.
제3 스테이지(403)는 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 및 제1 캐리 신호(CR1)에 응답하여, 제3 발광 제어 신호(EM3)를 발광 제어선(E1 ~ En 중 하나)과 연결된 화소들로 출력하고, 제4 스테이지(미도시)로 제3 캐리 신호(CR3)를 출력할 수 있다.
한편, 도 3에서는 각 스테이지가 제2 입력단(102)과 제3 입력단(103)을 통해 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK)를 직접 입력받는 것으로 도시하였으나, 반드시 이에 한정되는 것은 아니다. 다른 실시예로, 제1 스테이지(401)는 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)를 직접 입력받지만, 나머지 스테이지들(402, 403, ...)은 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2) 중 어느 하나를 이전 스테이지로부터 전달받을 수 있다. 더욱 상세한 예시로, 제1 스테이지(401)를 제외한 홀수 번째 스테이지(403, ...)는 제1 클럭 신호(CLK1)를 이전 스테이지로부터 전달받고, 제2 클럭 신호(CLK2)를 직접 입력받을 수 있다. 짝수 번째 스테이지(402, ...)는 제1 클럭 신호(CLK1)를 직접 입력받고, 제2 클럭 신호(CLK2)는 이전 스테이지로부터 전달받을 수 있다. 이처럼 다른 실시예에 따르면, 캐리 신호들은 제1 클럭 신호(CLK1), 제2 클럭 신호(CLK2) 중 적어도 하나를 포함할 수 있다.
또한, 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)는 각 스테이지에 입력될 때 서로 교번하여 입력될 수 있다.
예를 들어, 도 3과 같이, 홀수 번째 스테이지(401, 403, ...)는 제2 입력단(102)으로 제1 클럭 신호(CLK1)를 입력받고, 제3 입력단(103)으로 제2 클럭 신호(CLK2)를 입력받을 수 있으며, 짝수 번째 스테이지(402, ...)는 제2 입력단(102)으로 제2 클럭 신호(CLK2)를 입력받고, 제3 입력단(103)으로 제1 클럭 신호(CLK1)를 입력받을 수 있다.
도 4는 도 3에 따른 스테이지의 제1 실시예에 따른 회로도이다.
도 4를 참조하면, 스테이지(400)는, 입력 회로(410), 제1 주회로(420), 제2 주회로(430), 출력 회로(440) 및 제1 보조 회로(450)를 포함할 수 있다. 도 4에 도시된 스테이지(400)는, 도 3에 도시된 복수의 스테이지들(401, 402, 403, ...) 중 임의의 i번째 스테이지의 회로도를 나타낸 것일 수 있다. 이하에서, 제2 입력단(102)과 제3 입력단(103)으로 각각 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)를 입력받는 것을 전제로 설명하지만, 도 3에서 설명한 것처럼 반대의 경우도 포함될 수 있다.
또한, 도 4에 따른 스테이지(400)에서 제1 전원(VGH)은, P 타입 트랜지스터를 턴-오프 하는 하이 레벨 전압(또는 게이트 오프 전압)을 제공하고, 제2 전원(VGL)은, P 타입 트랜지스터를 턴-온 하는 로우 레벨 전압(또는 게이트 온 전압)을 제공할 수 있다.
입력 회로(410)는, 발광 개시 신호(FLM)와 이전 스테이지의 캐리 신호(CR[i-1]) 중 하나와 제1 클럭 신호(CLK1)에 기초하여, 제1 노드(N1)의 전압 및 제2 노드(N2)의 전압을 제어할 수 있다. 예를 들어, 도 4에 도시한 스테이지(400)가 도 3에 따른 제1 스테이지(401)라면, 제1 입력단(101)을 통해 발광 개시 신호(FLM)가 입력 회로(410)에 입력되며, 나머지 다른 스테이지라면, 이전 스테이지의 캐리 신호(CR[i-1])가 제1 입력단(101)을 통해 입력 회로(410)에 입력될 수 있다.
구체적으로, 입력 회로(410)는, 제1 트랜지스터(T1), 제4 트랜지스터(T4), 제5 트랜지스터(T5)를 포함할 수 있다. 제1 트랜지스터(T1)는, 발광 개시 신호(FLM)와 이전 스테이지의 캐리 신호(CR[i-1]) 중 하나가 입력되는 제1 입력단(101)과 제2 노드(N2) 사이에 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극에, 제2 입력단(102)이 연결될 수 있다. 따라서, 제1 클럭 신호(CLK1)에 따라 제1 트랜지스터(T1)는 턴-온 또는 턴-오프 될 수 있다.
제4 트랜지스터(T4)는, 제1 노드(N1)와 제2 입력단(102) 사이에 연결될 수 있다. 제4 트랜지스터(T4)의 게이트 전극은, 제2 노드(N2)와 연결될 수 있다. 따라서, 제4 트랜지스터(T4)는 제2 노드(N2)에 인가되는 전압에 따라 턴-온 또는 턴-오프 될 수 있다. 이때, 제4 트랜지스터(T4)는 도면에서 도시하고 있는 것처럼 공통으로 연결된 게이트 전극을 갖고, 서로 직렬로 연결된 제1 서브 트랜지스터와 제2 서브 트랜지스터를 포함할 수 있다. 이때, 제1 서브 트랜지스터와 제2 서브 트랜지스터가 서로 공통으로 연결된 게이트 전극은, 제2 노드(N2)와 연결될 수 있다. 이처럼, 제4 트랜지스터(T4)가 복수의 서브 트랜지스터들로 구성됨으로써, 제1 노드(N1)와 제2 노드(N2) 사이의 전압차가 높은 경우에도 안정적으로 제1 노드(N1)와 제2 입력단(102) 사이에 전류 경로를 형성할 수 있다.
제5 트랜지스터(T5)는, 제1 노드(N1)와 제2 전원(VGL) 사이에 연결될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 제1 클럭 신호(CLK1)가 입력되는 제2 입력단과 연결될 수 있다. 따라서, 제5 트랜지스터(T5)는 제1 클럭 신호(CLK1)에 따라 턴-온 또는 턴-오프 될 수 있다.
제1 주회로(420)는, 제5 노드(N5)에 인가되는 전압과 제2 클럭 신호(CLK2)에 기초하여, 제3 노드(N3)의 전압을 제어할 수 있다. 제1 주회로(420)는, 제2 커패시터(C2), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 포함할 수 있다. 제6 트랜지스터(T6)는, 제3 노드(N3)와 제6 노드(N6) 사이에 연결될 수 있다. 제7 트랜지스터(T7)는, 제6 노드(N6)와 제3 입력단(103) 사이에 연결될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 제2 클럭 신호(CLK2)가 입력되는 제3 입력단(103)과 연결될 수 있다. 따라서, 제6 트랜지스터(T6)는, 제2 클럭 신호(CLK2)에 따라 턴-온 또는 턴-오프 될 수 있다. 제7 트랜지스터(T7)의 게이트 전극은 제5 노드(N5)와 연결될 수 있다. 따라서, 제7 트랜지스터(T7)는, 제5 노드(N5)에 인가되는 전압에 따라 턴-온 또는 턴-오프 될 수 있다. 제2 커패시터(C2)는, 제6 노드(N6)와 제5 노드(N5) 사이에 연결될 수 있다.
한편, 제1 노드(N1)와 제5 노드(N5)는 서로 동일한 노드일 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 스테이지(400)는, 입력 회로(410)의 제1 노드(N1)와 제1 주회로(420)의 제5 노드(N5) 사이를 연결하는 제11 트랜지스터(T11)를 더 포함할 수 있다. 제11 트랜지스터(T11)는, 제1 노드(N1)의 전압이 제5 노드(N5)의 전압보다 지나치게 낮아지는 것을 제한할 수 있다. 즉, 제11 트랜지스터(T11)는, 제1 노드(N1)의 전압 강하 폭을 제한할 수 있다.
제11 트랜지스터(T11)의 게이트 전극은 제2 전원(VGL)과 연결될 수 있다. 제2 전원(VGL)이 로우 레벨 전압(또는 p 타입 트랜지스터를 턴-온 상태로 유도하는 전압)을 가지므로, 제11 트랜지스터(T11)는 항상 턴-온 상태로 유지될 수 있다. 따라서, 제1 노드(N1)의 전압과 제5 노드(N5)의 전압은 서로 동일하게 유지될 수 있어, 입력 회로(410)의 제1 노드(N1)에 인가되는 전압이 제1 주회로(420)의 제5 노드(N5)에도 인가될 수 있다.
제2 주회로(430)는, 제2 노드(N2)에 인가되는 전압에 기초하여, 제3 노드(N3)가 제2 노드(N2)와 서로 반대 레벨의 전압을 갖도록(예를 들어, 제3 노드(N3)의 전압이 하이 레벨이면 제2 노드(N2)의 전압은 로우 레벨), 제3 노드(N3)의 전압을 출력할 수 있다. 제2 주회로(430)는, 제1 커패시터(C1) 및 제8 트랜지스터(T8)를 포함할 수 있다. 제8 트랜지스터(T8)는, 제1 전원(VGH)과 제3 노드(N3) 사이에 연결될 수 있다. 제8 트랜지스터(T8)의 게이트 전극은, 제2 노드(N2)에 연결될 수 있다. 따라서, 제8 트랜지스터(T8)는 제2 노드(N2)에 인가되는 전압에 따라 턴-온 또는 턴-오프 될 수 있다. 제1 커패시터(C1)는, 제1 전원(VGH)과 제3 노드(N3) 사이에 연결될 수 있다. 따라서, 제1 커패시터(C1)는 제3 노드(N3)에 로우 레벨 전압이 인가될 때 충전된 후, 제9 트랜지스터(T9)가 턴-온 상태를 유지하도록 보조할 수 있다.
출력 회로(440)는, 제3 노드(N3)에 인가되는 전압과 제4 노드(N4)에 인가되는 전압에 기초하여, 출력단(104)으로 출력되는 발광 제어 신호(EMi)를 제어할 수 있다. 출력 회로(440)는, 제9 트랜지스터(T9) 및 제10 트랜지스터(T10)을 포함할 수 있다.
제9 트랜지스터(T9)는, 제1 전원(VGH)과 발광 제어 신호(EMi)가 출력되는 출력단(104) 사이에 연결될 수 있다. 제9 트랜지스터(T9)의 게이트 전극은 제3 노드(N3)와 연결될 수 있다. 따라서, 제9 트랜지스터(T9)는 제3 노드(N3)에 인가되는 전압에 따라 턴-온 또는 턴-오프 될 수 있다. 제9 트랜지스터(T9)가 턴-온 되면, 제1 전원(VGH)에 따른 전류가 출력단(104)으로 흐르면서 하이 레벨의 발광 제어 신호(EMi)가 출력될 수 있다.
제10 트랜지스터(T10)는, 출력단(104)과 제2 전원(VGL) 사이에 연결될 수 있다. 제10 트랜지스터(T10)의 게이트 전극은 제4 노드(N4)와 연결될 수 있다. 따라서, 제10 트랜지스터(T10)는 제4 노드(N4)에 입력되는 전압에 따라 턴-온 또는 턴-오프 될 수 있다. 제10 트랜지스터(T10)이 턴-온 되면, 제2 전원(VGL)에 따른 로우 레벨의 발광 제어 신호(EMi)가 출력될 수 있다.
한편, 제2 노드(N2)와 제4 노드(N4)는 서로 동일할 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 스테이지(400)는, 입력 회로(410)의 제2 노드(N2)와 출력 회로(440)의 제4 노드(N4) 사이를 연결하는 제12 트랜지스터(T12)를 더 포함할 수 있다. 제12 트랜지스터(T12)는, 제2 노드(N2)의 전압이 제4 노드(N4)의 전압보다 지나치게 낮아지는 것을 제한할 수 있다. 즉, 제12 트랜지스터(T12)는, 제2 노드(N2)의 전압 하강 폭을 제한할 수 있다.
제12 트랜지스터(T12)의 게이트 전극에 제2 전원(VGL)이 입력될 수 있다. 제2 전원(VGL)이 로우 레벨 전압(또는 p 타입 트랜지스터를 턴-온 상태로 유도하는 전압)을 가지므로, 제12 트랜지스터(T12)는 항상 턴-온 상태로 유지될 수 있다. 따라서, 제2 노드(N2)의 전압과 제4 노드(N4)의 전압은 서로 동일하게 유지될 수 있어, 입력 회로(420)의 제2 노드(N2)에 인가되는 전압이 출력 회로(440)의 제4 노드(N4)에도 인가될 수 있다.
한편, 본 발명의 일 실시예에서는, 제4 노드(N4)에 인가되는 전압 및 제2 클럭 신호(CLK2)에 기초하여, 제4 노드(N4)가 안정적으로 로우 레벨을 유지하도록(또는 출력 회로(440)의 제10 트랜지스터(T10)가 안정적으로 턴-온 상태가 되도록) 보조하는 제1 보조 회로(450)를 더 포함할 수 있다.
구체적으로, 제1 보조 회로(450)는, 제3 커패시터(C3), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함할 수 있다. 제2 트랜지스터(T2)는, 제1 전원(VGH)과 제7 노드(N7) 사이에 연결될 수 있다. 제2 트랜지스터(T2)의 게이트 전극은, 제1 노드(N1)와 연결될 수 있다. 따라서, 제2 트랜지스터(T2)는, 제1 노드(N1)에 인가되는 전압에 의해 턴-온 또는 턴-오프 될 수 있다. 제3 커패시터(C3)는, 제4 노드(N4)와 제7 노드(N7) 사이에 연결될 수 있다.
제3 커패시터(C3)는, 발광 개시 신호 또는 이전 스테이지의 캐리 신호가 로우 레벨로 전환될 때, 로우 레벨로 전환되는 제4 노드(N4)의 전압을 충전된 전압 크기만큼 추가로 낮출 수 있다.
제4 노드(N4)의 전압이 더 낮아지면, 제10 트랜지스터(T10)의 문턱 전압 이하로 제10 트랜지스터(T10)의 게이트 전극과 소스 전극 사이의 전압차(Vgs)가 더 낮게 유지되므로, 발광 제어 신호(EMi)를 충분히 낮은 레벨로 유지시킬 수 있다. 따라서, 제3 커패시터(C3)를 포함하는 제1 보조 회로(45)는, 발광 제어 신호(EMi)가 충분히 낮은 로우 레벨 신호를 생성하도록 보조하고, 전력 소비를 절감시킬 수 있다.
제3 트랜지스터(T3)는, 제7 노드(N7)와 제3 입력단(103) 사이에 연결될 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제4 노드(N4)에 연결될 수 있다. 따라서, 제3 트랜지스터(T3)는, 제4 노드(N4)에 인가되는 전압에 따라 턴-온 또는 턴-오프 될 수 있다.
도 4에서 도시한 제1 트랜지스터 내지 제12 트랜지스터(T1~T12)은 P 타입 트랜지스터일 수 있다. 따라서, 도 4에 도시한 제1 트랜지스터 내지 제12 트랜지스터(T1~T12)의 게이트 온 전압은 로우 레벨일 수 있고, 게이트 오프 전압은 하이 레벨일 수 있다. 다만, 반드시 이에 한정되는 것은 아니며, 도 4에 도시한 제1 트랜지스터 내지 제12 트랜지스터(T1~T12) 중 전부 또는 일부를 n 타입 트랜지스터로 변형하는 것도 본 발명의 일 실시예에 포함되는 것으로 해석되어야 한다.
도 5는 도 4에 따른 스테이지의 동작을 나타내는 파형도이다.
도 5를 참조하면, 도 4에서 도시한 스테이지(400)의 동작 흐름을 설명할 수 있다.
이하에서, 도 4에 따른 스테이지(400)를 구성하는 트랜지스터들은, P 타입 트랜지스터들로 전제하였으므로, 제1 클럭 신호(CLK1) 및/또는 제2 클럭 신호(CLK2)가 로우 레벨이라는 의미는, "제1 클럭 신호(CLK1) 및/또는 제2 클럭 신호(CLK2)가 스테이지에 공급된다"는 의미로 해석될 수도 있다.
도 5를 참조하면, 제1 클럭 신호(CLK1) 및 제2 클럭 신호(CLK2)는, 2 수평 기간(2H)의 주기를 가지며, 서로 다른 수평 기간에 게이트 온 레벨을 가질 수 있다. 즉, 제2 클럭 신호(CLK2)는 제1 클럭 신호(CLK1)에서 반주기(또는 1 수평 기간(1H)) 만큼 쉬프트(shift)된 신호일 수 있다.
또한, 입력 회로(410)에 입력되는 발광 개시 신호(FLM) 또는 이전 스테이지의 캐리 신호(CR[i-1])는, 제1 클럭 신호(CLK1)의 주기(또는 반주기) 이상 제1 클럭 신호(CLK1)와 함께 입력 회로(410)에 공급될 수 있다. 예를 들어, 발광 개시 신호(FLM) 또는 이전 스테이지의 캐리 신호(CR[i-1])가 입력 회로(410)에 입력되는 기간은, 제1 클럭 신호(CLK1)의 주기보다 두 배 이상 클 수 있다(도 5에서는 약 4 수평 주기 동안 입력되는 것으로 도시).
도 4 및 도 5를 참조하여, 제1 기간(t1)에 따른 스테이지(400)의 동작을 설명하면 다음과 같다.
제1 기간(t1)에서, 제1 클럭 신호(CLK1)가 로우 레벨로 전환되면(또는 제1 클럭 신호(CLK1)이 공급되면), 입력 회로(410)의 제1 트랜지스터(T1) 및 제5 트랜지스터(T5)가 턴-온 된다. 이때, 제2 클럭 신호(CLK2)는 하이 레벨을 유지하므로, 제6 트랜지스터(T6)는 턴-오프 된다.
제1 트랜지스터(T1)가 턴-온 되면, 입력 회로(410)에 입력된 로우 레벨의 발광 개시 신호(FLM) 또는 이전 스테이지의 캐리 신호(CR[i-1])는 제2 노드(N2)로 전달될 수 있다. 이에 따라, 제2 노드(N2)에 로우 레벨 전압이 인가된다. 제2 노드(N2)에 로우 레벨 전압이 인가되면, 제4 트랜지스터(T4) 및 제8 트랜지스터(T8)가 턴-온 된다.
또한, 제12 트랜지스터(T12)는 항상 턴-온 상태를 유지하고 있으므로, 제2 노드(N2)의 전압이 제4 노드(N4)에 그대로 전달되어 제4 노드(N4)에 로우 레벨 전압이 인가된다. 따라서, 제4 노드(N4)에 로우 레벨 전압이 인가되면, 제10 트랜지스터(T10) 및 제3 트랜지스터(T3)가 턴-온 된다.
제3 트랜지스터(T3)가 턴-온 되면, 제2 클럭 신호(CLK2)에 따른 하이 레벨 전압이 제7 노드(N7)에 인가된다. 따라서, 로우 레벨 전압인 제4 노드(N4)와 하이 레벨 전압인 제7 노드(N7) 사이에 연결된 제3 커패시터(C3)는 제4 노드(N4)와 제7 노드(N7) 사이에 인가되는 전압을 충전한다.
제4 트랜지스터(T4)가 턴-온 되면, 제1 노드(N1)와 제2 전원(VGL) 사이에 연결된 제5 트랜지스터(T5)는 다이오드로서 동작할 수 있다. 따라서, 제5 트랜지스터(T5)가 턴-온 되었더라도, 제2 전원(VGL)의 로우 레벨 전압은, 제1 노드(N1)로 전달되지 않게 되고, 제1 노드(N1)는 이전 상태의 전압(예를 들면, 도 5와 같이 하이 레벨 전압)을 유지할 수 있다.
제1 노드(N1)가 하이 레벨 전압을 유지하면, 제2 트랜지스터(T2)는 턴-오프 된다. 또한, 항상 턴-온 상태를 유지하는 제11 트랜지스터(T11)에 의해 제1 노드(N1)의 전압이 제5 노드(N5)로 전달되므로, 제5 노드(N5)에 하이 레벨 전압이 인가된다. 제5 노드(N5)에 하이 레벨 전압이 인가되면, 제7 트랜지스터(T7)가 턴-오프 된다.
제8 트랜지스터(T8)가 턴-온 되면, 제3 노드(N3)에는 제1 전원(VGH)에 따른 전압이 인가되어, 제9 트랜지스터(T9)는 턴-오프 된다.
제10 트랜지스터(T10)가 턴-온 되면, 출력단(104)으로 제2 전원(VGL)에 따른 로우 레벨 전압이 발광 제어 신호(EMi)로서 출력된다. 이때, 발광 제어 신호(EMi)가 로우 레벨 전압이면, 화소에 발광 제어 신호(EMi)가 공급되는 것으로 정의할 수 있다(앞선 도 2에 따른 화소에서 제5 트랜지스터(M5)와 제6 트랜지스터(M6)가 턴-온 되기 때문).
도 5에서, 제2 기간(t2)에 따른 스테이지의 동작을 설명하면 다음과 같다.
제2 기간(t2)에서, 제1 클럭 신호(CLK1)는 하이 레벨 전압이 유지된다. 따라서, 제1 트랜지스터(T1) 및 제5 트랜지스터(T5)는 턴-오프 된다. 다만, 제1 트랜지스터(T1) 및 제5 트랜지스터(T5)는 턴-오프 되더라도, 제1 커패시터(C1)에 의해 제3 노드(N3)가 이전 상태의 전압(하이 레벨)을 유지하고, 제3 커패시터(C3)에 의해 제4 노드(N4)가 이전 상태의 전압(로우 레벨)을 유지한다. 따라서, 제3 노드(N3)가 하이 레벨 전압이면, 제9 트랜지스터(T9)는 턴-오프 상태를 유지한다. 제4 노드(N4)는, 로우 레벨 전압을 유지하므로, 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제8 트랜지스터(T8) 및 제10 트랜지스터(T10)는 턴-온 상태를 유지한다.
제2 기간(t2)에서, 제2 클럭 신호(CLK2)가 로우 레벨로 전환되면, 제6 트랜지스터(T6)가 턴-온 된다. 제6 트랜지스터(T6)가 턴-온되면, 제3 노드(N3)의 하이 레벨 전압이 제6 노드(N6)로 인가된다.
또한, 제3 트랜지스터(T3)가 턴-온 되면, 제2 클럭 신호(CLK2)에 따른 로우 레벨 전압이 제7 노드(N7)에 인가된다. 이때, 제7 노드(N7)에 인가된 전압보다 제3 커패시터(C3)의 전압만큼 낮은 전압이 제4 노드(N4)에 인가된다.
도 5에서, 제3 기간(t3)에 따른 스테이지의 동작을 설명하면 다음과 같다.
제3 기간(t3)에서, 제2 클럭 신호(CLK2)는 하이 레벨 전압을 유지하므로, 제6 트랜지스터(T6)가 턴-오프된다. 또한, 제3 기간(t3)에서 입력 회로(401)로, 발광 개시 신호(FLM) 또는 이전단의 캐리 신호(CR[i-1])가 하이 레벨로 입력되고, 제1 클럭 신호(CLK1)는 로우 레벨로 전환된다.
제1 클럭 신호(CLK1)가 로우 레벨로 전환되면, 제1 트랜지스터(T1) 및 제5 트랜지스터(T5)가 턴-온 된다.
제1 트랜지스터(T1)가 턴-온 되면, 입력 회로(410)에 입력된 로우 레벨의 발광 개시 신호(FLM) 또는 이전 스테이지의 캐리 신호(CR[i-1])는 제2 노드(N2)로 전달될 수 있다. 이에 따라, 제2 노드(N2)에 하이 레벨 전압이 인가된다. 제2 노드(N2)에 하이 레벨 전압이 인가되면, 제4 트랜지스터(T4) 및 제8 트랜지스터(T8)가 턴-오프 된다.
또한, 제12 트랜지스터(T12)는 항상 턴-온 상태를 유지하고 있으므로, 제2 노드(N2)의 전압이 제4 노드(N4)에 그대로 전달되어 제4 노드(N4)에 하이 레벨 전압이 인가된다. 따라서, 제4 노드(N4)에 하이 레벨 전압이 인가되면, 제10 트랜지스터(T10) 및 제3 트랜지스터(T3)가 턴-오프 된다.
제5 트랜지스터(T5)가 턴-온 되면, 제1 노드(N1)로 제2 전원(VGL)에 따른 로우 레벨 전압이 인가된다. 또한, 제11 트랜지스터(T11)는 항상 턴-온 상태이기 때문에 제5 노드(N5)에도 제2 전원(VGL)에 따른 로우 레벨 전압이 인가된다. 따라서, 제1 노드(N1)의 로우 레벨 전압에 의해 제2 트랜지스터(T2)가 턴-온 되고, 제5 노드(N5)의 로우 레벨 전압에 의해 제7 트랜지스터(T7)가 턴-온 된다.
제2 트랜지스터(T2)가 턴-온 되면, 제1 전원(VGH)의 전압이 제7 노드(N7)로 인가된다. 이때, 제3 트랜지스터(T3)는 턴-오프 상태를 유지하므로, 제2 클럭 신호(CLK2)가 제7 노드(N7)로 전달되지 않는다. 또한, 제3 커패시터(C3)와 연결된 제7 노드(N7) 및 제2 노드(N2, 또는 제4 노드(N4))에 인가되는 전압이 모두 하이 레벨 전압이므로, 제3 커패시터(C3)에서 전압차가 발생하지 않으며 충방전이 수행되지 않는다.
제7 트랜지스터(T7)가 턴-온 되면, 제2 클럭 신호(CLK2)에 따른 하이 레벨 전압이 제6 노드(N6)에 인가된다. 이때, 제6 트랜지스터(T6)는, 제2 클럭 신호(CLK2)가 하이 레벨 전압이므로, 턴-오프 된다. 제5 노드(N5)에는, 로우 레벨 전압이 인가되어 있으므로, 제6 노드(N6)에 인가된 하이 레벨 전압과 제5 노드(N5)에 따른 로우 레벨 전압 사이의 차분전압(또는 제7 트랜지스터(T7)에 대한 턴-온 전압)이 제2 커패시터(C2)에 저장된다.
도 5에서, 제4 기간(t4)에 따른 스테이지의 동작을 설명하면 다음과 같다.
제4 기간(t4)에서 제1 클럭 신호(CLK1)는 하이 레벨이 유지되고, 제2 클럭 신호(CLK2)가 로우 레벨로 전환된다. 따라서, 제1 트랜지스터(T1) 및 제5 트랜지스터(T5)는 턴-오프 상태가 유지되며, 제6 트랜지스터(T6)가 턴-온 된다.
이때, 제7 트랜지스터(T7)는, 앞서 제3 기간(t3)에서 제2 커패시터(C2)에 의해 턴-온 상태에 있다. 따라서, 제6 트랜지스터(T6)도 턴-온 되면, 제2 클럭 신호(CLK2)에 따른 로우 레벨 전압이 제6 노드(N6)와 제3 노드(N3)에 인가될 수 있다. 제3 노드(N3)에 로우 레벨 전압이 인가되면, 제9 트랜지스터(T9)가 턴-온 된다.
제9 트랜지스터(T9)가 턴-온 되면, 제1 전원(VGH)으로부터 출력단(104)으로 전류가 흐르면서, 하이 레벨의 발광 제어 신호(EMi)가 출력단(104)을 통해 출력된다.
한편, 제5 노드(N5, 또는 제1 노드(N1))는, 제6 노드(N6)에 따른 로우 레벨 전압보다 제2 커패시터(C2)에 따른 전압차만큼 더 작은 전압(2 step 로우 레벨 전압)이 인가된다(제2 커패시터 커플링 효과).
도 5에서, 제5 기간(t5)에 따른 스테이지(400)의 동작을 설명하면 다음과 같다.
제5 기간(t5)에서, 제2 클럭 신호(CLK2)는 하이 레벨로 유지되므로, 제6 트랜지스터(T6)는 턴-오프 상태가 유지된다. 제1 클럭 신호(CLK1)는 로우 레벨로 전환되므로, 제1 트랜지스터(T1) 및 제5 트랜지스터(T5)가 턴-온 될 수 있다.
제1 트랜지스터(T1)가 턴-온 되면, 입력 회로(410)에 입력된 로우 레벨의 발광 개시 신호(FLM) 또는 이전 스테이지의 캐리 신호(CR[i-1])는 제2 노드(N2)로 전달될 수 있다. 이에 따라, 제2 노드(N2)가 로우 레벨로 전환된다. 제2 노드(N2)가 로우 레벨로 전환되면, 제4 트랜지스터(T4) 및 제8 트랜지스터(T8)가 턴-온 된다.
또한, 제12 트랜지스터(T12)는 항상 턴-온 상태를 유지하고 있으므로, 제2 노드(N2)의 전압이 제4 노드(N4)에 그대로 전달되어 제4 노드(N4)에 로우 레벨 전압이 인가된다. 따라서, 제4 노드(N4)에 로우 레벨 전압이 인가되면, 제10 트랜지스터(T10) 및 제3 트랜지스터(T3)가 턴-온 된다.
제3 트랜지스터(T3)가 턴-온 되면, 제2 클럭 신호(CLK2)에 따른 하이 레벨 전압이 제7 노드(N7)에 인가된다. 따라서, 로우 레벨 전압인 제4 노드(N4)와 하이 레벨 전압인 제7 노드(N7) 사이에 연결된 제3 커패시터(C3)는 제4 노드(N4)와 제7 노드(N7) 사이에 인가되는 전압을 충전한다.
제4 트랜지스터(T4)가 턴-온 되면, 제1 노드(N1)와 제2 전원(VGL) 사이에 연결된 제5 트랜지스터(T5)는 다이오드로서 동작할 수 있다. 따라서, 제5 트랜지스터(T5)가 턴-온 되었더라도, 제2 전원(VGL)에 따른 로우 레벨 전압은, 제1 노드(N1)로 전달되지 않게 되고, 제1 노드(N1)는 이전 상태의 전압(예를 들면, 도 5와 같이 로우 레벨 전압)을 유지할 수 있다.
제1 노드(N1)가 로우 레벨 전압을 유지하면, 제2 트랜지스터(T2)는 턴-온 된다. 또한, 항상 턴-온 상태를 유지하는 제11 트랜지스터(T11)에 의해 제1 노드(N1)의 전압이 제5 노드(N5)로 전달되므로, 제5 노드(N5)에 로우 레벨 전압이 인가된다. 제5 노드(N5)에 로우 레벨 전압이 인가되면, 제7 트랜지스터(T7)가 턴-온 된다.
제2 트랜지스터(T2)가 턴-온 되면, 제7 노드(N7)에는 제1 전원(VGH)에 따른 고전압이 인가될 수 있다.
또한, 제7 트랜지스터(T7)가 턴-온 되면, 제6 노드(N6)에는 제2 클럭 신호(CLK2)에 따른 하이 레벨 전압이 인가된다.
제8 트랜지스터(T8)가 턴-온 되면, 제3 노드(N3)에는 제1 전원(VGH)의 전압이 인가되어, 제9 트랜지스터(T9)는 턴-오프 된다.
제10 트랜지스터(T10)가 턴-온 되면, 스테이지의 출력단(104)으로 출력되는 발광 제어 신호(EMi)가 로우 레벨로 전환된다. 다만, 이때 도 4에서 보는 것과 같이 발광 제어 신호(EMi)의 로우 레벨 출력이 다소 높다. 이러한 문제를 해결하기 위하여, 도 4에 따른 제1 보조 회로(450)는, 발광 제어 신호(EMi)의 로우 레벨 출력을 추가로 낮출 수 있다.
구체적으로, 도 5의 제6 기간(t6)에 따른 스테이지(400)의 동작은 다음과 같다.
제6 기간(t6)에서 제2 클럭 신호(CLK2)가 로우 레벨로 전환됨에 따라, 제3 트랜지스터(T3)를 통해, 제2 클럭 신호(CLK2)에 따른 로우 레벨 전압이 제7 노드(N7)에 인가된다. 제3 커패시터(C3)는, 충전된 전압만큼 제4 노드(N4)의 전압을 한 단계 더 낮춘다. 제3 커패시터(C3)의 커플링에 의해 제4 노드(N4)의 전압이 더 낮아지면, 제10 트랜지스터(T10)의 게이트 전극과 소스 전극 사이의 전압차(Vgs)의 절대값 크기가 더 커지므로, 발광 제어 신호(EMi)를 한 단계 더 낮은 레벨로 낮출 수 있다.
따라서, 도 5에서와 같이 제5 기간(t5)에서 발광 개시 신호(FLM)가 로우 레벨로 전환됨에 따라, 스테이지(400)의 출력단(104)으로 출력되는 발광 제어 신호(EMi)가 제1 로우 레벨로 전환된 후, 제6 기간(t6)에서 제2 클럭 신호(CLK2)가 로우 레벨로 전환됨에 따라 제1 보조 회로(450)가 동작하여 발광 제어 신호(EMi)를 제1 로우 레벨보다 한 단계 더 낮은 제2 로우 레벨로 전환시킬 수 있다.
이처럼, 도 4에 따른 스테이지(400)에 따르면, 발광 제어 신호(EMi)가 단계적으로 낮아져 로우 레벨 전압(발광 제어 신호가 공급되는 상태로 정의되는 전압)으로 전환된다(2 step falling). 이처럼, 발광 제어 신호(EMi)가 단계적으로 낮아질 경우, 특수한 화소에서는 과전류가 발생하여 전력 소비가 증가하는 등의 문제가 발생할 수 있다. 따라서, 본 발명의 일 실시예에서는 발광 제어 신호(EMi)가 단계적으로 낮아지지 않고 단일 스텝 형태로 낮아질 수 있는 스테이지를 추가로 제안한다.
도 6은 도 3에 따른 스테이지의 제2 실시예에 따른 회로도이다.
도 6을 참조하면, 도 4에 따른 스테이지(400) 회로의 출력인 발광 제어 신호(EMi)가 계단식으로 감소하지 않을 수 있도록 개선한 회로를 확인할 수 있다.
도 6을 참조하면, 도 4에 따른 스테이지를 전제로, 제2 실시예에 따른 스테이지(500)는, 도 4에 따른 스테이지(400)에서, 제2 노드(N2)에 인가되는 전압을 수신하여 발광 제어 신호(EMi)의 로우 레벨 출력을 단일 스텝 형태로 제어하는 제2 보조 회로(460)를 더 포함할 수 있다.
제2 보조 회로(460)는, 제13 트랜지스터(T13), 제14 트랜지스터(T14), 및 제4 커패시터(C4)를 포함할 수 있다.
제14 트랜지스터(T14)는, 출력단(104)과 제2 전원(VGL) 사이에 연결될 수 있다. 제14 트랜지스터(T14)의 게이트 전극은 제8 노드(N8)와 연결될 수 있다.
제13 트랜지스터(T13)는, 제2 노드(N2)와 제8 노드(N8) 사이에 연결될 수 있다. 제13 트랜지스터(T13)의 게이트 전극은 제2 전원(VGL)과 연결될 수 있다.
제4 커패시터(C4)는, 제8 노드(N8)와 출력단(104) 사이에 연결될 수 있다.
발광 개시 신호(FLM) 또는 이전 스테이지의 캐리 신호(CR[i-1])가 하이 레벨에서 로우 레벨로 전환되는 경우, 제2 노드(N2)는, 로우 레벨 전압이 인가된다. 이때, 제2 보조 회로(460)는, 제2 노드(N2)에 인가되는 전압이 하이 레벨에서 로우 레벨로 전환되는 것에 기초하여, 제4 커패시터(C4)에 충전된 전압만큼, 제14 트랜지스터(T14)의 게이트 전극과 연결된 제8 노드(N8)의 전압을 추가로 낮춘다. 따라서, 제14 트랜지스터(T14)의 게이트 전극과 소스 전극 사이의 전압차가 제14 트랜지스터(T14)의 임계 전압보다 낮게 유지되는 폭이 더 커지므로, 발광 제어 신호(EMi)는, 도 5에 따른 계단식 감소(2 step falling) 대신에, 곧바로 제2 로우 레벨로 낮아질 수 있다.
참고로, 도 6에 따른 스테이지(500)는, 도 4에 따른 스테이지(400)와 달리, 제1 클럭 신호(CLK1)가 인가되는 입력단과 제2 클럭 신호(CLK2)가 인가되는 입력단의 위치가 반대로 도시되었다. 이것은 도 3에 따른 스테이지들 상호간 관계에서, 각 스테이지마다 입력되는 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)가 교번 입력되는 것을 나타내기 위한 것이다. 따라서, 도 6에 도시된 스테이지(500)의 제1 클럭 신호(CLK1)와 제2 클럭 신호(CLK2)가 인가되는 위치는 서로 바뀔 수 있다.
도 7은 도 6에 따른 스테이지의 동작을 나타내는 파형도이다.
도 7을 참조하면, 도 6에 따른 스테이지(500)의 동작 파형을 확인할 수 있다.
도 7에서, 발광 개시 신호(FLM)가 로우 레벨로 전환되는 기간(t5-1)을 살펴보면, 발광 개시 신호(FLM)가 로우 레벨로 전환되고, 제2 클럭 신호(CLK2)가 로우 레벨로 전환됨에 따라, 도 6에 따른 스테이지(500)의 제1 트랜지스터(T1)가 턴-온 될 수 있다. 따라서, 로우 레벨의 발광 개시 신호(FLM)가 제2 노드로 전달되므로, 제2 노드(N2)가 로우 레벨로 전환될 수 있다.
또한, 제2 노드(N2)가 로우 레벨로 전환되면, 항상 턴-온 상태에 있는 제13 트랜지스터(T13)에 의해 제8 노드(N8)가 로우 레벨로 전환된다. 제8 노드(N8)가 로우 레벨로 전환되면, 제14 트랜지스터(T14)가 턴-온 되면서, 발광 제어 신호(EMi)가 낮아지기 시작한다. 발광 제어 신호(EMi)가 낮아질 때, 제4 커패시터(C4)에 의해, 제14 트랜지스터(T14)의 게이트 전극(또는 제8 노드)과 소스 전극(또는 출력단(104)) 사이의 전압차(Vgs)의 절대값 크기는 더 커진다. 따라서, 제14 트랜지스터(T14)의 게이트 전극과 소스 전극 사이의 전압차(Vgs)의 절대값 크기가 커지므로, 발광 제어 신호(EMi)는 제4 커패시터(C4)에 의해 곧바로 제2 로우 레벨까지 낮아질 수 있다(1 step falling).
즉, 도 4에 따른 스테이지(400)의 발광 제어 신호(EM_before)는, 로우 레벨로 전환될 때, 제1 로우 레벨로 낮아진 후, 제1 클럭 신호가 로우 레벨로 전환됨에 따라 제1 보조 회로(450)의해 제2 로우 레벨로 낮아지는 형태인 반면, 도 6에 따른 스테이지(500)의 발광 제어 신호(EM_after)는, 제2 보조 회로(460)에 의해 즉시 제2 로우 레벨로 낮아질 수 있다.
도 8은 도 3에 따른 스테이지의 제3 실시예에 따른 회로도이다.
도 6에 따른 스테이지(500)는, 게이트 전극에 제2 전원(VGL)이 연결되어 항상 턴-온 상태를 유지하는 제11 트랜지스터(T11)를 포함한다. 이때, 제11 트랜지스터(T11)는, 제1 노드(N1)의 전압 하강폭을 안정적으로 제어하기 위한 것으로, 회로의 동작에 실질적인 영향은 미치지 않는다.
따라서, 발광 소자 특성에 따른 누설 전류 등의 문제가 발생하지 않는 경우라면, 도 6에 따른 스테이지(500)에서 제11 트랜지스터(T11)가 생략되는 것이 가능하다. 도 8을 참조하면, 도 6에 따른 스테이지(500)에서, 제11 트랜지스터(T11)가 생략된 스테이지(600, 제3 실시예)를 확인할 수 있다.
이처럼, 제11 트랜지스터(T11)가 생략되는 스테이지(600)에서, 제1 노드(N1)는 제5 노드(N5)와 동일한 것으로 간주된다. 다른 표현으로 제1 노드(N1)와 제5 노드(N5)는 서로 단락(short)된다.
도 9는 도 3에 따른 스테이지의 제4 실시예에 따른 회로도이다.
도 4에 따른 스테이지(400)에서, 제11 트랜지스터(T11) 및 제12 트랜지스터(T12)는, 게이트 전극에 제2 전원(VGL)에 따른 로우 레벨 전압이 항상 인가되어 턴-온 상태를 유지한다.
따라서, 제11 트랜지스터(T11) 및 제12 트랜지스터(T12)는 전압 하강폭을 안정적으로 제어하기 위한 것이므로 발광 소자 특성에 따른 누설 전류 등의 문제가 발생하지 않는다면 생략될 수 있다.
또한, 발광 제어 신호(EMi)가 로우 레벨일 때 소비 전력 증가의 문제가 없다면, 도 4에 따른 스테이지(400)에서 제1 보조 회로(450)도 생략될 수 있다.
또한, 도 4에 따른 스테이지(400)에서, 제4 노드(N4)와 출력단(104) 사이에 제4 커패시터(C4)를 추가로 연결하는 경우, 도 6에 따른 제2 보조 회로(460)와 같은 형태를 구성할 수 있다.
제2 보조 회로(460)와 같은 구조를 유지하면, 제4 커패시터(C4)로 인해 발광 제어 신호(EMi)가 로우 레벨로 낮아지는 시간이 단축될 수 있다.
종합하면, 도 4에 따른 스테이지(400)에서, 제11 트랜지스터(T11)와 제12 트랜지스터(T12), 제1 보조 회로(450)를 생략하고, 제4 커패시터를 추가하면, 간소화된 스테이지(700, 제4 실시예)를 도 9와 같이 구성할 수 있다.
지금까지 참조한 도면과 기재된 발명의 상세한 설명은 단지 본 발명의 예시적인 것으로서, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
VGH: 제1 전원 VGL: 제2 전원
CLK1: 제1 클럭 신호 CLK2: 제2 클럭 신호
101: 제1 입력단 102: 제2 입력단
103: 제3 입력단 104: 출력단
410: 입력 회로 420: 제1 주회로
430: 제2 주회로 440: 출력 회로
450: 제1 보조 회로 460: 제2 보조 회로

Claims (20)

  1. 발광 제어선들로 발광 제어 신호를 공급하기 위한 복수의 스테이지들을 포함하는 발광 제어 구동부로서,
    상기 스테이지들 각각은,
    발광 개시 신호 및 이전 스테이지의 캐리 신호 중 하나와 제1 클럭 신호에 기초하여, 제1 노드의 전압 및 제2 노드의 전압을 제어하는 입력 회로;
    상기 제1 노드의 전압과 제2 클럭 신호에 기초하여, 제3 노드의 전압을 제어하는 제1 주회로;
    상기 제2 노드의 전압에 기초하여, 상기 제3 노드가 상기 제2 노드와 서로 반대 레벨의 전압을 갖도록, 상기 제3 노드의 전압을 제어하는 제2 주회로;
    상기 제2 노드의 전압과 상기 제3 노드의 전압에 기초하여, 출력단으로 출력되는 발광 제어 신호를 제어하는 출력 회로;
    상기 제2 클럭 신호에 기초하여, 상기 발광 제어 신호가 제1 로우 레벨에서 제2 로우 레벨로 더 낮아지도록 상기 발광 제어 신호의 로우 레벨 출력을 제어하는 제1 보조 회로; 및
    상기 제2 노드의 전압에 기초하여, 상기 발광 제어 신호의 로우 레벨 출력을 단일 스텝 다운(single step down) 형태로 제어하는 제2 보조 회로를 포함하는, 발광 제어 구동부.
  2. 청구항 1에서,
    상기 제2 보조 회로는,
    제8 노드와 상기 출력단 사이에 연결된 제4 커패시터;
    상기 제2 노드와 상기 제8 노드 사이에 연결되고, 게이트 전극이 제2 전원과 연결된 제13 트랜지스터; 및
    상기 출력단과 상기 제2 전원 사이에 연결되고, 게이트 전극이 상기 제8 노드와 연결된 제14 트랜지스터를 포함하는, 발광 제어 구동부.
  3. 청구항 2에서,
    상기 제4 커패시터는,
    상기 제2 노드에 로우 레벨 전압이 인가될 때, 상기 발광 제어 신호가 신속하게 상기 제2 로우 레벨로 전환되도록, 상기 제8 노드와 상기 출력단 사이의 전압차의 절대값 크기를 상승시키는, 발광 제어 구동부.
  4. 청구항 1에서,
    상기 입력 회로와 상기 출력 회로 사이에서,
    상기 제2 노드의 전압 강하 폭을 제한하는 제12 트랜지스터를 더 포함하는, 발광 제어 구동부.
  5. 청구항 4에서,
    상기 제12 트랜지스터는, 상기 제2 노드와 제4 노드 사이에 연결되고, 제2 전원과 연결되는 게이트 전극을 포함하는, 발광 제어 구동부.
  6. 청구항 5에서,
    상기 제1 보조 회로는,
    상기 제4 노드의 전압 및 상기 제2 클럭 신호에 기초하여, 상기 제4 노드의 전압을 낮추는, 발광 제어 구동부.
  7. 청구항 6에서,
    상기 제1 보조 회로는,
    상기 제4 노드와 제7 노드 사이에 연결된 제3 커패시터;
    상기 제7 노드와 상기 제2 클럭 신호가 입력되는 제3 입력단 사이에 연결되고, 게이트 전극이 상기 제4 노드와 연결된 제3 트랜지스터; 및
    제1 전원과 상기 제7 노드 사이에 연결되고, 게이트 전극이 상기 제1 노드와 연결된 제2 트랜지스터를 포함하는, 발광 제어 구동부.
  8. 청구항 7에서,
    상기 제3 커패시터는,
    상기 발광 개시 신호 또는 상기 이전 스테이지의 캐리 신호가 로우 레벨로 전환됨에 따라 로우 레벨로 전환되는 상기 제4 노드의 전압을 추가로 낮추는, 발광 제어 구동부.
  9. 청구항 1에서,
    상기 입력 회로는,
    상기 발광 개시 신호와 상기 캐리 신호 중 하나가 입력되는 제1 입력단과 상기 제2 노드 사이에 연결되며, 게이트 전극이 상기 제1 클럭 신호가 입력되는 제2 입력단과 연결되는, 제1 트랜지스터;
    상기 제1 노드와 상기 제2 입력단 사이에 연결되며 게이트 전극이 상기 제2 노드와 연결되는, 제4 트랜지스터; 및
    상기 제1 노드와 제2 전원 사이에 연결되는 제5 트랜지스터를 포함하는, 발광 제어 구동부.
  10. 청구항 1에서,
    상기 제1 주회로는,
    상기 제3 노드와 제6 노드 사이에 연결되고, 게이트 전극이 제2 클럭 신호가 입력되는 제3 입력단과 연결되는 제6 트랜지스터;
    상기 제6 노드와 상기 제3 입력단 사이에 연결되고, 게이트 전극이 상기 제1 노드와 연결되는 제7 트랜지스터; 및
    상기 제6 노드 및 상기 제1 노드 사이에 연결된 제2 커패시터를 포함하는, 발광 제어 구동부.
  11. 청구항 1에서,
    상기 제2 주회로는,
    제1 전원과 상기 제3 노드 사이에 연결되고, 게이트 전극이 상기 제2 노드에 연결되는, 제8 트랜지스터; 및
    상기 제1 전원과 상기 제3 노드 사이에 연결된 제1 커패시터를 포함하는, 발광 제어 구동부.
  12. 청구항 1에서,
    상기 출력 회로는,
    제1 전원과 상기 출력단 사이에 연결되고, 게이트 전극이 상기 제3 노드와 연결된 제9 트랜지스터; 및
    출력단과 제2 전원 사이에 연결되고, 게이트 전극이 상기 제2 노드와 연결된 제10 트랜지스터를 포함하는, 발광 제어 구동부.
  13. 청구항 1에서,
    상기 입력 회로와 상기 제1 주회로 사이에서,
    상기 제1 노드의 전압 강하 폭을 제한하는 제11 트랜지스터를 더 포함하는, 발광 제어 구동부.
  14. 청구항 13에서,
    상기 제11 트랜지스터는,
    게이트 전극이 제2 전원과 연결되어 항상 턴-온 상태를 유지하는, 발광 제어 구동부.
  15. 복수의 화소들을 포함하는 화소부;
    상기 화소들에 주사 신호를 공급하는 주사 구동부;
    상기 화소들에 데이터 신호를 공급하는 데이터 구동부;
    상기 화소들에 발광 제어 신호를 공급하는 복수의 스테이지들을 포함하는 발광 제어 구동부; 및
    상기 주사 구동부, 상기 데이터 구동부 및 상기 발광 제어 구동부의 구동을 제어하는 타이밍 제어부를 포함하고,
    상기 스테이지들 각각은,
    발광 개시 신호와 이전 스테이지의 캐리 신호 중 하나와 제1 클럭 신호에 기초하여, 제1 노드의 전압 및 제2 노드의 전압을 제어하는 입력 회로;
    상기 제1 노드의 전압과 제2 클럭 신호에 기초하여, 제3 노드의 전압을 제어하는 제1 주회로;
    상기 제2 노드의 전압에 기초하여, 상기 제3 노드가 상기 제2 노드와 서로 반대 레벨의 전압을 갖도록, 상기 제3 노드의 전압을 제어하는 제2 주회로;
    상기 제2 노드의 전압과 상기 제3 노드의 전압에 기초하여, 출력단으로 출력되는 발광 제어 신호를 제어하는 출력 회로;
    상기 제2 클럭 신호에 기초하여, 상기 발광 제어 신호가 제1 로우 레벨에서 제2 로우 레벨로 더 낮아지도록 상기 발광 제어 신호의 로우 레벨 출력을 제어하는 제1 보조 회로; 및
    상기 제2 노드의 전압에 기초하여, 상기 발광 제어 신호의 로우 레벨 출력을 단일 스텝 다운(single step down) 형태로 제어하는 제2 보조 회로를 포함하는, 표시 장치.
  16. 청구항 15에서,
    상기 제2 보조 회로는,
    제8 노드와 상기 출력단 사이에 연결된 제4 커패시터;
    상기 제2 노드와 상기 제8 노드 사이에 연결되고, 게이트 전극이 제2 전원과 연결된 제13 트랜지스터; 및
    상기 출력단과 상기 제2 전원 사이에 연결되고, 게이트 전극이 상기 제8 노드와 연결된 제14 트랜지스터를 포함하는, 표시 장치.
  17. 청구항 16에서,
    상기 제4 커패시터는,
    상기 제2 노드에 로우 레벨 전압이 인가될 때, 상기 발광 제어 신호가 신속하게 상기 제2 로우 레벨로 전환되도록, 상기 제8 노드와 상기 출력단 사이의 전압차의 절대값 크기를 상승시키는, 표시 장치.
  18. 청구항 15에서,
    상기 출력 회로는,
    제1 전원과 상기 출력단 사이에 연결되고, 게이트 전극이 상기 제3 노드와 연결된 제9 트랜지스터; 및
    출력단과 제2 전원 사이에 연결되고, 게이트 전극이 상기 제2 노드와 연결된 제10 트랜지스터를 포함하는, 표시 장치.
  19. 청구항 15에서,
    상기 제1 클럭 신호 및 상기 제2 클럭 신호의 주기는 동일하고, 서로 반주기 이상의 위상차를 갖는, 표시 장치.
  20. 청구항 15에서,
    상기 캐리 신호는,
    상기 이전 스테이지의 발광 제어 신호를 포함하는, 표시 장치.
KR1020190140507A 2019-11-05 2019-11-05 발광 제어 구동부 및 이를 포함하는 표시 장치 KR20210054657A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190140507A KR20210054657A (ko) 2019-11-05 2019-11-05 발광 제어 구동부 및 이를 포함하는 표시 장치
CN202010837976.XA CN112785955A (zh) 2019-11-05 2020-08-19 发光控制驱动部及包括其的显示装置
US17/005,323 US11514840B2 (en) 2019-11-05 2020-08-28 Light emission control driver and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190140507A KR20210054657A (ko) 2019-11-05 2019-11-05 발광 제어 구동부 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
KR20210054657A true KR20210054657A (ko) 2021-05-14

Family

ID=75687603

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190140507A KR20210054657A (ko) 2019-11-05 2019-11-05 발광 제어 구동부 및 이를 포함하는 표시 장치

Country Status (3)

Country Link
US (1) US11514840B2 (ko)
KR (1) KR20210054657A (ko)
CN (1) CN112785955A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210081507A (ko) * 2019-12-23 2021-07-02 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
CN113763880B (zh) * 2021-09-18 2023-03-14 广州国显科技有限公司 像素电路、像素电路的驱动方法及显示装置
CN116805470A (zh) * 2023-07-05 2023-09-26 上海和辉光电股份有限公司 一种移位寄存器单元、栅极驱动电路及显示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101975581B1 (ko) 2012-08-21 2019-09-11 삼성디스플레이 주식회사 발광 제어 구동부 및 그것을 포함하는 유기발광 표시장치
KR102050581B1 (ko) 2013-06-21 2019-12-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR102582032B1 (ko) * 2016-04-05 2023-09-25 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
KR102463953B1 (ko) * 2016-05-25 2022-11-08 삼성디스플레이 주식회사 발광 제어 구동부 및 이를 포함하는 표시 장치
KR102511947B1 (ko) * 2016-06-17 2023-03-21 삼성디스플레이 주식회사 스테이지 및 이를 이용한 유기전계발광 표시장치
KR20200061469A (ko) 2018-11-23 2020-06-03 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 주사 구동부
KR20200111322A (ko) 2019-03-18 2020-09-29 삼성디스플레이 주식회사 스테이지 및 이를 포함하는 발광 제어 구동부
KR20200142161A (ko) 2019-06-11 2020-12-22 삼성디스플레이 주식회사 스테이지 및 이를 구비한 표시 장치
KR20210029336A (ko) 2019-09-05 2021-03-16 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치
KR20210081507A (ko) 2019-12-23 2021-07-02 삼성디스플레이 주식회사 발광 구동부 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN112785955A (zh) 2021-05-11
US20210134213A1 (en) 2021-05-06
US11514840B2 (en) 2022-11-29

Similar Documents

Publication Publication Date Title
US11100856B2 (en) Stage and organic light emitting display device using the same
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US10217414B2 (en) Emission control driver and display device having the same
KR101944465B1 (ko) 발광 제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR100646992B1 (ko) 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
JP6163316B2 (ja) ステージ回路およびこれを用いた有機電界発光表示装置
US8803562B2 (en) Stage circuit and scan driver using the same
US8451259B2 (en) Emission driver and organic light emitting display device including the same
US8582715B2 (en) Stage circuit and scan driver using the same
US20180330673A1 (en) Stage and scan driver using the same
KR20150016706A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US11393386B2 (en) Stage circuit and scan driver including the same
KR20170048630A (ko) 발광제어 구동부 및 이를 포함하는 표시 장치
KR20130137860A (ko) 스테이지 회로 및 이를 이용한 발광제어선 구동부
KR102648750B1 (ko) 화소 및 이를 포함하는 표시 장치
KR101719187B1 (ko) 발광제어 구동부 및 그를 이용한 유기전계발광 표시장치
US11120750B2 (en) Stage and scan driver including the stage
KR20150018970A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US8723765B2 (en) Stage circuit and scan driver using the same
KR20210054657A (ko) 발광 제어 구동부 및 이를 포함하는 표시 장치
KR100931472B1 (ko) 주사 구동부 및 이를 이용한 유기전계발광 표시장치
CN113096605A (zh) 发射驱动器和显示装置
US11205389B2 (en) Scan driver and display device having same
CN112542131A (zh) 发光驱动器和具有发光驱动器的显示装置
KR20200142161A (ko) 스테이지 및 이를 구비한 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right