KR20210039488A - 압전 디바이스 및 압전 디바이스 제조 방법 - Google Patents

압전 디바이스 및 압전 디바이스 제조 방법 Download PDF

Info

Publication number
KR20210039488A
KR20210039488A KR1020217008525A KR20217008525A KR20210039488A KR 20210039488 A KR20210039488 A KR 20210039488A KR 1020217008525 A KR1020217008525 A KR 1020217008525A KR 20217008525 A KR20217008525 A KR 20217008525A KR 20210039488 A KR20210039488 A KR 20210039488A
Authority
KR
South Korea
Prior art keywords
piezoelectric
conductive film
layer
adhesive layer
piezoelectric device
Prior art date
Application number
KR1020217008525A
Other languages
English (en)
Inventor
나오키 나가오카
다이스케 나카무라
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20210039488A publication Critical patent/KR20210039488A/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/308Membrane type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/50Piezoelectric or electrostrictive devices having a stacked or multilayer structure
    • H01L41/1138
    • H01L41/0906
    • H01L41/187
    • H01L41/313
    • H01L41/319
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/05Manufacture of multilayered piezoelectric or electrostrictive devices, or parts thereof, e.g. by stacking piezoelectric bodies and electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/072Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies
    • H10N30/073Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by laminating or bonding of piezoelectric or electrostrictive bodies by fusion of metals or by adhesives
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/01Manufacture or treatment
    • H10N30/07Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base
    • H10N30/074Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing
    • H10N30/079Forming of piezoelectric or electrostrictive parts or bodies on an electrical element or another base by depositing piezoelectric or electrostrictive layers, e.g. aerosol or screen printing using intermediate layers, e.g. for growth control
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/20Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/202Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using longitudinal or thickness displacement combined with bending, shear or torsion displacement
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302Sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/704Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings
    • H10N30/706Piezoelectric or electrostrictive devices based on piezoelectric or electrostrictive films or coatings characterised by the underlying bases, e.g. substrates
    • H10N30/708Intermediate layers, e.g. barrier, adhesion or growth control buffer layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • H10N30/853Ceramic compositions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Laminated Bodies (AREA)

Abstract

압전 디바이스에서 전극간의 리크를 억제하여 양호한 압전 특성을 유지한다. 압전 디바이스는, 제 1 기재 상에 제 1 전극막, 무기 재료인 압전체층, 점착층, 제 2 전극막의 순서로 배치되어 있다.

Description

압전 디바이스 및 압전 디바이스 제조 방법
본 발명은 압전 디바이스 및 그 제조 방법에 관한 것이다.
종래부터 물질의 압전 효과를 이용한 압전 소자가 사용되고 있다. 압전 효과는 물질에 압력이 가해짐으로써, 압력에 비례하는 분극을 얻을 수 있는 현상을 말한다. 압전 효과를 이용하여 압력 센서, 가속도 센서, 탄성파를 검출하는 AE (acoustic emission) 센서 등 다양한 센서가 제작되고 있다.
최근에는 스마트폰 등과 같은 전자 기기의 입력 인터페이스로서 터치 패널이 이용되며, 압전 소자를 터치 패널에 적용하는 경우도 많다. 터치 패널은 전자 기기의 표시 장치와 일체로 구성되며, 시인성 (視認性) 을 높이기 위해 가시광선에 대해 높은 투명성이 요구된다. 한편, 손가락의 조작을 정확하게 검출하기 위해 압전체층이 높은 압력 응답성을 가지는 것이 바람직하다.
투명 압전 시트로서 유기 중합체의 투명 압전체막과 투명 평판 전극을 접착제층으로 붙인 구성이 알려져있다 (예를 들면, 특허문헌 1 참조).
일본국 특허공개공보 특개 2011-222679 호
압전 소자는 일반적으로 한 쌍의 전극 사이에 압전체층을 구비한 적층 구조를 갖는다. 결정성 압전체 재료를 사용하는 경우, 압전체층의 결정 배향성을 좋게 하기 위해 압전체층이 어느 정도의 두께를 가지도록 하고 있지만, 압전체층이 두꺼워지면 균열이나 핀 홀이 생기기 쉬워진다. 압전체층과 전극의 계면에 이물질이나 결정립계 (結晶粒界) 가 있으면, 균열이나 핀 홀에 기인하여 전극과 전극 사이에 리크 패스 (leak path) 가 형성되어 압전층에 발생한 전하가 소실되어 버린다. 한편, 디바이스의 소형화가 요구됨에 따라, 압전체층의 두께를 얇게 하는 것이 바람직하지만. 압전체층의 두께가 얇아질수록, 전극 사이에서 리크 (leak) 가 발생하는 문제점이 현저해진다.
본 발명은, 전극 사이의 리크를 억제하여 양호한 압전 특성을 갖는 압전 디바이스 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명에서는 압전체층과 전극 사이에 점착층을 배치함으로써, 전극 사이를 단락시키는 리크 패스가 압전체층에 형성되는 것을 방지한다.
하나의 실시형태에서, 압전 디바이스는, 제 1 기재 상에, 제 1 도전막, 무기 재료인 압전체층, 점착층, 제 2 도전막의 순서로 배치되어 있다.
바람직한 구성예 중 하나로서, 제 1 도전막과 압전체층 사이에 비결정질인 배향 제어막이 배치될 수 있다.
다른 양태에서, 압전 디바이스 제조 방법은, 제 1 기재 상에 제 1 도전막, 무기 재료인 압전체층의 순서로 적층된 제 1 부분과, 제 2 기재 상에 제 2 도전막이 형성된 제 2 부분을 제작하고, 상기 압전체층과 상기 제 2 도전막을 대향시켜 상기 제 1 부분과 상기 제 2 부분을 점착층으로 맞붙이는 공정을 포함한다.
상기 구성과 방법에 의해, 전극 사이의 리크가 억제된 압전 디바이스가 실현된다.
도 1은 실시형태의 압전 디바이스의 개략도이다.
도 2a 는 도 1 의 압전 디바이스의 제작 공정도이다.
도 2b 는 도 1 의 압전 디바이스의 제작 공정도이다.
도 3 은 압전 디바이스의 변형예이다.
도 4a 는 도 3 의 압전 디바이스의 제작 공정도이다.
도 4b 는 도 3 의 압전 디바이스의 제작 공정도이다.
도 5 는 실시형태의 압전 디바이스의 평가 결과를 비교예와 함께 나타낸 도면이다.
도 1 은 실시형태의 압전 디바이스 (10A) 의 개략적인 구성도이다. 압전 디바이스 (10A) 는 예를 들면, 외부로부터 가해진 압력에 비례한 전기 신호를 출력하는 압전 센서로서 사용된다.
압전 디바이스 (10A) 는 기재 (基材, 11) 상에 도전막 (12), 압전체층 (13), 점착층 (14), 도전막 (15), 기재 (16) 의 순서로 배치되어 있다. 압전체층 (13) 과 도전막 (15) 사이에 점착층 (14) 을 배치함으로써, 도전막 (15) 과 도전막 (12) 사이에 리크 패스가 형성되는 것이 억제된다.
기재 (11) 는 유리 기판일 수 있고, 플라스틱 기판일 수도 있다. 플라스틱 기판을 사용하는 경우에는, 압전 디바이스 (10A) 에 굴곡성을 줄 수 있는 가요성 기판일 수 있다. 플라스틱 기판으로서 예를 들면, 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 폴리카보네이트 (PC), 아크릴계 수지, 시클로올레핀계 폴리머, 폴리이미드 (PI) 등을 사용할 수 있다.
이들 재료 중에서 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 폴리카보네이트 (PC), 아크릴계 수지, 시클로올레핀계 폴리머는 무색 투명한 재료이므로, 압전 디바이스 (10A) 에 광 투과성이 요구되는 경우에 적합하다. 압전 디바이스 (10A) 에 광 투과성이 요구되지 않는 경우, 예를 들면, 맥박 측정기, 심박 측정기 등과 같읕 헬스케어 용품이나 자동차 압력 검지 시트 등에 적용되는 경우에는 반투명 또는 불투명한 플라스틱 재료를 사용할 수 있다.
도전막 (12) 은 본 구성예에서는 하부 전극으로서 기능한다. 도전막 (12) 은 예를 들면, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IGZO (Indium Gallium Zinc Oxide) 등 투명한 산화물 도전막이다. 도전막 (12) 의 투명성은 필수는 아니지만, 압전 디바이스 (10A) 를 터치 패널 등 디스플레이에 적용하는 경우에는 ITO, IZO, IZTO, IGZO 등 투명한 도전막인 것이 바람직하다.
도전막 (12) 과 압전체층 (13) 사이의 계면의 요철이나 결정립계를 억제하는 관점에서는, 산화물 전도체막을 비결정질인 막으로 해도 좋다. 비결정질인 막으로 함으로써, 도전막 (12) 표면의 요철이나 리크 패스의 원인이 되는 결정립계를 방지할 수 있다. 또한, 상층인 압전체층 (13) 이 도전막 (12) 의 결정 배향의 영향을 받지 않고 양호한 결정 배향성으로 성장할 수있다.
압전체층 (13) 은 무기 압전 재료로 형성되어 있으며, 예를 들면, 울츠광형 결정 구조를 갖는다. 압전체층 (13) 의 두께는 예를 들면, 50 nm ~ 400 nm 이다. 압전체층 (13) 의 두께를 이 범위로 함으로써, 균열이나 파손의 발생을 억제할 수 있다. 압전체층 (13) 의 두께가 400 nm 를 초과하면, 균열이나 파손이 발생할 개연성이 높아지고, 투명도 또는 헤이즈 (탁한 정도 또는 뿌연 정도) 에 영향을 준다. 압전체층 (13) 의 두께가 50 nm 미만이면 충분한 압전 특성 (또는 압력에 비례한 분극) 을 실현하는 것이 곤란해진다.
울츠광형 결정은 육각형 단위 격자를 가지고, c 축과 평행한 방향으로 분극 벡터를 갖는다. 울츠광형 압전 재료로서, 산화아연 (ZnO), 황화아연 (ZnS), 셀렌화아연 (ZnSe), 텔루륨화아연 (ZnTe), 질화알루미늄 (AlN), 질화갈륨 (GaN), 셀렌화카드뮴 (CdSe), 텔루륨화카드뮴 (CdTe), 탄화규소 (SiC) 를 사용할 수 있으며, 이들 성분 또는 이들 중 2 이상의 조합만을 사용할 수도 있다. 2 성분 이상의 조합인 경우에는, 각각의 성분을 적층시킬 수 있다. 또는, 이들 성분 또는 이들 중 2 이상의 조합을 주성분으로 사용하고, 그 밖의 성분을 임의로 포함시킬 수도 있다.
울츠광형 결정 재료에, 규소 (Si), 마그네슘 (Mg), 바나듐 (V), 티탄 (Ti), 지르코늄 (Zr), 리튬 (Li) 등과 같이, 첨가했을 때에 도전성이 나타나지 않는 금속을 첨가할 수 있다. 도펀트의 종류는 1 종류일 수 있고, 2 종류 이상의 도펀트를 조합할 수도 있다. 이들 금속을 첨가함으로써, 압전체층 (13) 에 있어 균열 발생을 억제할 수 있다.
도펀트 함유량은 예를 들면, 0.1 at. % 이상 20 at. % 이하, 바람직하게는 0.1 at. % 이상 10 at. % 이하이다. 도펀트의 양이 0.1 at. % 보다 적으면 균열 억제 효과를 충분히 얻을 수 없다. 20 at. % 를 초과하면 압전체층 (13) 의 압전 특성에 영향을 준다.
압전체층 (13) 에 도펀트를 첨가하는 것이 필수는 아니다. 후술하는 바와 같이, 압전체층 (13) 과 도전막 (15) 사이에 점착층 (14) 이 삽입되어 있기 때문에, 압전체층 (13) 표면에 핀홀이나 균열이 발생하더라도 도전막 (12) 과 도전막 (15) 사이에 리크 패스가 형성되는 것을 방지할 수 있기 때문이다.
점착층 (14) 은 절연성 점착층일 수 있고, 도전성 점착층일 수도 있다. 도전성 점착제를 이용하는 경우, 점착층 (14) 은 도전막 (15) 과 함께 상부 전극의 일부로서 기능할 수 있다.
점착층 (14) 은 예를 들면, 아크릴계 점착제, 실리콘계 점착제 등과 같은 층이다. 이러한 점착제는 투명성을 가지므로, 압전 디바이스 (10A) 가 디스플레이에 적용되는 경우에도 사용 가능하다. 점착층 (14) 으로서, 자외선 경화 성분 및 바인더 폴리머를 포함하는 접착제를 사용할 수 있다. 자외선 경화 성분은 예를 들면, 올리고에스테르아크릴레이트, 우레탄아크릴레이트 올리고머 등과 같은 자외선 경화 수지이다. 이러한 자외선 경화 수지에 광중합 개시제를 혼합할 수도 있다.
자외선 경화 성분 대신 열경화 성분을 사용할 수 있다. 열경화 성분으로서, 에폭시 수지, 페놀 수지, 멜라민 수지, 요소 수지, 폴리에스테르 수지, 우레탄 수지, 아크릴 수지, 폴리이미드 수지, 벤조옥사진 수지 등과 이들의 혼합물이 있다.
바인더 폴리머는 예를 들면, 아크릴계 폴리머, 폴리에스테르 수지, 우레탄 수지, 실리콘 수지, 고무계 폴리머 등이다.
점착층 (14) 을 도전성 투명 점착층으로 하는 경우에는, 상술한 투명 점착제에 금속 나노 입자를 도펀트로서 포함하는 재료를 사용할 수 있다. 점착층 (14) 의 두께가 너무 두꺼우면 압전체층 (13) 에서 발생한 전하가 감쇠하기 때문에, 점착층 (14) 의 두께는 10 μm 이하가 바람직하며, 더욱 바람직하게는 5 μm 이하가 바람직하다.
도전막 (15) 은 상부 전극으로 사용된다. 점착층 (14) 이 도전성인 경우에는, 점착층 (14) 과 함께 상부 전극을 구성한다. 도전막 (15) 은, ITO, IZO, IZTO, IGZO 등 투명한 산화물 도전막일 수 있고, Al, Pt 등 금속 전극일 수도 있다. 압전 디바이스 (10A) 를 터치 패널 등 디스플레이에 적용하는 경우에는 ITO, IZO, IZTO, IGZO 등 투명한 도전막인 것이 바람직하다.
이 압전 디바이스 (10A) 는 압전체층 (13) 을 결정성 무기 재료로 형성하는 경우에도, 도전막 (12) 과 도전막 (15) 사이에 리크 패스가 형성되는 것을 억제하며, 양호한 압전 특성을 유지할 수 있다.
도 2a 및 도 2b 는 도 1 의 압전 디바이스 (10A) 의 제작 공정도이다. 도 2a 에 있어 압전 디바이스 (10A) 를 구성하는 제 1 부분 (101) 과 제 2 부분 (102) 을 제작한다. 제 1 부분 (101) 은, 기재 (11) 상에 도전막 (12) 을 형성하고, 도전막 (12) 상에 압전체층 (13) 을 형성한다. 일 예로서, 두께가 50 ~ 100 μm 인 PET 기재 (11) 상에 도전막 (12) 으로서 ITO 막을 실온에서 스퍼터링으로 형성한다.
도전막 (12) 상에 압전체층 (13) 으로서 두께가 50 ~ 400 nm 인 ZnO 층을 형성한다. ZnO 층은 ZnO 타겟을 사용하여, 아르곤 (Ar) 과 미량의 산소 (O2) 의 혼합 가스 분위기에서 RF 마그네트론 스퍼터링으로 형성할 수 있고, DC 마그네트론 스퍼터링으로 형성할 수도 있다. 이에 따라 제 1 부분이 제작된다.
제 2 부분 (102) 은 기재 (16) 상에 도전막 (15) 을 형성하고, 도전막 (15) 상에 점착층 (14) 을 배치하여 제작된다. 일 예로서, 두께가 50 ~ 100 μm 인 PET 기재 (16) 상에 도전막 (15) 으로서 ITO 막을 실온에서 스퍼터링으로 형성한다. 도전막 (15) 상에 두께가 1 ~ 5 μm 인 점착층 (14) 을 형성한다. 도전막 (15) 과 점착층 (14) 으로서, 투명 도전성 접착층이 포함된 ITO 필름을 사용할 수 있다.
도 2b 에서 제 1 부분 (101) 의 압전체층 (13) 과 제 2 부분 (102) 의 점착층 (14) 을 대향시키고, 제 1 부분 (101) 과 제 2 부분 (102) 을 점착층 (14) 으로 맞붙인다. 이에 따라 압전 디바이스 (10A) 를 얻을 수 있다. 압전체층 (13) 과 도전막 (15) 사이에 점착층 (14) 이 존재하기 때문에, 압전체층 (13) 에 핀홀이나 균열이 발생한 경우에도 도전막 (12) 과 도전막 (15) 사이에 리크 패스가 형성되는 것을 방지할 수 있다. 이에 따라 압전체층 (13) 은 두께 방향의 압전 특성을 유지할 수 있다.
<변형예>
도 3 은 변형예로서, 압전 디바이스 (10B) 를 나타낸다. 압전 디바이스 (10B) 는 압전체층 (13) 의 바탕 (下地) 층으로서 비결정질인 배향 제어층 (17) 을 포함한다. 압전 디바이스 (10B) 는 기재 (11) 상에 도전막 (12), 배향 제어층 (17), 압전체층 (13), 점착층 (14), 도전막 (15), 기재 (16) 의 순서로 배치되어 있다. 압전체층 (13) 과 도전막 (15) 사이에 점착층 (14) 을 배치함으로써, 도전막 (15) 과 도전막 (12) 사이에 리크 패스가 형성되는 것을 억제한다. 압전체층 (13) 의 바탕에 비결정질인 배향 제어층 (17) 을 배치함으로써, 압전체층의 결정 배향성이 향상된다.
기재 (11) 는 유리 기판일 수 있고, 플라스틱 기판일 수도 있다. 플라스틱 기판을 사용하는 경우에는, 압전 디바이스 (10A) 에 굴곡성을 줄 수 있는 가요성 기판일 수 있다. 플라스틱 기판으로서 예를 들면, 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 폴리카보네이트 (PC), 아크릴계 수지, 시클로올레핀계 폴리머, 폴리이미드 (PI) 등을 사용할 수 있다.
이들 재료 중에서 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 폴리카보네이트 (PC), 아크릴계 수지, 시클로올레핀계 폴리머는 무색 투명한 재료이므로, 압전 디바이스 (10A) 에 광 투과성이 요구되는 경우에 적합하다. 압전 디바이스 (10A) 에 광 투과성이 요구되지 않는 경우, 예를 들면, 맥박 측정기, 심박 측정기 등과 같은 헬스케어 용품이나 자동차 압력 검지 시트 등에 적용되는 경우에는 반투명 또는 불투명한 플라스틱 재료를 사용할 수 있다.
도전막 (12) 은 본 구성예에서는 하부 전극으로서 기능한다. 도전막 (12) 은 예를 들면, ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), IGZO (Indium Gallium Zinc Oxide) 등 투명한 산화물 도전막이다. 도전막 (12) 의 투명성은 필수는 아니지만, 압전 디바이스 (10A) 를 터치 패널 등 디스플레이에 적용하는 경우에는 ITO, IZO, IZTO, IGZO 등 투명한 도전막인 것이 바람직하다.
배향 제어층 (17) 은 무기물, 유기물 또는 무기물과 유기물의 혼합물에 의해 형성된다. 무기물로는, 산화규소 (SiOx), 질화규소 (SiN), 질화알루미늄 (AlN), 산화알루미늄 (Al2O3), 질화갈륨 (GaN), 산화갈륨 (Ga2O3) 등을 사용할 수 있다. 또는Al2O3 과 SiOx 가 첨가된 ZnO (이하, "SAZO" 라 함), 혹은, Al2O3, Ga2O3, SiOx, SiN 중 적어도 1 종이 첨가된 GaN, AlN, ZnO 등을 사용할 수도 있다.
유기물로는 아크릴 수지, 우레탄 수지, 멜라민 수지, 알키드 수지, 실록산계 폴리머 등과 같은 유기물을 예로 들 수 있다. 특히 유기물로서, 멜라민 수지, 알키드 수지, 유기 실란 축합물의 혼합물로 이루어진 열경화성 수지를 사용하는 것이 바람직하다.
상기 재료를 사용하여 진공 증착법, 스퍼터링법, 이온 플레이팅법, 도공법 (塗工法) 등에 의해 비결정질인 막을 형성할 수 있다. 배향 제어층 (17) 은 1 층일 수 있고, 2 층 또는 그 이상의 적층으로 할 수도 있다. 적층으로 하는 경우에는 무기물 박막과 유기물 박막을 적층할 수도 있다.
이러한 재료를 사용한 비결정질인 배향 제어층 (17) 은 표면 평활성이 우수하고, 상층인 울츠광형 재료의 c 축을 수직 방향 (적층 방향) 으로 배향시킬 수 있다. 또한 가스 배리어 성이 높고, 성막하는 동안에 플라스틱층에서 유래하는 가스의 영향을 줄일 수 있다. 특히, 열경화성 수지는 비결정질이고 평활성이 높다. 멜라민 수지는 3 차원 가교 구조에 의해 밀도가 높으며, 배리어 성이 높다. 본 발명에 따른 배향 제어층은 비결정질로 형성되지만, 반드시 배향 제어층 전체가 비결정질일 필요는 없고, 본 발명의 효과를 달성하는 범위에서, 비결정질이 아닌 영역을 가질 수 있다. 배향 제어층의 영역 중 비결정질 (amorphous) 성분으로 형성되는 영역의 비율은 바람직하게는 90 % 이상이고, 보다 바람직하게는 95 % 이상이고, 더욱 바람직하게는 100 % 이다.
압전체층 (13) 은 도 1 의 압전 디바이스 (10A) 에서 사용되는 압전체층 (13) 과 마찬가지로, 결정성 무기 압전 재료로 형성되어 있으며, 예를 들면, 울츠광형 결정 구조를 갖는다. 울츠광형 압전 재료로서, 산화아연 (ZnO), 황화아연 (ZnS), 셀렌화아연 (ZnSe), 텔루륨화아연 (ZnTe), 질화알루미늄 (AlN), 질화갈륨 (GaN), 셀렌화카드뮴 (CdSe), 텔루륨화카드뮴 (CdTe), 탄화규소 (SiC) 를 사용할 수 있으며, 이들 성분 또는 이들 중 2 이상의 조합만을 사용할 수도 있다. 2 성분 이상의 조합인 경우에는, 각각의 성분을 적층시킬 수 있다. 또는, 이들 성분 또는 이들 중 2 이상의 조합을 주성분으로 사용하고, 그 밖의 성분을 임의로 포함시킬 수도 있다.
어떤 압전 재료를 사용하는 경우에도, 바탕에 비결정질인 배향 제어층 (17) 이 배치되어 있기 때문에 압전체층 (13) 의 c 축 배향성이 양호하다.
울츠광형 결정 재료에, 규소 (Si), 마그네슘 (Mg), 바나듐 (V), 티탄 (Ti), 지르코늄 (Zr), 리튬 (Li) 등과 같이, 첨가했을 때에 도전성이 나타나지 않는 금속을 첨가할 수 있다. 도펀트의 종류는 1 종류일 수 있고, 2 종류 이상의 도펀트를 조합할 수도 있다. 이들 금속을 첨가함으로써, 압전체층 (13) 에서의 균열 발생을 억제할 수 있다.
점착층 (14) 은 절연성 또는 도전성 점착층이며, 도 1 과 마찬가지로, 아크릴계 점착제, 실리콘계 점착제 등을 사용할 수있다. 도전성 점착제를 사용하는 경우, 점착층 (14) 은 도전막 (15) 과 함께 상부 전극의 일부로서 기능할 수 있다.
도전막 (15) 은 상부 전극으로 사용된다. 점착층 (14) 이 도전성인 경우에는, 점착층 (14) 과 함께 상부 전극을 구성한다. 도전막 (15) 은, ITO, IZO, IZTO, IGZO 등 투명한 산화물 도전막이다. 도전막 (15) 의 투명성은 필수는 아니지만, 압전 디바이스 (10B) 를 터치 패널 등과 같은 디스플레이에 적용할 경우에는 ITO, IZO, IZTO, IGZO 등 투명한 도전막이 바람직하다.
압전 디바이스 (10B) 는 압전체층 (13) 의 바탕으로서 비결정질인 배향 제어층 (17) 을 배치함으로써, 압전체층 (13) 의 c 축 배향성이 우수하며, 두께 방향으로의 분극 특성이 양호하다. 또한 점착층 (14) 을 삽입함으로써, 도전막 (12) 과 도전막 (15) 사이에 리크 패스가 형성되는 것을 억제하여, 양호한 압전 특성을 유지할 수있다.
도 4a 및 도 4b 는 도 3 의 압전 디바이스 (10B) 의 제작 공정도이다. 그림 4a 에서 압전 디바이스 (10B) 를 구성하는 제 1 부분 (201) 과 제 2 부분 (202) 을 제작한다. 제 1 부분 (201) 은, 기재 (11) 상에 도전막 (12) 을 형성하고, 도전막 (12) 상에 배향 제어층 (17), 압전체층 (13) 의 순서로 형성한다. 도전막 (12), 배향 제어층 (17) 및 압전체층 (13) 은 실온에서 스퍼터링에 의해 연속으로 형성할 수 있다.
제 2 부분 (202) 은 기재 (16) 상에 도전막 (15) 을 형성하고, 도전막 (15) 상에 점착층 (14) 을 배치한다. 도전막 (15) 과 점착층 (14) 으로서, 투명 도전성 접착층이 포함된 ITO 필름을 사용할 수 있다.
도 4b 에서 제 1 부분 (201) 의 압전체층 (13) 과 제 2 부분 (202) 의 점착층 (14) 을 대향시키고, 제 1 부분 (201) 과 제 2 부분 (202) 을 점착층 (14) 으로 맞붙임으로써, 압전 디바이스 (10B) 가 제작된다. 압전체층 (13) 의 바탕에 배향 제어층 (17) 이 배치되어 있기 때문에, 압전체층의 c 축 배향성이 향상된다. 또한, 압전체층 (13) 과 도전막 (15) 사이에 점착층 (14) 이 삽입되어 있기 때문에, 미세한 핀홀 등에 기인한 균열이 발생해도, 도전막 (12) 과 도전막 (15) 사이에 리크 패스가 형성되는 것을 방지할 수 있다.
도 5 는 실시형태의 압전 디바이스의 평가 결과를 비교예의 평가 결과와 함께 나타낸 도면이다. 도 5 의 "실시예" 에서는 도 3 의 압전 디바이스의 구성을 갖는 샘플 (30) 을 제작하여 저항값을 측정한다. 도 5 의 "비교예" 에서는 점착층이 사용되지 않은 샘플 (40) 을 제작하여 저항값을 측정한다.
샘플 (30) 로서, 압전체층의 두께를 달리한 2 종류의 샘플을 다음과 같이하여 제작한다. PET 기재 (31) 상에 하부 전극 (32) 으로서 두께가 50 nm 인 ITO 막을 형성한다. ITO 막 상에 배향 제어층 (37) 으로서 두께가 10 nm 인 비결정질 SAZO (Al2O3 와 SiOx 가 첨가된 ZnO) 막을 실온에서 스퍼터링으로 형성한다. 배향 제어층 (37) 상에 압전체층 (33) 으로서 두께가 200 nm 인 ZnO 층을 형성한 것과, 두께가 400 nm 인 ZnO 층을 형성한 것을 제작하여, 2 종류의 제 1 부분을 준비한다.
한편, PET 기재 (36) 상에 상부 전극 (35) 으로서 두께가 100 nm 인 Al 막을 형성하고, Al 막 상에 두께가 5 μm 인 점착제를 붙여서 점착층 (34) 을 형성하여, 동일한 구성인 제 2 부분을 2 개 제작한다.
제 1 부분과 제 2 부분을 점착층 (34) 으로 맞붙여서 압전체층 (33) 의 두께가 다른 두 가지 샘플 (30) 을 제작한다.
비교예 샘플 (40) 은 점착층 (34) 이 사용되지 않은 점을 제외하고, 샘플 (30) 과 동일한 재료, 동일한 치수로 제작된다. 기재 (41) 상에 하부 전극 (42) 으로서 ITO 막을 형성하고, ITO 막 상에 두께가 10 nm 인 배향 제어층 (47) 을 SAZO 로 형성한다. 배향 제어층 (47) 상에 압전체층 (43) 으로서 두께가 200 nm 인 ZnO 막을 형성한 것과, 두께가 400 nm 인 ZnO 막을 형성한 것 두 가지의 적층체를 제작한다. 각각의 적층체 상에 상부 전극 (45) 으로서 두께가 100 nm 인 Al 막을 성막한다.
2 종류의 샘플 (30) 과 2 종류의 비교예를 위한 샘플 (40) 에서 상부 전극과 하부 전극 사이의 저항을 절연 저항계로 측정한다. 샘플 (30) 에서는 압전체층 (33) 의 두께에 관계없이, 어느 샘플에서도, 메가 옴 (MΩ) 까지 측정 할 수 있는 바늘이 눈금 밖을 벗어나서 값을 얻을 수 없었다. 하부 전극 (32) 과 상부 전극 (35) 사이에 적어도 메가 옴 단위의 전기 저항이 유지되고 있으며, 리크 전류가 거의 발생하지 않았다.
반면에 샘플 (40) 은 압전체층 (43) 의 두께가 200 nm 인 경우의 저항값은 214 Ω, 압전체층 (43) 의 두께가 400 nm 인 경우의 저항값은 228 Ω 이다. 압전체층 (43) 의 두께가 두꺼운만큼 약간 저항이 커지지만, 상당한 리크 전류가 발생하고 있는 것에는 변함이 없다.
실시형태의 구성에서 압전체층과 전극 사이에 점착층을 배치함으로써, 전극 간의 리크 패스가 억제되므로, 외부로부터의 압력에 비례한 분극을 정밀하게 검출할 수 있는 것으로 확인되었다.
이상, 특정한 실시예에 기초하여 본 발명을 설명하였지만, 본 발명은 상술한 구성예에 한정되지 않는다. 예를 들면, 기재 (11) 와 기재 (16) 중 적어도 한쪽에 박막 유리를 사용할 수 있다.
실시예에서는, 압전 디바이스 (10) 의 제 2 부분 (102또는 202) 으로서, 기재 (16) 상에 도전막 (15) 과 점착층 (14) 이 미리 배치된 구성을 채용했지만, 반드시 점착층 (14) 이 제 2 부분에 포함되지 않아도 된다. 제 2 부분으로서, 기재 (16) 상에 도전막 (15) 만 배치된 구성을 사용할 수도 있다. 이 경우에는, 제 1 부분의 압전체층 (13) 과 제 2 부분의 도전막 (15) 을 대향시켜서 맞붙일 때에 제 1 부분과 제 2 부분 사이에 점착층을 배치하여 맞붙일 수도 있다.
실시형태의 압전 디바이스 (10A, 10B) 는 역압전효과를 이용하는 압전 액츄에이터로서도 이용될 수 있다. 이 경우에는, 잉크젯 헤드 등에 적용할 수 있다.
본 출원은 2018 년 9 월 28 일에 출원된 일본 특허 출원 제 2018-185551 호에 기초하는 우선권을 주장하는 것이며, 이러한 일본 특허 출원의 전체 내용을 포함한다.
10A, 10B 압전 디바이스
11 기재 (제 1 기재)
12 도전막 (제 1 도전막)
13 압전체층
14 점착층
15 도전막 (제 2 도전막)
16 기재 (제 2 기재)
17 배향 제어층
101, 201 제 1 부분
102, 202 제 2 부분

Claims (10)

  1. 제 1 기재 상에 제1 도전막, 무기 재료인 압전체층, 점착층, 제2 도전막의 순서로 배치되어 있는 것인 압전 디바이스.
  2. 제1항에 있어서,
    상기 제 1 도전막과 상기 압전체층 사이에 배치되는 배향 제어층을 더 포함하는 것을 특징으로 하는, 압전 디바이스.
  3. 제1항 또는 제 2 항에 있어서,
    상기 압전체층은 울츠광형 결정 구조를 갖는 것을 특징으로 하는, 압전 디바이스.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 압전체층의 두께가 50 nm ~ 400 nm 인 것을 특징으로 하는, 압전 디바이스.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    적층 방향으로 상기 제 2 도전막 상에 배치되는 제 2 기재를 더 포함하고,
    상기 제 1 기재, 상기 제 1 도전막, 상기 압전체층을 포함하는 제 1 부분과, 상기 제 2 기재, 상기 제 2 도전막을 포함하는 제 2 부분이 상기 점착층으로 맞붙여진 것을 특징으로 하는, 압전 디바이스.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 점착층은 도전성 점착층인 것을 특징으로 하는, 압전 디바이스.
  7. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 2 도전막은 투명 전극막이고,
    상기 점착층은 절연성 또는 도전성인 투명 점착층인 것을 특징으로 하는, 압전 디바이스.
  8. 제 1 기재 상에 제 1 도전막, 무기 재료인 압전체층의 순서로 적층된 제 1 부분과, 제 2 기재 상에 제 2 도전막이 형성된 제 2 부분을 제작하고,
    상기 압전체층과 상기 제 2 도전막을 대향시켜 상기 제 1 부분과 상기 제 2 부분을 점착층으로 맞붙이는 것을 특징으로 하는, 압전 디바이스 제조 방법.
  9. 제 8 항에 있어서,
    상기 제 2 부분을, 상기 제 2 기재 상에 상기 제 2 도전막, 상기 점착층의 순서로 배치하여 제작하고,
    상기 압전체층과 상기 점착층을 대향시켜, 상기 제 1 부분과 상기 제 2 부분을 상기 점착층으로 맞붙이는 것을 특징으로 하는, 압전 디바이스 제조 방법.
  10. 제 8 항 또는 제 9 항에 있어서,
    상기 제 1 부분의 제작은 상기 제 1 도전막과 상기 압전체층 사이에 배향 제어층을 형성하는 단계를 포함하는 것을 특징으로 하는, 압전 디바이스 제조 방법.
KR1020217008525A 2018-09-28 2019-09-20 압전 디바이스 및 압전 디바이스 제조 방법 KR20210039488A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-185551 2018-09-28
JP2018185551A JP7501990B2 (ja) 2018-09-28 2018-09-28 圧電デバイス、及び圧電デバイスの製造方法
PCT/JP2019/037081 WO2020066936A1 (ja) 2018-09-28 2019-09-20 圧電デバイス、及び圧電デバイスの製造方法

Publications (1)

Publication Number Publication Date
KR20210039488A true KR20210039488A (ko) 2021-04-09

Family

ID=69950679

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217008525A KR20210039488A (ko) 2018-09-28 2019-09-20 압전 디바이스 및 압전 디바이스 제조 방법

Country Status (6)

Country Link
US (1) US20210343927A1 (ko)
EP (1) EP3859803A4 (ko)
JP (1) JP7501990B2 (ko)
KR (1) KR20210039488A (ko)
CN (1) CN112740430A (ko)
WO (1) WO2020066936A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022209611A1 (ko) * 2021-03-29 2022-10-06
WO2023223815A1 (ja) * 2022-05-16 2023-11-23 Agc株式会社 圧電積層体、圧電素子、および圧電積層体の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222679A (ja) 2010-04-07 2011-11-04 Daikin Ind Ltd 透明圧電シート

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4240445B2 (ja) * 2002-05-31 2009-03-18 独立行政法人産業技術総合研究所 超高配向窒化アルミニウム薄膜を用いた圧電素子とその製造方法
JP4323156B2 (ja) * 2002-06-19 2009-09-02 株式会社日本触媒 微粒子含有金属酸化物膜およびその形成方法
JP2004282913A (ja) * 2003-03-17 2004-10-07 Matsushita Electric Ind Co Ltd ディスク装置用薄膜圧電体アクチュエータ及びその製造方法
JP2005252069A (ja) * 2004-03-05 2005-09-15 Tdk Corp 電子デバイス及びその製造方法
JP5233157B2 (ja) * 2007-04-24 2013-07-10 パナソニック株式会社 圧電デバイス
JP4588807B1 (ja) * 2009-04-20 2010-12-01 パナソニック株式会社 圧電体薄膜とその製造方法、インクジェットヘッド、インクジェットヘッドを用いて画像を形成する方法、角速度センサ、角速度センサを用いて角速度を測定する方法、圧電発電素子ならびに圧電発電素子を用いた発電方法
US8994251B2 (en) * 2012-08-03 2015-03-31 Tdk Corporation Piezoelectric device having first and second non-metal electroconductive intermediate films
JP6273691B2 (ja) * 2013-05-21 2018-02-07 国立研究開発法人産業技術総合研究所 圧電体素子の製造方法
WO2015053089A1 (ja) * 2013-10-07 2015-04-16 三井化学株式会社 押圧検出装置及び押圧検出タッチパネル
WO2015098724A1 (ja) * 2013-12-24 2015-07-02 株式会社村田製作所 圧電センサの製造方法
JP2015199317A (ja) * 2014-04-10 2015-11-12 日東電工株式会社 積層体
KR101496093B1 (ko) * 2014-06-17 2015-02-25 성균관대학교산학협력단 자가발전이 가능한 자외선 감지소자 및 이를 포함한 자외선 센서
JP2015186909A (ja) * 2014-10-20 2015-10-29 三井化学株式会社 積層体
CN105651429B (zh) * 2016-01-04 2018-03-20 京东方科技集团股份有限公司 压电元件及其制造方法、压电传感器
JP2017183414A (ja) * 2016-03-29 2017-10-05 三井化学株式会社 積層体
WO2017209081A1 (ja) * 2016-05-30 2017-12-07 日東電工株式会社 透明電極付き圧電フィルムおよび圧力センサ
JP6803795B2 (ja) 2017-04-24 2020-12-23 株式会社沖データ プリンタドライバ及び情報処理装置
US20190189898A1 (en) * 2017-12-14 2019-06-20 Eastman Kodak Company Kinetic piezoelectric capacitor with co-planar patterned electrodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222679A (ja) 2010-04-07 2011-11-04 Daikin Ind Ltd 透明圧電シート

Also Published As

Publication number Publication date
EP3859803A1 (en) 2021-08-04
CN112740430A (zh) 2021-04-30
US20210343927A1 (en) 2021-11-04
JP2020057654A (ja) 2020-04-09
WO2020066936A1 (ja) 2020-04-02
JP7501990B2 (ja) 2024-06-18
EP3859803A4 (en) 2022-07-06

Similar Documents

Publication Publication Date Title
KR102612647B1 (ko) 압전 디바이스 및 압전 디바이스 제조방법
CN112740429B (zh) 压电器件及压电器件的制造方法
WO2020067330A1 (ja) 圧電デバイス、及び圧電デバイスの製造方法
WO2017131202A1 (ja) 導電性積層フィルム
KR20210039488A (ko) 압전 디바이스 및 압전 디바이스 제조 방법
KR102677637B1 (ko) 압전 디바이스 및 압전 디바이스 제조 방법
KR102715824B1 (ko) 적층체, 이를 이용한 압전 디바이스 및 압전 디바이스 제조방법
WO2022163722A1 (ja) 圧電素子、及びこれを用いたセンサ及びアクチュエータ
KR102727206B1 (ko) 압전 디바이스 및 압전 디바이스 제조 방법
CN113574692B (zh) 压电器件、以及压电器件的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application