KR20210031432A - 발광 장치, 관련 디스플레이 스크린 및 발광 장치 제조 방법 - Google Patents

발광 장치, 관련 디스플레이 스크린 및 발광 장치 제조 방법 Download PDF

Info

Publication number
KR20210031432A
KR20210031432A KR1020207036878A KR20207036878A KR20210031432A KR 20210031432 A KR20210031432 A KR 20210031432A KR 1020207036878 A KR1020207036878 A KR 1020207036878A KR 20207036878 A KR20207036878 A KR 20207036878A KR 20210031432 A KR20210031432 A KR 20210031432A
Authority
KR
South Korea
Prior art keywords
radiation
light
light emitter
layer
semiconductor
Prior art date
Application number
KR1020207036878A
Other languages
English (en)
Inventor
잉란 창
실비야 스카린젤라
이반 크리스토프 로뱅
아브델아이 아불레시
Original Assignee
알레디아
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알레디아 filed Critical 알레디아
Publication of KR20210031432A publication Critical patent/KR20210031432A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/505Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502Wavelength conversion materials
    • H01L33/504Elements with two or more wavelength conversion materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0033Processes relating to semiconductor body packages
    • H01L2933/0041Processes relating to semiconductor body packages relating to wavelength conversion elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50Wavelength conversion elements
    • H01L33/501Wavelength conversion elements characterised by the materials, e.g. binder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Luminescent Compositions (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은:
-제 1 복사를 방출하도록 구성된 제 1 발광기(40A); 및
-제 2 복사를 방출하도록 구성되고, 제 2 복사는 제 1 복사와 상이한 제 2 발광기(40B)를 포함하는 발광 장치(15)로서,
상기 제 1 발광기(40A)는 제 1 반도체 구조 및 제 1 복사 컨버터(80)를 포함하며, 상기 제 2 발광기(40B)는 제 2 반도체 구조 및 제 2 복사 컨버터(80)를 포함하고, 각각의 반도체 구조는 제 3 복사를 방출하도록 적응된 반도체층을 포함하며, 각각의 복사 컨버터(80)는 제 3 복사를 대응하는 제 1 또는 제 2 복사로 변환할 수 있는 입자(P) 세트를 포함하고,
제 1 복사 컨버터(80)의 입자는 감광성 수지의 벌크에 의해 부착되고, 제 2 복사 컨버터(80)의 입자는 그래프팅에 의해 부착되는 발광 장치에 관한 것이다.

Description

발광 장치, 관련 디스플레이 스크린 및 발광 장치 제조 방법
본 발명은 발광 장치에 관한 것이다. 본 발명은 또한 그러한 발광 장치 세트를 포함하는 디스플레이 스크린및 그러한 발광 장치를 제조하는 방법에 관한 것이다.
디스플레이 스크린은 종종 빛을 각각 방출할 수 있는 "픽셀"이라고 하는 일련의 "화소"로 구성되므로, 개별 픽셀을 온오프함으로써 스크린상의 이미지를 제어할 수 있다. 컬러 스크린에서, 각 픽셀은 여러 개의 서브 픽셀을 포함하며, 각 서브 픽셀은 특정 컬러를 방출하도록 구성되어 있어, 어떤 서브 픽셀이 온되는지 제어하거나 각 서브 픽셀의 상대적인 방출 강도를 변경하기 위해 각 서브 픽셀에 적용되는 전류를 조정함으로써 픽셀에 의해 방출되는 컬러가 조정될 수 있다.
LED(Light-Emitting Diode)와 같은 반도체 구조는 가능성 있는 우수한 발광 효율로 인해 조명과 같은 다양한 목적에 일반적으로 사용된다. 이러한 가능성 있는 고효율로 인해, 고효율 디스플레이 스크린을 만들기 위한 LED가 제안되었다.
LED 구조는 일반적으로 평면 반도체층의 스택 모양을 취한다. 스택을 통해 전류가 흐를 때 빛을 방출한다. 그러나, LED 구조를 만들기 위한 일부 기술과 재료는 가시 스펙트럼의 한 특정 부분(예를 들어, 청색 범위)에 대해 우수한 방출 효율을 허용하지만, 동일한 기술이 스펙트럼의 다른 부분에서 방출하는 LED 구조를 만드는 데 사용될 경우 일반적으로 훨씬 낮은 효율로 이어진다. 따라서, 각 서브 픽셀이 다른 서브 픽셀과는 다른 가시 스펙트럼 부분에서 발광하는 LED 구조를 갖는 픽셀을 제조하는 것이 어렵고 특히 각 서브 픽셀에 대해 다른 유형의 재료를 사용해야 할 수 있다.
서브 픽셀을 얻는 한 가지 방법에 따르면, 컨버터 아래의 구조 부분에서 방출된 빛을 층에 의해 원래 방출된 빛과 다른 파장을 갖는 빛으로 변환하기 위해 복사 컨버터가 LED 구조의 표면에 배치된다. 따라서, LED 구조의 특정 영역에 서로 다른 복사 컨버터를 배치하여 작업 서브 픽셀을 얻을 수 있으므로, 각기 다른 컨버터 아래의 영역에 전류를 선택적으로 공급함으로써 반도체층(들)에서 방출된 빛이 특정 컬러를 갖는 빛으로 변환된다.
그러나, 배치 단계 중에, 복사 컨버터의 위치를 제어하기가 어렵다. 예를 들어, 복사 컨버터가 감광성 수지에 포함되어 있고 포토리소그래피를 사용하여 증착된 입자인 경우, 일사광의 일부가 입자에 의해 산란되어 결국 수지의 일부 원하지 않는 부분을 일조할 수 있다. 다른 기술을 사용하더라도, 두 개의 복사 컨버터를 나란히 배치해야하는 경우, 일부 혼합이 발생하여 서브 픽셀의 컬러가 예상 컬러과 다를 수 있다. 이러한 효과는 픽셀 간의 공간 피치가 감소함에 따라 더욱 강해진다.
결과적으로, 각 서브 픽셀에 의해 방출되는 광의 파장을 잘 제어할 수 있게하면서 작은 치수의 서브 픽셀을 갖는 발광 장치, 특히 픽셀이 필요하다.
이를 위해, 본 개시는:
·제 1 복사를 방출하도록 구성된 제 1 발광기; 및
·제 2 복사를 방출하도록 구성되고, 제 2 복사는 제 1 복사와 다른 제 2 발광기를 포함하고,
제 1 발광기는 제 1 반도체 구조 및 제 1 복사 컨버터를 포함하며, 제 2 발광기는 제 2 반도체 구조 및 제 2 복사 컨버터를 포함하고, 각각의 반도체 구조는 제 1 복사 및 제 2 복사와 상이한 제 3 복사를 방출하도록 적응된 반도체층을 포함하며, 각각의 복사 컨버터는 입자 세트를 포함하고, 각 입자는 제 3 복사를 대응하는 발광기에 의해 방출된 제 1 또는 제 2 복사로 변환할 수 있으며, 제 1 복사 컨버터의 입자는 감광성 수지 벌크에 의해 제 1 반도체 구조의 표면과 같은 제 1 발광기의 표면에 부착되고, 제 2 복사 컨버터의 입자는 그래프팅에 의해 제 2 반도체 구조의 표면과 같은 제 2 발광기의 표면에 부착되는 발광 장치에 관한 것이다.
특정 실시예에 따르면, 발광 장치는 개별적으로 또는 임의의 가능한 조합에 따라 다음의 특징 중 하나 또는 여러 개를 포함한다:
-제 2 복사 컨버터는 적어도 하나의 입자층 및 적어도 하나의 유기 분자 그래프팅층의 스택을 포함하고, 상기 입자층은 그래프팅층에 의해 제 2 발광기의 표면에 부착된다.
-제 2 복사의 평균 파장은 제 1 복사의 평균 파장보다 엄밀히 낮다.
-발광 장치는 적어도 하나의 제 3 발광기를 포함하고, 상기 제 3 발광기는 제 4 복사를 방출하도록 구성되고, 제 4 복사는 제 1 방사 및 제 2 복사와 다르며, 제 3 발광기는 적어도 하나의 제 3 반도체 구조를 포함하고, 상기 제 3 반도체 구조는 제 3 반도체층을 포함하며, 상기 제 3 반도체층은 제 4 복사를 방출하도록 구성된다.
-발광 장치는 적어도 하나의 제 4 발광기를 포함하고, 상기 제 4 발광기는 제 5 복사를 방출하도록 구성되고, 제 5 복사는 제 1 복사 및 제 2 복사와 상이하며, 제 4 발광기는 제 4 반도체 구조 및 제 4 복사 컨버터를 포함하고, 상기 제 4 반도체 구조는 제 5 복사와 다른 제 3 복사를 방출하도록 구성된 반도체층을 포함하며, 상기 제 4 발광기의 복사 컨버터는 입자 세트를 포함하고, 각 입자는 제 3 복사를 제 5 복사로 변환할 수 있다. .
-발광 장치는 하나의 발광기에 의해 방출된 복사가 다른 발광기에 도달하는 것을 방지할 수 있는 적어도 하나의 벽을 포함한다.
본 개시는 또한:
·제 1 복사를 방출하도록 구성된 제 1 발광기; 및
·제 2 복사를 방출하도록 구성되고, 제 2 복사는 제 1 복사와 상이한 제 2 발광기를 포함하는 발광 장치를 제조하는 방법으로서,
·제 1 반도체층을 포함하는 적어도 하나의 제 1 반도체 구조 및 제 2 반도체층을 포함하는 적어도 하나의 제 2 반도체 구조를 제조하는 단계;
·제 1 발광기의 표면 상에, 제 1 반도체층의 제 3 복사를 제 1 복사로 변환할 수 있는 입자를 포함하는 감광성 수지의 벌크를 위치시키는 단계;
·제 2 발광기의 표면에 그래프팅층을 증착하는 단계; 및
·그래프팅층 상에, 제 2 반도체층의 제 3 복사를 제 2 복사로 전환시킬 수 있는 입자층을 증착하는 단계를 포함하고,
각각의 제 1 및 제 2 반도체층은 제 1 복사와 제 2 복사와 상이한 제 3 복사를 방출하도록 구성되며, 각 입자는 그래프팅층에 의해 제 2 발광기의 표면에 부착되는 발광 장치를 제조하는 방법에 관한 것이다.
본 개시는 또한:
·제 1 복사를 방출하도록 구성되고 적어도 하나의 제 1 반도체 구조를 포함하는 제 1 발광기; 및
·각각이 제 1 복사와 상이한 제 3 복사를 방출하도록 구성되고 적어도 하나의 제 2 반도체 구조를 포함하는 적어도 하나의 제 2 발광기를 포함하고,
제 1 반도체 구조는 제 2 복사를 방출하도록 구성된 제 1 반도체층을 포함하며, 제 2 반도체 구조는 제 4 복사를 방출하도록 구성된 제 2 반도체층을 포함하고,
각각의 발광기는 복사 컨버터를 더 포함하며, 각각의 복사 컨버터는 제 1 입자와 제 2 입자의 혼합물을 포함하고, 각각의 제 1 입자는 제 2 복사를 제 1 복사로 변환할 수 있고, 각각의 제 2 입자는 제 4 복사를 제 3 복사로 변환할 수 있는 발광 장치에 관한 것이다.
특정 실시예에 따르면, 발광 장치는 개별적으로 또는 임의의 가능한 조합에 따라 다음의 특징 중 하나 또는 여러 개를 포함한다:
-각 제 1 입자는 제 2 복사에 투명하고 각 제 2 입자는 제 4 복사에 투명하다.
-다음 특성 중 적어도 하나가 확인된다:
·제 1 입자와 제 2 입자의 혼합물은 감광성 수지에 묻혀 있다.
·제 1 입자와 제 2 입자의 혼합물은 그래프팅에 의해 제 1 및 제 2 발광기의 표면에 부착된다.
·제 2 복사와 제 4 복사 중 하나의 복사는 자외선이고, 제 2 복사와 제 4 복사 중 다른 복사는 청색 복사이다.
본 개시는 또한 제 1 복사를 방출하도록 구성된 제 1 발광기 및 각각이 제 3 복사를 방출하도록 구성되고 제 3 복사는 제 1 복사와 상이한 적어도 하나의 제 2 발광기를 포함하는 발광 장치를 제조하는 방법으로서,
·제 2 복사를 방출하도록 구성된 제 1 반도체층을 포함하는 적어도 하나의 제 1 반도체 구조 및 제 4 복사를 방출하도록 구성된 제 2 반도체층을 포함하는 적어도 하나의 제 2 반도체 구조를 제공하는 단계; 및
·제 1 입자와 제 2 입자의 혼합물을 증착하는 단계를 포함하고, 각각의 제 1 입자는 제 2 복사를 제 1 복사로 변환할 수 있고, 각각의 제 2 입자는 제 4 복사를 제 3 복사로 변환할 수 있는 발광 장치를 제조하는 방법에 관한 것이다.
특정 실시예에 따르면, 다음 특성 중 적어도 하나가 확인된다:
·증착 단계는 혼합물을 포함하는 수지 벌크를 제 1 및 제 2 반도체 구조 각각에 증착하는 단계를 포함한다;
·증착 단계는 제 1 및 제 2 발광기의 표면에 그래프팅층을 증착하고 혼합물을 그래프팅층에 증착하는 단계를 포함하며, 혼합물의 각 입자는 그래프팅층에 의해 제 1 및 제 2 발광기 각각의 표면에 부착된다.
이전에 정의된 바와 같이 발광 장치 세트를 포함하는 디스플레이 스크린도 또한 제안된다.
본 발명의 내용에 포함됨.
본 발명의 특징 및 이점은 비제한적인 예로서만 제공되고 첨부도면을 참조로 다음 명세서에 의해 명확해질 것이다.
-도 1은 3 차원 구조를 포함하는 발광 장치 세트를 포함하는 디스플레이 스크린의 제 1 예의 부분 측면도이다.
-도 2는 도 1의 3 차원 구조의 두 가지 예의 측면 절개도이다.
-도 3은 도 1의 발광 장치를 제조하기 위한 방법의 예의 다른 단계를 예시하는 흐름도이다.
-도 4는 도 1의 발광 장치를 제조하는 방법의 특정 단계의 끝에서 도 1의 디스플레이 스크린의 부분 측면도이다.
-도 5는 3 차원 구조를 포함하는 발광 장치 세트를 포함하는 디스플레이 스크린의 제 2 예의 부분 측면도이다.
-도 6은 3 차원 구조를 포함하는 발광 장치 세트를 포함하는 디스플레이 스크린의 제 3 예의 부분 측면도이다.
-도 7은 3 차원 구조를 포함하는 발광 장치 세트를 포함하는 디스플레이 스크린의 제 4 예의 부분 측면도이다.
디스플레이 스크린(10)의 몇 가지 예가 아래에 설명된다.
각각의 디스플레이 스크린(10)은 예를 들어 휴대폰, 태블릿 또는 랩톱 컴퓨터와 같은 전자 장치에 통합된다. 다른 실시예에서, 디스플레이 스크린(10)은 텔레비전 세트 또는 데스크탑 컴퓨터 스크린과 같은 전용 디스플레이 장치에 통합된다.
각각의 디스플레이 스크린(10)은 이미지 세트를 디스플레이하도록 구성된다.
각각의 디스플레이 스크린(10)은 발광 장치(15)의 세트 및 제어 회로를 포함한다.
"화소" 또는 간단히 "픽셀"이라고 하는 각각의 발광 장치(15)가 적어도 하나의 복사를 방출하도록 구성된다.
예를 들어, 각각의 픽셀(15)은 제 1 복사, 제 2 복사 및 적어도 하나의 제 3 복사를 포함하는 복사 세트 중 하나를 방출하도록 구성된다. 일 실시예에서, 각 픽셀(15)은 제 1 복사, 제 2 복사 및 2 개의 제 3 복사를 포함하는 복사 세트 중 하나를 방출하도록 구성된다. 특히, 각각의 픽셀(15)은 제 1 복사, 제 2 복사 및 2 개의 제 3 복사를 포함하는 복사 세트의 각각의 복사를 방출하도록 구성된다.
각각의 발광 장치(15)는 디스플레이 스크린 외부의 단일 광원으로서 사용될 수 있다는 점에 유의해야 한다.
도 1에 도시된 바와 같이, 각각의 발광 장치(15)는 기판(25) 및 발광기 세트(30, 35, 40A, 40B)를 포함한다.
특히, 후술되는 모든 실시예에서, 발광 장치(15)는 적어도 하나의 제 1 발광기(30) 및/또는 적어도 하나의 제 2 발광기(35) 및/또는 적어도 하나의 제 3 발광기(40A, 40B)를 포함할 수 있다.
아래에 나타나는 바와 같이, "제 1 발광기"(30), "제 2 발광기"(35) 및 "제 3 발광기"(40A, 40B)라는 표현은 각각 상이한 유형의 발광기(30, 35, 40A, 40B)와 관련된다.
각 유형의 발광기(30, 35, 40A, 40B)는 관련된 복사(들)의 파장 또는 그 구조에 의해 다른 유형의 발광기(30, 35, 40A, 40B)와 다를 수 있다. 특히, "제 1 발광기"(30) 및 "제 2 발광기"(35)는 각각 복사 컨버터가 없는 반면, 각각의 "제 3 발광기"(40A, 40B)는 복사 컨버터(80)를 포함한다. 복사 컨버터(80)가 없는 발광기(30, 35)를 때때로 "고유 컬러" 발광기 또는 "고유 컬러" 서브픽셀이라 하는 반면, 복사 컨버터(80)를 포함하는 발광기(40A, 40B)를 "변환 발광기"라고 한다.
각 복사는 전자기파 세트를 포함한다.
각 세트는 파장 범위에 해당한다. 파장의 범위는 전자기파 세트의 모든 파장에 의해 형성된 그룹이다.
제 1 복사는 제 1 전자기파 세트를 포함한다.
제 1 전자기파 세트는 제 1 파장 범위에 해당한다.
제 1 평균 파장이 제 1 파장 범위에 대해 정의된다.
제 1 파장 범위의 가장 큰 파장과 가장 작은 파장의 합의 절반에 해당하는 평균 파장이 제 1 평균 파장의 예이다.
예를 들어, 제 1 복사는 청색 복사이다. 제 1 평균 파장이 430 나노미터(nm)와 490nm 사이로 구성된 제 1 복사가 청색 복사의 예이다.
제 2 복사는 제 1 복사와 다르다.
제 2 복사는 제 2 전자기파 세트를 포함한다.
제 2 전자기파 세트는 제 2 파장범위에 해당한다.
제 2 평균 파장이 제 2 파장범위에 대해 정의된다. 제 2 파장범위의 가장 큰 파장과 가장 작은 파장의 합의 절반에 해당하는 평균 파장이 제 2 평균 파장의 예이다.
일 실시예에서, 제 2 평균 파장은 제 1 평균 파장과 다르다.
제 2 복사는, 예를 들어, 녹색 복사이다. 제 2 평균 파장이 500nm 내지 560nm 사이로 구성된 제 2 복사가 녹색 복사의 예이다.
예를 들어, 각각의 제 3 복사는 제 1 복사 및 제 2 복사와 상이하다.
각각의 제 3 복사는 제 3 전자기파 세트를 포함한다.
각각의 제 3 전자기파 세트는 제 3 파장 범위에 해당한다.
제 3 평균 파장이 각각의 제 3 파장 범위에 대해 정의된다. 제 3 파장 범위의 가장 큰 파장과 가장 작은 파장의 합의 절반에 해당하는 평균 파장이 제 3 평균 파장의 예이다.
예를 들어, 제 3 평균 파장은 제 1 평균 파장 및 제 2 평균 파장 중 적어도 하나보다 엄밀히 크다.
일 실시예에서, 제 3 평균 파장은 제 1 평균 파장 및 제 2 평균 파장 모두보다 엄밀히 크다.
제 3 복사 중 하나는 예를 들어 적색 복사이다. 가령, 상응하는 제 3 평균 파장은 예를 들어 580nm 내지 700nm 사이로 구성된다.
발광 장치(15)가 2 개의 제 3 복사를 방출할 수 있을 때, 다른 제 3 복사는 가령 백색 복사 또는 황색 복사이다.
백색 제 3 복사의 예는:
·적어도 하나의 청색 복사, 적어도 하나의 녹색 복사 및 적어도 하나의 적색 복사, 또는
·적어도 하나의 청색 복사 및 적어도 하나의 황색 복사
중 하나를 포함하는 제 3 복사이다.
평균 파장이 560nm 내지 580nm 사이인 복사가 황색 복사의 예이다.
기판(25)은 각각의 발광기(30, 35, 40A 및 40B)를 지지하도록 구성된다.
예를 들어, 기판(25)은 모든 발광기(30, 35, 40A 및 40B)에 공통이다.
기판(25)은 예를 들어 평면이다. 평면 기판은 평면 지지면(50)을 갖는 기판(25)이다.
기판(25)에 대해 법선 방향(D)이 정의된다. 기판(25)의 지지면(50)은 법선 방향(D)에 수직이다.
기판(25)은 기판 반도체 재료로 제조된다. 기판 반도체 재료에 대해 기판 밴드갭 값이 정의된다.
일 실시예에 따르면, 기판 재료는 실리콘이다. 다른 가능한 실시예에서, 기판 반도체 재료는 실리콘 카바이드와 같은 다른 반도체 재료이다.
일 실시예에서, 기판 반도체 재료는 예를 들어 III-질화물 재료이다. III-질화물 재료는 GaN, AlN 및 InN과 GaN, AlN 및 InN의 합금으로 구성된 재료의 그룹이다. 예를 들어, 기판 반도체 재료는 GaN이다.
기판 재료는 예를 들어 n-도핑된다. 그러나, 도핑 유형은 일부 실시예에서 달라질 수 있다.
일 실시예에서, 지지면(50)의 적어도 일부는 SiO2 또는 SiN과 같은 전기 절연 재료로 덮여있다. 예를 들어, 전기 절연 재료는 패턴화되어 전기 절연 재료층을 통해 뻗어 있는 홀을 정의하고 홀에 재료의 선택적 증착을 허용한다.
각각의 발광기(30, 35, 40A 및 40B)는 적어도 하나의 반도체 구조를 포함한다. "반도체 구조"라는 표현은 반도체 재료로 적어도 부분적으로 제조된 모든 구조를 포함하는 것으로 이해되어야 한다.
법선 방향(D)을 따라 적층된 반도체층의 스택이 반도체 구조의 예이다. 이러한 구조를 종종 "2 차원 구조"라 한다.
3 차원 반도체 구조 또는 3 차원 반도체 구조 세트도 반도체 구조의 다른 예이다.
각 발광기(30, 35, 40A 및 40B)에 대해 측면 치수가 정의된다. 측면 치수는 임의의 다른 발광기(30, 35, 40A, 40B) 중 어떤 부분도 둘러싸지 않고 법선 방향(D)에 수직인 평면에서 발광기(30, 35, 40A, 40B)를 둘러싸는 윤곽의 최대 치수이다.
측면 치수는 20㎛ 이하이다. 예를 들어, 측면 치수는 10㎛ 이하이다. 일 실시예에서, 측면 치수는 5㎛ 이하이다.
각각의 발광기(30, 35, 40A 및 40B)는 복사를 방출하도록 구성된다. 예를 들어, 각 발광기(30, 35, 40A 및 40B)의 각각의 반도체 구조는 LED 구조이다.
도 2는 각각이 제 1, 제 2 또는 제 3 발광기(30, 35, 40A 및 40B) 중 어느 하나에 사용될 수 있는 LED 구조를 형성하는 3 차원 반도체 구조(57)의 두 가지 예를 도시한다.
각각의 3 차원 반도체 구조(57)는 법선 방향(D)을 따라 기판(25)으로부터 뻗어 있다.
3 차원 구조(57)는 예를 들어 마이크로 와이어이다.
각각의 3 차원 반도체 구조(57)는 코어(60) 및 커버링층(65)을 포함한다.
코어(60)는 n-도핑층 또는 p-도핑층의 역할을 한다. 코어(60)는 이하에서 "코어 반도체 재료"라고 하는 반도체 재료로 제조된다.
예를 들어, 코어 반도체 재료는 n-도핑된다.
코어 반도체 재료는 예를 들어 GaN이다.
코어(60)는 커버층(65)을 지지하도록 구성된다.
코어(60)는 법선 방향(D)을 따라 기판(25)으로부터 뻗어 있다. 특히, 코어(60)는 기판(25)에 전기적으로 연결된다.
코어(60)는 예를 들어 이러한 층이 있을 때 지지면(50)의 일부를 덮는 전기 절연층을 통해 뻗어 있다.
코어(60)는 예를 들어 실린더이다.
원통형 표면은 선에 평행하고 선과 평행하지 않은 평면에서 고정 평면 곡선을 통과하는 모든 선들의 모든 점들로 구성된 표면이다. 원통형 표면과 2 개의 평행 평면으로 경계가 지정된 솔리드를 원통이라 한다. 원통이 주어진 방향을 따라 뻗어 있다고 할 때, 이 방향은 선과 평행이다.
원통은 원통이 뻗어 있는 방향을 따라 균일한 횡단면을 갖는다.
코어(60)의 횡단면은 다각형이다. 예를 들어, 횡단면은 육각형이다.
그러나, 횡단면에 대해 다른 모양을 고려할 수 있다.
예를 들어, 3 차원 구조(57)가 마이크로 와이어가 아닌 경우, 코어(60)의 모양이 변할 수 있다는 점에 유의해야 한다.
직경이 코어(60)에 대해 정의된다. 직경은 원통형 코어(60)의 경우 법선 방향(D)에 수직인 평면에서 정반대되는 코어(60)의 두 지점 사이의 최대 거리이다.
코어(60)가 육각형 횡단면을 가질 때, 코어의 직경은 육각형의 두 마주보는 각도 사이에서 측정된다.
코어(60)의 직경은 10nm 내지 5㎛로 구성된다.
법선 방향(D)을 따라 측정된 길이가 코어(60)에 대해 정의된다. 길이는 10nm에서 100㎛ 사이로 구성된다.
코어(60)는 상부면과 측면을 갖는다.
상부면은 법선 방향(D)을 따라 코어(60)를 한정한다. 예를 들어, 상부면은 법선 방향(D)에 수직이다.
측면은 법선 방향(D)에 수직인 평면에서 코어(60)를 둘러싼다.
측면은 상부 측면과 기판(25) 사이에서 뻗어 있다. 코어(60)가 다각형 횡단면을 가질 때, 옆 측면은 평면 패싯(plane facets) 세트를 갖는다.
커버층(65)은 코어(60)를 적어도 부분적으로 덮는다. 예를 들어, 커버층(65)은 코어의 상부면을 적어도 부분적으로 덮는다. 특히, 커버층(65)은 상부면을 완전히 덮는다.
도 2에 도시된 예에서, 커버층(65)은 적어도 부분적으로 상부면 및 적어도 부분적으로 측면을 커버한다.
도 2에서 볼 수 있는 바와 같이, 커버층(65)은 법선 방향(D)에 수직인 평면에서 코어(60)를 완전히 둘러싼다. 즉, 커버층(65)은 코어(60) 주위에 쉘을 형성한다.
커버층(65)은 적어도 하나의 발광층(70) 및 도핑층(75)을 포함한다.
각 발광층(70)은 코어(60)와 도핑층(75) 사이에 개재된다.
예를 들어, 커버층(65)은 코어(60)와 도핑층(75) 사이에 개재된 발광층(70)의 스택을 포함한다.
각 발광층(70)은 예를 들어 양자 우물이다. 특히, 각 발광층(70)의 두께는 발광층(70)의 임의의 지점에서 1nm 내지 200nm로 구성된다.
각 발광층(70)의 두께는 고려되는 발광층(70) 지점에 가장 가까운 코어(60)의 표면 지점에서 코어(60)의 표면에 수직인 방향을 따라 발광층(70)의 임의의 지점에서 측정된다.
예를 들어, 법선 방향(D)을 따라 코어(60) 지점과 정렬되는 발광층(70)의 지점에서 각 발광층(70)의 두께가 법선 방향(D)을 따라 측정된다. 코어(60) 지점과 법선 방향에 수직인 평면에 정렬된 발광층(70)의 지점에서 각 발광층(70)의 두께는 코어(60)의 가장 가까운 패싯에 수직인 방향을 따라 측정된다.
각 발광층(70)은 예를 들어 InGaN으로 구성된다.
도핑층(75)은 적어도 부분적으로 발광층(들)(70)을 덮는다.
도핑층(75)은 LED 구조의 n-도핑층 또는 p-도핑층의 역할을 한다.
도핑층(75)의 도핑 유형(n 또는 p)은 코어(60)에서의 도핑 유형(p 또는 n)과 반대이다. 예를 들어, 도핑층(75)은 p-도핑된다.
도핑층(75)은 예를 들어 GaN으로 만들어진다.
제 1, 제 2 또는 제 3 발광기(30, 35, 40A 및 40B)가 적어도 하나의 3 차원 반도체 구조(57)를 포함할 경우, 3 차원 반도체 구조(57)의 필링 팩터(filling factor)가 고려되는 발광기(30, 35, 40A 및 40B)에 대해 정의된다.
필링 팩터는 기판(25)의 특정 영역에 부착된 모든 3 차원 반도체 구조들(57)의 횡단면의 표면의 합 대 이 영역의 표면 간의 비(比)이다.
예를 들어, 한 발광기(30, 35, 40A 및 40B)의 기판(25)이 400 제곱 마이크로 미터(㎛²)로 측정되고 이 발광기(30, 35, 40A 및 40B)가 각각 5㎛²의 횡단면 표면을 갖는 4 개의 3 차원 반도체 구조(57)를 포함하는 경우, 필링 팩터는 4×5/400 = 1/20이다.
발광기(30, 35, 40A 및 40B)가 3 차원 반도체 구조(57) 세트를 포함할 경우, 3 차원 반도체 구조(57) 세트에 대한 평균 직경이 발광기(30, 35, 40A 및 40B)에 대해 정의된다.
평균 직경은 예를 들어 3 차원 반도체 구조(57)의 코어(60)의 평균 직경이다. 상기 평균은 예를 들어 산술 평균이다.
일 실시예에서, 동일한 발광기(30, 35, 40A 및 40B)의 모든 코어(60)의 직경은 동일하다. 다른 실시예에서, 동일한 발광기(30, 35, 40A 및 40B)의 코어(60)의 직경은 예를 들어 최대 10%까지 다를 수 있다.
발광기(30, 35, 40A 및 40B)가 단 하나의 3 차원 반도체 구조(57)를 포함한다면, 평균 직경은 이 3 차원 구조의 직경이다.
각각의 제 1 발광기(30)는 제 1 복사를 방출하도록 구성된다.
각각의 제 1 발광기(30)는 제 1 반도체 구조라고 하는 반도체 구조를 포함한다.
각각의 제 1 반도체 구조의 각 발광층(70)을 "제 1 반도체층"이라 한다.
각각의 제 1 반도체층은 제 1 발광 밴드갭을 갖는 반도체 제 1 발광 재료로 제조된다.
제 1 발광 재료는 예를 들어 InGaN이다.
각각의 제 1 반도체층은 제 1 복사를 방출하도록 구성된다. 예를 들어, 각각의 제 1 반도체층의 조성물 및/또는 두께는 제 1 평균 파장이 기대값을 갖도록 선택된다.
각각의 제 2 발광기(35)는 제 2 복사를 방출하도록 구성된다.
각각의 제 2 발광기(35)는 제 2 반도체 구조라고 하는 반도체 구조를 포함한다.
각각의 제 2 반도체 구조의 각각의 발광층(70)을 "제 2 반도체층"이라 한다.
각각의 제 2 반도체층은 제 2 발광 밴드갭을 갖는 반도체 제 2 발광 재료로 제조된다.
제 2 발광 재료는 예를 들어 제 1 발광 재료과 상이하다. 이 경우, 제 2 발광 밴드갭은 제 1 발광 밴드갭과 다르다.
변형으로, 제 2 발광 재료는 제 1 발광 재료과 동일하지만, 제 2 반도체층의 두께가 제 1 반도체층의 두께와 상이하여, 동일한 밴드갭에도 불구하고 제 1 복사와 다른 제 2 복사의 방출을 얻는다. 특히, 제 2 반도체층은 양자 우물이므로 제 2 복사의 평균 파장은 각각의 제 2 반도체층의 두께에 의존한다.
특정 실시예에서, 제 1 및 제 2 반도체층의 두께 및 조성물이 모두 다르다.
제 2 발광 재료는 예를 들어 InGaN이다.
각각의 제 2 반도체층은 제 2 복사를 방출하도록 구성된다. 예를 들어, 각각의 제 2 반도체층의 조성물 및/또는 두께는 제 2 평균 파장이 기대값을 갖도록 선택된다.
제 1 반도체 구조 및 제 2 반도체 구조가 각각 3 차원 반도체 구조(57)의 각각의 세트를 포함하는 경우, 필링 팩터 및 코어(60)의 평균 직경 중 적어도 하나가 제 1 발광기(30) 및 제 1 발광기(35) 사이에서 변할 수 있다. 이는 특히 제 1 발광 재료 및 제 2 발광 재료가 동일한 세트의 화학 원소를 포함하는 경우, 예를 들어 제 1 발광 재료 및 제 2 발광 재료가 모두 InGaN인 경우이다.
예를 들어, 3 차원 반도체 구조(57)의 필링 팩터는 제 2 발광기(35)보다 제 1 발광기(30)에 대해 엄격히 낮다.
예를 들어, 평균 직경은 제 2 발광기(35)보다 제 1 발광기(30)에 대해 엄격히 작다.
각각의 제 3 발광기(40A, 40B)는 제 4 복사를 방출하도록 구성된다.
각각의 제 4 복사는 동일한 발광기(40A, 40B)에 의해 방출된 제 3 복사와 다르다. 특히, 제 4 복사는 제 4 평균 파장을 가지며, 제 4 평균 파장은 제 3 평균 파장보다 엄격하게 짧다. 예를 들어, 제 4 평균 복사와 제 3 평균 복사의 차이는 40nm 이상이다.
예를 들어, 제 4 복사는 제 1 복사 및 제 2 복사 중 하나와 동일하다.
다른 실시예에서, 제 4 복사는 자외선이다. 자외선은 10nm와 400nm 사이, 예를 들어 200nm와 400nm 사이에 포함된 파장을 갖는 전자기파이다.
각각의 제 3 발광기(40A, 40B)는 제 3 반도체 구조라고 하는 반도체 구조 및 복사 컨버터(80)를 포함한다.
각각의 제 3 반도체 구조의 각각의 발광층(70)을 "제 3 반도체층"이라 한다.
각각의 제 3 반도체층은 제 3 발광 밴드갭을 갖는 반도체 제 3 발광 재료로 제조된다.
각각의 제 3 반도체층은 대응하는 제 4 복사를 방출하도록 구성된다. 예를 들어, 각각의 제 3 반도체층의 조성물 및/또는 두께는 제 4 평균 파장이 기대값을 갖도록 선택된다.
제 4 복사가 제 1 또는 제 2 복사와 동일한 경우, 각각의 제 3 반도체층은 각각 대응하는 제 1 또는 제 2 반도체층과 동일하다. 예를 들어, 제 3 반도체 구조의 필링 팩터 및 평균 직경이 제 1 및 제 2 반도체 구조물 중 하나의 필링 팩터 및 평균 직경과 각각 동일하다.
변형으로, 제 3 반도체 구조의 필링 팩터 및 평균 직경은 제 1 및 제 2 반도체 구조의 필링 팩터 및 평균 직경과 각각 다르다.
각각의 복사 컨버터(80)는 복사 컨버터를 포함하는 제 3 발광기(40A, 40B)의 제 4 복사를 대응하는 제 3 복사로 변환하도록 구성된다.
대조적으로, 제 1 발광기(30) 및 제 2 발광기(35)는 각각 복사 컨버터(80)가 없다.
많은 유형의 복사 컨버터가 가령 형광등과 같은 조명에 사용된다. 이러한 복사 컨버터를 종종 "인광체"라 한다.
복사 컨버터(80)는 변환 재료로 만들어진다.
변환 재료는 제 4 복사를 제 3 복사로 변환하도록 구성된다. 즉, 변환 재료는 제 4 복사에 의해 여기되고 제 3 복사에 응답하여 방출하도록 구성된다.
변환 재료는 예를 들어 반도체 재료이다.
다른 실시예에 따르면, 변환 재료는 도핑된 이트륨-알루미늄 가넷과 같은 비 반도체 재료이다.
특히, 변환 재료는 무기 형광체일 수 있다.
무기 인광체의 예로는 이트륨 알루미늄 가넷(YAG)계 입자(예를 들어, YAG:Ce), 테르븀 알루미늄 가넷(TAG)계 입자(예를 들어, TAG:Ce), 규산염계 입자(예를 들어, SrBaSiO4:Eu), 황화물계 입자(예를 들어, SrGa2S4:Eu, SrS:Eu, CaS:Eu, 등), 질화물계 입자(예를 들어, Sr2Si5N8:Eu, Ba2Si5N8:Eu, 등), 산질화물계 입자(예를 들어, Ca-α-SiAlON:Eu, SrSi2O2N2:Eu, 등), 불소계 입자(예를 들어, K2SiF6:Mn, Na2SiF6:Mn, 등)가 있다.
알루민산염, 질화물, 불화물, 황화물 또는 규산염 도핑 물질과 같은 많은 다른 변환 재료가 사용될 수 있다.
예를 들어, 변환 재료는 희토류, 알칼리 토금속 또는 전이 금속 원소를 사용하여 도핑된다. 예를 들어, 세륨은 때때로 이트륨-알루미늄 가넷을 도핑하는 데 사용된다.
복사 컨버터(80)는 예를 들어 변환 재료로 제조된 입자 세트(P)를 포함한다. 이러한 입자(P)를 때때로 루미노퍼(luminophores)라 한다.
각각의 입자(P)는 예를 들어 직경이 2㎛ 이하이다. 특히, 각 입자(P)는 직경이 1㎛ 이하이다. 일 실시예에서, 각각의 입자(P)는 직경이 500nm 이하, 예를 들어 200nm 이하이다.
즉, 각 입자(P)의 직경이 2㎛ 이하이면 입자 세트의 D100 값이 2㎛ 이하이다.
일 실시예에서, 각 입자(P)는 양자 도트이다.
양자 도트는 II-VI족, III-V족, IV-VI족 반도체 나노 결정 또는 이들의 혼합물로부터 선택될 수 있다.
II-VI족 반도체 나노 결정은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, HgS, HgSe, HgTe, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe을 포함하나 이에 국한되지 않는다.
III-V족 반도체 나노 결정은 GaN, GaP, GaAs, AlN, AlP, AlAs, InN, InP, InAs, InGaN, GaNP, GaNAs, GaPAs, AlNP, AlNAs, AlPAs 및 InAlPAs을 포함하나 이에 국한되지 않는다.
IV-VI 족 반도체 나노 결정은 SbTe, PbSe, GaSe, PbS, PbTe, SnS, SnTe, PbSnTe을 포함하나 이에 국한되지 않는다. CuInS2, CuInSe2, CuGaS2, CuGaSe2, AgInS2, AgInSe2, AgGaS2, 및 AgGaSe2로 구성된 그룹에서 선택된 칼코파이라이트형(Chalcopyrite-type) 반도체 나노 결정도 고려할 수 있다.
양자 도트의 또 다른 예는 코어 및 상기 코어를 둘러싸는 쉘을 갖는 입자(P)이며, 상기 코어는 반도체 컨버터 재료로 제조되고 1nm 내지 200nm 사이로 구성된 최대 치수를 갖는다.
코어는 예를 들어 위에 설명된 것과 같은 나노 결정을 포함할 수 있다.
쉘은 ZnS, CdS, ZnSe, CdSe 또는 이들의 혼합물로 만들어질 수 있다.
양자 도트는 또한 금속 산화물 보호층, 금속 질화물 보호층, 산질화물 보호층 또는 이들의 혼합물을 사용하여 산화로부터 보호될 수 있다.
금속 산화물 보호층은 Al2O3, SiO2, TiO2, ZrO2, B2O3, Co2O3, Cr2O3, CuO, Fe2O3, Ga2O3, HfO2, ln2O3, MgO, Nb2O5, NiO, SnO2, Ta2O5로 구성된 그룹에서 선택할 수 있으나 이에 국한되지 않는다.
금속 질화물은 예를 들어 BN, AlN, GaN, lnN, Zr3N4, CuZN 등일 수 있다.
산질화물 보호층은 SiON을 포함할 수 있으나 이에 국한되지는 않는다.
보호층 두께는 1 내지 400nm, 바람직하게는 1 내지 100nm로 다양할 수 있다.
양자 도트의 모양은 다를 수 있음에 유의해야 한다. 다른 모양을 갖는 양자 도트의 예로 나노로드, 나노 와이어, 테트라포드, 나노 피라미드, 나노 큐브 등이 있다.
각 입자(P)는 예를 들어 다공성 실리카 마이크로 스피어에 양자 도트를 매립하거나 여러 양자 도트를 모아서 하나 이상의 양자 도트를 포함할 수 있다는 점에 유의해야 한다.
일 실시예에서, 입자(P) 세트는 양자 도트 세트 및 중성 입자 세트를 포함한다. 중립 입자는 제 3 복사에 투명한 입자이다. 예를 들어, 중성 입자는 제 3 복사와 제 4 복사 모두에 투명한다.
중성 입자의 예로는 SiO2, TiO2 또는 Al2O3로 만든 나노 입자가 있다.
중성 입자는 50nm 내지 1㎛로 구성된 직경을 가질 수 있다.
중성 입자 대 양자 도트의 중량비는 2/1(중성 입자/양자 도트), 예를 들어 0.1/1 내지 1/1 이하일 수 있다.
제 3 발광기(40A, 40B) 중 적어도 하나의 입자(P)는 예를 들어 감광성 수지에 매립될 수 있다. "포토레지스트"라고도하는 감광성 수지는 반도체 표면에 패턴을 정의하기 위해 많은 전자 제조 기술에서 사용되는데, 이는 특히 패턴을 정의하기 위해 수지의 특정 영역이 고형화되는 반면 다른 영역은 제거될 수 있기 때문이다. 제거되거나 고형화된 영역은 수지가 민감한 광 파장을 사용하여 일사량(insolation)으로 정의된다. 특히, 이러한 감광성 수지는 재료의 증착 또는 에칭으로부터 피복된 영역을 보호하기 위해 사용된다.
일 실시예에서, 제 3 발광기(40A, 40B)의 모든 3 차원 반도체 구조(57)가 변환 재료의 입자(P)를 함유하는 수지 벌크(85)에 매립된다.
변환 재료의 입자(P)를 포함하는 수지 벌크(85)에 매립된 3 차원 구조(57)의 예가 도 2의 좌측에 도시되어 있다.
대응하는 제 3 반도체 구조가 적어도 하나의 3 차원 구조(57)를 포함할 때, 수지 벌크는 법선 방향(D)을 따라 측정된 높이가 3 차원 구조의 높이보다 크거나 같다.
제 3 반도체 구조가 2 차원 구조인 경우, 대응하는 벌크의 수지는 예를 들어 제 3 반도체 구조의 노출된 표면을 적어도 부분적으로 덮는다.
변형으로, 각 입자(P)는 제 3 반도체 구조에 부착된다.
제 3 반도체 구조의 3 차원 반도체 구조(57)에 부착된 변환 재료의 입자(P)를 포함하는 복사 컨버터(80)의 예가 도 2의 우측에 도시되어 있다.
예를 들어, 제 3 반도체 구조의 표면은 적어도 부분적으로 입자(P)로 덮여 있다. 도 2에 도시된 예에서, 제 3 반도체 구조에 포함된 각 3 차원 반도체 구조(57)의 전체 표면은 입자(P)의 층(82)으로 덮여 있다.
예를 들어, 각각의 입자(P)는 그래프팅에 의해 제 3 반도체 구조의 표면에 부착된다.
그래프팅은 입자(P)를 표면에 부착하는 방법으로, 표면은 입자(P)를 상기 표면에 부착할 수 있는 층으로 덮여 있다. 예를 들어, 표면은 상기 표면에 부착된 분자(M)를 사용하여 기능화되고 각 입자(P)가 분자(M)를 통해 표면에 부착되게 할 수 있다. 특히, 각 분자(M)의 한 말단이 제 3 반도체 구조의 표면에 부착할 수 있고, 또 다른 말단이 변환 재료의 입자(P)에 부착될 수 있으므로 입자(P)가 분자(M)에 의해 제 3 반도체 구조에 부착된다.
도 2에 도시된 바와 같이, 복사 컨버터는 분자(M)로 이루어진 그래프팅층(83)을 포함하고, 상기 그래프팅층(83)에 의해 제 3 반도체 구조의 표면에 층(82)이 부착된다.
이러한 분자(M)를 때때로 계면제, 이작용성 리간드, 다작용성 리간드, 결합제, 링커, 캡핑제 등이라 한다.
적어도 2 개의 기능성 반응기를 갖는 임의의 기능성 유기 분자가 본 발명에서 분자(M)으로서 사용될 수 있다는 점에 유의해야 한다.
분자(M)의 예들은 유기 실란기, 티올기, 아크릴레이트기 및 아민기 중에서 선택될 수 있다.
유기 실란기는 예를 들어 3-아미노프로필트리메톡시실란, 3-머캅토프로필트리메톡시실란, 3-(메타크릴옥시)프로필트리메톡시실란 및 알릴트리메톡시실란을 포함한다.
티올기는 예를 들어 1,6-헥산디티올, 트리메틸롤프로판트리스(3-머캅토프로 피오네이트), 펜타에리트리톨테트라키스(3-머캅토프로피오네이트)를 포함한다.
아크릴 레이트의 예는 폴리(에틸렌글리콜)디아크릴레이트, 펜타에리트리톨 트리아크릴레이트 및 펜타에리트리톨테트라아크릴레이트이다.
아민 분자(M)의 예는 비스(헥사메틸렌)트리아민, 비스(3-아미노프로필)아민, 3,3'-디아미노-N-메틸디프로필아민 등을 포함한다.
각 분자(M)의 길이는 입자 간 평균 거리를 부과하도록 선택된다. 각 분자(M)의 길이는 특히 이웃 입자(P)에 의해 방출되는 제 3 복사의 하나의 입자(P)에 의한 흡수 위험을 제한하도록 선택된다.
여러 그래프팅층(83) 및 입자(P)의 여러 층(82)이 적층된 실시예가 고려될 수 있음을 주목해야 한다. 예를 들어, 하나의 그래프팅층(83)은 입자(P)의 제 1 층(82)을 부착하는데 사용되며, 입자(P)의 서로 다른 층(82)은 두 층(82) 사이에 개재된 그래프팅층(83)에 의해 입자(P)의 하부층(82)에 부착된다.
상기 설명에서, 각각의 복사 컨버터(80)는 대응하는 제 1, 제 2 또는 제 3 반도체 구조의 표면에 부착되는 것으로 설명되었다. 임의의 유형의 복사 컨버터(80)가 대응하는 제 3 발광기(40A, 40B)의 다른 표면에 부착되는 실시예가 고려될 수 있다는 점에 유의해야 한다. 예를 들어, 벌크 수지(85) 또는 분자(M) 층(83)이 대응하는 제 3 반도체 구조의 바로 반대편에 있는 기판(25)의 후면에 입자(P)를 부착할 수 있다.
제어 회로는 각각의 발광기(30, 35, 40A 및 40B)에 전류를 주입하도록 구성된다.
특히, 제어 회로는 각각의 발광기(30, 35, 40A 및 40B)의 각각의 LED 구조, 예를 들어 각각의 3 차원 반도체 구조(57)에 전류를 주입하도록 구성된다.
제어 회로는 각각의 전류가 대응하는 LED 구조의 n-도핑층, 발광층 또는 층들 및 p-도핑층을 통해 흐르도록 구성된다.
예를 들어, 제어 회로는 각 LED 구조에 대해, 특히, 기판(25)을 통해 코어(60)에 전기적으로 연결된 전기 접점, 및 도핑층(75)에 전기적으로 연결된 전기 접점을 포함하고, 두 전기 접점 사이에 전기 전압을 부과할 수 있다.
전기 접점 중 적어도 하나는 예를 들어 투명한 전도성 재료로 제조된다. 특히, 도핑층(75)에 전기적으로 연결된 전기적 접점은 투명한 전도성 재료로 제조된다.
인듐-주석 산화물이 이러한 투명한 전도성 재료의 예이다.
일 실시예에서, 기판(25) 상에 뻗어 있는 벽(95)에 의해 각각의 발광기(30, 35, 40A, 40B)가 임의의 다른 발광기(30, 35, 40A, 40B)로부터 분리된다.
예를 들어, 각 벽(95)은 법선 방향(D)에 수직인 평면에서 대응하는 발광기(30, 35, 40A, 40B)를 둘러싼다.
각각의 벽(95)은 3 차원 구조(57)의 높이보다 크거나 같은 높이, 예를 들어 3 차원 구조(57)의 높이보다 적어도 1 마이크로 미터 더 큰 높이를 갖는다. 일 실시예에서, 벽(95)과 3 차원 구조(57) 사이의 높이 차는 1㎛ 내지 2㎛ 사이로 구성된다.
각 벽(95)의 높이는 예를 들어 15㎛ 이하이다.
각각의 벽(95)은 하나의 발광기(30, 35, 40A, 40B)에 의해 방출된 복사가 다른 발광기(30, 35, 40A, 40B)에 도달하는 것을 방지하도록 구성된다.
각각의 벽(95)은 예를 들어 복사를 반사하도록 구성된다. 가능한 변형으로, 벽(95)은 복사를 흡수하도록 구성된다.
특히, 벽(95)은 발광기(30, 35, 40A, 40B)에 의해 방출된 제 1, 제 2 또는 제 3 복사가 임의의 다른 방출기(30, 35, 40A, 40B)에 도달하는 것을 방지하도록 구성된다.
변형으로, 벽(95)은 발광기(40A, 40B)의 반도체 구조에 의해 방출된 제 4 복사가 방출기(40A, 40B)를 빠져 나가는 것을 방지하도록 구성된다.
벽(95)은 예를 들어 감광성 수지로 만들어진다. 가능한 변형에서, 벽은 알루미늄과 같은 금속으로 만들어진다. 구리(Cu) 또는 금/구리 합금으로 만들어진 벽(95)도 고려될 수 있다.
다른 변형에서, 벽(95)은 은으로 제조되거나 은층으로 덮인 재료로 제조된다.
다른 실시예에서, 벽(95)은 브래그 반사기를 포함한다. 브래그 반사기는 서로 다른 재료로 만들어진 층의 스택으로 구성된 반사기이며, 서로 다른 재료 사이의 광학적 굴절률 차이로 인해 일부 광 복사가 반사기에 의해 반사된다.
일 실시예에서, 복사 필터가 적어도 하나의 제 3 발광기(40A, 40B, 40C)를 덮는다. 복사 필터는 예를 들어 각각의 제 3 발광기(40A, 40B, 40C)를 덮거나 심지어 각각의 발광기(30, 35, 40A, 40B, 40C)를 덮는다.
복사 필터는, 예를 들어, 복사 컨버터(80)에 의해 변환되지 않은 제 4 복사의 임의의 성분을 흡수함으로써 제 4 복사가 제 3 발광기(40A, 40B, 40C)를 빠져 나가는 것을 방지하도록 구성된다. 특히, 복사 필터는 복사 컨버터(80)와 외부 대기 사이에 배리어를 형성한다.
발광 장치(15)의 몇 가지 예를 이제 상세히 설명할 것이다.
제 1 예는 적어도 2 개의 고유 컬러 발광기(30, 35) 및 적어도 하나의 변환 발광기(40A, 40B)를 포함하는 발광 장치(15)에 관한 것이다.
제 2 및 제 3 예는 적어도 2 개의 변환 발광기(40A, 40B, 40C), 그래프팅에 의해 만들어진 복사 컨버터(80)를 갖는 적어도 하나의 발광기, 및 벌크의 수지에 매립된 입자를 포함하는 복사 컨버터(80)를 갖는 적어도 하나의 다른 발광기(들)를 갖는 발광 장치(15)에 관한 것이다.
제 4 예는 적어도 2 개의 변환 발광기(40A, 40B)를 갖는 발광 장치에 관한 것으로, 각각의 컨버터는 다른 컨버터를 여기시키는 복사와 상이한 파장을 갖는 복사에 의해 여기된다.
2 개의 고유 컬러 발광기와 적어도 하나의 변환 발광기를 포함하는 발광 장치의 제 1 예
디스플레이 스크린(10)의 제 1 예가 부분적으로 도 1에 도시되어 있다.
디스플레이 스크린(10)의 제 1 예의 발광기 세트는 제 1 발광기(30), 제 2 발광기(35) 및 적어도 하나의 제 3 발광기(40A, 40B)를 포함한다.
제 1, 제 2 및 제 3 발광기(30, 35, 40A, 40B)의 개수는 변할 수 있다는 점에 유의해야 한다. 예를 들어, 발광 장치(15)는 하나 이상의 제 1 발광기(30) 및/또는 하나 이상의 제 2 발광기(35)를 포함할 수 있다.
더욱이, 제 3 발광기(40A, 40B)의 개수는 1보다 단연 많을 수 있다. 도 1에 도시된 실시예에서, 발광 장치(15)는 2 개의 제 3 발광기(40A, 40B)를 포함한다.
제 1 반도체 구조는 적어도 하나의 3 차원 반도체 구조(57)를 포함한다.
도 1에 도시된 실시예에서, 제 1 반도체 구조는 3 차원 반도체 구조(57)의 세트를 포함한다.
제 2 반도체 구조는 적어도 하나의 3 차원 반도체 구조(57)를 포함한다.
도 1에 도시된 실시예에서, 제 2 반도체 구조는 3 차원 반도체 구조(57)의 세트를 포함한다.
각각의 제 3 반도체 구조는 적어도 하나의 3 차원 반도체 구조(57)를 포함한다.
도 1에 도시된 실시예에서, 각각의 제 3 반도체 구조는 3 차원 반도체 구조(57)의 세트를 포함한다.
위에서 언급한 바와 같이, 제 1 발광기(30) 및 제 2 발광기(35) 둘 모두는 복사 컨버터(80)가 없는 반면, 제 3 발광기(40A 및 40B) 둘 모두는 각각의 복사 컨버터(80)를 각각 포함한다.
도 1에 도시된 실시예에서, 하나의 제 3 발광기(40A)의 복사 컨버터(80)는 수지에 매립된 입자(P)를 포함하고 다른 제 3 발광기(40B)의 복사 컨버터(80)는 제 3 반도체 구조에 부착된 입자(P)를 포함한다.
발광 장치(15)를 제조하는 방법을 이제 상세히 설명한다.
발광 장치(15)를 제조하는 방법의 예의 단계의 순서를 도시하는 흐름도가 도 3에 도시되어 있다. 특히, 발광 장치(15)의 제 1 예의 제조가 설명되어 있다. 그러나, 발광 장치(15)의 다른 예의 제조에 대한 이 방법의 확장도 직접 관련있다.
방법은 제조 단계(100) 및 위치 결정 단계(110)를 포함한다.
제조 단계(100) 동안, 각각의 제 1, 제 2 및 제 3 반도체 구조가 제조된다.
제조 단계(100)는 제공 단계(120), 증착 단계(130) 및 처리 단계(140)를 포함한다.
제공 단계(120) 동안, 기판(25)이 증착 챔버에 제공된다.
기판(25)은 각각의 제 1, 제 2 및 제 3 반도체 구조용 지지체를 포함한다.
예를 들어, 제 1, 제 2 또는 제 3 반도체 구조가 2 차원 구조일 때, 대응하는 지지체는 기판(25)에 가장 가까운 n-도핑층 또는 p-도핑층을 포함한다.
제 1, 제 2 또는 제 3 반도체 구조가 적어도 하나의 3 차원 구조(57)를 포함할 때, 지지체는 각 3 차원 구조(57)의 코어(60)를 포함한다.
각각의 지지체는 예를 들어 기판(25) 상에 코어 재료를 증착함으로써 제공된다.
많은 증착 기술이 이러한 지지체를 얻을 수 있다.
예를 들어, MOCVD(Metal-Organic Chemical Vapor Deposition)는 특히 기판(25)의 전기 절연 층의 홀에 재료가 선택적으로 증착될 때 마이크로 와이어 코어를 얻는 방법이다.
MOCVD는 "MOVPE"라고도 하며 "금속-유기 기상 에피택시"를 의미한다. 다른 화학기상증착(CVD) 방법도 고려할 수 있다.
그러나, 분자선 에피택시(MBE), 가스-소스 MBE(GSMBE), 금속 유기 MBE(MOMBE), 플라즈마 MBE(PAMBE), 원자층 에피택시(ALE), 또는 HVPE(Hydride Vapor Phase Epitaxy)와 같은 다른 증착 기술이 사용될 수 있다. .
제공 단계(120)의 마지막에서, 각각의 제 1, 제 2 또는 제 3 반도체 구조에 대응하는 지지체를 포함하는 기판(25)이 증착 챔버에 제공된다.
변형으로, 각각의 제 1, 제 2 또는 제 3 반도체 구조에 대응하는 지지체는 각각의 제 1, 제 2 또는 제 3 반도체 구조에 대응하는 지지체를 포함하는 기판(25)이 제공 단계의 마지막에 있는 챔버와는 다른 증착 챔버에서 제조된다.
증착 단계(130) 동안, 각각의 제 1, 제 2 및 제 3 반도체층은 제 1, 제 2 및 제 3 반도체 구조에 대응하는 지지체 상에 제 1, 제 2 및 제 3 발광 재료를 각각 증착함으로써 제조된다.
예를 들어, 제 1, 제 2 및 제 3 발광 재료는 대응하는 지지체 상에 동시에 증착된다.
지지체가 3 차원 구조(57)의 코어(60)인 동안의 증착 단계(130)가 그러한 동시 증착 단계(130)의 예이다. 실제로, 하나의 발광기(30, 35, 40A 및 40B)로부터의 필링 팩터 및/또는 코어 직경의 변화는 제 1, 제 2 및 제 3 발광 재료가 동일한 조건에서 동시에 증착된 경우에도 증착된 제 1, 제 2 및 제 3 발광 재료의 조성물 및/또는 두께가 서로 상이하도록 유도한다.
변형에서, 제 1, 제 2 및 제 3 반도체층을 얻기 위해 여러 연속 증착 단계가 수행된다.
증착 단계의 마지막에, 제 1, 제 2 및 제 3 반도체 구조가 얻어진다.
예를 들어, 도핑층(75)은 각각의 3 차원 구조(57)의 발광층 또는 층들(70) 상에 증착된다.
제 1, 제 2 및 제 3 반도체 구조가 2 차원 구조인 경우, n-도핑층 또는 p-도핑층 중에 기판(25)에서 가장 먼 층이 발광층(들) 상에 증착된다.
처리 단계(140) 동안, 전기 접점이 형성된다.
위치 결정 단계(110) 동안, 각각의 제 3 발광기의 복사 컨버터(80)가 위치 설정된다.
위치 결정 단계(110)는 마스킹 단계(150), 기능화 단계(160), 컨버터(170) 증착 단계, 제거 단계(180) 및 마무리 단계(190)를 포함한다.
마스킹 단계(150) 동안, 제 1 및 제 2 반도체 구조는 감광성 수지뿐만 아니라 관련된 복사 컨버터(80)가 제 3 반도체 구조에 그래프팅된 입자(P)를 포함하지 않는 임의의 제 3 반도체 구조로 덮여있다.
마스킹 단계(150)의 마지막에서 기판(25) 및 상이한 반도체 구조의 상태의 예가 도 4에 도시되어 있다.
도 4에 도시된 예에서, 제 3 발광기(40A) 중 하나의 제 3 반도체 구조가 마스킹 단계(150) 동안 감광성 수지로 덮여있다. 다른 제 3 발광기(40B)의 제 3 반도체 구조는 감광성 수지로 덮이지 않는다.
일 실시예에서, 제 3 발광기(40A)의 제 3 반도체 구조는 감광성 수지의 제 1 벌크(85)로 덮여 있고, 제 1 및 제 2 반도체 구조는 제 2 감광성 수지 벌크(90)로 덮여있다.
예를 들어, 제 1 벌크(85)는 제 1 벌크(85)가 제 3 발광기(40A)의 복사 컨버터(80)를 형성하도록 변환 재료의 입자(P)를 포함한다.
기능화 단계(160) 동안, 분자(M)는 그래프팅층(83)을 형성하기 위해 제 3 발광기(40B)의 제 3 반도체 구조 상에 증착된다.
예를 들어, 분자(M)가 증착되는 영역이 마스킹에 의해 정의된다. 특히, 포토레지스트는 예를 들어 스핀-코팅에 의해 기판(25) 및 상이한 반도체 구조 상에 증착된다. 그 다음, 포토레지스트가 선택적으로 절연되고 포토레지스트의 일부가 제거되어 포토레지스트가 없는 제 3 발광기(40B)의 제 3 반도체 구조만 남게 된다.
제 3 발광기(40B)의 반도체 구조의 표면은 오존 플럭스 또는 자외선에 노출 됨으로써 활성화된다.
활성화된 표면은 분자(M) 층(83)으로 기능화된다.
기능화 단계(160)의 마지막에서, 제 3 발광기(40B)의 반도체 구조의 표면은 이에 따라 반도체 구조의 표면에 각각 부착된 분자(M) 층(83)으로 덮여있다.
각 분자(M)는 특히 분자(M)의 기능성 반응기 중 하나에 의해 표면에 부착된다.
컨버터(170)를 증착하는 단계를 또한 "그래프팅 단계"라 한다.
컨버터(170)를 증착하는 단계 동안, 입자(P)는 그래프팅층(83) 상에 증착된다. 각 입자(P)는 그래프팅층(83)의 분자(M) 중 하나 또는 여러 개에 의해 제 3 반도체 구조의 표면에 부착된다. 따라서, 입자(P) 층(82)이 형성되고 제 3 반도체 구조에 부착된다.
특히, 각 입자(P)는 분자(M)의 기능성 반응기 중 하나에 의해 분자(M)에 부착된다.
컨버터 증착 단계(170)의 마지막에서, 입자(P) 층(82)이 분자(M) 층(83)에 의해 제 3 발광기(40B)의 반도체 구조에 부착된다.
단계(160 및 170)는 한 세트의 스택층(82 및 83)이 형성되도록 반복될 수 있다는 점에 유의해야 한다.
제거 단계(180) 동안, 제 2 수지 벌크(90)가 제거된다.
제 1 수지 벌크(85)가 있다면, 제 1 벌크(85)는 제거되지 않는다.
마무리 단계(190) 동안, 발광 장치(15)가 완성된다.
예를 들어, 아직 제조되지 않은 각각의 전기 접점이 마무리 단계(190) 동안 제조된다. 모든 전기 접점이 제어 회로에 연결된다.
발광 장치(15)는 예를 들어 각각의 3 차원 구조(57)가 패시베이션 층에 매립되도록 투명 패시베이션층에 덮여 있다.
또한, 발광 장치(15)는 다른 발광 장치(15)와 통합되어 디스플레이 스크린(10)의 픽셀을 형성한다.
상기 방법은 선택적으로 벽(95)을 형성하는 단계를 더 포함한다.
벽(95)을 형성하는 단계는 예를 들어 증착 단계(130) 이후 및 처리 단계(140) 이전에 수행된다.
예를 들어, 벽(95)은 불투명 감광성 수지층을 증착하고 불투명 수지층을 국부적으로 절연시켜 벽(95)을 정의함으로써 형성된다.
벽(95)을 형성하기 위해 다른 재료 증착 기술, 예를 들어 MOCVD, MOVPE, 기타 CVD 방법, MBE, GSMBE, MOMBE, PAMBE, ALE, HVPE, 전착(electrodeposition) 또는 스퍼터링이 고려될 수 있다.
각각의 발광 장치(15)가 제 1 발광기(30), 제 2 발광기(35) 및 2 개의 제 3 발광기(40A, 40B)를 포함하고, 각각의 제 3 발광기(40A, 40B)는 다른 제 3 발광기(40A, 40B)의 복사 컨버터(80)에 사용된 기술과 다른 (수지 벌크(85)에 매입하거나 그래프팅하는) 기술으로 만들어진 복사 컨버터(80)를 갖는 경우, 디스플레이 스크린(10)의 제 1 예를 위에서 설명하였다.
제 1 예의 변형은 각각의 복사 컨버터(80)를 형성하기 위한 동일한 기술을 사용하여 단일의 제 3 발광기(40A, 40B) 또는 2 개의 제 3 발광기(40A, 40B)를 포함할 수 있다는 점에 유의해야 한다. 이 경우, 위치 결정 단계(110) 중에, 해당하는 단계(150 내지 190)만 수행한다.
위의 예에서, 그래프팅층(83)은 대응하는 입자(P)가 부착될 제 3 반도체 구조의 표면의 일부에만 증착되는 것으로 설명되었다.
그래프팅층(83)이 입자(P)가 부착되어야 하고 입자(P)의 증착 후에 국부적으로 제거되어야 하는 표면보다 더 큰 표면 상에 증착되는 실시예가 또한 구상된다는 것을 주목해야 한다. 예를 들어, 그래프팅층(83)의 제 1 부분(86) 및 제 2 부분(87)이 증착되고, 입자(P)가 제 1 부분(86) 및 제 2 부분(87) 모두에 부착되며, 제 2 부분은 입자(P)의 증착 후에 제거되고, 이에 의해 입자(P)가 제 1 부분(86)에만 부착된 상태로 남아 있다.
제 2 부분(87)의 플라즈마 에칭은 그래프팅층(83)의 일부를 국부적으로 제거하기 위한 방법의 예이다.
2 개의 발광기(30, 35)에 복사 컨버터(80)가 없기 때문에, 복사 컨버터 또는 컨버터들(80)을 증착하기 위해 수반되는 단계의 수가 감소된다. 따라서, 복사 컨버터(80) 간에 혼합 위험이 감소된다. 결과적으로, 각 발광 소자(15)가 방출하는 파장 범위는 발광 소자(15)의 크기가 감소 되더라도 잘 제어된다. 따라서, 디스플레이 스크린(10)의 치수가 감소되고 디스플레이 스크린(10)의 해상도가 향상된다.
벽(95)의 존재로 인접한 발광기(30, 35, 40A, 40B 및 40C) 간에 누화 위험이 더 감소되는 데, 이는 이러한 벽(95)이 하나의 발광기(30, 35, 40A, 40B 및 40C)에 의해 방출되는 빛이 또 다른 발광기(30, 35, 40A, 40B 및 40C)에 도달하는 위험을 감소시키기 때문이다. 따라서, 디스플레이 스크린의 해상도도 개선된다.
더욱이, 벽(95)의 존재로 복사 컨버터(80)가 더 쉽게 배치되는데, 이는 벽(95)이 하나의 반도체 구조 상에 증착된 입자(P)가 또한 다른 반도체 구조 상에 증착될 위험을 제한하는 배리어를 형성하기 때문이다.
3 차원 구조, 특히 마이크로 와이어는 대응하는 발광 재료가 동일한 조건에서 동시에 증착되더라도 제 1 및 제 2 반도체 구조가 상이한 평균 파장을 갖는 복사를 방출하도록 허용한다. 이러한 차이는 특히 필링 팩터 및/또는 평균 직경이 제 1 및 제 2 반도체 구조 사이에서 변할 경우 정확하게 제어된다.
2 차원 구조는 3 차원 구조보다 더 쉽게 제작된다.
변환 재료의 입자(P)는 많은 다양한 기술을 사용하여 쉽게 증착될 수 있다.
특히, 수지에 매립된 입자(P)의 증착이 쉽고 전자 분야에서 일반적으로 사용되는 표준 기술만 필요하므로 쉽게 제어된다. 따라서, 얻어진 복사 컨버터(80)는 후속 처리 단계 동안 매우 안정적이다.
입자(P)가 부착될 영역은 입자(P)가 증착되기 전에 그래프팅층(83)을 위치시킴으로써 정의되기 때문에, 그래프팅은 입자(P)를 특정 광 복사로 절연시키는 단계를 필요로하지 않는다. 따라서, 입자(P)에 의한 광 복사의 산란이 발생하지 않으므로, 복사 컨버터의 위치가 매우 정확하다. 여기서, 발광 장치(15)의 치수는 색 순도를 손상시키지 않고도 다시 축소될 수 있다.
더욱이, 그래프팅은 입자(P)의 높은 표면 밀도를 허용하므로 제 4 복사를 제 3 복사로 효율적으로 변환할 수 있다.
분자(M)는 감광성 수지에 부착되지 않는다. 따라서, 하나의 제 3 발광기(40A)가 수지에 매립된 입자(P)를 포함하고 다른 제 3 발광기(40B)가 그래프팅에 의해 부착된 입자(P)를 포함할 경우, 발광 장치(15)의 치수가 감소된 경우에도 두 복사 컨버터(80)의 섞임이 방지된다.
청색 또는 녹색광을 효율적으로 방출하는 반도체 구조는 일반적으로 적색광을 방출하도록 적응될 때 효율성이 떨어진다. 특히, 청색 또는 녹색광을 방출하는 재료는 일반적으로 적색 또는 백색광을 방출하도록 적용된 재료와 다르다. 제 4 복사(들)가 제 1 및 제 2 복사 중 하나이거나 동일하거나, 또는 제 3 복사가 적색 또는 백색광이면, 발광 장치(15)의 제조가 단순해지는 데, 이는 모든 반도체 구조가 제 1, 제 2 및 제 3 복사 각각에 대해 우수한 전체 방출 효율을 유지하면서 동일한 계열의 재료로 만들어지고 서로 동일하거나 유사할 수 있기 때문이다.
입자(P)의 세트에서 중성 입자가 양자 도트과 혼합될 때, 양자 도트 사이의 평균 거리는 다른 양자 도트에 의해 방출되는 제 3 복사의 양자 도트에 의한 흡수를 제한하도록 제어될 수 있다. 따라서, 전체 방출 효율이 증가한다.
각 반도체 재료가 III-질화물 재료인 경우 상이한 반도체 구조를 위에서 설명하였다. 그러나, 다른 반도체 재료도 사용될 수 있다.
더욱이, 제 1, 제 2 및 제 3 반도체 구조는 각각의 세트의 3 차원 구조를 포함하는 것으로 도 1 내지 5에서 설명되었다. 그러나, 제 1, 제 2 및 제 3 반도체 구조 중 어느 하나는 단일의 2 차원 구조일 수 있다.
디스플레이 스크린(10)의 제 1 예 및 그 변형으로 복사 컨버터(80)가 없는 적어도 2 개의 발광기(30, 35)를 사용함으로써 공간 해상도의 개선이 허용되지만, 하나 이하의 발광기(30, 35)를 사용하는 디스플레이 스크린의 다른 예도 기존 스크린(15)에 대해 향상된 공간 해상도를 제공할 수 있다.
다음의 각각의 예들에서, 개선된 공간 해상도는 다른 제 3 발광기(들)(40A, 40B 및 40C)에 대해 각각의 제 3 발광기(40A, 40B, 40C) 중 적어도 하나의 특징을 변경함으로써 달성된다.
상이한 기술을 사용하는 적어도 2 개의 변환 발광기를 포함하는 발광 장치의 제 2 예
제 2 예에서, 이러한 개선된 공간 해상도는 상이한 복사 컨버터(80)에 대해 상이한 기술을 사용함으로써 달성된다.
이제 디스플레이 스크린(10)의 제 2 예를 설명할 것이다. 도 1 내지 4의 제 1 예와 동일한 모든 요소는 다시 설명하지 않는다. 다음에서는 차이점만 자세히 설명한다.
디스플레이 스크린(10)의 제 2 예가 도 5에 도시되어 있다.
각각의 발광 장치(15)는 적어도 2 개의 제 3 발광기(40A, 40B) 및 제 1 발광기(30)를 포함한다. 발광 장치(15)는 임의의 제 2 발광기(35)를 포함하지 않는다.
발광 장치(15)가 제 1 발광기(30)를 전혀 포함하지 않는 제 2 예의 실시예도 고려될 수 있다는 점에 유의해야 한다.
발광 장치(15)의 제 2 예의 각각의 제 1 및 제 3 반도체 구조는 예를 들어 2 차원 구조이다. 그러나, 제 1 및 제 3 반도체 구조 중 하나 또는 여러 개가 한 세트의 3 차원 구조(57) 중 하나를 포함하는 실시예가 고려될 수 있다. 도 5에 도시된 실시예에서, 각각의 반도체 구조는 각각의 3 차원 구조(57) 세트를 포함한다.
일 실시예에서, 제 1 및 제 3 반도체 구조는 서로 동일하다.
제 1 발광기(30)에서 방출되는 제 1 복사는 예를 들어 청색광이다.
제 1 예의 경우와 같이, 제 3 발광기(40A 및 40B)의 복사 컨버터(80)는 각각의 수지(85)의 벌크에 입자를 매립하고 그래프팅함으로써 제조된다.
각각의 제 3 발광기(40A, 40B)에 의해 방출되는 제 3 복사는 녹색광 및 적색광 중에서 선택된다.
일 실시예에서, 복사 컨버터(80)가 그래프팅에 의해 제조되는 제 3 발광기(40A)에 의해 방출된 제 3 복사의 평균 파장은 복사 컨버터(80)가 수지 벌크(85)에 매립된 입자(P) 세트를 포함하는 제 3 발광기(40B)에 의해 방출된 제 3 복사의 평균 파장보다 단연 낮다. 예를 들어, 제 3 발광기(40B)에 의해 방출되는 제 3 복사는 녹색광이고 제 3 발광기(40A)에 의해 방출되는 제 3 복사는 적색광이거나 그 반대의 경우도 마찬가지이다.
디스플레이 스크린(10)의 제 2 예의 발광 장치(15)는 도 3에 상세히 설명된 방법을 사용하여 제조되고, 제조 단계(100) 동안 제조되는 제 2 반도체 구조가 없다.
제 2 예는 상이한 복사를 방출하는 발광기 중 적어도 2 개에 복사 컨버터가 제거될 것을 요구하지 않는다. 따라서, 이 제 2 예는 제 1 예보다 제조하기가 더 쉽다. 특히, 모든 반도체 구조는 동일할 수 있으며, 복사 컨버터(80)만이 발광기(30, 40A, 40B)마다 상이하거나 존재하지 않는다.
복사 컨버터(80)가 그래프팅에 의해 부착된 입자(P)를 포함하는 제 3 발광기(40B)가 다른 제 3 발광기(40A)에 의해 방출된 제 3 복사보다 낮은 평균 파장을 갖는 제 3 복사를 방출하도록 구성되면, 더 짧은 평균 파장을 나타내는 복사를 방출하도록 구성된 변환 재료의 상대적으로 낮은 변환 효율에도 불구하고 제 3 복사의 방출 효율이 상대적으로 높다. 이는 복사를 녹색광으로 변환하는 재료가 일반적으로 복사를 적색광으로 변환하는 재료보다 낮은 효율을 나타내기 때문에, 제 3 발광기(40B)에 의해 방출된 제 3 복사의 평균 파장이 녹색 복사이면 특히 사실이다.
이는 그래프팅에 의해 달성될 수 있는 입자(P)의 매우 높은 표면 밀도에서 비롯된다.
각각의 제 3 발광기(40A 및 40B) 상에 컨버터(80)를 배치하기 위한 상이한 기술로 인해, 입자(P)의 위치 결정 정확도가 제 1 예를 참조하여 설명된 바와 같이 매우 높고, 컨버터가 섞일 위험이 감소된다. 따라서, 각 발광기(30, 40A, 40B)의 파장 제어가 개선된다.
적어도 3 개의 변환 발광기를 포함하는 발광 장치의 제 3 예
이제 디스플레이 스크린(10)의 제 3 예를 설명한다. 제 2 예와 동일한 모든 요소는 다시 설명하지 않는다. 차이점만 자세히 설명되어 있다.
디스플레이 스크린(10)의 제 3 예가 도 6에 도시되어 있다.
제 3 예의 각각의 발광 장치(15)는 적어도 3 개의 제 3 발광기(40A, 40B 및 40C)를 포함한다.
각각의 발광 장치(15)에는 제 1 또는 제 2 발광기(30, 35)가 제거된다. 즉, 각각의 발광 장치(15)는 복사 컨버터(80)가 제거된 어떠한 발광기(30, 35)도 포함하지 않는다.
각각의 제 3 발광기(40A, 40B, 40C)에 의해 방출되는 제 3 복사는 청색광, 녹색광 및 적색광 중에서 선택된다.
일 실시예에서, 적색광을 방출하는 제 3 발광기(40A)는 감광성 수지에 매립된 입자(P)로 적어도 부분적으로 제조된 복사 컨버터를 포함하는 반면, 청색광을 방출하는 제 3 발광기(40B)는 그래프팅에 의해 부착된 입자(P)로 적어도 부분적으로 제조된 복사 컨버터를 포함한다.
제 3 발광기(40C)의 복사 컨버터는 감광성 수지에 매립된 입자(P)로 적어도 부분적으로 제조된 복사 컨버터 및 그래프팅에 의해 적어도 부분적으로 부착된 입자(P)로 제조된 복사 컨버터 중에서 선택된다.
예를 들어, 각각의 제 4 복사는 자외선이다. 일부 또는 모든 발광기(30, 35, 40A, 40B, 40C)의 제 4 복사가 청색광인 실시예가 구상될 수 있다.
자외선 범위에서 일부 반도체 구조의 방출이 가시 범위보다 더 효율적이다. 따라서, 발광 장치(15)의 전체 효율이 개선된다.
위의 제 2 및 제 3 예에서, 하나의 제 3 발광기(40A, 40B, 40C)에서 다른 발광기로 변하는 특성은 각각의 복사 컨버터(80)의 특성, 특히 입자(P)를 표면에 부착하는 데 사용되는 기술의 유형이다. 그러나, 각각의 제 3 발광기(40A, 40B, 40C)에 대해 동일한 복사 컨버터(80)를 사용하면서 제 3 반도체 구조의 특성이 또한 변할 수 있다는 것이 아래에 나타날 것이다.
서로 다른 파장을 사용하는 2 개의 변환 발광기를 포함하는 발광 장치의 제 4 예
이제 디스플레이 스크린(10)의 제 4 예를 설명한다. 제 2 예와 동일한 모든 요소는 다시 설명하지 않는다. 차이점만 자세히 설명되어 있다.
디스플레이 스크린(10)의 제 4 예가 도 7에 도시되어 있다.
각각의 발광 장치(15)는 적어도 2 개의 제 3 발광기(40A, 40B)를 포함한다. 예를 들어, 발광 장치(15)는 2 개의 제 3 발광기(40A, 40B) 및 제 1 발광기(30)를 포함한다. 변형으로, 발광 장치(15)는 또한 제 2 발광기(35)를 포함할 수 있다.
각각의 제 3 발광기(40A, 40B)의 제 3 반도체 구조는 서로 상이하다. 특히, 두 발광기(40A, 40B)의 제 3 반도체 구조에 의해 방출되는 제 4 복사는 서로 다르다. 예를 들어, 발광기(40A)의 제 3 반도체 구조는 제 4 복사(R1)를 방출하도록 구성되고, 발광기(40B)의 제 3 반도체 구조는 제 4 복사(R1)와 다른 제 4 복사(R2)를 방출하도록 구성된다.
특히, 제 4 복사(R1, R2)의 평균 파장은 서로 다르다. 제 4 복사(R1 및 R2)의 평균 복사 간의 파장 차는 예를 들어 40nm 이상이다.
일 실시예에서, 제 4 복사(R1)는 청색 복사이고 제 4 복사(R2)는 자외선 복사이다.
양 제 3 발광기(40A, 40B)의 복사 컨버터(80)는 서로 동일하다.
특히, 각각의 복사 컨버터(80)는 입자 세트(P)를 포함한다.
일 실시예에서, 단일 복사 컨버터(80)가 제 3 발광기(40A, 40B) 모두에 사용된다. 예를 들어, 단일 복사 컨버터(80)는 도 7에 도시된 바와 같이 제 3 반도체 구조 모두를 덮는다.
예를 들어, 입자(P)는 단일 그래프팅층(83)에 의해 각 제 3 발광기(40A, 40B)의 표면에 부착되거나 단일 벌크의 감광성 수지(85)에 매립된다.
입자 세트(P)는 제 1 입자 세트(P1) 및 제 2 입자 세트(P2)를 포함하는 혼합물이다.
각각의 제 1 입자(P1)는 제 3 발광기(40A)의 제 3 반도체 구조에 의해 방출된 제 4 복사(R1)를 대응하는 제 3 복사로 변환할 수 있다.
각각의 제 2 입자(P2)는 제 3 발광기(40B)의 제 3 반도체 구조에 의해 방출된 제 4 복사(R2)를 대응하는 제 3 복사로 변환할 수 있다.
제 1 입자(P1)는 제 2 입자(P2)가 방출하는 제 3 복사에 대해 투명하고, 제 2 입자(P2)는 제 1 입자(P1)가 방출하는 제 3 복사에 투명하다.
제 1 입자(P1) 및 제 2 입자(P2) 중 적어도 하나는 제 4 복사(R1 및 R2) 중 하나에 투명하다. 일 실시예에서, 각각의 제 1 입자(P1)는 제 3 발광기(40B)의 제 4 복사(R2)에 대해 투명하고, 각각의 제 2 입자(P2)는 제 3 발광기(40A)의 제 4 복사(R1)에 대해 투명하다.
변형으로, 각각의 제 1 입자(P1)는 제 4 복사(R1 및 R2) 모두를 제 3 발광기(40A)에 대응하는 제 3 복사로 변환할 수 있거나, 각각의 제 2 입자(P2)는 제 4 복사(R1 및 R2) 모두를 제 3 발광기(40B)에 대응하는 제 3 복사로 변환할 수 있다.
입자(P1 및 P2)는 구성 및/또는 크기에 따라 다를 수 있다.
예를 들어, 입자(P1 및 P2)는 동일한 재료, 예를 들어, 반도체 재료로 만들어지지만 다른 원소로 도핑된다. 일 실시예에서, 입자(P1, P2)는 ZnSe로 만들어지며, 제 1 입자(P1)는 Mn-도핑되어 적색의 제 3 복사를 방출하고 제 2 입자(P2)는 Cu-도핑되어 녹색의 제 3 복사를 방출한다.
일부 실시예에서, 입자(P1, P2)는 상이한 재료로 제조된다. 예를 들어, 제 1 입자(P1)는 Mn-도핑된 ZnSe로 제조되는 반면, 제 2 입자(P2)는 InP로 제조된다.
다른 실시예에서, 입자(P1, P2)는 동일한 반도체 재료로 만들어지지만 입자(P1 및 P2) 크기가 다르기 때문에 양자 구속이 다르고 따라서 다른 복사 방출/흡수 특성이 발생한다. 예를 들어, 입자(P1 및 P2)는 각각 Mn-도핑된 ZnSe로 만들어진다.
복사 컨버터(80)가 2 가지 유형의 입자(P1, P2) 혼합물을 포함하는 2 개의 제 3 발광기(40A, 40B)의 경우에 제 4 예를 위에서 상세히 설명하였으나, 적어도 3 개의 제 3 발광기(40A, 40B, 40C)와 적어도 3 가지 유형의 입자 혼합물을 포함하는 복사 컨버터(80)를 포함하는 다른 실시예에도 또한 구상될 수 있음에 유의해야 한다.
이제 발광 소자의 제 4 예를 제조하는 방법을 설명할 것이다.
도 3의 발광 장치를 제조하는 방법과 동일한 단계는 다시 설명하지 않는다. 차이점만 강조 표시된다.
제조 단계(100) 동안, 각각의 제 3 발광기(40A, 40B)의 제 3 반도체층은 서로 상이하여 상이한 제 4 복사(R1, R2)를 방출할 수 있다.
예를 들어, 3 차원 구조(57)의 직경 및/또는 피치는 양 제 3 반도체 구조들 간에서 상이하므로, 증착 단계(130)로 상이한 제 3 반도체층이 생성된다.
증착 단계(110) 동안, 제 1 입자(P1)와 제 2 입자(P2)의 혼합물이 증착된다. 특히, 혼합물은 제 3 발광기(40A) 및 제 3 발광기(40B)의 대응하는 표면 상에 동시에 증착된다.
예를 들어, 증착 단계(110)는 단일 벌크의 수지(85)를 제 3 발광기(40A 및 40B)의 표면 상에, 예를 들어, 양 제 3 반도체 구조의 표면 상에 동시에 증착하는 것을 포함한다.
변형으로, 증착 단계(110)는 기능화 단계(130) 및 컨버터(170) 증착 단계를 포함한다.
기능화(130) 단계 동안, 그래프팅층(83)이 양 제 3 발광기(40A 및 40B)의 대응하는 표면에 증착된다.
예를 들어, 분자(M)의 그래프팅층(83)이 양면에 증착된다.
컨버터(170)를 증착하는 단계 동안, 입자(P1, P2)의 혼합물이 그래프팅층(83) 상에 증착된다. 특히, 입자(P1, P2)의 혼합물은 양 제 3 발광기(40A 및 40B)의 표면에 동시에 부착되도록 증착된다.
입자(P1, P2) 및 서로 다른 제 4 복사(R1, R2)의 혼합물을 사용함으로써 컨버터 혼용 위험이 제거된다. 발광 장치(15)의 공간 해상도는 각 발광기(40A, 40B)의 측면 크기 또는 복사 필터가 패턴화되는 정확도에 의해서만 제한된다.
이는 각 유형의 입자(P1, P2)가 각각의 제 4 복사(R1, R2)에 대해 투명한 경우 특히 사실인데, 이는 한 가지 유형의 입자만이 각각의 제 4 복사에 의해 활성화되어 각각의 제 3 복사의 컬러 제어가 양호하기 때문이다.
그러나, 한 가지 유형의 입자(P1, P2)가 제 4 복사(R1, R2)를 모두 흡수할 수 있는 경우, 이로 인해 발광 장치(발광기(40A, 40B)의 제 4 복사(R1, R2)가 한 가지 유형의 입자(P1, P2)에 의해 제 3 복사로 변환될 수 있는 반면 다른 발광기(40A, 40B)의 제 4 복사(R1, R2)는 두 가지 유형의 입자(P1, P2)에 의해 제 3 복사로 변환될 수 있는 발광 장치가 발생된다. 따라서, 다른 발광기(40A, 40B)에 대응하는 제 3 복사는 백색광과 같은 더 넓은 광학 스펙트럼을 가질 수 있다.
제 4 예의 실시예에서, 각각의 발광기(40A, 40B)에 사용되는 복사 필터는 상이하다.
특히, 제 3 발광기(40A)의 복사 필터는 (제 1 입자(P1)에 의해 방출된) 제 3 발광기(40A)의 제 3 복사에 의해 횡단되고 제 2 입자(P2)에 의해 방출된 제 3 발광기(40B)의 제 4 복사에 대한 배리어를 형성하도록 구성된다. 제 3 발광기(40B)의 복사 필터는 (제 2 입자(P2)에 의해 방출된) 제 3 발광기(40B)의 제 3 복사에 의해 횡단되고 (제 1 입자(P1)에 의해 방출된) 제 3 발광기(40A)의 제 4 복사에 대한 배리어를 형성하도록 구성된다. 따라서, 이 실시예는 입자(P2)에 의한 복사(R1)의 변환으로 또는 입자(P1)에 의한 복사(R2)의 변환으로 발생한 임의의 원하지 않는 제 3 복사가 필터에 의해 여과됨에 따라, 입자가 변환하도록 구성되지 않은 제 4 복사(R1, R2)에 대해 투명하지 않은 입자(P1, P2)를 사용하는 것을 허용한다.
복사 필터는 복사 컨버터(80)의 증착 정확도보다 더 높은 정확도로 설계하기 쉬우므로, 이 실시예는 기존 발광 장치(15)보다 더 나은 공간 해상도를 가지면서 더 넓은 범위의 입자(P1, P2)와 호환 가능하다.
이 실시예의 특정 예에서, 제 4 복사(R1 및 R2)는 동일하고, 복사 필터만이 제 3 발광기(40A 및 40B)에 대해 다르다.
본 발명은 상술한 실시예의 임의의 가능한 조합에 따른다.
용어 사전
도핑
도핑은 물질에 자유 전하 캐리어를 가져오는 불순물의 존재로 정의된다. 예를 들어, 불순물은 재료에 자연적으로 있지 않는 원소의 원자이다.
불순물이 도핑되지 않은 재료와 관련하여 재료의 홀의 부피 밀도를 증가시킬 때, 도핑이 p형이다. 예를 들어, 마그네슘(Mg) 원자를 추가함으로써 GaN 층이 p-도핑된다.
불순물이 도핑되지 않은 재료와 관련하여 재료에 자유 전자의 부피 밀도를 증가시킬 때, 도핑이 n형이다. 예를 들어, GaN 층은 실리콘(Si) 원자를 추가하여 n-도핑된다.
LED 구조
LED 구조는 P-N 접합을 형성하는 여러 반도체 영역을 포함하고 전류가 다른 반도체 영역을 통해 흐를 때 빛을 방출하도록 구성된 반도체 구조이다.
n-도핑층, p-도핑층 및 적어도 하나의 발광층을 포함하는 2 차원 구조가 LED 구조의 예이다. 이 경우, 각 발광층은 법선 방향(D)을 따라 n-도핑층과 p-도핑층 사이에 개재된다.
일 실시예에서, 각각의 발광층은 n-도핑층의 밴드갭 값보다 엄밀히 낮고 p-도핑층의 밴드갭 값보다 엄밀히 낮은 밴드갭 값을 갖는다. 예를 들어, n-도핑층과 p-도핑층은 모두 GaN 층이고 각각의 발광층은 InGaN 층이다.
예를 들어, 발광층은 도핑되지 않는다. 다른 실시예에서, 발광층은 도핑된다.
양자 우물은 n-도핑층과 p-도핑층의 밴드갭 값보다 낮은 밴드갭 값을 갖는 발광층의 구체적인 예이다.
양자 우물
양자 우물은 적어도 한 유형의 전하 캐리어에 대해 일 방향으로 양자 구속이 발생하는 구조이다. 양자 구속의 효과는 그 방향을 따라 구조의 치수가 일반적으로 전자 및/또는 정공인 캐리어의 드브로이(de Broglie) 파장과 비슷하거나 더 작아 져 "에너지 부대역"이라고 하는 에너지 레벨로 이어질 때 발생한다.
이러한 양자 우물에서, 캐리어는 이산 에너지 값만 가질 수 있지만 일반적으로 구속이 발생하는 방향에 수직인 평면 내에서 이동할 수 있다. "에너지 레벨"이라고도 하는 캐리어에 사용할 수 있는 에너지 값은 구속이 발생하는 방향을 따라 양자 우물의 크기가 감소할 때 증가한다.
양자 역학에서, "드브로이 파장"은 입자가 파동으로 간주될 때의 입자의 파장이다. 전자의 드브로이 파장을 "전자 파장"이라고도 한다. 전하 캐리어의 d드브로이 파장은 양자 우물이 만들어지는 재료에 따라 다르다.
양자 우물의 예는 발광층이 5개로 이루어진 반도체 재료에서 전자의 전자 파장의 생성물보다 엄밀히 낮은 두께를 갖는 발광층이다.
양자 우물의 또 다른 예는 발광층이 5 개로 만들어진 반도체 재료에서 엑시톤의 드브로이 파장의 생성물보다 엄밀히 낮은 두께를 갖는 발광층이다. 엑시톤은 전자와 정공을 포함하는 준입자이다.
특히, 양자 우물은 종종 두께가 1nm 내지 200nm 사이이다.
양자 도트
양자 도트는 양자 구속이 세 공간 차원 모두에서 발생하는 구조이다.
값의 순서를 설명하자면, 1nm 내지 1㎛ 사이로 구성된 최대 치수를 갖고 반도체 변환 재료로 만들어진 입자(P)가 양자 도트의 예이다.
반도체 재료
"밴드갭 값"이라는 표현은 재료 내에 가전자대와 전도대 사이의 금지된 대역의 값을 의미하는 것으로 이해되어야 한다.
밴드갭 값은 예를 들어 전자 볼트(eV)로 측정된다.
가전자대는 재료의 전자에 허용되는 에너지 대역 중 20 켈빈(K) 이하의 온도에서 완전히 채워지면서 가장 높은 에너지를 갖는 대역으로 정의된다.
각 가전자대에 대해 제 1에너지 레벨이 정의된다. 제 1 에너지 레벨은 가전자대의 가장 높은 에너지 레벨이다.
전도대는 재료 내 전자에 허용되는 에너지 대역 중 20K 이하의 온도에서 완전히 채워지지 않고 가장 낮은 에너지를 갖는 대역으로 정의된다.
제 2 에너지 레벨이 각 전도대에 대해 정의된다. 제 2 에너지 레벨은 전도대의 가장 높은 에너지 레벨이다.
따라서, 각 밴드갭 값은 재료의 제 1 에너지 레벨과 제 2 에너지 레벨 사이에서 측정된다.
반도체 재료는 밴드갭 값이 0보다 엄밀히 높고 6.5eV 이하인 재료이다.
직접 밴드갭 반도체는 반도체 재료의 한 예이다. 전도대 최소값과 가전자대 최대값이 동일한 전하 캐리어 운동량 값에 해당할 때 재료는 "직접 밴드갭"을 갖는다고 한다. 전도대 최소값과 가전자대 최대 값이 전하 캐리어 운동량의 다른 값에 해당할 때 재료는 "간접 밴드갭"을 갖는다고 한다.
3 차원 구조
3 차원 구조는 주 방향을 따라 뻗어 있는 구조이다. 3 차원 구조는 주 방향을 따라 측정된 길이를 갖는다. 3 차원 구조는 또한 주 방향에 수직인 측면 방향을 따라 측정된 최대 측면 치수를 가지며, 상기 측면 방향은 구조의 치수가 가장 큰 주 방향에 수직인 방향이다.
예를 들어, 최대 측면 치수는 10 마이크로 미터(㎛) 이하이고 길이는 최대 측면 치수보다 크거나 같다. 최대 측면 치수는 유리하게는 2.5㎛ 이하이다.
최대 측면 치수는 특히 10nm 이상이다.
특정 실시예에서, 길이는 최대 측면 치수의 2 배 이상, 예를 들어 최대 측면 치수의 5 배 이상이다.
주 방향은 예를 들어 법선 방향(D)이다. 이 경우, 3 차원 구조의 길이는 "높이"라고 하며 법선 방향(D)에 수직인 평면에서 3 차원 구조의 최대 치수는 10㎛보다 작거나 같다.
법선 방향(D)에 수직인 평면에서 3 차원 구조의 최대 치수는 3 차원 구조의 횡단면 모양에 관계없이 종종 "직경"이라 한다.
예를 들어, 각 3 차원 구조는 마이크로 와이어이다. 마이크로 와이어는 원통형 3 차원 구조이다.
특정 실시예에서, 마이크로 와이어는 법선 방향(D)을 따라 뻗어 있는 실린더이다. 예를 들어, 마이크로 와이어는 원형 베이스를 갖는 실린더이다. 이 경우, 실린더 베이스의 직경은 마이크로 와이어 길이의 절반 이하이다.
최대 측면 치수가 1㎛ 미만인 마이크로 와이어를 "나노 와이어"라 한다.
기판(25)으로부터 법선 방향(D)을 따라 뻗어 있는 피라미드가 3 차원 구조의 다른 예이다.
법선 방향(D)을 따라 뻗어 있는 원뿔가 3 차원 구조의 또 다른 예이다.
법선 방향(D)을 따라 뻗어 있는 원뿔대 또는 잘린 피라미드도 3 차원 구조의 또 다른 예이다.

Claims (13)

  1. -제 1 복사를 방출하도록 구성된 제 1 발광기(40A); 및
    -제 2 복사를 방출하도록 구성되고, 제 2 복사는 제 1 복사와 상이한 제 2 발광기(40B)를 포함하는 발광 장치(15)로서,
    상기 제 1 발광기(40A)는 제 1 반도체 구조 및 제 1 복사 컨버터(80)를 포함하고, 상기 제 2 발광기(40B)는 제 2 반도체 구조 및 제 2 복사 컨버터(80)를 포함하며, 각각의 반도체 구조는 제 1 복사 및 제 2 복사와 다른 제 3 복사를 방출하도록 적응된 반도체층을 포함하고, 각각의 복사 컨버터(80)는 입자(P) 세트를 포함하며, 각 입자(P)는 제 3 복사를 대응하는 발광기(40A, 40B)에 의해 방출된 제 1 또는 제 2 복사로 변환할 수 있으며,
    제 1 복사 컨버터(80)의 입자(P)는 감광성 수지의 벌크에 의해 제 1 반도체 구조의 표면과 같은 제 1 발광기(40A)의 표면에 부착되고, 제 2 복사 컨버터(80)의 입자(P)는 그래프팅에 의해 제 2 반도체 구조의 표면과 같은 제 2 발광기(40B)의 표면에 부착되는 발광 장치.
  2. 제 1 항에 있어서,
    제 2 복사 컨버터(80)는 입자(P)의 적어도 하나의 층(82) 및 유기 분자(M)의 적어도 하나의 그래프팅층(83)의 스택을 포함하고, 상기 그래프팅층(83)에 의해 입자(P)의 층(82)이 제 2 발광기(40B)의 표면에 부착되는 발광 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    제 2 복사의 평균 파장이 제 1 복사의 평균 파장보다 엄밀히 낮은 발광 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    적어도 하나의 제 3 발광기(30)를 더 포함하고, 상기 제 3 발광기(30)는 제 4 복사를 방출하도록 구성되고, 상기 제 4 복사는 제 1 복사 및 제 2 복사와 상이하며, 상기 제 3 발광기(30)는 적어도 하나의 제 3 반도체 구조를 포함하고, 상기 제 3 반도체 구조는 제 3 반도체층을 포함하며, 상기 제 3 반도체층은 제 4 복사를 방출하도록 구성되는 발광 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    적어도 하나의 제 4 발광기(40C)를 더 포함하고, 상기 제 4 발광기(40C)는 제 5 복사를 방출하도록 구성되고, 상기 제 5 복사는 제 1 복사 및 제 2 복사와 상이하며,
    상기 제 4 발광기(40C)는 제 4 반도체 구조(57) 및 제 4 복사 컨버터(80)를 포함하고, 상기 제 4 반도체 구조(57)는 제 5 복사와 다른 제 3 복사를 방출하도록 구성된 반도체층을 포함하며, 상기 제 4 발광기(40C)의 복사 컨버터(80)는 입자 세트(P)를 포함하고, 각 입자(P)는 제 3 복사를 제 5 복사로 변환할 수 있는 발광 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    하나의 발광기(30, 35, 40A, 40B, 40C)에 의해 방출된 복사가 다른 발광기(30, 35, 40A, 40B, 40C)에 도달하는 것을 방지할 수 있는 적어도 하나의 벽(95)을 더 포함하는 발광 장치.
  7. -제 1 복사를 방출하도록 구성된 제 1 발광기(40A); 및
    -제 2 복사를 방출하도록 구성되고, 제 2 복사는 제 1 복사와 상이한 제 2 발광기(40B)를 포함하는 발광 장치(10)를 제조하는 방법으로서,
    상기 방법은:
    -제 1 반도체층을 포함하는 적어도 하나의 제 1 반도체 구조 및 제 2 반도체층을 포함하는 적어도 하나의 제 2 반도체 구조를 제조하는 단계(100);
    -제 1 발광기(40A)의 표면 상에, 제 1 반도체층의 제 3 복사를 제 1 복사로 변환할 수 있는 입자(P)를 포함하는 감광성 수지 벌크를 위치시키는 단계(150);
    -제 2 발광기(40B)의 표면에 그래프팅층을 증착하는 단계(160); 및
    -그래프팅층 상에, 제 2 반도체층의 제 3 복사를 제 2 복사로 변환할 수 있는 입자층(P)을 증착하는 단계를 포함하고,
    각각의 제 1 및 제 2 반도체층은 제 1 복사와 제 2 복사와 상이한 제 3 복사를 방출하도록 구성되며,
    각 입자는 그래프팅층에 의해 제 2 발광기의 표면에 부착되는 발광 장치를 제조하는 방법.
  8. -제 1 복사를 방출하도록 구성되고 적어도 하나의 제 1 반도체 구조를 포함하는 제 1 발광기(40A); 및
    -각각이 제 1 복사와 상이한 제 3 복사를 방출하도록 구성되고 적어도 하나의 제 2 반도체 구조를 포함하는 적어도 하나의 제 2 발광기(40B)를 포함하고,
    제 1 반도체 구조는 제 2 복사(R1)를 방출하도록 구성된 제 1 반도체층을 포함하며, 제 2 반도체 구조는 제 4 복사(R2)를 방출하도록 구성된 제 2 반도체층을 포함하고,
    각각의 발광기(40A, 40B)는 복사 컨버터(80)를 더 포함하며, 각각의 복사 컨버터는 제 1 입자(P1) 및 제 2 입자(P2)의 혼합물을 포함하고, 각각의 제 1 입자(P1)는 제 2 복사(R1)를 제 1 복사로 변환할 수 있고, 각각의 제 2 입자(P2)는 제 4 복사(R2)를 제 3 복사로 변환할 수 있는 발광 장치.
  9. 제 8 항에 있어서,
    각각의 제 1 입자(P1)는 제 2 복사(R2)에 대해 투명하고, 각각의 제 2 입자(P2)는 제 4 복사(R1)에 대해 투명한 발광 장치.
  10. 제 8 항 또는 제 9 항에 있어서,
    하기의:
    ·제 1 입자(P1)와 제 2 입자(P2)의 혼합물이 감광성 수지(85)에 묻혀 있고,
    ·제 1 입자(P1)와 제 2 입자(P2)의 혼합물이 그래프팅에 의해 제 1 및 제 2 발광기(40A, 40B)의 표면에 부착되며,
    ·제 2 복사(R1)와 제 4 복사(R2) 중 한 복사는 자외선이고, 제 2 복사(R1)과 제 4 복사(R2) 중 다른 복사는 청색 복사인,
    특징 중 적어도 하나가 검증되는 발광 장치.
  11. 제 1 복사를 방출하도록 구성된 제 1 발광기(40A) 및 각각이 제 3 복사를 방출하도록 구성되고 제 3 복사는 제 1 복사와 상이한 적어도 하나의 제 2 발광기(40B)를 포함하는 발광 장치(10)를 제조하는 방법으로서,
    상기 방법은:
    -제 2 복사(R1)를 방출하도록 구성된 제 1 반도체층을 포함하는 적어도 하나의 제 1 반도체 구조 및 제 4 복사(R2)를 방출하도록 구성된 제 2 반도체층을 포함하는 적어도 하나의 제 2 반도체 구조를 제공하는 단계; 및
    -제 1 입자(P1)와 제 2 입자(P2)의 혼합물을 증착하는 단계를 포함하고,
    각각의 제 1 입자(P1)는 제 2 복사(R1)를 제 1 복사로 변환할 수 있고, 각각의 제 2 입자(P2)는 제 4 복사(R2)를 제 3 복사로 변환할 수 있는 발광 장치를 제조하는 방법.
  12. 제 11 항에 있어서,
    하기의:
    ·상기 증착하는 단계는 혼합물을 포함하는 수지(85) 벌크를 제 1 및 제 2 반도체 구조 각각에 증착하는 단계를 포함하고,
    ·상기 증착하는 단계는 제 1 및 제 2 발광기(40A, 40B)의 표면에 그래프팅층(83)을 증착하는 단계 및 상기 그래프팅층(83)에 혼합물을 증착하는 단계를 포함하며,
    혼합물의 각 입자(P1, P2)가 상기 그래프팅층(83)에 의해 각각의 제 1 및 제 2 발광기(40A, 40B)의 각각의 표면에 부착되는,
    특성 중 적어도 하나가 확인되는 발광 장치를 제조하는 방법.
  13. 제 1 항 내지 제 6 항 또는 제 8 항 내지 제 10 항 중 어느 한 항에 따른 적어도 하나의 발광 장치를 포함하는 디스플레이 스크린(10).
KR1020207036878A 2018-06-28 2019-06-27 발광 장치, 관련 디스플레이 스크린 및 발광 장치 제조 방법 KR20210031432A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1855855A FR3083371B1 (fr) 2018-06-28 2018-06-28 Dispositifs émetteurs, écran d'affichage associé et procédés de fabrication d'un dispositif émetteur
FR1855855 2018-06-28
PCT/EP2019/067237 WO2020002544A1 (fr) 2018-06-28 2019-06-27 Dispositifs émetteurs, écran d'affichage associé et procédés de fabrication d'un dispositif émetteur

Publications (1)

Publication Number Publication Date
KR20210031432A true KR20210031432A (ko) 2021-03-19

Family

ID=65031303

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207036878A KR20210031432A (ko) 2018-06-28 2019-06-27 발광 장치, 관련 디스플레이 스크린 및 발광 장치 제조 방법

Country Status (8)

Country Link
US (1) US11527685B2 (ko)
EP (2) EP3815141B1 (ko)
JP (1) JP7440430B2 (ko)
KR (1) KR20210031432A (ko)
CN (1) CN112470280A (ko)
FR (1) FR3083371B1 (ko)
TW (1) TWI812744B (ko)
WO (1) WO2020002544A1 (ko)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002118292A (ja) 2000-10-11 2002-04-19 Sanken Electric Co Ltd 半導体発光装置
JP4679183B2 (ja) 2005-03-07 2011-04-27 シチズン電子株式会社 発光装置及び照明装置
DE102005062514A1 (de) * 2005-09-28 2007-03-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN105481362A (zh) 2008-06-02 2016-04-13 松下电器产业株式会社 半导体发光设备以及使用所述半导体发光设备的光源设备
JP2010080935A (ja) 2008-08-28 2010-04-08 Panasonic Corp 半導体発光装置及びこれを用いたバックライト光源、バックライト光源システム、表示装置、電子機器
US8455903B2 (en) * 2009-04-20 2013-06-04 3M Innovative Properties Company Non-radiatively pumped wavelength converter
FI20115268A0 (fi) * 2011-03-18 2011-03-18 Lumichip Ltd LED-komponentti
GB201116517D0 (en) * 2011-09-23 2011-11-09 Nanoco Technologies Ltd Semiconductor nanoparticle based light emitting materials
JP5616871B2 (ja) * 2011-10-12 2014-10-29 富士フイルム株式会社 ポジ型感光性樹脂組成物、硬化物の製造方法、樹脂パターン製造方法、硬化物及び光学部材
DE102012217643A1 (de) * 2012-09-27 2014-03-27 Osram Opto Semiconductors Gmbh Optoelektronisches Bauelement
CN104755966B (zh) 2012-10-19 2019-09-24 奥斯兰姆施尔凡尼亚公司 折射率匹配的复合材料和包含其的光源
FR3004006B1 (fr) * 2013-03-28 2016-10-07 Aledia Dispositif electroluminescent a nanofils actifs et nanofils de contact et procede de fabrication
JP6446778B2 (ja) 2013-05-31 2019-01-09 三菱ケミカル株式会社 蛍光体含有シリコーンシートの製造方法
JP6019050B2 (ja) * 2014-02-14 2016-11-02 富士フイルム株式会社 着色樹脂組成物およびこれを用いた硬化膜、カラーフィルタおよびその製造方法、固体撮像素子ならびに画像表示装置
JP2015217360A (ja) 2014-05-20 2015-12-07 アピックヤマダ株式会社 蛍光体層の成膜装置、及び、蛍光体層の成膜方法
US9831387B2 (en) * 2014-06-14 2017-11-28 Hiphoton Co., Ltd. Light engine array
US20160023242A1 (en) 2014-07-28 2016-01-28 Osram Sylvania Inc. Method of making wavelength converters for solid state lighting applications
EP3149108B1 (en) * 2014-09-11 2017-12-20 Philips Lighting Holding B.V. Pc-led module with enhanced white rendering and conversion efficiency
DE102014117448A1 (de) * 2014-11-27 2016-06-02 Osram Gmbh Optoelektronischer Halbleiterchip, Verfahren zur Herstellung eines optoelektronischen Halbleiterchips, Konversionselement und Leuchtstoff für ein Konversionselement
FR3031238B1 (fr) * 2014-12-30 2016-12-30 Aledia Dispositif optoelectronique a diodes electroluminescentes
KR101688163B1 (ko) 2015-03-30 2016-12-20 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
KR20160124375A (ko) * 2015-04-17 2016-10-27 삼성전자주식회사 반도체 발광 소자 패키지의 제조 방법
KR102263041B1 (ko) * 2016-02-26 2021-06-09 삼성전자주식회사 멀티 컬러를 구현할 수 있는 발광 소자
FR3053530B1 (fr) 2016-06-30 2018-07-27 Aledia Dispositif optoelectronique a pixels a contraste et luminance ameliores
DE102016114197A1 (de) * 2016-08-01 2018-02-01 Von Ardenne Gmbh Verfahren zum Bilden einer strukturierten Schicht

Also Published As

Publication number Publication date
JP7440430B2 (ja) 2024-02-28
FR3083371A1 (fr) 2020-01-03
TWI812744B (zh) 2023-08-21
US20210257523A1 (en) 2021-08-19
CN112470280A (zh) 2021-03-09
TW202018932A (zh) 2020-05-16
EP3815141B1 (fr) 2023-05-24
FR3083371B1 (fr) 2022-01-14
EP4220725A1 (fr) 2023-08-02
US11527685B2 (en) 2022-12-13
JP2021529436A (ja) 2021-10-28
WO2020002544A1 (fr) 2020-01-02
EP3815141A1 (fr) 2021-05-05

Similar Documents

Publication Publication Date Title
KR102488929B1 (ko) 포토레지스트의 광발광 패드들을 포함하는 광전자 디바이스를 제조하기 위한 프로세스
KR101726807B1 (ko) 반도체 발광소자
US10461230B2 (en) Light emitting diode component
KR102072769B1 (ko) 원격 나노구조 형광체를 갖는 발광 장치
TWI383515B (zh) 包含有光子能帶隙材料及發光材料之半導體發光裝置
EP2348551A2 (en) Light-emitting diode package using a liquid crystal polymer
KR20150082426A (ko) 넓은 색 역을 가진 led 기반 장치
JP6872619B2 (ja) 発光ダイオードを備えた光電子デバイス
CN111430526A (zh) 半导体光源
EP3815142B1 (en) Light emitting device, associated display screen and method for fabricating a light emitting device
US11527685B2 (en) Emitting devices, associated display screen and methods for fabricating an emitting device
CN115274732A (zh) 显示装置
US20210151632A1 (en) Optoelectronic Device Comprising a Passivation Layer and Method of Manufacturing the Optoelectronic Device
US20230185132A1 (en) Optoelectronic device comprising a polariser and at least one radiation emitter
TW202408028A (zh) 具有駐波產生器之發光元件及相關光電裝置
KR101552122B1 (ko) 반도체 나노 결정 및 전도성 고분자가 함유된 투명 전극층을 포함하는 발광 소자

Legal Events

Date Code Title Description
E902 Notification of reason for refusal