KR20210031028A - 표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법 - Google Patents

표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법 Download PDF

Info

Publication number
KR20210031028A
KR20210031028A KR1020190112215A KR20190112215A KR20210031028A KR 20210031028 A KR20210031028 A KR 20210031028A KR 1020190112215 A KR1020190112215 A KR 1020190112215A KR 20190112215 A KR20190112215 A KR 20190112215A KR 20210031028 A KR20210031028 A KR 20210031028A
Authority
KR
South Korea
Prior art keywords
pads
area
connection lines
substrate
disposed
Prior art date
Application number
KR1020190112215A
Other languages
English (en)
Inventor
김병용
박정진
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190112215A priority Critical patent/KR20210031028A/ko
Priority to CN202010934077.1A priority patent/CN112563304A/zh
Priority to US17/015,753 priority patent/US11522037B2/en
Publication of KR20210031028A publication Critical patent/KR20210031028A/ko
Priority to US17/972,010 priority patent/US11758781B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

일 실시예예 따른 표시장치는 제1 기판 및 제2 기판을 포함하고, 제1 기판은, 제1 기판 일단 상에 배치되는 복수의 연결라인들 및 제1 기판의 측면에 배치되고, 복수의 연결라인들 각각에 전기적으로 연결된 복수의 패드들을 포함한다.
복수의 연결라인들 각각은 제1 영역 및 제1 영역에서 연장된 제2 영역을 포함하고, 제1 영역의 폭은 상기 제2 영역의 폭보다 크고, 제2 영역의 폭은 복수의 패드들 각각의 폭과 실질적으로 동일하여 신뢰성이 향상될 수 있다.

Description

표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법{DISPLAY PANEL, DISPLAY DEVICE HAVIG THE SAME AND THE MANUFACTURING METHOD OF THE DISPLAY DEVICE}
본 발명은 표시패널, 상기 표시패널을 포함하는 표시장치 및 상기 표시장치 제조방법에 관한 것으로, 보다 상세하게는 표시장치의 표시모듈 측면에 연성 회로기판이 부착되는 표시장치에 관한 것이다.
텔레비전, 휴대 전화, 태블릿 컴퓨터, 내비게이션, 게임기 등과 같은 멀티 미디어 장치에 사용되는 다양한 표시장치들이 개발되고 있다. 이러한 표시장치는 표시면을 통해 사용자에게 다양한 이미지 및 영상을 제공한다.
구체적으로 표시장치의 표시면은 이미지가 표시되는 표시 영역 및 이미지가표시되지 않는 비표시 영역을 포함한다. 최근의 표시장치는 비표시 영역인 베젤 영역을 줄이는 연구가 활발하게 진행되고 있다. 다만, 표시장치를 구동하기 위한 신호를 생성하는 구동회로기판 등은 비표시 영역에 형성되어야 하고, 상기 구동회로기판의 일정한 크기로 인해 비표시 영역을 줄이는데 한계가 존재한다.
본 발명의 목적은 베젤영역이 감소한 표시패널 및 표시장치를 제공하는 것이다.
본 발명의 다른 목적은 신뢰성이 향상된 표시장치 제조방법을 제공하는 것이다.
본 발명의 일 실시예예 따른 표시패널은, 표시영역 및 상기 표시영역에 인접한 비표시영역을 포함하는 베이스층; 상기 베이스층의 상기 비표시영역 상에 배치되고, 상기 베이스층의 일 측면에 인접한 일단 상에 배치되는 복수의 연결라인들; 및 상기 일 측면에 배치되고, 상기 복수의 연결라인들 각각에 전기적으로 연결된 복수의 패드들;을 포함하고, 상기 복수의 연결라인들 각각은 상기 표시영역에 인접한 제1 영역 및 상기 제1 영역에서 연장된 제2 영역을 포함하고, 상기 제2 영역은 상기 복수의 패드들에 인접하게 배치되고, 상기 제1 영역의 폭은 상기 제2 영역의 폭보다 크고, 상기 제2 영역의 폭은 상기 복수의 패드들 각각의 폭과 실질적으로 동일하다.
일 실시예예서, 상기 복수의 연결라인들 각각의 상기 제2 영역의 양 끝단들은 상기 복수의 패드들 각각의 양 끝단들과 일치할 수 있다.
일 실시예예서, 상기 복수의 연결라인들 각각은 상기 복수의 패드들 각각과 접촉할 수 있다.
일 실시예예서, 상기 복수의 연결라인들은 일정한 간격으로 서로 이격되어 배치되고, 상기 복수의 패드들은 일정한 간격으로 서로 이격되어 형성될 수 있다.
일 실시예예서, 상기 복수의 연결라인들 각각의 상기 제2 영역이 서로 이격된 간격은 5um 이상 15um 이하이고, 상기 복수의 패드들이 서로 이격된 간격은 5um 이상 15um 이하이며, 상기 복수의 패드들 각각의 폭은 5um 이상 15um 이하일 수 있다.
본 발명의 일 실시예에 따른 표시장치는 제1 기판; 및 상기 제1 기판 상에 배치되며 입력감지유닛을 포함하는 제2 기판을 포함하고, 상기 제1 기판은, 표시영역 및 비표시영역을 포함하는 베이스층; 상기 베이스층의 상기 비표시영역에 배치되고, 일 측면에 인접한 일단 상에 배치되는 복수의 연결라인들; 및 상기 일 측면에 배치되고, 상기 복수의 연결라인들 각각에 전기적으로 연결된 복수의 패드들;을 포함하고, 상기 복수의 연결라인들 각각은 상기 표시영역에 인접하게 배치된 제1 영역 및 상기 제1 영역에서 연장된 제2 영역을 포함하고, 상기 제2 영역은 상기 복수의 패드들에 인접하게 배치되고, 상기 제1 영역의 폭은 상기 제2 영역의 폭보다 크고, 상기 제2 영역의 폭은 상기 복수의 패드들 각각의 폭과 실질적으로 동일하다.
일 실시예예서, 상기 복수의 연결라인들 각각의 상기 제2 영역의 양 끝단들은 상기 복수의 패드들 각각의 양 끝단들과 일치할 수 있다.
일 실시예예서, 상기 복수의 연결라인들 각각은 상기 복수의 패드들 각각과 접촉할 수 있다.
일 실시예예서, 상기 복수의 연결라인들은 일정한 간격으로 서로 이격되어 배치되고, 상기 복수의 연결라인들 각각의 상기 제2 영역이 서로 이격된 간격은 5um 이상 15um 이하일 수 있다.
일 실시예예서, 상기 복수의 패드들은 일정한 간격으로 서로 이격되어 배치되고, 상기 복수의 패드들이 서로 이격된 간격은 5um 이상 15um 이하일 수 있다.
일 실시예예서, 상기 복수의 패드들 각각의 폭은 5um 이상 15um 이하일 수 있다.
일 실시예예서, 상기 복수의 패드들에 전기적으로 연결되는 구동회로기판을 더 포함할 수 있다.
일 실시예예서, 상기 구동회로기판은 연성 회로기판일 수 있다.
일 실시예예서, 상기 제1 기판은 상기 표시영역 상에 배치되는 발광소자를 더 포함할 수 있다.
본 발명의 일 실시예예 따른 표시장치 제조방법은, 베이스층의 일단 상에 복수의 제1 연결라인들을 형성하여 제1 기판을 준비하는 단계; 상기 제1 기판 상에 제2 기판을 배치하는 단계; 상기 제1 기판 및 상기 제2 기판의 일 측면에 상기 복수의 제1 연결라인들 각각에 전기적으로 연결되는 금속판을 형성하는 단계;
상기 복수의 제1 연결라인들 및 상기 금속판에 레이저를 조사하여 복수의 제2 연결라인들 및 복수의 패드들 각각을 형성하는 단계; 및 상기 복수의 패드들 각각에 구동회로기판을 본딩하는 단계를 더 포함하고, 상기 복수의 제2 연결라인들 각각은, 제1 영역; 및 상기 제1 영역에서 연장되고, 상기 복수의 패드들에 인접하게 형성되는 제2 영역을 포함하고, 상기 제1 영역의 폭은 상기 제2 영역의 폭보다 크며, 상기 제2 영역의 폭은 상기 복수의 패드들 각각의 폭과 실질적으로 동일하다.
일 실시예예서, 상기 측면은 상기 복수의 패드들이 형성되는 연결영역을 포함하고, 상기 금속판은 연결영역 전면에 중첩하도록 형성될 수 있다.
일 실시예예서, 상기 복수의 제1 연결라인들 및 상기 금속판 각각에 레이저를 조사하여 복수의 제2 연결라인들 및 복수의 패드들 각각을 형성하는 단계는, 상기 복수의 제1 연결라인들에 레이저를 조사하여 제1 제거영역을 제거하고 상기 복수의 제2 연결라인들을 형성하는 단계; 및, 상기 금속판에 레이저를 조사하여 제2 제거영역을 제거하고 복수의 패드들을 형성하는 단계;가 동일한 공정에서 진행될 수 있다.
일 실시예예서, 상기 복수의 제2 연결라인들 각각의 상기 제2 영역의 양 끝단들은 상기 복수의 패드들 각각의 양 끝단들과 일치하게 접촉할 수 있다.
일 실시예예서, 상기 복수의 제2 연결라인들 각각은 일정한 간격으로 서로 이격되어 형성되고, 상기 복수의 패드들은 일정한 간격으로 서로 이격되어 형성될 수 있다.
일 실시예예서, 상기 복수의 제2 연결라인들의 상기 제2 영역들이 서로 이격된 간격은 5um 이상 15um 이하이고, 상기 복수의 패드들이 서로 이격된 간격은 5um 이상 15um 이하이며, 상기 복수의 패드들 각각의 폭은 5um 이상 15um 이하일 수 있다.
일 실시예에 따른 표시패널은 베젤영역이 감소될 수 있다.
일 실시예예 따른 표시장치는 베젤영역이 감소될 수 있다.
일 실시예예 따른 표시장치 제조방법은 신뢰성이 향상된 표시장치를 제공할 수 있다.
도 1은 일 실시예에 따른 표시장치의 결합 사시도이다.
도 2는 일 실시예에 따른 표시장치의 분해 사시도이다.
도 3은 일 실시예에 따른 제1 기판의 단면도이다.
도 4a는 일 실시예에 따른 제1 기판의 평면도이다.
도 4b는 일 실시예에 따른 제1 기판의 측면도이다.
도 5는 일 실시예에 따른 화소의 등가 회로도이다.
도 6a는 일 실시예에 따른 표시모듈의 일 측면을 확대한 평면도이다.
도 6b는 도 4의 AA영역을 확대하여 도시한 평면도이다.
도 7은 일 실시예에 따른 표시장치 제조방법의 순서도이다.
도 8a, 도 8b, 도 8c 및 도 8d는 일 실시예예 따른 표시장치 제조방법의 순서에 따라 표시모듈의 일부를 도시한 사시도이다.
도 9a 및 도 9b는 일 실시예예 따른 표시장치 제조방법의 순서에 따라 도를 도 4의 AA영역을 확대하여 도시한 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
"및/또는"은 연관된 구성들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 이상적인 또는 지나치게 형식적인 의미로 해석되지 않는 한, 명시적으로 여기에서 정의되어야 한다.
본 출원에서 "실질적으로 동일" 등의 용어는 명세서 상에 기재된 수치 범위에 대하여 일반적으로 발생할 수 있는 공정 상 오차를 포함하여 동일하다는 의미로 이해되어야 한다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 출원에서, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 또는 "상부에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "하에" 또는 "하부에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 출원에서 "상에" 배치된다고 하는 것은 상부뿐 아니라 하부에 배치되는 경우도 포함하는 것일 수 있다.
한편, 본 출원에서 "직접 접한다"는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 접하는" 것 은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시패널, 표시장치 및 표시장치의 제조방법에 대하여 설명한다.
도 1은 일 실시예에 따른 표시장치(DD)의 결합 사시도이다. 도 2는 일 실시예에 따른 표시장치(DD)의 분해 사시도이다. 도 3은 일 실시예에 따른 제1 기판(DP)의 단면도이다. 도 4a는 일 실시예에 따른 제1 기판(DP)의 평면도이다. 도 5는 일 실시예에 따른 화소(PX)의 등가 회로도이다. 도 4b는 일 실시예에 따른 제1 기판(DP)의 측면도이다.
도 1을 참조하면, 표시장치(DD)는 표시면(DD-IS)을 포함할 수 있다. 표시면(DD-IS)에는 표시영역(DA) 및 비표시영역(NDA)이 정의될 수 있다. 표시영역(DA)은 이미지(IM)가 표시되는 영역일 수 있다. 도 1에서는 이미지(IM)의 예시로 아이콘이 표시되었다. 비표시영역(NDA)은 이미지(IM)가 표시되지 않는 영역일 수 있다. 표시영역(DA)에는 화소들이 배치되고, 비표시영역(NDA)에는 화소들이 배치되지 않을 수 있다. 화소들은 이미지(IM)를 제공하는 유효 화소들을 의미할 수 있다.
표시영역(DA)은 제1 방향(DR1)과 제2 방향(DR2)이 정의하는 면과 평행한다. 표시영역(DA)의 법선 방향, 즉 표시장치(DD)의 두께 방향은 제3 방향(DR3)이 지시한다. 각 부재들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 제1 방향 내지 제3 방향(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다. 이하, 제1 방향 내지 제3 방향은 제1 방향 내지 제3 방향(DR1, DR2, DR3)이 각각 지시하는 방향으로 동일한 도면 부호를 참조한다.
도 1에서는 핸드폰 단말기에 적용될 수 있는 표시장치(DD)를 예시적으로 도시하였다. 도시하지 않았으나, 메인보드에 실장된 전자모듈들, 카메라 모듈, 전원모듈 등이 표시장치(DD)과 함께 브라켓/케이스 등에 배치됨으로써 핸드폰 단말기를 구성할 수 있다. 본 발명에 따른 표시장치(DD)는 텔레비전, 모니터 등과 같은 대형 전자장치를 비롯하여, 테블릿, 자동차 네비게이션, 게임기, 스마트 와치 등과 같은 중소형 전자장치 등에 적용될 수 있다.
비표시영역(NDA)에 의해 표시장치(DD)의 베젤 영역이 정의될 수 있다. 비표시영역(NDA)은 표시영역(DA)에 인접한 영역일 수 있다. 비표시영역(NDA)은 표시영역(DA)을 에워쌀 수 있다. 다만, 이에 제한되지 않고, 표시영역(DA)의 형상과 비표시영역(NDA)의 형상은 상대적으로 디자인될 수 있다. 본 발명의 다른 실시예에서, 비표시영역(NDA)은 생략될 수도 있다.
본 발명의 일 실시예에서 평면형 표시면(DD-IS)을 구비한 표시장치(DD)를 도시하였으나, 이에 제한되지 않는다. 표시장치(DD)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수의 표시영역들을 포함할 수도 있다.
도 2를 참조하면, 표시장치(DD)는 윈도우(WM), 표시모듈(DM), 구동회로(DDC), 인쇄회로기판(PB), 및 수납부재(BC)를 포함할 수 있다. 수납 부재(BC)는 표시모듈(DM)을 수용하며, 윈도우(WM)와 결합될 수 있다.
윈도우(WM)는 표시모듈(DM) 상부에 배치되고, 표시모듈(DM)로부터 제공되는 영상을 외부로 투과시킬 수 있다. 윈도우(WM)는 투과영역(TA) 및 비투과영역(NTA)을 포함한다. 투과영역(TA)은 표시영역(DA)에 중첩하며, 표시영역(DA)에 대응하는 형상을 가질 수 있다. 표시장치(DD)의 표시영역(DA)에 표시되는 이미지(IM)는 윈도우(WM)의 투과영역(TA)을 통해 외부에서 시인될 수 있다.
비투과영역(NTA)은 비표시영역(NDA)에 중첩하며, 비표시영역(NDA)에 대응하는 형상을 가질 수 있다. 비투과영역(NTA)은 투과영역(TA)에 비해 상대적으로 광 투과율이 낮은 영역일 수 있다. 비투과영역(NTA)은 표시장치(DD)의 비표시영역(NDA)에 정의된 베젤영역에 중첩할 수 있다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 비투과영역(NTA)은 생략될 수도 있다. 윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등으로 구성될 수 있다. 또한, 윈도우(WM)가 단일층으로 도시되었지만, 윈도우(WM)는 복수의 층들을 포함할 수 있다. 윈도우(WM)는 베이스 층 및 비투과영역(NTA)에 중첩하며 베이스 층 배면에 배치된 적어도 하나의 인쇄층을 포함할 수 있다. 인쇄층은 소정의 컬러를 가질 수 있다. 일 예로, 인쇄층은 블랙 색상으로 제공되거나, 블랙 색상 외의 다른 컬러로 제공될 수 있다.
표시모듈(DM)은 윈도우(WM) 및 수납부재(BC) 사이에 배치된다. 표시모듈(DM)은 제1 기판(DP) 및 제2 기판(IS)을 포함한다. 제1 기판(DP)은 표시패널일 수 있다. 이하, 본 명세서에서 표시패널에 관한 설명은 제1 기판(DP)에 대한 설명이 동일하게 적용될 수 있다.
제1 기판(DP)은 영상을 생성하며, 생성된 영상을 윈도우(WM)로 전달할 수 있다. 본 발명의 실시 예에 따르면, 제1 기판(DP)은 발광형 표시패널일 수 있고, 특별히 그 종류가 제한되지 않는다. 예컨대, 제1 기판(DP)은 액정 표시패널(liqid crystal display panel), 전기영동 표시패널(electrophoretic display panel), MEMS 표시패널(microelectromechanical system display panel), 일렉트로웨팅 표시패널(electrowetting display panel), 유기발광표시패널(organic light emitting display panel), 마이크로엘이디 표시패널(micro LED display panel), 퀀텀닷 표시패널(Quantum dot display panel), 및 퀀텀로드 표시패널(Quantum Rod display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다.
별도로 도시하지 않았으나, 제1 기판(DP)은 샤시부재 또는 몰딩부재를 더 포함할 수 있고, 제1 기판(DP)의 종류에 따라 백라이트 유닛을 더 포함할 수 있다. 이하, 제1 기판(DP)은 유기발광 표시패널로 설명된다. 그러나, 본 발명의 기술적 사상은 이에 한정되지 않으며, 실시 예에 따라 다양한 표시패널이 본 발명에 적용될 수 있다.
제2 기판(IS)은 제1 기판(DP) 상에 직접 배치될 수 있다. 제2 기판(IS)은 입력감지유닛을 포함할 수 있다. 입력감지유닛은 감지전극, 감지전극에 연결된 신호라인 및 표시영역(DA) 및 비표시영역(NDA)에 중첩하는 적어도 하나의 절연층을 포함할 수 있다. 감지전극 및 절연층은 교차되어 적층될 수 있다. 제2 기판(IS)은 입력감지유닛 상에 배치되는 봉지기판을 더 포함할 수 있다. 봉지기판은 입력감지유닛을 외부의 충격, 수분 및 산소로부터 보호할 수 있다. 또한, 봉지기판은 제2 기판(IS) 상에 배치되는 윈도우 유닛(WM)에 베이스면을 제공하는 것일 수 있다. 도시하지는 않았으나, 제2 기판(IS)은 제1 기판(DP)의 종류에 따라 위상지연자(retarder), 편광자(polarizer), 및 컬러필터 중 어느 하나를 포함할 수 있다. 도시되지는 않았으나, 제1 기판(DP) 및 제2 기판(IS) 사이에는 제1 기판(DP) 및 제2 기판(IS)을 서로 결합시키기 위한 실링 부재가 배치될 수 있다. 실링 부재는 표시장치(DD)의 비표시영역(NDA)에 중첩하도록 배치될 수 있다.
표시장치(DD)는 제1 기판(DP) 및 제2 기판(IS)에 전기적 신호를 제공하는 구동회로(DDC) 및 인쇄회로기판(PB)을 포함할 수 있다. 구동회로(DDC)는 테이프 캐리어 패키지(TCP: Tape Carrier Package) 타입으로 제공될 수 있다.
본 발명의 설명에 따르면, 스마트폰에 적용된 표시장치(DD)가 설명됨에 따라, 하나의 구동회로(DDC)가 도시되었지만, 이에 한정되지 않는다. 즉, 표시장치(DD)는 복수의 구동회로들을 포함할 수 있으며, 복수의 구동회로들 중 적어도 어느 하나의 구동회로는 제1 기판(DP) 및 제2 기판(IS)에 구동 신호를 제공하는 입력 패드들을 포함할 수 있다.
또한, 본 발명의 설명에 따르면, 구동회로(DDC)가 표시모듈(DM)의 일 측면(CM-DM)에 배치된 것으로 도시되었으나, 실시예는 이에 제한되지 않는다. 구동회로(DDC)는 복수 개로 제공되어, 표시모듈(DM)의 적어도 하나 이상의 측면에 배치될 수 있다.
구동회로(DDC)는 구동회로기판(DCB) 및 구동칩(DC)을 포함할 수 있다. 구동칩(DC)은 구동회로기판(DCB) 상에 배치될 수 있다. 일 실시예에 따르면, 구동회로기판(DCB)은 연성 회로기판(Flexible printed circuit board)으로 제공될 수 있다. 예시적으로, 구동회로기판(DCB)은 표시모듈(DM)의 측면(DM-CM)으로부터 표시모듈(DM)의 하면으로 밴딩될 수도 있다.
구동칩(DC)은 인쇄회로기판(PB)에서 전달받은 제어 신호를 전달할 수 있다. 구동칩(DC)은 입력된 제어 신호에 기반하여 제1 기판(DP)의 구동에 필요한 구동 신호들을 생성할 수 있다. 구동칩(DC)으로부터 출력된 구동 신호들은 구동회로기판(DCB)을 통해 제1 기판(DP)으로 전달될 수 있다.
구동회로(DDC)는 표시모듈(DM)의 측면(CM-DM)에 전기적으로 연결될 수 있다. 일 실시예예서, 구동회로(DDC)는 초음파를 이용하여 금속직접본딩(MDB, Melal Direct Bonding)으로 표시모듈(DM)의 측면(CM-DM)에 직접 접할 수 있다. 구체적으로, 구동회로(DDC)는 표시모듈(DM)의 측면(CM-DM)에 배치되는 복수의 패드들(PD, 도4a)에 직접 접할 수 있다. 다만, 본 실시예예 제한되지 않는다.
일 실시예에서, 구동회로(DDC)에 인쇄회로기판(PB)이 전기적으로 연결될 수 있다. 인쇄회로기판(PB)은 구동회로(DDC)를 통해 표시모듈(DM)의 측면(CM-DM)에 배치된 복수의 패드들(PD)에 전기적으로 연결될 수 있다.
도 3에 도시된 것과 같이, 제1 기판(DP)은 베이스층(BL), 베이스층(BL) 상에 배치된 회로 소자층(DP-CL), 표시 소자층(DP-OLED), 및 박막 봉지층(TFE)을 포함할 수 있다. 별도로 도시되지 않았으나, 제1 기판(DP)은 반사방지층, 굴절률 조절층 등과 같은 기능성층들을 더 포함할 수 있다.
제1 기판(DP)은 평면상에서 표시영역(DP-DA)과 비표시영역(DP-NDA)을 포함한다. 제1 기판(DP)의 표시영역(DP-DA) 및 비표시영역(DP-NDA)은 도 1에 도시된 표시장치(DD)의 표시영역(DA) 및 비표시영역(NDA)에 각각 대응될 수 있다.
본 실시예에서 비표시영역(DP-NDA)은 표시영역(DP-DA)의 테두리를 따라 정의될 수 있다. 다만, 이에 제한되지 않고, 표시영역(DP-DA)의 형상과 비표시영역(DP-NDA)의 형상은 상대적으로 디자인될 수 있다. 본 발명의 다른 실시예에서, 비표시영역(DP-NDA)은 생략될 수도 있다.
베이스층(BL)은 회로 소자층(DP-CL)에 베이스면을 제공하는 것일 수 있다. 베이스층(BL)의 평면상에 제1 기판(DP)의 표시영역(DP-DA) 및 비표시영역(DP-NDA)이 동일하게 정의될 수 있다. 즉, 베이스층(BL)의 표시영역(DP-DA)은 제1 기판(DP)의 표시영역(DP-DA)와 평면상에서 일치하는 것일 수 있다. 베이스층(BL)의 비표시영역(DP-NDA)은 제1 기판(DP)의 비표시영역(DP-NDA)과 평면상에서 일치하는 것일 수 있다.
베이스층(BL)의 비표시영역(DP-PA) 상에는 구동회로 또는 구동 배선들이 배치될 수 있다. 예를 들어, 본 발명의 일 실시예에서, 베이스층(BL)의 비표시영역(DP-PA) 상에는 복수의 연결라인들(CL, 도 4a 참조)이 배치될 수 있다. 복수의 연결라인들(CL)에 대한 자세한 내용은 도 4a 및 도 4b에서 후술한다.
베이스층(BL)은 합성수지 필름을 포함할 수 있다. 제1 기판(DP)의 제조 시에 이용되는 작업 기판 상에 합성수지층을 형성한다. 이후 합성수지층 상에 도전층 및 절연층 등을 형성한다. 작업기판이 제거되면 합성수지층은 베이스층(BL)에 대응된다. 합성수지층은 폴리이미드계 수지층일 수 있고, 그 재료는 특별히 제한되지 않는다. 그밖에 베이스층(BL)은 유리 기판, 금속 기판, 또는 유/무기 복합재료 기판 등을 포함할 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 이하, 회로 소자층(DP-CL)에 포함된 절연층은 중간 절연층으로 지칭된다. 중간 절연층은 적어도 하나의 중간 무기막과 적어도 하나의 중간 유기막을 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다. 본 발명의 일 실시예에서, 복수의 연결라인들(CL)은 회로 소자층(DP-CL)에 포함되는 것일 수 있다.
표시 소자층(DP-OLED)은 발광소자를 포함할 수 있다. 표시 소자층(DP-OLED)은 화소 정의막과 같은 유기막을 더 포함할 수 있다. 발광소자는 유기 발광 다이오드 또는 자발광소자일 수 있다. 자발광소자는 유기 발광소자 또는 양자점 발광소자를 포함할 수 있다. 다만, 이에 제한되지 않는다.
박막 봉지층(TFE)은 표시 소자층(DP-OLED)을 밀봉한다. 박막 봉지층(TFE)은 적어도 하나의 절연층을 포함한다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 무기막(이하, 봉지 무기막)을 포함할 수 있다. 본 발명의 일 실시예에 따른 박막 봉지층(TFE)은 적어도 하나의 유기막(이하, 봉지 유기막) 및 적어도 하나의 봉지 무기막을 포함할 수 있다.
봉지 무기막은 수분/산소로부터 표시 소자층(DP-OLED)을 보호하고, 봉지 유기막은 먼지 입자와 같은 이물질로부터 표시 소자층(DP-OLED)을 보호한다. 봉지 무기막은 실리콘 나이트라이드층, 실리콘 옥시 나이트라이드층, 실리콘 옥사이드층, 티타늄옥사이드층, 또는 알루미늄옥사이드층 등을 포함할 수 있고, 이에 특별히 제한되지 않는다. 봉지 유기막은 아크릴 계열 유기막을 포함할 수 있고, 특별히 제한되지 않는다.
한편, 도 4a를 참고하면, 제1 기판(DP)의 베이스층(BL) 상에 복수의 신호라인들(SGL), 복수의 화소들 및 복수의 연결라인들(CL)이 형성될 수 있다. 도 4a에 도시된 AA영역은 베이스층(BL) 상에 형성된 복수의 연결라인들(CL) 및 복수의 연결라인들(CL) 각각에 대응하여 베이스층(BL)의 외부에 배치된 복수의 패드들(PD)을 포함하는 것일 수 있다. 복수의 연결라인들(CL)은 서로 이격되어 배치될 수 있다. 예를 들어, 복수의 연결라인들(CL) 각각이 이격된 간격은 약 5um 이상 15um 이하일 수 있다. 다만 이에 제한되지 않는다. 복수의 패드들(PD)은 일정한 간격으로 서로 이격되어 배치될 수 있다. 예를 들어, 이격된 간격은 약 5um 이상 15um 이하일 수 있다. 다만 이에 제한되지 않는다.
도 4b는 제1 기판(DP)을 제2 방향(DR2)에서 바라본 측면도이다. 이하, 본 명세서에서 제1 기판(DP)의 측면은 베이스층(BL)의 측면(CM)과 동일한 평면상의 측면으로 이해될 수 있다. 따라서, 도 4b에 도시된 제1 기판(DP)의 측면은 베이스층(BL)을 제2 방향(DR2)에서 바라본 베이스층(BL)의 측면(CM)일 수 있다.
베이스층(BL)의 측면(CM)은 연결영역(CA) 및 비연결영역(NCA)을 포함할 수 있다. 베이스층(BL)의 측면(CM)에는 복수의 패드들(PD)이 배치될 수 있다. 연결영역(CA)은 복수의 연결라인들(CL) 및 복수의 패드들(PD)이 배치된 영역일 수 있다. 비연결영역(NCA)은 복수의 연결라인(CL)들 및 복수의 패드들(PD)이 배치되지 않은 영역일 수 있다.
구체적으로, 복수의 연결라인들(CL)은 연결영역(CA) 상에서 서로 이격되어 배치될 수 있다. 복수의 패드들(PD)은 연결영역(CA)에 서로 이격되어 배치될 수 있다.
본 발명의 설명에 따르면, 복수의 패드들(PD)이 베이스층(BL)의 일 측면(CM)에 배치된 것으로 도시되었으나, 실시예는 이에 제한되지 않는다. 복수의 패드들(PD)은 베이스층(BL)의 다른 측면들 중 적어도 하나 이상의 측면에 배치될 수 있다.
도 4a 및 도 4b를 참조하면, 베이스층(BL)의 일단 상에 복수의 연결라인들(CL)이 배치되고, 복수의 연결라인들(CL)이 배치된 베이스층(BL) 일단과 인접한 베이스층(BL)의 측면(CM)에 복수의 패드들(PD)이 배치된다. 복수의 패드들(PD)은 복수의 연결라인들(CL) 각각에 전기적으로 연결된다.
다시 도 4a를 참조하면, 제1 기판(DP)은 액티브 영역(AA) 및 주변 영역(NAA)을 포함할 수 있다. 액티브 영역(AA)에는 복수의 화소들이 배치될 수 있다. 액티브 영역(AA)은 영상이 표시되는 영역일 수 있다. 주변 영역(NAA)은 구동 회로 또는 구동 배선 등이 배치된 영역일 수 있다.
복수의 연결라인들(CL)은 제1 기판(DP)의 주변 영역(NAA)에 중첩하게 배치될 수 있다. 복수의 패드들(PD)은 베이스층(BL)의 측면(CM)에 배치된다. 즉, 복수의 패드들(PD)은 제1 기판(DP)의 측면 상에 배치된 것일 수 있다. 제1 기판(DP) 상에 제2 기판(IS)이 배치됨에 따라, 복수의 패드들(PD)은 제1 기판(DP) 및 제2 기판(IS)을 포함하는 표시모듈(DM)의 측면(CM-DM)에 배치된 것일 수 있다. 이하, 본 명세서에서 복수의 패드들(PD)은 표시모듈(DM)의 측면(CM-DM)에 배치된 것으로 설명한다.
일 실시예예서, 복수의 패드들(PD)에는 구동회로(DDC)가 전기적으로 연결될 수 있다. 전술한 바와 같이, 구동회로(DDC)는 초음파를 이용하여 금속직접본딩(MDB, Melal Direct Bonding)으로 연결되어, 복수의 패드들(PD)에 직접 접할 수 있다. 이에 따라, 구동회로(DDC)는 표시모듈(DM)의 측면(CM-DM) 상에 배치될 수 있다. 구동회로(DDC)가 표시모듈(DM)의 측면(CM-DM) 상에 배치됨에 따라, 구동회로가 표시모듈 상부 또는 하부에 배치된 표시장치와 비교하여 본 발명의 표시장치(DD)는 데드스페이스(DS, Dead Space)가 감소될 수 있다.
복수의 신호라인들(SGL)은 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL)을 포함한다. 게이트 라인들(GL)은 복수의 화소들 중 대응하는 화소(PX)에 각각 연결되고, 데이터 라인들(DL)은 복수의 화소들 중 대응하는 화소(PX)에 각각 연결된다. 전원 라인(PL)은 복수의 화소들에 연결된다. 또한, 게이트 라인들(GL)이 연결된 게이트 구동회로(DCV)가 주변 영역(NAA)에 배치될 수 있다. 제어신호 라인(CSL)은 게이트 구동회로(DCV)에 제어신호들을 제공할 수 있다.
게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL) 중 일부는 동일한 층에 배치되고, 일부는 다른 층에 배치된다. 게이트 라인들(GL), 데이터 라인들(DL), 전원 라인(PL), 및 제어신호 라인(CSL) 중 어느 하나의 층에 배치된 신호라인들이 제1 신호라인으로 정의될 때, 다른 하나의 층에 배치된 신호라인들은 제2 신호라인으로 정의될 수 있다. 또 다른 하나의 층에 배치된 신호라인들은 제3 신호라인으로 정의될 수 있다.
도 5는 도 4에 도시된 복수의 화소들 중 하나의 화소(PX)의 신호 회로도를 확대하여 예시적으로 도시하였다. 화소(PX)는 발광소자(EE) 및 화소 회로(CC)를 포함할 수 있다.
화소 회로(CC)는 복수의 트랜지스터들(T1-T7) 및 커패시터(CP)를 포함할 수 있다. 복수의 트랜지스터들(T1-T7)은 LTPS(Low Temperature Polycrystalline Silicon) 공정 또는 LTPO(Low Temperature Polycrystalline Oxide) 공정을 통해 형성될 수 있다.
화소 회로(CC)는 데이터 신호에 대응하여 발광소자(EE)에 흐르는 전류량을 제어한다. 발광소자(EE)는 화소 회로(CC)로부터 제공되는 전류량에 대응하여 소정의 휘도로 발광할 수 있다. 이를 위하여, 제1 전원(ELVDD)의 레벨은 제2 전원(ELVSS)의 레벨보다 높게 설정될 수 있다. 발광소자(EE)는 유기발광소자 또는 양자점 발광소자를 포함할 수 있다.
복수의 트랜지스터들(T1-T7) 각각은 입력 전극(또는, 소스 전극), 출력 전극(또는, 드레인 전극), 및 제어 전극(또는, 게이트 전극)을 포함할 수 있다. 본 명세서 내에서 편의상 입력 전극 및 출력 전극 중 어느 하나는 제1 전극으로 지칭되고, 다른 하나는 제2 전극으로 지칭될 수 있다.
제1 트랜지스터(T1)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(ELVDD)에 접속되고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광소자(EE)의 애노드전극에 접속된다. 제1 트랜지스터(T1)는 본 명세서 내에서 구동 트랜지스터로 지칭될 수 있다.
제1 트랜지스터(T1)는 제1 트랜지스터(T1)의 제어 전극에 인가되는 전압에 대응하여 발광소자(EE)에 흐르는 전류량을 제어한다.
제2 트랜지스터(T2)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 그리고, 제2 트랜지스터(T2)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제2 트랜지스터(T2)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온 되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 접속시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극 사이에 접속된다. 제3 트랜지스터(T3)의 제어 전극은 i번째 스캔 라인(GLi)에 접속된다. 제3 트랜지스터(T3)는 i번째 스캔 라인(GLi)으로 i번째 스캔 신호가 제공될 때 턴-온 되어 제1 트랜지스터(T1)의 제2 전극과 제1 트랜지스터(T1)의 제어 전극을 전기적으로 접속시킨다. 따라서, 제3 트랜지스터(T3)가 될 때 제1 트랜지스터(T1)는 다이오드 형태로 접속된다.
제4 트랜지스터(T4)는 노드(ND)와 초기화 전원생성부(미도시) 사이에 접속된다. 그리고, 제4 트랜지스터(T4)의 제어 전극은 i-1번째 스캔 라인(GLi-1)에 접속된다. 제4 트랜지스터(T4)는 i-1번째 스캔 라인(GLi-1)으로 i-1번째 스캔 신호가 제공될 때 턴-온 되어 노드(ND)로 초기화전압(Vint)을 제공한다.
제5 트랜지스터(T5)는 전원 라인(PL)과 제1 트랜지스터(T1)의 제1 전극 사이에 접속된다. 제5 트랜지스터(T5)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제6 트랜지스터(T6)의 제어 전극은 i번째 발광제어 라인(ECLi)에 접속된다.
제7 트랜지스터(T7)는 초기화 전원생성부(미도시)와 발광소자(EE)의 애노드전극 사이에 접속된다. 그리고, 제7 트랜지스터(T7)의 제어 전극은 i+1번째 스캔 라인(GLi+1)에 접속된다. 이와 같은 제7 트랜지스터(T7)는 i+1번째 스캔 라인(GLi+1)으로 i+1번째 스캔 신호가 제공될 때 턴-온 되어 초기화전압(Vint)을 발광소자(EE)의 애노드전극으로 제공한다.
제7 트랜지스터(T7)는 화소(PX)의 블랙 표현 능력을 향상시킬 수 있다. 구체적으로, 제7 트랜지스터(T7)가 턴-온 되면 발광소자(EE)의 기생 커패시터(미도시)가 방전된다. 그러면, 블랙 휘도 구현 시 제1 트랜지스터(T1)로부터의 누설전류에 의하여 발광소자(EE)가 발광하지 않게 되고, 이에 따라 블랙 표현 능력이 향상될 수 있다.
한편, 도 5에서는 제7 트랜지스터(T7)의 제어 전극이 i+1번째 스캔 라인(GLi+1)에 접속되는 것으로 도시되었지만, 본 발명이 이에 한정되지는 않는다. 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 제어 전극은 i번째 스캔 라인(GLi) 또는 i-1번째 스캔 라인(GLi-1)에 접속될 수 있다.
커패시터(CP)는 전원 라인(PL)과 노드(ND) 사이에 배치된다. 커패시터(CP)는 데이터 신호에 대응되는 전압을 저장한다. 커패시터(CP)에 저장된 전압에 따라 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 턴-온 될 때 제1 트랜지스터(T1)에 흐르는 전류량이 결정될 수 있다.
본 발명에서 화소(PX)의 등가 회로는 도 5에 도시된 등가 회로로 한정되지 않는다. 본 발명의 다른 실시예에서 화소(PX)는 발광소자(EE)를 발광시키기 위한 다양한 형태로 구현될 수 있다. 도 5에서는 PMOS를 기준으로 도시하였으나, 이에 제한되지 않는다. 본 발명의 다른 실시예에서 화소 회로(CC)는 NMOS로 구성될 수 있다. 본 발명의 또 다른 실시예에서 화소 회로(CC)는 NMOS와 PMOS의 조합에 의해 구성될 수 있다.
도 6a는 일 실시예에 따른 표시모듈(DM)의 측면(CM-DM) 중 일부를 확대한 평면도이다. 도 6b는 도 4의 AA영역을 확대하여 도시한 평면도이다.
도 6a 및 도 6b를 참조하면, 표시모듈(DM)은 복수의 연결라인들(CL) 및 복수의 패드들(PD)을 포함할 수 있다. 표시모듈(DM)의 측면(CM-DM) 상에 복수의 패드들(PD)이 배치될 수 있다.
도 6b에 도시된 바와 같이, 복수의 연결라인들(CL) 각각은 제1 영역(PT1) 및 제2 영역(PT2)을 포함한다. 제2 영역(PT2)은 제1 영역(PT1)에서 연장된다. 제1 영역(PT1) 및 제2 영역(PT2)은 일체의 형상을 가지는 것일 수 있다. 제2 영역(PT2)은 복수의 패드들(PD)에 인접하게 배치된 것일 수 있다.
본 발명의 일 실시예예서, 제2 영역(PT2)은 복수의 패드들(PD)에 전기적으로 연결된다. 구체적으로, 제2 영역(PT2)은 복수의 패드들(PD)에 접촉하는 것일 수 있다.
일 실시예예서, 제1 영역(PT1)의 폭(WD1)은 제2 영역(PT2)의 폭(WD2)보다 크다. 제2 영역(PT2)의 폭(WD2)은 복수의 패드들(PD) 각각의 폭(WD3)과 실질적으로 동일하다. 제2 영역(PT2)의 폭(WD2)은 약 5um 이상 15um 이하일 수 있다. 복수의 패드들(PD) 각각의 폭(WD3)은 약 5um 이상 15um 이하일 수 있다. 본 명세서에서 폭은 제2 방향(DR2)을 따라 연장된 길이를 의미하는 것일 수 있다.
한편, 복수의 연결라인들(CL) 각각은 서로 이격되어 배치될 수 있다. 복수의 패드들(PD) 각각은 서로 이격되어 배치될 수 있다. 복수의 연결라인들(CL) 각각의 제2 영역(PT2)이 서로 이격된 간격(LN1)은 약 5um 이상 15um 이하일 수 있다. 복수의 패드들(PD) 각각이 서로 이격된 간격(LN2)은 약 5um 이상 15um 이하일 수 있다. 본 명세서에서 서로 이격된 간격은 제2 방향(DR2)을 따라 이격된 길이를 의미한 것일 수 있다.
표시모듈(DM)의 측면(CM-DM) 상에서, 복수의 패드들(PD)은 복수의 연결라인들(CL)과 중첩하여 배치될 수 있다. 구체적으로, 복수의 연결라인들(CL) 각각의 제2 영역(PT2)의 양 끝단들은 복수의 패드들(PD) 각각의 양 끝단들과 일치하게 배치될 수 있다. 또한, 복수의 패드들(PD)은 복수의 연결라인들(CL)과 전기적으로 연결될 수 있다. 복수의 패드들(PD)은 복수의 연결라인들(CL)에 접촉하는 것일 수 있다.
복수의 연결라인들(CL) 각각의 제2 영역(PT2)의 양 끝단들과 복수의 패드들(PD) 각각의 양 끝단들이 일치함에 따라, 복수의 연결라인들(CL) 및 복수의 패드들(PD) 사이에서 단락(Short)이 발생하는 것을 방지할 수 있다.
또한, 복수의 연결라인들(CL) 각각의 제2 영역(PT2)의 양 끝단들과 복수의 패드들(PD) 각각의 양 끝단들이 일치함에 따라, 복수의 패드들(PD)의 피치(pitch)를 약 10um 이상 30um 이하로 제어할 수 있다. 이에 따라 본 발명 일 실시예에 따른 표시 장치의 신뢰성이 향상될 수 있다.
도 7은 일 실시예에 따른 표시장치(DD) 제조방법의 순서도(S10)이다. 도 8a 내지 도 8d는 일 실시예에 따른 표시장치(DD) 제조방법의 일부 단계를 순차적으로 도시한 사시도이다. 도 9a 및 도 9b는 일 실시예에 따른 표시장치(DD) 제조방법의 일부 단계를 순차적으로 도시한 단면도이다. 도 8a 내지 도 8d 에서는 표시모듈(DM)의 일 측면(CM-DM) 중 일부영역에서 표시장치(DD) 제조방법의 각 단계를 간략히 도시하였다. 도 9a 및 도 9b에서는 도 4의 AA 영역에서 표시장치(DD) 제조방법의 일부 단계를 간략히 도시하였다.
도 7을 참고하면, 일 실시예에 따른 표시장치(DD) 제조방법은 제1 기판(DP)을 준비하는 단계(S100), 제1 기판(DP) 상에 제2 기판(IS)을 배치하는 단계(S200), 제1 기판(DP) 및 제2 기판(IS)의 일 측면에 금속판(MP)을 형성하는 단계(S300), 복수의 제2 연결라인들(CL2) 및 복수의 패드들(PD)을 형성하는 단계(S400) 및 복수의 패드들(PD) 각각에 구동회로기판(DCB)를 본딩하는 단계(S500)를 포함한다.
구체적으로, 제1 기판(DP)을 준비하는 단계(S100)는 베이스층(BL)의 일단 상에 복수의 제1 연결라인들(CL1)을 형성하는 단계를 포함하는 것일 수 있다. 일 실시예예서, 복수의 제1 연결라인들(CL1) 각각은 서로 이격되어 형성될 수 있다.
복수의 제1 연결라인들(CL1)은 구리(Cu), 은(Ag), 금(Au) 또는 알루미늄(Al) 등을 포함하는 금속 물질로 이루어질 수 있다. 복수의 제1 연결라인들(CL1)은 단일의 층이거나 복수의 층으로 적층된 것일 수 있다. 또한, 복수의 제1 연결라인들(CL1)은 전술한 금속 물질을 포함하는 금속층 및 절연층이 교차하여 적층된 것일 수 있다. 다만, 이에 제한되지 않는다.
도 8a에 도시된 바와 같이, 제1 기판(DP) 상에 제2 기판(IS)을 배치하는 단계(S200)는 복수의 제1 연결라인들(CL1) 상에 제2 기판(IS)을 배치하는 단계일 수 있다. 제2 기판(IS)은 접착부재등을 통하여 제1 기판(DP) 상에 부착될 수 있다. 예를 들어, 접착부재는 실링 부재로 제공될 수 있다. 다만, 이에 제한되지 않는다. 제2 기판(IS)은 입력감지유닛을 포함할 수 있다. 이하, 제2 기판(IS)에 대한 설명은 전술한 제2 기판(IS)에 대한 설명이 동일하게 적용될 수 있고, 자세한 설명은 생략한다.
표시모듈(DM)은 제1 기판(DP) 및 제2 기판(IS)을 포함하고, 본 명세서에서 제1 기판(DP) 및 제2 기판(IS)의 일 측면은 표시모듈(DM)의 측면(CM-DM)을 의미하는 것으로 이해될 수 있다.
또한, 베이스층(BL)의 연결영역(CA)은 제1 기판(DP)에도 동일하게 적용될 수 있다. 제1 기판(DP)에서 복수의 제1 연결라인들(CL)이 배치되는 영역은 연결영역(CA)으로 지칭될 수 있다.
도 8b에 도시된 바와 같이, 제1 기판(DP) 및 제2 기판(IS)의 일 측면에 금속판(MP)을 형성하는 단계(S300)는 표시모듈(DM)의 측면(CM-DM)에 금속판(MP)을 형성하는 단계일 수 있다. 구체적으로, 금속판(MP)은 표시모듈(DM)의 측면(CM-DM) 중 연결영역(CA) 전면에 중첩하도록 형성되는 것일 수 있다.
예를 들어, 금속판(MP)은 증착(Sputtering)을 통해서 표시모듈(DM)의 측면(CM-DM)에 직접 접하도록 형성될 수 있다. 또는 금속판(MP)은 은 페이스트(silver paste)를 이용하여 표시모듈(DM)의 측면(CM-DM)에 직접 접하도록 형성될 수 있다. 다만, 이에 제한되지 않는다.
도 8c를 참조하면, 복수의 제2 연결라인들(CL2, 도 6b) 및 복수의 패드들(PD)을 형성하는 단계(S400)는 복수의 제1 연결라인들(CL1) 및 금속판(MP)에 레이저(LZ)를 조사하는 단계를 포함하는 것일 수 있다. 본 발명의 일 실시예에서, 제1 연결라인들(CL1) 및 금속판(MP)에 레이저(LZ)를 조사하는 단계는 동일한 공정일 수 있다. 구체적으로, 제1 연결라인들(CL1) 및 금속판(MP)의 일부 영역이 제거되면서, 복수의 제2 연결라인들(CL2,도 6b) 및 복수의 패드들(PD)이 형성될 수 있다.
도 8c에는 편의상 2개의 패드들(PD)을 예시적으로 도시하였고, 도시된 2개의 패드들(PD) 사이에 복수의 패드들이 더 배치될 수 있다. 복수의 제2 연결라인들(CL2, 도 6b)은 제1 기판(에) 및 제2 기판(IS) 사이에 배치되어 외관 상 보이지 않을 수 있다. 복수의 패드들(PD)이 배치된 영역은 연결영역(CA)로 정의될 수 있다. 연결영역(CA)은 복수의 패드들(PD)과 구동회로(DDC)가 전기적으로 연결되는 영역일 수 있다.
도 8c와 도 6b를 함께 참조하면,복수의 제2 연결라인들(CL2) 및 복수의 패드들(PD)을 동일한 공정으로 형성함에 따라, 제2 연결라인들(CL2) 각각의 제2 부분(PT2)의 양 끝단들과 복수의 패드들(PD) 각각의 양 끝단들을 일치시킬 수 있다. 이에 따라, 제2 연결라인들(CL2) 및 복수의 패드들(PD) 사이에서 단락이 발생하는 것을 방지할 수 있다.
도 8d에 도시된 바와 같이, 복수의 패드들(PD) 각각에 구동회로기판(DCB)를 본딩하는 단계(S500)는 복수의 패드들(PD)에 구동회로기판(DCB)이 전기적으로 연결되는 단계일 수 있다. 구체적으로, 표시모듈(DM)의 측면(CM-DM)은 연결영역(CA) 및 비연결영역(NCA)을 포함할 수 있다. 연결영역(CA)은 구동회로(DDC)가 복수의 패드들(PD)에 전기적으로 연결되는 영역일 수 있다. 이에 따라, 구동회로(DDC)의 구동회로기판(DCB)은 복수의 패드들(PD)에 전기적으로 연결될 수 있다.
예를 들어, 구동회로(DDC)는 초음파 본딩인 금속직접본딩(MDB, Melal Direct Bonding)을 통해 복수의 패드들(PD)에 접촉될 수 있다. 또한, 구동회로(DDC)에는 인쇄회로기판(PB)이 전기적으로 연결될 수 있다. 따라서 인쇄회로기판(PB)에서 전달한 신호가 구동회로(DDC)를 통해 복수의 패드들(PD) 상에 전달될 수 있다.
일 실시예에서 제2 영역(PT2)의 양 끝단들과 복수의 패드들(PD) 각각의 양 끝단들이 일치함에 따라, 복수의 패드들(PD)과 제2 연결라인들(CL2) 사이에 단락을 방지할 수 있고, 복수의 패드들(PD)이 전달한 신호가 제2 연결라인들(CL2)을 통해 표시모듈(DM)로 전달될 수 있다.
도 9a에는 2개의 제1 제거영역(RA1)들 및 제2 제거영역(RA2)을 도시하였다. 도 9b를 참조하면, 복수의 제1 연결라인들(CL1) 및 금속판(MP) 각각에 레이저(LZ)를 조사하여 2개의 제1 제거영역(RA1)들 및 제2 제거영역(RA2)을 제거할 수 있다.
구체적으로, 9a에 도시된 바와 같이, 복수의 제1 연결라인들(CL1) 각각에 레이저(LZ)를 조사하여 제1 제거영역(RA1)을 제거할 수 있다. 복수의 제1 연결라인들(CL1) 각각에서 제1 제거영역(RA1)이 제거되면서 복수의 제2 연결라인들(CL2)이 형성될 수 있다. 복수의 제2 연결라인들(CL2)은 제1 영역(PT1) 및 제2 영역(PT2)을 포함할 수 있다. 제1 영역(PT1)은 레이저(LZ)가 조사되지 않은 영역일 수 있다. 제2 영역(PT2)은 레이저(LZ)가 조사되어 제1 제거영역(RA1)이 제거된 영역일 수 있다. 따라서, 제1 영역(PT1)의 폭(WD1)은 제1 제거영역(RA1)이 제거된 제2 영역(PT2)의 폭(WD2)보다 크다.
또한, 금속판(MP)에 레이저(LZ)를 조사하여 제2 제거영역(RA2)을 제거할 수 있다. 금속판(MP)에서 제2 제거영역(RA2)이 제거된 후 서로 이격된 복수의 패드들(PD)이 형성될 수 있다.
본 발명의 일 실시예에서, 복수의 제1 연결라인들(CL1)에 레이저(LZ)를 조사하여 제1 제거영역(RA1)을 제거하는 단계 및 금속판(MP)에 레이저(LZ)를 조사하여 제2 제거영역(RA2)을 제거하는 단계는 동일한 공정에서 진행될 수 있다. 즉, 복수의 제2 연결라인들(CL2) 및 복수의 패드들(PD)은 동일한 공정에서 형성될 수 있다.
일 실시예에 따른 표시장치 제조방법에서는 복수의 제1 연결라인들(CL1) 및 금속판(MP)에 동일한 공정 상에서 레이저(LZ)를 조사하여 복수의 제2 연결라인들(CL2) 및 복수의 패드들(PD)을 형성하기 위하여, 레이저(LZ)의 세기를 조절할 수 있다. 구체적으로, 복수의 제1 연결라인들(CL1) 및 금속판(MP)이 동시에 패터닝되어 복수의 제2 연결라인들(CL2) 및 복수의 패드들(PD)이 각각 형성되도록, 레이저(LZ) 조사 횟수, 조사 시간 및 조사 중첩율을 조절할 수 있다.
또한, 도 9b를 참조하면, 제1 제거영역(RA1) 및 제2 제거영역(RA2)이 동일한 공정에 의해 제거됨에 따라, 제2 영역(PT2)의 양 끝단들이 복수의 패드들(PD) 각각의 양 끝단들에 일치하도록 조절할 수 있다. 이에 따라 제2 영역(PT2)의 폭(WD2)은 복수의 패드들(PD) 각각의 폭(WD3)과 실질적으로 동일하다. 예를 들어, 제2 영역(PT2)의 폭(WD2)은 약 5um 이상 15um 이하일 수 있다. 복수의 패드들(PD) 각각의 폭(WD3)은 약 5um 이상 15um 이하일 수 있다. 다만, 제2 영역(PT2)의 폭(WD2)과 복수의 패드들(PD) 각각의 폭(WD3)이 실질적으로 동일하다는 것은 공정 상의 오차 범위를 고려하여 실질적으로 동일한 폭을 가진다는 의미일 수 있다.
본 발명의 일 실시예예 따른 표시장치(DD)의 제조방법에서 복수의 제2 연결라인들(CL2) 및 복수의 패드들(PD)이 동일한 공정으로 형성됨에 따라, 제2 영역(PT2)의 양 끝단들과 복수의 패드들(PD) 각각의 양 끝단들이 일치하도록 형성할 수 있다. 이에 따라, 복수의 연결라인들(CL) 및 복수의 패드들(PD) 사이에서 단락(Short)이 발생하는 것을 방지할 수 있고 표시장치(DD)의 신뢰성을 향상시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DP: 제1 기판 IS: 제2 기판
복수의 연결라인들: CL 복수의 제1 연결라인들: CL1
복수의 제2 연결라인들: CL2 복수의 패드들: PD

Claims (20)

  1. 표시영역 및 상기 표시영역에 인접한 비표시영역을 포함하는 베이스층;
    상기 베이스층의 상기 비표시영역 상에 배치되고, 상기 베이스층의 일 측면에 인접한 일단 상에 배치되는 복수의 연결라인들; 및
    상기 일 측면에 배치되고, 상기 복수의 연결라인들 각각에 전기적으로 연결된 복수의 패드들;을 포함하고,
    상기 복수의 연결라인들 각각은 상기 표시영역에 인접한 제1 영역 및 상기 제1 영역에서 연장된 제2 영역을 포함하고,
    상기 제2 영역은 상기 복수의 패드들에 인접하게 배치되고,
    상기 제1 영역의 폭은 상기 제2 영역의 폭보다 크고,
    상기 제2 영역의 폭은 상기 복수의 패드들 각각의 폭과 실질적으로 동일한 표시패널.
  2. 제1 항에 있어서,
    상기 복수의 연결라인들 각각의 상기 제2 영역의 양 끝단들은 상기 복수의 패드들 각각의 양 끝단들과 일치하는 표시패널.
  3. 제1 항에 있어서,
    상기 복수의 연결라인들 각각은 상기 복수의 패드들 각각과 접촉하는 표시패널.
  4. 제1 항에 있어서,
    상기 복수의 연결라인들은 일정한 간격으로 서로 이격되어 배치되고,
    상기 복수의 패드들은 일정한 간격으로 서로 이격되어 형성되는 표시패널.
  5. 제4 항에 있어서,
    상기 복수의 연결라인들 각각의 상기 제2 영역이 서로 이격된 간격은 5um 이상 15um 이하이고,
    상기 복수의 패드들이 서로 이격된 간격은 5um 이상 15um 이하이며,
    상기 복수의 패드들 각각의 폭은 5um 이상 15um 이하인 표시패널.
  6. 제1 기판; 및
    상기 제1 기판 상에 배치되며 입력감지유닛을 포함하는 제2 기판을 포함하고,
    상기 제1 기판은,
    표시영역 및 비표시영역을 포함하는 베이스층;
    상기 베이스층의 상기 비표시영역에 배치되고, 일 측면에 인접한 일단 상에 배치되는 복수의 연결라인들; 및
    상기 일 측면에 배치되고, 상기 복수의 연결라인들 각각에 전기적으로 연결된 복수의 패드들;을 포함하고,
    상기 복수의 연결라인들 각각은 제1 영역 및 상기 제1 영역에서 연장된 제2 영역을 포함하고,
    상기 제2 영역은 상기 복수의 패드들에 인접하게 배치되고,
    상기 제1 영역의 폭은 상기 제2 영역의 폭보다 크고,
    상기 제2 영역의 폭은 상기 복수의 패드들 각각의 폭과 실질적으로 동일한 표시장치.
  7. 제6 항에 있어서,
    상기 복수의 연결라인들 각각의 상기 제2 영역의 양 끝단들은 상기 복수의 패드들 각각의 양 끝단들과 일치하는 표시장치.
  8. 제6 항에 있어서,
    상기 복수의 연결라인들 각각은 상기 복수의 패드들 각각과 접촉하는 표시장치.
  9. 제6 항에 있어서,
    상기 복수의 연결라인들은 일정한 간격으로 서로 이격되어 배치되고,
    상기 복수의 연결라인들 각각의 상기 제2 영역이 서로 이격된 간격은 5um 이상 15um 이하인 표시장치.
  10. 제6 항에 있어서,
    상기 복수의 패드들은 일정한 간격으로 서로 이격되어 배치되고,
    상기 복수의 패드들이 서로 이격된 간격은 5um 이상 15um 이하인 표시장치.
  11. 제6 항에 있어서,
    상기 복수의 패드들 각각의 폭은 5um 이상 15um 이하인 표시장치.
  12. 제6 항에 있어서,
    상기 복수의 패드들에 전기적으로 연결되는 구동회로기판을 더 포함하는 표시장치.
  13. 제12 항에 있어서,
    상기 구동회로기판은 연성 회로기판인 표시장치.
  14. 제6 항에 있어서,
    상기 제1 기판은 상기 표시영역 상에 배치되는 발광소자를 더 포함하는 표시장치.
  15. 베이스층의 일단 상에 복수의 제1 연결라인들을 형성하여 제1 기판을 준비하는 단계;
    상기 제1 기판 상에 제2 기판을 배치하는 단계;
    상기 제1 기판 및 상기 제2 기판의 일 측면에 상기 복수의 제1 연결라인들 각각에 전기적으로 연결되는 금속판을 형성하는 단계;
    상기 복수의 제1 연결라인들 및 상기 금속판에 레이저를 조사하여 복수의 제2 연결라인들 및 복수의 패드들 각각을 형성하는 단계; 및
    상기 복수의 패드들 각각에 구동회로기판을 본딩하는 단계를 더 포함하고,
    상기 복수의 제2 연결라인들 각각은,
    제1 영역; 및
    상기 제1 영역에서 연장되고, 상기 복수의 패드들에 인접하게 형성되는 제2 영역을 포함하고,
    상기 제1 영역의 폭은 상기 제2 영역의 폭보다 크며, 상기 제2 영역의 폭은 상기 복수의 패드들 각각의 폭과 실질적으로 동일한 표시장치 제조방법.
  16. 제15 항에 있어서,
    상기 측면은 상기 복수의 패드들이 형성되는 연결영역을 포함하고,
    상기 금속판은 연결영역 전면에 중첩하도록 형성되는 표시장치 제조방법.
  17. 제15 항에 있어서,
    상기 복수의 제1 연결라인들 및 상기 금속판 각각에 레이저를 조사하여 복수의 제2 연결라인들 및 복수의 패드들 각각을 형성하는 단계는,
    상기 복수의 제1 연결라인들에 레이저를 조사하여 제1 제거영역을 제거하고 상기 복수의 제2 연결라인들을 형성하는 단계; 및,
    상기 금속판에 레이저를 조사하여 제2 제거영역을 제거하고 복수의 패드들을 형성하는 단계;가 동일한 공정에서 진행되는 표시장치 제조방법.
  18. 제15 항에 있어서,
    상기 복수의 제2 연결라인들 각각의 상기 제2 영역의 양 끝단들은 상기 복수의 패드들 각각의 양 끝단들과 일치하게 접촉하는 표시장치 제조방법.
  19. 제15 항에 있어서,
    상기 복수의 제2 연결라인들 각각은 일정한 간격으로 서로 이격되어 형성되고,
    상기 복수의 패드들은 일정한 간격으로 서로 이격되어 형성되는 표시장치 제조방법.
  20. 제19 항에 있어서,
    상기 복수의 제2 연결라인들의 상기 제2 영역들이 서로 이격된 간격은 5um 이상 15um 이하이고,
    상기 복수의 패드들이 서로 이격된 간격은 5um 이상 15um 이하이며,
    상기 복수의 패드들 각각의 폭은 5um 이상 15um 이하인 표시장치 제조방법.
KR1020190112215A 2019-09-10 2019-09-10 표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법 KR20210031028A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190112215A KR20210031028A (ko) 2019-09-10 2019-09-10 표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법
CN202010934077.1A CN112563304A (zh) 2019-09-10 2020-09-08 显示装置
US17/015,753 US11522037B2 (en) 2019-09-10 2020-09-09 Display panel including pads on side surface thereof adjacent connection lines having reduced widths
US17/972,010 US11758781B2 (en) 2019-09-10 2022-10-24 Method for manufacturing display panel including pads on side surface thereof adjacent connection lines having reduced widths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190112215A KR20210031028A (ko) 2019-09-10 2019-09-10 표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20210031028A true KR20210031028A (ko) 2021-03-19

Family

ID=74850433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190112215A KR20210031028A (ko) 2019-09-10 2019-09-10 표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법

Country Status (3)

Country Link
US (2) US11522037B2 (ko)
KR (1) KR20210031028A (ko)
CN (1) CN112563304A (ko)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11271790A (ja) 1998-03-26 1999-10-08 Matsushita Electric Ind Co Ltd 液晶表示装置とその製造方法
EP1376212A1 (fr) * 2002-06-21 2004-01-02 Asulab S.A. Cellule d'affichage, notamment à cristal liquide, ou cellule photovoltaique comprenant des moyens pour sa connexion à électronique de commande
KR102060652B1 (ko) 2013-05-20 2019-12-30 엘지전자 주식회사 디스플레이 패널 및 그를 포함하는 디스플레이 장치
US8994042B2 (en) 2013-05-20 2015-03-31 Lg Electronics Inc. Display panel and display device
KR102127379B1 (ko) 2013-12-23 2020-06-29 엘지디스플레이 주식회사 액정표시장치
US10165677B2 (en) 2015-12-10 2018-12-25 Palo Alto Research Center Incorporated Bare die integration with printed components on flexible substrate without laser cut
KR102626385B1 (ko) * 2016-06-08 2024-01-19 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
KR102655712B1 (ko) 2016-09-07 2024-04-11 삼성디스플레이 주식회사 표시장치 및 이의 제조방법
JP6852649B2 (ja) 2017-10-24 2021-03-31 株式会社オートネットワーク技術研究所 回路構成体及び回路構成体の製造方法

Also Published As

Publication number Publication date
US11522037B2 (en) 2022-12-06
US20230045161A1 (en) 2023-02-09
CN112563304A (zh) 2021-03-26
US11758781B2 (en) 2023-09-12
US20210074799A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
KR102401404B1 (ko) 전자패널, 표시장치, 및 그 제조 방법
KR102607379B1 (ko) 표시 장치 및 이의 제조 방법
US10319802B1 (en) Display substrate edge patterning and metallization
KR20200115756A (ko) 회로기판 및 이를 포함한 표시장치
KR20200097832A (ko) 표시장치
CN111741599A (zh) 电路板和制造该电路板的方法
KR102635524B1 (ko) 표시장치 및 이의 제조 방법
KR20200138509A (ko) 표시 장치 및 표시 장치 제조 방법
KR20210142805A (ko) 표시 장치
CN112310165A (zh) 显示装置
KR20210031028A (ko) 표시패널, 이를 포함하는 표시장치 및 표시장치의 제조방법
KR20200097868A (ko) 입력 감지 패널 및 이를 포함하는 표시 장치
KR20210076299A (ko) 표시 장치 및 입력 센서
US11720212B2 (en) Display device and method of fabricating display device
US11579473B2 (en) Display device having uniform reflectance
CN220383490U (zh) 显示设备
US11354001B2 (en) Display device including an input sensing panel having an island pattern
US20230345801A1 (en) Display device
US20220208940A1 (en) Display device
US20240164173A1 (en) Display Panel, Manufacturing Method Thereof, and Display Device
CN115440774A (zh) 显示设备
KR20210090753A (ko) 표시패널, 표시패널의 제조 방법, 및 이를 포함한 표시장치
KR20210044342A (ko) 회로기판의 제조 방법 및 이를 포함한 표시장치
KR20220142597A (ko) 표시 장치 및 그 제조 방법
KR20220004879A (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination