KR20210030079A - 패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템 - Google Patents

패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템 Download PDF

Info

Publication number
KR20210030079A
KR20210030079A KR1020190111567A KR20190111567A KR20210030079A KR 20210030079 A KR20210030079 A KR 20210030079A KR 1020190111567 A KR1020190111567 A KR 1020190111567A KR 20190111567 A KR20190111567 A KR 20190111567A KR 20210030079 A KR20210030079 A KR 20210030079A
Authority
KR
South Korea
Prior art keywords
voltage
capacitor
power supply
auxiliary power
circuit
Prior art date
Application number
KR1020190111567A
Other languages
English (en)
Inventor
이우성
유충현
임형택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190111567A priority Critical patent/KR20210030079A/ko
Priority to US16/877,752 priority patent/US11295785B2/en
Priority to CN202010919593.7A priority patent/CN112562754A/zh
Publication of KR20210030079A publication Critical patent/KR20210030079A/ko
Priority to US17/694,946 priority patent/US11854645B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/36—Arrangements for testing, measuring or monitoring the electrical condition of accumulators or electric batteries, e.g. capacity or state of charge [SoC]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3058—Monitoring arrangements for monitoring environmental properties or parameters of the computing system or of the computing system component, e.g. monitoring of power, currents, temperature, humidity, position, vibrations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/007—Regulation of charging or discharging current or voltage
    • H02J7/00712—Regulation of charging or discharging current or voltage the cycle being controlled or terminated in response to electric parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
    • H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
    • H02J2207/50—Charging of capacitors, supercapacitors, ultra-capacitors or double layer capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Quality & Reliability (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

본 개시의 일 실시예에 따른 패스회로를 포함하는 저장 장치는 적어도 하나의 커패시터를 포함하는 보조 전원 장치, 상기 보조 전원 장치와 연결되어 온/오프되는 스위치 회로가 구비되고, 상기 보조 전원 장치에 전력을 공급하는 충전 회로, 상기 커패시터의 전압을 측정하고, 상기 스위치 회로의 스위치 오프 시간을 기준 시간과 비교하여 상기 커패시터의 불량 여부를 판단하는 상태 판별 회로를 포함하고, 상기 상태 판별 회로는 상기 커패시터와 병렬로 연결되어, 상기 커패시터의 누설 전류가 흐르는 제1 패스(path)보다 임계값만큼 더 작은 저항치를 갖는 제2 패스를 형성하도록 구성된 패스 회로를 포함하는 것을 특징으로 할 수 있다.

Description

패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템{MEMORY DEVICE INCLUDING PATH CIRCUIT, AND MEMORY SYSTEM THEREROF}
본 발명의 기술적 사상은 전원 장치에 관한 것으로, 특히 보조적으로 전력을 공급하는 보조 전원 장치, 및 그 보조 전원 장치를 포함하는 메모리 시스템에 관한 것이다.
일반적으로, 메모리 장치들 및 메모리 컨트롤러를 포함하는 메모리 시스템은 외부로부터 전력을 공급받아 동작한다. 한편, 메모리 시스템이 동작하는 도중에 갑작스럽게 전력이 차단되는 서든 파워 오프(Sudden Power Off: SPO) 상황이 발생할 수 있다. 이때, 메모리 컨트롤러가 휘발성 메모리를 사용하여 데이터를 저장하기 때문에, 휘발성 메모리에 저장된 데이터가 소실되거나, 또는 메모리 장치에서 수행중인 동작(예를 들어, 소거 동작, 쓰기 동작 등)이 완료하지 못할 수 있다. 이러한 문제점을 해결하기 위하여, 메모리 시스템은 보조 전원 장치를 사용하여 수행중인 동작을 완료하고, 데이터를 백업하는 동작을 수행한다.
본 개시의 기술적 사상이 해결하려는 과제는, 보조 전원 장치의 상태를 효율적이고 정확하게 모니터링 하기 위한 전류 경로를 제공하는 패스 회로가 구비된 저장 장치와, 상기 저장 장치를 포함하는 메모리 시스템을 제공하는 데에 있다.
본 개시의 기술적 사상에 따른 저장 장치는 적어도 하나의 커패시터를 포함하는 보조 전원 장치, 상기 보조 전원 장치와 연결되어 온/오프되는 스위치 회로가 구비되고, 상기 보조 전원 장치에 전력을 공급하는 충전 회로, 상기 커패시터의 전압을 측정하고, 상기 측정된 전압의 변동 시간을 기준 시간과 비교하여 상기 커패시터의 불량 여부를 판단하는 상태 판별 회로를 포함하고, 상기 상태 판별 회로는 상기 커패시터와 병렬로 연결되어, 상기 커패시터의 누설 전류가 흐르는 제1 패스(path)보다 임계값만큼 더 작은 저항치를 갖는 제2 패스를 형성하도록 구성된 패스 회로를 포함할 수 있다.
본 개시의 기술적 사상에 따른 저장 장치는 병렬로 연결된 복수의 커패시터를 구비한 보조 전원 장치, FET(Field Effect Transistor)를 스위칭 소자로서 구비하고, 상기 보조 전원 장치로 전력을 공급하는 DC-DC 컨버터를 포함하는 충전 회로 및 상기 FET의 오프 구간의 시간을 측정하고, 기준 시간과 비교하여 상기 보조 전원 장치의 상태를 판단하는 상태 판별 회로를 포함하고, 상기 상태 판별 회로는 상기 커패시터와 병렬로 연결되어, 상기 커패시터의 누설 전류가 흐르는 제1 패스(path)보다 임계값만큼 더 작은 저항치를 갖는 제2 패스를 형성하도록 구성된 패스 회로를 포함할 수 있다.
본 개시의 기술적 사상에 따른 메모리 시스템은 적어도 하나의 커패시터를 포함하는 보조 전원 장치, 및 상기 보조 전원 장치와 연결되어 온/오프되는 스위치 회로가 구비되고, 상기 보조 전원 장치에 전력을 공급하는 충전 회로를 포함하는 PLP 블록, 제어 회로, 및 적어도 하나의 메모리 칩을 구비한 메인 시스템 블록 및 상기 PLP 블록과 메인 시스템 블록 사이에 배치되어, 상기 메인 시스템 블록으로 전력을 공급하는 파워 블록을 포함하고, 상기 PLP 블록은, 상기 커패시터의 전압을 측정하고, 상기 측정된 전압의 변동 시간을 기준 시간과 비교하여 상기 커패시터의 불량 여부를 판단하는 상태 판별 회로를 포함하고, 상기 상태 판별 회로는, 상기 커패시터와 병렬로 연결되어, 상기 커패시터의 누설 전류가 흐르는 제1 패스(path)보다 임계값만큼 더 작은 저항치를 갖는 제2 패스를 형성하도록 구성된 패스 회로를 포함할 수 있다.
본 개시의 기술적 사상에 따른 저장 장치와 저장 장치를 포함하는 메모리 시스템은 충전 회로의 충전 동작을 측정 장치를 통해 실시간으로 측정 및 분석함으로써, 보조 전원 장치의 상태를 실시간으로 모니터링 할 수 있다. 또한, 본 발명의 기술적 사상에 의한 저장 장치와 저장 장치를 포함하는 메모리 시스템은 자연스럽게 진행되는 충전 회로의 충전 동작 특성에 기초하여 보조 전원 장치의 상태를 모니터링 하기 때문에, 보조 전원 장치의 커패시터를 강제 방전(forced discharge)하는 등과 같은 동작을 수행하지 않을 수 있다. 따라서, 보조 전원 장치의 전력 공급 대상인 메모리 시스템을 안전하게 유지시킬 수 있고, 메모리 시스템의 동작 효율의 저하를 방지할 수 있다. 또한, 누설 전류에 의한 영향을 줄여, 보조 전원 장치의 커패시터를 보다 정밀하게 측정하여, 측정 정확도를 향상시킬 수 있다.
도 1은 본 개시의 일 실시예에 따른 패스 회로를 포함하는 저장 장치를 도시한 블록도이다.
도 2는 본 개시의 일 실시예에 따른 충전 회로를 예시한 회로도이다.
도 3은 본 개시의 일 실시예에 따른 충전 회로 중 벅 컨버터를 도시한 회로도이다.
도 4a는 본 개시의 일 실시예에 따른 보조 전원 장치의 직렬로 연결된 커패시터와 절연 저항를 도시한 회로도이다.
도 4b는 본 개시의 일 실시예에 따른 보조 전원 장치의 병렬로 연결된 커패시터와 절연 저항을 도시한 회로도이다.
도 5a는 본 개시의 일 실시예에 따른 보조 전원 장치의 제1 패스와, 저항이 구비된 상태 판별 회로의 제2 패스를 도시한 회로도이다.
도 5b는 본 개시의 일 실시예에 따른 보조 전원 장치의 제1 패스와, 전류원이 구비된 상태 판별 회로의 제2 패스를 도시한 회로도이다.
도 5c는 본 개시의 일 실시예에 따른 보조 전원 장치의 제1 패스와, 전압 분배기가 구비된 상태 판별 회로의 제2 패스를 도시한 회로도이다.
도 6은 본 개시의 일 실시예에 따라 보조 전원 장치가 정상일 때, 보조 전원 장치의 전압과 충전 회로의 스위칭을 시간에 따라 도시한 그래프이다.
도 7a 내지 7c는 본 개시의 일 실시예에 따라 보조 전원 장치가 비정상일 때, 보조 전원 장치의 전압과 충전 회로의 스위칭을 시간에 따라 도시한 그래프이다.
도 8a는 본 개시의 일 실시예에 따른, 상태 판별 회로가 메인 시스템 IC에 포함되는 메모리 시스템을 도시한 블록도이다.
도 8b는 본 개시의 일 실시예에 따른, 상태 판별 회로가 PLP IC에 포함되는 메모리 시스템을 도시한 블록도이다.
도 9a는 본 개시의 일 실시예에 따른, 상태 판별 회로가 PLP 블록에 포함되는 메모리 시스템을 도시한 블록도이다.
도 9b는 본 개시의 일 실시예에 따른, 상태 판별 회로가 메인 시스템 IC에 포함되는 메모리 시스템을 도시한 블록도이다.
도 10a 및 10b는 본 개시의 일 실시예에 따른 메모리 시스템에서 전력이 공급되는 과정을 도시하는 개념도이다.
도 11 내지 13은 보조 전원 장치의 상태를 판단하는 저장 장치의 동작 방법을 도시하는 흐름도이다.
이하, 첨부한 도면을 참조하여 본 개시의 실시 예에 대해 상세히 설명한다. 도 1은 본 개시의 일 실시예에 따른 패스 회로를 포함하는 저장 장치를 도시한 블록도이다. 도 1을 참조하면, 본 개시의 일 실시예에 따른 패스 회로를 포함하는 저장 장치(1000)는 충전 회로(100), 보조 전원 장치(200), 및 상태 판별 회로를 포함할 수 있고, 보조 전원 장치(200)는 패스 회로(310)를 포함할 수 있다.
충전 회로(100)는 보조 전원 장치(200)로 전력을 공급할 수 있다. 예를 들어, 충전 회로(100)는 DC-DC 컨버터로 구현될 수 있으나, 이에 한정되는 것은 아니다.
본 개시의 일 실시예에 따른 저장 장치(1000)의 충전 회로(100)는 보조 전원 장치(200)와 연결되어 온/오프되는 스위치 회로를 구비할 수 있다. 스위치 회로는 스위치가 온/오프 됨에 따라 보조 전원 장치(200)에 전력을 공급하거나 차단할 수 있다. 충전 회로(100)는 보조 전원 장치(200)에 전압을 공급하여 보조 전원 장치(200)를 충전할 수 있다.
충전 회로(100)의 충전 동작은 스위칭 회로의 스위치 온/오프 상태에 의해 대표될 수 있다. 또한, 충전 회로(100)의 충전 동작은 DC-DC 컨버터의 스위칭 프로파일(profile)에 의해 대표될 수도 있다. 스위칭 프로파일이란, DC-DC 컨버터에 포함된 FET(Field Effect Transistor)가 스위치로 기능할 때, 시간의 변화에 따라 FET의 온/오프 상태가 표현된 정보를 의미할 수 있다. 충전 회로(100)에 관하여는 도 2 , 도 3, 도 6, 및 도 7a 내지 7c에서 보다 상세히 설명한다.
보조 전원 장치(200)에는 적어도 하나의 커패시터(210)가 연결될 수 있다. 커패시터는 물리적 특성상 절연 저항(230)이 존재하고, 절연 저항(230)이 존재하는 경로로 커패시터(210)의 누설 전류(Leakage Current)가 흐를 수 있다. 도 1을 참조하면, 절연 저항(230)이 존재하는 경로가 제1 패스(path)로 도시되었다.
도 1에는 설명의 편의를 위해 커패시터가 하나인 것으로 도시되었으나, 이에 한정되지 않고, 직렬, 병렬 및 직/병렬 혼합의 연결 등 복수의 커패시터 간의 다양한 연결 방법이 이용될 수 있다. 보조 전원 장치(200)의 커패시터 연결 방식에 대해서는 도 4a 및 4b의 설명 부분에서 좀더 상세히 설명한다.
복수의 커패시터 각각은 각각의 절연 저항을 유발하므로 복수의 절연 저항들이 존재할 수 있다. 다만, 본 명세서에서는, 전체의 절연 저항이 하나의 등가 절연 저항(230)으로 변환된 것으로 설명하기로 한다.
커패시터(210)는 유전 물질에 따라 전해 커패시터, 필름 커패시터, 탄탈 커패시터, 세라믹 커패시터 등으로 구별될 수 있다.
전해 커패시터는 유전체로 얇은 산화막을 사용하고, 전극으로 알루미늄을 사용하므로, 알루미늄(Al) 커패시터라고 지칭되기도 한다. 전해 커패시터는 저주파 특성이 양호하며 수만 ㎌까지 고용량으로 구현될 수 있다. 탄탈 커패시터는 전극이 탄탈륨(Ta)으로 형성되고, 온도 및 주파수 특성이 전해 커패시터보다 우수할 수 있다.
필름 커패시터는 폴리프로필렌(polypropylene), 폴리스티롤(polystyrol), 테프론(Teflon)과 같은 필름 유전체를 알루미늄, 구리와 같은 전극 사이에 넣고 롤로 감은 구조를 가질 수 있다. 필름 커패시터는 재질 및 제조 공정에 따라 용량과 용도가 달라질 수 있다. 필름 커패시터 중 가장 저가인 마일러(Mylar) 커패시터는, 폴리에스테르(polyester) 필름을 금속으로 삽입하여 원통형으로 만든 커패시터로서, 고주파 회로와 발진 회로 등에 주로 사용될 수 있다.
세라믹 커패시터에는 유전체로 티탄산바륨 (Titanium-Barium)과 같이 고유전율의 재료가 사용될 수 있다. 세라믹 커패시터는 고주파의 특성이 좋으며, 잡음을 그라운드로 통과시키는 용도로 사용될 수 있다. 세라믹 커패시터의 일종인 MLCC(Multi-Layer Ceramic Condenser)는 전극 간의 유전체로 다층 구조의 고유전율 세라믹이 사용될 수 있다. MLCC는 온도 특성과 주파수 특성이 양호하고, 소형이기 때문에 바이 패스용으로 많이 사용될 수 있다.
본 개시의 일 실시예에 따른 저장 장치(1000)에서, 보조 전원 장치(200)를 구성하는 커패시터(210)는 낮은 ESR(Equivalent Series Resistance)를 갖는 탄탈 커패시터, 알루미늄 커패시터, 또는 MLCC 등으로 형성될 수 있다. 보조 전원 장치(200)의 커패시터(210)의 재질이 상기 물질들에 한정되는 것은 아니고, 이외의 다양한 물질들로 구성될 수도 있다.
보조 전원 장치(200)는 충전 회로(100)에 의해 전력이 공급되어 커패시터(210)가 충전될 수 있다. 충전 회로(100)의 충전에 의해 커패시터(210)에 전하가 축적되어 커패시터(210)의 전압이 미리 결정된 제1 전압에 도달하게 되면 충전 회로(100)의 충전은 중단될 수 있다. 한편, 충전이 중단되면, 커패시터(210)에서는 전하가 조금씩 빠져나가는 자연 방전이 발생하고, 그에 따라 커패시터(210)의 전압은 서서히 감소하게 된다. 커패시터(210)의 전압이 감소하다가 미리 결정된 제2 전압에 도달하면, 충전 회로(100)의 충전 동작이 다시 시작되어 보조 전원 장치(200)의 커패시터(210)에 전하가 다시 충전될 수 있다.
보조 전원 장치(200)의 상태가 정상인 경우, 충전 회로(100)의 충전 동작은 소정 주기를 가지고 반복적으로 진행될 수 있다. 그러나 보조 전원 장치(200)의 상태가 비정상 상태인 경우, 예컨대 보조 전원 장치(200)의 일부 커패시터(210)에 단락(short) 또는 오픈(open)과 같은 불량이 발생한 경우, 충전 회로(100)의 충전 동작은 보조 전원 장치(200)의 상태가 정상일 때와 비교하여 다른 양상을 띨 수 있다. 따라서, 충전 회로(100)의 충전 동작을 측정하고 분석함으로써, 보조 전원 장치(200)의 상태가 판단될 수 있다. 다시 말해, 보조 전원 장치(200)의 커패시터(210)의 불량 여부가 판별될 수 있다.
보조 전원 장치(200)의 상태는 스위칭 회로의 스위치 온/오프 상태를 측정 및 분석함으로써 판단될 수 있다. 또한 보조 전원 장치(200)의 상태는 DC-DC 컨버터의 스위칭 프로파일을 측정 및 분석함으로써 판단될 수도 있다. 보조 전원 장치(200)의 상태 측정 및 분석에 대해서는 도 6, 도 7a 내지 7c의 설명 부분에서 더 상세히 설명한다.
보조 전원 장치(200)는, 전력 공급 대상이 되는 전자 시스템, 예컨대 메모리 시스템에 외부의 전력 공급이 끊기는 SPO(Sudden Power Off) 상황이 발생할 때 보조 전력을 메모리 시스템에 공급할 수 있다. 구체적으로, 보조 전원 장치(200)는 커패시터(210)에 축적된 에너지를 메모리 시스템으로 공급함으로써, 수행 중인 동작을 완료하고 데이터 백업을 수행할 수 있도록 한다. 본 개시의 일 실시예에 따르면, SPO 상황에서 메모리 시스템은 보조 전원 장치(200)으로부터 일시적인 전원 공급을 받아, 데이터를 낸드 플래쉬 등 비휘발성 저장 장치에 저장하여 백업을 수행할 수 있다. 그러나 만약, 보조 전원 장치(200)에 불량이 있는 경우에, SPO 상황에서 메모리 시스템으로 적정 전력이 공급되지 않아 메모리 시스템에 심각한 데이터 손실이 발생할 수 있다. 결국, SPO 상황에서 메모리 시스템의 데이터 손실을 방지하기 위하여, 보조 전원 장치(200)를 주기적, 또는 실시간으로 모니터링하고 보조 전원 장치(200)의 상태를 체크하여, 만약 불량이 있는 경우에 보조 전원 장치(200)를 수리하거나 교체하는 과정이 수행될 수 있다.
본 개시의 일 실시예에 따른 저장 장치(1000)의 상태 판별 회로(300)는 충전 회로(100)의 충전 동작 및 보조 전원 장치(200)에 포함된 커패시터(210)의 전압을 측정 및 분석하여 보조 전원 장치(200)의 상태를 판단할 수 있다. 예컨대, 충전 회로(100)의 충전 동작은 스위칭 회로의 스위치 온/오프 상태에 의해 대표되거나, DC-DC 컨버터의 스위칭 프로파일로 대표될 수 있고, 상태 판별 회로(300)는 스위치 회로의 스위칭 온/오프 상태, 또는 DC-DC 컨버터의 스위칭 프로파일을 측정 및 분석함으로써, 보조 전원 장치(200)의 상태를 판단할 수 있다. 또한 커패시터(210)의 전압을 측정 및 분석하여 커패시터(210)의 불량 여부를 판별할 수 있고, 이를 통해 보조 전원 장치(200)의 불량 여부를 판별할 수 있다.
상태 판별 회로(300)는 커패시터의 전압을 모니터링함으로써, 커패시터의 불량 여부를 판별할 수 있다. 구체적으로, 상태 판별 회로(300)는 커패시터의 전압 레벨의 변화에 따라 보조 전원 장치의 정상 여부를 판단 할 수 있다. 예를 들어, 커패시터의 전압이 제1 전압에서 제2 전압으로 하강하는 시간과 기준 시간을 비교할 수 있고, 반대로 커패시터의 전압이 제2 전압에서 제1 전압으로 상승하는 시간을 기준 시간과 비교할 수도 있다.
보조 전원 장치(200)는 SPO 상황에서 일정한 시간 동안 저장 장치를 백업할 수 있도록 소정의 에너지 이상이 충전된 상태를 유지해야 한다. 따라서, 상태 판별 회로(300)가 커패시터의 전압을 측정하고, 커패시턴스를 연산하여 보조 전원 장치(200)에 저장된 에너지를 판단하여, 보조 전원 장치(200)의 정상 여부를 판단할 수 있다.
본 개시의 일 실시예에 따른 저장 장치(1000)의 상태 판별 회로(300)는 보조 전원 장치(200)와 병렬로 연결된 패스 회로(310)를 포함할 수 있다. 패스 회로(310)는 커패시터(210)의 누설 전류가 흐르는 제1 패스(path)보다 더 작은 저항치를 가지는 제2 패스를 형성하도록 구성될 수 있다. 구체적으로, 제2 패스의 저항치는 제1 패스(Path1)의 저항치보다 임계값만큼 작도록 구현될 수 있다. 임계값은 상태 판별 회로(300)가 보조 전원 장치(200)의 상태를 판별할 때에, 커패시터(210)의 누설 전류의 요소의 영향성을 최소화할 수 있는 값으로 미리 결정될 수 있다. 다시 말해, 제2 패스는 커패시터에 흐르는 누설 전류가 커패시터 내부의 제1 패스 외에도 다른 패스를 통해 흐르도록 강제하는 구성일 수 있다.
커패시터(210)는 물리적 특성에서 기인한 절연 저항(Insulating Resistor)을 가질 수 있다. 패스 회로(310)는 절연 저항으로 인해 발생한 커패시터의 누설 전류가 나뉘어져 흐르는 경로를 제공할 수 있다. 도 1을 참조하면, 누설 전류의 일부는 제1 패스를 통해 흐르고, 누설 전류의 나머지 일부는 패스 회로(310)를 통해 흐를 수 있다. 패스 회로(310)의 내부에는 적어도 하나의 전류 패스가 구비될 수 있다.
커패시터(210)에 흐르는 누설 전류는 커패시터의 수명, 전자 부품의 온도 및 습기 등 다양한 내/외부 환경에 의해 가변될 수 있다. 예를 들어, 보조 전원 장치(200)에 사용되는 커패시터(210)의 초기 누설 전류는 5㎂ 이하일 수 있고, 적정한 누설 전류의 허용량은 100㎂ 이하일 수 있다. 하지만, 저장 장치(1000)의 사용 시간, 저장 장치(1000)가 사용되는 환경의 온도와 습도 등 다양한 사용 환경에 따라 커패시터(210)의 누설 전류는 100㎂ 이상으로 증가할 수 있다. 이러한 경우, 패스 회로(310)가 구비됨으로써, 커패시터(210)에 흐르는 누설 전류의 양은 조절되어, 적정한 범위 내, 예를 들어 100㎂ 이하로 다시 회복될 수 있다. 커패시터(210)에 흐르는 누설 전류의 양이 조절됨에 따라, 상태 판별 회로(300)는 보조 전원 장치(200)의 불량 여부를 보다 정확하게 측정 및 판단할 수 있다. 커패시터(210)의 누설 전류와 보조 전원 장치(200)의 불량 측정 및 분석에 관하여는 도 6, 7a 내지 7c를 통해 상세히 설명한다.
본 개시의 일 실시예에 따른 패스 회로(310)를 포함하는 저장 장치(1000)는, 충전 회로(100)의 충전 동작을 상태 판별 회로(300)를 통해 실시간으로 측정 및 분석하여, 보조 전원 장치(200)의 상태를 실시간으로 모니터링 할 수 있다. 여기서, 충전 회로(100)의 충전 동작은 예컨대, DC-DC 컨버터의 스위칭 프로파일로 대표될 수 있고, 상태 판별 회로(300)가 DC-DC 컨버터의 스위칭 프로파일을 측정할 수 있다.
본 실시예의 패스 회로를 포함하는 저장 장치(1000)는, 자연스럽게 진행되는 충전 회로(100)의 충전 동작에 기초하여 보조 전원 장치(200)의 상태를 모니터링 하기 때문에, 보조 전원 장치(200)의 커패시터(210)를 강제 방전(forced discharge)하는 등과 같은 동작을 수행하지 않을 수 있다. 따라서, 보조 전원 장치(200)의 전력 공급 대상인 메모리 시스템을 안전하게 유지시킬 수 있고, 항상 데이터가 백업된 상태가 유지될 수 있다.
일반적으로, 보조 전원 장치(200)의 상태를 모니터링 하기 위하여 커패시터(210)의 강제 방전 등과 같은 동작을 수행하는 경우, SPO 상황이 발생하게 되면 데이터 손실을 막을 수 없게 된다. 한편, 강제 방전 동작 중에 SPO 상황의 발생을 고려하여, 메모리 쓰기 동작 모드를 변경할 수도 있다. 그러나, 보조 전원 장치(200)의 상태와 상관없이 미리 메모리 쓰기 동작 모드가 변경됨으로써, 메모리 시스템의 동작 효율이 저하될 수 있다. 그러나 본 개시의 일 실시예에 따른 패스 회로를 포함하는 저장 장치(1000)는, 커패시터(210)의 강제 방전 동작이 불필요하므로, 보조 전원 장치(200)의 모니터링 동작 중에 메모리 쓰기 동작 모드 변경을 할 필요가 없고, 따라서, 메모리 시스템의 동작 효율의 저하를 방지할 수 있다. 나아가, 패스 회로(310)를 구비하여 누설 전류의 양을 조절할 수 있으므로, 커패시터(210)의 불량 여부를 판별함에 있어, 누설 전류에 의한 측정 왜곡을 회피할 수 있다. 따라서, 커패시터(210)의 불량 여부를 보다 정밀하게 측정 가능하여, 저장 장치(1000)의 비정상을 판단하는 정확도가 향상될 수 있다.
도 2 및 도 3은 도 1의 패스 회로를 포함하는 저장 장치(1000)의 충전 회로(100)의 일 예시인 DC-DC 컨버터를 상세히 보여주는 회로도들이다. 도 2는 단순한 벅 컨버터 구조를 보여주고, 도 3는 실질적인 벅 컨버터 구조를 보여준다. 이해의 편의를 위해, 도 1을 함께 참조하여 설명한다.
도 2 및 도 3를 참조하면, 본 실시예의 패스 회로를 포함하는 저장 장치(1000)에서, 충전 회로(100)는 DC-DC 컨버터로 구성될 수 있다. 그러나, 이해의 편의 및 구체적인 적용을 상세히 설명하기 위해 하나의 장치를 특정할 뿐, 충전 회로(100)가 DC-DC 컨버터에 한정되는 것은 아니다. 예컨대, 스위칭 소자를 포함하는 버퍼 회로 등도 충전 회로(100)에 이용될 수 있다.
DC-DC 컨버터는 부스트(boost) 컨버터와 벅(buck) 컨버터로 구별될 수 있다. 부스트 컨버터는 입력 DC 전원을 승압하여 출력하는 컨버터이고, 벅 컨버터는 입력 DC 전원을 강압하여 출력하는 컨버터일 수 있다.
도 2를 참조하면, 본 개시의 일 실시예에 따른 패스 회로를 포함하는 저장 장치(1000)에서, 충전 회로(100)는 벅 컨버터(100a)로 구성되고, 벅 컨버터(100a)는 스위치(110), 인덕터(120), 다이오드(130) 및 커패시터(140)를 포함할 수 있다. 커패시터(140)는 도시된 바와 같이 벅 컨버터(100a)에 포함될 수도 있다. 그러나 커패시터(140)는 충전의 대상인 보조 전원 장치(200)의 일부로 취급될 수도 있다.
도 2에 따르면, 벅 컨버터(100a)의 스위치(110)가 닫히면, 전원(101)으로부터 전압이 인덕터(120)에 제공됨으로써 인덕터(120)에 흐르는 전류는 증가하게 되고, 이로 인해 인덕터(120)에는 에너지가 축적되며, 에너지는 출력단으로 전달되어 출력 전압(Vo), 즉 커패시터(140)의 전압이 증가한다. 이때, 다이오드(130)는 역방향 바이어스되어 다이오드(130)로는 전류가 흐르지 않을 수 있다.
스위치(110)가 열리면, 인덕터(120), 다이오드(130), 및 커패시터(140)를 포함하는 폐회로가 형성될 수 있다. 이때, 인덕터(120)에 흐르는 전류는 폐회로를 통하여 흘러 서서히 감소하게 되므로 출력 전압(Vo), 즉 커패시터(140)의 전압이 감소하게 될 수 있다. 이는 커패시터(140)의 자연 방전이라고 해석할 수 있다. 한편, 스위치(110)를 여닫는 비율에 따라 출력 전압(Vo)의 평균 전압이 제어될 수 있다. 또한, 스위치(110)를 닫았을 때, 최대 출력 전압에 도달할 수 있고, 출력 전압은 입력 전압보다 같거나 작을 수 있다. 스위치(110)는 제어가 용이한 FET(Field Effect Transistor)으로 구성될 수도 있으나, 이에 한정되지는 않는다.
도 3에 따르면, 벅 컨버터(100b)는 한 쌍의 스위치(110a, 110b), 인덕터(120), 및 커패시터(140)를 포함하여 구성될 수 있다. 여기서, 한 쌍의 스위치(110a, 110b)는 도시된 바와 같이 동일한 n형 FET으로 구성될 수 있다. 그러나 그에 한정되는 것은 아니다. 예컨대, 한 쌍의 스위치(110a, 110b)는 n형 FET과 p형 FET으로 구성되거나, 동일한 p형 FET로 구성될 수 있고, n형 FET과 p형 FET이 조합된 경우에는 동일한 PWM(Pulse Width Modulation) 신호가 한 쌍의 스위치(110a, 110b)에 입력될 수 있다.
본 개시의 일 실시예에 따른 벅 컨버터(100b)는 각 스위치(110a, 110b)의 온/오프(On/Off) 상태에 따라 두 가지 모드로 동작할 수 있다.
예를 들어, 제1 모드는 제1 스위치(110a)가 온 되고, 제2 스위치(110b)가 오프 될 때의 동작 모드로서, 전원(101)으로부터 전압이 인덕터(120)에 인가됨에 따라 인덕터(120)에 흐르는 전류는 증가하게 되고, 이로 인해 인덕터(120)에는 에너지가 축적됨과 함께, 에너지는 출력단으로 전달되어 출력 전압(Vo), 즉 커패시터(140)의 전압이 증가할 수 있다.
예를 들어, 제2 모드는 제1 스위치(110a)가 오프 되고 제2 스위치(110b)가 온 될 때의 동작 모드로서, 인덕터(120) 및 커패시터(140)를 포함하는 폐회로가 형성될 수 있다. 이때, 인덕터(120)에 흐르는 전류는 제1 스위치(110a)가 다음 주기에서 온 될 때까지 폐회로를 통하여 흘러 서서히 감소하게 되므로 출력 전압(Vo)이 감소할 수 있다.
본 개시의 일 실시예에 따르면, 충전 회로(100)는 제어 회로(400a)에 의해 제어될 수 있다.
제어 회로(400a)는 감지된 출력 전압(Vo)이 낮으면 제1 스위치(110a)의 도통 시간을 늘리고 제2 스위치(110b)의 도통 시간을 줄여 출력 전압(Vo)을 증가시킬 수 있다. 또한, 감지된 출력 전압(Vo)이 높으면 제어 회로(400)는 제1 스위치(110a)의 도통 시간을 줄이고 제2 스위치(110b)의 도통 시간을 늘려 출력 전압(Vo)을 감소시킬 수 있다. 예컨대, 제어 회로(400a)는 출력 전압(Vo)에 따라 각 스위치(110a, 110b)로 출력되는 PWM 신호의 듀티 비(duty ratio)를 조정함으로써, 커패시터(140)에 일정 범위의 전압이 유지되도록 할 수 있다. 제어 회로에 대하여는 도 9에서 보다 상세히 설명한다.
도 4a 및 4b는 도 1의 패스 회로를 포함하는 저장 장치의 보조 전원 장치의 다른 구조를 보여주는 회로도들이다. 이해의 편의를 위해, 도 1을 함께 참조하여 설명한다.
도 4a를 참조하면, 본 실시예의 패스 회로를 포함하는 저장 장치(1000)에서, 보조 전원 장치(200a)는 복수의 커패시터(210)가 직렬 연결되어 구성될 수 있다. 일반적으로, 커패시터(210)를 직렬 연결하게 되면 전체 커패시터의 전압이 증가할 수 있다. 따라서, 작은 용량의 커패시터들을 직렬 연결함으로써, 높은 전압의 보조 전원 장치를 구현할 수 있다. 한편, 커패시터(210)를 병렬 연결하게 되면 전체 커패시터의 용량이 증가하고, 그에 따라 저장될 수 있는 전하량이 증가할 수 있다.
커패시터(210)의 물리적 특성상, 복수의 커패시터 각각에는 각각의 절연 저항이 존재할 수 있다. 복수의 커패시터(210)마다, 절연 저항은 커패시터와 병렬로 존재하여 누설 전류가 흐르는 패스로서 기능할 수 있다. 도 4a를 참조하면, 복수의 커패시터(210) 각각에 생성되는 복수의 절연 저항은, 하나의 등가 절연 저항(230a)으로 표현될 수 있다.
보조 전원 장치(200a)에 포함된 커패시터(210)에서 발생한 누설 전류는 등가 절연 저항(230a)을 통해 흐를 수 있다. 도 4a와 도 1를 함께 참조하면, 등가 절연 저항(230a)은 제1 패스로 표현될 수 있다.
도 4b를 참조하면, 본 실시예의 패스 회로를 포함하는 저장 장치(1000)에서, 보조 전원 장치(200b)는 복수의 커패시터(210)가 병렬 연결되어 구성될 수 있다. 병렬 연결된 복수의 커패시터(210)들은 보조 전원 장치(200b)의 충전 전하 용량을 증가시킬 수 있다. 전술한 바와 같이, 커패시터(210)의 물리적 특성상 복수의 커패시터 각각에는 각각의 절연 저항이 존재할 수 있다. 복수의 커패시터(210)마다, 절연 저항은 커패시터와 병렬로 존재하여 누설 전류가 흐르는 패스로서 기능할 수 있다. 도 4b를 참조하면, 복수의 커패시터(210) 각각에 생성되는 복수의 절연 저항은, 하나의 등가 절연 저항(230b)으로 표현될 수 있다. 예를 들어, 하나의 등가 절연 저항치은 복수의 커패시터 각각에 존재하는 절연 저항치의 조화 평균일 수 있다.
보조 전원 장치(200b)에 포함된 커패시터(210)에서 발생한 누설 전류는 등가 절연 저항(230b)을 통해 흐를 수 있다. 도 4b와 도 1를 함께 참조하면, 등가 절연 저항(230b)은 제1 패스로 표현될 수 있다.
도면에 도시되지는 않았지만, 본 실시예의 패스 회로를 포함하는 저장 장치(1000)에서, 보조 전원 장치(200b)는 다수의 커패시터(210)가 직렬 및 병렬로 혼합 연결되어 구성될 수 있다. 전술한 바와 같이, 커패시터를 직렬로 연결하여 전체 커패시터의 전압을 증가시킬 수 있고, 또한, 커패시터를 병렬로 연결하여 전체 커패시터의 용량을 증가시킬 수 있다. 본 개시의 일 실시예에 따른 패스 회로(310)를 포함하는 저장 장치(1000)에서는, 다수의 커패시터(210)를 직렬 및 병렬로 혼합 연결함으로써, 전체 커패시터의 전압 및 용량을 증가시킬 수 있다.
도 5a, 5b 및 5c에는 본 개시의 일 실시예에 따른 보조 전원 장치(200)의 제1 패스와 패스 회로(310)의 제2 패스가 도시되어 있다. 제1 및 제2 패스는 커패시터(210)의 물리적 특성에 의해 발생한 누설 전류가 흐르는 패스일 수 있다. 패스 회로(310)의 제2 패스에는 저항이 구비되어 있을 수 있다. 제1 패스와 제2 패스는 병렬로 연결되어 있기 때문에, 제1 패스와 제2 패스 상부의 공통 노드에 충전 회로(100)로부터 전압이 인가되면, 커패시터(210)의 누설 전류가 제1 패스 및 제2 패스를 통해 흐를 수 있다.
도 5a를 참조하면, 본 개시의 일 실시예에 따른 보조 전원 장치(300a)의 제1 패스와 패스 회로(310)의 제2 패스가 도시되어 있다. 일 실시예에 따르면, 제2 패스를 통하여 흐르는 전류치는 제1 패스를 통하여 흐르는 전류치보다 클 수 있다. 다시 말해, 제2 패스에 구비된 저항(311)은 제1 패스에 구비된 절연 저항(230)보다 작을 수 있다. 예를 들어, 제2 패스를 통하여 흐르는 전류치는 1㎃일 수 있고, 제1 패스를 통하여 흐르는 전류치는 10㎂로서, 제1 패스에 흐르는 전류치는 제2 패스에 흐르는 전류치에 비해 1%의 비율을 가질 수 있다. 다만, 본 예시는 일 실시예를 설명하기 위한 하나의 수치일 뿐, 이에 한정되지 않는다.
도 5a를 참조하면, 패스 회로(310)의 제2 패스에 저항(311)이 구비됨으로써, 커패시터에 흐르는 누설 전류는 조절될 수 있다. 커패시터의 수명, 사용 환경의 온도 및 습도에 의해 커패시터의 누설 전류치는 가변될 수 있는데, 커패시터에 흐르는 누설 전류가 패스 회로(310)에 의해 나뉘어져 흐르기 때문에, 보조 전원 장치의 전압을 측정할 때 간섭 요인이 되는 제1 패스에 흐르는 누설 전류의 변동은 억제될 수 있다. 다시 말해, 커패시터의 방전 전류의 총량은 일정하게 유지되되, 제1 패스를 통하는 누설 전류는, 커패시터의 특성 변화에도 불구하고 변동이 크지 않게 유지되어, 커패시터의 불량 여부를 측정할 때의 정확성이 향상될 수 있다.
도면에 도시되지는 않았지만, 도 5a에 도시된 저항(311)은 가변 저항일 수도 있다. 가변 저항은 커패시터(210)의 변동에 대응하여 유동적으로 조절될 수 있고, 따라서 제1 및 2 패스에 흐르는 전류치도 가변적으로 조절될 수 있다. 가변 저항은 필요에 따라 0으로 조절될 수도 있다.
도 5b를 참조하면, 본 개시의 일 실시예에 따른 보조 전원 장치(300b)의 제1 패스와 패스 회로(310)의 제2 패스가 도시되어 있다. 일 실시예에 따르면, 패스 회로(310)의 제2 패스에는 전류원(313)이 구비될 수도 있다. 다시 말해, 제2 패스를 통하여 흐르는 전류치는 제1 패스를 통하여 흐르는 전류치보다 클 수 있다. 전류원은 제1 패스에 구비된 절연 저항(230)에 따라 가변적으로 미리 설정 될 수 있다. 예를 들어, 제1 패스를 통하여 흐르는 전류치는 10㎂이고, 전류원(313)에 일정하게 흐르도록 미리 설정된 전류치는 1㎃일 수 있다. 다시 말해, 전류원(313)은 제1 패스를 통하여 흐르는 전류치보다 100배 높은 전류가 흐르도록 미리 설정될 수 있다. 다만, 본 예시는 일 실시예를 설명하기 위한 하나의 수치일 뿐, 이에 한정되지 않는다.
제2 패스가 구비한 전류원(313)은, 보조 전원 장치의 전압을 측정할 때 간섭 요인이 되는 제1 패스에 흐르는 누설 전류의 변동을 억제하기 위해 존재할 수 있음은 도 5a에서 설명한 바와 같다.
도 5c를 참조하면, 본 개시의 일 실시예에 따른 보조 전원 장치(300c)의 제1 패스와 패스 회로(310)의 제2 패스가 도시되어 있다. 일 실시예에 따르면, 제2 패스에는 전압 분배기(315)가 포함될 수 있다.
도 5c를 참조하면, 전압 분배기(315)는 직렬로 연결된 제1 저항과 제2 저항, 및 커패시터(210)에 인가되는 전압을 일정하게 유지하기 위해 제1 저항과 제2 저항이 연결된 노드에 인가된 전압을 충전 회로에 피드백 하는 회로일 수 있다. 즉, 전압 분배기(315)는 전압 조정기(Voltage Regulator)의 피드백을 제공하기 위한 회로로서 기능할 수 있다.
전압 분배기(315)의 제1 저항과 제2 저항이 연결된 노드에 인가된 전압이 충전 회로(100)에 피드백 됨으로써, 커패시터(210)에 인가하는 전압은 일정하게 유지될 수 있다. 다시 말해, 전압 분배기(315)에 의해, 충전 회로(100)에 의해 생성된 입력 저항이 변동되거나, 커패시터(210)의 누설 전류 특성이 변화하더라도, 커패시터에 인가되는 전압은 일정하게 유지될 수 있다.
도 1, 2 및 5c를 함께 참조하면, 커패시터 인가 전압(Vo)이 외부 환경의 변동에도 불구하고 일정하게 유지되면, 상태 판별 회로(300)가 측정하는 커패시터 인가 전압(Vo)은 보다 정확한 값일 수 있고, 따라서 커패시터(210)의 불량 여부가 보다 정확히 판별될 수 있다.
도면에 도시되지는 않았지만, 누설 전류가 흐르는 패스인 제2 패스 외에도, 누설 전류가 흐르는 복수의 패스가 추가적으로 존재할 수 있다. 예를 들어, 제2 패스와 병렬로 연결된 제3 패스가 존재할 수 있고, 제3 패스에는 도 5a 내지 5c에서 예시한 저항, 전류원 및 전압 분배기 등이 누설 전류가 흐르는 통로로서 구비되어 있을 수 있다.
도 6은 본 개시의 일 실시예에 따라 보조 전원 장치가 정상일 때, 보조 전원 장치의 전압과 충전 회로의 스위칭을 시간에 따라 도시한 그래프이다. x 축은 시간을 나타내고 y 축은 전압을 나타내며, 단위는 임의 단위일 수 있다. 한편, y 축 상의 A는 충전 회로(100)에 의한 충전이 완료, 즉 방전이 시작될 때의 보조 전원 장치(200)의 제1 전압이고, B는 충전 회로(100)에 의한 충전이 시작될 때의 보조 전원 장치(200)의 제2 전압일 수 있다. 이해의 편의를 위해, 도 1을 함께 참조하여 설명한다.
도 6을 참조하면, 본 개시의 일 실시예에 따른 패스 회로(310)를 포함하는 저장 장치(1000)에서, 상태 판별 회로(300)는 충전 회로(100)의 출력 전압, 또는 보조 전원 장치(200)의 전압을 측정할 수 있다. 구체적으로, 상태 판별 회로(300)는 커패시터(210)의 방전이 시작될 때의 제1 전압(A)과, 충전이 시작될 때의 제2 전압(B)을 검출할 수 있다.
충전 회로(100)는 보조 전원 장치(200)의 전압 레벨에 따라 자동으로 충전 동작을 수행할 수 있다. 다시 말해, 충전 회로(100)는 미리 설정된 전압 조건에 기초하여 보조 전원 장치(200)에 대한 충전 동작을 수행할 수 있다. 예를 들어, 보조 전원 장치(200)의 제1 전압이 방전 시작 전압으로 설정되고, 보조 전원 장치(200)의 제2 전압이 충전 시작 전압으로 설정된 경우, 보조 전원 장치(200)가 자연 방전을 하여 제2 전압에 도달하게 되면 충전 회로(100)는 보조 전원 장치(200)에 대한 충전 동작을 개시한다. 이후 충전 회로(100)의 충전 동작을 통해 보조 전원 장치(200)의 전압이 방전 시작 전압이자, 충전 완료 전압인 제1 전압에 도달하게 되면 충전 회로(100)는 충전 동작을 종료하게 된다. 이러한 충전 회로(100)의 충전 동작은 보조 전원 장치(200)의 상태가 정상인 경우에, 제1 전압과 제2 전압 사이에서 주기적이고 반복적으로 수행될 수 있다.
상태 판별 회로(300)가 보조 전원 장치(200)의 제1 전압과 제2 전압을 검출하면, 타이머(미도시)는 충전 회로(100)에 의한 충전 구간, 및/또는 방전 구간의 시간을 측정할 수 있다. 구체적으로, 방전 구간은 보조 전원 장치(200)의 전압이 제1 전압에서 제2 전압으로 하강하는 구간으로서, 충전 회로(100)의 DC-DC 컨버터의 FET(도 2의 110)의 온 구간에 해당할 수 있거나, 또는, 스위칭 회로의 스위치 온 상태에 해당할 수 있다. 충전 구간은 보조 전원 장치(200)의 전압이 제2 전압에서 제1 전압으로 상승하는 구간으로서, 충전 회로(100)의 DC-DC 컨버터의 FET(도 2의 110)의 오프 구간에 해당할 수 있거나, 또는, 스위칭 회로의 스위치 오프 상태에 해당할 수 있다.
타이머(미도시)에 의해 FET의 온 구간 및/또는 오프 구간의 시간이 측정되면, 상태 판별 회로(300)는 보조 전원 장치(200)의 상태가 정상인지 여부를 판단할 수 있다. 다시 말해, 보조 전원 장치(200)의 상태가 정상인 경우에, 충전 회로(100)의 충전 동작은 제1 전압과 제2 전압 사이에서 주기적이고 반복적으로 수행될 수 있다. 따라서, 충전 구간에 해당하는 FET의 온 구간의 시간과 방전 구간에 해당하는 FET의 오프 구간의 시간은 각각 일정한 값을 가질 수 있다. 결과적으로, FET의 온 구간 및/또는 FET의 오프 구간의 시간을 측정하여 각각 기준 시간으로 설정하고, 측정한 FET의 온 구간 및/또는 FET의 오프 구간의 시간을 설정된 기준 시간과 비교함으로써, 해당 보조 전원 장치(200)의 상태가 정상인지 판단할 수 있다. 기준 시간은 별도의 설정 과정 없이 미리 입력될 수도 있다.
상태 판별 회로(300)는, 측정된 FET의 온 구간 및/또는 FET의 오프 구간의 시간과 기준 시간을 비교하고, 측정 시간과 기준 시간의 차이가 설정 범위 이하인 경우에, 보조 전원 장치(200)의 상태를 정상으로 판단하고, 설정 범위를 초과하는 경우에, 보조 전원 장치(200)의 상태를 비정상으로 판단할 수 있다.
도 6을 참조하면, 보조 전원 장치(200)의 상태가 정상일 때, FET의 온 구간의 시간이 온 기준 시간(△Ton-R)에 해당하고, FET의 오프 구간의 시간이 오프 기준 시간(△Toff-R)에 해당할 수 있다. 이러한 온 기준 시간(△Ton-R)과 오프 기준 시간(△Toff-R)은 주기마다 일정하게 유지될 수 있다.
다시 말해, 만약 보조 전원 장치(200)의 상태를 모르는 경우, 상태 판별 회로(300)를 통해 측정한 충전 회로(100)의 FET의 온 구간 및/또는 오프 구간의 시간이 온 기준 시간(△Ton-R) 및/또는 오프 기준 시간(△Toff-R)과 실질적으로 동일할 때, 보조 전원 장치(200)는 정상 상태인 것으로 판단할 수 있다. 예컨대, 측정 시간과 온/오프 기준 시간의 차이에 대한 설정 범위는 ±5%일 수 있다. 그러나 설정 범위가 상기 수치에 한정되는 것은 아니다.
한편, 기준 시간은, FET의 온 구간에 대한 온 기준 시간과 FET의 오프 구간에 대한 오프 기준 시간을 각각 설정할 수도 있고, 어느 하나만을 설정할 수도 있다. 또한, 상태 판별 회로(300)에 의한 보조 전원 장치(200)의 상태가 정상인지 여부의 판단은, FET의 온 구간의 측정 시간과 온 기준 시간을 비교하거나, 또는 FET의 오프 구간의 측정 시간과 오프 기준 시간을 비교하여 이루어질 수 있다. 또한, FET의 온 구간의 측정 시간과 온 기준 시간의 비교, 및 FET의 오프 구간의 측정 시간과 오프 기준 시간의 비교를 함께 수행하여 이루어질 수도 있다.
도 7a 내지 7c는 본 개시의 일 실시예에 따라 보조 전원 장치가 비정상일 때, 보조 전원 장치의 전압과 충전 회로의 스위칭을 시간에 따라 도시한 그래프이다. 도 7a 및 7b는 커패시터(210)의 오픈(open) 상태를 나타내는 그래프이고, 도 7c는 커패시터의 쇼트(short) 상태를 나타내는 그래프이다.
도 7a를 참조하면, 보조 전원 장치(200)의 상태가 비정상일 때, 보조 전원 장치(200)의 전압은 제1 전압(A)과 제2 전압(B) 사이에서 주기적인 상승과 하강의 패턴에서 벗어날 수 있다. 예를 들어, 도 5b에서 굵은 직선이 시작하는 시점에서 보조 전원 장치(200)를 구성하는 커패시터들(210)의 일부에서 오픈(Open) 불량이 발생한다면, 주변 환경에 따라 자연 방전이 느려지거나 빨라질 수 있는데, 도 7a의 경우는 자연 방전이 느려지는 경우를 예시한다. 참고로, 커패시터들(210)의 오픈 불량에 의해 자연 방전이 느려지는 경우, 충전 구간의 시간은 빨라질 수 있다. 그러나 방전과 충전의 시간 관계가 그에 한정되는 것은 아니다.
자연 방전이 느려지는 경우, 보조 전원 장치(200)가 제2 전압(B)으로 하강하는 시간, 즉 FET의 오프 구간이 길어지게 된다. 따라서,상태 판별 회로(300)는 FET의 오프 구간의 시간을 제1 오픈 오프 시간(△Toff-O1)으로 측정할 수 있다. 제1 오픈 오프 시간(△Toff-O1)은 오프 기준 시간(△Toff-R)과 다를 수 있다. 예컨대, 차이에 대한 설정 범위가 5%라고 하면, 제1 오픈 오프 시간(△Toff-O1)은 오프 기준 시간(△Toff-R)보다 5%를 초과하여 길어질 수 있다. 따라서, 상태 판별 회로(300)는 보조 전원 장치(200)의 상태를 비정상 상태, 그 중 오픈 상태로 판단할 수 있다.
도 7b는 보조 전원 장치(200)의 상태가 비정상인 경우로서, 역시 커패시터들(210)의 일부에서 오픈(Open) 불량이 발생한 경우를 보여준다. 그러나 도 7a와 달리, 자연 방전이 빨라지는 경우를 보여주고 있다.
본 개시의 일 실시예에 따르면, 자연 방전이 빨라지는 경우, 보조 전원 장치(200)가 제2 전압(B)으로 하강하는 시간, 즉 FET의 오프 구간이 빨라지게 된다. 따라서, 상태 판별 회로(300)는 FET의 오프 구간의 시간을 제2 오픈 오프 시간(△Toff-O2)으로 측정할 수 있다. 제2 오픈 오프 시간(△Toff-O2)은 오프 기준 시간(△Toff-R)과 다를 수 있다. 예컨대, 차이에 대한 설정 범위가 5%라고 하면, 제2 오픈 오프 시간(△Toff-O2)은 오프 기준 시간(△Toff-R)보다 5%를 초과하여 짧아질 수 있다. 따라서, 판단부(330)는 보조 전원 장치(200)의 상태를 비정상 상태, 그 중 오픈 상태로 판단할 수 있다.
도 7c은 보조 전원 장치(200)의 상태가 비정상인 경우로서, 커패시터들(210)의 일부에서 단락(Short) 불량이 발생한 경우를 보여준다. 커패시터(210)에 단락의 불량이 발생하면, 전하들이 커패시터에 축적되지 않고 흘러 없어져 버리므로, 커패시터(210)의 전압은 계속 하강하여 결국 그라운드 상태까지 낮아질 수 있다. 한편, 도 4b에 도시된 바와 같이, 보조 전원 장치(200)가 병렬로 연결된 커패시터들(210)로 구성되는 경우, 어느 하나의 커패시터(210)에 단락 불량이 발생하게 되면 다른 커패시터들도 영향을 받아, 보조 전원 장치(200)의 전체 전압이 하강하여 그라운드 상태까지 낮아질 수 있다.
FET의 온 구간과 오프 구간의 측면에서, 커패시터(210)의 단락 불량에 대해 설명하면 다음과 같다. 예컨대, 도 7c에서 굵은 직선이 시작하는 시점에서 커패시터(210)에서 단락 불량이 발생하면, 방전은 단락된 패스를 통해 급속하게 진행될 수 있다. 따라서, FET의 오프 구간은 매우 짧아질 수 있고, 상태 판별 회로(300)는 FET의 오프 구간의 시간을 단락 오프 시간(△Toff-S)으로 측정할 수 있다. 단락 오프 시간(△Toff-S)은 오프 기준 시간(△Toff-R)과 다를 수 있다. 예컨대, 차이에 대한 설정 범위가 5%라고 하면, 단락 오프 시간(△Toff-S)은 오프 기준 시간(△Toff-R)보다 5%를 초과하여 짧아질 수 있다. 따라서, 판단부(330)는 보조 전원 장치(200)의 상태를 비정상으로 판단할 수 있다.
본 개시의 일 실시예에 따르면, 단락 오프 시간(△Toff-S)은 제2 전압(A)에서 제1 전압(B)으로 하강하는 사이의 시간을 의미한다.
보조 전원 장치(200)가 정상 상태인 경우, 보조 전원 장치(200)의 전압이 제2 전압(B)에 도달하는 순간 충전 회로(100)에 의한 충전 동작이 다시 수행되게 된다. 하지만 보조 전원 장치(200)가 비정상 상태, 그 중 쇼트 상태인 경우, 충전 회로(100)의 충전 동작에도 불구하고 보조 전원 장치(200)의 전압은 계속 하강하게 된다. 그에 따라, 충전 회로(100)의 충전 동작은 계속 유지되고, 또한 FET의 온 구간도 계속 유지될 수 있다.
상태 판별 회로(300)에 의해 보조 전원 장치(200)의 상태가 비정상으로 판단된 경우라도, 보조 전원 장치(200)의 커패시터(210)에 오픈 불량이 발생했는지 단락 불량이 발생했는지 알 수 없다. 왜냐하면, 도 7b에서와 같은 커패시터(210)의 오픈 불량의 경우에도, 제2 오픈 오프 시간(△Toff-O2)이 기준 오프 시간(△Toff-R)보다 짧을 수 있기 때문이다. 다만, 도 7a에서의 커패시터(210)의 오픈 불량과 같이, 제1 오픈 오프 시간(△Toff-O1)이 기준 오프 시간(△Toff-R)보다 긴 경우는 커패시터(210)에 오픈 불량이 발생한 것으로 판단할 수 있다.
한편, 커패시터(210)에 단락 불량이 발생한 경우, 도 7c에 도시된 바와 같이, 보조 전원 장치(200)의 전압은 제1 전압(B)을 통과하여 계속 하강할 수 있다. 따라서, 제1 전압(B)보다 낮은 제3 전압(C)을 설정하고, 상태 판별 회로(300)가 제3 전압(C)에 해당하는 보조 전원 장치(200)의 전압을 검출하게 되면, 보조 전원 장치(200)의 커패시터(210)에 단락 불량이 발생한 것으로 판단할 수 있다. 즉, 제3 전압(C)의 검출 메커니즘을 추가함으로써, 도 7b에서의 커패시터(210)의 오픈 불량과 도 5d에서의 커패시터(210)의 단락 불량을 구별할 수 있다.
도 3, 도 7a 내지 7c에 따르면, 보조 전원 장치(200)에 불량이 발생했을 때, 불량 종류에 대한 구체적인 정보를 제어 회로(400)에 전달함으로써, 제어 회로(400)를 통해 충전 회로(100)를 보다 효율적으로 제어할 수 있다. 예컨대, 커패시터(210)에 오픈 불량이 발생했을 때에, FET의 스위칭 구간을 조절하거나 입력 전압을 조절함으로써, 보조 전원 장치(200)가 최대한 정상 상태로 유지하도록 제어할 수 있다. 또한, 커패시터(210)에 단락 불량이 발생했을 때에, 충전 회로(100)의 충전 동작을 중단하도록 함으로써, 불필요한 전력 낭비를 방지할 수 있다. 더 나아가, 커패시터(210)의 불량 상태를 경고 메시지나 경호 신호를 통해 사용자에게 전달함으로써, 보조 전원 장치(200)에 대한 신속한 수리나 교체 작업 등이 이루어지도록 할 수 있다.
도 1, 도 7a 내지 7c를 참조하면, 패스 회로(310)를 포함하는 저장 장치(1000)는 보조 전원 장치(200)의 전압을 측정하여 충전 주기 또는 방전 주기를 기준 시간과 비교함으로써, 커패시터의 불량 여부를 실시간으로 판단할 수 있다. 패스 회로(310)는 커패시터(210)의 물리적 특성에 의해 존재하는 절연 저항(230)에 의해 발생하는 누설 전류가 나뉘어져 흐르는 패스를 제공한다. 따라서, 상태 판별 회로(300)는 커패시터(210)의 전압을 측정함에 있어서, 누설 전류의 영향을 억제할 수 있고, 따라서 커패시터(210)의 전압을 보다 정밀하게 측정할 수 있다. 누설 전류의 영향이 억제되면, 정상 상태인 커패시터의 총 커패시턴스의 판단 정확도는 향상되고, 따라서 보조 전원 장치(200)의 정상 여부 판단도 보다 정밀해질 수 있다.
도 8a는 본 개시의 일 실시예에 따른, 상태 판별 회로가 메인 시스템 IC(2000)에 포함되는 메모리 시스템(10000a)을 도시한 블록도이다. 도 8a에 따르면, 상태 판별 회로(300)는 충전 회로(100)와 별개의 IC에 실장될 수 있다. 상태 판별 회로(300)가 충전 회로(100) 및 보조 전원 장치(200)의 외부에 존재할 때, 충전 회로(100)의 인가 전압, 또는 보조 전원 장치(200)에서 측정된 커패시터(210)의 전압 신호는 메인 시스템 IC(2000)로 전송될 수 있고, 메인 시스템 IC(2000)에 포함된 상태 판별 회로(300)는 보조 전원 장치(200)의 정상 여부를 실시간으로 판별할 수 있다. 한편, 구체적으로 도시하지 않았지만, 충전 회로(100)와 보조 전원 장치(200)는 메인 시스템 IC(2000)와는 다른 IC 또는 다른 블록에 배치될 수 있다.
도 3 및 도 8a를 참조하면, 메인 시스템 IC(2000)는 제어 회로(400a)를 포함할 수 있다. 상태 판별 회로(300)가 메인 시스템 IC(2000)에 배치됨으로써, 보조 전원 장치(200)의 상태를 모니터링 하여, 보조 전원 장치(200)의 상태에 대한 정보를 바로 제어 회로(400)로 전달할 수 있다. 따라서, 제어 회로(400)를 통한 충전 회로(100)의 제어가 보다 신속하게 수행될 수 있다.
구체적으로, 상태 판별 회로(300)에 의해 커패시터(210)의 전압(Vo)이 낮다고 판단되면, 제어 회로(400a)는 제1 스위치(110a)의 도통 시간을 늘리고 제2 스위치(110b)의 도통 시간을 줄여 출력 전압(Vo)을 증가시킬 수 있고, 상태 판별 회로(300)에 의해 커패시터(210)의 전압(Vo)이 높다고 판단되면, 제어 회로(400a)는 제1 스위치(110a)의 도통 시간을 줄이고 제2 스위치(110b)의 도통 시간을 늘려 출력 전압(Vo)을 감소시킬 수 있음은 전술한 바와 같다.
도 8b는 본 개시의 일 실시예에 따른, 상태 판별 회로가 PLP(Power Loss Protection) IC(1500)에 포함되는 메모리 시스템(10000b)을 도시한 블록도이다. 도 8b에 따르면, 상태 판별 회로(300)는 충전 회로(100)와 동일한 PLP IC(1500)에 실장될 수 있다. PLP IC(1500)은 전력의 손실을 방지하는 기능을 할 수 있다. 상태 판별 회로(300)가 충전 회로(100) 및 보조 전원 장치(200)의 내부에 존재할 때, 충전 회로(100)의 인가 전압, 또는 보조 전원 장치(200)에서 측정된 커패시터(210)의 전압 신호는 별도의 인터페이스를 거치지 않고 상태 판별 회로(300)로 출력될 수 있고, PLP IC(1500)에 포함된 상태 판별 회로(300)는 보조 전원 장치(200)의 정상 여부를 실시간으로 판별할 수 있다.
도 8b를 참조하면, PLP IC(1500)는 상태 판별 회로(300)에서 측정된 보조 전원 장치(200)의 정상 여부를 메인 시스템 IC(2000)에 인터럽트 방식으로 전달할 수 있다. 인터럽트 신호는 보조 전원 장치(200)의 상태에 따라 정상, 오픈, 및 쇼트 상태를 메인 시스템 IC(2000)에 전달할 수 있다.
도 9a는 본 개시의 일 실시예에 따른, 상태 판별 회로가 PLP 블록에 포함되는 메모리 시스템을 도시한 블록도이고, 도 9b는 상태 판별 회로가 메인 시스템 IC에 포함되는 메모리 시스템을 도시한 블록도이다.
도 9a 및 9b를 참조하면, 메모리 시스템(10000)은 PLP 블록(1500), 파워 블록(2500) 및 메인 시스템 블록(2000)을 포함할 수 있다.
PLP 블록(1500)은 메인 시스템 블록(2000)으로 공급되는 전력의 손실을 방지하는 기능을 할 수 있다. 예를 들어, PLP 블록(1500)은 충전 회로(100)와 보조 전원 장치(200)를 포함할 수 있다.
파워 블록(2500)은 PLP 블록(1500)을 통해 공급된 전력을 메인 시스템 블록(2000)에 공급하는 기능을 할 수 있다. 파워 블록(2500)은 예컨대, 메인 시스템 블록(2000)의 전원 입출력 단자들에 해당할 수 있다.
메인 시스템 블록(2000)은 제어 회로(400), 제1 메모리 칩(2100), 및 제2 메모리 칩(2200)을 포함할 수 있다. 제1 메모리 칩(2100)과 제2 메모리 칩(2200) 중 어느 하나는 캐시 메모리이고 나머지 하나는 주메모리일 수 있다.
제어 회로(400)는 충전 회로(100)를 제어할 수 있다. 구체적으로, 제어 회로(400)는 보조 전원 장치(200)에 불량이 발생한 경우에, 충전 회로(100)의 충전 조건을 변경하여, 보조 전원 장치(200)의 상태가 가능한 정상에 가깝게 유지시킬 수 있다. 또한, 제어 회로(400)는 보조 전원 장치(200)에 불량이 발생한 경우에, 전력 공급 대상이 되는 전자 시스템, 예컨대 메모리 시스템에서의 메모리 쓰기 동작 모드를 변경하여 데이터가 실시간으로 주메모리에 저장되도록 할 수도 있다.
나아가, 제어 회로(400)는 보조 전원 장치(200)에 불량이 발생한 경우에, 경고 신호 등을 발생시켜 사용자에 알림으로써, 사용자가 보조 전원 장치(200)를 수리하거나 교체할 수 있도록 할 수 있다.
주메모리에 해당하는 칩은 다중 적층 구조를 가질 수 있다. 한편, 주메모리의 종류에 따라, 메모리 시스템(10000)은 SSD(Solid State Drive) 모듈, DRAM 모듈, 및 플래시(flash) 모듈 중 어느 하나에 해당할 수 있다. 한편, SSD 모듈의 경우는 DRAM이 캐시 메모리로서 사용되고 NAND가 주메모리로 사용될 수 있다.
본 개시의 일 실시예의 패스 회로를 포함하는 저장 장치(1000)를 포함하는 메모리 시스템(10000)에서, 보조 전원 장치는, 비교적 높은 백업 에너지(backup energy)를 사용하는 전자 장치, 예컨대 메모리 모듈에 채용될 수 있다. 그에 따라, 보조 전원 장치는 다수의 커패시터가 병렬 연결된 구조를 가지고 높은 커패시터 용량을 가질 수 있다. 예컨대, 보조 전원 장치는 수백 ㎌ 내지 수 mF 정도의 높은 커패시터 용량을 가질 수 있다. 구체적으로, 보조 전원 장치는 10mJ 이상의 백업 에너지를 사용하는 SSD 모듈에 채용되고, 그에 따라, 본 실시예의 패스 회로를 포함하는 저장 장치(1000)는 SSD 모듈에 포함되어 보조 전원 장치를 모니터링 할 수 있다. 보조 전원 장치가 채용되는 전자 장치에는 SSD 모듈에 한정되지 않는다.
도 9a에 따르면, 본 개시의 일 실시예에 따른 메모리 시스템(10000c)은 PLP 블럭(1500)에 상태 판별 회로(300)를 포함할 수 있다. 본 개시의 일 실시예에 따르면, 커패시터(210)의 전압 신호는 별도의 인터페이스를 거치지 않고 상태 판별 회로(300)로 즉각 전달될 수 있고, 상태 판별 회로(300)에서 측정된 보조 전원 장치(200)의 정상 여부는 메인 시스템 IC(2000)에 인터럽트 방식으로 전달될 있음은 도 8b에서 설명한 바와 유사하다.
도 9b에 따르면, 본 개시의 일 실시예에 따른 메모리 시스템(10000d)은 메인 시스템 블럭(2000)에 상태 판별 회로(300)를 포함할 수 있다. 본 개시의 일 실시예에 따르면, 메모리 시스템(10000b)은 상태 판별 회로(300)가 메인 시스템 IC(2000)에 배치됨으로써, 보조 전원 장치(200)의 상태를 모니터링 하여, 보조 전원 장치(200)의 상태에 대한 정보를 바로 제어 회로(400)로 전달할 수 있고, 따라서, 제어 회로(400)를 통한 충전 회로(100)의 제어가 보다 신속하게 수행될 도 8a에서 설명한 바와 유사하다.
도 10a 및 10b는 본 개시의 일 실시예에 따른 메모리 시스템에서 전력이 공급되는 과정을 도시하는 개념도이다. 도 10a 및 10b에는 설명의 편의를 위해, 상태 판별 회로(300)가 PLP 블럭(1500)에 포함된 것으로 표현되었지만, 본 예시에 한정되지 않고, 메인 시스템 블럭(2000)에 포함될 수도 있다.
도 10a 및 10b를 참조하면, 외부 전원(Ext)에 이상이 없는 경우에, 도 10a의 굵은 화살표로 도시된 바와 같이, 외부 전원(Ext)으로부터 전력이 PLP 블록(1500)과 파워 블록(2500)을 거쳐 메인 시스템 블록(2000)으로 공급될 수 있다. 또한, 외부 전원(Ext)으로부터 전력은 PLP 블록(1500) 내의 충전 회로(100)로 공급되어, 충전 회로(100)에 의한 보조 전원 장치(200)로의 주기적이고 반복적인 충전 동작이 수행될 수 있다.
한편, 외부 전원(Ext)의 이상으로 인해, SPO 상황이 발생하면, 도 8b의 굵은 화살표로 도시된 바와 같이, 보조 전원 장치(200)로부터 전력이 PLP 블록(1500)과 파워 블록(2500)을 거쳐 메인 시스템 블록(2000)으로 공급될 수 있다. 그에 따라, SPO 상황에서 메인 시스템 블록(2000)이 보조 전원 장치(200)의 전력을 이용하여 동작을 계속 수행함으로써, 데이터 손실이 방지될 수 있다.
도 11 내지 13은 보조 전원 장치의 상태를 판단하는 저장 장치의 동작 방법을 도시하는 흐름도이다.
도 1, 및 도 11을 함께 참조하면, 보조 전원 장치(200)의 상태를 판단하는 저장 장치(1000)의 동작 방법이 흐름도로서 개괄적으로 표현되었다.
충전 회로(100)가 전원을 공급하면, 보조 전원 장치는 충전된다(S110).
그 후, 보조 전원 장치(200)의 충/방전이 주기적으로 이루어질 때, 상태 판별 회로(300)는 커패시터 전압을 측정한다(S120).
그 후, 상태 판별 회로(300)는 제1 전압(A)과 제2 전압(B)을 측정하고, 시간에 따른 스위칭 회로의 온/오프 여부에 기초하여, 보조 전원 장치의 정상 여부를 판단한다(S130).
도 1, 및 도 12를 함께 참조하면, 보조 전원 장치(200)의 상태를 판단하는 저장 장치(1000)의 동작 방법 중 보조 전원 장치의 충전 단계(S110)가 흐름도로서 보다 구체적으로 표현되었다.
보조 전원 장치의 충전 단계(S110)에 있어서, 충전 회로(100)는 보조 전원 장치(200)의 커패시터에 전압을 인가한다(S111).
그 후, 커패시터의 물리적 특성에 기인한 누설 전류는 상태 판별 회로(300)의 제2 패스에 의해 나뉘어저 흐르고, 따라서 커패시터의 총 누설 전류는 조절된다(S112).
그 후, 커패시터의 누설 전류가 조절된 결과, 커패시터의 전압은 누설 전류의 영향을 받지 아니하고, 보다 정밀하게 측정될수 있다(S113).
도 1, 도6, 도 7a 내지 7c, 및 도 13을 함께 참조하면, 보조 전원 장치(200)의 상태를 판단하는 저장 장치(1000)의 동작 방법이 커패시터의 상태에 따라 보다 구체적으로 표현되었다.
보조 전원 장치의 충전 단계(S110)에 있어서, 상태 판별 회로(300)는 제1 전압(A)을 검출할 수 있다(S122).
그 후, 상태 판별 회로(300)는 제2 전압(B)을 검출할 수 있다(S124).
그 후, 상태 판별 회로는 FET의 온/오프 구간의 시간을 측정할 수 있다(S126).
그 후, 상태 판별 회로는 측정된 FET의 온/오프 구간의 시간을 기준 시간과 비교한다(S131).
만약, 측정된 FET의 온/오프 구간의 시간이 기준 시간과 미리 정해진 오차 범위 내라면, 상태 판별 회로(300)는 보조 전원 장치(200)가 정상 상태라고 판단한다(S132).
만약, 측정된 FET의 온/오프 구간의 시간이 기준 시간과 미리 정해진 오차 범위 밖이라면, 커패시터 전압(Vc)이 제1 전압과 제2 전압 사이에 있는지 판단한다(S133).
만약, 커패시터 전압(Vc)이 제1 전압과 제2 전압 사이를 벗어났다면, 상태 판별 회로(300)는 보조 전원 장치(200)가 단락 상태라고 판단한다(S134).
만약, 커패시터 전압(Vc)이 제1 전압과 제2 전압 사이라면, 상태 판별 회로(300)는 보조 전원 장치(200)가 오픈 상태라고 판단한다(S136).
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 적어도 하나의 커패시터를 포함하는 보조 전원 장치;
    상기 보조 전원 장치와 연결되어 온/오프되는 스위치 회로가 구비되고, 상기 보조 전원 장치에 전력을 공급하는 충전 회로;
    상기 커패시터의 전압을 측정하고, 상기 측정된 전압의 변동 시간을 기준 시간과 비교하여 상기 커패시터의 불량 여부를 판단하는 상태 판별 회로를 포함하고,
    상기 상태 판별 회로는 상기 커패시터와 병렬로 연결되어, 상기 커패시터의 누설 전류가 흐르는 제1 패스(path)보다 임계값만큼 더 작은 저항치를 갖는 제2 패스를 형성하도록 구성된 패스 회로를 포함하는 것을 특징으로 하는 저장 장치.
  2. 제1항에 있어서,
    상기 충전 회로는 DC-DC 컨버터를 포함하는 것을 특징으로 하는 저장 장치.
  3. 제1항에 있어서,
    상기 상태 판별 회로는,
    상기 커패시터 전압이 제1 전압과 상기 제1 전압보다 낮은 제2 전압 사이에서 주기적으로 상승 및 하강을 반복할 때, 보조 전원 장치의 상태를 정상 상태로 판단하고,
    상기 커패시터의 전압이 상기 제1 전압과 상기 제2 전압 사이를 벗어나거나, 비주기적으로 상승 및 하강을 반복할 때, 보조 전원 장치의 상태를 비정상 상태로 판단하는 것을 특징으로 하는 저장 장치.
  4. 제3항에 있어서,
    상기 상태 판별 회로는,
    상기 커패시터 전압이 상기 제1 전압과 상기 제2 전압 사이에서 비주기적으로 상승 및 하강을 반복할 때, 상기 스위치가 오프되는 구간의 시간이 미리 설정된 제1 주기보다 작은 경우 상기 비정상 상태를 오픈(open) 상태로 판단하는 것을 특징으로 하는 저장 장치.
  5. 제3항에 있어서,
    상기 상태 판별 회로는,
    상기 커패시터 전압이 상기 제2 전압보다 낮은 제3 전압 이하로 측정되는 경우 상기 비정상 상태를 쇼트(short) 상태로 판단하는 것을 특징으로 하는 저장 장치.
  6. 제1항에 있어서,
    상기 제2 패스는 적어도 하나의 전류원을 포함하는 것을 특징으로 하는 저장 장치.
  7. 제1항에 있어서,
    상기 패스 회로는 제1 저항을 포함하고,
    상기 제1 패스에 흐르는 전류는 상기 제2 패스에 흐르는 전류보다 작은 것을 특징으로 하는 저장 장치.
  8. 제1항에 있어서,
    상기 제2 패스는 가변 저항을 포함하고,
    상기 가변 저항은 상기 커패시터의 누설 전류로 인한 절연 저항의 변화에 따라 가변적으로 조절되는 것을 특징으로 하는 저장 장치.
  9. 제1항에 있어서,
    상기 패스 회로는,
    상기 제2 패스를 형성하도록 직렬로 연결된 제1 저항 및 제2 저항을 포함하고, 상기 커패시터에 인가되는 전압을 일정하게 유지하기 위해 제1 저항과 제2 저항이 연결된 노드를 통해 소정의 전압을 상기 충전 회로에 피드백하는 것을 포함하는 저장 장치.
  10. 제1항에 있어서,
    상기 상태 판별 회로는 상기 제1 패스 및 상기 제2 패스 외에도, 상기 누설 전류가 흐르는 경로인 제3 패스를 더 포함하는 것을 특징으로 하는 저장 장치.
  11. 제1항에 있어서,
    상기 보조 전원 장치는 복수의 커패시터를 포함하고,
    상기 복수의 커패시터는 직렬, 병렬, 직병렬 혼합 중 적어도 하나의 방식으로 연결되는 것을 특징으로 하는 저장 장치.
  12. 병렬로 연결된 복수의 커패시터를 구비한 보조 전원 장치;
    FET(Field Effect Transistor)를 스위칭 소자로서 구비하고, 상기 보조 전원 장치로 전력을 공급하는 DC-DC 컨버터를 포함하는 충전 회로; 및
    상기 FET의 오프 구간의 시간을 측정하고, 기준 시간과 비교하여 상기 보조 전원 장치의 상태를 판단하는 상태 판별 회로를 포함하고,
    상기 상태 판별 회로는 상기 커패시터와 병렬로 연결되어, 상기 커패시터의 누설 전류가 흐르는 제1 패스(path)보다 임계값만큼 더 작은 저항치를 갖는 제2 패스를 형성하도록 구성된 패스 회로를 포함하는 것을 특징으로 하는 저장 장치.
  13. 제12항에 있어서,
    상기 충전 회로는 상기 커패시터에 전압을 인가하고,
    상기 상태 판별 회로는 상기 커패시터의 충/방전 구간 전압을 측정하고, 충/방전 구간 시간을 상기 기준 시간과 비교하여 상기 커패시터의 불량 여부를 판단하는 것을 특징으로 하는 저장 장치.
  14. 제13항에 있어서,
    상기 상태 판별 회로는,
    상기 커패시터의 전압이 제1 전압과 상기 제1 전압보다 낮은 제2 전압 사이에서 주기적으로 상승 및 하강을 반복할 때, 보조 전원 장치의 상태를 정상 상태로 판단하고,
    상기 커패시터의 전압이 제1 전압과 상기 제1 전압보다 낮은 제2 전압 사이에서 비주기적으로 상승 및 하강을 반복할 때, 상기 FET의 오프 구간의 시간이 미리 설정된 제1 주기보다 작은 경우 상기 보조 전원 장치의 상태를 오픈(oepn) 상태로 판단하고,
    상기 커패시터의 전압이 상기 제2 전압보다 낮은 제3 전압 이하로 측정되는 경우 상기 보조 전원 장치의 상태를 쇼트(short) 상태로 판단하는 저장 장치.
  15. 제12항에 있어서,
    상기 제2 패스는 적어도 하나의 전류원을 포함하는 것을 특징으로 하는 저장 장치.
  16. 제12항에 있어서,
    상기 패스 회로는,
    상기 제2 패스를 형성하도록 직렬로 연결된 제1 저항 및 제2 저항을 포함하고, 상기 커패시터에 인가되는 전압을 일정하게 유지하기 위해 제1 저항과 제2 저항이 연결된 노드를 통해 소정의 전압을 상기 충전 회로에 피드백하는 것을 포함하는 저장 장치.
  17. 적어도 하나의 커패시터를 포함하는 보조 전원 장치, 및 상기 보조 전원 장치와 연결되어 온/오프되는 스위치 회로가 구비되고, 상기 보조 전원 장치에 전력을 공급하는 충전 회로를 포함하는 PLP 블록;
    제어 회로, 및 적어도 하나의 메모리 칩을 구비한 메인 시스템 블록; 및
    상기 PLP 블록과 메인 시스템 블록 사이에 배치되어, 상기 메인 시스템 블록으로 전력을 공급하는 파워 블록을 포함하고,
    상기 PLP 블록은,
    상기 커패시터의 전압을 측정하고, 상기 측정된 전압의 변동 시간을 기준 시간과 비교하여 상기 커패시터의 불량 여부를 판단하는 상태 판별 회로를 포함하고,
    상기 상태 판별 회로는,
    상기 커패시터와 병렬로 연결되어, 상기 커패시터의 누설 전류가 흐르는 제1 패스(path)보다 임계값만큼 더 작은 저항치를 갖는 제2 패스를 형성하도록 구성된 패스 회로를 포함하는 메모리 시스템.
  18. 제17항에 있어서,
    상기 충전 회로는 상기 커패시터에 전압을 인가하고,
    상기 상태 판별 회로는 상기 커패시터의 충/방전 구간 전압을 측정하고, 충/방전 구간 시간을 상기 기준 시간과 비교하여 상기 커패시터의 불량 여부를 판단하는 것을 특징으로 하는 메모리 시스템.
  19. 제18항에 있어서,
    상기 제2 패스는 적어도 하나의 전류원을 포함하고,
    상기 전류원은 상기 보조 전원 장치와 함께 상기 PLP 블록에 실장되는 것을 특징으로 하는 메모리 시스템.
  20. 제18항에 있어서,
    상기 패스 회로는,
    상기 제2 패스를 형성하도록 직렬로 연결된 제1 저항 및 제2 저항을 포함하고, 상기 커패시터에 인가되는 전압을 일정하게 유지하기 위해 제1 저항과 제2 저항이 연결된 노드를 통해 소정의 전압을 상기 충전 회로에 피드백하는 것을 포함하는 메모리 시스템.
KR1020190111567A 2019-09-09 2019-09-09 패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템 KR20210030079A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020190111567A KR20210030079A (ko) 2019-09-09 2019-09-09 패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템
US16/877,752 US11295785B2 (en) 2019-09-09 2020-05-19 Memory system storage device including path circuit in parallel with auxiliary power device
CN202010919593.7A CN112562754A (zh) 2019-09-09 2020-09-04 存储装置、存储器装置和存储器系统
US17/694,946 US11854645B2 (en) 2019-09-09 2022-03-15 Memory system storage device with power loss protection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190111567A KR20210030079A (ko) 2019-09-09 2019-09-09 패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템

Publications (1)

Publication Number Publication Date
KR20210030079A true KR20210030079A (ko) 2021-03-17

Family

ID=74851373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190111567A KR20210030079A (ko) 2019-09-09 2019-09-09 패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템

Country Status (3)

Country Link
US (2) US11295785B2 (ko)
KR (1) KR20210030079A (ko)
CN (1) CN112562754A (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210030079A (ko) * 2019-09-09 2021-03-17 삼성전자주식회사 패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템
KR20230090009A (ko) * 2021-12-14 2023-06-21 삼성전자주식회사 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227385A (ja) 1995-02-20 1996-09-03 Sony Corp メモリカード
JP3829037B2 (ja) 1999-12-22 2006-10-04 株式会社指月電機製作所 キャパシタ蓄電装置
US6798175B2 (en) * 2000-04-11 2004-09-28 Pentax Corporation Power supply circuit
JP4965855B2 (ja) 2005-12-19 2012-07-04 セイコーインスツル株式会社 バッテリー状態監視回路及びバッテリー装置
US9430011B2 (en) 2010-01-25 2016-08-30 Dell Products L.P. Systems and methods for determining the state of health of a capacitor module
JP5522012B2 (ja) 2010-12-10 2014-06-18 株式会社村田製作所 容量素子の特性測定方法および特性測定装置
US8638634B2 (en) * 2011-03-01 2014-01-28 Agiga Tech Inc. Apparatus and method to measure energy capacity of a backup power supply without compromising power delivery
KR101556283B1 (ko) 2014-03-27 2015-10-01 재단법인 한국기계전기전자시험연구원 커패시터 성능 평가 장치 및 방법
US9952268B1 (en) 2015-09-17 2018-04-24 Pdf Solutions, Inc. Method for accurate measurement of leaky capacitors using charge based capacitance measurements
KR102406667B1 (ko) 2017-11-28 2022-06-08 삼성전자주식회사 보조 전원 장치의 모니터링 장치와 방법, 및 그 장치를 포함한 메모리 시스템
KR20210030079A (ko) 2019-09-09 2021-03-17 삼성전자주식회사 패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20220199122A1 (en) 2022-06-23
US11295785B2 (en) 2022-04-05
CN112562754A (zh) 2021-03-26
US11854645B2 (en) 2023-12-26
US20210074332A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
KR102406667B1 (ko) 보조 전원 장치의 모니터링 장치와 방법, 및 그 장치를 포함한 메모리 시스템
US11854645B2 (en) Memory system storage device with power loss protection circuit
US7245469B2 (en) DC backup power supply device and method for diagnosing the same
US7656133B2 (en) Capacitor charger with a modulated current varying with an input voltage and method thereof
JP4845613B2 (ja) 電力用コンデンサ寿命診断機能付き充電装置
WO2010138948A2 (en) Buck-boost control circuit
WO2006120901A1 (ja) 電源装置
US20130271092A1 (en) Ultra-Capacitor Based Energy Storage for Appliances
JP3907065B1 (ja) 蓄電素子充放電システム
US11506741B2 (en) Method and apparatus for monitoring secondary power device, and electronic system including the apparatus
US10749363B2 (en) Semiconductor device, battery system, and battery control method
GB2543710A (en) Systems and methods for charging a battery pack
JP5304279B2 (ja) 蓄電装置
KR100995816B1 (ko) 에너지저장장치 모듈
KR101158214B1 (ko) 에너지 저장체의 전압 안정화 장치 및 그 방법
US11557910B2 (en) Power management for applications having duty-cycled high peak supply currents
KR101633800B1 (ko) Edlc 모니터링 장치
JP3824223B2 (ja) 充電装置
TWI688847B (zh) 電壓維持電路
JP7192385B2 (ja) 蓄電システム、制御装置、及び蓄電システムの制御方法
WO2024033473A1 (en) Boost converter circuits
KR20230090009A (ko) 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법
JPS6176065A (ja) スイツチング方式直流電源
JPH0258611B2 (ko)