KR20230090009A - 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법 - Google Patents

보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법 Download PDF

Info

Publication number
KR20230090009A
KR20230090009A KR1020210178878A KR20210178878A KR20230090009A KR 20230090009 A KR20230090009 A KR 20230090009A KR 1020210178878 A KR1020210178878 A KR 1020210178878A KR 20210178878 A KR20210178878 A KR 20210178878A KR 20230090009 A KR20230090009 A KR 20230090009A
Authority
KR
South Korea
Prior art keywords
power supply
power
storage device
main system
plp
Prior art date
Application number
KR1020210178878A
Other languages
English (en)
Inventor
전호진
길민성
임형택
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210178878A priority Critical patent/KR20230090009A/ko
Priority to US17/876,077 priority patent/US20230186988A1/en
Priority to EP22199711.7A priority patent/EP4207198A3/en
Priority to TW111143849A priority patent/TW202329092A/zh
Priority to CN202211452148.XA priority patent/CN116264084A/zh
Publication of KR20230090009A publication Critical patent/KR20230090009A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G11C14/0009—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell
    • G11C14/0018—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a DRAM cell whereby the nonvolatile element is an EEPROM element, e.g. a floating gate or metal-nitride-oxide-silicon [MNOS] transistor
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/30—Means for acting in the event of power-supply failure or interruption, e.g. power-supply fluctuations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/141—Battery and back-up supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Stand-By Power Supply Arrangements (AREA)
  • Power Sources (AREA)
  • Direct Current Feeding And Distribution (AREA)

Abstract

본 개시의 기술적 사상의 일측면에 따른 스토리지 장치는, 외부 전원 또는 내부 전원에 기초하여, 메인 시스템에 출력 전원을 제공하는 PLP IC(Power Loss Protection Integrated Circuit), 내부 전원을 PLP IC에 제공하는 보조 전원 장치 및 출력 전원에 기초하여 동작하고, 제1 조건 및 제2 조건 중 적어도 하나를 만족할 때 데이터를 백업하는 덤프 모드로 동작하는 메인 시스템을 포함하고, 제1 조건은, 서든 파워 오프(Sudden Power Off: SPO)가 발생하여 내부 전원에 기초하여 출력 전원이 제공되고, 서든 파워 오프의 지속 시간이 최대 필터링 시간보다 긴 경우에 만족하고, 제2 조건은, 서든 파워 오프가 발생하여 내부 전원에 기초하여 출력 전원이 제공되고, 보조 전원 장치로부터 제공되는 내부 전원의 전압 레벨이 항복 전압의 전압 레벨 보다 낮을 때 만족한다.

Description

보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법{Storage device comprising secondary power source and method of operation thereof}
본 개시의 기술적 사상은 스토리지 장치에 관한 것으로, 특히 보조적으로 스토리지 장치에 전력을 공급하는 보조 전원 장치를 포함하는 스토리지 장치, 및 그의 동작 방법에 관한 것이다.
일반적으로 메모리 장치들 및 메모리 컨트롤러를 포함하는 메모리 시스템은 외부로부터 전력을 공급받아 동작한다. 한편, 메모리 시스템이 동작하는 도중에 갑작스럽게 전력이 차단되는 서든 파워 오프(Sudden Power Off: SPO) 상황이 발생할 수 있다. 이때, 메모리 컨트롤러가 휘발성 메모리를 사용하여 데이터를 저장하기 때문에, 휘발성 메모리에 저장된 데이터가 소실되거나, 또는 메모리 장치에서 수행중인 동작(예를 들어, 소거 동작, 쓰기 동작 등)이 완료하지 못할 수 있다. 이러한 문제점을 해결하기 위하여, 메모리 시스템은 보조 전원 장치를 사용하여 수행중인 동작을 완료하고, 데이터를 백업하는 동작을 수행한다.
본 개시의 기술적 사상이 해결하려는 과제는, 외부 전원의 전압 레벨 및 내부 전원의 전압 레벨 중 적어도 어느 하나에 기초하여 덤프 모드로 동작하는 스토리지 장치를 제공하는 데에 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 실시예들에 따른 스토리지 장치는, 외부 전원 또는 내부 전원에 기초하여, 메인 시스템에 출력 전원을 제공하는 PLP IC(Power Loss Protection Integrated Circuit), 내부 전원을 PLP IC에 제공하는 보조 전원 장치 및 출력 전원에 기초하여 동작하고, 제1 조건 및 제2 조건 중 적어도 하나를 만족할 때 데이터를 백업하는 덤프 모드로 동작하는 메인 시스템을 포함하고, 제1 조건은, 서든 파워 오프(Sudden Power Off: SPO)가 발생하여 내부 전원에 기초하여 출력 전원이 제공되고, 서든 파워 오프의 지속 시간이 최대 필터링 시간보다 긴 경우에 만족하고, 제2 조건은, 서든 파워 오프가 발생하여 내부 전원에 기초하여 출력 전원이 제공되고, 보조 전원 장치로부터 제공되는 내부 전원의 전압 레벨이 항복 전압의 전압 레벨 보다 낮을 때 만족한다.
본 발명의 실시예들에 따른 보조 전원 장치를 포함하는 스토리지 장치의 동작 방법은, 외부 전원의 전압 레벨에 기초하여, 서든 파워 오프(Sudden Power Off: SPO)가 발생했는지 여부를 판단하는 단계, 서든 파워 오프가 발생한 경우, 보조 전원 장치에 저장된 전기 에너지에 기초하여 내부 전원을 공급하는 내부 전원 공급 모드로 동작하는 단계 및 제1 조건 및 제2 조건 중 적어도 하나에 기초하여 데이터를 백업하는 덤프 모드로 동작하는 단계를 포함하고, 제1 조건은, 서든 파워 오프의 지속 시간이 최대 필터링 시간보다 긴 경우에 만족하고, 제2 조건은, 내부 전원의 전압 레벨이 항복 전압의 전압 레벨 보다 낮을 때 만족한다.
본 발명의 실시예들에 따른 보조 전원 장치를 포함하는 스토리지 장치의 동작 방법은, PLP IC(Power Loss Protection Integrated Circuit)를 이용하여 외부 전원의 전압 레벨을 모니터링함으로써 외부 전원 신호를 생성하는 단계, 외부 전원 신호에 응답하여, 메인 시스템이 서든 파워 오프(Sudden Power Off: SPO)가 발생했다고 판단한 경우, PLP IC가 보조 전원 장치에 저장된 전기 에너지에 기초한 내부 전원을 메인 시스템에 공급하도록 제어하는 전원 모드 신호를 생성하는 단계, 내부 전원에 기초하여, 서든 파워 오프가 발생한 직후에도 메인 시스템이 수행하던 동작을 계속하여 수행하는 단계 및 서든 파워 오프의 지속 시간이 최대 필터링 시간보다 긴 경우, 메인 시스템에서 서든 파워 오프의 지속 시간이 최대 필터링 시간과 같아지는 시점부터 데이터를 백업하는 단계를 포함한다.
본 개시의 기술적 사상에 따르면, 스토리지 장치는 외부 전원의 전압 레벨 및 내부 전원의 전압 레벨 중 적어도 어느 하나에 기초하여 덤프 모드로 동작함으로써 스토리지 장치의 동작 효율이 저하되는 것을 방지할 수 있고, 스토리지 장치의 신뢰성을 향상시킬 수 있다.
본 개시의 예시적 실시예들에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 아니하며, 언급되지 아니한 다른 효과들은 이하의 기재로부터 본 개시의 예시적 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 도출되고 이해될 수 있다. 즉, 본 개시의 예시적 실시예들을 실시함에 따른 의도하지 아니한 효과들 역시 본 개시의 예시적 실시예들로부터 당해 기술분야의 통상의 지식을 가진 자에 의해 도출될 수 있다.
도 1은 본 발명의 일 실시예에 따른 스토리지 장치를 나타내는 블록도이다.
도 2는 본 발명의 일 실시예에 따른 PLP IC의 구조를 나타내는 블록도이다
도 3은 본 발명의 일 실시예에 따른 보조 전원 장치를 나타내는 회로도이다.
도 4는 본 발명의 일 실시예에 따른 메인 시스템의 블록도이다.
도 5는 종래의 스토리지 장치의 동작을 나타내는 도면이다.
도 6은 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 나타내는 도면이다.
도 7은 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 나타내는 도면이다.
도 8은 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 나타내는 도면이다.
도 9는 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 설명하기 위한 순서도이다.
도 10은 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 설명하기 위한 순서도이다.
도 11은 본 발명의 일 실시예에 따른 스토리지 장치의 동작을 설명하기 위한 순서도이다.
도 12는 본 발명의 일 실시예에 따른 스토리지 장치를 나타내는 블록도이다.
도 13은 본 발명의 일 실시예에 따른 스토리지 장치를 포함하는 SSD(solid state drive) 시스템을 나타내는 블록도이다.
이하, 본 발명의 다양한 실시 예가 첨부된 도면을 참조하여 기재된다.
도 1은 본 개시의 예시적인 실시예에 따른 스토리지 장치를 나타내는 블록도이다.
도 1을 참조하면, 스토리지 장치(100)는 SSD(Solid State Drive)를 포함할 수 있다. 스토리지 장치(100)가 SSD를 포함하는 경우, 스토리지 장치(100)는 데이터를 저장하는 적어도 하나의 플래시 메모리 칩(예를 들어, NAND 메모리 칩)을 포함하는 플래시 메모리 장치에 해당할 수 있다.
스토리지 장치(100)는 eMMC(embedded Multi-Media Card) 또는 임베디드 UFS(Universal Flash Storage) 메모리 장치일 수 있다. 예를 들어, 스토리지 장치(100)는 UFS 메모리 카드, CF(Compact Flash), SD(Secure Digital), Micro-SD(Micro Secure Digital), Mini-SD(Mini Secure Digital), xD(extreme Digital) 또는 메모리 스틱(Memory Stick)일 수도 있다. 그러나 본 개시에 따른 스토리지 장치(100)는 메모리 시스템인 것에 한정되지는 않는다.
스토리지 장치(100)는 PLP IC(110, Power Loss Protection Integrated Circuit), 보조 전원 장치(120) 및 메인 시스템(130)을 포함할 수 있다. PLP IC(110)는 메인 시스템(130)에 출력 전원(Out)을 제공할 수 있고, 메인 시스템(130)은 PLP IC(110)로부터 제공받은 출력 전원(Out)을 이용하여 동작을 수행할 수 있다.
PLP IC(110)는 제1 전원 라인(PL1)을 통해 공급되는 외부 전원(Ext)의 전압 레벨을 모니터링할 수 있다. PLP IC(110)는 외부 전원(Ext)의 전압 레벨에 기초하여 외부 전원 동작 모드 또는 내부 전원 동작 모드로 동작할 수 있다.
예를 들어, 제1 전원 라인(PL1)을 통해 공급되는 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급되는 경우, PLP IC(110)는 외부 전원(Ext)이 주 전원으로서 제2 전원 라인(PL2)으로 출력되는 것을 허용할 수 있고, 보조 전원 장치(120)에 충전된 전기 에너지(즉, 내부 전원(Int))가 보조 전원으로서 제2 전원 라인(PL2)으로 출력되는 것을 차단할 수 있다. 즉, 제1 화살표(A1)로 도시된 바와 같이, 외부 전원(Ext)이 PLP IC(110)를 거쳐 메인 시스템(130)에 공급될 수 있다. 다시 말하면, 출력 전원(Out)은 외부 전원(Ext)일 수 있다. 제1 화살표(A1)로 도시된 바와 같이 외부 전원(Ext)이 PLP IC(110)를 거쳐 메인 시스템(130)에 공급될 때, PLP IC(110)가 '외부 전원 공급 모드로 동작한다'고 지칭할 수 있다.
이하에서, 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급되는 경우는, 예를 들어, 외부 전원(Ext)의 전압 레벨이 초기 설정된 최소 동작 허용 전압 레벨 이상인 경우를 의미할 수 있다. 또한, 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급되지 않는 경우는, 외부 전원(Ext)의 전압 레벨이 초기 설정된 최소 동작 허용 전압 레벨 미만으로 낮아지는 경우를 의미할 수 있다. 예를 들어, 스토리지 장치(100)가 동작하는 도중에 갑작스럽게 전력이 차단되는 서든 파워 오프(Sudden Power Off: SPO) 상황에서는 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급되지 않을 수 있다.
한편, 제1 전원 라인(PL1)을 통해 공급되는 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급되지 않는 경우, PLP IC(110)는 외부 전원(Ext)이 주 전원으로서 제2 전원 라인(PL2)으로 출력되는 것을 차단하고, 보조 전원 장치(120)에 충전된 내부 전원(Int)이 보조 전원으로서 제2 전원 라인(PL2)으로 출력되는 것을 허용할 수 있다. 즉, 제2 화살표(A2)로 도시된 바와 같이, 보조 전원 장치(120)로부터 제공되는 내부 전원(Int)이 PLP IC(110)를 거쳐 메인 시스템(130)에 공급될 수 있다. 출력 전원(Out)은 PLP IC(110) 내부에서 일정한 전압 레벨을 갖도록 변환된 내부 전원(Int)일 수 있다. 제2 화살표(A2)로 도시된 바와 같이 내부 전원(Int)이 PLP IC(110)를 거쳐 메인 시스템(130)에 공급될 때, PLP IC(110)가 '내부 전원 공급 모드로 동작한다'고 지칭할 수 있다. 예를 들어, 서든 파워 오프가 발생하면, PLP IC(110)는 보조 전원 장치(120)에 충전된 내부 전원(Int)을 보조 전원으로서 메인 시스템(130)에 공급할 수 있다.
PLP IC(110)가 외부 전원 공급 모드로 동작할 때, PLP IC(110)는 제1 전원 라인(PL1)을 통해 공급되는 외부 전원(Ext)을 이용하여 보조 전원 장치(120)에 전기 에너지를 반복하여 충전할 수 있다. 즉, PLP IC(110)는 외부 전원(Ext)을 이용하여 보조 전원 장치(120)를 충전하기 위한 충전 전원(Chr)을 보조 전원 장치(120)에 제공할 수 있다.
보조 전원 장치(120)는 하나 이상의 커패시터로 구성될 수 있다. 보조 전원 장치(120)는 충전 전원(Chr)을 이용하여 전기 에너지를 저장할 수 있다. 또한, 보조 전원 장치(120)는 서든 파워 오프 상황에서, 보조 전원 장치(120)에 저장된 전기 에너지를 내부 전원(Int)으로서 메인 시스템(130)에 공급함으로써, 메인 시스템(130)이 수행 중인 동작을 완료하고 데이터 백업을 수행하도록 할 수 있다. 이하에서, 메인 시스템(130)이 내부 전원(Int)을 이용하여 수행 중인 동작을 계속하여 수행할 때, '메인 시스템(130)이 필터링 모드로 동작한다'고 지칭할 수 있다. 또한, 메인 시스템(130)이 내부 전원(Int)을 이용하여 데이터 백업 동작을 수행할 때, '메인 시스템(130)이 덤프 모드로 동작한다'고 지칭할 수 있다.
메인 시스템(130)은 제2 전원 라인(PL2)을 통해 공급되는 출력 전원(Out)을 이용하여 동작할 수 있다. 예를 들어, 외부 전원(Ext)이 정상적으로 제1 전원 라인(PL1)으로 제공되면, PLP IC(110)가 외부 전원 공급 모드로 동작함에 따라, 메인 시스템(130)에 출력 전원(Out)으로써 외부 전원(Ext)을 제공할 수 있고, 메인 시스템(130)은 제2 전원 라인(PL2)을 통하여 외부 전원(Ext)을 공급받을 수 있다.
반면, 외부 전원(Ext)이 정상적으로 제1 전원 라인(PL1)으로 제공되지 않으면, PLP IC(110)가 내부 전원 공급 모드로 동작할 수 있다. 그에 따라, PLP IC(110)는 메인 시스템(130)에 출력 전원(Out)으로써, PLP IC(110) 내부에서 일정한 전압 레벨을 갖도록 변환된 내부 전원(Int)을 메인 시스템(130)에 제공할 수 있다. PLP IC(110)가 내부 전원 공급 모드로 동작할 때, 메인 시스템(130)은 필터링 모드 또는 덤프 모드로 동작할 수 있다. 메인 시스템(130)은 외부 전원(Ext)의 전압 레벨 및 내부 전원(Int)의 전압 레벨 중 적어도 어느 하나에 기초하여 덤프 모드로 동작할 수 있다. 메인 시스템(130)의 동작 모드에 대하여는 도 6 내지 도 9를 참조하여 상세하게 후술한다.
메인 시스템(130)은 출력 전원(Out)의 전압 레벨 및 내부 전원(Int)의 전압레벨을 모니터링 할 수 있다. 예를 들어, 메인 시스템(130)은 내부 전원(Int)의 전압 레벨을 측정하여 보조 전원 장치(120)의 커패시턴스 변화를 모니터링할 수 있다. 메인 시스템(130)은 모니터링 결과에 기초하여 동작 신호를 생성할 수 있다.
메인 시스템(130)은 PLP IC(110)를 제어하는 동작을 수행하기 위한 하드웨어 또는 소프트웨어를 포함할 수 있다. 메인 시스템(130)은, PLP IC(110)로부터 외부 전원(Ext)의 전압 레벨을 모니터링한 결과를 수신할 수 있고, 외부 전원(Ext)의 전압 레벨을 모니터링한 결과에 기초하여, PLP IC(110)가 외부 전원 공급 모드 또는 내부 전원 공급 모드로 동작하도록 제어할 수 있다.
메인 시스템(130)은, PLP IC(110)가 내부 전원 공급 모드로 동작할 때, 데이터를 백업하는 덤프 모드로 동작하기 위해 보조 전원 장치(120)에 충전된 전기 에너지를 상당히 필요로 할 수 있다. 보조 전원 장치(120)의 커패시턴스가 시간이 지남에 따라 감소됨으로써 보조 전원 장치(120)에 충전된 전기 에너지 역시 감소될 수 있고, 메인 시스템(130)이 덤프 모드로 동작하기 위해 필요한 전기 에너지보다 보조 전원 장치(120)에 충전된 전기 에너지가 더 작아지면 메인 시스템(130)이 데이터를 모두 백업하기 전에 스토리지 장치(100)가 오프되는 현상이 발생할 수 있다.
본 개시의 일 실시 예에 따르면 따르면, 메인 시스템(130)은 외부 전원(Ext)의 전압 레벨 및 내부 전원(Int)의 전압 레벨 중 적어도 어느 하나에 기초하여 덤프 모드로 동작함으로써, 노이즈에 의한 짧은 서든 파워 오프 상황에서는 데이터를 백업하지 않고 필터링 모드로 동작할 수 있다. 보다 구체적으로는, 메인 시스템(130)은 서든 파워 오프 지속 시간 및 내부 전원(Int)의 전압 레벨 중 적어도 어느 하나에 기초하여 덤프 모드로 동작할 수 있다. 메인 시스템(130)이 불필요하게 덤프 모드로 동작하는 경우를 배제함으로써, 메인 시스템(130)이 덤프 모드로 동작하기 위해 소모되는 전기 에너지를 절약할 수 있고, 메인 시스템(130)이 덤프 모드로 동작하는 도중에 스토리지 장치(100)가 오프되는 현상을 방지할 수 있다. 그에 따라, 스토리지 장치(100)의 미인식 불량을 개선할 수 있고, 스토리지 장치(100)의 신뢰성을 향상시킬 수 있다.
이하에서는, 도 2 내지 도 4를 참조하여, PLP IC(110), 보조 전원 장치(120) 및 메인 시스템(130)의 예시적인 구성에 대하여 후술한다.
도 2는 본 개시의 예시적 실시예에 따른 PLP IC의 구조를 나타내는 블록도이다. 상세하게는, 도 2는 도 1의 스토리지 장치(100)의 PLP IC(110)의 예시적인 구조를 나타낸다. 이하에서는 도 1을 참조하여 설명하고 중복되는 설명은 생략한다.
도 2를 참조하면, PLP IC(110)는 하나의 칩으로 구현될 수 있다. PLP IC(110)는 PLP 컨트롤러(111), 제1 스위칭 소자(112), 제2 스위칭 소자(113) 및 컨버터(114)를 포함할 수 있다.
PLP 컨트롤러(111)는 외부 전원(Ext)의 전압 레벨의 변화를 모니터링 할 수 있다. PLP 컨트롤러(111)는 외부 전원(Ext)의 전압 레벨에 기초하여 외부 전원 신호(S1)를 생성할 수 있다. 예를 들어, PLP 컨트롤러(111)는, 외부 전원(Ext)이 정상적으로 제공되는 경우 제1 레벨을 갖는 외부 전원 신호(S1)를 생성할 수 있고, 외부 전원(Ext)이 비정상적으로 제공되는 경우 제2 레벨을 갖는 외부 전원 신호(S1)를 생성할 수 있다. 이하에서, 외부 전원(Ext)이 비정상적으로 제공되는 경우는 서든 파워 오프 상황을 의미할 수 있다. 제1 레벨은 하이 레벨 및 로우 레벨 중 어느 하나일 수 있다. 예를 들어, 제1 레벨은 하이 레벨이고, 제2 레벨은 로우 레벨일 수 있으나, 이에 제한되는 것은 아니다. 예시적인 실시 예에서, PLP 컨트롤러(111)는 MCU(Micro Controller Unit)일 수 있다.
PLP 컨트롤러(111)는 외부 전원 신호(S1)를 메인 시스템(도 1의 130)에 전송할 수 있고, 메인 시스템(도 1의 130)은 외부 전원 신호(S1)에 응답하여 전원 모드 신호(S2)를 생성할 수 있다. 메인 시스템(도 1의 130)은 전원 모드 신호(S2)를 PLP 컨트롤러(111)에 전송할 수 있다. PLP 컨트롤러(111)는 전원 모드 신호(S2)에 기초하여 PLP IC(110)가 외부 전원 동작 모드 또는 내부 전원 동작 모드로 동작하도록 제1 스위칭 소자(112) 및 제2 스위칭 소자(113)를 제어할 수 있다. 즉, PLP 컨트롤러(111)는 외부 전원(Ext)의 전압 레벨에 따라, 외부 전원 동작 모드 또는 내부 전원 동작 모드로 동작할 수 있다.
제1 스위칭 소자(112)는 제1 전원 라인(PL1)을 통해 공급된 외부 전원(Ext)을 제2 전원 라인(PL2)을 통해 메인 시스템(130)으로 전달할 수 있다. 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급되는 경우, PLP IC(110)는 전원 모드 신호(S2)에 응답하여 외부 전원 공급 모드로 동작하므로, 외부 전원(Ext)이 출력 전원(Out)으로서 제2 전원 라인(PL2)으로 출력되도록 제1 스위칭 소자(112)가 턴-온 될 수 있다. 외부 전원(Ext)이 정상적으로 보조 전원 장치(100)에 공급되지 않는 경우, PLP IC(110)는 전원 모드 신호(S2)에 응답하여 내부 전원 공급 모드로 동작하므로, 외부 전원(Ext)이 제2 전원 라인(PL2)으로 출력되지 않도록 제1 스위칭 소자(112)가 턴-오프 될 수 있다. 그에 따라, 외부 전원(Ext)이 제2 전원 라인(PL2)으로 출력되는 것이 차단될 수 있다.
제2 스위칭 소자(113)는 DC/DC 컨버터(114)에서 출력된 내부 전원(Int)을 제2 전원 라인(PL2)을 통해 메인 시스템(130)로 전달할 수 있다. 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급되는 경우, PLP IC(110)는 전원 모드 신호(S2)에 응답하여 외부 전원 공급 모드로 동작하므로, DC/DC 컨버터(114)에서 출력된 내부 전원(Int)이 제2 전원 라인(PL2)으로 출력되지 않도록 제2 스위칭 소자(113)가 턴-오프 될 수 있다. 그에 따라, DC/DC 컨버터(114)에서 출력된 내부 전원(Int)이 제2 전원 라인(PL2)으로 출력되는 것이 차단될 수 있다. 외부 전원(Ext)이 정상적으로 보조 전원 장치(100)에 공급되지 않는 경우, PLP IC(110)는 전원 모드 신호(S2)에 응답하여 내부 전원 공급 모드로 동작하므로, 내부 전원(Int)에 기초한 출력 전원(Out)이 제2 전원 라인(PL2)으로 출력되도록 제2 스위칭 소자(113)가 턴-온 될 수 있다.
DC/DC 컨버터(114)는 제2 스위칭 소자(113)와 보조 전원 장치(120) 사이에 연결될 수 있다. DC/DC 컨버터(114)는 보조 전원 장치(120)가 공급하는 내부 전원(Int)의 전압 레벨을 변환할 수 있다. 예를 들어, DC/DC 컨버터(114)는 메인 시스템(도 1의 130)이 사용하기에 적합한 전압으로 변환된 내부 전원(Int)을 제2 스위칭 소자(113)로 출력할 수 있다. 예를 들어, DC/DC 컨버터(114)는 내부 전원(Int)이 일정한 전압 레벨 갖도록 변환하여 제2 스위칭 소자(113)에 제공할 수 있다. 예시적인 실시 예에서, DC/DC 컨버터(114)는 벅 컨버터일 수 있다.
제2 스위칭 소자(113)는 제2 전원 라인(PL2)과 충전 라인(CL) 사이에 연결될 수 있다. 충전 라인(CL)은 제2 스위칭 소자(113)와 보조 전원 장치(120)를 연결할 수 있다. 제2 스위칭 소자(113)는, 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급됨으로써 PLP IC(110)가 외부 전원 공급 모드로 동작하는 경우, 제2 전원 라인(PL2)을 통해 출력되는 출력 전원(Out)(즉, 외부 전원(Ext))을 충전 전원(Chr)으로서 보조 전원 장치(120)에 제공할 수 있다. 반면, 제2 스위칭 소자(113)는, 외부 전원(Ext)이 정상적으로 PLP IC(110)에 공급되지 않음으로써 PLP IC(110)가 내부 전원 공급 모드로 동작하는 경우에는, 제2 전원 라인(PL2)을 통해 출력되는 출력 전원(Out)(즉, 내부 전원(Int))을 충전 전원(Chr)으로서 보조 전원 장치(120)에 제공하지 않을 수 있다. 즉, 제2 스위칭 소자(113)는 PLP IC(110)가 외부 전원 공급 모드로 동작하는 경우에만 보조 전원 장치(120)가 충전 동작을 수행하도록 할 수 있다.
도 3은 본 개시의 예시적인 실시 예들에 따른 보조 전원 장치의 회로도이다. 상세하게는, 도 1의 스토리지 장치(100)에 포함된 보조 전원 장치(120)의 회로도이다. 이하에서는, 도 1을 참조하여 설명하고 중복되는 설명은 생략한다.
보조 전원 장치(120)는 하나 이상의 커패시터(121)로 구성될 수 있다. 예를 들어, 보조 전원 장치(120)는 적어도 2개의 커패시터(121)가 병렬로 연결된 구조를 가질 수 있다. 커패시터(121)는 유전 물질에 따라 전해 커패시터, 탄탈 커패시터, 필름 커패시터, 세라믹 커패시터 등으로 구별될 수 있다.
전해 커패시터는 얇은 산화막이 유전체로 사용되고, 알루미늄이 전극으로 사용될 수 있다. 전해 커패시터는 저주파 특성이 양호하며 수만 ㎌까지 고용량으로 구현될 수 있다. 탄탈 커패시터는 전극이 탄탈륨(Ta)으로 형성되고, 온도 및 주파수 특성이 전해 커패시터보다 우수할 수 있다. 필름 커패시터는 폴리프로필렌(polypropylene), 폴리스티롤(polystyrol), 테프론(Teflon)과 같은 필름 유전체를 알루미늄, 구리와 같은 전극 사이에 넣고 롤로 감은 구조를 가질 수 있다. 필름 커패시터는 재질 및 제조 공정에 따라 용량과 용도가 달라질 수 있다. 세라믹 커패시터는 유전체로 티탄산바륨 (Titanium-Barium)과 같이 고유전율의 재료가 사용될 수 있다. 세라믹 커패시터는 고주파의 특성이 좋으며 잡음을 그라운드로 통과시키는 용도로 사용될 수 있다. 세라믹 커패시터의 일종인 MLCC(Multi-Layer Ceramic Condenser)는 전극 간의 유전체로 다층 구조의 고유전율 세라믹을 사용할 수 있다. MLCC는 온도 특성과 주파수 특성이 양호하고, 소형이기 때문에 바이 패스용으로 많이 사용될 수 있다.
본 실시예의 보조 전원 장치(120)를 구성하는 커패시터(121)는 낮은 ESR(Equivalent Series Resistance)를 갖는 알루미늄 커패시터, 탄탈 커패시터, 또는 MLCC 등으로 형성될 수 있으나, 이에 제한되는 것은 아니다. 전술한 바와 같이, 보조 전원 장치(120)는 PLP IC(110)를 통해 제공되는 충전 전원(도 1의 Chr)에 의해 충전될 수 있고, 충전 전원(도 1의 Chr)은 외부 전원(도 1의 Ext)에 기초할 수 있다.
커패시터(121)의 충전 동작은 소정의 주기를 가지고 반복적으로 진행될 수 있다. 예를 들어, 보조 전원 장치(120)는, 커패시터(121)의 전압 레벨이 제1 전압 레벨에 도달하면 충전을 중단할 수 있다. 충전이 중단되면, 커패시터(121)에서 전하가 조금씩 빠져나가는 자연 방전 현상이 발생할 수 있고, 그에 따라 커패시터(121)의 전압 레벨이 서서히 감소할 수 있다. 자연 방전 현상이 발생함에 따라, 커패시터(121)의 전압 레벨이 상기 제1 전압 레벨보다 낮은 제2 전압 레벨에 도달할 수 있고, 보조 전원 장치(120)는 다시 충전을 수행할 수 있다. 제1 전압 레벨 및 제2 전압 레벨은 사용자에 의해 기 설정된 값일 수 있다.
보조 전원 장치(120)에 저장되는 전기 에너지는 아래의 수학식 1에 따라 계산될 수 있다.
Figure pat00001
이 때, Ec는 보조 전원 장치(120)에 저장되는 전기 에너지, C는 보조 전원 장치(120)의 등가 커패시턴스, V는 보조 전원 장치(120)의 충전 전압일 수 있다. 이하에서, 보조 전원 장치(120)의 커패시턴스는 보조 전원 장치(120)에 포함된 커패시터(121)의 등가 커패시턴스를 의미할 수 있다. 보조 전원 장치(120)의 충전 전압은 고정된 상수 값일 수 있고, 커패시터(121)의 커패시턴스는 가변되는 값일 수 있으나 메인 시스템(도 1의 130)에서 보조 전원 장치(120)를 모니터링함으로써 실시간으로 측정될 수 있다. 그에 따라, 사용자는 보조 전원 장치(120)에 충전된 전기 에너지(Ec) 값을 실시간으로 알 수 있다. 커패시터(121)의 커패시턴스가 감소될수록 보조 전원 장치(120)에 저장되는 전기 에너지가 감소될 수 있다. 보조 전원 장치(120)를 사용할수록 커패시턴스가 감소될 수 있고, 그에 따라 보조 전원 장치(120)가 제공하는 내부 전원(Int)의 전압 레벨이 감소될 수 있다.
도 4는 본 개시의 예시적인 실시 예들에 따른 메인 시스템의 블록도이다. 상세하게는, 도 1의 스토리지 장치(100)에 포함된 메인 시스템(130)의 블록도이다. 이하에서는 도 1 내지 도 3을 참조하여 설명하고, 중복되는 설명은 생략한다.
도 4를 참조하면, 메인 시스템(130)은 전력 관리 회로(131), 컨트롤러(132), 제1 메모리(133), 및 제2 메모리(134)를 포함할 수 있다.
전력 관리 회로(131)는 PLP IC(도 1의 110)을 통해 공급된 출력 전원(Out)을 메인 시스템(130)에 공급할 수 있다. 전력 관리 회로(131)는 제2 전력 라인(PL2)으로부터 외부 전원(Ext) 또는 내부 전원(Int)을 수신하고, 컨트롤러(132), 제1 메모리(133), 및 제2 메모리(134) 각각의 동작에 적합한 출력 전압들을 생성하여 컨트롤러(132), 제1 메모리(133), 및 제2 메모리(134)에 제공할 수 있다. 전력 관리 회로(131)는 PMIC(Power Management Integrated Circuit)로 구현될 수 있다.
컨트롤러(132)는 PLP 컨트롤러(도 2의 111)의 동작을 제어할 수 있다. 예를 들어, 컨트롤러(132)는, PLP 컨트롤러(도 2의 111)로부터 수신한 외부 전원 신호(S1)에 응답하여, PLP IC(도 1 의 110)가 외부 전원 공급 모드 또는 내부 전원 공급 모드로 동작하도록 제어하는 전원 모드 신호(S2)를 생성할 수 있다. 예시적인 실시 예에서, 컨트롤러(132)는 프로세서 및 동작 메모리를 포함할 수 있고, 펌 웨어(firmware) 동작을 통해 PLP IC(도 1의 110)를 제어하는 동작을 수행할 수 있다. 다만, 본 개시는 이에 한정되지 않으며, 하드 웨어 또는 소프트 웨어 동작을 통해 PLP IC(도 1의 110)를 제어하는 동작을 수행할 수도 있다.
컨트롤러(132)는 제1 메모리(133) 및 제2 메모리(134) 각각의 데이터 읽기, 쓰기, 소거 등의 동작을 제어할 수 있다. 예를 들어, 컨트롤러(132)는, 서든 파워 오프 상황에서, PLP IC(도 1의 110)로부터 수신한 외부 전원 신호(S1) 및 내부 전원(Int)의 전압 레벨 중 적어도 어느 하나에 기초하여, 제1 메모리(133) 및 제2 메모리(134)가 필터링 모드 또는 덤프 모드를 수행하도록 제1 메모리(133) 및 제2 메모리(134)를 제어할 수 있다. 예시적인 실시 예에서, 컨트롤러(132)는 MCU(Micro Controller Unit)일 수 있다.
컨트롤러(132)는 ADC(135, Analog-to-Digital Converter)를 포함할 수 있다. ADC(135)는 출력 전원(Out)의 전압 레벨의 변화 및 내부 전원(Int)의 전압 레벨의 변화를 모니터링할 수 있다. 컨트롤러(132)는 ADC(135)를 통해 모니터링 된 내부 전원(Int)의 전압 레벨에 기초하여, 제1 메모리(133) 및 제2 메모리(134)가 필터링 모드 또는 덤프 모드를 수행하도록 제1 메모리(133) 및 제2 메모리(134)를 제어할 수 있다. 컨트롤러(132)의 동작에 대하여는 도 6내지 도 9를 참조하여 보다 상세하게 후술한다.
제1 메모리(133) 및 제2 메모리(134)는 각각 서로 다른 종류의 메모리일 수 있다. 예를 들어, 제1 메모리(133)는 휘발성 메모리이고, 제2 메모리(134)는 비휘발성 메모리일 수 있다. 예를 들어, 제1 메모리(133)는 SRAM(Static Random Access Memory) 또는 DRAM(Dynamic RAM) 중 적어도 하나를 포함할 수 있다. 제2 메모리(134)는 플래시 메모리(Flash Memory), PRAM(Phase change RAM), FRAM(Ferroelectric RAM), 또는 MRAM(Magnetic RAM) 중 적어도 하나를 포함할 수 있다.
제1 메모리(133) 및 제2 메모리(134) 중 어느 하나는 캐시 메모리이고 나머지 하나는 주 메모리일 수 있다. 예를 들어, 제1 메모리(133)는 캐시 메모리이고, 제2 메모리(134)는 주 메모리일 수 있다. 제1 메모리(133)가 DRAM이고, 제2 메모리(134)가 낸드 플래시(NAND FLASH)인 경우, 메인 시스템(130)이 덤프 모드로 동작할 때, 컨트롤러(132)는 제1 메모리(133)에 저장된 데이터를 제2 메모리(134)로 백업하도록 제1 메모리(133) 및 제2 메모리(134)를 제어할 수 있다.
예시적인 실시 예에서, 스토리지 장치(100)는 주 메모리의 종류에 따라 SSD(Solid State Drive)일 수 있다. 예를 들어, 제1 메모리(133)에 캐시 메모리로서 DRAM이 사용되고, 제2 메모리(134)에 주 메모리로서 낸드 플래시(NAND FLASH)가 사용되는 경우, 스토리지 장치(100)는 SSD 장치일 수 있다. 그러나, 본 개시에 따른 예시적인 실시 예는 스토리지 장치(100)가 SSD인 것에 제한되지 않는다. 이하에서는, 도 5 내지 도 9를 참조하여 스토리지 장치(100)의 동작에 대하여 설명한다.
도 5는 종래의 스토리지 장치의 동작을 나타내는 도면이다. 이하에서는 도 1 내지 도 3을 함께 참조하여 설명한다.
도 5를 참조하면, 그래프의 가로 축은 시간을 나타내고, 그래프의 세로 축은 전압 레벨을 나타낼 수 있다.
제1 시점(t1)부터 제2 시점(t2) 사이의 구간에서, 외부 전원(도 1의 Ext)이 정상적으로 PLP IC(도 1의 110)에 공급될 수 있다. 외부 전원의 전압(VExt)의 레벨은 초기 설정된 최소 동작 허용 전압 레벨 이상일 수 있다. 외부 전원의 전압(VExt)의 레벨은 일정한 값을 유지할 수 있다. 예를 들어, 외부 전원의 전압(VExt)은 12V일 수 있다.
그에 따라, PLP IC(도 1의 110)는 외부 전원 공급 모드로 동작할 수 있고, PLP IC(도 1의 110)는 출력 전원(도 1의 Out)으로서 외부 전원(도 1의 Ext)을 출력할 수 있다. 따라서, 출력 전원의 전압(VOut)의 레벨은 외부 전원의 전압(VExt)의 레벨과 같을 수 있다.
PLP IC(도 1의 110)가 외부 전원 공급 모드로 동작할 때, 보조 전원 장치(도 1의 120)는 외부 전원(도 1의 Ext)을 이용하여 충전 동작을 수행할 수 있다. 그에 따라, 내부 전원의 전압(VInt)의 레벨은 제1 시점(t1)에서 제2 시점(t2)으로 갈수록 증가할 수 있다. 즉, 제2 시점(t2)에 가까울수록 보조 전원 장치(도 1의 120)가 완충될 수 있다.
제2 시점(t2)에서, 외부 전원(도 1의 Ext)이 비정상적으로 PLP IC(도 1의 110)에 공급될 수 있다. 즉, 외부 전원의 전압(VExt)의 레벨이 초기 설정된 최소 동작 허용 전압 레벨 미만으로 낮아질 수 있다. 다시 말하면, 제2 시점(t2)에서 서든 파워 오프(SPO)가 발생할 수 있다.
그에 따라, PLP IC(도 1의 110)는 내부 전원 공급 모드로 동작할 수 있고, PLP IC(도 1의 110)는 내부 전원(도 1의 Int)을 일정한 전압 레벨을 갖도록 변환하여 출력 전원(도 1의 Out)으로서 출력할 수 있다. 따라서, 내부 전원의 전압(VInt)의 레벨은 제2 시점(t2)부터 감소할 수 있고, 출력 전원의 전압(VOut)의 레벨은 제2 시점(t2)부터 제4 시점(t4)까지 일정한 값을 유지할 수 있다.
도 5의 그래프 아래 도시된 블록(B1)은 PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작하기 위해 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)를 의미할 수 있다. PLP IC(도 1의 110)는 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)에 대응하는 시간만큼 내부 전원 공급 모드로 동작할 수 있다. 예를 들어, 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)가 감소하면 PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작하는 시간이 감소할 수 있고, 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)를 모두 소모하면 스토리지 장치(도 1의 100)가 오프될 수 있다. 도 5에서 PLP IC(도 1의 110)는 제2 시점(t2)부터 제4 시점(t4)까지 내부 전원 공급 모드로 동작할 수 있다.
PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작하는 시간은 가변될 수 있다. 도 3을 참조하여 전술한 바와 같이, 보조 전원 장치(도 1의 120)의 커패시턴스는 스토리지 장치(도 1의 100)를 사용함에 따라 감소될 수 있고, 그에 따라, 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)도 감소될 수 있다. 따라서, 스토리지 장치(도 1의 100)를 사용할수록, PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작하는 시간은 감소할 수 있다.
제2 시점(t2)에서, PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작함에 따라, 메인 시스템(도 1의 130)은 데이터를 백업하는 덤프 모드로 동작할 수 있다. 메인 시스템(도 1의 130)은 덤프 모드로 동작하기 위해 일정한 크기의 전기 에너지(Ed)를 필요로 할 수 있다. 도 5의 그래프 아래 도시된 블록(B2)은 메인 시스템(도 1의 130)이 덤프 모드로 동작하기 위해 소모되는 전기 에너지(Ed)를 의미할 수 있다.
대부분의 경우, 메인 시스템(도 1의 130)이 덤프 모드로 동작하기 위해 소모되는 전기 에너지(Ed)와 가변되는 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)를 고려하여 스토리지 장치(도 1의 100)를 설계하고 있다. 그러나, 전술한 바와 같이, 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)는 스토리지 장치(도 1의 100)를 사용함에 따라 감소될 수 있고, 도 5에 도시된 바와 같이, 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)가 메인 시스템(도 1의 130)이 덤프 모드로 동작하기 위해 필요한 전기 에너지(Ed)보다 감소하는 경우가 발생할 수 있다.
이 경우, 제3 시점(t3)에서 외부 전원(도 1의 Ext)이 복구되어 서든 파워 오프 지속 시간(ts1)이 아주 짧게 소요된다고 하더라도, 제2 시점(t2)에서 PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작함과 동시에 메인 시스템(도 1의 130)이 덤프 모드로 동작하게 되므로, 메인 시스템(도 1의 130)이 덤프 모드로 동작하기 위해 소모되는 전기 에너지(Ed)가 불필요하게 소모될 수 있다.
또한, 전술한 바와 같이, 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)가 메인 시스템(도 1의 130)이 덤프 모드로 동작하기 위해 필요한 전기 에너지(Ed)보다 감소되는 경우에, 메인 시스템(도 1의 130)이 덤프 모드로 동작하는 도중에 스토리지 장치(도 1의 100)가 오프되는 경우가 발생할 수 있다. 예를 들어, 메인 시스템(도 1의 130)이 덤프 모드로 동작 중인 제4 시점(t4)에서, 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(Ec)가 모두 소모될 수 있고, 스토리지 장치(도 1의 100)가 데이터 백업을 완료하지 않고 오프될 수 있다. 따라서, 메인 시스템(도 1의 130)에 백업 되지 못한 데이터 및/또는 백업 중인 데이터가 손실될 수 있고, 스토리지 장치(도 1의 100)의 신뢰성이 낮아질 수 있다.
이와 같은 문제점을 개선하고자, 본 개시의 예시적인 실시 예들에 따른 스토리지 장치는 조건에 따라 선택적으로 덤프 모드를 수행하도록 구성될 수 있다. 이하에서는 도 6 내지 도 8을 참조하여 본 개시의 예시적인 실시 예들에 따른 스토리지 장치의 동작에 대하여 상세하게 설명한다.
도 6은 본 개시의 예시적인 실시 예들에 따른 스토리지 장치의 동작을 나타내는 도면이다. 상세하게는, 도 6은 도 1의 스토리지 장치(100)의 동작을 나타내는 도면이다. 도 6 및 후술되는 도 7 및 도 8에서, 제1 시점(t1) 내지 제3 시점(t3)은 도 5와 동일한 도면 부호를 사용하여 나타내나, 각 시점들의 시간 축에 대한 선후 관계를 나타내기 위한 것일 뿐, 각 도면에서 모두 동일한 시점을 의미하는 것은 아닐 수 있다. 이하에서는, 도 1 내지 도 4를 참조하여 설명하고, 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명한다.
도 6을 참조하면, 제1 시점(t1)부터 제2 시점(t2) 사이의 구간에서, 외부 전원의 전압(VExt)의 레벨은 초기 설정된 최소 동작 허용 전압 레벨 이상일 수 있다. 그에 따라, PLP IC(도 1의 110)는 외부 전원 공급 모드로 동작할 수 있고, 출력 전원의 전압(VOut)의 레벨은 외부 전원의 전압(VExt)의 레벨과 같을 수 있다. PLP IC(도 1의 110)가 외부 전원 공급 모드로 동작할 때, 보조 전원 장치(도 1의 120)는 외부 전원(도 1의 Ext)을 이용하여 충전 동작을 수행할 수 있다. 그에 따라, 내부 전원의 전압(VInt)의 레벨은 제1 시점(t1)에서 제2 시점(t2)으로 갈수록 증가할 수 있다.
제2 시점(t2)에서, 외부 전원의 전압(VExt)의 레벨이 초기 설정된 최소 동작 허용 전압 레벨 미만으로 낮아질 수 있다. 즉, 제2 시점(t2)에서, 서든 파워 오프(SPO)가 발생할 수 있다. 그에 따라, PLP IC(도 1의 110)는 내부 전원 공급 모드로 동작할 수 있고, PLP IC(도 1의 110)는 내부 전원(도 1의 Int)을 일정한 전압 레벨을 갖도록 변환하여 출력 전원(도 1의 Out)으로서 출력할 수 있다. 내부 전원의 전압(VInt)의 레벨은 제2 시점(t2)부터 감소할 수 있고, 제2 시점(t2)에서의 출력 전원의 전압(VOut)의 레벨은 제1 시점(t1)에서의 출력 전원의 전압(VOut)의 레벨보다 낮을 수 있다. 예를 들어, 제1 시점(t1)에서의 출력 전원의 전압(VOut)의 레벨은 12V이고, 제2 시점(t2)에서의 출력 전원의 전압(VOut)의 레벨은 8V일 수 있다. 출력 전원의 전압(VOut)의 레벨은 일정한 값을 유지할 수 있다.
메인 시스템(도 1의 130)은 PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작함과 동시에 필터링 모드로 동작할 수 있다. 메인 시스템(도 1의 130)은 필터링 모드에서, PLP IC(도 1의 110)의 전원 공급 모드가 외부 전원 공급 모드에서 내부 전원 공급 모드로 변경되었음에도 불구하고, 수행하던 동작을 계속하여 수행할 수 있다. 메인 시스템(도 1의 130)은 서든 파워 오프 지속 시간(ts2)이 최대 필터링 시간(tmf)보다 짧은 경우, 덤프 모드로 동작하지 않을 수 있다. 최대 필터링 시간은 다음의 수학식 2 내지 4를 이용하여 계산될 수 있다.
Figure pat00002
Figure pat00003
Figure pat00004
수학식 2에서, Ec는 보조 전원 장치(도 1의 120)에 저장되는 전기 에너지, Ef는 메인 시스템(도 1의 130)이 필터링 모드로 동작하기 위해 소모되는 전기 에너지, Ed는 메인 시스템(도 1의 130)이 덤프 모드로 동작하기 위해 소모되는 전기 에너지일 수 있다. 보조 전원 장치(도 1의 120)에 저장되는 전기 에너지(Ec)는 수학식 1을 이용하여 계산될 수 있다. 수학식 1을 참조하면, 보조 전원 장치(120)의 충전 전압(수학식 1의 V)은 고정된 상수 값일 수 있고, 보조 전원 장치(120)의 커패시턴스(수학식 1의 C)는 가변되는 값일 수 있으나 메인 시스템(130)에서 보조 전원 장치(120)를 모니터링함으로써 실시간으로 측정될 수 있으므로, 사용자는 보조 전원 장치(도 1의 120)에 저장되는 전기 에너지(Ec)를 알 수 있다.
수학식 3에서, Pw는 메인 시스템(도 1의 130)이 동작할 때 소모되는 전력의 최댓값일 수 있고, twd는 메인 시스템(도 1의 130)이 덤프 모드로 동작하면서 데이터를 모두 백업하는데 걸리는 시간의 최댓값일 수 있다. 메인 시스템(도 1의 130)이 동작할 때 소모되는 전력의 최댓값(Pw) 및 메인 시스템(도 1의 130)이 덤프 모드로 동작하면서 데이터를 모두 백업하는데 걸리는 시간의 최댓값(twd)은 사용자에 의해 기 설정된 상수일 수 있다. 그에 따라, 메인 시스템(도 1의 130)이 덤프 모드로 동작하기 위해 소모되는 전기 에너지(Ed)는 기 설정된 값일 수 있다.
수학식 4에서, tmf는 최대 필터링 시간일 수 있다. 최대 필터링 시간(tmf)은 메인 시스템(도 1의 130)이 필터링 모드로 동작하기 위해 소모되는 전기 에너지(Ef)를 메인 시스템(도 1의 130)이 동작할 때 소모되는 전력의 최댓값(Pw)으로 나눈 값일 수 있다. 메인 시스템(도 1의 130)이 동작할 때 소모되는 전력의 최댓값(Pw)은, 전술한 바와 같이, 사용자에 의해 기 설정된 상수일 수 있고, 메인 시스템(도 1의 130)이 필터링 모드로 동작하기 위해 소모되는 전기 에너지(Ef)는 수학식 2 및 3을 이용하여 계산될 수 있다.
제3 시점(t3)에서, 외부 전원(도 1의 Ext)이 복구될 수 있다. 그에 따라, PLP IC(도 1의 110)는 다시 외부 전원 공급 모드로 동작할 수 있고, 보조 전원 장치(도 1의 120)는 외부 전원(도 1의 Ext)을 이용하여 충전 동작을 수행할 수 있다. 내부 전원의 전압(VInt)의 레벨은 제3 시점(t3)부터 다시 증가할 수 있다.
도 6에서, 서든 파워 오프 지속 시간(ts2)은 최대 필터링 시간(tmf)보다 짧을 수 있다. 그에 따라, 메인 시스템(도 1의 130)은 데이터 백업을 수행하지 않을 수 있고, 메인 시스템(도 1의 130)이 덤프 모드로 동작할 때 소모되는 에너지를 불필요하게 낭비하지 않을 수 있다.
제2 시점(t2)부터 제3 시점(t3)까지 PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작하기 위해 소모된 에너지(Ec')는 보조 전원 장치(도 1의 120)에 충전된 전기 에너지(수학식 1의 Ec)보다 작을 수 있고, 제2 시점(t2)부터 제3 시점(t3)까지 메인 시스템(도 1의 130)이 필터링 모드로 동작하기 위해 소모되는 전기 에너지(Ef')와 같을 수 있다.
본 개시에 따르면, 제2 시점(t2)에서 PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작함과 동시에 메인 시스템(도 1의 130)이 필터링 모드로 동작하고, 메인 시스템(도 1의 130)이 일정 조건을 만족하는 경우에 한하여 선택적으로 덤프 모드로 동작함으로써, 불필요하게 에너지를 소모하는 경우를 방지하고 스토리지 장치(도 1의 100)의 신뢰도를 향상시킬 수 있다. 이하에서는, 도 7 및 도 8을 참조하여 메인 시스템(도 1의 130)이 덤프 모드로 동작하는 조건에 대하여 상세하게 설명한다.
도 7은 본 개시의 예시적인 실시 예들에 따른 스토리지 장치의 동작을 나타내는 도면이다. 상세하게는, 도 7은 도 1의 메인 시스템(130)이 덤프 모드로 동작하는 제1 조건을 설명하기 위한 도면이다. 이하에서는, 도 1 내지 도 6을 참조하여 도 6과의 차이점을 중심으로 설명하고, 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명한다.
도 7을 참조하면, 도 6의 실시 예와 달리, 제2 시점(t2)에서, 서든 파워 오프(SPO)가 발생한 이후에 외부 전원(도 1의 Ext)이 다시 복구되지 않을 수 있다. 그에 따라, 서든 파워 오프 지속 시간(ts3)이 최대 필터링 시간(tmf)보다 길 수 있다.
PLP IC(도 1의 110)는 제2 시점(t2)부터 보조 전원 장치(도 1의 120)에 저장된 전기 에너지(Ec)가 모두 소모될 때까지 내부 전원 공급 모드로 동작할 수 있다. 보조 전원 장치에 저장된 전기 에너지(Ec)는 메인 시스템이 제1 필터링 모드를 수행하기 위해 소모되는 에너지(Ef1), 덤프 모드를 수행하기 위해 소모되는 에너지(Ed) 및 제2 필터링 모드를 수행하기 위해 소모되는 에너지(Ef2)의 합과 같을 수 있다(Ec=Ef1+Ed+Ef2).
서든 파워 오프 지속 시간(ts3)은 외부 전원의 전압(VExt)의 레벨에 기초하여 판단될 수 있다. 예를 들어, 서든 파워 오프 지속 시간(ts3)은 외부 전원의 전압(VExt)의 레벨이 초기 설정된 최소 동작 허용 전압 레벨 이하로 유지되는 시간에 기초하여 판단될 수 있다. 최대 필터링 시간(tmf)은 전술된 수학식 1 내지 4를 이용하여 계산할 수 있고, 수학식 5와 같을 수 있다.
Figure pat00005
수학식 5에서, tf1는 메인 시스템(도 1의 130)이 제1 필터링 모드로 동작을 수행하는 시간을 의미하고, tf2는 메인 시스템(도 1의 130)이 제2 필터링 모드로 동작을 수행하는 시간을 의미할 수 있다. 메인 시스템(도 1의 130)이 제1 필터링 모드로 동작을 수행하는 시간(tf1) 및 제2 필터링 모드로 동작을 수행하는 시간(tf2)의 비율은 사용자에 의해 설정될 수 있다. 예를 들어, 메인 시스템(도 1의 130)이 제1 필터링 모드로 동작을 수행하는 시간(tf1) 및 제2 필터링 모드로 동작을 수행하는 시간(tf2)의 비율은 9:1일 수 있다.
본 개시에 따른 일 실시 예에서, 메인 시스템(도 1의 130)은 제1 필터링 모드를 수행하고, 서든 파워 오프 지속 시간(ts3)이 최대 필터링 시간(tmf)과 같아지는 제3 시점(t3)부터 덤프 모드를 수행함으로써, 외부 전원(도 1의 Ext)이 빠르게 복구되는 경우와 같이 데이터 백업이 불필요한 경우에 메인 시스템(도 1의 130)이 덤프 모드로 동작하는 것을 방지할 수 있다. 그에 따라, 불필요한 에너지 소모를 방지할 수 있다.
또한, 덤프 모드를 수행한 후 제2 필터링 모드를 수행함으로써, 덤프 모드를 수행하는 도중에 스토리지 장치(도 1의 100)가 오프됨으로써 백업 중인 데이터 또는 백업되지 않은 데이터가 손실되는 경우를 사전에 방지할 수 있다. 즉, 덤프 모드를 수행한 후 제2 필터링 모드를 수행함으로써, 덤프 모드를 수행할 때 계산된 값보다 더 많은 에너지를 필요로 하거나, 보조 전원 장치(도 1의 120)에 저장된 에너지(Ec)가 감소된 경우에도 메인 시스템(도 1의 130)이 정상적으로 덤프 모드를 수행하도록 할 수 있다.
도 8은 본 개시의 예시적인 실시 예들에 따른 스토리지 장치의 동작을 나타내는 도면이다. 상세하게는, 도 8은 도 1의 메인 시스템(130)이 덤프 모드로 동작하는 제2 조건을 설명하기 위한 도면이다. 이하에서는, 도 1 내지 도 6을 참조하여 도 6과의 차이점을 중심으로 설명하고, 동일한 구성 요소는 동일한 도면 부호를 참조하여 설명한다.
도 8을 참조하면, 도 6의 실시 예와 달리, 제2 시점(t2)에서, 서든 파워 오프(SPO)가 발생한 이후에 외부 전원(도 1의 Ext)이 다시 복구되지 않을 수 있다. 그에 따라, PLP IC(도 1의 110)는 제2 시점(t2)부터 보조 전원 장치(도 1의 120)에 저장된 전기 에너지(Ec)가 모두 소모될 때까지 내부 전원 공급 모드로 동작할 수 있다. 즉, 보조 전원 장치에 저장된 전기 에너지(Ec)는 메인 시스템이 제1 필터링 모드를 수행하기 위해 소모되는 에너지(Ef1'), 덤프 모드를 수행하기 위해 소모되는 에너지(Ed) 및 제2 필터링 모드를 수행하기 위해 소모되는 에너지(Ef2')의 합과 같을 수 있다(Ec=Ef1'+Ed+Ef2').
제3 시점(t3)에서, 내부 전원의 전압(VInt)의 레벨은 항복 전압(VTH)의 레벨과 같을 수 있고, 제3 시점(t3) 이후에는 내부 전원의 전압(VInt)의 레벨이 항복 전압(VTH)의 레벨보다 낮을 수 있다. 항복 전압(VTH)의 레벨은 외부 전원의 전압(VExt)의 레벨보다 높을 수 있다.
항복 전압(VTH)은, 수학식 6과 같이, 메인 시스템(도 1의 130)이 필터링 모드를 수행하기 위해 소모되는 에너지(Ef)에 비례하고, 보조 전원 장치(도 1의 120)의 커패시턴스에 반비례할 수 있다.
Figure pat00006
내부 전원의 전압(VInt)의 레벨이 항복 전압(VTH)의 레벨 이하일 때, 메인 시스템(도 1의 130)은 덤프 모드로 동작을 수행할 수 있다. 도 8에서 메인 시스템(도 1의 130)이 제1 필터링 모드로 동작하기 위해 소모되는 에너지(Ef1')는 도 7에서 메인 시스템(도 1의 130)이 제1 필터링 모드로 동작하기 위해 소모되는 에너지(Ef1)와 같거나 다를 수 있다. 도 8에서 메인 시스템(도 1의 130)이 제1 필터링 모드로 동작을 수행하는 시간(tf1') 및 제2 필터링 모드로 동작을 수행하는 시간(tf2')의 비율은, 도 7에서 메인 시스템(도 1의 130)이 제1 필터링 모드로 동작을 수행하는 시간(tf1) 및 제2 필터링 모드로 동작을 수행하는 시간(tf2)의 비율과 같거나 다를 수 있다.
본 개시에 따른 일 실시 예에서, 메인 시스템(도 1의 130)은 내부 전원의 전압(VInt)의 레벨에 기초하여 덤프 모드로 동작을 수행함에 따라, 덤프 모드를 수행하는 도중에 스토리지 장치(도 1의 100)가 오프됨으로써 백업 중인 데이터 또는 백업되지 않은 데이터가 손실되는 경우를 사전에 방지할 수 있다.
도 9는 본 개시의 예시적인 실시 예들에 따른 스토리지 장치의 동작을 설명하기 위한 순서도이다. 상세하게는, 도 9는 도 1의 스토리지 장치(100)의 동작을 설명하기 위한 순서도이다. 이하에서는, 도 1 내지 도 8을 참조하여 설명한다
도 9를 참조하면, 스토리지 장치의 동작 방법(S100)은 단계들(S110, S120, S130, S140, S150, S160)을 포함할 수 있다.
단계(S110)에서, PLP IC(도 1의 110)는 외부 전원의 전압 레벨 변화를 모니터링할 수 있고, 모니터링 결과를 메인 시스템(도 1의 130)에 전송할 수 있다. 컨트롤러(도 4의 132)는 PLP IC(도 1의 110)로부터 수신한 외부 전원 신호(도 4의 S1)에 기초하여 서든 파워 오프가 발생했는지 여부를 판단할 수 있다. 서든 파워 오프는 외부 전원의 전압 레벨이 초기 설정된 최소 동작 허용 전압 레벨 미만으로 낮아지는 경우를 의미할 수 있다.
단계(S120)에서, 서든 파워 오프가 발생하지 않은 경우, 컨트롤러(도 4의 132)는 PLP IC(도 1의 110)가 외부 전원 공급 모드로 동작하도록 제어하는 전원 모드 신호(도 4의 S2)를 생성할 수 있다. 그에 따라, PLP IC(도 1의 110)는 외부 전원 공급 모드로 동작할 수 있고, 메인 시스템(도 1의 130)에 출력 전원(도 1의 Out)으로서 외부 전원(도 1의 Ext)을 제공할 수 있다.
단계(S130)에서, 서든 파워 오프가 발생한 경우, 컨트롤러(도 4의 132)는 PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작하도록 제어하는 전원 모드 신호(도 4의 S2)를 생성할 수 있다. 그에 따라, PLP IC(도 1의 110)는 내부 전원 공급 모드로 동작할 수 있고, 메인 시스템(도 1의 130)에 출력 전원(도 1의 Out)으로서 일정한 전압 레벨을 갖도록 변환된 내부 전원(도 1의 Int)을 제공할 수 있다.
이 때, 메인 시스템(도 1의 130)은 필터링 모드로 동작할 수 있다. 즉, 컨트롤러(도 4의 132)는, 내부 전원(도 1의 Int)에 기초하여, 제1 메모리(도 4의 133) 및 제2 메모리(도 4의 134)가 수행하던 동작을 계속하여 수행하도록 제어할 수 있다
단계(S140)에서, 컨트롤러(도 4의 132)는 서든 파워 오프 지속 시간(도 6의 ts2)을 측정할 수 있다. 서든 파워 오프 지속 시간(도 6의 ts2)은 PLP IC(도 1의 110)로부터 수신한 외부 전원 신호(도 4의 S1)에 기초하여 판단될 수 있다. 컨트롤러(도 4의 132)는 서든 파워 오프 지속 시간(도 6의 ts2)이 최대 필터링 시간(수학식 4의 tmf)보다 짧은지 여부를 판단할 수 있다. 최대 필터링 시간은 전술된 수학식 1 내지 4를 이용하여 계산될 수 있다.
단계(S150)에서, 서든 파워 오프 지속 시간이 최대 필터링 시간보다 긴 경우(도 7의 ts3>수학식 4의 tmf), 메인 시스템(도 1의 130)은 서든 파워 오프 지속 시간이 최대 필터링 시간과 같아지는 시점(도 7의 제3 시점(t3))부터 덤프 모드로 동작할 수 있다. 그에 따라, 컨트롤러(도 4의 132)는 서든 파워 오프 지속 시간이 최대 필터링 시간과 같아지는 시점(도 7의 제3 시점(t3))부터 데이터를 백업하는 동작을 수행할 수 있다.
단계(S160)에서, 서든 파워 오프 지속 시간이 최대 필터링 시간보다 짧은 경우(도 6의 ts2<수학식 4의 tmf), 컨트롤러(도 4의 132)는 서든 파워 오프가 종료되었는지 판단할 수 있다. 서든 파워 오프 종료 여부는 PLP IC(도 1의 110)로부터 수신한 외부 전원 신호(도 4의 S1)에 기초하여 판단될 수 있다.
서든 파워 오프가 종료되지 않은 경우, 단계(S130)이 다시 수행될 수 있다. 그에 따라, PLP IC(도 1의 110)는 내부 전원 동작 모드로 동작할 수 있고, 메인 시스템(도 1의 130)에 출력 전원(도 1의 Out)으로서 일정한 전압 레벨을 갖도록 변환된 내부 전원(도 1의 Int)을 제공할 수 있다.
서든 파워 오프가 종료된 경우, 단계(S120)이 수행될 수 있다. 그에 따라, PLP IC(도 1의 110)는 외부 전원 동작 모드로 동작할 수 있고, 메인 시스템(도 1의 130)에 출력 전원(도 1의 Out)으로서 외부 전원(도 1의 Ext)을 제공할 수 있다. 이 경우, 컨트롤러(도 4의 132)는 제1 메모리(도 4의 133) 및 제2 메모리(도 4의 134)가 수행하던 동작을 계속하여 수행하도록 제어할 수 있다.
도 10 및 도 11은 본 개시의 예시적인 실시 예들에 따른 스토리지 장치의 동작을 설명하기 위한 순서도이다. 상세하게는, 도 10은 도 1의 스토리지 장치(100)의 동작을 설명하기 위한 순서도이고, 도 11은 도 10의 단계(S240)을 보다 상세하게 설명하기 위한 순서도다. 이하에서는, 도 1 내지 도 9를 참조하여, 도 9와의 차이점을 중심으로 설명한다
도 10을 참조하면, 스토리지 장치의 동작 방법(S200)은 단계들(S210, S220, S230, S240, S250, S260)을 포함할 수 있다.
단계(S210)에서, PLP IC(도 1의 110)는 외부 전원의 전압 레벨 변화를 모니터링할 수 있고, 모니터링 결과를 메인 시스템(도 1의 130)에 전송할 수 있다. 컨트롤러(도 4의 132)는 PLP IC(도 1의 110)로부터 수신한 외부 전원 신호(도 4의 S1)에 기초하여 서든 파워 오프가 발생했는지 여부를 판단할 수 있다. 서든 파워 오프는 외부 전원의 전압 레벨이 초기 설정된 최소 동작 허용 전압 레벨 미만으로 낮아지는 경우를 의미할 수 있다.
단계(S220)에서, 서든 파워 오프가 발생하지 않은 경우, 컨트롤러(도 4의 132)는 PLP IC(도 1의 110)가 외부 전원 공급 모드로 동작하도록 제어하는 전원 모드 신호(도 4의 S2)를 생성할 수 있다. 그에 따라, PLP IC(도 1의 110)는 외부 전원 공급 모드로 동작할 수 있고, 메인 시스템(도 1의 130)에 출력 전원(도 1의 Out)으로서 외부 전원(도 1의 Ext)을 제공할 수 있다.
단계(S230)에서, 서든 파워 오프가 발생한 경우, 컨트롤러(도 4의 132)는 PLP IC(도 1의 110)가 내부 전원 공급 모드로 동작하도록 제어하는 전원 모드 신호(도 4의 S2)를 생성할 수 있다. 그에 따라, PLP IC(도 1의 110)는 내부 전원 공급 모드로 동작할 수 있고, 메인 시스템(도 1의 130)에 출력 전원(도 1의 Out)으로서 일정한 전압 레벨을 갖도록 변환된 내부 전원(도 1의 Int)을 제공할 수 있다.
이 때, 메인 시스템(도 1의 130)은 필터링 모드로 동작할 수 있다. 즉, 컨트롤러(도 4의 132)는, 내부 전원(도 1의 Int)에 기초하여, 제1 메모리(도 4의 133) 및 제2 메모리(도 4의 134)가 수행하던 동작을 계속하여 수행하도록 제어할 수 있다.
단계(S240)에서, 컨트롤러(도 4의 132)는 제1 조건 및 제2 조건 중 적어도 하나를 만족하는지 여부를 판단할 수 있다. 단계(S240)에 대하여는 도 11을 참조하여 보다 상세하게 설명한다.
도 11을 참조하면, 단계(S241)에서, 컨트롤러(도 4의 132)는 서든 파워 오프 지속 시간(도 6의 ts2)을 측정할 수 있다. 서든 파워 오프 지속 시간(도 6의 ts2)은 PLP IC(도 1의 110)로부터 수신한 외부 전원 신호(도 4의 S1)에 기초하여 판단될 수 있다. 컨트롤러(도 4의 132)는 서든 파워 오프 지속 시간(도 6의 ts2)이 최대 필터링 시간(수학식 4의 tmf)보다 짧은지 여부를 판단할 수 있다. 즉, 제1 조건은, 서든 파워 오프 지속 시간(도 6의 ts2)이 최대 필터링 시간(수학식 4의 tmf)보다 짧을 때 만족할 수 있다. 최대 필터링 시간은 전술된 수학식 1 내지 4를 이용하여 계산될 수 있다.
단계(S242)에서, 서든 파워 오프 지속 시간이 최대 필터링 시간보다 짧은 경우(도 6의 ts2<수학식 4의 tmf), 컨트롤러(도 4의 132)는 내부 전원의 전압(도 8의 VInt)의 레벨이 문턱 전압(도 8의 VTH)의 레벨보다 낮은지 여부를 판단할 수 있다. 즉, 제2 조건은, 내부 전원의 전압(도 8의 VInt)의 레벨이 문턱 전압(도 8의 VTH)의 레벨보다 낮을 때 만족할 수 있다. 수학식 6을 통해 전술한 바와 같이, 문턱 전압(도 8의 VTH)의 레벨은 보조 전원 장치(도 1의 120)에 충전된 전기 에너지에서 메인 시스템(도 1의 130)이 덤프 모드로 동작하기 위해 소모되는 에너지를 제외한 전기 에너지에 비례할 수 있고, 보조 전원 장치(도 1의 120)의 커패시턴스에 반비례할 수 있다.
다시 도 10을 참조하면, 단계(S250)에서, 제1 조건 및 제2 조건 중 적어도 하나를 만족하는 경우에 덤프 모드로 동작할 수 있다. 다시 말하면, 내부 전원의 전압(도 8의 VInt)의 레벨이 문턱 전압(도 8의 VTH)의 레벨보다 낮은 경우, 메인 시스템(도 1의 130)은 내부 전원의 전압(도 8의 VInt)의 레벨이 문턱 전압(도 8의 VTH)의 레벨과 같아지는 시점부터 덤프 모드로 동작할 수 있다. 컨트롤러(도 4의 132)는, 내부 전원의 전압(도 8의 VInt)의 레벨이 문턱 전압(도 8의 VTH)의 레벨과 같아지는 시점부터, 제1 메모리(도 4의 133) 및 제2 메모리(도 4의 134)가 데이터 백업 동작을 수행하도록 제어할 수 있다.
또한, 서든 파워 오프 지속 시간이 최대 필터링 시간보다 긴 경우(도 7의 ts3>수학식 4의 tmf), 메인 시스템(도 1의 130)은 서든 파워 오프 지속 시간이 최대 필터링 시간과 같아지는 시점(도 7의 제3 시점(t3))부터 덤프 모드로 동작할 수 있다. 컨트롤러(도 4의 132)는, 서든 파워 오프 지속 시간이 최대 필터링 시간과 같아지는 시점(도 7의 제3 시점(t3))부터, 제1 메모리(도 4의 133) 및 제2 메모리(도 4의 134)가 데이터 백업 동작을 수행하도록 제어할 수 있다.
단계(S260)에서, 제1 조건 및 제2 조건을 모두 만족하지 않는 경우, 컨트롤러(도 4의 132)는 서든 파워 오프가 종료되었는지 판단할 수 있다. 서든 파워 오프 종료 여부는 PLP IC(도 1의 110)로부터 수신한 외부 전원 신호(도 4의 S1)에 기초하여 판단될 수 있다.
서든 파워 오프가 종료되지 않은 경우, 단계(S230)이 다시 수행될 수 있다. 그에 따라, PLP IC(도 1의 110)는 내부 전원 동작 모드로 동작할 수 있고, 메인 시스템(도 1의 130)에 출력 전원(도 1의 Out)으로서 일정한 전압 레벨을 갖도록 변환된 내부 전원(도 1의 Int)을 제공할 수 있다.
서든 파워 오프가 종료된 경우, 단계(S220)이 수행될 수 있다. 그에 따라, PLP IC(도 1의 110)는 외부 전원 동작 모드로 동작할 수 있고, 메인 시스템(도 1의 130)에 출력 전원(도 1의 Out)으로서 외부 전원(도 1의 Ext)을 제공할 수 있다. 이 경우, 컨트롤러(도 4의 132)는 제1 메모리(도 4의 133) 및 제2 메모리(도 4의 134)가 수행하던 동작을 계속하여 수행하도록 제어할 수 있다.
본 개시에 따른 일 실시 예에 따르면, 메인 시스템(도 1의 130)은 제1 조건 및 제2 조건 중 적어도 어느 하나가 만족할 때에만 덤프 모드로 동작할 수 있다. 서든 파워 오프 지속 시간이 최대 필터링 시간보다 길 때 제1 조건이 만족될 수 있고, 내부 전원의 전압 레벨이 문턱 전압의 전압 레벨보다 낮을 때 제2 조건이 만족될 수 있다. 즉, 메인 시스템(도 1의 130)은 서든 파워 오프 지속 시간 및 내부 전원의 전압 레벨 중 적어도 어느 하나에 기초하여 덤프 모드로 동작할 수 있다.
도 12는 본 개시의 예시적 실시예에 따른 PLP IC를 나타내는 블록도이다. 상세하게는, 도 10은 도 1 및 도 2의 PLP IC(210)의 다른 실시 예를 설명하기 위한 블록도이다. 이하에서는, 도 1 및 도 3을 참조하여 도 2와의 차이점을 중심으로 설명하고, 중복되는 설명은 생략한다.
도 12를 참조하면, 스토리지 장치(200)는 PLP IC(210) 및 메인 시스템(도 1의 130)을 포함할 수 있다. PLP IC(210)는 메인 시스템(도 1의 130)에 출력 전원(Out)을 제공할 수 있고, 메인 시스템(도 1의 130)은 PLP IC(210)로부터 제공받은 출력 전원(Out)을 이용하여 동작을 수행할 수 있다. 메인 시스템(도 1의 130)의 구성 요소는 도 4의 메인 시스템(130)과 같을 수 있다.
PLP IC(210)는 PLP 컨트롤러(211), 제1 스위칭 소자(212), 제2 스위칭 소자(213), DC/DC 컨버터(214) 및 보조 전원 장치(215)를 포함할 수 있다. 도 2에는 PLP IC(110)와 보조 전원 장치(120)가 구별되는 구성으로 도시되어 있으나, 도 11에 도시된 바와 같이 보조 전원 장치(215)는 PLP IC(210)에 포함되는 구성일 수 있다.
도 13은 본 개시의 예시적 실시예에 따른 스토리지 장치를 포함하는 SSD(solid state drive) 시스템을 나타내는 블록도이다.
도 13을 참조하면, SSD 시스템(1000)은 호스트(1100)와 SSD(1200)를 포함할 수 있다.
SSD(1200)는 신호 커넥터(signal connector, 1211)를 통해 호스트(1100)와 신호를 주고 받으며, 파워 커넥터(power connector, 1221)를 통해 파워를 입력 받을 수 있다. SSD(1200)는 도 1의 스토리지 장치(100) 및 도 12의 스토리지 장치(200) 중 적어도 하나를 포함할 수 있다. SSD(1200)는 복수의 플래시 메모리(1201~120m), SSD 컨트롤러(1210), 그리고 보조 전원 장치(1220)를 포함할 수 있다.
복수의 플래시 메모리(1201~120m)는 SSD(1200)의 저장 매체로서 사용될 수 있다. SSD(1200)는 플래시 메모리 이외에도 PRAM, MRAM, ReRAM, FRAM 등의 비휘발성 메모리 장치가 사용될 수도 있다. 복수의 플래시 메모리(1201~120m)는 복수의 채널(CH1~Chm)을 통해 SSD 컨트롤러(1210)와 연결될 수 있다. 하나의 채널에는 하나 또는 그 이상의 플래시 메모리가 연결될 수 있다. 하나의 채널에 연결되는 플래시 메모리는 동일한 데이터 버스에 연결될 수 있다.
SSD 컨트롤러(1210)는 신호 커넥터(1211)를 통해 호스트(1100)와 신호(SGL)를 주고 받을 수 있다. 여기에서, 신호(SGL)에는 커맨드, 어드레스, 데이터 등이 포함될 수 있다. SSD 컨트롤러(1210)는 호스트(1100)의 커맨드에 따라 해당 플래시 메모리 에 데이터를 쓰거나 해당 플래시 메모리로부터 데이터를 읽을 수 있다.
보조 전원 장치(1220)는 파워 커넥터(1221)를 통해 호스트(1100)와 연결될 수 있다. 보조 전원 장치(1220)는 호스트(1100)로부터 전원(PWR)을 입력 받고, 충전할 수 있다. 한편, 보조 전원 장치(1220)는 SSD(1200) 내에 위치할 수 도 있고, SSD(1200) 밖에 위치할 수도 있다. 예를 들면, 보조 전원 장치(1220)는 메인 보드에 위치하며, SSD(1200)에 보조 전원을 제공할 수도 있다. 보조 전원 장치(1220)는 도 1 및 도 3의 보조 전원 장치(120) 및 도 11의 보조 전원 장치(215) 중 적어도 하나를 포함할 수 있다.
본 개시에 따른 SSD(1200)는 서든 파워 오프가 발생하면 필터링 모드로 동작하고, 제1 조건 및 제2 조건 중 적어도 하나를 만족할 때 덤프 모드로 동작할 수 있다. 서든 파워 오프 지속 시간이 최대 필터링 시간보다 길 때 제1 조건을 만족할 수 있고, 보조 전원 장치(1220)로부터 제공되는 내부 전원의 전압 레벨이 문턱 전압의 전압 레벨보다 낮을 때 제2 조건을 만족할 수 있다. 그에 따라, 본 개시에 따른 SSD(1200)는 불필요한 전기 에너지 소모를 방지할 수 있고, SSD(1200)의 신뢰도가 향상될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시 예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시 예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 외부 전원 또는 내부 전원에 기초하여, 메인 시스템에 출력 전원을 제공하는 PLP IC(Power Loss Protection Integrated Circuit);
    상기 내부 전원을 상기 PLP IC에 제공하는 보조 전원 장치; 및
    상기 출력 전원에 기초하여 동작하고, 제1 조건 및 제2 조건 중 적어도 하나를 만족할 때 데이터를 백업하는 덤프 모드로 동작하는 메인 시스템을 포함하고,
    상기 제1 조건은, 서든 파워 오프(Sudden Power Off: SPO)가 발생하여 상기 내부 전원에 기초하여 상기 출력 전원이 제공되고, 상기 서든 파워 오프의 지속 시간이 최대 필터링 시간보다 긴 경우에 만족하고,
    상기 제2 조건은, 서든 파워 오프가 발생하여 상기 내부 전원에 기초하여 상기 출력 전원이 제공되고, 상기 보조 전원 장치로부터 제공되는 내부 전원의 전압 레벨이 항복 전압의 전압 레벨 보다 낮을 때 만족하는 것을 특징으로 하는 스토리지 장치.
  2. 제1항에 있어서,
    상기 최대 필터링 시간은,
    상기 보조 전원 장치에 저장된 전기 에너지에서 상기 메인 시스템이 상기 덤프 모드로 동작할 때 소모되는 전기 에너지를 제외한 전기 에너지를, 상기 메인 시스템이 동작할 때 소모되는 전력의 최대값으로 나눔으로써 계산되는 것을 특징으로 하는 스토리지 장치.
  3. 제1항에 있어서,
    상기 항복 전압의 전압 레벨은,
    상기 보조 전원 장치에 저장된 전기 에너지에서 상기 메인 시스템이 상기 덤프 모드로 동작할 때 소모되는 전기 에너지를 제외한 전기 에너지에 비례하고, 상기 보조 전원 장치의 등가 커패시턴스에 반비례하는 것을 특징으로 하는 스토리지 장치.
  4. 제1항에 있어서,
    상기 PLP IC는,
    상기 외부 전원의 전압 레벨을 모니터링 하여 외부 전원 신호를 생성하고, 상기 메인 시스템에 상기 외부 전원 신호를 전송하는 PLP 컨트롤러를 포함하고,
    상기 메인 시스템은,
    상기 외부 전원 신호에 응답하여, 상기 서든 파워 오프가 발생했을 때 상기 내부 전원에 기초하여 상기 출력 전원을 제공하도록 상기 PLP 컨트롤러를 제어하는 전원 모드 신호를 생성하는 컨트롤러를 포함하는 것을 특징으로 하는 스토리지 장치.
  5. 제4항에 있어서,
    상기 PLP IC는,
    상기 외부 전원과 연결되고, 서든 파워 오프가 발생했을 때 턴-오프 되는 제1 스위칭 소자; 및
    상기 내부 전원과 연결되고, 서든 파워 오프가 발생했을 때 턴-온 되는 제2 스위칭 소자를 더 포함하는 것을 특징으로 하는 스토리지 장치.
  6. 제5항에 있어서,
    상기 PLP IC는,
    상기 제2 스위칭 소자와 상기 보조 전원 장치 사이에 연결되고, 상기 내부 전원이 일정한 전압 레벨을 갖도록 변환하는 DC/DC 컨버터를 더 포함하는 것을 특징으로 하는 스토리지 장치.
  7. 제1항에 있어서,
    상기 보조 전원 장치는,
    병렬로 연결된 복수의 커패시터들을 포함하는 것을 특징으로 하는 스토리지 장치.
  8. 제1항에 있어서,
    상기 보조 전원 장치는,
    상기 PLP IC에 포함되는 구성인 것을 특징으로 하는 스토리지 장치.
  9. 제1항에 있어서,
    상기 보조 전원 장치는,
    상기 서든 파워 오프가 발생하지 않았을 때, 상기 외부 전원에 기초하여 충전되는 것을 특징으로 하는 스토리지 장치.
  10. 제1항에 있어서,
    상기 메인 시스템은,
    상기 내부 전원의 전압 레벨 및 상기 출력 전원의 전압 레벨을 모니터링 하는 ADC(Analog-to-digital converter)를 더 포함하는 것을 특징으로 하는 스토리지 장치.
  11. 제1항에 있어서,
    상기 메인 시스템은,
    DRAM(Dynamic RAM)을 포함하는 제1 메모리; 및
    낸드 플래시 메모리(NAND Flash Memory)를 포함하는 제2 메모리를 포함하고,
    상기 덤프 모드로 동작할 때, 상기 제1 메모리에 저장된 데이터를 상기 제2 메모리로 백업하는 것을 특징으로 하는 스토리지 장치.
  12. 보조 전원 장치를 포함하는 스토리지 장치의 동작 방법으로서,
    외부 전원의 전압 레벨에 기초하여, 서든 파워 오프(Sudden Power Off: SPO)가 발생했는지 여부를 판단하는 단계;
    상기 서든 파워 오프가 발생한 경우, 상기 보조 전원 장치에 저장된 전기 에너지에 기초하여 내부 전원을 공급하는 내부 전원 공급 모드로 동작하는 단계; 및
    제1 조건 및 제2 조건 중 적어도 하나에 기초하여, 데이터를 백업하는 덤프 모드로 동작하는 단계를 포함하고,
    상기 제1 조건은, 상기 서든 파워 오프의 지속 시간이 최대 필터링 시간보다 긴 경우에 만족하고,
    상기 제2 조건은, 상기 내부 전원의 전압 레벨이 항복 전압의 전압 레벨 보다 낮을 때 만족하는 스토리지 장치 동작 방법.
  13. 제12항에 있어서,
    상기 내부 전원 공급 모드로 동작하는 단계는,
    상기 내부 전원에 기초하여, 상기 서든 파워 오프가 발생한 후에도, 수행 중이던 동작을 계속하여 수행하는 단계를 포함하는 스토리지 장치 동작 방법.
  14. 제12항에 있어서,
    상기 내부 전원 공급 모드로 동작하는 단계는,
    상기 내부 전원이 일정한 전압 레벨을 갖도록 변환하는 단계를 포함하는 스토리지 장치 동작 방법.
  15. 제12항에 있어서,
    상기 최대 필터링 시간을 계산하는 단계를 더 포함하고,
    상기 최대 필터링 시간은,
    상기 스토리지 장치에 저장된 전기 에너지에서 상기 스토리지 장치가 상기 덤프 모드로 동작하기 위해 소모되는 전기 에너지를 제외한 전기 에너지를 상기 스토리지 장치가 동작할 때 소모되는 전력의 최대값으로 나눔으로써 계산되는 것을 특징으로 하는 스토리지 장치 동작 방법.
  16. 제12항에 있어서,
    상기 항복 전압의 전압 레벨을 계산하는 단계를 더 포함하고,
    상기 항복 전압의 전압 레벨은,
    상기 스토리지 장치에 저장된 전기 에너지에서 상기 스토리지 장치가 상기덤프 모드로 동작하기 위해 소모되는 전기 에너지를 제외한 전기 에너지에 비례하고, 상기 보조 전원 장치의 등가 커패시턴스에 반비례하는 것을 특징으로 하는 스토리지 장치 동작 방법.
  17. 보조 전원 장치를 포함하는 스토리지 장치의 동작 방법으로서,
    PLP IC(Power Loss Protection Integrated Circuit)를 이용하여 외부 전원의 전압 레벨을 모니터링함으로써 외부 전원 신호를 생성하는 단계;
    상기 외부 전원 신호에 응답하여, 메인 시스템이 서든 파워 오프(Sudden Power Off: SPO)가 발생했다고 판단한 경우, 상기 PLP IC가 상기 보조 전원 장치에 저장된 전기 에너지에 기초한 내부 전원을 상기 메인 시스템에 공급하도록 제어하는 전원 모드 신호를 생성하는 단계;
    상기 내부 전원에 기초하여, 상기 서든 파워 오프가 발생한 직후에도 상기 메인 시스템이 수행하던 동작을 계속하여 수행하는 단계; 및
    상기 서든 파워 오프의 지속 시간이 최대 필터링 시간보다 긴 경우, 상기 메인 시스템에서 상기 서든 파워 오프의 지속 시간이 최대 필터링 시간과 같아지는 시점부터 데이터를 백업하는 단계를 포함하는 스토리지 장치 동작 방법.
  18. 제17항에 있어서,
    상기 최대 필터링 시간을 계산하는 단계를 더 포함하고,
    상기 최대 필터링 시간은,
    상기 보조 전원 장치에 저장된 전기 에너지에서 상기 메인 시스템이 데이터를 백업하기 위해 소모되는 전기 에너지를 제외한 전기 에너지를 상기 메인 시스템이 동작할 때 소모되는 전력의 최대값으로 나눔으로써 계산되는 것을 특징으로 하는 스토리지 장치 동작 방법.
  19. 제17항에 있어서,
    상기 내부 전원의 전압 레벨이 항복 전압의 전압 레벨 보다 낮은 경우, 상기 메인 시스템에서 상기 내부 전원의 전압 레벨이 항복 전압의 전압 레벨과 같아지는 시점부터 데이터를 백업하는 단계를 더 포함하는 스토리지 장치 동작 방법.
  20. 제19항에 있어서,
    상기 항복 전압의 전압 레벨을 계산하는 단계를 더 포함하고,
    상기 항복 전압의 전압 레벨은,
    상기 스토리지 장치에 저장된 전기 에너지에서 상기 스토리지 장치가 상기덤프 모드로 동작하기 위해 소모되는 전기 에너지를 제외한 전기 에너지에 비례하고, 상기 보조 전원 장치의 등가 커패시턴스에 반비례하는 것을 특징으로 하는 스토리지 장치 동작 방법.
KR1020210178878A 2021-12-14 2021-12-14 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법 KR20230090009A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020210178878A KR20230090009A (ko) 2021-12-14 2021-12-14 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법
US17/876,077 US20230186988A1 (en) 2021-12-14 2022-07-28 Storage device including auxiliary power supply and method of operating the same
EP22199711.7A EP4207198A3 (en) 2021-12-14 2022-10-05 Storage device including auxiliary power supply and method of operating the same
TW111143849A TW202329092A (zh) 2021-12-14 2022-11-17 儲存裝置及操作其的方法
CN202211452148.XA CN116264084A (zh) 2021-12-14 2022-11-21 包括辅助电源的存储装置和操作存储装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210178878A KR20230090009A (ko) 2021-12-14 2021-12-14 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법

Publications (1)

Publication Number Publication Date
KR20230090009A true KR20230090009A (ko) 2023-06-21

Family

ID=83598407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210178878A KR20230090009A (ko) 2021-12-14 2021-12-14 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법

Country Status (5)

Country Link
US (1) US20230186988A1 (ko)
EP (1) EP4207198A3 (ko)
KR (1) KR20230090009A (ko)
CN (1) CN116264084A (ko)
TW (1) TW202329092A (ko)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11869602B2 (en) * 2019-07-11 2024-01-09 Samsung Electronics Co., Ltd. Method and circuit for providing auxiliary power and storage device including the same
KR20210030079A (ko) * 2019-09-09 2021-03-17 삼성전자주식회사 패스 회로를 포함하는 저장 장치, 및 그 장치를 포함하는 메모리 시스템

Also Published As

Publication number Publication date
US20230186988A1 (en) 2023-06-15
EP4207198A2 (en) 2023-07-05
EP4207198A3 (en) 2023-08-02
TW202329092A (zh) 2023-07-16
CN116264084A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
US9639131B2 (en) Systems, methods and devices for control of the operation of data storage devices using solid-state memory
CN108733537B (zh) 用于智能备用电容器管理的方法和装置
US9626259B2 (en) Auxiliary power supply and user device including the same
US5519663A (en) Preservation system for volatile memory with nonvolatile backup memory
KR20110015273A (ko) 보조 전원 장치를 포함하는 사용자 장치
KR102401578B1 (ko) 보조 전원 검사 방법 및 이를 적용한 전자 장치
US8031551B2 (en) Systems, methods and devices for monitoring capacitive elements in devices storing sensitive data
US20240096427A1 (en) Method and circuit for providing auxiliary power and storage device including the same
CN109842171A (zh) 存储系统及电源管理装置、以及电源管理方法
CN112559398B (zh) 存储器系统以及电源电路
KR102469100B1 (ko) 전자 장치, 이를 위한 전원 공급 장치 및 그 제어 방법
US20230307939A1 (en) Auxiliary power circuit, electronic device, and method for operating auxiliary power circuit
KR20230090009A (ko) 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법
CN115810369A (zh) 存储系统及存储系统的控制方法
KR102562316B1 (ko) 보조 전원 장치를 포함하는 스토리지 장치 및 그의 동작 방법
TW202213108A (zh) 記憶體系統及電源電路
KR102683410B1 (ko) 보조 전원의 모니터링 방법, 보조 전원 모니터링 회로, 및 이를 포함하는 스토리지 장치
EP4180916A2 (en) Storage device including auxiliary power supply device and operating method thereof
US10637271B2 (en) Adaptive charge voltage management for lithium ion and hybrid capacitors
JP2017153286A (ja) 電源装置、ストレージ装置及び電源装置制御方法