KR20210024199A - 하드마스크 막들 상의 ALD SiO2 증착 시 탄소 손실 최소화 - Google Patents

하드마스크 막들 상의 ALD SiO2 증착 시 탄소 손실 최소화 Download PDF

Info

Publication number
KR20210024199A
KR20210024199A KR1020217004927A KR20217004927A KR20210024199A KR 20210024199 A KR20210024199 A KR 20210024199A KR 1020217004927 A KR1020217004927 A KR 1020217004927A KR 20217004927 A KR20217004927 A KR 20217004927A KR 20210024199 A KR20210024199 A KR 20210024199A
Authority
KR
South Korea
Prior art keywords
precursor
substrate
soh
processing
plasma
Prior art date
Application number
KR1020217004927A
Other languages
English (en)
Inventor
더글라스 월터 애그뉴
이슈타크 카림
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20210024199A publication Critical patent/KR20210024199A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판의 표면 상에 박막 층들을 규정하기 위한 방법이 제 1 전구체로 하여금 기판의 표면에 의해 흡수되게 하도록 제 1 플라즈마를 통해 기판의 표면을 제 1 전구체에 노출하는 단계를 포함한다. 제 1 전구체와 상이한 제 2 전구체가 제 2 플라즈마를 통해 기판의 표면에 인가된다. 제 2 전구체는 기판의 표면 상에 산화물 막 층을 형성하기 위해 제 1 전구체와 반응하기에 충분한 산소 라디칼들을 방출하는 이산화탄소 전구체이다.

Description

하드마스크 막들 상의 ALD SiO2 증착 시 탄소 손실 최소화
본 실시 예들은 반도체 기판 프로세싱, 그리고 보다 구체적으로, 기판의 저온 ALD 증착에 관한 것이다.
관련 기술의 기술 (description)
상이한 타입들의 피처들을 규정하기 위해 반도체 제조 분야에서 일반적으로 사용된 많은 타입들의 막 증착 프로세스들이 있다. 기판 상에 박막들을 생성하기 위한 일부 예시적인 증착 프로세스들은 CVD (Chemical Vapor Deposition - 예를 들어, 플라즈마-강화된 CVD), PVD (Physical Vapor Deposition) 및 ALD (Atomic Layer Deposition) 를 포함한다.
PVD 프로세스에서, 액체 형태의 순수한 소스 재료는 증기 전구체로 변환되고, 프로세스 챔버로 전달된다. 고 전력 전기, 레이저 어블레이션 (ablation) 은 제어된 방식으로 액체 전구체를 증기 전구체로 변환하는데 사용되는 기법들 중 일부이다. 기판에 인가될 때, 증기 전구체는 목표된 층을 생성하도록 기판의 표면 상에 응결된다. 전체 PVD 프로세스에서 발생하는 화학 반응들이 없다.
CVD 프로세스에서, 소스 재료가 캐리어로서 작용하는 휘발성 전구체와 혼합된다. 혼합물은 기판들 상에 막들을 증착하기 위해 기판이 수용되는 프로세스 챔버 내로 가스 상 (phase) 으로 주입된다. 혼합물의 반응물질들은 기판의 표면과 반응하여 박막들의 증착을 발생시킨다.
ALD 프로세스는 CVD의 하위분류 (sub-class) 이다. ALD는 종래의 CVD 프로세스를 자기-포화 증착 사이클들의 반복된 시퀀스로 분할함으로써 수행되는 순환 프로세스이다. 발생하는 막들은 매우 컨포멀하고 (conformal), 매끄럽고, 우수한 물리적 특성들을 지닌다. 반응 가스들이 챔버 내로 동시에 인가되는 CVD와 달리, ALD의 반응 가스들 (즉, 전구체들) 은 가스들로 하여금 서로 대신 기판의 표면과 반응하게 하도록 순차적으로 도입된다. ALD 프로세스는 층들이 교번하여 전구체들, 반응성 가스들을 프로세스 챔버 내로 하나씩 펄싱하고 그리고 펄스 각각 사이에 불활성 가스를 사용하여 퍼지함으로써 형성되는 일련의 펄싱 및 퍼지 단계들을 수반한다. 예를 들어, 제 1 펄싱 단계 동안, 제 1 전구체가 가스로서 도입되고, 이는 프로세스 챔버 내에 수용된 기판의 표면 상에 흡수된다 (또는 흡착된다). 프로세스 챔버가 불활성 가스를 사용하여 제 1 전구체를 퍼지하는 퍼지 단계가 이어진다. 이어지는 펄싱 단계는 목표된 재료의 단층 (예를 들어, 산화물 막 (SiO2) 층) 을 형성하도록 흡수된 전구체와 반응하는, 제 2 전구체를 플라즈마로서 도입하는 것을 포함한다. 제 2 퍼지 단계가 프로세스 챔버로부터 모든 부산물들과 함께 제 2 전구체를 제거하기 위해 수행된다. 펄스 및 퍼지의 시퀀스를 조절함으로써, ALD에 의해 생성된 막들은 기판 위의 2 개 이상의 전구체들/반응성 가스들의 순차적인 플로우를 반복적으로 스위칭함으로써 한 번에 하나의 원자 층이 증착된다.
통상적인 ALD 프로세스의 쓰루풋 (throughput) 은 가스 스위칭 기술의 한계들, 뿐만 아니라 가스 스위칭 사이에 프로세스 챔버를 퍼지하기 위해 필요한 시간으로 인해 제한된다. 산업의 보다 높은 쓰루풋 요구들을 충족시키기 위해, 다중 패터닝이 시행되었다. 다중 패터닝의 가장 초기 형태는 패턴을 2 또는 3 개의 부분들로 나누고, 통상적으로 부분들 각각을 프로세싱하고 최종 층에서 부분들을 결합하는 것을 수반하는 "피치 분할 (pitch splitting)"이었다. 이 접근법의 주요 문제는 피처 대 피처 (feature-to-feature) 포지셔닝 에러들이었다. 이 문제를 극복하기 위해, 상이한 형태의 다중 패터닝 (즉, 더블 패터닝) 이 개발되었다. 더블 패터닝에서, 일련의 노출들 및 독립적인 패턴들의 에칭들은 서브-패턴들을 규정하기 위해 동일한 층 상에서 수행된다. 발생하는 패턴은 에칭된 서브-패턴들의 복합물이다. 서브-패턴들을 인터리빙 (interleaving) 함으로써, 패턴 밀도가 상승될 수 있다. 원자 미만 (sub-atomic) 피치들에 대한 수요가 증가함에 따라, 다중 패터닝으로부터 신뢰할 수 있는 수율을 개선하는 것이 중요해지고, 더블 패터닝 방법은 실행 가능하고 유망한 옵션을 제공하는 것으로 보인다.
이러한 맥락에서 현재 개시의 다양한 실시 예들이 발생한다.
본 개시의 실시 예들은 피처들을 형성하기 (define) 위해 채용될 수 있는 증착 프로세스들을 포함한다. 형성된 피처들은 반도체 기판으로 전사된다. 일부 실시 예들에서, 더블 패터닝 기법은 기판 상의 피처들을 규정하고 피처 패턴 밀도를 상승시키기 위해 사용된다. 본 발명의 특징들이 더블 패터닝 기법들로 제한되지 않고, 기판 내로 패턴들을 전사하기 위한 마스크들을 생성하도록 사용될 수 있는 모든 증착 프로세스로 확장될 수 있다는 것을 주의해야 한다.
디바이스 사이즈들이 계속해서 축소됨에 따라, 용인 가능한 탄소 손실 및 이 탄소 손실로부터 발생하는 기판 상의 피처 프로파일은, 특히 기판의 표면 상에 형성된 피처들의 임계 치수들의 유지와 관련하여 점점 더 중요해진다. 다양한 실시 예들은 기판의 표면 상의 패터닝된 하드마스크들 위에 이산화실리콘 (SiO2) 의 저온 ALD (Atomic Layer Deposition) 를 수행하기 위한 산화 가스로서 이산화탄소 (CO2) 가스의 사용에 중점을 둔다. CO2는 플라즈마에서 분해되기 (break apart) 상대적으로 어려운 안정한 화합물이다. 고주파수 무선 주파수 전력을 인가함으로써, 산소 라디칼들로 하여금 하드마스크 층으로부터 탄소를 소비하지 않고 기판의 표면을 포화시킬 수 있게 하도록 (enable) 저농도의 반응성 산소 라디칼들이 이산화탄소 가스로부터 플라즈마로 방출된다. CO2 플라즈마에서 보다 낮은 농도의 반응성 산소 라디칼들은 하드마스크 층의 임계 치수들이 실질적으로 보존된다는 것을 보장한다. 보다 중요하게, 발생하는 에칭 프로파일은 매우 평면형이고, 이와 달리 표준 ALD 프로세스들에서 달성하기 어렵다.
제 1 전구체가 기판이 수용되는 프로세스 챔버로 제 1 플라즈마를 통해 공급되어, 제 1 전구체로 하여금 기판의 표면에 의해 흡수되게 한다. 이어서 이산화탄소 (CO2) 가 아르곤과 같은 불활성 가스와 함께 흐르는 (co-flow) 제 2 전구체가 프로세스 챔버로 공급되고, 고주파수 무선 주파수 (HF-RF) 전력이 산화물 막 층을 형성하기 위해, 제 1 전구체가 흡수되는 기판의 표면을 포화시키도록 사용되는 제 2 플라즈마를 생성하도록 스트라이킹된다. 제 1 전구체에 이어서 제 2 전구체를 인가하는 이 프로세스는 반복되어 ALD 프로세스에 고유한 단계적 원자 층 성장을 발생시킨다. CO2 플라즈마에서 보다 낮은 농도의 반응성 산소 라디칼들로 인해, 훨씬 보다 작은 정도의 탄소 소비가 하드마스크 층에서 관찰되는 한편, 실질적으로 균일하고 매우 평면형인 에칭 프로파일이 기판 표면 상, 기판의 중심 및 에지 모두에서 관찰된다.
다양한 실시 예들은 종래의 증착 프로세스들과 비교하여 하드마스크들에서 상당히 적은 피처 프로파일 손실로 기판 표면 상에 형성된 하드마스크 피처들 상에 박막들 (예를 들어, SiO2 막들) 을 증착하는 간단하고 용이하게 구현 가능한 방법을 제공한다. 본 명세서에 기술된 다양한 실시 예들에서 활성 산화제로서 사용된 이산화탄소 (CO2) 는 안전하게 처리되어 최소의 과제들을 제기하는 일반적으로 입수 가능한 저렴한 가스이다. 산화제로서 CO2를 사용하는 것의 부가적인 이점은 ALD 프로세스에 사용된 기존 프로세스 챔버가 다양한 실시 예들의 구현에 효과적으로 사용될 수 있기 때문에, 산화 화학물질의 변화를 수용하기 위해 새로운 프로세스 챔버를 구성하거나 기존 프로세스 챔버를 재구성할 필요가 없다는 것이다.
일 구현 예에서, 프로세스 챔버 내에 수용된 기판 위에 막들을 증착하는 방법이 개시된다. 방법은 기판의 표면 및 기판 상에 패터닝된 SOH (Spin-On Hardmask) 를 제 1 플라즈마를 통해 제 1 전구체에 노출시키도록 기판을 프로세싱하는 단계를 포함한다. 제 1 전구체는 기판의 표면 및 SOH의 표면들을 포함하는, 노출된 표면들 상에 실리콘-수소 결합들을 형성하기 위해 노출된 표면들 상에 부분적으로 흡수된다. 기판 표면 상에 패터닝된 SOH는 최초 패턴을 갖는다. 방법은 기판의 표면 및 SOH의 표면들을 제 2 플라즈마를 통해 제 2 전구체에 노출시키도록 기판을 프로세싱하는 단계를 더 포함한다. 제 2 전구체는 제 1 전구체와 상이하고 이산화탄소 가스 및 불활성 가스의 혼합물을 포함한다. 프로세싱은 산소 라디칼들로 하여금 방출되게 하고 기판의 표면 및 SOH의 표면들 상에 형성된 실리콘-수소 결합들과 반응하게 한다. 산소 라디칼들은 SOH의 최초 패턴의 표면 두께를 실질적으로 소비하지 않고 산화물 막 층을 형성하기 위해 실리콘-수소 결합들과 반응한다.
일부 구현 예들에서, 제 1 전구체를 사용한 기판의 프로세싱에 이어서 제 2 전구체를 사용한 기판의 프로세싱은 기판의 표면 및 SOH의 최초 패턴의 표면들 위에 산화물 두께로 산화물 막 층을 성장시키기 위해 수 회 반복된다. 제 1 전구체 및 제 2 전구체를 사용한 프로세싱은 원자 층 증착 프로세스를 따르도록 (conform) 반복된다.
일부 구현 예들에서, 산화물 막 층의 산화물 두께는 최초 패턴의 SOH의 두께와 비슷하고 최초 패턴의 SOH의 피치에 기초한다.
일부 구현 예들에서, SOH의 최초 패턴의 상단부 및 기판의 표면을 노출시키기 위해 산화물 막 층을 선택적으로 에칭하도록 지향성 에칭이 수행된다. 지향성 에칭 후에, 산화물 막 층으로부터 산화물 측벽들을 남기기 위해, SOH의 최초 패턴을 제거하도록 애싱 동작이 수행된다. 산화물 측벽들은 자가-정렬된 더블 패턴을 규정한다.
일부 구현 예들에서, 프로세스 챔버로부터 모든 흡수되지 않은 제 1 전구체를 퍼지하도록 제 1 전구체를 사용하여 기판을 프로세싱한 후 퍼지 동작이 수행된다. 퍼지 동작은 제 2 전구체를 사용하여 기판을 프로세싱하기 전에 수행된다.
일부 구현 예들에서, 미리 규정된 시간 기간 동안 제 2 전구체에 기판의 표면 및 SOH의 표면들을 노출한 후 프로세스 챔버로부터 제 2 전구체 및 모든 부산물들을 퍼지하도록 퍼지 동작이 수행된다.
또 다른 구현 예에서, 프로세스 챔버 내에 수용된 기판 위에 막들을 증착하는 방법이 개시된다. 방법은 기판의 표면 및 SOH의 표면들을 포함하는, 노출된 표면들 상에 실리콘-수소 결합들을 형성하기 위해 아미노실란 전구체로 하여금 노출된 표면들 상에 부분적으로 흡수되게 하도록 제 1 플라즈마를 통해 아미노실란 전구체로 기판의 표면 및 그 위에 패터닝된 SOH를 프로세싱하는 단계를 포함한다. 기판 표면 상에 패터닝된 SOH는 최초 패턴을 갖는다. 방법은 기판의 표면 및 SOH의 표면들을 제 2 플라즈마를 통해 제 2 전구체에 노출시키도록 기판을 프로세싱하는 단계를 더 포함한다. 제 2 전구체는 이산화탄소 가스와 아르곤 가스의 혼합물을 포함한다. 프로세싱은 기판의 표면 및 SOH의 표면들 상에 산화물 막 층을 형성하기 위해 산소 라디칼들로 하여금 기판의 표면 및 SOH의 표면들 상에 형성된 실리콘-수소 결합들과 반응하도록 이산화탄소 가스로부터 방출되게 한다. 산화물 막 층은 SOH의 최초 패턴의 표면 두께를 실질적으로 소비하지 않고 형성된다.
일부 구현 예들에서, SOH는 탄소-기반 SOH이다.
일부 구현 예들에서, 제 2 전구체는 제 2 전구체 내의 이산화탄소의 플로우 레이트를 약 500 sccm (standard cubic centimeters) 내지 약 3000 sccm이 되도록 조정하고, 제 2 전구체의 불활성 가스의 플로우 레이트를 약 5000 sccm 내지 약 20000 sccm이 되도록 조정함으로써 프로세스 챔버 내로 도입된다.
이산화탄소 가스와 같은 약한 산화제를 사용하는 일 이점은 최초 패턴의 임계 치수들을 보존하기 위해 탄소-기반 SOH의 소비를 최소화하는 것이다. 광범위하게 입수 가능한, 저렴한 가스인 이산화탄소는 안전하게 처리되어 최소의 과제들을 제기한다. 기존의 프로세스 챔버가 이산화탄소 전구체를 처리하도록 사용될 수 있기 때문에, 프로세스 챔버는 재설계될 필요가 없고, 이산화탄소를 처리하기 위해 새로운 하드웨어를 개발할 필요가 없다. 제 2 전구체 플라즈마에서 보다 낮은 농도의 반응성 산소 라디칼들로 인해, 훨씬 보다 작은 정도의 탄소 소비가 최초 패턴에서 관찰된다. 이는 기판 표면에 걸쳐 매우 평면형인 에칭 프로파일을 발생시키고, 이와 달리 종래의 ALD 프로세스들에서 달성하기 어려운 결과이다. 또한, 증착 사이클 시간들은 종래의 ALD 프로세스들과 유사하고, 이와 같이, 쓰루풋 (throughput) 에 부정적인 영향을 주지 않는다. 이들 및 다른 이점들은 이하에 논의될 것이고, 명세서, 도면들 및 청구항들을 읽을 때 당업자에 의해 인식될 것이다.
도 1은 일 구현 예에서 기판 상에 막들을 형성하기 위해 기판 상에서 증착 프로세스를 수행하도록 구성되는 기판 프로세싱 시스템 내에 규정된 프로세싱 영역의 수직 절단도를 예시한다.
도 2a 내지 도 2d는 종래의 산화제들의 사용으로 인한 상당한 SOH 손실을 나타내는 기판 상에 규정된 SOH 패턴의 프로파일을 예시한다.
도 3a 내지 도 3d는 일 구현 예에 따른, 산화제로서 CO2의 사용으로부터 발생하는 기판 상에 규정된 피처들의 프로파일을 예시한다.
도 4는 일 구현 예에서, SOH 손실로부터 발생하는 피처들의 표면 프로파일들을 획득하기 위한 방사상 스캔을 예시한다.
도 5는 일 구현 예에 따른, ALD 프로세스에 사용된 산화제들에 기초하여 SOH 손실을 도시하기 위해 웨이퍼의 중심으로부터 상이한 스캔 지점들에 대응하는 상이한 플롯 라인들을 도시하는 그래프를 예시한다.
도 6a는 일 구현 예에 따른, 기판 표면 상에 박형 산화물 막 층을 규정하기 위한 방법의 동작들을 예시한다.
도 6b는 대안적인 구현 예에 따른, 기판 표면 상에 박형 산화물 막 층을 규정하기 위한 방법의 동작들을 예시한다.
도 7은 일 실시 예에 따른, 시스템들을 제어하기 위한 제어 모듈을 도시한다.
이하의 기술에서, 본 발명 특징들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 본 개시가 이들 구체적인 상세들의 일부 또는 전부 없이 실시될 수도 있다는 것이 당업자들에게 명백할 것이다. 다른 예들에서, 공지의 프로세스 동작들은 본 개시를 불필요하게 모호하게 하지 않도록 상세히 기술되지 않았다.
본 개시의 다양한 구현 예는 프로세스 챔버 내부에 수용된 기판의 표면 상에 박막들을 증착하도록 사용되는 개선된 원자 층 증착 프로세스의 상세들을 제공한다. 본 명세서에 기술된 일부 구현 예에서, 본 발명의 특징들은 기판 상에 피처들을 규정하도록 사용되는 더블 패터닝 기법 내에서 구현된다. 본 명세서에 기술된 본 발명의 특징들은 증착 프로세스들 또는 특정한 패터닝 기법들로 제한되지 않고, 기판 표면 상에 형성된 피처들로부터 탄소 공핍이 우려되는, 삼중 패터닝, 피치-분할, 등을 포함하는 다른 프로세스들 또는 패터닝 기법들로 확장될 수 있다.
다양한 실시 예들은 최초 패턴을 규정하는 탄소-기반 스핀-온-하드 마스크 (Spin-On-Hardmask; SOH) 상에 이산화실리콘 (SiO2) 와 같은 산화물 막 층의 저온 ALD (Atomic Layer Deposition) 를 수행하기 위한 산화 가스로서 이산화탄소의 사용에 중점을 둔다. 종래의 증착 프로세스들은 아산화질소 또는 산소와 같은 강 산화제들을 사용했다. 플라즈마에서, 약한 결합으로 인해, 아산화질소는 질소 및 고 반응성인 산소 라디칼들로 쉽게 분해된다. 아산화질소와 비교하여, 산소는 약간 보다 강한 결합을 갖는다. 그러나, 산소는 또한 고 반응성인 산소 라디칼들을 방출하도록 플라즈마에서 쉽게 분해된다. 방출된 반응성 산소 라디칼들은 SiO2 막 층과 같은 산화물 막 층을 형성하도록 기판의 표면을 포화시키는 것을 보조한다. 보다 많은 양의 라디칼-타입 산소 종 (ALD SiO2 증착 시 공-반응물질) 을 갖는 것이 기판의 표면의 효과적인 포화를 보조하지만, 플라즈마 내 고농도의 반응성 산소 라디칼들은 또한 기판 상에 최초 패턴을 규정하는 탄소-기반 하드마스크로부터 (연소를 통해) 탄소를 소비하는 것으로 공지되었다. 이들 하드마스크들은 기판 상으로 피처들을 전사하는데 사용되고, 탄소의 소비는 이들 하드마스크들에 의해 형성된 최초 패턴의 임계 치수들에 영향을 준다. 디바이스 사이즈들이 계속해서 축소됨에 따라, 산소 에칭으로부터 용인 가능한 탄소 손실 및 이 탄소 손실로부터 발생하는 기판 상의 피처 프로파일이, 특히 기판의 표면 상에 형성된 피처들의 임계 치수들을 유지하는 것과 관련하여, 점점 더 중요해진다.
증착 프로세스에 사용된 제 2 전구체에서 주 산화제로서 이산화탄소를 사용하는 것은 기판의 표면을 포화시키기 위해 플라즈마 내로 방출될 저농도의 반응성 산소 라디칼들을 발생시킨다. 이산화탄소 (CO2) 는 불활성 가스, 예컨대 아르곤과 함께 흐르고 (co-flow), 고주파수 무선 주파수 (HF-RF) 플라즈마는 CO2로부터 플라즈마 내로 산소 라디칼들을 방출하도록 스트라이킹된다. 방출된 산소 라디칼들은 ALD 프로세스들에 고유한 단계적 원자 층 성장을 규정하도록 표면 상에 증착된 제 1 전구체 층과 반응한다. CO2 플라즈마에서 보다 낮은 농도의 반응성 산소 라디칼들로 인해, 훨씬 보다 작은 정도의 탄소 소비가 하드 마스크 층에서 발견되는 한편, 실질적으로 균일하고 매우 평면형인 피처 프로파일이 기판 표면 (기판의 중심 및 기판의 에지를 포함함) 에 걸쳐 관찰된다.
다양한 구현 예들로부터 실현된 이점들 중 하나는 종래의 증착 프로세스들과 비교하여 하드마스크 층에서 상당히 적은 피처 프로파일 손실로 기판 표면 상에 규정된 탄소-기반 하드마스크 피처들 상에 박막들 (예를 들어, SiO2 막들) 을 증착하는, 간단하고 용이하게 구현 가능한 방법을 제공한다는 것이다. 또 다른 이점은 본 명세서에 기술된 다양한 실시 예들에서 활성 산화제로서 사용되는 이산화탄소 (CO2) 가 안전하게 처리되어 최소의 과제들을 제기하는 일반적으로 입수 가능한 저렴한 가스인 약한 산화제라는 것이다. 산화제로서 CO2를 사용하는 것의 부가적인 이점은 ALD 프로세스에 사용된 기존 프로세스 챔버가 다양한 실시 예들의 구현에 효과적으로 사용될 수 있기 때문에, 산화제 화학물질의 변화를 수용하기 위해 새로운 프로세스 챔버를 구성하거나 기존 프로세스 챔버를 재구성할 필요가 없다는 것이다. 다른 이점들은 본 명세서, 도면들 및 청구항들을 읽으면 당업자들에 의해 실현될 것이다.
다양한 실시 예들은 단일 스테이션 프로세스 챔버뿐만 아니라 멀티 스테이션 프로세스 챔버에서 구현될 수 있다. 멀티 스테이션 프로세스 챔버는 2 개 이상의 스테이션들을 포함할 수도 있고, 스테이션들은 선형, 원형 또는 내부에 배치된 회전 또는 이동 메커니즘을 갖는 임의의 기하학적 구성으로 배열된다. 일부 구현 예들에서, 멀티 스테이션 프로세스 챔버는 4 개의 스테이션들을 포함할 수도 있고, 스테이션 각각은 중심 위치에 배치된 회전 메커니즘을 갖는 원형 구성으로 배열된다. 페데스탈 또는 기판 지지 표면이 기판을 지지하기 위해 스테이션 각각에 제공된다. 페데스탈 각각은 프로세스 챔버의 하부 챔버 바디에 배치되고, 페데스탈 각각은 캐리어 링을 포함할 수도 있다. 하부 챔버 바디는 4 개의 스테이션들의 페데스탈들 각각을 격리하도록 외측 벽들 및 내측 벽들을 포함한다. 접지 플레이트가 내측 벽들 위에 배치되고 외측 벽들에 부착된다. 접지 플레이트는 스테이션 각각에 대한 중심 개구부 및 프로세스 개구부를 갖는다. 중심 위치의 중심 개구부는 회전 메커니즘의 적어도 일부를 수용하도록 구성된다. 스테이션 각각에서 프로세스 개구부는 캐리어 링의 직경보다 큰 직경을 갖는다. 프로세스 챔버에 인가된 무선 주파수 전력에 대해, RF 접지 리턴은 스테이션 각각의 프로세스 개구부 각각을 대칭적으로 둘러싸는 접지 플레이트를 통해 제공된다.
일 구성에서, 프로세스 챔버는 스테이션 각각의, 각각의 페데스탈들 둘레에 배치된 캐리어 링을 리프팅하기 위해, 스파이더 포크들 (spider forks) 을 스테이션 각각에 대해 하나씩 포함할 수도 있다. 프로세스 챔버가 4 개의 스테이션들을 포함하는 특정한 구성에서, 스파이더 포크들은 4 개의 캐리어 링들 (및 그 위에 배치된 임의의 기판) 각각을 동시에 리프팅할 수 있고, 회전 메커니즘은 다음 스테이션으로 (예를 들어, 부가적인 또는 상이한 프로세싱을 위해) 모든 캐리어 링들 및 기판들을 로테이팅하도록 사용될 수도 있다. 일 구성에서, 챔버는 하나의 기판이 한 번에 로딩될 때 로딩 스테이션 및 언로딩 스테이션들을 갖거나, 2 개 이상의 기판들이 한 번에 로딩되고 언로딩되는 병렬 로딩 및 언로딩 스테이션들을 포함할 수 있다.
본 실시 예들이 프로세스, 장치, 시스템, 디바이스, 또는 방법과 같은 다수의 방식들로 구현될 수 있다는 것이 인식되어야 한다. 몇몇 실시 예들이 이하에 기술된다.
도 1은 일 구현 예에서, 기판 (103) 을 프로세싱하도록 사용되는 기판 프로세싱 시스템 (100) 을 예시한다. 시스템은 하부 챔버 부분 (101) 을 규정하는 챔버 벽 (101a) 및 상부 챔버 부분 (102) 을 규정하는 챔버 벽 (102a) 을 갖는 프로세스 챔버를 포함한다. 하부 챔버 부분 (101) 은 프로세싱을 위해 프로세스 챔버 내에 수용될 때 기판 (103) 을 지지하도록 지지 표면을 제공하는 페데스탈 (204) 을 하우징한다. 도 1에 예시된 실시 예는 단일 스테이션 프로세스 챔버라는 것에 주의해야 한다. 하부 챔버 부분은 수직 축을 따라 페데스탈 (204) 주위에 배치된 캐리어 링을 리프팅하고 수평 축을 따라 리프팅 메커니즘을 회전시키기 위한 리프팅/회전 메커니즘 (예컨대 스파이더 포크들 (미도시)), 및 리프팅 메커니즘을 동작시키기 위한 제어들, 시스템의 상이한 컴포넌트들에 전력을 공급하기 위한 제어, 등을 포함하여, 시스템 (100) 의 상이한 컴포넌트들을 동작시키기 위한 설비들 및 제어들을 포함한다.
상부 챔버 부분 (102) 은 샤워헤드 (112) 를 하우징한다. 샤워헤드 (112) 는 페데스탈 (204) 의 기판 지지 표면 위에 배치되어 그 사이에 프로세싱 영역 (234) 을 규정한다. 샤워헤드 (112) 는 프로세싱 영역 (234) 에 가스 전구체들 및/또는 플라즈마를 공급하도록 사용되는 복수의 노즐들 (112a) 을 포함한다. 일 실시 예에서, 샤워헤드 (112) 바로 위에 가스 화학물질을 수용하고 플라즈마를 생성하도록 구성되는 플라즈마 챔버 (104) 가 있다. 플라즈마 챔버 (104) 는 가스 화학물질의 저장부 (161) 와 같은 가스 소스에 커플링된다. 확산기 (106) 형태의 가스 플로우 분배 리셉터클 (receptacle) 이 플라즈마 챔버 (104) 내에 제공된다. 확산기 (106) 는 임의의 수의 형상들을 가질 수도 있다. 도 1에 예시된 일 실시 예에서, 확산기 (106) 는 둥근 하단 섹션 및 원통형 상단 섹션을 갖는 컵-형상 부재를 포함한다. 확산기는 가스 화학물질에 노출될 때 부식을 견딜 수 있는 비 전도성 재료로 이루어진다. 확산기 (106) 는 플라즈마 챔버 (104) 내로 도입되는 가스 화학물질을 확산시키기 위한 복수의 주입 개구부들 (182) 을 포함한다. 일부 실시 예들에서, 복수의 주입 개구부들 (182) 은 도 1에 도시된 바와 같이, 컵-형상 부재의 둥근 하단 섹션의 수평 링을 따라 배치된다. 다른 실시 예들에서, 복수의 주입 개구부들 (182) 은 컵-형상 부재 전체에 배치된다.
도 1에 예시된 실시 예에서, 단일 확산기 (106) 가 도시되고, 확산기 (106) 는 제 1 전구체 및 제 2 전구체 모두를 순차적으로 도입하도록 사용된다. 다른 실시 예들에서, 상이한 확산기 (106) 가 사용될 수도 있고, 제 1 확산기 (106) 는 제 1 전구체를 도입하도록 사용되고, 제 2 확산기 (106) 는 제 2 전구체를 플라즈마 챔버에 인가하도록 사용된다. 가스 화학물질은 플라즈마 챔버 (104) 내로 도입되기 전에 확산기 (106) 를 사용하여 확산될 수도 있다. 확산기 (106) 는 구별되는 형상을 가질 수도 있다. 일 실시 예에서, 확산기 (106) 는 둥근 하단 섹션 (즉, 컵-형상 섹션) 및 원통형 상단 섹션을 가질 수도 있고, 기판 (103) 의 프로세싱에 사용된 전구체들에 포함된 가스 화학물질에 노출될 때 부식을 견딜 수 있는 비 전도성 재료로 이루어질 수도 있다. 확산기 (106) 에 적합한 재료들은 예를 들어, 석영과 같은 유전체 재료들을 포함한다.
일 실시 예에서, 플라즈마 챔버 (104) 는 확산기 (106) 가 배치되는 상단부에 좁은 넥 섹션 (104a), 좁은 넥 섹션 (104a) 바로 아래에 원뿔형 섹션 (104b), 및 원뿔형 섹션 (104b) 바로 아래 하단부 및 샤워헤드 (112) 의 상단 표면 (112b) 위에 보다 넓은 실린더 섹션 (104c) 을 갖는 원뿔의 형태로 형성된다. 확산기 (106) 의 원통형 상단 섹션의 외경은 확산기 (106) 가 좁은 넥 섹션 (104a) 내로 용이하게 수용될 수 있도록, 플라즈마 챔버 (104) 의 좁은 넥 섹션 (104a) 의 내경보다 작을 수도 있다. 주입 개구부들 (182) 은 저장부로부터 플라즈마 챔버 (104) 로 가스 화학물질의 균일한 분배를 허용하도록 확산기 (106) 전체에 또는 컵-형상 하단 섹션에 방사상으로 분산될 수도 있다.
하나 이상의 코일들 (108) (도 1에 도시된 108a, 108b) 이 플라즈마 챔버 (104) 의 원뿔형 섹션 (104b) 의 일부를 둘러싸도록 배치된다. 코일들 (108) 은 전기를 코일들 (108) 에 공급하는 에너지 소스 (110) 에 커플링된다. 에너지 소스 (110) 에 의해 공급된 전기장은 코일 (108) 을 에너자이징하도록 (energize) 코일 (108) 에 의해 선택적으로 인가되고, 전기장은 코일 (108) 에 의해 캡슐화된 플라즈마 챔버 (104) 의 원뿔형 섹션 (104b) 내에 형성된다. 전기장은 플라즈마를 생성하도록 플라즈마 챔버 (104) 의 원뿔형 섹션 (104b) 내에 수용된 가스 화학물질을 이온화한다. 생성된 플라즈마는 전자들, 이온들, 여기된 종, 반응성 라디칼들, 해리된 라디칼들 및/또는 중성 종과 같은 반응성 종을 포함할 수도 있다. 생성된 반응성 종은 플라즈마 챔버 (104) 의 원통형 섹션 (104c) 과 통합되는 샤워헤드 (112) 의 노즐들 (112a) 을 통해 프로세스 챔버의 프로세싱 영역 (234) 에 분배된다. 반응성 종에 노출된 기판의 상단 표면은 재료의 층을 규정하기 위해 반응성 종을 흡수한다.
일부 구현 예들에서, 상부 챔버 부분 (102) 을 규정하는 챔버 벽 (102a) 은 샤워헤드 (112) 바로 아래 그리고 샤워헤드 (112) 와 하부 챔버 부분 (101) 의 챔버 벽 (101a) 사이에 배치된 스페이서 (212) 를 포함할 수도 있다. 이러한 구현 예들에서, 스페이서 (212) 는 페데스탈 (204) 과 대면하는 샤워헤드 (112) 의 하단 표면의 외측 주변을 따라 배치되는 환형 바디를 포함할 수도 있다. 스페이서 (212) 는 기계적 수단 또는 비 기계적 수단을 통해 샤워헤드 (112) 의 하단 표면에 부착될 수도 있다. 스페이서 (212) 는 하부 챔버 부분 (101) 에 배치된 페데스탈 (204) 의 지지부의 외측 에지와 스페이서의 내측 측벽 (212a) 사이에 갭 (232) 을 형성하도록 샤워헤드 (112) 의 하단 표면에 배치된다. 갭 (232) 은 가스 화학물질 (즉, 전구체들) 로 하여금 하부 챔버 부분 (101) 에 규정된 배수관 (drain) (미도시) 을 향해 갭 (232) 을 통해 프로세싱 영역 (234) 으로부터 흐르게 하도록 형성된다. 진공 펌프 (예를 들어, 1 또는 2 단계 기계적 건조 펌프 및/또는 터보분자 펌프) 가 프로세스 챔버 내에 적합하게 저압을 유지하기 위해 프로세싱 영역으로부터 가스 화학물질들을 인출하도록 사용된다.
일부 구현 예들에서, 프로세스 챔버의 디스인게이지된 (disengaged) 위치에서 (즉, 상부 챔버 부분이 디스인게이지될 때), 갭 (232) 이 페데스탈 (204) 의 지지 표면의 외부 에지와 스페이서 (212) 의 측벽 사이에 존재하도록, 프로세스 챔버 내부의 스페이서 (212) 의 하단 표면은 페데스탈 (204) 의 상단 지지 표면의 측방향 측면 위 그리고 측방향 측면을 향해 있다. 인게이지된 (engaged) 위치에서, 페데스탈 (204) 의 지지 표면은 스페이서 (212) 의 하단 표면보다 고 레벨에 있다. 스페이서 (212) 의 환형 바디의 내측 측벽 (212a) 이 프로세싱 영역 (234) 에 인가된 가스 화학물질에 노출된다. 스페이서 (212) 의 외측 측벽 (212b) 으로부터 연장하는 측면 연장부 (218) 가 상부 챔버 부분 (102) 이 하강될 때, 하부 챔버 부분 (101) 의 챔버 벽 (101a) 의 상단부 상에 놓이도록 구성될 수도 있다. 그루브들은 상부 챔버 부분이 하강될 때, 하나 이상의 링들이 프로세싱 영역 (234) 을 시일링하도록 수용될 수도 있는 스페이서 (212) 의 외측 측벽 (212b) 의 측면 연장부 (218) 에 형성될 수도 있다. 하부 챔버 부분은 프로세스 챔버 내외로 기판 (103) 의 방해받지 않는 (unhindered) 이동을 허용하는 개구부 (107) 를 포함한다.
도 1에 예시된 실시 예에서, 플라즈마 챔버 (104) 는 상부 챔버 부분 (102) 에 포함되고, 플라즈마가 플라즈마 챔버에서 고주파수, 무선 주파수 (HF-RF) 전력과 같은 전력을 인가함으로써 내부에서 생성될 수도 있도록, 샤워헤드 (112) 바로 위에 배치된다. 또 다른 실시 예에서, 플라즈마는 리모트로 생성될 수도 있고 플라즈마 챔버 (104) 에 인가될 수도 있다. 이 실시 예에서, 플라즈마 챔버 (104) 는 시스템 (100) 의 샤워헤드 (112) 에 커플링되는 독립형 모듈일 수도 있다. 리모트로 (즉, 프로세싱 영역으로부터 이격되어) 생성된 플라즈마는 샤워헤드 (112) 를 통해 프로세싱 영역 (234) 에 공급된다.
플라즈마 챔버 (104) 는 유전체 재료로 이루어진다. 플라즈마 챔버 (104) 의 측벽들은 가스 소스들 (161) 중 임의의 소스로부터 플라즈마 챔버 (104) 내로 도입된 전구체들의 플라즈마를 생성하기에 적합한 두께를 가질 수도 있다. 도 1에 하나의 가스 소스 (161) 만이 도시되지만, 프로세스 챔버에서 수행된 제조 동작 (예를 들어, 2 개 이상의 전구체들을 사용하는 ALD 증착 프로세스) 의 타입에 따라, 상이한 가스 화학물질들을 제공하기 위해 부가적인 가스 소스들 (161) 이 포함될 수도 있다는 것이 이해되어야 한다. ALD 증착 프로세스를 위해, 플라즈마 챔버 (104) 는 제 1 전구체 및 제 2 전구체를 도입하도록 사용될 수도 있다. 이 실시 예에서, 제 1 전구체는 제 1 가스 소스 (161a) (미도시) 에 의해 가스 형태로 공급된다. 제 1 전구체의 가스 형태는 코일 (108) 로부터 전력의 인가에 의해 플라즈마로 변환될 수도 있고, 샤워헤드 (112) 를 통해 플라즈마로서 프로세싱 영역 (234) 에 제공될 수도 있다. 제 1 전구체는 프로세싱 영역 (234) 으로부터 퍼지되고, 제 2 전구체는 제 2 가스 소스 (161b) (미도시) 로부터 플라즈마 챔버 (104) 로 공급될 수도 있다. 제 2 전구체는 플라즈마 형태로 변환될 수도 있고, 제 2 전구체로 하여금 기판의 표면 상에 흡수된 제 1 전구체와 반응하게 하도록 프로세싱 영역 (234) 에 제공될 수도 있다.
플라즈마 챔버의 형상은 샤워헤드 (112) 를 통해 프로세싱 영역 (234) 을 향해 플라즈마를 지향시키는 것을 보조한다. 도 1에 예시된 플라즈마 챔버 (104) 는 원뿔 형상이고, 상부의 좁은 넥 섹션 (104a), 중앙 원뿔 섹션 (104b) 및 하부 원통형 섹션 (104c) 을 포함한다. 축방향 길이를 따라 플라즈마 챔버 (104) 의 상이한 섹션들의 측벽들은 균일한 두께일 수도 있고, 또는 두께는 일 섹션으로부터 또 다른 섹션으로 가변할 수도 있다. 플라즈마 챔버 (104) 의 상이한 섹션들 각각의 축방향 길이들은 프로세스 챔버의 주변 컴포넌트들의 치수들에 따라 동일할 수도 있고 또는 가변할 수도 있다. 상부의 좁은 넥 섹션 (104a) 의 직경은 실질적으로 균일하다. 중앙 원뿔형 섹션 (104b) 의 직경은 상부의 좁은 넥 섹션으로부터 하부 원통형 섹션 (104c) 으로 증가한다. 하부 원통형 섹션 (104c) 의 직경은 실질적으로 균일하고, 적어도 프로세싱 영역 (234) 의 직경 또는 적어도 하부 챔버 부분 (101) 내에 배치된 기판 지지 시스템 (204) (즉, 페데스탈) 상에 수용되는 기판 (103) 의 직경을 커버하도록 크기가 결정된다 (sized).
일 실시 예에서, 샤워헤드 (112) 는 플레이트-유사 구성을 가질 수도 있고, 다양한 전구체들을 프로세싱 영역 (234) 에 디스펜싱하기 위해 하단 표면을 따라 균일하게 배치된 복수의 노즐들을 포함할 수도 있다. 대안적인 실시 예에서, 샤워헤드 (112) 는 하단 커브된 표면을 가질 수도 있고, 페데스탈 (204) 상에 수용될 때 기판 (103) 의 표면 상에 전구체들의 집중된 인가를 제공하도록 전체에 걸쳐 균일하게 분포된 복수의 노즐들을 포함할 수도 있다. 플라즈마 챔버가 원뿔형 형상을 포함하는 것으로 표현되었지만, 돔 형상, 입방 형상, 등을 포함하는 다른 형상들이 또한 구상될 수도 있다. 돔 또는 입방 형상의 경우에, 상부의 좁은 넥 섹션 (104a) 이 없을 수도 있다. 플라즈마
일 실시 예에서, 코일 (108) 은 플라즈마 챔버 (104) 의 중앙 원뿔형 섹션 (104b) 의 외부 상에 배치되어 실질적으로 이를 둘러싼다. 코일 (108) 에 제공된 전기장은 플라즈마 챔버 (104) 내에서 플라즈마를 생성하기에 충분하다. 코일 (108) 은 플라즈마 챔버 (104) 의 원뿔형 섹션 (104b) 을 통해 흐르는 가스 화학물질/화학물질들에 전기장을 제공하도록 에너지 소스 (110) 에 연결된다. 에너지 소스 (110) 는 고주파수, 무선 주파수 (HF-RF) 전력 소스 또는 전기장을 형성하기 위해 코일 (108) 을 에너자이징할 수 있는 다른 전력 소스일 수도 있다. 일부 실시 예들에서, 코일 (108) 은 플라즈마 챔버 (104) 의 원뿔형 섹션 (104b) 둘레에 한 번 감기는 (wound), 구리와 같은 전도성 재료로 이루어진 단일 부재이다. 또 다른 실시 예에서, 코일 (108) 은 플라즈마 챔버 (104) 의 원뿔형 섹션 (104b) 둘레에 두 번 감긴다. 이 실시 예에서, 코일 (108) 의 제 1 단부는 에너지 소스 (110) 에 전기적으로 커플링되고, 제 2 단부는 전기적 접지 (159) 에 커플링되고, 코일 (108) 의 길이는 플라즈마 챔버 (104) 의 원뿔형 섹션 (104b) 둘레에 두 번 감긴다 (코일 (108) 의 (108a, 108b) 부분). 일부 실시 예들에서, 제 2 권선 (winding) 은 제 1 권선 위 또는 아래에 있을 수도 있다. 일부 실시 예들에서, 커패시터 (158) 가 코일 (108) 을 통해 문턱값 전압으로 전압 플로우를 제한하도록, 코일 (108) 의 제 2 단부와 전기적 접지 (159) 사이에 배치될 수도 있다. 커패시터 (158) 는 플라즈마 챔버에서 플라즈마를 형성하기 위해 보다 낮은 전압을 사용하는 것을 인에이블하도록, 에너지 소스 (110) 와 코일 (108) 의 제 1 단부 사이와 반대되는 전기적 접지에 보다 가깝게 전략적으로 배치될 수도 있다. 원뿔형 섹션 (104b) 의 기하구조로 인해, 제 1 권선의 직경은 제 2 권선의 아래 또는 위에 있는 제 1 권선에 따라 제 2 권선의 직경보다 크거나 작다.
대안적인 실시 예에서, 코일 (108) 이 원뿔형 섹션 (104b) 둘레에 두 번 감기는 대신, 2 개의 코일들 (108a, 108b) 은 코일 (108a, 108b) 각각이 플라즈마 챔버 (104) 의 원뿔형 섹션 (104b) 둘레에 한 번 또는 여러 번 감기도록 배치될 수도 있다. 단일 코일을 사용한 경우에서와 같이, 2 개의 코일들 (108a, 108b) 각각의 제 1 단부는 에너지 소스 (110) 에 연결되고, 2 개의 코일들 (108a, 108b) 각각의 제 2 단부는 전기적 접지 (159) 에 연결된다. 대안적인 실시 예에서, 코일은 플라즈마 챔버 (104) 의 내부 상에 배치될 수도 있고, 플라즈마 챔버 (104) 내에 수용된 전구체들에 전력을 제공하도록 구성될 수도 있다.
에너지 소스 (110) 는 목표된 주파수에서 동작할 수 있는 RF 생성기 (152) 를 포함할 수도 있다. 일부 구현 예들에서, 에너지 소스 (110) 는 약 0.2 ㎒ 내지 약 20.0 ㎒의 주파수 범위에서 동작하도록 구성된다. 특정한 구현 예들에서, 에너지 소스 (110) 는 약 13.5 ㎒의 표준 고주파수에서 동작할 수 있다. 매칭 네트워크 (154) 가 RF 생성기 (152) 와 코일 (108) 사이에 배치될 수도 있다. 매칭 네트워크 (154) 는 RF 생성기 (152) 의 임피던스를 코일 (108) 의 임피던스에 매칭하도록 구성되는 임피던스 매칭 네트워크일 수도 있다. 에너지 소스 (110) 는 제어 모듈, 예를 들어, 제어기 (미도시) 에 의해 제어될 수도 있다. 제어 모듈은 프로세스 입력 및 제어를 실행함으로써 기판 프로세싱 시스템 (100) 을 동작시키도록 구성된다. 프로세스 입력 및 제어는 ALD 방법들을 통해 기판 (103) 위에 막들을 증착하거나 형성하도록, 전력 레벨들, 타이밍 파라미터들, 압력, 프로세스 챔버 및 플라즈마 챔버 내의 온도, 프로세스 가스들 (즉, 전구체들) 농도, 프로세스 가스들의 플로우 레이트, 기판의 기계적 이동, 등과 같은 프로세스 레시피들을 포함할 수도 있다.
또한, 일부 구현 예들에서, 전구체들에 사용된 프로세스 가스들은 플라즈마 챔버 내로 도입되기 전에 미리 혼합될 수도 있다. 다른 구현 예들에서, 프로세스 가스들은 개별 가스들의 플로우 레이트를 조정함으로써 플라즈마 챔버에 개별적으로 공급될 수도 있다. 플라즈마 챔버 내로 미리 혼합된 가스 또는 개별 가스의 플로우 레이트는 적절한 밸브 및 질량 유량 제어 메커니즘들을 채용함으로써 제어될 수도 있다. 제어 모듈에 의해 실행된 프로세스 입력 및 제어는 ALD 프로세스의 상이한 증착 페이즈들 (phases) 동안 전구체들로서 정확한 농도들의 상이한 가스들이 전달된다는 것을 보장한다. 프로세스 가스들은 갭 (232) 및 배수관을 통해 챔버를 나간다. 진공 펌프 (예를 들어, 1 또는 2 단계 기계적 건조 펌프 및/또는 터보분자 펌프) 가 프로세스 챔버 내에서 적합하게 저압을 유지하기 위해 프로세스 가스들을 인출하도록 사용될 수도 있다.
일부 구현 예들에서, 기판은 페데스탈 (204) 상에 바로 수용된다. 이러한 구현 예들에서, 페데스탈은 페데스탈의 중심 칼럼 (column) 에 배치된 리프트 핀 제어 메커니즘에 의해 제어되는 리프트 핀들 (미도시) 을 포함할 수도 있다. 리프트 핀들은 페데스탈 (204) 상에 수용된 기판 (103) 을 상승시키거나 하강시키도록 사용될 수도 있다. 다른 구현 예들에서, 기판은 페데스탈 (204) 상에 수용되는 캐리어 플레이트 상에 배치된다. 이러한 구현 예들에서, 스파이더 포크들은 페데스탈 (204) 상에 수용된 캐리어 플레이트를 둘러싸도록 배치될 수도 있다. 캐리어 플레이트는 캐리어 플레이트가 스파이더 포크들에 의해 리프팅될 때 기판을 리프팅하도록 구성되는 복수의 콘택트 지지 구조체들을 포함할 수도 있다.
기판 (103) 은 상대적으로 순수한 실리콘, 게르마늄, 갈륨, 비화물, 또는 반도체 산업계에서 통상적으로 사용되는 다른 반도체 재료로, 또는 게르마늄, 탄소, 등과 같은 하나 이상의 부가적인 원소들과 혼합된 실리콘으로 이루어질 수도 있다. 일 실시 예에서, 추가 프로세싱을 위해 프로세스 챔버 내로 수용된 기판은 이전에 증착된 하드마스크 층을 갖는다. 하드마스크 층은 임의의 공지된 제조 프로세스를 사용하여 증착되었고 최초 패턴을 규정하는 피처들을 포함하는 탄소-기반 하드마스크 층이다.
도 1이 플라즈마 챔버 컴포넌트들이 통합되는 프로세스 챔버의 일 실시 예를 예시한다는 것이 인식될 것이다. 대안적인 실시 예들에서, 플라즈마 챔버에 더하여, 부가적인 컴포넌트들 또는 도 1에 도시된 것과 상이하게 성형된 컴포넌트들을 갖는 프로세스 챔버가 채용될 수도 있다. 또 다른 실시 예에서, 플라즈마 챔버 (104) 는 프로세싱 영역 (234) 에 리모트로 생성된 플라즈마를 공급하기 위해 프로세스 챔버의 샤워헤드 (112) 에 연결되는 독립형 챔버일 수도 있다.
ALD 증착 프로세스를 수행하기 위해 채용된 프로세스 챔버의 일반적인 이해와 함께, ALD 증착 프로세스의 상세들이 이제 도 2a 내지 도 2d를 참조하여 논의될 것이다. 도 2a 내지 도 2d는 기판의 내부 부분 (즉, 기판 또는 웨이퍼 중심) 에서 종래의 산화제들을 사용한 ALD 프로세스의 결과들을 도시하고, 도 2a 내지 도 2d는 기판의 에지 (즉, 기판 또는 웨이퍼 에지) 에서 ALD 프로세스 결과들을 도시한다.
도 2a는 기판의 표면 상에 막 층들을 증착하기 위해, 더블 패터닝 기법을 채용하는 종래의 ALD 프로세스의 시작을 예시한다. 프로세스는 기판이 프로세스 챔버 내로 수용되는 것으로 시작된다. 프로세스 챔버 내에 수용된 기판은 SOH 층이 기판의 표면 상에 형성되는 제조 동작을 이미 겪었을 수도 있다. SOH 층은 최초 패턴을 형성하는 피처들을 포함할 수도 있다. 기판의 중심 및 기판의 에지에서 규정된 피처들은 도 2a에 도시된 바와 같이, 피처 두께 및 높이로 나타낸 유사한 임계 치수들을 가질 수도 있다.
기판은 프로세스 챔버 내에서 종래의 ALD 프로세스를 겪는다. 종래의 ALD 프로세스의 일부로서, 최초 패턴을 갖는 기판 표면은 제 1 전구체 및 제 2 전구체에 순차적으로 노출되었다. 종래의 ALD 프로세스는 아산화질소 전구체 또는 산소 전구체와 같은, 제 2 전구체에 강한 산화제를 사용했다. 강한 산화제는 기판의 표면을 포화시키기 위해 보다 고농도의 산소 라디칼들을 제공하도록 사용되었다. 아산화질소 전구체는 산소 라디칼들을 생성하기 쉽게 해리되기 때문에 보다 반응성인 산화제이다. 산소 전구체는 산소 원자들 사이의 강한 결합으로 인해 아산화질소 전구체보다 약간 보다 안정하지만, 고 반응성인 산소 라디칼들을 제공하기 위해 상당히 쉽게 해리되기 때문에 강한 산화제로 간주된다. 제 2 전구체의 아산화질소 또는 산소 가스에 의해 플라즈마로 방출된 산소 라디칼들은 기판 표면에 쉽게 포화되고, 도 2b에 도시된 바와 같이, 산화물 막 층을 형성하기 위해 기판의 표면 상에 흡수된 제 1 전구체와 반응했다. 그러나, 기판의 표면을 포화시키는 단계의 일부로서, 산소 라디칼들은 또한 SOH 층의 탄소 재료를 소비하고, 이에 따라 SOH 층에 의해 형성된 피처들의 임계 치수들에 영향을 준다. 도 2b에 도시된 진한 회색 실선은 산화물 막 층의 형성 동안 SOH 피처의 측벽들에서 탄소 소비로 인한 SOH 손실을 나타낸다. 회색 실선의 두께는 SOH 피처들의 측벽들에서 탄소 소비량을 나타낸다. 또한, 측벽들에서 탄소 소비는 기판 에지와 반대로 기판 중심에 규정된 SOH 피처들에 대해 가변할 수도 있다. 탄소 소비의 두께 변동은 제 2 전구체가 인가되고 제거되는 방식에 기초하여, 기판 중심에서보다 기판 에지의 피처들에 대한 제 2 전구체로의 연장된 노출로 인한 것일 수도 있다.
산화물 막 층의 형성에 이어서, 도 2c에 도시된 바와 같이, 패턴의 측벽들 상에 산화물 막 층을 남기면서 기판의 표면들 및 SOH 피처들의 상단부로부터 산화물 막 층을 제거하도록 기판 표면에서 지향성 에칭 동작이 수행되었다. 마지막으로, 애싱 동작이 최초 패턴의 피처들을 규정하는 SOH를 선택적으로 제거하고 측벽들을 형성하는 산화물 막 층을 남기도록 수행되었다. 도 2d는 애싱 동작의 결과로서 발생하는 패턴 (예를 들어, 라인 패턴) 을 도시한다. 그러나, 제 2 전구체에 사용된 강한 산화제들에 의한 탄소 소비로 인해, 발생하는 패턴에 규정된 피처들의 (갭들 a, b 및 c로 나타낸) 임계 치수들은 불균일하다. 결과로서, 발생하는 패턴이 기판 상의 피처들을 규정하기 위해 아래 기판으로 전사될 때, 전사된 패턴은 불규칙하여 (즉, 불균일) 바 프로파일 (bar profile) 문제들을 유발한다.
산소 라디칼들에 대한 탄소의 고 친화성 및 반응성으로 인해, 종래의 산화제들 (예를 들어, N2O, O2) 을 사용하여 SOH 손상을 제한함으로써 만족스러운 증착 프로세스를 달성하는 것은 어렵고, 상당한 프로세스 튜닝, 그리고 일부 경우들에서, 새로운 하드웨어 개발을 필요로 한다. 디바이스 사이즈들이 계속해서 축소됨에 따라, 용인 가능한 손실 및 이 탄소 손실의 기판-상 프로파일은 피처들 사이의 임계 치수를 유지하는 것과 관련하여 점점 더 중요해진다.
종래의 프로세스의 단점들을 극복하기 위해, 본 발명의 특징은 SOH 상의 산화물 막 층 (예를 들어, SiO2 막 층) 의 저온 ALD에서 주 산화제 가스로서 이산화탄소 (CO2) 를 사용했다. 약한 산화제인 이산화탄소는 보다 덜 반응성인 산소 라디칼 종을 플라즈마로 방출한다. 플라즈마 내 산소 라디칼들의 보다 낮은 농도로 인해, ALD 프로세스에서 CO2와 같은 약한 산화제의 사용은 SOH에 제한된 손상을 보장한다. 또한, 발생하는 에칭 프로파일은 매우 평면형이고, 이와 달리 강한 산화제들은 SOH의 탄소를 소비하기 때문에, N2O 및 O2와 같은 강한 산화제들을 사용하는 종래의 ALD 프로세스들에서 달성하기 어렵다. N2O 및 O2와 같은 강한 산화제들을 CO2와 같은 약한 산화제로 대체하는 것은, 종래의 ALD 프로세스들과 비교하여 하드마스크에 대한 상당히 적은 손실로 SOH 상에 박형의 산화물 막 층들 (예컨대 SiO2 막 층들) 을 증착하는 간단하고 쉬운 구현 가능한 방법을 제공한다. CO2는 안전하게 처리되어 최소의 과제들을 제기하는 일반적으로 입수 가능한 저렴한 가스이다. 또한, 기존의 프로세스 챔버는 제어기에서 프로세스 레시피에 대해 이루어진 최소 조정들로 CO2를 처리하도록 사용될 수 있다. 따라서 새로운 하드웨어를 개발하거나 기존 하드웨어를 재설계할 필요가 없다.
도 3a 내지 도 3d는 일 실시 예에서, 기판 표면 상에 규정된 최초 패턴의 SOH 피처들에서 탄소 소비를 제한하기 위해, 제 2 전구체에 약한 산화제를 채용하는 ALD 프로세스를 예시한다. 탄소 소비를 완화하는 것은 기판 상에 규정될 보다 평면형 에칭-패턴을 발생시키고, 이는 기판을 에칭하기 위한 균일한 패턴 마스크로 변환된다. 결과로서, 패턴 마스크가 기판으로 전사될 때, 피처들은 보다 균일하고 신뢰할 수 있는 프로파일 기하구조를 갖는다.
도 3a 내지 도 3d에 예시된 실시 예는 기판의 표면 상에 피처를 규정하고, 기판 상의 피처들을 에칭하기 위해 기판에 발생하는 패턴을 전달하는데 사용되는 멀티 패터닝 기법을 참조하여 기술된다. 예를 들어, 사용되는 멀티 패터닝 기법은 두 배의 밀도의 최초 패턴으로 수정된 패턴을 생성하기 위해, 기판의 표면 상에 규정된 특정한 밀도 (즉, 피치) 의 피처들의 최초 패턴을 사용하는 것을 수반하는 SADP (Self-Aligned Double Patterning) 기법과 관련된다. 발생하는 수정된 패턴은 평면형이고 피처 기하구조에서 균일하다.
기판 상에 실리콘-기반 산화물 막 층을 증착하기 위해 사용된 ALD 프로세스는 기판의 표면을 제 1 전구체 (예를 들어, 유기금속 실리콘 전구체) 의 제 1 플라즈마에 노출하고, 이어서 제 1 전구체와 상이한 제 2 전구체의 제 2 플라즈마를 인가하는 것으로 구성된 사이클 각각을 사용하여 몇몇 사이클들에 걸쳐 수행된다. 증착 프로세스에 사용될 수 있는 다수의 유기금속 실리콘 전구체들이 있고, 특정한 유기금속 실리콘 전구체 (예를 들어, 아미노실란) 가 전구체의 특성들에 기초하여 선택될 수도 있다.
제 2 전구체의 구성 및 적용은 탄소-기반 SOH 층의 최소 소비로, 균일한 산화물 막 층이 기판 표면 상에 형성되게 한다. 제 2 전구체에 사용된 약한 산화제는 SOH 피처들의 소비를 최소화하면서 보다 균일한 산화물 막 층을 제공하도록 기판의 표면 상의 산소 라디칼들의 최적의 포화를 보장한다. 초기 퍼지 동작이 제 1 전구체로 기판 표면을 프로세싱하는 동작과 제 2 전구체로 기판 표면을 프로세싱하는 동작 사이에, 제 2 전구체 인가 동작에 이어서 부가적인 퍼지 단계와 함께 개시된다. 초기 퍼지 단계는 바람직하지 않은 부산물들 또는 불순물들의 형성을 발생시킬 수 있는, 흡수되지 않은 제 1 전구체가 제 2 전구체와 반응하는 것을 방지하기 위해 프로세스 챔버를 비우도록 수행된다.
도 3a는 저온 ALD 프로세스의 시작 시 기판의 표면을 예시한다. 기판은 ALD 프로세스를 시작하기 위해 프로세스 챔버 내에 수용되기 전에, 스핀-온 하드마스크 (SOH) 층이 피처들의 최초 패턴을 규정하도록 표면 상에 증착되는 제조 동작을 이미 겪었을 수도 있다. 기판 표면 상에 형성된 SOH 층은 탄소-기반 하드마스크이다. 표면 상에 형성된 피처들은 적어도 높이, 폭 및 밀도 (즉, 연속적인 피처들의 쌍 각각을 분리하는 거리를 규정하는 피치) 를 포함하는 규정된 임계 치수들을 갖는다. 예를 들어, 피처 각각의 폭은 약 200 Å일 수도 있고, 연속 SOH 피처들의 쌍 사이의 거리는 약 500 Å일 수도 있다. SOH 층은 포토레지스트 동작 또는 임의의 다른 제조 동작을 사용하여 규정될 수도 있다.
기판의 표면은 기판의 표면을 2 개 이상의 전구체들에 순차적으로 노출시킴으로써 산화물 막 층을 증착하도록 ALD 프로세스를 겪는다. ALD 프로세스의 일부로서, 최초 패턴을 규정하는 SOH 피처들의 표면들을 포함하는 기판의 표면은 제 1 전구체에 노출된다. 제 1 전구체는 기판 표면 상에 규정된 피처들의 타입, 기판에 사용된 재료의 타입 및 전구체의 특성들에 기초하여 선택된다. 일 실시 예에서, 아미노실란 전구체가 제 1 전구체로서 사용된다. 제 1 전구체는 화학흡착 프로세스를 사용하여, 실리콘-수소 결합들을 형성하기 위해 제 1 전구체에 노출된 SOH 피처들의 표면들 및 기판의 표면 상의 실리콘과 반응한다.
미리 규정된 시간 기간 동안 기판의 표면을 제 1 전구체에 노출한 후, 제 1 전구체는 퍼지 동작을 사용하여 프로세스 챔버로부터 제거된다. 퍼지 동작은 진공 퍼지일 수도 있고, 불활성 가스가 미리 규정된 시간 기간 동안 프로세스 챔버 내로 도입되고, 제 1 전구체의 흡수되지 않은 라디칼들 및 제 1 전구체의 나머지 부분과 함께 제거된다.
퍼지 동작 후, 약한 산화제를 갖는 제 2 전구체가 플라즈마로서 프로세스 챔버에 인가된다. 일부 구현 예들에서, 제 2 전구체는 이산화탄소 (CO2) 전구체이고, CO2가 약한 산화제이다. CO2는 강한 결합들을 갖는 안정한 화합물이고, 플라즈마에서 쉽게 해리되기 상대적으로 어렵다. 따라서, CO2 전구체를 사용하는 것은 기판의 표면을 포화시키기 위해 보다 덜 반응성인 산소 라디칼들의 생성을 발생시킬 것이다. 보다 낮은 농도의 반응성 산소 라디칼들은 SOH 피처들에 많은 손상을 주지 않고 기판의 표면 상의 제 1 전구체에 의해 형성된 표면 실리콘-수소 결합들을 실라놀들로 변환하기에 충분하다. SOH 피처들에 대한 손상을 방지하는 것은 기판 표면 상에 형성된 SOH 피처들의 임계 치수들에 부정적으로 영향을 줄 것이다. 다양한 구현 예들은 단지 CO2 전구체로 제한되지 않고, 탄소-기반 SOH의 임계 피처들에 부정적인 영향을 주지 않고 충분한 산소 라디칼들을 제공할 수 있는 임의의 다른 약한 산화제 전구체를 사용할 수 있다. 해리된 이산화탄소에 의해 플라즈마로 방출된 산소 라디칼들은 산화물 막 층을 형성하도록 기판의 표면 상에 흡수된 제 1 전구체와 쉽게 반응한다.
도 3b는 SOH 피처들의 임계 치수들을 실질적으로 보존하면서 기판 표면 및 SOH 피처들의 표면들의 제 2 전구체에 대한 노출의 결과로서 기판의 표면 상에 형성된 발생하는 산화물 막 층의 예를 예시한다. 제 2 전구체는 과잉 산소 라디칼들 및 제 2 전구체의 모든 부산물들이 프로세스 챔버로부터 제거되는 제 2 퍼지 동작을 사용하여 미리 규정된 시간 기간 이후에 제거된다.
제 1 전구체를 사용하여 기판 표면 및 SOH 피처들의 표면들을 프로세싱하고, 미리 규정된 시간 기간 후에 제 1 전구체를 퍼지하고, 제 2 전구체를 사용하여 기판 표면 및 SOH 피처들의 표면들을 프로세싱하고, 그리고 미리 규정된 시간 기간 후 제 2 전구체를 퍼지하는 프로세스는 ALD 증착 사이클을 규정한다. ALD 증착 사이클은 기판 표면 상에서, 그리고 SOH 피처들의 표면들 (즉, 상단 표면 및 측벽들) 상에서 산화물 막 층을 특정한 산화물 두께로 성장시키도록, 원자 층 증착 프로세스에 따라 다수 회 반복된다. 증착 사이클이 반복되는 횟수는 SOH 피처들의 임계 치수들 및, 결과로서 더블 패터닝 기법을 사용하여 기판 표면 상에 규정되는 부가적인 피처들의 임계 치수들에 기초할 수도 있다. 예를 들어, 증착 사이클은 약 200 Å의 갭이 2 개의 연속 피처들 사이에 존재하도록, 약 150 Å에 최초 패턴의 형상들 각각의 측벽들 상에 산화물 막 층을 성장시키도록 규정된 횟수로 수행될 수도 있다. 도 3b는 산화물 막 층이 ALD 프로세스에 의해 피처들의 측벽들 상에 약 150 Å 두께로 성장되는 일 예를 예시한다. 플라즈마 내의 반응성 산소 라디칼들의 저농도로 인해, 소비되는 탄소-기반 SOH의 양이 제한된다.
규정된 수의 증착 사이클들 후, 최초 패턴의 SOH 피처들의 상단부를 노출시키기 위해 기판의 표면으로부터 그리고 SOH 피처들의 상단부로부터 산화물 막 층을 선택적으로 제거하도록 지향성 에칭 동작이 수행된다. 지향성 에칭은 SOH 패턴의 측벽들 상에 형성된 산화물 막 층을 남긴다.
도 3c는 SOH 피처들의 상단부가 노출되는 동안 피처들의 측벽들이 보존되는 지향성 에칭 동작의 결과를 도시한다. 도 3c의 치수들이 사이즈대로 도시되지 않았을 수도 있고 기판의 피처들 상의 ALD 사이클의 결과를 예시하기 위해 제공되었다는 것을 주의해야 한다.
마지막으로, 측벽들을 형성하는 산화물 막 층을 남기면서 피처들로부터 SOH를 선택적으로 제거하도록 애싱 동작이 수행된다. 도 3d는 애싱 동작의 결과로서 발생하는 패턴을 도시한다. 발생하는 패턴은 기판 표면 상에 형성된 부가적인 피처들을 규정한다. 부가적인 피처들은 본질적으로 최초 패턴의 피처들의 수를 2 배로 한다. 제 2 전구체에서 약한 산화제, CO2에 의해 제공된 저농도의 산화제들로 인해, 보다 적은 양의 탄소가 SOH 피처들로부터 소비된다. 결과로서, 더블 패턴을 규정하는 임의의 쌍의 연속 산화물 막 측벽들 사이에 발생하는 갭들 (즉, 최초 패턴으로부터 1 내지 4 개의 갭들, 및 에칭 동작 및 애싱 동작으로부터 새롭게 규정된 5 개 내지 8 개의 갭들) 은 실질적으로 균일한 임계 치수들을 갖고, 에칭된 피처들의 프로파일들은 매우 평면형이다. 발생하는 더블 패턴은 후속하는 에칭 동작(들) 동안 기판 상에 피처들을 규정하기 위해 아래의 기판에 전사되는 마스크로서 작용한다. 전사되는 패턴은 규칙적이고 상당히 일관된 바 프로파일을 발생시킨다.
다음의 표는 제 2 전구체에서 다양한 산화 화학물질들을 사용하는 기준 ALD 프로세스의 결과로서 탄소 소비의 영향을 보여준다.
2 차 퍼지에 사용된 O2 (Å) 2 차 퍼지에 사용된 N2 (Å) 2 차 퍼지에 사용된 CO2 (Å)
평균 52.30 55.54 15.38
NU 22.07 24.12 31.04
P1 16.97 25.32 9.55
P2 14.86 14.66 -1.06
범위 23.08 26.79 9.55
표의 첫 번째 열은 탄소 소비의 영향을 결정하기 위해 사용된 다양한 스캔 파라미터들을 보여주고, 두 번째 열은 기판의 다른 부분에 형성된 피처들에 대한 산소 전구체의 영향을 보여주고, 세 번째 열은 아산화질소 전구체의 영향을 보여주고, 마지막 열은 이산화탄소 전구체의 영향을 보여준다. 평균적으로, 산소 전구체가 사용되었을 때 탄소-기반 SOH 층의 약 52.30 Å 깊이가 피처들의 측벽들로부터 소비되었고, 아산화질소 전구체가 사용되었을 때 SOH 층의 약 55.54 Å의 깊이가 피처들의 측벽들로부터 소비되었다. 대조적으로, 이산화탄소 전구체를 사용했을 때 약 15.38 Å 깊이의 탄소-기반 SOH 층만이 피처들의 측벽들로부터 소비되었고, 이산화탄소 전구체의 플라즈마에 존재하는 적은 양의 반응성 산소 라디칼들에 기인할 (attribute) 수 있는 측벽들에 대한 손상의 상당한 감소를 보여준다. 이산화탄소 전구체에 대한 적용 파라미터들을 튜닝함으로써, 소비된 탄소-기반 SOH 층의 깊이는 더 제어될 수도 있다.
유사하게, 프로파일 파라미터들 (P1 및 P2) 은 기판의 중심으로부터 기판의 에지까지 기판 표면 상에 형성된 피처들의 프로파일의 변화들을 나타낸다. 범위 파라미터는 피처 프로파일 손실에 대한 다양한 전구체들의 영향을 보여준다. 산소 전구체 및 아산화질소 전구체에 대한 피처 프로파일 손실 범위는 이산화탄소 전구체보다 상당히 크고, 이산화탄소 전구체가 산소 전구체 및 아산화질소 전구체보다 우수하게 피처 프로파일을 보존한다는 것을 나타낸다.
도 4 및 도 5는 일부 구현 예에서, 상이한 스캔 지점들에서 ALD 프로세스에 사용된 다양한 화학물질들에 대한 피처 프로파일 변화들을 도시한다. 도 4는 기판의 중심으로부터 기판의 에지로 진행하는 스캔 지점들을 도시한다. 도 5는 SOH 층에서 탄소 공핍 (y 축) 에 대해 기판 표면 상의 피처 프로파일들이 중심으로부터 시작하여 에지를 향해 방사상으로 스캔될 때 대응하는 스캔 지점들 (도 4에 도시됨) 에서 측정된 피처 프로파일 변화들 (x 축) 을 플롯팅하는 그래프를 예시한다. 예를 들어, 약 9 개의 지점들의 반경을 커버하는 제 1 스캔 영역에 대해, 산소 전구체의 경우 SOH 층의 탄소 공핍은 약 45 Å로 도시되고, 아산화질소 전구체의 경우 약 50 Å로 약간 높았지만, CO2의 경우 약 15 Å로 도시된다. 약 26 개 지점들의 반경을 커버하는 제 2 스캔 영역에서, 산소, 아산화질소 및 이산화탄소 전구체 각각에 대한 탄소 소비는 제 1 스캔 영역의 탄소 소비량과 상당히 일치하게 남는다.
제 1 스캔 영역 및 제 2 스캔 영역의 피처 프로파일은 또한 프로파일 레벨의 일관성을 도시한다. 제 1 스캔 영역 및 제 2 스캔 영역에서 피처 프로파일 레벨의 일관성이 있지만, 산소 전구체 및 아산화질소 전구체의 경우 제 1 스캔 영역 및 제 2 스캔 영역에서 SOH 소비는 CO2 전구체의 SOH 소비보다 상당히 높았다. 약 37.5 지점들의 반경을 커버하는 제 3 스캔 영역에서, 산소 전구체 및 아산화질소 전구체를 사용한 탄소 소비는 구불구불한 라인들에 의해 도시된 바와 같이, 제 3 스캔 영역 내의 상이한 지점들에서 (48 Å 내지 약 75 Å 범위의) 매우 불균일한 소비를 상향 점프로 도시한다. 한편, 이산화탄소 전구체로 인한 탄소 소비는 제 1 스캔 영역 및 제 2 스캔 영역에서 관찰된 것과 유사한 변동인 보다 안정한 프로파일 특성을 나타낸다. 제 3 스캔 영역은 기판의 내측 영역으로부터 기판의 외측 영역으로의 국부적인 전이를 나타낸다.
기판의 에지에서, 산소 및 아산화질소 전구체로 인한 탄소 소비는 제 3 스캔 영역에서 도시된 것과 동일한 불균일성을 나타내지만, CO2 전구체는 기판의 중심과 비교하여 에지에서 SOH 피처들의 탄소 소비의 약간의 증가를 나타내는, 작지만 꾸준한 증가를 나타낸다. 이는 제 2 전구체가 프로세스 챔버로부터 인가되고 제거되는 방식 및/또는 기판의 상이한 부분들이 제 2 전구체에 노출되는 가변하는 시간량에 기인할 수도 있다. 또한, 전구체를 산소 전구체로부터 아산화질소 전구체로 변화시키는 것은 탄소-기반 SOH 손실을 개선하거나 악화시키지 않았다. 한편, CO2 전구체를 사용한 다양한 스캔 영역들은 강한 산화제 전구체 (예를 들어, N2O 또는 O2 전구체) 가 사용되었을 때보다 균일한 피처 프로파일 및 상당히 보다 적은 탄소-기반 SOH 손실을 나타낸다. 그리고 CO2 전구체에 기초한 피처 프로파일의 균일성은 SOH 소비의 상당한 변동 없이 기판의 중심으로부터 에지로 이어진다 (carry over).
CO2 전구체의 인가는 탄소-기반 SOH의 소비를 감소시키기 위해, 제어기를 사용하여 프로세스 입력 및 제어 내에서 튜닝될 수 있다. 예를 들어, 강한 산화제 전구체들을 인가하기 위해 사용된 표준 프로세스 입력 및 제어는 ALD 프로세스를 사용하여 기판 표면 상의 보다 우수한 피처 프로파일을 획득하기 위해 CO2 전구체에 대해 사용될 수 있다. 제어기를 사용하여, 프로세스 레시피에 따라 제 2 전구체의 다양한 화학물질들의 플로우 레이트를 조정함으로써 최적의 피처 프로파일이 실현될 수 있다. 예를 들어, 유망한 결과들을 나타내는 CO2 전구체의 CO2 가스의 플로우 레이트는 약 500 sccm (standard cubic centimeter per minute) 내지 약 3,000 sccm인 한편, 아르곤 가스의 플로우 레이트는 약 5,000 sccm 내지 약 20,000 sccm이었다 (즉, 아르곤의 플로우 레이트는 CO2의 플로우 레이트 (1 X) 의 약 10 (10 X) 배가 되도록 조정됨). 또 다른 예에서, CO2의 플로우 레이트는 약 1,500 sccm이고, 아르곤의 플로우 레이트는 약 16,000 sccm이었다.
유사하게, 프로세스 챔버의 온도 범위는 약 30 ℃ 내지 약 100 ℃로 유지될 수 있고, 최적 온도는 약 50 ℃이다. 챔버 압력 범위는 약 1 Torr 내지 약 5 Torr로 조정될 수 있고, 약 2 Torr의 최적 압력을 갖는다. 챔버에 인가된 전력은 약 500 W 내지 약 1,200 W의 가능한 범위이고, 최적 전력은 약 1,000 W인 약 250 W 내지 약 2,000 W의 범위이다. ALD 프로세스에서 사용된 예시적인 제 1 전구체는 아미노실란 전구체이고, 예시적인 제 2 전구체 (즉, 약한 산화제 전구체) 는 아르곤과 혼합된 CO2이다. 약한 산화제 전구체에서 아르곤에 대한 CO2의 비는 약 2 또는 3 유닛의 아르곤에 대해 약 1 유닛의 CO2였다. 플라즈마를 형성하도록 인가된 RF 전력의 주파수는 약 13.56 ㎒의 최적 RF 전력으로 약 10 ㎒ 내지 약 15 ㎒이다.
피처의 측벽들 상에 규정된 산화물 막 층의 폭은 ALD 프로세스의 시작 전에 기판 표면 상에 규정된 최초 패턴의 SOH 피처들 사이의 피치 및 SOH 피처들의 두께에 의해 구동된다. 예를 들어, 더블 패터닝 기법을 사용할 때, 산화물 막 층의 폭은 탄소-기반 SOH 피처의 폭에 기초한다. 따라서, 탄소-기반 SOH 피처의 두께가 약 200 Å이고 제 1 탄소-기반 SOH 피처의 우측 에지와 인접한 제 2 탄소-기반 SOH 피처의 좌측 에지 사이의 피치 (즉, 간격 또는 갭) 가 약 500 Å이면, 탄소-기반 SOH 피처들에서 측벽들의 두께는 약 150 Å로 규정될 수 있어서, 2 개의 인접한 탄소-기반 SOH 피처들의 옥사이드 막 측벽들 사이의 간격은 탄소-기반 SOH 피처 자체의 폭과 동일하다 (즉, 200 Å). 따라서, 수행되어야 하는 ALD 사이클들의 수는 패턴 설계에 종속된다.
다양한 실시 예들은 CO2-아르곤 전구체의 특정한 예로 제한되지 않고, 아르곤 또는 임의의 다른 불활성 가스(들)와 혼합된 임의의 다른 약한 산화제를 포함할 수 있다. 유사하게, 상이한 타입들의 제 1 전구체가 ALD 사이클에서 채용될 수 있다. 도 1에 예시된 프로세스 챔버는 멀티 스테이션 프로세스 챔버들을 포함하여, 다른 타입들의 프로세스 챔버들이 사용될 수 있고 ALD 프로세스를 수행하기 위해 사용되는 단일 스테이션 프로세스 챔버의 일 예이다. 도 1에 예시된 실시 예에서, 전력은 하부 챔버 부분이 접지되는 동안 상부 챔버 부분으로 전달되었다. 프로세스 챔버가 상부 챔버 부분이 접지되는 동안, 하부 챔버 부분으로 전력을 전달하도록 구성되는 대안적인 실시 예들이 또한 채용될 수 있다.
본 명세서에 논의된 다양한 실시 예들은 SOH 피처들 상의 에칭량을 감소시키기 위해 제 2 전구체의 인가를 최적으로 튜닝하고, 기판에서 에칭된 발생하는 피처들이 균일한 패턴을 나타내도록 기판으로 전사되는 SOH 피처들의 프로파일을 조절하는 방식들을 제공한다. 이는 강한 결합들을 갖고, 플라즈마에서 분해하기 상대적으로 어려운, CO2와 같은 약한 산화제를 사용함으로써 플라즈마 내로 방출된 반응성 산소 라디칼들의 양을 제어함으로써 이루어진다. 보다 적은 반응성 라디칼들을 제공함으로써, 기판 표면 상에 규정된 원래의 탄소-기반 SOH 피처들 상의 손상이 제한될 수 있고, 이에 따라 기판 표면에 걸쳐 균일하게 SOH 피처들의 임계 치수를 보존한다. 일반적으로 입수 가능한 화합물인 CO2는 SOH 피처 프로파일들을 보존하는 간단하고, 저렴하며 효과적인 방법을 제공한다. 이러한 균일한 피처들을 기판으로 전사하는 것은 보다 균일한 피처 패터닝을 발생시킨다.
도 6a는 프로세스 챔버 내에 수용된 기판의 표면 상에 산화물 막 층을 형성하기 위해 사용된 방법의 프로세스 동작들을 예시한다. 프로세스는 기판의 표면이 제 1 플라즈마를 통해 제 1 전구체에 노출되는 동작 605에서 시작된다. 기판의 표면은 증착 동작을 위해 프로세스 챔버 내에 수용되기 전에 제조 동작을 겪을 수도 있다. 제조 동작은 기판의 표면 상에 최초 패턴의 피처들을 규정하는 것이었을 수도 있다. 피처들은 탄소-기반 하드마스크로 이루어질 수도 있다. 제 1 전구체는 형성된 피처들의 타입, 기판의 타입 및 피처들을 형성하기 위해 사용된 하드마스크의 타입에 기초하여 선택된다. 일부 구현 예에서, 제 1 전구체는 아미노실란 전구체이다. 기판은 기판의 표면 상에 그리고 기판의 표면 상에 형성된 SOH의 표면들 상에 실리콘-수소 결합들을 형성하기 위해 제 1 전구체로 하여금 흡수되게 하도록 미리 규정된 시간 기간 동안 제 1 전구체에 노출된다.
미리 규정된 시간 기간 후, 동작 610에 예시된 바와 같이, 제 1 전구체가 퍼지되고 제 2 전구체가 제 2 플라즈마를 통해 프로세스 챔버에 인가된다. 제 2 전구체는 제 1 전구체와 상이하고, 아르곤과 같은 불활성 가스와 혼합된 이산화탄소를 포함한다. 이산화탄소는 산화제로서 작용하고, 산소 라디칼들을 플라즈마에 제공한다. 제 2 전구체는 산화물 막 층을 규정하기 위해 이산화탄소로부터 방출된 산소 라디칼들로 하여금 기판의 표면 및 최초 패턴의 SOH의 표면들 상에 형성된 실리콘-수소 결합들과 반응하게 하도록, 다양한 화학물질들 (예를 들어, 이산화탄소 및 아르곤) 의 플로우 레이트를 조정함으로써 제어된 방식으로 인가된다. 방출된 산소 라디칼들의 양은 SOH의 최초 패턴의 표면 두께를 실질적으로 소비하지 않고 산화물 막 층을 형성하기에 충분하다. 제 1 전구체와 산소 라디칼들의 반응에 의해 형성된 산화물 막 층은 평면형이고 균일하다. 기판의 표면 및 최초 패턴의 SOH의 표면들을 제 1 전구체 및 제 2 전구체에 노출하는 동작들은 ALD 증착 사이클을 순차적으로 규정한다. ALD 증착 사이클은 원자 층 증착 프로세스에 따라, 산화물 막 층을 산화물 두께로 성장시키기 위해 수 회 반복된다.
도 6b는 대안적인 구현 예에서, 프로세스 챔버 내에 수용된 기판의 표면 상에 산화물 막 층을 형성하기 위해 사용된 방법의 프로세스 동작들을 예시한다. 프로세스는 기판의 표면이 제 1 플라즈마를 통해 제 1 전구체에 노출되는 동작 650에서 시작된다. 기판의 표면은 그 위에 형성된 최초 패턴의 SOH 피처들을 포함한다. 제 1 전구체는 실리콘-수소 결합들을 형성하기 위해 제 1 전구체로 하여금 기판의 표면 및 SOH 피처들의 표면들 상에 부분적으로 흡수되게 하도록 미리 규정된 시간 기간 동안 기판의 표면에 노출된다. 미리 규정된 시간 기간 후, 동작 655에 예시된 바와 같이, 프로세스 챔버로부터 모든 흡수되지 않은 제 1 전구체를 제거하기 위한 퍼지 동작이 수행된다.
동작 660에 예시된 바와 같이, 기판의 표면 및 SOH 피처의 표면들을 제 2 전구체에 노출하도록 제 2 전구체가 제 2 플라즈마를 통해 인가된다. 제 2 전구체는 제 1 전구체와 상이하고, 이산화탄소 가스와 불활성 가스의 혼합물을 포함한다. 이산화탄소 가스는 약한 산화제이고, 산화제로 작용한다. 이산화탄소 가스로부터 플라즈마로 방출된 산소 라디칼들은 기판의 표면 상에 산화물 막 층을 형성하기 위해 기판의 표면 및 SOH 피처들의 표면들 상에 형성된 실리콘-수소 결합들과 반응한다. 산화물 막 층은 SOH의 최초 패턴의 표면 두께를 실질적으로 소비하지 않고 형성된다.
동작 665에 예시된 바와 같이, 프로세스 챔버로부터 잔여 제 2 전구체 및 플라즈마 내에 형성된 모든 부산물들을 제거하기 위해, 제 2 퍼지 동작이 수행된다. 제 1 전구체를 사용하여 기판의 표면을 프로세싱하고, 프로세스 챔버로부터 제 1 전구체를 퍼지하고, 제 2 전구체를 사용하여 프로세싱하고, 그리고 프로세스 챔버로부터 제 2 전구체 및 모든 다른 부산물들을 퍼지하는 동작들은, 동작 670에 예시된 바와 같이, 기판의 표면 및 SOH의 최초 패턴의 표면들 위에 산화물 두께로 산화물 막 층을 성장시키도록 규정된 횟수로 반복된다. 동작들이 수행되는 횟수는 피처들의 임계 치수 및 최초 패턴에 규정된 SOH 피처들 사이의 피치에 기초할 수도 있다.
프로세스는 SOH 피처들의 측벽들 상에 산화물 막 층을 남기면서 SOH의 최초 패턴의 상단부 및 기판의 표면을 노출하도록 산화물 막 층을 선택적으로 에칭하는 단계를 더 포함할 수도 있다. 부가적으로, 최초 패턴으로부터 하드마스크를 제거하고 산화물 막 층으로부터 산화물 측벽들을 남기도록 애싱 동작이 수행될 수도 있다. 애싱 동작에 의해 남겨진 산화물 측벽들은 자가-정렬된 더블 패턴을 규정한다. 자가-정렬된 더블 패턴은 후속하는 에칭 동작(들) 동안 피처들을 규정하기 위해 아래 기판으로 전사될 수 있는 마스크로서 작용한다.
도 6a 및 도 6b에 예시된 프로세스 동작들은 ALD 프로세스의 애싱 동작의 종료 시 발생하는 패턴의 피처들의 수가 최초 패턴의 피처들의 수의 두 배이기 때문에 더블 패터닝 기법의 일부이다. 더블 패터닝으로부터 형성된 피처들은 매우 평면형이고 충분히 균일하다. 또한, 플라즈마 내의 제한된 산소 라디칼들로 인해, 탄소-기반 하드마스크의 소비가 제한되고, 이에 따라 최초 패턴의 SOH 피처들의 임계 치수들을 보존한다. 이산화탄소가 플라즈마에서 저 반응성 라디칼 종에 기여하기 때문에, ALD 증착 사이클에서 산화제 가스로서 CO2의 사용은 SOH에 훨씬 보다 제한된 손상을 허용한다. 디바이스 사이즈들이 축소됨에 따라, SOH의 손상을 제한하는 것은 피처들 사이의 임계 치수를 유지하는 것을 돕는다.
CO2는 Ar과 함께 흐르고, 플라즈마는 표면 Si-H의 실라놀들로의 충분한 변환을 제공하도록 고주파수 무선 주파수 전력을 사용하여 스트라이킹되고, 이와 같이 ALD 프로세스들에 고유한 단계적 막 층 성장을 용이하게 한다. 이러한 단계적 층 성장은 O2 전구체 또는 N2O 전구체 대신 CO2 전구체를 프로세스 챔버 내로 인가하도록 사용될 수 있는 기존의 툴들을 사용하여 달성되고, 산화물 막 층의 증착은 O2 전구체 또는 N2O 전구체와 유사한 사이클 시간들로 발생된다. CO2 전구체를 사용하는 피처들의 발생하는 에칭-프로파일은 O2 전구체 또는 N2O 전구체를 사용하는 피처들의 에칭-프로파일과 달리 매우 평면형이다. 부가적으로, 제 2 전구체에서 CO2 화학물질의 사용은 간단하고 쉽게 구현 가능하다. CO2는 안전하게 처리되어 최소 과제들을 제기하는 일반적으로 입수 가능한 저렴한 가스이고, 이는 종래의 ALD 프로세스의 비평면형 및 불균일한 피처 프로파일 문제들을 극복하기 위한 매우 효과적이고 효율적인 해결책이다. 이들 및 다른 이점들은 전체 명세서 및 청구항들을 읽으면 당업자에 의해 인식될 것이다.
도 7은 프로세스 입력 및 프로세스 챔버의 제어부를 제어하기 위한 제어 모듈 (700) 을 도시한다. 일 실시 예에서, 제어 모듈은 일부 예시적인 컴포넌트들을 포함할 수도 있다. 예를 들어, 제어 모듈 (700) 은 프로세서, 메모리 및 하나 이상의 인터페이스들을 포함할 수도 있다. 제어 모듈 (700) 은 레시피들을 프로세싱하고, 부분적으로 센싱된 값들에 기초하여 프로세스 챔버의 디바이스들을 제어하도록 채용될 수도 있다. 단지 예를 들면, 제어 모듈 (700) 은 센싱된 값들 및 다른 제어 파라미터들에 기초하여 밸브들 (702), 필터 가열기들 (704), 펌프들 (706), 및 기타 디바이스들 (708) 중 하나 이상을 제어할 수도 있다. 제어 모듈 (700) 은 단지 예를 들면, 압력 마노미터들 (710), 플로우 미터들 (712), 온도 센서들 (714), 및/또는 기타 센서들 (716) 로부터 센싱된 값들을 수신한다. 제어 모듈 (700) 은 또한 전구체 전달 및 막의 증착 동안 프로세스 조건들을 제어하도록 채용될 수도 있다. 제어 모듈 (700) 은 통상적으로 하나 이상의 메모리 디바이스들 및 하나 이상의 프로세서들을 포함할 것이다.
제어 모듈 (700) 은 전구체 전달 시스템 및 증착 장치의 액티비티들을 제어할 수도 있다. 제어 모듈 (700) 은 프로세스 타이밍, 전달 시스템 온도, 필터들에 걸친 압력 차들, 밸브 위치들, 가스들의 혼합물, 챔버 압력, 챔버 온도, 웨이퍼 온도, RF 전력 레벨들, 웨이퍼 척 또는 페데스탈 위치, 플로우 레이트들, 및 특정한 프로세스의 다른 파라미터들을 제어하기 위한 인스트럭션들의 세트들을 포함하는 컴퓨터 프로그램들을 실행한다. 제어 모듈 (700) 은 또한 압력 차를 모니터링할 수도 있고 하나 이상의 경로들로부터 하나 이상의 다른 경로들로 증기 전구체 전달을 자동으로 스위칭할 수도 있다. 제어 모듈 (700) 과 연관된 메모리 디바이스들 상에 저장된 다른 컴퓨터 프로그램들이 일부 실시 예들에서 채용될 수도 있다.
통상적으로 제어 모듈 (700) 과 연관된 사용자 인터페이스가 있을 것이다. 사용자 인터페이스는 디스플레이 (718) (예를 들어, 장치 및/또는 프로세스 조건들의 디스플레이 스크린 및/또는 그래픽 소프트웨어 디스플레이들), 및 포인팅 디바이스들, 키보드들, 터치 스크린들, 마이크로폰들, 등과 같은 사용자 입력 디바이스들 (720) 을 포함할 수도 있다.
프로세스 시퀀스에서 전구체의 전달, 증착 및 다른 프로세스들을 제어하기 위한 컴퓨터 프로그램들은 임의의 종래의 컴퓨터 판독 가능 프로그래밍 언어: 예를 들어, 어셈블리 언어, C, C++, Pascal, Fortran 또는 다른 것들로 작성될 수 있다. 컴파일된 객체 코드 또는 스크립트는 프로그램에서 식별된 태스크들을 수행하도록 프로세서에 의해 실행된다.
제어 모듈 파라미터들은 예를 들어, 필터 압력 차들, 프로세스 가스 조성 및 플로우 레이트들, 온도, 압력, RF 전력 레벨들 및 저 주파수 RF 주파수와 같은 플라즈마 조건들, 냉각 가스 압력, 및 챔버 벽 온도와 같은 프로세스 조건들에 관련된다.
시스템 소프트웨어는 많은 상이한 방식들로 설계되거나 구성될 수도 있다. 예를 들어, 다양한 챔버 컴포넌트 서브 루틴들 또는 제어 객체들이 본 발명의 증착 프로세스들을 수행하기 위해 필요한 챔버 컴포넌트들의 동작을 제어하도록 작성될 수도 있다. 이 목적을 위한 프로그램들 또는 프로그램들의 섹션들의 예들은 기판 포지셔닝 코드, 프로세스 가스 제어 코드, 압력 제어 코드, 가열기 제어 코드, 및 플라즈마 제어 코드를 포함한다.
기판 포지셔닝 프로그램이 기판을 페데스탈 또는 척 상으로 로딩하도록 그리고 기판과 가스 유입구 및/또는 타깃과 같은 챔버의 다른 부분들 사이의 간격을 제어하도록 사용되는 챔버 컴포넌트들을 제어하기 위한 프로그램 코드를 포함할 수도 있다. 프로세스 가스 제어 프로그램이 가스 조성 및 플로우 레이트들을 제어하기 위한 코드 및 선택 가능하게 챔버 내 압력을 안정화시키기 위해 증착 전에 챔버 내로 가스를 흘리기 위한 코드를 포함할 수도 있다. 필터 모니터링 프로그램이 측정된 차(들)를 미리 결정된 값(들)과 비교하는 코드 및/또는 경로들을 스위칭하기 위한 코드를 포함한다. 압력 제어 프로그램이 예를 들어, 챔버의 배기 시스템 내의 쓰로틀 밸브를 조절함으로써 챔버 내의 압력을 제어하기 위한 코드를 포함할 수도 있다. 가열기 제어 프로그램이 전구체 전달 시스템, 기판 및/또는 시스템의 다른 부분들 내의 컴포넌트들을 가열하기 위해 가열 유닛들로의 전류를 제어하기 위한 코드를 포함할 수도 있다. 대안적으로, 히터 제어 프로그램은 웨이퍼 척으로 헬륨과 같은 열 전달 가스의 전달을 제어할 수도 있다.
증착 동안 모니터링될 수도 있는 센서들의 예들은 이로 제한되는 것은 아니지만, 질량 유량 제어 모듈들, 압력 마노미터들 (710) 과 같은 압력 센서들, 및 전달 시스템 내에 위치된 열전대들 (thermocouple), 페데스탈 또는 척 (예를 들어, 온도 센서들 (714)) 을 포함한다. 적절하게 프로그래밍된 피드백 및 제어 알고리즘들은 목표된 프로세스 조건들을 유지하기 위해 이들 센서들로부터의 데이터와 함께 사용될 수도 있다. 전술한 것은 단일 또는 멀티 챔버 반도체 프로세싱 툴 또는 프로세스 챔버에서 본 개시의 실시 예들의 구현 예를 기술한다.
실시 예들의 전술한 기술은 예시 및 기술의 목적들을 위해 제공되었다. 이는 본 개시를 포괄하거나 제한하도록 의도되지 않는다. 특정한 실시 예의 개별적인 엘리먼트들 또는 피처들은 일반적으로 특정한 실시 예로 제한되지 않고, 구체적으로 도시되거나 기술되지 않더라도, 적용 가능한 경우, 상호 교환 가능하고, 선택된 실시 예에서 사용될 수 있다. 동일한 것이 또한 많은 방식들로 가변될 수도 있다. 이러한 변형들은 본 개시로부터 벗어나는 것으로 간주되지 않고, 모든 이러한 수정들은 본 개시의 범위 내에 포함되도록 의도된다.
전술한 실시예들이 이해의 명확성의 목적들을 위해 다소 상세히 기술되었지만, 특정한 변화들 및 수정들이 첨부된 청구항들의 범위 내에서 실시될 수도 있다는 것이 자명할 것이다. 따라서, 본 실시 예들은 제한적이지 않고 예시적인 것으로 간주되어야 하고, 실시 예들은 본 명세서에 제공된 상세들로 제한되지 않고, 청구항들의 범위 및 등가물 내에서 수정될 수도 있다.

Claims (20)

  1. 프로세스 챔버 내에 수용된 기판 위에 막들을 증착하는 방법에 있어서,
    실리콘-수소 결합들을 형성하기 위해 제 1 전구체가 기판의 표면 및 상기 기판 상에 패터닝된 스핀-온-하드마스크 (Spin-On-Hardmask; SOH) 의 표면들 상에 부분적으로 흡수되도록, 제 1 플라즈마를 사용하여 상기 기판의 표면 및 상기 SOH의 표면을 상기 제 1 전구체에 노출하기 위해 상기 기판을 프로세싱하는 단계로서, 상기 SOH는 최초 패턴을 갖는, 상기 기판을 프로세싱하는 단계; 및
    제 2 플라즈마를 사용하여 상기 기판의 상기 표면 및 상기 SOH의 상기 표면들을 제 2 전구체에 노출하도록 상기 기판을 프로세싱하는 단계로서, 상기 제 2 전구체는 이산화탄소 가스 및 불활성 가스의 혼합물을 포함하고, 상기 프로세싱은 산소 라디칼들로 하여금 방출되게 하고 상기 기판의 상기 표면 및 상기 SOH의 표면들 상에 형성된 상기 실리콘-수소 결합들과 반응하게 하고, 상기 실리콘-산소 결합들과 반응하는 상기 산소 라디칼들은 상기 기판의 상기 표면 및 상기 SOH의 표면들 상에 산화물 막 층을 형성하고, 상기 실리콘-수소 결합들과 반응하는 상기 산소 라디칼들은 상기 SOH의 상기 최초 패턴의 표면 두께를 실질적으로 소비하지 않고 상기 산화물 막 층을 형성하는, 상기 기판을 프로세싱하는 단계를 포함하는, 막들을 증착하는 방법.
  2. 제 1 항에 있어서,
    상기 기판의 상기 표면 및 상기 SOH의 상기 최초 패턴의 상기 표면들 위에 산화물 두께로 상기 산화물 막 층을 성장시키기 위해 상기 제 1 전구체를 사용하는 상기 기판의 프로세싱에 이어서 상기 제 2 전구체를 사용하는 상기 기판의 프로세싱을 수 회 반복하는 단계를 더 포함하고,
    상기 제 1 전구체 및 상기 제 2 전구체를 사용하여 상기 프로세싱을 반복하는 단계는 원자 층 증착 프로세스를 따르는 (conform), 막들을 증착하는 방법.
  3. 제 1 항에 있어서,
    상기 SOH의 상기 최초 패턴의 상단부 및 상기 기판의 상기 표면을 노출하도록 상기 산화물 막 층을 지향성으로 에칭하는 단계; 및
    상기 SOH의 상기 최초 패턴을 제거하고 상기 산화물 막 층으로부터 산화물 측벽들을 남기도록 애싱 동작을 수행하는 단계로서, 상기 산화물 측벽들은 자가-정렬된 더블 패턴을 규정하는, 상기 애싱 동작을 수행하는 단계를 더 포함하는, 막들을 증착하는 방법.
  4. 제 1 항에 있어서,
    상기 프로세스 챔버로부터 모든 흡수되지 않은 제 1 전구체를 퍼지하도록, 상기 제 1 전구체를 사용하여 상기 기판을 프로세싱한 후 그리고 상기 제 2 전구체를 사용하여 상기 기판을 프로세싱하기 전에 퍼지 동작을 수행하는 단계를 더 포함하는, 막들을 증착하는 방법.
  5. 제 1 항에 있어서,
    상기 프로세스 챔버로부터 상기 제 2 전구체 및 모든 부산물들을 퍼지하도록 퍼지 동작을 수행하는 단계로서, 상기 퍼지 동작은 미리 규정된 시간 기간 동안 상기 기판의 상기 표면 및 상기 SOH의 상기 표면들을 상기 제 2 전구체에 노출시킨 후 수행되는, 상기 퍼지 동작을 수행하는 단계를 더 포함하는, 막들을 증착하는 방법.
  6. 제 2 항에 있어서,
    상기 산화물 막 층의 상기 산화물 두께는 상기 최초 패턴의 상기 SOH의 두께와 비슷하고 상기 최초 패턴의 상기 SOH의 피치에 기초하는, 막들을 증착하는 방법.
  7. 제 1 항에 있어서,
    상기 최초 패턴에 규정된 상기 SOH는 탄소-기반 하드마스크인, 막들을 증착하는 방법.
  8. 제 1 항에 있어서,
    상기 제 2 전구체의 상기 불활성 가스는 아르곤인, 막들을 증착하는 방법.
  9. 제 1 항에 있어서,
    상기 기판을 상기 제 2 전구체에 노출시키는 단계는 상기 이산화탄소 가스를 상기 불활성 가스와 함께 흘리는 (co-flow) 단계를 더 포함하고, 상기 함께 흘리는 단계는 상기 불활성 가스의 플로우 레이트를 상기 이산화탄소 가스의 플로우 레이트의 약 10 배가 되도록 조정하는 단계를 포함하는, 막들을 증착하는 방법.
  10. 제 8 항에 있어서,
    상기 이산화탄소의 상기 플로우 레이트는 약 500 sccm (standard cubic centimeters per minute) 내지 약 3000 sccm이 되도록 조정되고, 그리고 상기 불활성 가스의 상기 플로우 레이트는 약 5000 sccm 내지 약 20000 sccm이 되도록 조정되는, 막들을 증착하는 방법.
  11. 제 1 항에 있어서,
    상기 제 2 전구체의 상기 이산화탄소 가스에 대한 상기 불활성 가스의 비는 상기 이산화탄소 가스 양의 약 2 배 또는 3 배인, 막들을 증착하는 방법.
  12. 제 1 항에 있어서,
    상기 프로세스 챔버 내의 온도는 약 30 ℃ 내지 약 100 ℃이고, 그리고
    상기 프로세스 챔버 내의 압력은 약 1 Torr 내지 약 5 Torr인, 막들을 증착하는 방법.
  13. 제 1 항에 있어서,
    제 2 플라즈마를 생성하기 위해 상기 프로세스 챔버에 인가된 전력은 약 250 W 내지 약 2000 W인, 막들을 증착하는 방법.
  14. 제 1 항에 있어서,
    상기 제 1 전구체는 유기금속 실리콘 전구체인, 막들을 증착하는 방법.
  15. 제 1 항에 있어서,
    상기 제 1 전구체는 아미노실란 전구체인, 막들을 증착하는 방법.
  16. 프로세스 챔버 내에 수용된 기판 위에 막들을 증착하는 방법에 있어서,
    실리콘-수소 결합들을 형성하기 위해 제 1 전구체로 하여금 기판의 표면 및 기판 상에 패터닝된 스핀-온-하드마스크 (SOH) 의 표면들 상에 부분적으로 흡수되게 하도록, 제 1 플라즈마를 사용하여 상기 제 1 전구체로 상기 기판의 표면 및 상기 SOH의 표면들을 프로세싱하는 단계로서, 상기 SOH는 최초 패턴을 갖는, 상기 기판의 표면 및 SOH의 표면들을 프로세싱하는 단계;
    상기 프로세스 챔버로부터 모든 흡수되지 않은 제 1 전구체를 퍼지하는 단계;
    제 2 플라즈마를 사용하여 상기 기판의 상기 표면 및 상기 SOH의 상기 표면들을 제 2 전구체에 노출하도록 상기 기판을 프로세싱하는 단계로서, 상기 제 2 전구체는 이산화탄소 가스 및 아르곤 가스의 혼합물을 포함하고, 상기 프로세싱은 상기 기판의 상기 표면 및 상기 SOH의 표면들 상에 산화물 막 층을 형성하기 위해 상기 이산화탄소 가스로부터 방출된 산소 라디칼들로 하여금 상기 기판의 상기 표면 및 상기 SOH의 표면들 상에 형성된 실리콘-수소 결합들과 반응하게 하고, 상기 실리콘-수소 결합들과 반응하는 상기 산소 라디칼들은 상기 SOH의 상기 최초 패턴의 표면 두께를 실질적으로 소비하지 않고 상기 산화물 막 층을 형성하는, 상기 기판을 프로세싱하는 단계;
    상기 미리 규정된 시간 기간 후에 상기 프로세스 챔버로부터 상기 제 2 전구체 및 모든 부산물들을 퍼지하는 단계; 및
    상기 기판의 상기 표면 및 상기 SOH의 상기 최초 패턴의 상기 표면들 위에 산화물 두께로 상기 산화물 막 층을 성장시키기 위해 상기 제 1 전구체를 사용하는 상기 기판의 프로세싱에 이어서 상기 제 2 전구체를 사용하는 상기 기판의 프로세싱을 수 회 반복하는 단계를 더 포함하고,
    상기 제 1 전구체 및 상기 제 2 전구체를 사용한 상기 프로세싱을 반복하는 단계는 원자 층 증착 프로세스를 따르는, 막들을 증착하는 방법.
  17. 제 16 항에 있어서,
    상기 제 1 전구체는 아미노실란 전구체인, 막들을 증착하는 방법.
  18. 제 16 항에 있어서,
    상기 제 1 전구체를 사용하는 프로세싱 및 상기 제 2 전구체를 사용하는 프로세싱은 상기 원자 층 증착 프로세스의 증착 사이클을 함께 구성하고, 그리고 상기 증착 사이클은 상기 최초 패턴의 상기 SOH의 두께와 비슷한 상기 산화물 막 층의 상기 산화물 두께를 규정하기 위해 수 회 반복되는, 막들을 증착하는 방법.
  19. 제 16 항에 있어서,
    상기 SOH의 상기 최초 패턴의 상단부 및 상기 기판의 상기 표면을 노출하도록 상기 산화물 막 층을 지향성으로 에칭하는 단계; 및
    상기 최초 패턴으로부터 하드 마스크를 제거하고 상기 산화물 막 층으로부터 산화물 측벽들을 남기도록 애싱 동작을 수행하는 단계로서, 상기 산화물 측벽들은 자가-정렬된 더블 패턴을 규정하는, 상기 애싱 동작을 수행하는 단계를 더 포함하는, 막들을 증착하는 방법.
  20. 제 16 항에 있어서,
    상기 기판을 상기 제 2 전구체에 노출시키는 단계는 상기 이산화탄소 가스를 상기 아르곤 가스와 함께 흘리는 단계를 더 포함하고, 상기 함께 흘리는 단계는 상기 아르곤 가스의 플로우 레이트를 상기 이산화탄소 가스의 플로우 레이트의 약 10 배가 되도록 조정하는 단계를 포함하는, 막들을 증착하는 방법.
KR1020217004927A 2018-07-19 2019-07-10 하드마스크 막들 상의 ALD SiO2 증착 시 탄소 손실 최소화 KR20210024199A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/040,495 2018-07-19
US16/040,495 US10340136B1 (en) 2018-07-19 2018-07-19 Minimization of carbon loss in ALD SiO2 deposition on hardmask films
PCT/US2019/041262 WO2020018330A1 (en) 2018-07-19 2019-07-10 Minimization of carbon loss in ald sio2 deposition on hardmask films

Publications (1)

Publication Number Publication Date
KR20210024199A true KR20210024199A (ko) 2021-03-04

Family

ID=67069396

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217004927A KR20210024199A (ko) 2018-07-19 2019-07-10 하드마스크 막들 상의 ALD SiO2 증착 시 탄소 손실 최소화

Country Status (5)

Country Link
US (2) US10340136B1 (ko)
KR (1) KR20210024199A (ko)
CN (1) CN112771646A (ko)
TW (1) TWI832877B (ko)
WO (1) WO2020018330A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021172908A1 (ko) 2020-02-27 2021-09-02 ㈜아모레퍼시픽 사용감이 개선된 조성물

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114068309B (zh) 2020-07-29 2023-01-20 长鑫存储技术有限公司 形成高密度图案的方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070202710A1 (en) * 2006-02-27 2007-08-30 Hynix Semiconductor Inc. Method for fabricating semiconductor device using hard mask
US9390909B2 (en) * 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US8901016B2 (en) 2010-12-28 2014-12-02 Asm Japan K.K. Method of forming metal oxide hardmask
WO2014088918A1 (en) 2012-12-03 2014-06-12 Applied Materials, Inc Semiconductor device processing tools and methods for patterning substrates
KR102057067B1 (ko) * 2013-01-29 2019-12-18 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
CN105917445B (zh) 2014-01-13 2020-05-22 应用材料公司 具有空间原子层沉积的自对准式双图案化
JP6541618B2 (ja) * 2016-05-25 2019-07-10 東京エレクトロン株式会社 被処理体を処理する方法
JP6788400B2 (ja) * 2016-07-08 2020-11-25 東京エレクトロン株式会社 被処理体を処理する方法
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6759004B2 (ja) * 2016-08-29 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021172908A1 (ko) 2020-02-27 2021-09-02 ㈜아모레퍼시픽 사용감이 개선된 조성물

Also Published As

Publication number Publication date
CN112771646A (zh) 2021-05-07
US20200027718A1 (en) 2020-01-23
US10692717B2 (en) 2020-06-23
WO2020018330A1 (en) 2020-01-23
TWI832877B (zh) 2024-02-21
US10340136B1 (en) 2019-07-02
TW202018817A (zh) 2020-05-16

Similar Documents

Publication Publication Date Title
US10147588B2 (en) System and method for increasing electron density levels in a plasma of a substrate processing system
KR102625972B1 (ko) 패터닝 애플리케이션들을 위한 ale (atomic layer etch), 반응성 전구체들 및 에너제틱 소스들
KR102396162B1 (ko) 막 프로파일 조정을 위한 샤워헤드 커튼 가스 방법 및 시스템
KR101764166B1 (ko) 탄소 함유 필름들에 대한 실리콘-선택적 건식 식각
JP5925802B2 (ja) ２段階での均一なドライエッチング
KR20210021503A (ko) 갭충진을 위한 컨포멀 막 증착
JP2018186269A5 (ko)
US9953843B2 (en) Chamber for patterning non-volatile metals
KR20200022046A (ko) 포토레지스트 패터닝 스컴 (scum) 의 제거를 위한 원자 층 세정
US10224212B2 (en) Isotropic etching of film with atomic layer control
US20220093365A1 (en) Atomic layer treatment process using metastable activated radical species
JP2021512504A (ja) マルチプルパターンニング処理での原子層堆積を使用するスペーサプロファイル制御
US20230035732A1 (en) Efficient cleaning and etching of high aspect ratio structures
WO2020190941A1 (en) Reducing roughness of extreme ultraviolet lithography resists
KR20230006004A (ko) 하드 마스크 선택도 (selectivity) 개선을 위한 불활성 가스 주입
US10692717B2 (en) Minimization of carbon loss in ALD SiO2 deposition on hardmask films
US20230005740A1 (en) Modulation of oxidation profile for substrate processing
US20230274939A1 (en) Atomic layer etching of a semiconductor, a metal, or a metal oxide with selectivity to a dielectric
US20210320004A1 (en) Nitride films with improved etch selectivity for 3d nand integration
WO2023049012A1 (en) Remote plasma deposition with electrostatic clamping

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal