KR20210017674A - 디스플레이 장치 및 그 제조방법 - Google Patents

디스플레이 장치 및 그 제조방법 Download PDF

Info

Publication number
KR20210017674A
KR20210017674A KR1020190097309A KR20190097309A KR20210017674A KR 20210017674 A KR20210017674 A KR 20210017674A KR 1020190097309 A KR1020190097309 A KR 1020190097309A KR 20190097309 A KR20190097309 A KR 20190097309A KR 20210017674 A KR20210017674 A KR 20210017674A
Authority
KR
South Korea
Prior art keywords
light emitting
anode
cathode
light
repair
Prior art date
Application number
KR1020190097309A
Other languages
English (en)
Inventor
정영기
강지훈
김진호
신상민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190097309A priority Critical patent/KR20210017674A/ko
Priority to EP20187510.1A priority patent/EP3772752B1/en
Priority to US16/984,216 priority patent/US11444066B2/en
Priority to PCT/KR2020/010434 priority patent/WO2021029615A1/en
Priority to CN202010792724.XA priority patent/CN112436000A/zh
Publication of KR20210017674A publication Critical patent/KR20210017674A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006—Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67144—Apparatus for mounting on conductive members, e.g. leadframes or conductors on insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/22—Connection or disconnection of sub-entities or redundant parts of a device in response to a measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2632—Circuits therefor for testing diodes
    • G01R31/2635—Testing light-emitting diodes, laser diodes or photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0804—Sub-multiplexed active matrix panel, i.e. wherein one active driving circuit is used at pixel level for multiple image producing elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/08—Fault-tolerant or redundant circuits, or circuits in which repair of defects is prepared
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

개시된 발명의 일 측면은, 픽셀을 구성하는 발광 소자들과 발광 소자들에 전기적으로 연결되는 전극 패드들의 배치를 최적화하여 픽셀 사이즈를 줄이고, 고해상도를 구현할 수 있는 디스플레이 장치 및 그 제조방법을 제공한다.
일 실시예에 따른 디스플레이 장치는, 기판; 상기 기판의 상부에 배치되어 하나의 픽셀을 구성하고, 발광 소자의 폭 방향을 따라 배열되는 복수의 발광 소자; 상기 복수의 발광 소자의 길이 방향 일 단에 형성된 애노드와 전기적으로 연결되고, 상기 기판과 상기 복수의 발광 소자의 사이에 상기 폭 방향을 따라 배열되는 복수의 애노드 패드; 상기 복수의 발광 소자의 길이 방향 타 단에 형성된 캐소드와 전기적으로 연결되고 상기 폭 방향을 따라 배열되는 적어도 하나의 캐소드 패드; 및 상기 적어도 하나의 캐소드 패드를 중심으로 상기 복수의 애노드 패드의 반대 쪽에 배치되고, 상기 폭 방향을 따라 배열되는 복수의 리페어 애노드 패드;를 포함한다.

Description

디스플레이 장치 및 그 제조방법{DISPLAY APPARATUS AND METHOD FOR MANUFACTURING THE SAME}
무기 발광 소자를 이용하여 영상을 구현하는 디스플레이 장치 및 그 제조방법에 관한 것이다.
디스플레이 장치는 각각의 픽셀이 스스로 빛을 내는 자발광 디스플레이와 별도의 광원을 필요로 하는 수발광 디스플레이로 구분할 수 있다.
현재까지도 널리 사용되고 있는LCD(Liquid Crystal Display)는 대표적인 수발광 디스플레이로서, 디스플레이 패널의 후방에서 빛을 공급하는 백라이트 유닛, 빛을 통과/차단시키는 스위치 역할을 하는 액정층, 공급된 빛을 원하는 색으로 바꿔주는 컬러필터 등을 필요로 하기 때문에 구조적으로 복잡하고 얇은 두께를 구현하는데 한계가 있다.
반면에, 픽셀마다 발광 소자를 구비하여 각각의 픽셀이 스스로 빛을 내는 자발광 디스플레이는 백라이트 유닛, 액정층, 컬러필터 등의 구성요소가 필요 없기 때문에 구조적으로 단순하여 높은 설계 자유도를 가질 수 있고 얇은 두께를 구현할 수 있을 뿐만 아니라, 더 우수한 명암비, 밝기 및 시야각을 구현할 수 있다.
개시된 발명의 일 측면은, 픽셀을 구성하는 발광 소자들과 발광 소자들에 전기적으로 연결되는 전극 패드들의 배치를 최적화하여 픽셀 사이즈를 줄이고, 고해상도를 구현할 수 있는 디스플레이 장치 및 그 제조방법을 제공한다.
일 실시예에 따른 디스플레이 장치는, 기판; 상기 기판의 상부에 배치되어 하나의 픽셀을 구성하고, 발광 소자의 폭 방향을 따라 배열되는 복수의 발광 소자; 상기 복수의 발광 소자의 길이 방향 일 단에 형성된 애노드와 전기적으로 연결되고, 상기 기판과 상기 복수의 발광 소자의 사이에 상기 폭 방향을 따라 배열되는 복수의 애노드 패드; 상기 복수의 발광 소자의 길이 방향 타 단에 형성된 캐소드와 전기적으로 연결되고 상기 폭 방향을 따라 배열되는 적어도 하나의 캐소드 패드; 및 상기 적어도 하나의 캐소드 패드를 중심으로 상기 복수의 애노드 패드의 반대 쪽에 배치되고, 상기 폭 방향을 따라 배열되는 복수의 리페어 애노드 패드;를 포함한다.
상기 적어도 하나의 캐소드 패드는, 상기 복수의 발광 소자의 캐소드에 공통적으로 연결된 캐소드 패드를 포함할 수 있다.
상기 적어도 하나의 캐소드 패드는, 상기 복수의 발광 소자 중 일부 발광 소자의 캐소드에 공통적으로 연결된 캐소드 패드를 포함할 수 있다.
상기 적어도 하나의 캐소드 패드는, 상기 복수의 애노드 패드와 상기 복수의 리페어 애노드 패드 사이에 배치될 수 있다.
상기 적어도 하나의 캐소드 패드는, 상기 복수의 발광 소자 중 녹색 발광 소자의 캐소드와 청색 발광 소자의 캐소드에 공통적으로 연결된 제1 캐소드 패드; 및 상기 복수의 발광 소자 중 적색 발광 소자의 캐소드에 연결된 제2캐소드 패드를 포함할 수 있다.
상기 제2 캐소드 패드에는 상기 제1 캐소드 패드에 연결되는 기준 전압보다 높은 기준 전압이 연결될 수 있다.
상기 적어도 하나의 캐소드 패드는, 상기 복수의 발광 소자 중 청색 발광 소자의 캐소드에 공통적으로 연결된 제1 캐소드 패드; 및 상기 복수의 발광 소자 중 적색 발광 소자 및 녹색 발광 소자의 캐소드에 연결된 제2캐소드 패드를 포함할 수 있다.
상기 제2 캐소드 패드에는 상기 제1 캐소드 패드에 연결되는 기준 전압보다 높은 기준 전압이 연결될 수 있다.
상기 복수의 애노드 패드 및 상기 복수의 리페어 애노드 패드를 덮는 상부 절연층;을 더 포함하고, 상기 상부 절연층에는 상기 복수의 애노드 및 상기 복수의 리페어 애노드 패드가 노출되도록 연결 홀이 형성될 수 있다.
상기 복수의 발광 소자의 애노드는, 상기 연결 홀을 통해 노출된 복수의 애노드 패드와 전기적으로 연결될 수 있다.
결함이 있는 발광 소자에 대응되는 리페어 발광 소자;를 더 포함하고, 상기 리페어 발광 소자는, 상기 복수의 리페어 애노드 패드 중 상기 결함이 있는 발광 소자에 대응되는 리페어 애노드 패드의 상기 연결 홀을 통해 노출된 부분과 전기적으로 연결될 수 있다.
상기 복수의 발광 소자는, 상기 기판의 반대 방향을 향하여 발광할 수 있다.
다른 실시예에 따른 디스플레이 장치는, 기판; 상기 기판의 상부에 배치되어 하나의 픽셀을 구성하고, 발광 소자의 폭 방향을 따라 배열되는 복수의 발광 소자; 상기 복수의 발광 소자의 길이 방향 일 단에 형성된 애노드와 전기적으로 연결되고, 상기 기판과 상기 복수의 발광 소자의 사이에 상기 폭 방향을 따라 배열되는 복수의 애노드 패드; 상기 복수의 발광 소자의 길이 방향 타 단에 형성된 캐소드와 전기적으로 연결되고 상기 폭 방향을 따라 배열되는 적어도 하나의 캐소드 패드; 및 상기 복수의 애노드 패드를 중심으로 상기 적어도 하나의 캐소드 패드의 반대 쪽에 배치되는 적어도 하나의 리페어 캐소드 패드;를 포함한다.
상기 기판 상부에 배치되고, 상기 복수의 발광 소자에 각각 대응되는 복수의 구동 트랜지스터;를 더 포함하고, 상기 복수의 애노드 패드는, 상기 복수의 구동 트랜지스터 상부에서 상기 복수의 트랜지스터의 드레인 전극과 전기적으로 연결되고, 상기 적어도 하나의 캐소드 패드는, 기준 전압(Vss)에 연결될 수 있다.
상기 복수의 애노드 패드, 상기 복수의 캐소드 패드 및 상기 복수의 리페어 캐소드 패드를 덮는 상부 절연층;을 더 포함하고, 상기 상부 절연층에는 상기 복수의 애노드 패드, 상기 적어도 하나의 캐소드 패드 및 상기 적어도 하나의 리페어 캐소드 패드가 노출되도록 연결 홀이 형성될 수 있다.
상기 복수의 발광 소자의 애노드는, 상기 연결 홀을 통해 노출된 복수의 애노드 패드와 전기적으로 연결되고, 상기 복수의 발광 소자의 캐소드는, 상기 연결 홀을 통해 노출된 적어도 하나의 캐소드 패드와 전기적으로 연결될 수 있다.
결함이 있는 발광 소자에 대응되는 리페어 발광 소자;를 더 포함하고, 상기 리페어 발광 소자의 캐소드는, 상기 결함이 있는 발광 소자에 대응되는 리페어 캐소드 패드의 상기 연결 홀을 통해 노출된 부분과 전기적으로 연결되고, 상기 리페어 발광 소자의 애노드는, 상기 결함이 있는 발광 소자에 대응되는 애노드 패드의 상기 연결 홀을 통해 노출된 부분과 전기적으로 연결될 수 있다.
상기 기판 상부에 배치되고, 상기 복수의 발광 소자에 각각 대응되는 복수의 구동 트랜지스터;를 더 포함하고, 상기 적어도 하나의 캐소드 패드는, 상기 복수의 구동 트랜지스터 상부에서 상기 복수의 트랜지스터의 드레인 전극과 전기적으로 연결되고, 상기 복수의 애노드 패드는, 전원 전압(VDD)에 연결될 수 있다.
상기 복수의 애노드 패드 중에서 상기 적색 발광 소자의 애노드에 연결된 애노드 패드에는 상기 녹색 발광 소자의 애노드에 연결된 애노드 패드와 상기 청색 발광 소자의 애노드에 연결된 애노드 패드에 인가되는 전원 전압(VDD)보다 낮은 전원 전압(VDD)이 인가될 수 있다.
일 실시예에 따른 복수의 발광 소자가 하나의 픽셀을 구성하는 디스플레이 장치의 제조 방법은, 상기 복수의 발광 소자의 길이 방향 일 단에 마련된 애노드에 연결되는 복수의 애노드 패드를 상기 발광 소자의 폭 방향을 따라 기판 상부에 배치하고; 상기 복수의 발광 소자의 길이 방향 타 단에 마련된 캐소드에 연결되는 적어도 하나의 캐소드 패드를 상기 복수의 애노드 패드와 마주보게 배치하고; 상기 적어도 하나의 캐소드 패드를 중심으로 복수의 애노드 패드의 반대 쪽에 복수의 리페어 애노드 패드를 상기 폭 방향을 따라 배치하고; 상기 복수의 애노드 패드, 상기 적어도 하나의 캐소드 패드 및 상기 복수의 리페어 애노드 패드를 덮는 상부 절연층을 형성하고; 상기 복수의 애노드 패드, 상기 적어도 하나의 캐소드 패드 및 상기 복수의 리페어 애노드 패드를 노출시키기 위한 각각의 연결 홀을 상기 상부 절연층에 형성하는 것;을 포함한다.
상기 복수의 발광 소자의 애노드를 상기 연결 홀을 통해 노출된 복수의 애노드 패드에 전기적으로 연결하고; 상기 복수의 발광 소자의 캐소드를 상기 연결 홀을 통해 노출된 적어도 하나의 캐소드 패드에 전기적으로 연결하는 것;을 포함할 수 있다.
상기 복수의 발광 소자의 애노드를 상기 복수의 애노드 패드에 전기적으로 연결하는 것은, 상기 상부 절연층 상에 이방성 전도 필름을 형성하고; 상기 복수의 발광 소자의 애노드를 상기 복수의 애노드 패드에 대응되는 위치의 이방성 전도 필름에 압착하고, 상기 이방성 전도 필름에 열을 가하는 것을 포함할 수 있다.
상기 복수의 발광 소자의 캐소드를 상기 적어도 하나의 캐소드 패드에 전기적으로 연결하는 것은, 상기 상부 절연층 상에 이방성 전도 필름을 형성하고; 상기 복수의 발광 소자의 캐소드를 상기 적어도 하나의 캐소드 패드에 대응되는 위치의 이방성 전도 필름에 압착하고, 상기 이방성 전도 필름에 열을 가하는 것을 포함할 수 있다.
상기 복수의 발광 소자에 결함이 있는지 여부를 확인하는 테스트를 수행하는 것;을 더 포함할 수 있다.
상기 복수의 발광 소자 중 결함이 있는 발광 소자가 존재하면, 상기 결함이 있는 발광 소자에 대응되는 리페어 발광 소자의 애노드를 상기 복수의 애노드 패드 중 상기 결함이 있는 발광 소자에 대응되는 애노드 패드에 전기적으로 연결하는 것;을 더 포함할 수 있다.
상기 적어도 하나의 캐소드 패드는, 상기 복수의 발광 소자의 캐소드에 공통적으로 연결된 캐소드 패드를 포함하고, 상기 결함이 있는 발광 소자에 대응되는 리페어 발광 소자의 캐소드를 상기 캐소드 패드에 전기적으로 연결하는 것;을 더 포함할 수 있다.
개시된 발명의 일 측면에 따른 디스플레이 장치 및 그 제조방법에 의하면, 픽셀을 구성하는 발광 소자들과 발광 소자들에 전기적으로 연결되는 전극 패드들의 배치를 최적화하여 픽셀 사이즈를 줄이고, 고해상도를 구현할 수 있다.
도 1 은 일 실시예에 따른 디스플레이 장치의 예시를 나타낸 사시도이다.
도 2는 일 실시예에 따른 디스플레이 장치의 단위 모듈을 구성하는 픽셀의 예시를 나타낸 도면이다.
도 3은 일 실시예에 따른 디스플레이 장치의 각각의 픽셀을 개별적으로 구동하는 TFT 구동 회로를 간략하게 나타낸 도면이다.
도 4는 일 실시예에 따른 디스플레이 장치의 서브 픽셀에 대한 측단면도이다.
도 5는 일 실시예에 따른 디스플레이 장치의 애노드 패드와 캐소드 패드를 위에서 내려다 본 평면도이다.
도 6 및 도 7은 일 실시예에 따른 디스플레이 장치에 있어서, 애노드 패드와 캐소드 패드가 무기 발광 소자와 전기적으로 연결되는 방식의 예시를 나타내는 도면이다.
도 8은 일 실시예에 따른 디스플레이 장치에 있어서, 단일 리페어 발광 소자를 위해 마련되는 패드 구조를 위에서 내려다 본 도면이다.
도 9내지 도 11은 일 실시예에 따른 디스플레이 장치에 있어서, 단일 리페어 발광 소자를 위해 마련되는 패드 구조를 나타낸 측단면도이다.
도 12는 일 실시예에 따른 디스플레이 장치에 있어서, 리페어 발광 소자가 연결된 경우의 서브 픽셀 회로 구조를 나타낸 도면이다.
도 13 내지 도 17은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 이루어지는 단일 픽셀의 구조를 위에서 내려다 본 평면도이다.
도 18은 일 실시예에 따른 디스플레이 장치에 있어서, 메인 발광 소자에 연결된 캐소드 패드와 리페어 발광 소자에 연결된 캐소드 패드가 분리된 경우를 나타낸 측단면도이다.
도 19는 도 18의 구조를 위에서 내려다 본 평면도이다.
도 20은 일 실시예에 따른 디스플레이 장치에 있어서, 메인 발광 소자와 리페어 발광 소자가 애노드 패드를 공유하는 경우를 나타낸 측단면도이다.
도 21은 도 20의 구조에 대한 서브 픽셀 회로도이다.
도 22 및 도 23은 도 20의 구조를 위에서 내려다본 도면이다.
도 24는 일 실시예에 따른 디스플레이 장치에 있어서, 구동 트랜지스터로 NMOS타입을 사용하고 전원 전압(VDD)이 발광 소자에 직접 인가되는 경우의 서브 픽셀 회로도이다.
도 25는 도 24의 회로 구조가 적용될 때의 측단면도이다.
도 26은 일 실시예에 따른 디스플레이 장치의 제조방법에 있어서, 백플레인을 제조하는 방법에 관한 순서도이다.
도 27은 일 실시예에 따른 디스플레이 장치의 제조방법에 있어서, 발광 소자를 백플레인에 전사하고 발광소자를 테스트하는 방법에 관한 순서도이다.
도 28은 일 실시예에 따른 디스플레이 장치의 제어방법에 있어서, 백플레인을 제조하는 방법에 관한 다른 순서도이다.
도 29는 일 실시예에 따른 디스플레이 장치의 제조방법에 있어서, 발광 소자를 백플레인에 전사하고 발광소자를 테스트하는 방법에 관한 다른 순서도이다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다. 본 명세서가 실시예들의 모든 요소들을 설명하는 것은 아니며, 본 발명이 속하는 기술분야에서 일반적인 내용 또는 실시예들 간에 중복되는 내용은 생략한다. 명세서에서 사용되는 '부, 모듈, 부재, 블록'이라는 용어는 소프트웨어 또는 하드웨어로 구현될 수 있으며, 실시예들에 따라 복수의 '부, 모듈, 부재, 블록'이 하나의 구성요소로 구현되거나, 하나의 '부, 모듈, 부재, 블록'이 복수의 구성요소들을 포함하는 것도 가능하다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라, 다른 구성요소를 간접적으로 연결되어 있는 경우를 포함하고, 간접적인 연결은 무선 통신망을 통해 연결되는 것 또는 전기 배선을 통해 전기적으로 연결되는 것을 포함한다.
또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 어떤 부재가 다른 부재 "상에" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다.
명세서 전체에서, 어떤 구성요소가 다른 구성요소에 신호 또는 데이터를 전달 또는 전송한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 해당 구성요소와 다른 구성요소 사이에 또 다른 구성요소가 존재하여 이 구성요소를 통해 전달 또는 전송하는 것을 배제하지 않는다.
명세서 전체에서, "제1", "제2"와 같은 서수의 표현은 복수의 구성요소들을 상호 구분하기 위해 사용되는 것으로서, 사용된 서수가 구성요소들 간의 배치 순서, 제조 순서나 중요도 등을 나타내는 것은 아니다.
단수의 표현은 문맥상 명백하게 예외가 있지 않는 한, 복수의 표현을 포함한다.
각 단계들에 있어 식별 부호는 각 단계들을 지칭하기 위해 사용되는 것으로 이 식별 부호가 각 단계들의 순서를 한정하는 것이 아니며, 각 단계들은 문맥상 명백하게 특정 순서를 기재하지 않는 이상 명기된 순서와 다르게 실시될 수 있다.
이하 첨부된 도면들을 참고하여 일 측면에 따른 디스플레이 장치 및 그 제조방법의 실시예를 상세하게 설명한다.
도 1 은 일 실시예에 따른 디스플레이 장치의 예시를 나타낸 사시도이고, 도 2는 일 실시예에 따른 디스플레이 장치의 단위 모듈을 구성하는 픽셀의 예시를 나타낸 도면이다.
일 실시예에 따른 디스플레이 장치는 픽셀마다 발광 소자가 배치되어 각각의 픽셀이 스스로 빛을 낼 수 있는 자발광 디스플레이 장치이다. 따라서, 액정 디스플레이 장치와 달리 백라이트 유닛, 액정층, 편광판 등의 구성요소를 필요로 하지 않기 때문에 얇은 두께를 구현할 수 있고, 구조가 단순하여 다양한 설계의 변경이 가능하다.
또한, 일 실시예에 따른 디스플레이 장치는 각각의 픽셀에 배치되는 발광 소자로 LED(Light Emitting Diode)와 같은 무기 발광 소자를 채용할 수 있다. 무기 발광 소자는 OLED(Organic Light Emitting Diode)와 같은 유기 발광 소자에 비해 반응속도가 빠르며, 저전력으로 고휘도를 구현할 수 있다. 또한, 수분과 산소의 노출에 취약하여 봉지 공정을 필요로 하고 내구성이 약한 유기 발광 소자와 달리 봉지 공정을 필요로 하지 않고 내구성도 강하다.
일 실시예에 따른 디스플레이 장치에 채용되는 무기 발광 소자는 짧은 변의 길이가 125 ㎛ 내외의 크기를 갖는 마이크로 LED일 수 있다. 이와 같이, 마이크로 단위의 LED를 채용함으로써, 픽셀 사이즈를 줄이고 고해상도를 구현할 수 있다.
마이크로 LED를 채용한 디스플레이 장치는 초소형의 픽셀 크기와 얇은 두께를 이용하여 다양한 분야에 응용될 수 있는바, 일 예로, 도 1에 도시된 바와 같이, 기판에 복수의 마이크로 LED가 전사된 복수의 단위 모듈(10)을 타일링하여 캐비닛(21)에 설치함으로써 대면적 화면을 구현할 수 있다.
한편, 도 1에 도시된 XYZ축의 3차원 좌표계는 디스플레이 장치(1)를 기준으로 한 것으로서, 디스플레이 장치(1)의 화면이 위치하는 평면은 XZ 평면이고, 영상이 출력되는 방향 또는 무기 발광 소자가 빛을 방출하는 방향이 +Y방향이다. 좌표계가 디스플레이 장치(1)를 기준으로 한 것이므로, 디스플레이 장치(1)가 누워 있는 경우와 세워져 있는 경우 모두 동일한 좌표계가 적용될 수 있다.
도 2를 참조하면, 단위 모듈(10)은 MxN(M, N은 2 이상의 정수) 배열의 픽셀 구조를 가질 수 있고, 단위 픽셀(P)은 R, G, B에 각각 대응되는 세 개의 서브 픽셀(SP(R), SP(G), SP(B))로 이루어질 수 있다.
다만, 도 1 및 도 2의 구조는 일 실시예에 따른 디스플레이 장치(1)에 적용될 수 있는 예시에 불과하며, 디스플레이 장치(1)가 반드시 복수의 단위 모듈(10)을 타일링하여 제조되어야 하는 것은 아니다. 타일링 과정 없이 MxN 픽셀 배열의 디스플레이 장치(1)가 될 수도 있다.
또한, 단위 픽셀(P)이 반드시 적색의 빛을 방출하는 적색 서브 픽셀(SP(R)), 녹색의 빛을 방출하는 녹색 서브 픽셀(SP(G)), 청색의 빛을 방출하는 청색 서브 픽셀(SP(B))로 구성되어야 하는 것은 아니며, 황색이나 흰색의 빛을 방출하는 서브 픽셀이 포함되는 것도 가능하다.
구체적인 설명을 위해, 후술하는 실시예에서는 단위 픽셀(P)이 적색의 빛을 방출하는 적색 서브 픽셀(SP(R)), 녹색의 빛을 방출하는 녹색 서브 픽셀(SP(G)), 청색의 빛을 방출하는 청색 서브 픽셀(SP(B))로 구성되는 경우를 예로 들어 설명하기로 한다.
도 3은 일 실시예에 따른 디스플레이 장치의 각각의 픽셀을 개별적으로 구동하는 TFT 구동 회로를 간략하게 나타낸 도면이고, 도 4는 일 실시예에 따른 디스플레이 장치의 서브 픽셀에 대한 측단면도이며, 도 5는 일 실시예에 따른 디스플레이 장치의 애노드 패드와 캐소드 패드를 위에서 내려다 본 평면도이다.
도 3을 참조하면, 열(column) 방향으로 배열된 복수의 데이터 배선(DL), 전원 배선(VL) 및 행(row) 방향으로 배열된 게이트 배선(GL) 등이 전극 패턴으로서 마련될 수 있고, 데이터 배선(DL)과 게이트 배선(GL)에 의해 구획되는 영역들이 서브 픽셀(SP)에 해당한다.
데이터 배선(DL)은 영상을 구현하는 데이터 신호를 서브 픽셀(SP)에 전달하며, 게이트 배선(GL)은 서브 픽셀을 온/오프하는 스캔 신호를 서브 픽셀(SP)에 전달할 수 있다. 전원 배선(VL)은 한 프레임에 해당하는 시간 동안 서브 픽셀에 전원 전압(VDD)을 공급할 수 있다.
스캔 구동부(130)가 게이트 배선(GL)에 스캔 신호를 인가하면, 스캔 신호가 인가된 게이트 배선(GL)에 연결된 서브 픽셀(SP)이 온 되고, 데이터 구동부(140)가 데이터 배선(DL)에 영상 신호에 대응되는 데이터 전압(VDATA)을 인가하면, 데이터 배선(DL)에 연결된 서브 픽셀 중에서 온 되어 있는 서브 픽셀(SP)에 데이터 전압(VDATA)이 입력될 수 있다..
주사 구동부(130) 및 데이터 구동부(140)는 백플레인(110, 도 4 참조)에 전기적으로 연결될 수 있다. 예를 들어, 테이프 캐리어 패키지(Tape Carrier Package; TCP)에 칩 등의 형태로 장착될 수도 있고, 가요성 인쇄 회로(Flexible Printed Circuit, FPC) 또는 필름(Film) 등에 칩 등의 형태로 장착될 수도 있다. 뿐만 아니라, 주사 구동부(130) 및 데이터 구동부(140)가 백플레인(100)의 하부에 직접 장착될 수도 있다.
서브 픽셀마다 해당 서브 픽셀에 빛을 공급하는 발광 소자(300)가 마련될 수 있고, 발광 소자(300)를 구동하기 위한 TFT 구동 회로는 스위칭 트랜지스터(200'), 구동 트랜지스터(200) 및 캐패시터(201)를 포함할 수 있다.
스위칭 트랜지스터(200')와 구동 트랜지스터(200)는 PMOS타입 트랜지스터로 구현될 수 있다. 다만, 디스플레이 장치(100)의 실시예가 이에 한정되는 것은 아니며 스위칭 트랜지스터(200')와 구동 트랜지스터(200)가 NMOS타입 트랜지스터로 구현되는 것도 가능하다.
스위칭 트랜지스터(200')의 게이트 전극은 게이트 배선(GL)에 연결되고, 소스 전극은 데이터 배선(DL)에 연결되며, 드레인 전극은 캐패시터(201)의 일단 및 구동 트랜지스터(200)의 게이트 전극에 연결된다. 캐패시터(201)의 타단은 전원 배선(VL)에 연결될 수 있다.
또한, 구동 트랜지스터(200)의 소스 전극이 전원 배선(VL)에 연결되고, 드레인 전극은 발광 소자(300)의 애노드(310, 도 6 참조)에 연결된다. 발광 소자(300)의 캐소드(320, 도 6 참조)는 기준 전압(VSS)에 연결될 수 있다. 기준 전압(VSS)은 전원 전압(VDD)보다 낮은 레벨의 전압으로서, 그라운드 전압 등이 사용되어 접지를 제공할 수 있다.
전술한 구조의 서브 픽셀은 다음과 같이 동작할 수 있다. 먼저, 게이트 배선(GL)에 스캔 신호가 인가되어 스위칭 트랜지스터(200')가 온 되면, 데이터 배선(DL)에 인가된 데이터 전압(VDATA)이 캐패시터(201)의 일단 및 구동 트랜지스터(200)의 게이트 전극에 전달될 수 있다. 캐패시터(201)에 의해 구동 트랜지스터(200)의 게이트-소스 전압(VGS)에 대응되는 전압이 일정 시간 유지될 수 있다. 구동 트랜지스터(200)는 게이트-소스 전압(VGS)에 대응하는 구동 전류(IGS)를 발광 소자(300)의 애노드(310)에 인가함으로써 발광 소자(300)를 발광시킬 수 있다.
이 때, 구동 트랜지스터(200)의 게이트 전극에 높은 데이터 전압(VDATA)이 전달되면, 구동 트랜지스터(200)의 게이트-소스 전압(VGS)이 낮아져 적은 량의 구동 전류(IGS)가 발광 소자(300)의 애노드(310)로 인가되어, 발광 소자(300)가 낮은 계조를 표시할 수 있다. 반면, 낮은 데이터 전압(VDATA)이 전달되면 구동 트랜지스터(200)의 게이트-소스 전압(VGS)이 높아져, 다량의 구동 전류(IGS)가 발광 소자(300)의 애노드(310)로 인가되고, 발광 소자(300)는 높은 계조를 표시할 수 있다.
도 4를 참조하면, 기판(101) 상에 버퍼층(103)이 형성될 수 있고, 버퍼층(103) 상에 구동 트랜지스터(200)가 배치될 수 있다. 기판(101)의 상부는 +Y 방향을 의미할 수 있다. 당해 실시예 및 후술하는 실시예에서의 측단면은 XY 평면 또는 ZY 평면 상에 위치할 수 있다.
기판(101)은 다양한 소재로 형성될 수 있다. 예를 들어, 기판(101)은 SiO2를 주성분으로 하는 투명한 유리로 형성될 수도 있고, 투명한 플라스틱으로 형성되어 가요성을 가질 수도 있으며, 금속으로 형성되는 것도 가능하다.
기판(101)을 형성하는 플라스틱은 절연성 유기물인 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)를 포함하는 그룹으로부터 선택되는 유기물일 수 있다.
기판(101)을 형성하는 금속은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금을 포함하는 그룹으로부터 선택될 수 있다.
버퍼층(103)은 기판(101)의 상부에 평탄면을 제공할 수 있고, 이물 또는 습기가 기판(101)을 통하여 침투하는 것을 차단할 수 있다. 예를 들어, 버퍼층(103)은 실리콘 옥사이드, 실리콘 나이트라이드, 실리콘 옥시나이트라이드, 알루미늄옥사이드, 알루미늄나이트라이드, 티타늄옥사이드 또는 티타늄나이트라이드 등의 무기물이나, 폴리이미드, 폴리에스테르, 아크릴 등의 유기물을 함유할 수 있고, 예시한 재료들 중 복수의 적층체로 형성될 수도 있다.
버퍼층(103) 상에 배치되는 구동 트랜지스터(200)는 활성층(210), 게이트 전극(220), 드레인 전극(230) 및 소스 전극(240)을 포함할 수 있다. 활성층(210)은 반도체 물질로 이루어질 수 있고, 소스 영역(210a), 드레인 영역(210b) 및 소스 영역과 드레인 영역 사이의 채널 영역(210c)을 포함할 수 있다.
게이트 전극(220)은 활성층(210) 상부에 채널 영역(210c)에 대응하여 배치될 수 있다. 소스 전극(230a) 및 드레인 전극(230b)은 활성층(210)의 소스 영역(210a)과 드레인 영역(210b)에 각각 전기적으로 연결될 수 있다. 당해 실시예에서는 트랜지스터(200)가 게이트 전극(220)이 활성층(210)의 상부에 배치된 탑 게이트 타입(Top Gate Type)으로 구현되는 경우를 예시하였지만, 게이트 전극(220)이 활성층(210)의 하부에 배치되는 것도 가능하다.
활성층(210)과 게이트 전극(220) 사이에는 무기 절연 물질로 이루어진 제1 절연층(111)이 배치될 수 있고, 게이트 전극(220) 상에는 제2절연층(112)이 배치될 수 있다. 제1절연층(111)은 게이트 절연층일 수 있고, 제2절연층(112)은 층간 절연층일 수 있다. 당해 실시예에서 어느 구성요소가 다른 구성요소 상에 배치된다는 것은 어느 구성요소의 전부가 다른 구성요소의 위에 위치하는 구조 뿐만 아니라, 어느 구성요소가 다른 구성요소의 전부 또는 일부를 둘러싸거나 덮는 구조도 포함할 수 있다. 또한, 어느 구성요소가 다른 구성요소를 덮는다는 것은 어느 구성요소가 다른 구성요소를 전부 덮는 구조뿐만 아니라, 어느 구성요소에 홀이 형성되어 다른 구성요소의 일부가 해당 홀을 통해 노출되는 경우까지 포함할 수 있다.
따라서, 게이트 절연층(111)은 활성층(210)이 배치된 버퍼층(103) 상에 형성되어 활성층(210)을 덮을 수 있고, 층간 절연층(112)은 게이트 전극(220)이 배치된 게이트 절연층(112) 상에 형성되어 게이트 전극(220)을 덮을 수 있다.
층간 절연층(112) 상에는 소스 전극(240)과 드레인 전극(230)이 배치될 수 있다. 소스 전극(240)과 드레인 전극(230)을 덮은 층간 절연층(112)과 게이트 절연층(111)의 위치, 즉 소스 전극(240)과 드레인 전극(230)에 대응되는 위치에는 홀이 형성될 수 있고, 소스 전극(240)과 드레인 전극(230)은 각각 홀을 통해 활성층(210)의 소스 영역(210a)과 드레인 영역(210b)에 전기적으로 연결될 수 있다. 당해 실시예에서 전기적으로 연결된다는 것은, 전기가 통하는 도전성 물질들이 직접 솔더링되는 경우 뿐만 아니라, 별도의 배선을 통해 연결되는 경우, 이방성 전도 필름(ACF)과 같이 전류가 흐르는 층을 사이에 배치하는 경우도 포함할 수 있다. 연결된 두 구성요소 사이에 전류가 흐르기만 하면 되고 구체적인 연결 방식에 대해서는 제한을 두지 않는다. 또한, 후술하는 실시예에서 어떤 구성요소들끼리 연결된다는 것은 전기적으로 연결되는 것을 포함할 수 있다.
소스 전극(240)과 드레인 전극(230)이 배치된 층간 절연층(112) 상에는 제3절연층(113)이 배치될 수 있다. 제3절연층(113)은 평탄화층일 수 있다. 평탄화층(113)은 소스 전극(240) 및 드레인 전극(230)이 배치된 층간 절연층(112) 상에 배치되어 소스 전극(240), 드레인 전극(230) 및 층간 절연층(112)을 덮을 수 있다.
평탄화층(113) 상에는 발광 소자(300)의 애노드(310, 도 6 참조)와 연결되는 애노드 패드(410) 및 발광 소자(300)의 캐소드(320, 도 6 참조)와 연결되는 캐소드 패드(420)가 배치될 수 있다. 당해 실시예에서 애노드 패드(410)와 캐소드 패드(420)는 금속 등의 도전성 물질로 이루어지고, 절연층으로부터 노출되어 다른 전극과 전기적으로 연결될 수 있는 전극 패드를 의미한다. 후술하는 실시예에서는 백플레인(100) 측의 전극 패드에 대해서만 패드라는 용어를 사용하고, 발광 소자 측의 전극 패드는 애노드, 캐소드라는 용어를 사용하여 구분하기로 한다.
드레인 전극(230)에 대응되는 층간 절연층(113)의 위치에는 홀이 형성될 수 있고, 애노드 패드(410)는 홀을 통해 드레인 전극(230)과 전기적으로 연결될 수 있다. 도면에 도시되지는 않았으나, 소스 전극(240)은 전원 전압(VDD)이 공급되는 전원 배선(VL)과 연결될 수 있고, 게이트 전극(220)은 데이터 전압(VDATA)이 공급되는 배선과 연결될 수 있다.
캐소드 패드(420)는 기준 전압(Vss)에 연결되어, 캐소드 패드(420)에 연결된 발광 소자(300)에 접지를 제공할 수 있다.
애노드 패드(410)와 캐소드 패드(420)가 배치된 층간 절연층(113) 상에는 상부 절연층(114)이 배치될 수 있다. 상부 절연층(114)은 층간 절연층(113), 애노드 패드(410) 및 캐소드 패드(420)를 덮을 수 있다.
당해 실시예에서 기판(101)의 상부에 배치되는 절연층들은 유기 절연 물질, 또는 무기 절연 물질로 형성될 수 있으며, 유기 절연 물질과 무기 절연 물질을 교번하여 형성할 수도 있다.
도 4 및 도 5를 함께 참조하면, 애노드 패드(410)를 덮은 상부 절연층(114) 및 캐소드 패드(420)를 덮은 상부 절연층(114)에는 각각 연결홀(114H)이 형성될 수 있다.
애노드 패드(410)와 캐소드 패드(420)는 상부 절연층(114)에 형성된 연결홀(114H)을 통해 노출될 수 있고, 발광 소자(300)의 애노드(310)와 캐소드(320)는 연결홀(114H)을 통해 노출된 애노드 패드(410) 및 캐소드 패드(420)와 각각 전기적으로 연결될 수 있다.
기판(101)부터 상부 절연층(114)까지의 구조를 백플레인(100)이라 할 수 있고, 백플레인(100) 상부에 발광 소자(300)를 전사하여 디스플레이 장치(1)의 단위 모듈(10)을 제조할 수 있다.
도 6 및 도 7은 일 실시예에 따른 디스플레이 장치에 있어서, 애노드 패드와 캐소드 패드가 무기 발광 소자와 전기적으로 연결되는 방식의 예시를 나타내는 도면이다.
도 6을 참조하면, 발광 소자(300)는 p-n 다이오드, 애노드(310) 및 캐소드(320)를 포함할 수 있다. 애노드(310) 및 캐소드(320)는 금속, 전도성 산화물 및 전도성 중합체 등의 다양한 전도성 재료로 형성될 수 있다. 애노드(310)는 백플레인(100)의 애노드 패드(410)와 전기적으로 연결되고, 캐소드(320)는 백플레인(100)의 캐소드 패드(420)와 전기적으로 연결될 수 있다.
p-n 다이오드는 애노드(310) 측의 p-도핑부(330) 및 캐소드(320) 측의 n-도핑부(370), p-도핑부(330)와 n-도핑부(370) 사이의 양자 우물부(미도시)를 포함할 수 있다. 반대로, 캐소드(320) 측의 도핑부가 p-도핑부이고, 애노드(310) 측의 도핑부가 n-도핑부인 무기 발광 소자를 사용하는 것도 가능하다.
한편, 일 실시예에 따른 디스플레이 장치(1)는 기판(101)의 반대방향으로 빛이 방출되는 전면 발광형 디스플레이 장치이다. 따라서, 발광 소자(300)의 애노드(310)에는 애노드 패드(410)를 통해 구동 전류가 인가되고, 애노드(310)에서 캐소드(320)로 전류가 흐르면 기판(101)의 반대 방향, 즉 +Y 방향으로 발광한다.
전술한 바와 같이, 전극 사이의 전기적 연결은 다양한 본딩 방식에 이루어질 수 있는바, 일 예로, 이방성 전도 필름(ACF)을 이용한 본딩 방식을 적용할 수 있다.
도 7을 참조하면, 연결홀(114H)이 형성된 상부 절연층(114) 상에 이방성 전도 필름(ACF, 120)이 배치될 수 있다. 이방성 전도 필름(120)은 절연성을 갖는 접착성 유기 재료 내부에 도전성 입자를 균일하게 분산시키고 이를 필름 형태로 제조한 것으로서, 필름의 두께 방향으로는 도전성, 면 방향으로는 절연성을 갖는다.
이방성 전도 필름(120)에 열을 가하고 발광 소자(300)를 이방성 전도 필름(120) 상에 압착시키면, 압력이 가해진 필름의 두께 방향으로 전류가 흐를 수 있는 상태가 된다. 따라서, 발광 소자(300)의 애노드(310)를 애노드 패드(410)에 전기적으로 연결시키고, 발광 소자(300)의 캐소드(320)를 캐소드 패드(420)에 전기적으로 연결시킬 수 있다.
전술한 바와 같이, 발광 소자(300)는 마이크로 LED로 구현될 수 있고, 복수 개의 LED가 이송 기구에 의해 웨이퍼 상에서 픽업되어 기판(101), 더 정확하게는 백플레인에 전사될 수 있다. 이방성 전도 필름을 이용하여 복수 개의 LED를 이방성 전도 필름(120) 상에 한 번에 압착시킴으로써 복수 개의 LED를 백플레인에 한 번에 전사시킬 수 있다.
그러나, 발광 소자(300)와 백플레인(100) 사이의 전기적 연결이 이방성 전도 필름(120)에 의한 본딩 방식에 제한되는 것은 아니다. 발광 소자(300)와 애노드 패드(410) 및 캐소드 패드(420)를 은(Ag), 금(Au), 구리(Cu) 등의 메탈 잉크를 이용한 솔더링 방식으로 전기적으로 연결하는 것도 가능하다.
한편, 발광 소자(300)를 백플레인(100)에 전사한 후, 발광 소자(300)에 결함이 있는지 여부를 확인하기 위한 테스트를 진행할 수 있다. 테스트 결과, 백플레인에 전사된 발광 소자(300)가 정상적으로 발광되지 않는 등 결함이 있는 경우에는, 결함 있는 발광 소자(300)를 대체할 리페어(repair) 무기 발광 소자를 백플레인(100)에 실장할 수 있다.
리페어 발광 소자는 결함이 있는 발광 소자(300)와 동일한 색을 방출한다. 예를 들어, 결함이 있는 발광 소자(300)가 적색 무기 발광 소자이면, 리페어 발광 소자도 적색 무기 발광 소자를 사용하고, 결함이 있는 발광 소자(300)가 녹색 무기 발광 소자이면, 리페어 발광 소자도 녹색 무기 발광 소자를 사용한다. 결함이 있는 발광 소자(300)가 청색 무기 발광 소자이면, 리페어 발광 소자도 청색 무기 발광 소자를 사용한다.
발광 소자(300)에 결함이 있는 경우 리페어 발광 소자를 실장하기 위해 백플레인(100)에 리페어 발광 소자(300')가 실장될 수 있는 영역이 마련되는바, 이하 이와 관련된 구조에 대해 자세하게 설명하기로 한다.
도 8은 일 실시예에 따른 디스플레이 장치에 있어서, 단일 리페어 발광 소자를 위해 마련되는 패드 구조를 위에서 내려다 본 도면이고, 도 9내지 도 11은 일 실시예에 따른 디스플레이 장치에 있어서, 단일 리페어 발광 소자를 위해 마련되는 패드 구조를 나타낸 측단면도이다. 도 12는 일 실시예에 따른 디스플레이 장치에 있어서, 리페어 발광 소자가 연결된 경우의 서브 픽셀 회로 구조를 나타낸 도면이다.
당해 실시예에서는, 발광 소자(300)의 평면이 폭(W)과 길이(L)를 갖는 직사각형 또는 이와 유사한 형태로 구현되는 경우를 예로 들어 설명한다. 여기서, 폭과 길이는 서로 수직인 파라미터로서, 두 파라미터 중 더 긴 파라미터를 길이(L)로, 더 짧은 파라미터를 폭(W)으로 정의한다. 따라서, 발광 소자(300)의 애노드(310)는 길이 방향의 일단에 마련되고, 발광 소자(300)의 캐소드(320)는 길이 방향의 타 단에 마련되는 것으로 설명할 수 있다.
다만, 디스플레이 장치(1)의 실시예에서 발광 소자(300)의 형상이 이에 한정되는 것은 아니며, 육각형, 팔각형, 타원형 등 폭과 길이를 정의할 수 있으면, 발광 소자(300)의 평면 형상으로 채용될 수 있다.
도 8을 참조하면, 발광 소자(300)에 대응되는 리페어 애노드 패드(430)는 캐소드 패드(420)를 중심으로 애노드 패드(410)의 반대 방향에 배치될 수 있다. 즉, 애노드 패드(410)와 리페어 애노드 패드(430) 사이에 캐소드 패드(420)가 위치할 수 있다. 여기서, 발광 소자(300)에 대응되는 리페어 애노드 패드(430)는 해당 발광 소자(300)에 결함이 있을 때 이를 대체하기 위한 리페어 발광 소자(300')에 전기적으로 연결되는 리페어 애노드 패드(430)를 의미한다.
도 9는 도 8에 도시된 백플레인의 구조를 AA'방향으로 절단한 측단면도이다.
도 9를 참조하면, 리페어 애노드 패드(430)는 평탄화층(113) 상에 배치될 수 있고, 전술한 바와 같이 캐소드 패드(420)를 중심으로 애노드 패드(410)의 반대 방향에 배치될 수 있다.
애노드 패드(410), 캐소드 패드(420) 및 리페어 애노드 패드(430)가 배치된 평탄화층(113) 상에 상부 절연층(114)이 배치되고, 애노드 패드(410), 캐소드 패드(420) 및 리페어 애노드 패드(430)의 위에 위치하는 상부 절연층(114)에는 각각 연결홀(114H)이 형성될 수 있다.
이방성 전도 필름(120)을 이용한 본딩, 솔더링을 이용한 본딩 등 다양한 본딩 방식에 의해 도 10에 도시된 바와 같이 발광 소자(300)의 애노드(320)를 애노드 패드(410)에, 캐소드(310)를 캐소드 패드(420)에 전기적으로 연결시킬 수 있다.
발광 소자(300)에 대해 테스트를 수행한 후, 해당 발광 소자(300)에 결함이 없으면 리페어 발광 소자(300')를 연결하지 않은 상태로 디스플레이 장치(1)가 완성되고, 해당 발광 소자(300)에 결함이 있으면 도 11에 도시된 바와 같이, 리페어 발광 소자(300')를 백플레인(100)에 전기적으로 연결할 수 있다. 리페어 발광 소자(300')는 발광 소자(300)와 동일한 구조를 가질 수 있다. 따라서, 리페어 발광 소자(300')의 구체적인 구조에 대해서는 설명을 생략하기로 한다.
후술하는 실시예에서는 리페어 발광 소자(300')와의 구별을 위해 발광 소자(300)를 메인 발광 소자(300)라 지칭하기로 한다.
리페어 발광 소자(300)의 애노드(310')는 리페어 애노드 패드(430)에 전기적으로 연결되고, 리페어 발광 소자(300')의 캐소드(320')는 캐소드 패드(420)에 전기적으로 연결될 수 있다. 즉, 당해 예시에서는 리페어 발광 소자(300')와 메인 발광 소자(300)가 공통된 캐소드 패드(420)를 공유할 수 있다. 이와 관련된 서브 픽셀의 회로 구조는 도 12의 회로와 같이 나타낼 수 있다.
메인 발광 소자(300)와 리페어 발광 소자(300')가 캐소드 패드(430)를 공유하므로, 동일한 기준 전압(Vss)과 연결될 수 있다.
또한, 리페어 발광 소자(300')와 연결되기 위한 리페어 애노드 패드(430)가 별도로 마련되더라도 도 12에 도시된 바와 같이, 리페어 애노드 패드(430)와 애노드 패드(410)는 동일한 구동 트랜지스터(200)로부터 구동 전류를 공급받을 수 있다.
결함이 있는 메인 발광 소자(300)는 제거될 수도 있고, 제거되지 않은 상태에서 메인 발광 소자(300)에 연결된 배선을 커트할 수도 있다.
지금까지 일 실시예에 따른 디스플레이 장치(1)의 단일 서브 픽셀의 구조를 설명하였다. 이하, 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 이루어지는 단일 픽셀의 구조에 대해 설명한다.
도 13 내지 도 17은 적색 서브 픽셀, 녹색 서브 픽셀 및 청색 서브 픽셀로 이루어지는 단일 픽셀의 구조를 위에서 내려다 본 평면도이다.
도 13을 참조하면, 단일 픽셀(P)을 구성하는 복수의 발광 소자(300R, 300G, 300B)는 발광 소자(300)의 폭(W) 방향을 따라 배열될 수 있다. 복수의 발광 소자는 적색 발광 소자(300R), 녹색 발광 소자(300G) 및 청색 발광 소자(300B)를 포함할 수 있다.
복수의 발광 소자의 애노드(310R, 310G, 310B)에 각각 전기적으로 연결되는 복수의 애노드 패드(410R, 410G, 410B)도 마찬가지로 발광 소자(300)의 폭(W) 방향을 따라 배열될 수 있다.
도 13의 예시에서는 복수의 발광 소자(300R, 300G, 300B)가 공통의 캐소드 패드(420)를 공유한다. 복수의 리페어 애노드 패드(430R, 430G, 430B)는 캐소드 패드(420)를 중심으로 복수의 애노드 패드(410R, 410G, 410B)의 반대 방향에 배치되고, 복수의 애노드 패드(410R, 410G, 410B)와 마찬가지로 발광 소자(300)의 폭(W) 방향을 따라 배열될 수 있다.
즉, 도 13의 예시에 따르면, 복수의 발광 소자(300R, 300G, 300B)는 폭(W) 방향으로 배열되고, 단일 발광 소자에 대한 애노드 패드(410)와 리페어 애노드 패드(430)는 길이(L) 방향으로 배열되어 리페어 발광 소자(300')가 메인 발광 소자(300)와 길이(L) 방향으로 배열될 수 있다. 여기서, 단일 발광 소자에 대한 애노드 패드(410)와 리페어 애노드 패드(430)가 길이(L) 방향으로 배열된다는 것은, 적색 애노드 패드(410R)와 적색 리페어 애노드 패드(430R)가 발광 소자(300)의 길이(L) 방향으로 배열된다는 것을 의미한다. 또한, 녹색 애노드 패드(410G)와 녹색 리페어 애노드 패드(430G)가 길이(L) 방향으로 배열된다는 것을 의미하고, 청색 애노드 패드(410B)와 청색 리페어 애노드 패드(430B)가 길이(L) 방향으로 배열된다는 것을 의미한다.
일반적으로, 단일 픽셀의 형상은 정사각형에 가깝게 구현되는바, 단일 픽셀에 포함되는 구성요소들이 폭 방향 및 길이 방향 중 어느 한 방향으로 길게 배치되는 것보다 폭 방향 및 길이 방향으로 유사한 길이를 갖도록 배치되는 것이 픽셀 사이즈를 줄이기에 더 유리하다.
따라서, 일 실시예에 따른 디스플레이 장치(1)는 발광 소자(300)의 폭(W)과 길이(L)에 해당하는 두 방향 중 긴 방향(길이 방향)으로 리페어 발광 소자(300')를 위한 패드를 배치하고, 짧은 방향(폭 방향)으로 복수의 발광 소자(300R, 300G, 300B)를 배치함으로써 단일 픽셀에 포함되는 구성요소들의 배치를 최대한 정사각형에 가깝게 구현하여 단일 픽셀의 사이즈를 최소화시킬 수 있다.
전술한 바와 같이, 복수의 발광 소자(300R, 300G, 300B)를 백플레인(100)에 전사한 이후에, 각각의 발광 소자에 결함이 있는지 여부를 테스트할 수 있다. 예를 들어, 복수의 발광 소자 중 청색 발광 소자(300B)에만 결함이 있는 경우에는, 도 14에 도시된 바와 같이, 적색 리페어 발광 소자(300R')와 녹색 리페어 발광 소자(300B')는 실장하지 않고 청색 리페어 발광 소자(300B')만 실장할 수 있다.
한편, 도 15의 예시와 같이, 복수의 발광 소자(300R, 300G, 300B)가 공통의 캐소드 패드(420)에 연결되지 않고, 별도의 캐소드 패드(420R, 420G, 420B)에 각각 연결되는 것도 가능하다.
또는, 도 16의 예시와 같이, 녹색 발광 소자(300G)와 청색 발광 소자(300B)는 공통된 캐소드 패드(420GB, 제1캐소드 패드)에 연결되고, 적색 발광 소자(300R)는 별도의 캐소드 패드(420R, 제2캐소드 패드)에 연결되는 것도 가능하다.
캐소드 패드(420)를 공유하지 않는 경우에도 복수의 발광 소자(300R, 300G, 300B)가 공통의 기준 전압(Vss)에 연결될 수 있다. 또는, 별도의 기준 전압(Vss)에 연결될 수도 있음은 물론이다.
발광 소자의 작동 전압은 해당 발광 소자가 방출하는 색상에 의해 결정될 수 있다. 일반적으로, 적색 발광 소자의 작동 전압이 가장 낮고, 황색 발광 소자와 녹색 발광 소자가 그 보다는 약간 높으며, 청색 발광 소자의 작동 전압이 가장 높다.
따라서, 도 15 및 도 16의 예시와 같이 적색 발광 소자(300R)에 별도의 기준 전압(Vss)을 연결할 수 있는 경우에는, 적색 발광 소자(300R)에 다른 발광 소자들(300G, 300B)에 연결되는 기준 전압(Vss)보다 더 높은 기준 전압(Vss)을 연결함으로써 소비 전력을 낮출 수 있다.
또는, 도 17의 예시에 도시된 바와 같이, 적색 발광 소자(300R)와 녹색 발광 소자(300G)가 캐소드 패드(420RG, 제2캐소드 패드)를 공유하고, 청색 발광 소자(300B)는 별도의 캐소드 패드(420B, 제1캐소드 패드)에 연결되는 것도 가능하다. 이 경우에도, 청색 발광 소자(300B)는 별도의 기준 전압(Vss)에 연결될 수도 있고, 적색 발광 소자(300R) 및 녹색 발광 소자(300G)와 공통의 기준 전압(Vss)에 연결되는 것도 가능하다.
청색 발광 소자(300B)가 별도의 기준 전압(Vss)에 연결되는 경우에는, 청색 발광 소자(300B)에 연결되는 기준 전압보다 낮은 기준 전압을 적색 발광 소자(300R)와 녹색 발광 소자(300G)에 연결함으로써 소비 전력을 낮출 수도 있다.
도 18은 일 실시예에 따른 디스플레이 장치에 있어서, 메인 발광 소자에 연결된 캐소드 패드와 리페어 발광 소자에 연결된 캐소드 패드가 분리된 경우를 나타낸 측단면도이고, 도 19는 도 18의 구조를 위에서 내려다 본 평면도이다.
도 18의 예시를 참조하면, 메인 발광 소자(300)에 연결된 캐소드 패드(420)와 리페어 발광 소자(300')를 위해 마련된 리페어 캐소드 패드(440)가 분리되는 것도 가능하다. 이 경우에도 단일 픽셀의 구조는 도 19에 도시된 바와 같이, 적색 발광 소자(300R), 녹색 발광 소자(300G) 및 청색 발광 소자(300B)는 폭 방향을 따라 배치되고, 애노드 패드(410R, 410G, 410B)와 캐소드 패드(420R, 420G, 420B)는 각각 발광 소자의 길이 방향의 양단에 연결되며, 리페어 애노드 패드(430R, 430G, 430B)는 캐소드 패드(420R, 420G, 420B)를 중심으로 애노드 패드(410R, 410G, 410B)의 반대 방향에 배치된다.
도 19의 예시와 같이 리페어 캐소드 패드(440R, 440G, 440B)가 리페어 애노드 패드(430R, 430G, 430B)와 캐소드 패드(420R, 420G, 420B)의 사이에 배치되는 것도 가능하나, 리페어 캐소드 패드(440R, 440G, 440B)가 리페어 애노드 패드(430R, 430G, 430B)의 위치가 바뀌는 것도 가능하다.
도 20은 일 실시예에 따른 디스플레이 장치에 있어서, 메인 발광 소자와 리페어 발광 소자가 애노드 패드를 공유하는 경우를 나타낸 측단면도이고, 도 21은 도 20의 구조에 대한 서브 픽셀 회로도이며, 도 22 및 도 23은 도 20의 구조를 위에서 내려다본 도면이다.
전술한 예시에서는 메인 발광 소자(300)와 리페어 발광 소자(300')가 캐소드 패드(420)를 공유하는 경우를 설명하였다. 도 20의 예시에 따르면, 리페어 발광 소자(300')가 메인 발광 소자(300)와 애노드 패드(410)를 공유하는 것도 가능하다. 이 경우, 리페어 발광 소자(300')에 연결되기 위한 별도의 리페어 캐소드 패드(440)가 마련될 수 있다. 메인 발광 소자(300)에 결함이 발생하여 리페어 발광 소자(300')가 실장되는 경우, 리페어 발광 소자(300')의 애노드(310')는 애노드 패드(410)에 연결될 수 있고, 리페어 발광 소자(300')의 캐소드(320')는 리페어 캐소드 패드(440)에 연결될 수 있다.
이러한 구조를 회로도로 나타내면 도 21에 도시된 바와 같다. 메인 발광 소자(300)의 캐소드(320)와 리페어 발광 소자(300')의 캐소드(320')가 각각 별도의 캐소드 패드(420, 440)에 연결되더라도, 이들 캐소드 패드(420, 440)가 공통의 기준 전압(Vss)에 연결되어 메인 발광 소자(300)와 리페어 발광 소자(300')에 공통의 접지를 제공할 수 있다.
메인 발광 소자(300)와 리페어 발광 소자(300')가 애노드 패드(410)를 공유하는 경우의 단일 픽셀(P)의 전체 구조를 위에서 내려다 보면 도 22에 도시된 바와 같다. 앞서 설명한 메인 발광 소자(300)와 리페어 발광 소자(300')가 캐소드 패드(420)를 공유하는 경우와 마찬가지로, 복수의 메인 발광 소자(300R, 300G, 300B)는 폭 방향을 따라 배열되고, 각각의 발광 소자의 길이 방향의 일 단에 마련된 애노드(310R, 310G, 310B)는 각각 애노드 패드(410R, 410G, 310B)에 연결되고, 타 단에 마련된 캐소드(320R, 320G, 320B)는 캐소드 패드(420R, 420G, 420B)에 연결될 수 있다.
리페어 발광 소자(300R', 300G', 300B')의 캐소드에 연결되기 위해 마련되는 리페어 캐소드 패드(440R, 440G, 440B)는 애노드 패드(410R, 410G, 410B)를 중심으로 캐소드 패드(420R, 420G, 420B)의 반대 방향에 배치되고, 메인 발광 소자(300)의 폭 방향을 따라 배열될 수 있다. 복수의 애노드 패드(410R, 410G, 410B)는 복수의 캐소드 패드(420R, 420G, 420B)와 복수의 리페어 캐소드 패드(440R, 440G, 440B)의 사이에 배치된다.
예를 들어, 녹색 발광 소자(300G)에 결함이 발생한 경우, 녹색 리페어 발광 소자(300G')의 애노드(310')를 애노드 패드(410G)에 전기적으로 연결하고, 녹색 리페어 발광 소자(300G')의 캐소드(320')를 리페어 캐소드 패드(440G)에 전기적으로 연결하여, 녹색 리페어 발광 소자(300G')를 백플레인(100)에 실장할 수 있다. 결함이 발생한 메인 녹색 발광 소자(300G)는 제거할 수도 있고, 그대로 둔 상태에서 배선만 커트할 수도 있다.
도 22에 도시된 바와 같이, 적색 발광 소자(300R), 녹색 발광 소자(300G) 및 청색 발광 소자(300B)가 각각 별도의 캐소드 패드(420R, 420G, 420B)에 연결되는 경우, 앞서 설명한 바와 같이, 적색 발광 소자(300R)에만 높은 기준 전압을 연결하거나, 청색 발광 소자(300B)에만 낮은 기준 전압을 연결하는 방식으로 소비 전력을 줄이는 것도 가능하다.
또한, 녹색 발광 소자(300G)와 청색 발광 소자(300B)가 공통의 캐소드 패드에 연결되거나, 적색 발광 소자(300G)와 녹색 발광 소자(300B)가 공통의 캐소드 패드에 연결되는 것도 가능하다.
또는, 도 23에 도시된 바와 같이, 적색 발광 소자(300R), 녹색 발광 소자(300G) 및 청색 발광 소자(300B)가 하나의 캐소드 패드(420)에 공통으로 연결되는 것도 가능하다. 또한, 리페어 발광 소자(300')에 대해서도 공통의 캐소드 패드(440)가 마련될 수 있다.
전술한 도 20 내지 도 23의 예시는 구동 트랜지스터(200)로 PMOS 타입을 사용하여 기준 전압(Vss)이 발광 소자(300)에 직접 연결되고, 전원 전압(VDD)은 구동 트랜지스터(200)를 통해 인가되는 경우에 관한 것이었다. 이하, 구동 트랜지스터(200)로 NMOS타입을 사용하는 경우에 대해 설명한다.
도 24는 일 실시예에 따른 디스플레이 장치에 있어서, 구동 트랜지스터로 NMOS타입을 사용하고 전원 전압(VDD)이 발광 소자에 직접 인가되는 경우의 서브 픽셀 회로도이고, 도 25는 도 24의 회로 구조가 적용될 때의 측단면도이다.
앞선 예시들에서 구동 트랜지스터(200)로 사용한 PMOS타입의 트랜지스터는 소스 전극에서 드레인 전극으로 전류가 흐른다. 반면에, NMOS타입의 트랜지스터는 드레인 전극에서 소스 전극으로 전류가 흐른다. 따라서, 서브 픽셀 회로의 구동 트랜지스터(200)로 NMOS타입을 사용하는 경우, 도 24 및 도 25에 도시된 바와 같이, 구동 트랜지스터(200)의 드레인 전극(230)에 발광 소자(300)의 캐소드(320)가 연결되고, 구동 트랜지스터(200)의 소스 전극(240)에 기준 전압(Vss)이 연결될 수 있다. 발광 소자(300)의 애노드(310)에는 전원 전압(VDD)이 직접 인가될 수 있다. 이를 위해, 발광 소자(300)의 애노드(310)에 연결된 애노드 패드(410)에 전원 전압(VDD)이 인가되는 전원 배선(VL)이 연결될 수 있다.
발광 소자(300)의 애노드(310)에 전원 전압(VDD)이 직접 인가되므로, 녹색 발광 소자(300G)나 청색 발광 소자(300B)에 인가되는 전원 전압(VDD)보다 낮은 전원 전압(VDD)을 적색 발광 소자(300R)에 인가함으로써 소비 전력을 낮출 수 있다.
메인 발광 소자(300)에 결함이 발생하여 리페어 발광 소자(300')가 실장되는 경우, 앞서 도 20 내지 도 23을 참조하여 설명한 바와 마찬가지로, 리페어 발광 소자(300')의 애노드(310')는 메인 발광 소자(300)의 애노드(310)가 연결된 애노드 패드(410)에 전기적으로 연결되고, 리페어 발광 소자(300')의 캐소드(320')는 별도로 마련된 리페어 캐소드 패드(440)에 전기적으로 연결될 수 있다. 리페어 캐소드 패드(440)가 캐소드 패드(420)와 별도로 마련되더라도 두 캐소드 패드(440, 420)는 배선을 통해 모두 동일한 구동 트랜지스터(200)의 드레인 전극(230)에 전기적으로 연결될 수 있다. 애노드 패드(410), 캐소드 패드(420) 및 리페어 캐소드 패드(440)와 발광 소자(300)들의 상호간의 위치 관계는 앞서 도 22 및 도 23에서 설명한 바와 같다.
이하, 일 실시예에 따른 디스플레이 장치의 제조방법에 대해 설명하기로 한다. 일 실시예에 따른 디스플레이 장치의 제조방법에 의해 제조되는 디스플레이 장치는 앞서 도 1 내지 도 25를 참조하여 설명한 디스플레이 장치(1)와 동일한 것일 수 있다. 따라서, 디스플레이 장치의 제조방법의 실시예를 앞서 설명한 도면들을 참조하여 설명하기로 한다.
도 26은 일 실시예에 따른 디스플레이 장치의 제조방법에 있어서, 백플레인을 제조하는 방법에 관한 순서도이다.
도 26을 참조하면, 먼저, 기판(101) 상부에 복수의 서브 픽셀을 각각 구동하는 복수의 구동 트랜지스터를 일 방향을 따라 형성한다(310).
앞서 설명한 도 3 및 도 4를 참조하면, 서브 픽셀 구동 회로는 발광 소자(300)를 구동하는 구동 트랜지스터(200)을 포함한다. 또한, 발광 소자(300)에 데이터 전압(VDATA), 전원 전압(VDD), 기준 전압(Vss) 등을 인가하기 위한 각종 배선과 스위칭 트랜지스터(200'), 캐패시터(201) 등이 서브 픽셀 구동 회로에 포함될 수 있으나, 당해 실시예에서는 구동 트랜지스터(200)에 대해서만 설명하기로 한다.
기판(101) 상부에 복수의 구동 트랜지스터(200)를 형성하는 것은, 기판(101) 상에 버퍼층(103)을 형성하고, 버퍼층(103) 상에 활성층(210)을 배치하고, 활성층(210)이 배치된 버퍼층(103) 상에 게이트 절연층(111)을 형성하고, 게이트 절연층(111) 상에 게이트 전극(220)을 배치하는 것을 포함할 수 있다. 또한, 게이트 전극(220)이 배치된 게이트 절연층(111) 상에 층간 절연층(112)을 형성하고, 층간 절연층(112)과 게이트 절연층(111)에 홀을 형성하는 것을 포함할 수 있다. 층간 절연층(112) 상에 소스 전극(240)과 드레인 전극(230)을 배치하고, 층간 절연층(112)과 게이트 절연층(111)에 형성된 홀을 통해 소스 전극(240)과 드레인 전극(230)을 각각 활성층(210)에 전기적으로 연결하는 것을 포함할 수 있다. 또한, 소스 전극(240)과 드레인 전극(230)이 배치된 층간 절연층(112) 상에 평탄화층(113)을 형성하는 것을 포함할 수 있다.
평탄화층(113) 상에는 복수의 애노드 패드(410R, 410G, 410B), 적어도 하나의 캐소드 패드(420) 및 복수의 리페어 애노드 패드(430R, 430G, 430B)를 배치한다. 이하, 구체적으로 설명한다.
복수의 애노드 패드를 일 방향을 따라 배치하고(311), 적어도 하나의 캐소드 패드를 일 방향을 따라 복수의 애노드 패드와 마주보게 배치할 수 있다(312). 또한, 적어도 하나의 캐소드 패드를 중심으로 복수의 애노드 패드의 반대 방향에 복수의 리페어 애노드 패드를 일 방향을 따라 배치할 수 있다(313). 여기서, 일 방향은 발광 소자(300)의 폭 방향을 의미할 수 있고, 폭 방향은 발광 소자(300)의 길이 방향과 수직일 수 있다.
복수의 애노드 패드, 적어도 하나의 캐소드 패드, 복수의 리페어 애노드 패드를 배치하는 순서가 순서도 상의 순서에 의해 한정되는 것은 아니며, 이들이 동시에 배치될 수도 있고 순서도 상의 순서와 다른 순서에 의해 배치될 수도 있음은 물론이다.
복수의 애노드 패드, 적어도 하나의 캐소드 패드 및 복수의 리페어 애노드 패드가 배치된 평탄화층 상에 상부 절연층을 형성한다(314).
복수의 애노드 패드, 적어도 하나의 캐소드 패드 및 복수의 리페어 애노드 패드 상의 상부 절연층에 복수의 애노드 패드, 적어도 하나의 캐소드 패드 및 복수의 리페어 애노드 패드를 노출시키기 위한 연결홀을 각각 형성한다(315).
전술한 과정에 의하면, 도 4에 도시된 바와 같은 백플레인(100)이 제조될 수 있다. 다만, 백플레인(100)을 제조하는데 전술한 과정 외에 다른 과정들이 추가될 수도 있음은 물론이며, 백플레인(100)도 도 4에 도시된 구조 외에 추가적으로 다른 층이나 다른 구성요소들을 더 포함할 수 있음은 물론이다.
또한, 도 13에 도시된 바와 같이, 복수의 발광 소자(300R, 300G, 300B)에 대해 공통의 캐소드 패드(420)가 마련될 수도 있고, 도 15에 도시된 바와 같이, 복수의 발광 소자(300R, 300G, 300B)에 대해 각각 별도의 캐소드 패드(420R, 420G, 420B)가 마련될 수도 있으며, 도 16 및 도 17에 도시된 바와 같이, 일부의 발광 소자에 대해 공통의 캐소드 패드(420GB, 420RG)가 마련되고 나머지 발광 소자에 대해서는 별도의 캐소드 패드(420R, 420B)가 마련되는 것도 가능하다.
도 27은 일 실시예에 따른 디스플레이 장치의 제조방법에 있어서, 발광 소자를 백플레인에 전사하고 발광소자를 테스트하는 방법에 관한 순서도이다.
도 27을 참조하면, 전술한 도 26의 과정에 따라 제조된 백플레인(100)에 복수의 발광 소자를 전사한다(320). 예를 들어, 웨이퍼 상에서 복수의 발광 소자(300R, 300G, 300B)를 픽업하여 백플레인(100)에 전사함으로써, 복수의 발광 소자(300R, 300G, 300B)를 한 번에 백플레인(100)에 실장할 수 있다. 발광 소자(300)를 백플레인(100)에 전사 또는 실장하는 것은, 발광 소자(300)의 길이 방향의 일 단에 마련된 애노드(310)를 애노드 패드(410)에 전기적으로 연결하고, 발광 소자(300)의 길이 방향의 타 단에 마련된 캐소드(320)를 캐소드 패드(420)에 전기적으로 연결하는 것을 포함할 수 있다.
디스플레이 장치(1)의 실시예에서도 설명한 바와 같이, 발광 소자(300)를 백플레인(100)에 연결하기 위해 도 5에 도시된 바와 같은 이방성 전도 필름(120)을 이용할 수 있다. 이 경우, 백플레인(100)의 상부 절연층(114) 상에 이방성 전도 필름(120)을 형성한다. 이방성 전도 필름(120)에 열을 가하고, 발광 소자(300)의 애노드(310)를 연결홀(114H)을 통해 노출된 애노드 패드(410)와 마주보게 위치시키고, 발광 소자(300)의 캐소드(320)를 연결홀(114H)을 통해 노출된 캐소드 패드(420)와 마주보게 위치시킨 상태에서 발광 소자(300)를 이방성 전도 필름(120)에 압착시킨다.
열과 압력이 가해진 이방성 전도 필름(120)은 압력이 가해진 방향으로 전류를 흘려 보낼 수 있으므로, 발광 소자(300)의 애노드(310)와 캐소드(320)가 백플레인의 애노드 패드(410) 및 캐소드 패드(420)에 각각 전기적으로 연결될 수 있다.
그러나, 디스플레이 장치의 제조방법의 실시예가 반드시 이방성 전도 필름을 사용해야 하는 것은 아닌바, 메탈 잉크를 사용한 솔더링 방식 등 다른 본딩 방식에 의해 발광 소자(300)와 백플레인(100)을 전기적으로 연결할 수도 있음은 물론이다. 다른 본딩 방식을 사용하는 경우에는, 발광 소자(300)를 둘러싸는 뱅크(bank)와 패시베이션(passivation)층을 형성하여 애노드 패드(410)와 캐소드 패드(420) 주변에 발생한 공극을 메워줄 수 있다. 예를 들어, 패시베이션층은 아크릴, 폴리 메틸 메타크릴레이트(PMMA), 벤조사이클로부텐(BCB), 폴리이미드, 아크릴레이트, 에폭시 및 폴리에스테르 등의 물질로 형성할 수 있다.
뱅크는 광을 흡수하는 물질, 광을 반사시키는 물질 또는 광을 산란시키는 물질로 이루어져 외부로부터 입사되는 광을 흡수 또는 차단하여 디스플레이 장치(1)의 명실 콘트라스트를 향상시키는 것도 가능하다. 예를 들어, 뱅크는 유기 절연 물질로 형성될 수도 있고, 무기 절연 물질로 형성될 수도 있으며, 블랙 매트릭스 재료와 같은 불투명 재료로 형성될 수도 있고, 고반사율을 갖는 분산된 브래그 반사체(DBR) 또는 금속으로 형성된 미러 반사체일 수도 있다.
디스플레이 장치의 제조방법이 이방성 전도 필름(120)을 사용하여 발광 소자(300)와 백플레인(100)을 본딩하는 경우에는, 발광 소자(300)가 이방성 전도 필름(120)에 압착되면서 파묻히는 형태를 갖게 된다. 따라서, 애노드 패드(410)와 캐소드 패드(420) 주변에 공극이 발생하지 않는바, 뱅크나 패시베이션층과 같은 구조를 필요로 하지 않는다. 다만, 광을 흡수하는 물질, 광을 반사시키는 물질 또는 광을 산란시키는 물질로 뱅크를 형성함으로써 디스플레이 장치(1)의 명실 콘트라스트를 향상시키는 것도 가능하다.
복수의 발광 소자가 백플레인에 전사되었으면, 발광 소자에 결함이 있는지 여부를 확인하기 위한 테스트를 수행할 수 있다(321). 테스트를 수행하기 위해 다양한 방식이 채용될 수 있는바, 일 예로, 카메라로 복수의 발광 소자를 촬영하여 복수의 발광 소자가 정상적으로 발광하는지 여부를 확인하는 방식이 채용될 수 있다.
테스트 결과, 결함이 있는 발광 소자가 발견되면(322의 예), 결함이 있는 발광 소자에 대응되는 리페어 발광 소자(300')를 백플레인(100)에 실장하는바, 구체적으로, 리페어 발광 소자(300')의 애노드(310')를 리페어 애노드 패드(430)에 연결하고, 리페어 발광 소자(300')의 캐소드(320)를 캐소드 패드(420)에 연결할 수 있다(323). 발광 소자(300)와 백플레인(100)을 이방성 전도 필름(120)을 이용하여 본딩한 경우에는, 리페어 애노드 패드(430)와 캐소드 패드(420)에 대응되는 위치의 이방성 전도 필름(120)을 일부 깎아내어 리페어 애노드 패드(430)와 캐소드 패드(420)를 노출시키고, 메탈 잉크를 이용한 솔더링 방식을 이용하거나 다시 이방성 전도 필름(120)을 이용하여 리페어 발광 소자(300')와 백플레인(100)을 전기적으로 연결할 수 있다.
결함이 있는 발광 소자에 연결된 배선은 커트할 수 있다(324). 리페어 발광 소자(300')가 캐소드 패드(420)에 연결되어 있으므로, 애노드 패드(410)에 연결된 배선을 커트할 수도 있고, 애노드 패드(410)와 발광 소자(300)의 전기적 연결을 커트할 수도 있다. 또는, 결함이 있는 발광 소자(300)를 제거하는 것도 가능하다.
도 28은 일 실시예에 따른 디스플레이 장치의 제어방법에 있어서, 백플레인을 제조하는 방법에 관한 다른 순서도이다.
도 28을 참조하면, 먼저, 기판(101) 상부에 복수의 서브 픽셀을 각각 구동하는 복수의 구동 트랜지스터를 일 방향을 따라 형성한다(330). 복수의 구동 트랜지스터를 형성하는 과정에 관한 설명은 앞서 도 26을 참조하여 설명한 바와 같다.
복수의 애노드 패드를 일 방향을 따라 배치하고(331), 적어도 하나의 캐소드 패드를 일 방향을 따라 복수의 애노드 패드와 마주보게 배치할 수 있다(332). 또한, 복수의 애노드 패드를 중심으로 적어도 하나의 캐소드 패드의 반대 방향에 적어도 하나의 리페어 캐소드 패드를 일 방향을 따라 배치할 수 있다(333). 여기서, 일 방향은 발광 소자(300)의 폭 방향을 의미할 수 있고, 폭 방향은 발광 소자(300)의 길이 방향과 수직일 수 있다.
또한, 전술한 바와 마찬가지로, 복수의 애노드 패드, 적어도 하나의 캐소드 패드, 적어도 하나의 리페어 캐소드 패드를 배치하는 순서가 순서도 상의 순서에 의해 한정되는 것은 아니며, 이들이 동시에 배치될 수도 있고 순서도 상의 순서와 다른 순서에 의해 배치될 수도 있음은 물론이다.
복수의 애노드 패드, 적어도 하나의 캐소드 패드 및 적어도 하나의 리페어 캐소드 패드가 배치된 평탄화층 상에 상부 절연층을 형성한다(334).
복수의 애노드 패드, 적어도 하나의 캐소드 패드 및 적어도 하나의 리페어 캐소드 패드 상의 상부 절연층에 복수의 애노드 패드, 적어도 하나의 캐소드 패드 및 적어도 하나의 리페어 캐소드 패드를 노출시키기 위한 연결홀을 각각 형성한다(335).
전술한 과정에 의하면, 도 22에 도시된 바와 같은 백플레인(100)이 제조될 수 있다. 다만, 백플레인(100)을 제조하는데 전술한 과정 외에 다른 과정들이 추가될 수도 있음은 물론이며, 백플레인(100)도 도 22에 도시된 구조 외에 추가적으로 다른 층이나 다른 구성요소들을 더 포함할 수 있음은 물론이다.
리페어 발광 소자(300R', 300G', 300B')의 캐소드에 연결되기 위해 마련되는 리페어 캐소드 패드(440R, 440G, 440B)는 애노드 패드(410R, 410G, 410B)를 중심으로 캐소드 패드(420R, 420G, 420B)의 반대 방향에 배치되고, 메인 발광 소자(300)의 폭 방향을 따라 배열될 수 있다. 복수의 애노드 패드(410R, 410G, 410B)는 복수의 캐소드 패드(420R, 420G, 420B)와 복수의 리페어 캐소드 패드(440R, 440G, 440B)의 사이에 배치된다.
또한, 녹색 발광 소자(300G)와 청색 발광 소자(300B)가 공통의 캐소드 패드에 연결되거나, 적색 발광 소자(300G)와 녹색 발광 소자(300B)가 공통의 캐소드 패드에 연결되는 것도 가능하다.
또는, 도 23에 도시된 바와 같이, 적색 발광 소자(300R), 녹색 발광 소자(300G) 및 청색 발광 소자(300B)가 하나의 캐소드 패드(420)에 공통으로 연결되는 것도 가능하다. 또한, 리페어 발광 소자(300')에 대해서도 공통의 캐소드 패드(440)가 마련될 수 있다.
전술한 도 26의 실시예에 따라 기판(101) 상부에 형성되는 구동 트랜지스터(200)는 소스 전극(240)에서 드레인 전극(230)으로 전류가 흐르는 PMOS 타입의 트랜지스터이다. 도 28의 실시예에 따라 기판(101) 상부에 형성되는 구동 트랜지스터(200)는 PMOS 타입일 수도 있고, 드레인 전극(230)에서 소스 전극(240)으로 전류가 흐르는 NMOS 타입일 수도 있다. 구동 트랜지스터(200)를 NMOS 타입으로 구현할 경우에는, 전술한 도 24에 도시된 바와 같이, 전원 전압(VDD)을 발광 소자에 직접 인가할 수 있다. 이를 위해, 발광 소자(300)의 애노드(310)에 연결되는 애노드 패드(410)에 전원 전압(VDD)이 인가되는 전원 배선(VL)을 연결할 수 있다.
또한, 구동 트랜지스터(200)의 드레인 전극(230)에 캐소드 패드(420)를 연결하고, 구동 트랜지스터(200)의 소스 전극(240)에 기준 전압(Vss)을 연결할 수 있다.
도 29는 일 실시예에 따른 디스플레이 장치의 제조방법에 있어서, 발광 소자를 백플레인에 전사하고 발광소자를 테스트하는 방법에 관한 다른 순서도이다.
도 29를 참조하면, 전술한 도 28의 과정에 따라 제조된 백플레인(100)에 복수의 발광 소자를 전사한다(340). 발광 소자(300)를 백플레인(100)에 전사하는 것은, 발광 소자(300)의 길이 방향의 일 단에 마련된 애노드(310)를 애노드 패드(410)에 전기적으로 연결하고, 발광 소자(300)의 길이 방향의 타 단에 마련된 캐소드(320)를 캐소드 패드(420)에 전기적으로 연결하는 것을 포함할 수 있다. 백플레인(100)의 구동 트랜지스터(200)가 PMOS 타입인 경우에는 애노드 패드(410)에 구동 트랜지스터(200)의 드레인 전극(230)이 전기적으로 연결되어 있고, 캐소드 패드(420)에는 기준 전압(Vss)이 연결되어 있다. 백플레인(100)의 구동 트랜지스터(200)가 NMOS 타입인 경우에는 애노드 패드(410)에 전원 전압(VDD)이 인가되고, 캐소드 패드(420)에는 드레인 전극(230)이 연결되어 있다.
복수의 발광 소자가 백플레인에 전사되었으면, 발광 소자에 결함이 있는지 여부를 확인하기 위한 테스트를 수행할 수 있다(341).
테스트 결과, 결함이 있는 발광 소자가 발견되면(342의 예), 결함이 있는 발광 소자에 대응되는 리페어 발광 소자(300')를 백플레인(100)에 실장하는바, 구체적으로, 리페어 발광 소자(300')의 애노드(310')를 애노드 패드(410)에 연결하고, 리페어 발광 소자(300')의 캐소드(320')를 리페어 캐소드 패드(440)에 연결할 수 있다(343). 발광 소자(300)와 백플레인(100)을 이방성 전도 필름(120)을 이용하여 본딩한 경우에는, 리페어 캐소드 패드(440)와 애노드 패드(410)에 대응되는 위치의 이방성 전도 필름(120)을 일부 깎아내어 리페어 캐소드 패드(440)와 애노드 패드(410)를 노출시키고, 메탈 잉크를 이용한 솔더링 방식을 이용하거나 다시 이방성 전도 필름(120)을 이용하여 리페어 발광 소자(300')와 백플레인(100)을 전기적으로 연결할 수 있다.
결함이 있는 발광 소자에 연결된 배선은 커트할 수 있다(344). 또는, 결함이 있는 발광 소자를 제거하는 것도 가능하다.
전술한 실시예는 복수의 발광 소자를 포함하는 단일 픽셀을 기준으로 설명하였다. 이러한 단일 픽셀을 MxN의 배열로 형성하여 단위 모듈(10)을 만들고, 복수의 단위 모듈(10)을 캐비닛(21)에 장착하여 대면적의 디스플레이 장치(1)를 제조할 수 있다. 또는, 모듈 단위가 아닌 단일 픽셀이 MxN 배열로 형성된 디스플레이 장치(1)를 제조하는 것도 가능함은 물론이다.
또한, 발광 소자(300) 또는 발광 소자(300)와 리페어 발광 소자(300')를 백플레인(100)에 실장한 이후에, 발광 소자(300) 또는 발광 소자(300)와 리페어 발광 소자(300')를 보호하기 위한 투명층 등이 더 형성될 수 있다.
지금까지 설명한 일 실시예에 따른 디스플레이 장치 및 그 제조방법에 의하면, 단일 픽셀을 구성하는 복수의 발광 소자는 발광 소자의 폭 방향으로 배열하고, 단일 발광 소자에 대한 리페어 애노드 패드 또는 리패어 캐소드 패드는 애노드 패드와 길이 방향으로 배열함으로써, 단일 픽셀에 포함되는 구성요소들의 배치를 최적화하여 단일 픽셀의 사이즈를 최소화시키고, 고해상도를 구현할 수 있다.
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내어 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
1: 디스플레이 장치
100: 백플레인
200: 구동 트랜지스터
300: 발광소자
300': 리페어 발광소자

Claims (24)

  1. 기판;
    상기 기판의 상부에 배치되어 하나의 픽셀을 구성하고, 발광 소자의 폭 방향을 따라 배열되는 복수의 발광 소자;
    상기 복수의 발광 소자의 길이 방향 일 단에 형성된 애노드와 전기적으로 연결되고, 상기 기판과 상기 복수의 발광 소자의 사이에 상기 폭 방향을 따라 배열되는 복수의 애노드 패드;
    상기 복수의 발광 소자의 길이 방향 타 단에 형성된 캐소드와 전기적으로 연결되고 상기 폭 방향을 따라 배열되는 적어도 하나의 캐소드 패드; 및
    상기 적어도 하나의 캐소드 패드를 중심으로 상기 복수의 애노드 패드의 반대 쪽에 배치되고, 상기 폭 방향을 따라 배열되는 복수의 리페어 애노드 패드;를 포함하는 디스플레이 장치.
  2. 제 1 항에 있어서,
    상기 적어도 하나의 캐소드 패드는,
    상기 복수의 발광 소자의 캐소드에 공통적으로 연결된 캐소드 패드를 포함하는 디스플레이 장치.
  3. 제 1 항에 있어서,
    상기 적어도 하나의 캐소드 패드는,
    상기 복수의 발광 소자 중 일부 발광 소자의 캐소드에 공통적으로 연결된 캐소드 패드를 포함하는 디스플레이 장치.
  4. 제 1 항에 있어서,
    상기 적어도 하나의 캐소드 패드는,
    상기 복수의 애노드 패드와 상기 복수의 리페어 애노드 패드 사이에 배치된 디스플레이 장치.
  5. 제3항에 있어서
    상기 적어도 하나의 캐소드 패드는,
    상기 복수의 발광 소자 중 녹색 발광 소자의 캐소드와 청색 발광 소자의 캐소드에 공통적으로 연결된 제1 캐소드 패드; 및
    상기 복수의 발광 소자 중 적색 발광 소자의 캐소드에 연결된 제2캐소드 패드를 포함하는 디스플레이 장치.
  6. 제 5 항에 있어서,
    상기 제2 캐소드 패드에는 상기 제1 캐소드 패드에 연결되는 기준 전압보다 높은 기준 전압이 연결되는 디스플레이 장치.
  7. 제 5 항에 있어서,
    상기 복수의 애노드 패드 및 상기 복수의 리페어 애노드 패드를 덮는 상부 절연층;을 더 포함하고,
    상기 상부 절연층에는 상기 복수의 애노드 및 상기 복수의 리페어 애노드 패드가 노출되도록 연결 홀이 형성된 디스플레이 장치.
  8. 제 7 항에 있어서,
    상기 복수의 발광 소자의 애노드는,
    상기 연결 홀을 통해 노출된 복수의 애노드 패드와 전기적으로 연결된 디스플레이 장치.
  9. 제 7 항에 있어서,
    결함이 있는 발광 소자에 대응되는 리페어 발광 소자;를 더 포함하고,
    상기 리페어 발광 소자는,
    상기 복수의 리페어 애노드 패드 중 상기 결함이 있는 발광 소자에 대응되는 리페어 애노드 패드의 상기 연결 홀을 통해 노출된 부분과 전기적으로 연결된 디스플레이 장치.
  10. 제 1 항에 있어서,
    상기 복수의 발광 소자는,
    상기 기판의 반대 방향을 향하여 발광하는 디스플레이 장치.
  11. 기판;
    상기 기판의 상부에 배치되어 하나의 픽셀을 구성하고, 발광 소자의 폭 방향을 따라 배열되는 복수의 발광 소자;
    상기 복수의 발광 소자의 길이 방향 일 단에 형성된 애노드와 전기적으로 연결되고, 상기 기판과 상기 복수의 발광 소자의 사이에 상기 폭 방향을 따라 배열되는 복수의 애노드 패드;
    상기 복수의 발광 소자의 길이 방향 타 단에 형성된 캐소드와 전기적으로 연결되고 상기 폭 방향을 따라 배열되는 적어도 하나의 캐소드 패드; 및
    상기 복수의 애노드 패드를 중심으로 상기 적어도 하나의 캐소드 패드의 반대 쪽에 배치되는 적어도 하나의 리페어 캐소드 패드;를 포함하는 디스플레이 장치.
  12. 제11 항에 있어서
    상기 기판 상부에 배치되고, 상기 복수의 발광 소자에 각각 대응되는 복수의 구동 트랜지스터;를 더 포함하고,
    상기 복수의 애노드 패드는,
    상기 복수의 구동 트랜지스터 상부에서 상기 복수의 트랜지스터의 드레인 전극과 전기적으로 연결되고,
    상기 적어도 하나의 캐소드 패드는,
    기준 전압(Vss)에 연결된 디스플레이 장치.
  13. 제 11 항에 있어서,
    상기 복수의 애노드 패드, 상기 복수의 캐소드 패드 및 상기 복수의 리페어 캐소드 패드를 덮는 상부 절연층;을 더 포함하고,
    상기 상부 절연층에는 상기 복수의 애노드 패드, 상기 적어도 하나의 캐소드 패드 및 상기 적어도 하나의 리페어 캐소드 패드가 노출되도록 연결 홀이 형성된 디스플레이 장치.
  14. 제 13 항에 있어서,
    상기 복수의 발광 소자의 애노드는,
    상기 연결 홀을 통해 노출된 복수의 애노드 패드와 전기적으로 연결되고,
    상기 복수의 발광 소자의 캐소드는,
    상기 연결 홀을 통해 노출된 적어도 하나의 캐소드 패드와 전기적으로 연결된 디스플레이 장치.
  15. 제 14 항에 있어서,
    결함이 있는 발광 소자에 대응되는 리페어 발광 소자;를 더 포함하고,
    상기 리페어 발광 소자의 캐소드는,
    상기 결함이 있는 발광 소자에 대응되는 리페어 캐소드 패드의 상기 연결 홀을 통해 노출된 부분과 전기적으로 연결되고,
    상기 리페어 발광 소자의 애노드는,
    상기 결함이 있는 발광 소자에 대응되는 애노드 패드의 상기 연결 홀을 통해 노출된 부분과 전기적으로 연결된 디스플레이 장치.
  16. 제13항에 있어서
    상기 기판 상부에 배치되고, 상기 복수의 발광 소자에 각각 대응되는 복수의 구동 트랜지스터;를 더 포함하고,
    상기 적어도 하나의 캐소드 패드는,
    상기 복수의 구동 트랜지스터 상부에서 상기 복수의 트랜지스터의 드레인 전극과 전기적으로 연결되고,
    상기 복수의 애노드 패드는,
    전원 전압(VDD)에 연결된 디스플레이 장치.
  17. 제 16 항에 있어서,
    상기 복수의 애노드 패드 중에서 상기 적색 발광 소자의 애노드에 연결된 애노드 패드에는 상기 녹색 발광 소자의 애노드에 연결된 애노드 패드와 상기 청색 발광 소자의 애노드에 연결된 애노드 패드에 인가되는 전원 전압(VDD)보다 낮은 전원 전압(VDD)이 인가되는 디스플레이 장치.
  18. 복수의 발광 소자가 하나의 픽셀을 구성하는 디스플레이 장치의 제조 방법에 있어서,
    상기 복수의 발광 소자의 길이 방향 일 단에 마련된 애노드에 연결되는 복수의 애노드 패드를 상기 발광 소자의 폭 방향을 따라 기판 상부에 배치하고;
    상기 복수의 발광 소자의 길이 방향 타 단에 마련된 캐소드에 연결되는 적어도 하나의 캐소드 패드를 상기 복수의 애노드 패드와 마주보게 배치하고;
    상기 적어도 하나의 캐소드 패드를 중심으로 복수의 애노드 패드의 반대 쪽에 복수의 리페어 애노드 패드를 상기 폭 방향을 따라 배치하고;
    상기 복수의 애노드 패드, 상기 적어도 하나의 캐소드 패드 및 상기 복수의 리페어 애노드 패드를 덮는 상부 절연층을 형성하고;
    상기 복수의 애노드 패드, 상기 적어도 하나의 캐소드 패드 및 상기 복수의 리페어 애노드 패드를 노출시키기 위한 각각의 연결 홀을 상기 상부 절연층에 형성하는 것;을 포함하는 디스플레이 장치의 제조 방법.
  19. 제 18 항에 있어서,
    상기 복수의 발광 소자의 애노드를 상기 연결 홀을 통해 노출된 복수의 애노드 패드에 전기적으로 연결하고;
    상기 복수의 발광 소자의 캐소드를 상기 연결 홀을 통해 노출된 적어도 하나의 캐소드 패드에 전기적으로 연결하는 것;을 포함하는 디스플레이 장치의 제조 방법.
  20. 제 19 항에 있어서,
    상기 복수의 발광 소자의 애노드를 상기 복수의 애노드 패드에 전기적으로 연결하는 것은,
    상기 상부 절연층 상에 이방성 전도 필름을 형성하고;
    상기 복수의 발광 소자의 애노드를 상기 복수의 애노드 패드에 대응되는 위치의 이방성 전도 필름에 압착하고, 상기 이방성 전도 필름에 열을 가하는 것을 포함하는 디스플레이 장치의 제조 방법.
  21. 제 19 항에 있어서,
    상기 복수의 발광 소자의 캐소드를 상기 적어도 하나의 캐소드 패드에 전기적으로 연결하는 것은,
    상기 상부 절연층 상에 이방성 전도 필름을 형성하고;
    상기 복수의 발광 소자의 캐소드를 상기 적어도 하나의 캐소드 패드에 대응되는 위치의 이방성 전도 필름에 압착하고, 상기 이방성 전도 필름에 열을 가하는 것을 포함하는 디스플레이 장치의 제조 방법.
  22. 제 19항에 있어서,
    상기 복수의 발광 소자에 결함이 있는지 여부를 확인하는 테스트를 수행하는 것;을 더 포함하는 디스플레이 장치의 제조 방법.
  23. 제 22항에 있어서,
    상기 복수의 발광 소자 중 결함이 있는 발광 소자가 존재하면, 상기 결함이 있는 발광 소자에 대응되는 리페어 발광 소자의 애노드를 상기 복수의 애노드 패드 중 상기 결함이 있는 발광 소자에 대응되는 애노드 패드에 전기적으로 연결하는 것;을 더 포함하는 디스플레이 장치의 제조 방법.
  24. 제 23 항에 있어서,
    상기 적어도 하나의 캐소드 패드는,
    상기 복수의 발광 소자의 캐소드에 공통적으로 연결된 캐소드 패드를 포함하고,
    상기 결함이 있는 발광 소자에 대응되는 리페어 발광 소자의 캐소드를 상기 캐소드 패드에 전기적으로 연결하는 것;을 더 포함하는 디스플레이 장치의 제조 방법.
KR1020190097309A 2019-08-09 2019-08-09 디스플레이 장치 및 그 제조방법 KR20210017674A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190097309A KR20210017674A (ko) 2019-08-09 2019-08-09 디스플레이 장치 및 그 제조방법
EP20187510.1A EP3772752B1 (en) 2019-08-09 2020-07-23 Display apparatus and manufacturing method thereof
US16/984,216 US11444066B2 (en) 2019-08-09 2020-08-04 Display apparatus and manufacturing method thereof
PCT/KR2020/010434 WO2021029615A1 (en) 2019-08-09 2020-08-06 Display apparatus and manufacturing method thereof
CN202010792724.XA CN112436000A (zh) 2019-08-09 2020-08-07 显示装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190097309A KR20210017674A (ko) 2019-08-09 2019-08-09 디스플레이 장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20210017674A true KR20210017674A (ko) 2021-02-17

Family

ID=71783959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190097309A KR20210017674A (ko) 2019-08-09 2019-08-09 디스플레이 장치 및 그 제조방법

Country Status (5)

Country Link
US (1) US11444066B2 (ko)
EP (1) EP3772752B1 (ko)
KR (1) KR20210017674A (ko)
CN (1) CN112436000A (ko)
WO (1) WO2021029615A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI720725B (zh) * 2019-12-11 2021-03-01 財團法人工業技術研究院 畫素結構及其製造方法、以及具有此種畫素結構的顯示器
TWI751900B (zh) * 2021-01-29 2022-01-01 錼創顯示科技股份有限公司 可選擇性修補之微型發光二極體顯示器及其修補方法
CN115224181A (zh) * 2021-04-20 2022-10-21 群创光电股份有限公司 发光模块及包括其的发光装置
WO2023004798A1 (zh) * 2021-07-30 2023-02-02 京东方科技集团股份有限公司 发光基板及其制造方法、背光源、显示装置
US20230170265A1 (en) * 2021-11-26 2023-06-01 Innolux Corporation Manufacturing method of electronic device
TWI825887B (zh) * 2021-11-26 2023-12-11 群創光電股份有限公司 電子裝置的製造方法
KR20230081425A (ko) * 2021-11-30 2023-06-07 엘지디스플레이 주식회사 백라이트 유닛 및 이를 포함하는 디스플레이 장치
WO2024000339A1 (zh) * 2022-06-30 2024-01-04 厦门市芯颖显示科技有限公司 驱动基板及显示面板
KR20240084305A (ko) * 2022-12-06 2024-06-13 엘지디스플레이 주식회사 표시 장치

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102156774B1 (ko) * 2013-12-30 2020-09-17 엘지디스플레이 주식회사 유기발광 표시장치의 리페어 방법
KR102605973B1 (ko) 2016-02-26 2023-11-27 엘지이노텍 주식회사 픽셀 모듈 및 이를 구비한 표시 장치
CN106684098B (zh) 2017-01-06 2019-09-10 深圳市华星光电技术有限公司 微发光二极管显示面板及其修复方法
TWI607559B (zh) 2017-01-10 2017-12-01 錼創科技股份有限公司 顯示面板
US10056356B1 (en) * 2017-05-03 2018-08-21 Unimicron Technology Corp. Chip package circuit board module
KR102436750B1 (ko) 2017-09-15 2022-08-26 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102502176B1 (ko) * 2017-10-13 2023-02-21 삼성전자주식회사 디스플레이 장치 및 그 제조방법
KR102404905B1 (ko) 2017-11-10 2022-06-07 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
TWI649738B (zh) * 2017-11-17 2019-02-01 英屬開曼群島商錼創科技股份有限公司 顯示面板及其修復方法
US20190181122A1 (en) * 2017-12-13 2019-06-13 Innolux Corporation Electronic device and method of manufacturing the same

Also Published As

Publication number Publication date
EP3772752B1 (en) 2023-08-30
WO2021029615A1 (en) 2021-02-18
CN112436000A (zh) 2021-03-02
US11444066B2 (en) 2022-09-13
EP3772752A1 (en) 2021-02-10
US20210043616A1 (en) 2021-02-11

Similar Documents

Publication Publication Date Title
US11444066B2 (en) Display apparatus and manufacturing method thereof
US10451257B2 (en) Micro-light-emitting diode backlight system
US11710431B2 (en) Manufacturing method of display apparatus, interposer substrate, and computer program stored in readable medium
US9818725B2 (en) Inorganic-light-emitter display with integrated black matrix
US20190019816A1 (en) Light emitting diode display device
US11710813B2 (en) Light emitting diode module
CN113035909B (zh) 透明显示装置
KR102674764B1 (ko) 디스플레이 패널 및 그의 제조 방법
KR20190053500A (ko) 디스플레이 장치 및 그 제조 방법
US11437451B2 (en) Large area display and method for making same
US11817434B2 (en) Displays with embedded light emitters
KR20220064004A (ko) 디스플레이 모듈 및 이를 포함하는 디스플레이 장치
CN111668264A (zh) 显示单元、显示装置和制造显示单元的方法
WO2020230497A1 (ja) 表示装置
KR20200127863A (ko) 발광 다이오드 모듈
US20230387144A1 (en) Display module, display apparatus and method for manufacturing same
US20240030389A1 (en) Display device and method of fabricating the same
US20230207764A1 (en) Display device and method for manufacturing same
US20230103123A1 (en) Light emitting diode module and method for manufacturing light emitting diode module
CN117835762A (zh) 一种显示模组及其制备方法、显示装置
CN116343599A (zh) 显示面板、包括其的拼接显示装置和制造显示面板的方法
KR20240117884A (ko) 표시 장치
KR20230166831A (ko) 디스플레이 모듈을 포함하는 디스플레이 장치 및 그 제조 방법
KR20240134619A (ko) 디스플레이 장치
KR20240120328A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal