KR20210015944A - 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 Download PDF

Info

Publication number
KR20210015944A
KR20210015944A KR1020207037863A KR20207037863A KR20210015944A KR 20210015944 A KR20210015944 A KR 20210015944A KR 1020207037863 A KR1020207037863 A KR 1020207037863A KR 20207037863 A KR20207037863 A KR 20207037863A KR 20210015944 A KR20210015944 A KR 20210015944A
Authority
KR
South Korea
Prior art keywords
substrate
nozzle
wafer
ejection port
gas
Prior art date
Application number
KR1020207037863A
Other languages
English (en)
Other versions
KR102643319B1 (ko
Inventor
히로키 하타
다케오 하나시마
고에이 구리바야시
신 소네
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20210015944A publication Critical patent/KR20210015944A/ko
Application granted granted Critical
Publication of KR102643319B1 publication Critical patent/KR102643319B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45548—Atomic layer deposition [ALD] characterized by the apparatus having arrangements for gas injection at different locations of the reactor for each ALD half-reaction
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45574—Nozzles for more than one gas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45578—Elongated nozzles, tubes with holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(a) 기판이 배열되는 기판 배열 영역의 기판 배열 방향을 따라 배치된 제1 노즐의 제1 분출구로부터 기판에 대하여 원료를 공급하는 공정과, 기판에 대하여 반응체를 공급하는 공정을 비동시에 행하는 제1 세트를 소정 횟수 행하는 공정과, (b) 기판 배열 영역의 기판 배열 방향을 따라 배치된 제2 노즐의 제2 분출구로부터 기판에 대하여 원료를 공급하는 공정과, 기판에 대하여 반응체를 공급하는 공정을 비동시에 행하는 제2 세트를 소정 횟수 행하는 공정을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 기판 상에 막을 형성하는 공정을 갖고, 제1 노즐의 구조와 제2 노즐의 구조를 다르게 하고, 또한 제1 노즐에서의 제1 분출구의 설치 영역의 적어도 일부와, 제2 노즐에서의 제2 분출구의 설치 영역의 적어도 일부를, 기판 배열 방향에 있어서 중복시킨다.

Description

반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
본 발명은 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램에 관한 것이다.
반도체 장치의 제조 공정의 일 공정으로서, 처리실 내에 배열시켜서 가열한 기판에 대하여 원료나 반응체를 공급하여, 기판 상에 막을 형성하는 기판 처리 공정이 행하여지는 경우가 있다(예를 들어 특허문헌 1, 2 참조).
일본 특허 공개 제2014-236129호 공보 국제 공개 제2015/045137호 팸플릿
상술한 처리를 행할 때, 기판에 대하여 공급되는 원료 등의 양이나 열 이력 등이 기판간에 불균일해지는 경우가 있다. 이러한 결과, 기판 상에 형성되는 막의 기판간 막 두께 분포가 원하는 분포로부터 벗어나버리는 경우가 있다. 본 발명의 목적은, 처리실 내에 배열시킨 기판 상에 형성되는 막의 기판간 막 두께 분포를 제어하는 것이 가능한 기술을 제공하는 데 있다.
본 발명의 일 양태에 의하면,
(a) 기판이 배열되는 기판 배열 영역의 기판 배열 방향을 따라 배치된 제1 노즐의 제1 분출구로부터 상기 기판에 대하여 원료를 공급하는 공정과, 상기 기판에 대하여 반응체를 공급하는 공정을 비동시에 행하는 제1 세트를 소정 횟수 행하는 공정과,
(b) 상기 기판 배열 영역의 상기 기판 배열 방향을 따라 배치된 제2 노즐의 제2 분출구로부터 상기 기판에 대하여 원료를 공급하는 공정과, 상기 기판에 대하여 반응체를 공급하는 공정을 비동시에 행하는 제2 세트를 소정 횟수 행하는 공정
을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 갖고,
상기 제1 노즐의 구조와 상기 제2 노즐의 구조를 다르게 하고, 또한 상기 제1 노즐에서의 상기 제1 분출구의 설치 영역의 적어도 일부와, 상기 제2 노즐에서의 상기 제2 분출구의 설치 영역의 적어도 일부를, 상기 기판 배열 방향에 있어서 중복시키는 기술이 제공된다.
본 발명에 따르면, 처리실 내에 배열시킨 기판 상에 형성되는 막의 기판간 막 두께 분포를 제어하는 것이 가능하게 된다.
도 1은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 종단면도로 나타내는 도면이다.
도 2는 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이며, 처리로 부분을 도 1의 A-A선 단면도로 나타내는 도면이다.
도 3은 본 발명의 일 실시 형태에서 적합하게 사용되는 기판 처리 장치의 컨트롤러의 개략 구성도이며, 컨트롤러의 제어계를 블록도로 나타내는 도면이다.
도 4는 본 발명의 일 실시 형태에서의 성막 시퀀스를 도시하는 도면이다.
도 5는 본 발명의 일 실시 형태에서의 성막 시퀀스의 변형예를 도시하는 도면이다.
도 6은 본 발명의 일 실시 형태에서의 성막 시퀀스의 변형예를 도시하는 도면이다.
도 7의 (a)는 본 발명의 일 실시 형태에서 적합하게 사용되는 제1 내지 제3 노즐의 개략 구성도이며, (b)는 본 발명의 일 실시 형태에서 적합하게 사용되는 제1 내지 제3 노즐의 변형예의 개략 구성도이다.
도 8의 (a), (b)는 각각, 본 발명의 일 실시 형태에서 적합하게 사용되는 제1 내지 제3 노즐의 변형예의 개략 구성도이다.
도 9의 (a), (b)는 각각, 본 발명의 다른 실시 형태에서 적합하게 사용되는 기판 처리 장치의 종형 처리로의 개략 구성도이다.
도 10의 (a), (b)는 각각, 기판 상에 형성된 막의 기판간 막 두께 균일성의 평가 결과를 도시하는 도면이다.
<본 발명의 일 실시 형태>
이하에, 본 발명의 일 실시 형태에 대해서, 도 1 내지 도 4, 도 7의 (a) 등을 사용해서 설명한다.
(1) 기판 처리 장치의 구성
도 1에 도시한 바와 같이, 처리로(202)는, 가열 기구(온도 조정부)로서의 히터(207)를 갖는다. 히터(207)는 원통 형상이며, 보유 지지판에 지지됨으로써 수직으로 거치되어 있다. 히터(207)는, 가스를 열로 활성화(여기)시키는 활성화 기구(여기부)로서도 기능한다.
히터(207)의 내측에는, 히터(207)와 동심원상으로 반응관(203)이 배치되어 있다. 반응관(203)은, 예를 들어 석영(SiO2) 또는 탄화실리콘(SiC) 등의 내열성 재료에 의해 구성되고, 상단이 폐색되고 하단이 개구된 원통 형상으로 형성되어 있다. 반응관(203)의 하방에는, 반응관(203)과 동심원상으로, 매니폴드(209)가 배치되어 있다. 매니폴드(209)는, 예를 들어 스테인리스(SUS) 등의 금속 재료에 의해 구성되고, 상단 및 하단이 개구된 원통 형상으로 형성되어 있다. 매니폴드(209)의 상단부는, 반응관(203)의 하단부에 걸림 결합하고 있어, 반응관(203)을 지지하도록 구성되어 있다. 매니폴드(209)와 반응관(203)의 사이에는, 시일 부재로서의 O링(220a)이 마련되어 있다. 반응관(203)은, 히터(207)와 마찬가지로 수직으로 거치되어 있다. 주로, 반응관(203)과 매니폴드(209)에 의해 처리 용기(반응 용기)가 구성된다. 처리 용기의 통 중공부에는 처리실(201)이 형성된다. 처리실(201)은, 기판으로서의 웨이퍼(200)를 수용 가능하게 구성되어 있다. 이 처리실(201) 내에서 웨이퍼(200)에 대한 처리가 행하여진다.
처리실(201) 내에는, 제1 내지 제3 공급부로서의 노즐(249a 내지 249c)이 매니폴드(209)의 측벽을 관통하도록 마련되어 있다. 노즐(249a 내지 249c)은, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 노즐(249a 내지 249c)을 제1 내지 제3 노즐이라고도 칭한다. 노즐(249a 내지 249c)에는, 가스 공급관(232a 내지 232c)이 각각 접속되어 있다. 노즐(249a 내지 249c)은 각각 다른 노즐이며, 노즐(249a, 249b) 각각은, 노즐(249c)에 인접해서 마련되어 있고, 노즐(249c)을 양측으로부터 사이에 두도록 배치되어 있다. 가스 공급관(232a 내지 232c) 각각을, 제1 내지 제3 공급부에 포함해서 생각해도 된다.
가스 공급관(232a 내지 232c)에는, 가스류 상류측부터 순서대로, 유량 제어기(유량 제어부)인 매스 플로우 컨트롤러(MFC)(241a 내지 241c) 및 개폐 밸브인 밸브(243a 내지 243c)가 각각 마련되어 있다. 가스 공급관(232a)의 밸브(243a)보다도 하류측에는, 가스 공급관(232d, 232f)이 각각 접속되어 있다. 가스 공급관(232b)의 밸브(243b)보다도 하류측에는, 가스 공급관(232e, 232g)이 각각 접속되어 있다. 가스 공급관(232c)의 밸브(243c)보다도 하류측에는, 가스 공급관(232h)이 접속되어 있다. 가스 공급관(232d 내지 232h)에는, 가스류 상류측부터 순서대로, MFC(241d 내지 241h) 및 밸브(243d 내지 243h)가 각각 마련되어 있다. 가스 공급관(232a 내지 232h)은, 예를 들어 SUS 등의 금속 재료에 의해 구성된다.
도 2에 도시한 바와 같이, 노즐(249a 내지 249c)은, 반응관(203)의 내벽과 웨이퍼(200)의 사이에서의 평면으로 보아 원환상의 공간에, 반응관(203)의 내벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 방향을 따라 각각 마련되어 있다. 즉, 노즐(249a 내지 249c)은, 웨이퍼(200)가 배열되는 공간(이하, 웨이퍼 배열 영역이라고 칭함)의 측방의, 웨이퍼 배열 영역을 수평하게 둘러싸는 영역에, 웨이퍼 배열 영역을 따르도록 각각 마련되어 있다. 노즐(249c)은, 평면으로 보아, 처리실(201) 내에 반입되는 웨이퍼(200)의 중심을 사이에 두고, 후술하는 배기구(231a)와 일직선 상에 대향하도록 배치되어 있다. 노즐(249a, 249b)은, 노즐(249c)과 배기구(231a)를 통과하는 직선을 사이에 두도록 노즐(249c)에 인접해서 배치되어 있다. 바꿔 말하면, 노즐(249a, 249b)은, 노즐(249c)을 사이에 두고 그 양측에, 즉, 반응관(203)의 내벽(웨이퍼(200)의 외주부)을 따라 노즐(249c)을 양측으로부터 사이에 끼워 넣도록 배치되어 있다.
도 7의 (a)에 도시하는 바와 같이, 노즐(249a 내지 249c)은, 노즐(249a 내지 249c)의 정상부, 즉, 웨이퍼 배열 영역의 상단보다도 상방의 위치에서, 역 U자형으로 굴곡되어 있는 부위(굴곡 부위)를 갖는 U자형 노즐(유턴 노즐 또는 리턴 노즐)로서 각각 구성되어 있다. 노즐(249a 내지 249c)의 측면에는, 가스를 공급하는(분출시키는) 제1 내지 제3 분출구가 웨이퍼 배열 방향을 따라 배치되어 있다. 제1 내지 제3 분출구는 각각, 복수의 가스 분출구(250a 내지 250c)를 포함한 형상으로 되어 있다. 가스 분출구(250a 내지 250c)는, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측에 걸쳐 복수 배치되어 있다. 가스 분출구(250a 내지 250c)는 각각이, 평면으로 보아 배기구(231a)와 대향하도록 개구되어 있어, 웨이퍼(200)를 향해서 가스를 공급하는 것이 가능하게 되어 있다. 웨이퍼 배열 영역측에서 본 가스 분출구(250a 내지 250c)의 형상은, 각각 원 형상으로 되어 있다.
노즐(249a 내지 249c)은 서로 다른 구조로 되어 있다. 구체적으로는, 제1, 제2 분출구의 개구 면적, 및 제1, 제2 분출구의 형상 중 적어도 어느 것이 서로 다르다.
본 실시 형태에서는, 일례로서, 노즐(249a)의 측면에 마련된 복수의 가스 분출구(250a) 각각의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 작게 되어 있다. 또한, 노즐(249b)의 측면에 마련된 복수의 가스 분출구(250b) 각각의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 크게 되어 있다. 또한, 노즐(249c)의 측면에 마련된 복수의 가스 분출구(250c) 각각의 개구 면적에 대해서는 특별히 제한은 없지만, 본 실시 형태에서는, 일례로서, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측에 걸쳐(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸쳐), 균등한 크기로 되어 있다. 또한, 본 실시 형태에서는, 웨이퍼 배열 영역의 하방측이, 노즐(249a 내지 249c) 내 및 처리실(201) 내에서의 가스류의 하류측에 상당하고, 웨이퍼 배열 영역의 상방측이, 노즐(249a 내지 249c) 내 및 처리실(201) 내에서의 가스류의 상류측에 상당한다.
또한, 노즐(249a)에서의 제1 분출구의 설치 영역의 적어도 일부와, 노즐(249b)의 제2 분출구의 설치 영역의 적어도 일부는, 웨이퍼 배열 방향에서 중복되어 있다.
본 실시 형태에서는, 일례로서, 노즐(249a 내지 249c)에서의 가스 분출구(250a 내지 250c)의 설치 영역 전체가, 웨이퍼 배열 방향에 있어서 서로 중복되어 있다. 노즐(249a)에 있어서 개구 면적이 크게 설정된 가스 분출구(250a)와, 노즐(249b)에 있어서 개구 면적이 작게 설정된 가스 분출구(250b)는, 웨이퍼 배열 영역 내에서의 서로 대응하는 높이 위치, 즉, 웨이퍼 배열 영역의 하방측에서의 서로 대응하는 높이 위치(마찬가지의 높이 위치)에 각각 배치되어 있다. 또한, 노즐(249a)에 있어서 개구 면적이 작게 설정된 가스 분출구(250a)와, 노즐(249b)에 있어서 개구 면적이 크게 설정된 가스 분출구(250b)는, 웨이퍼 배열 영역 내에서의 서로 대응하는 높이 위치, 즉, 웨이퍼 배열 영역의 상방측에서의 서로 대응하는 높이 위치(마찬가지의 높이 위치)에 각각 배치되어 있다.
가스 공급관(232a, 232b)으로부터는, 원료(원료 가스)로서, 예를 들어 형성하고자 하는 막을 구성하는 주 원소로서의 실리콘(Si) 및 할로겐 원소를 포함하는 할로실란계 가스가, MFC(241a, 241b), 밸브(243a, 243b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. 원료 가스란, 기체 상태의 원료, 예를 들어 상온 상압 하에서 액체 상태인 원료를 기화함으로써 얻어지는 가스나, 상온 상압 하에서 기체 상태인 원료 등을 말한다. 할로실란 원료란, 할로겐기를 갖는 실란 원료를 말한다. 할로겐기에는, 염소(Cl), 불소(F), 브롬(Br), 요오드(I) 등의 할로겐 원소가 포함된다. 할로실란계 가스로서는, 예를 들어 Si 및 Cl을 포함하는 원료 가스, 즉, 클로로실란계 가스를 사용할 수 있다. 클로로실란계 가스는, Si 소스로서 작용한다. 클로로실란계 가스로서는, 예를 들어 헥사클로로디실란(Si2Cl6, 약칭: HCDS) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 반응체(반응 가스)로서, 예를 들어 질소(N) 함유 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. N 함유 가스는, 질화원(질화제, 질화 가스), 즉, N 소스로서 작용한다. N 함유 가스로서는, 예를 들어 질화수소계 가스인 암모니아(NH3) 가스를 사용할 수 있다.
가스 공급관(232c)으로부터는, 반응체(반응 가스)로서, 예를 들어 산소(O) 함유 가스가, MFC(241c), 밸브(243c), 노즐(249c)을 통해서 처리실(201) 내에 공급된다. O 함유 가스는, 산화원(산화제, 산화 가스), 즉, O 소스로서 작용한다. O 함유 가스로서는, 예를 들어 산소(O2) 가스를 사용할 수 있다.
가스 공급관(232d, 232e)으로부터는, 수소(H) 함유 가스가, MFC(241d, 241e), 밸브(243d, 243e), 가스 공급관(232a, 232b), 노즐(249a, 249b)을 통해서 처리실(201) 내에 공급된다. H 함유 가스는, 그 단체로는 산화 작용은 얻어지지 않지만, 후술하는 기판 처리 공정에서, 특정 조건 하에서 O 함유 가스와 반응함으로써 원자 상태 산소(atomic oxygen, O) 등의 산화종을 생성하여, 산화 처리의 효율을 향상시키도록 작용한다. H 함유 가스로서는, 예를 들어 수소(H2) 가스를 사용할 수 있다.
가스 공급관(232f 내지 232h)으로부터는, 불활성 가스로서, 예를 들어 질소(N2) 가스가, 각각 MFC(241f 내지 241h), 밸브(243f 내지 243h), 가스 공급관(232a 내지 232c), 노즐(249a 내지 249c)을 통해서 처리실(201) 내에 공급된다. N2 가스는, 퍼지 가스, 캐리어 가스로서 작용한다.
주로, 가스 공급관(232a), MFC(241a), 밸브(243a), 노즐(249a)에 의해, 원료를 공급하는 제1 공급계가 구성된다. 주로, 가스 공급관(232b), MFC(241b), 밸브(243b), 노즐(249b)에 의해, 원료를 공급하는 제2 공급계가 구성된다. 주로, 가스 공급관(232c), MFC(241c), 밸브(243c), 노즐(249c)에 의해, 반응체를 공급하는 제3 공급계가 구성된다. 가스 공급관(232d, 232e), MFC(241d, 241e), 밸브(243d, 243e)를 제3 공급계에 포함해서 생각해도 된다. 주로, 가스 공급관(232f 내지 232h), MFC(241f 내지 241h), 밸브(243f 내지 243h)에 의해, 불활성 가스 공급계가 구성된다.
상술한 각종 공급계 중, 어느 것, 혹은 모든 공급계는, 밸브(243a 내지 243h)나 MFC(241a 내지 241h) 등이 집적되어 이루어지는 집적형 공급 시스템(248)으로서 구성되어 있어도 된다. 집적형 공급 시스템(248)은, 가스 공급관(232a 내지 232h) 각각에 대하여 접속되어, 가스 공급관(232a 내지 232h) 내에의 각종 가스의 공급 동작, 즉, 밸브(243a 내지 243h)의 개폐 동작이나 MFC(241a 내지 241h)에 의한 유량 조정 동작 등이, 후술하는 컨트롤러(121)에 의해 제어되도록 구성되어 있다. 집적형 공급 시스템(248)은, 일체형, 혹은 분할형의 집적 유닛으로서 구성되어 있고, 가스 공급관(232a 내지 232h) 등에 대하여 집적 유닛 단위로 착탈을 행할 수 있어, 집적형 공급 시스템(248)의 메인터넌스, 교환, 증설 등을 집적 유닛 단위로 행하는 것이 가능하게 구성되어 있다.
반응관(203)의 측벽 하방에는, 처리실(201) 내의 분위기를 배기하는 배기구(231a)가 마련되어 있다. 도 2에 도시한 바와 같이, 배기구(231a)는, 평면으로 보아, 웨이퍼(200)를 사이에 두고 노즐(249a 내지 249c)(가스 분출구(250a 내지 250c))과 대향(대면)하는 위치에 마련되어 있다. 배기구(231a)는, 반응관(203)의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라 마련되어 있어도 된다. 배기구(231a)에는 배기관(231)이 접속되어 있다. 배기관(231)에는, 처리실(201) 내의 압력을 검출하는 압력 검출기(압력 검출부)로서의 압력 센서(245) 및 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller) 밸브(244)를 개재하여, 진공 배기 장치로서의 진공 펌프(246)가 접속되어 있다. APC 밸브(244)는, 진공 펌프(246)를 작동시킨 상태에서 밸브를 개폐함으로써, 처리실(201) 내의 진공 배기 및 진공 배기 정지를 행할 수 있고, 또한 진공 펌프(246)를 작동시킨 상태에서, 압력 센서(245)에 의해 검출된 압력 정보에 기초하여 밸브 개방도를 조절함으로써, 처리실(201) 내의 압력을 조정할 수 있도록 구성되어 있다. 주로, 배기관(231), APC 밸브(244), 압력 센서(245)에 의해 배기계가 구성된다. 진공 펌프(246)를 배기계에 포함해서 생각해도 된다.
매니폴드(209)의 하방에는, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 시일 캡(219)이 마련되어 있다. 시일 캡(219)은, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 시일 캡(219)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220b)이 마련되어 있다. 시일 캡(219)의 하방에는, 후술하는 보트(217)를 회전시키는 회전 기구(267)가 설치되어 있다. 회전 기구(267)의 회전축(255)은, 시일 캡(219)을 관통해서 보트(217)에 접속되어 있다. 회전 기구(267)는, 보트(217)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 시일 캡(219)은, 반응관(203)의 외부에 설치된 승강 기구로서의 보트 엘리베이터(115)에 의해 수직 방향으로 승강되도록 구성되어 있다. 보트 엘리베이터(115)는 시일 캡(219)을 승강시킴으로써, 웨이퍼(200)를 처리실(201) 내외로 반입 및 반출(반송)하는 반송 장치(반송 기구)로서 구성되어 있다. 매니폴드(209)의 하방에는, 시일 캡(219)을 강하시켜 보트(217)를 처리실(201) 내로부터 반출한 상태에서, 매니폴드(209)의 하단 개구를 기밀하게 폐색 가능한 노구 덮개로서의 셔터(219s)가 마련되어 있다. 셔터(219s)는, 예를 들어 SUS 등의 금속 재료에 의해 구성되고, 원반상으로 형성되어 있다. 셔터(219s)의 상면에는, 매니폴드(209)의 하단과 맞닿는 시일 부재로서의 O링(220c)이 마련되어 있다. 셔터(219s)의 개폐 동작(승강 동작이나 회동 동작 등)은, 셔터 개폐 기구(115s)에 의해 제어된다.
기판 지지구로서의 보트(217)는, 복수매, 예를 들어 25 내지 200매의 웨이퍼(200)를 수평 자세이면서 또한 서로 중심을 맞춘 상태에서 수직 방향으로 정렬시켜 다단으로 지지하도록, 즉, 간격을 두고 배열시키도록 구성되어 있다. 보트(217)는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성된다. 보트(217)의 하부에는, 예를 들어 석영이나 SiC 등의 내열성 재료에 의해 구성되는 단열판(218)이 다단으로 지지되어 있다.
반응관(203) 내에는, 온도 검출기로서의 온도 센서(263)가 설치되어 있다. 온도 센서(263)에 의해 검출된 온도 정보에 기초하여 히터(207)에의 통전 정도를 조정함으로써, 처리실(201) 내의 온도가 원하는 온도 분포로 된다. 온도 센서(263)는 반응관(203)의 내벽을 따라 마련되어 있다.
도 3에 도시한 바와 같이, 제어부(제어 수단)인 컨트롤러(121)는, CPU(Central Processing Unit)(121a), RAM(Random Access Memory)(121b), 기억 장치(121c), I/O 포트(121d)를 구비한 컴퓨터로서 구성되어 있다. RAM(121b), 기억 장치(121c), I/O 포트(121d)는, 내부 버스(121e)를 통해서, CPU(121a)와 데이터 교환 가능하게 구성되어 있다. 컨트롤러(121)에는, 예를 들어 터치 패널 등으로서 구성된 입출력 장치(122)가 접속되어 있다.
기억 장치(121c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive) 등으로 구성되어 있다. 기억 장치(121c) 내에는, 기판 처리 장치의 동작을 제어하는 제어 프로그램이나, 후술하는 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하게 저장되어 있다. 프로세스 레시피는, 후술하는 기판 처리에서의 각 수순을 컨트롤러(121)에 실행시켜, 소정의 결과를 얻을 수 있게 조합된 것이며, 프로그램으로서 기능한다. 이하, 프로세스 레시피, 제어 프로그램 등을 총칭하여, 단순히 프로그램이라고도 한다. 또한, 프로세스 레시피를, 단순히 레시피라고도 한다. 본 명세서에서 프로그램이라는 용어를 사용한 경우에는, 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. RAM(121b)은, CPU(121a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보유되는 메모리 영역(워크 에어리어)으로서 구성되어 있다.
I/O 포트(121d)는, 상술한 MFC(241a 내지 241h), 밸브(243a 내지 243h), 압력 센서(245), APC 밸브(244), 진공 펌프(246), 온도 센서(263), 히터(207), 회전 기구(267), 보트 엘리베이터(115), 셔터 개폐 기구(115s) 등에 접속되어 있다.
CPU(121a)는, 기억 장치(121c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(122)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(121c)로부터 레시피를 판독하도록 구성되어 있다. CPU(121a)는, 판독한 레시피의 내용을 따르도록, MFC(241a 내지 241h)에 의한 각종 가스의 유량 조정 동작, 밸브(243a 내지 243h)의 개폐 동작, APC 밸브(244)의 개폐 동작 및 압력 센서(245)에 기초하는 APC 밸브(244)에 의한 압력 조정 동작, 진공 펌프(246)의 기동 및 정지, 온도 센서(263)에 기초하는 히터(207)의 온도 조정 동작, 회전 기구(267)에 의한 보트(217)의 회전 및 회전 속도 조절 동작, 보트 엘리베이터(115)에 의한 보트(217)의 승강 동작, 셔터 개폐 기구(115s)에 의한 셔터(219s)의 개폐 동작 등을 제어하도록 구성되어 있다.
컨트롤러(121)는, 외부 기억 장치(123)에 저장된 상술한 프로그램을, 컴퓨터에 인스톨함으로써 구성할 수 있다. 외부 기억 장치(123)는, 예를 들어 HDD 등의 자기 디스크, CD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리 등의 반도체 메모리 등을 포함한다. 기억 장치(121c)나 외부 기억 장치(123)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 단순히 기록 매체라고도 한다. 본 명세서에서 기록 매체라는 용어를 사용한 경우에는, 기억 장치(121c) 단체만을 포함하는 경우, 외부 기억 장치(123) 단체만을 포함하는 경우, 또는 그들 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(123)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
상술한 기판 처리 장치를 사용하여, 반도체 장치의 제조 공정의 일 공정으로서, 기판으로서의 웨이퍼(200) 상에 막을 형성하는 기판 처리 시퀀스 예, 즉, 성막 시퀀스 예에 대해서 도 4를 사용해서 설명한다. 이하의 설명에서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(121)에 의해 제어된다.
도 4에 도시하는 성막 시퀀스에서는,
웨이퍼 배열 영역의 웨이퍼 배열 방향을 따라 배치된 제1 노즐의 제1 분출구, 즉, 노즐(249a)의 측면에 마련된 복수의 가스 분출구(250a)로부터 웨이퍼(200)에 대하여 원료로서 HCDS 가스를 공급하는 스텝 A1과, 웨이퍼(200)에 대하여 반응체로서 NH3 가스를 공급하는 스텝 A2를 비동시에 행하는 제1 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행하는 제1 성막 스텝과,
웨이퍼 배열 영역의 웨이퍼 배열 방향을 따라 배치된 제2 노즐의 제2 분출구, 즉, 노즐(249b)의 측면에 마련된 복수의 가스 분출구(250b)로부터 웨이퍼(200)에 대하여 원료로서 HCDS 가스를 공급하는 스텝 B1과, 웨이퍼(200)에 대하여 반응체로서 NH3 가스를 공급하는 스텝 B2를 비동시에 행하는 제2 세트를 소정 횟수(n2회, n2는 1 이상의 정수) 행하는 제2 성막 스텝
을 비동시에 행하는 사이클을 소정 횟수(n3회, n3은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에, 막으로서, Si 및 N을 포함하는 막, 즉, 실리콘 질화막(SiN막)을 형성한다.
도 4에 도시하는 성막 시퀀스를 행할 때, 웨이퍼(200)에 대하여 HCDS 가스를 공급하는 노즐(249a, 249b)의 구조를, 상술한 바와 같이 다르게 한다. 또한, 노즐(249a)에서의 가스 분출구(250a)의 설치 영역의 적어도 일부와, 노즐(249b)에서의 가스 분출구(250b)의 설치 영역의 적어도 일부를, 웨이퍼 배열 영역에서 중복시킨다. 또한, 웨이퍼(200)에 대한 NH3 가스의 공급은, 제3 노즐의 제3 분출구, 즉, 노즐(249c)의 측면에 마련된 복수의 가스 분출구(250c)로부터 행한다.
또한, 도 4는, 제1 성막 스텝에서 행하는 제1 세트의 실시 횟수(n1), 및 제2 성막 스텝에서 행하는 제2 세트의 실시 횟수(n2)를 각각 1회로 하는 예를 도시하고 있다. 또한, 도 4에서는, 제1 성막 스텝의 실시 기간, 및 제2 성막 스텝의 실시 기간을, 편의상 각각 A, B로 나타내고 있다. 또한, 도 4에서는, 노즐(249a 내지 249c)을 편의상, 각각 R1 내지 R3으로 나타내고 있다. 각 스텝의 실시 기간 및 각노즐의 표기는, 후술하는 변형예의 가스 공급 시퀀스를 도시하는 도 5, 도 6에서도 마찬가지이다. 또한, 도 4에서는, 스텝 A1, A2, B1, B2의 실시 기간을, 편의상, 각각 A1, A2, B1, B2로 나타내고 있다. 그 점은, 후술하는 도 5에서도 마찬가지이다.
본 명세서에서는, 도 4에 도시하는 성막 시퀀스를, 편의상, 이하와 같이 나타내는 경우도 있다. 후술하는 변형예의 설명에서도, 마찬가지의 표기를 사용한다.
〔(R1: HCDS→R3: NH3)×n1→(R2: HCDS→R3: NH3)×n2〕×n3⇒ SiN
본 명세서에서 「웨이퍼」라는 용어를 사용한 경우에는, 웨이퍼 그 자체를 의미하는 경우나, 웨이퍼와 그 표면에 형성된 소정의 층이나 막의 적층체를 의미하는 경우가 있다. 본 명세서에서 「웨이퍼의 표면」이라는 용어를 사용한 경우에는, 웨이퍼 그 자체의 표면을 의미하는 경우나, 웨이퍼 상에 형성된 소정의 층 등의 표면을 의미하는 경우가 있다. 본 명세서에서 「웨이퍼 상에 소정의 층을 형성한다」라고 기재한 경우에는, 웨이퍼 그 자체의 표면 상에 소정의 층을 직접 형성하는 것을 의미하는 경우나, 웨이퍼 상에 형성되어 있는 층 등의 위에 소정의 층을 형성하는 것을 의미하는 경우가 있다. 본 명세서에서 「기판」이라는 용어를 사용한 경우도, 「웨이퍼」라는 용어를 사용한 경우와 동의이다.
(웨이퍼 차지 및 보트 로드)
복수매의 웨이퍼(200)가 보트(217)에 장전(웨이퍼 차지)된다. 그 후, 도 1에 도시한 바와 같이, 복수매의 웨이퍼(200)를 지지한 보트(217)는, 보트 엘리베이터(115)에 의해 들어 올려져서 처리실(201) 내에 반입(보트 로드)된다. 이 상태에서, 시일 캡(219)은 O링(220b)을 개재해서 매니폴드(209)의 하단을 시일한 상태가 된다.
(압력 조정 및 온도 조정)
처리실(201) 내, 즉, 웨이퍼(200)가 존재하는 공간이 원하는 압력(처리 압력)으로 되도록, 진공 펌프(246)에 의해 진공 배기(감압 배기)된다. 이때, 처리실(201) 내의 압력은 압력 센서(245)에서 측정되고, 이 측정된 압력 정보에 기초하여 APC 밸브(244)가 피드백 제어된다. 또한, 처리실(201) 내의 웨이퍼(200)가 원하는 온도(처리 온도)로 되도록, 히터(207)에 의해 가열된다. 이때, 처리실(201) 내가 원하는 온도 분포로 되도록, 온도 센서(263)가 검출한 온도 정보에 기초하여 히터(207)에의 통전 정도가 피드백 제어된다. 또한, 회전 기구(267)에 의한 웨이퍼(200)의 회전을 개시한다. 처리실(201) 내의 배기, 웨이퍼(200)의 가열 및 회전은 모두, 적어도 웨이퍼(200)에 대한 처리가 종료될 때까지의 동안에는 계속해서 행하여진다.
(성막 스텝)
그 후, 다음 제1, 제2 성막 스텝을 순차 실시한다.
〔제1 성막 스텝〕
제1 성막 스텝에서는, 다음의 스텝 A1, A2를 순차 실행한다.
[스텝 A1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200)에 대하여 HCDS 가스를 공급한다(제1 HCDS 가스 공급 스텝). 구체적으로는, 밸브(243a)를 개방하여, 가스 공급관(232a) 내에 HCDS 가스를 흘린다. HCDS 가스는, MFC(241a)에 의해 유량 조정되어, 노즐(249a)의 측면에 마련된 복수의 가스 분출구(250a) 각각을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 밸브(243f 내지 243h) 중 적어도 어느 것을 개방하여, 노즐(249a 내지 249c) 중 적어도 어느 것을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
HCDS 가스 공급 유량: 0.01 내지 2slm, 바람직하게는 0.1 내지 1slm
N2 가스 공급 유량(가스 공급관마다): 0 내지 10slm
각 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 온도: 250 내지 800℃, 바람직하게는 400 내지 700℃
처리 압력: 1 내지 2666Pa, 바람직하게는 67 내지 1333Pa
이 예시된다.
본 명세서에서의 「250 내지 800℃」와 같은 수치 범위의 표기는, 하한값 및 상한값이 그 범위에 포함되는 것을 의미한다. 따라서, 예를 들어 「250 내지 800℃」란 「250℃ 이상 800℃ 이하」를 의미한다. 다른 수치 범위에 대해서도 마찬가지이다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200)의 최표면 상에 Cl을 포함하는 Si 함유층이 형성된다. Cl을 포함하는 Si 함유층은, 웨이퍼(200)의 최표면에, HCDS가 물리 흡착되거나, HCDS의 일부가 분해된 물질(이하, SixCly)이 화학 흡착되거나, HCDS가 열분해함으로써 Si가 퇴적되거나 하는 것 등에 의해 형성된다. Cl을 포함하는 Si 함유층은, HCDS나 SixCly의 흡착층(물리 흡착층이나 화학 흡착층)이어도 되고, Cl을 포함하는 Si층(Si의 퇴적층)이어도 된다. 본 명세서에서는, Cl을 포함하는 Si 함유층을, 단순히 Si 함유층이라고도 칭한다.
Si 함유층이 형성된 후, 밸브(243a)를 닫아, 처리실(201) 내에의 HCDS 가스의 공급을 정지한다. 그리고, 처리실(201) 내를 진공 배기하여, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지 스텝). 이때, 밸브(243f 내지 243h)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는 퍼지 가스로서 작용한다.
원료(원료 가스)로서는, HCDS 가스 외에, 모노클로로실란(SiH3Cl, 약칭: MCS) 가스, 디클로로실란(SiH2Cl2, 약칭: DCS) 가스, 트리클로로실란(SiHCl3, 약칭: TCS) 가스, 테트라클로로실란(SiCl4, 약칭: STC) 가스, 옥타클로로트리실란(Si3Cl8, 약칭: OCTS) 가스 등의 클로로실란계 가스를 사용할 수 있다. 이 점은, 후술하는 스텝 B1에서도 마찬가지이다.
불활성 가스로서는, N2 가스 외에, Ar 가스, He 가스, Ne 가스, Xe 가스 등의 희가스를 사용할 수 있다. 이 점은, 후술하는 각 스텝에서도 마찬가지이다.
[스텝 A2]
스텝 A1이 종료된 후, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 Si 함유층에 대하여 NH3 가스를 공급한다(제1 NH3 가스 공급 스텝). 구체적으로는, 밸브(243c)를 개방하여, 가스 공급관(232c) 내에 NH3 가스를 흘린다. NH3 가스는, MFC(241c)에 의해 유량 조정되어, 노즐(249c)의 측면에 마련된 복수의 가스 분출구(250c) 각각을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 이때, 웨이퍼(200)에 대하여 NH3 가스가 공급된다. 이때, 밸브(243f 내지 243h) 중 적어도 어느 것을 개방하여, 노즐(249a 내지 249c) 중 적어도 어느 것을 통해서 처리실(201) 내에 N2 가스를 공급하도록 해도 된다.
본 스텝에서의 처리 조건으로서는,
NH3 가스 공급 유량: 0.1 내지 10slm
N2 가스 공급 유량(가스 공급관마다): 0 내지 2slm
NH3 가스 공급 시간: 1 내지 120초, 바람직하게는 1 내지 60초
처리 압력: 1 내지 4000Pa, 바람직하게는 1 내지 3000Pa
이 예시된다. 다른 처리 조건은, 스텝 A1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 웨이퍼(200) 상에 형성된 Si 함유층의 적어도 일부가 질화(개질)된다. Si 함유층이 개질됨으로써, 웨이퍼(200) 상에, Si 및 N을 포함하는 층, 즉, SiN층이 형성된다. SiN층을 형성할 때, Si 함유층에 포함되어 있던 Cl 등의 불순물은, NH3 가스에 의한 Si 함유층의 개질 반응의 과정에서, 적어도 Cl을 포함하는 가스 상태 물질을 구성하여, 처리실(201) 내로부터 배출된다. 이에 의해, SiN층은, Si 함유층에 비하여 Cl 등의 불순물이 적은 층으로 된다.
SiN층이 형성된 후, 밸브(243c)를 닫아, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 스텝 A1의 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지 스텝).
반응체(반응 가스)로서는, NH3 가스 외에, 예를 들어 디아젠(N2H2) 가스, 히드라진(N2H4) 가스, N3H8 가스 등의 질화수소계 가스를 사용할 수 있다. 이 점은, 후술하는 스텝 B2에서도 마찬가지이다.
[제1 세트의 소정 횟수 실시]
상술한 스텝 A1, A2를 비동시에, 즉, 동기시키지 않고 행하는 제1 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 소정 조성 및 소정 막 두께의 제1 SiN막을 형성할 수 있다.
〔제2 성막 스텝〕
제1 성막 스텝이 종료된 후, 다음의 스텝 B1, B2를 순차 실행한다.
[스텝 B1]
이 스텝에서는, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상에 형성된 제1 SiN막에 대하여 HCDS 가스를 공급한다(제2 HCDS 가스 공급 스텝). 구체적으로는, 밸브(243b)를 개방하여, 가스 공급관(232b) 내에 HCDS 가스를 흘린다. HCDS 가스는, MFC(241b)에 의해 유량 조정되어, 노즐(249b)의 측면에 마련된 복수의 가스 분출구(250b) 각각을 통해서 처리실(201) 내에 공급되어, 배기구(231a)로부터 배기된다. 다른 처리 수순은, 스텝 A1에서의 처리 수순과 마찬가지로 한다. 본 스텝에서의 처리 조건은, 스텝 A1에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 스텝 A1과 마찬가지로, 웨이퍼(200)의 최표면 상, 즉, 웨이퍼(200) 상에 형성된 제1 SiN막 상에 Si 함유층이 형성된다.
Si 함유층이 형성된 후, 밸브(243b)를 닫아, 처리실(201) 내에의 HCDS 가스의 공급을 정지한다. 그리고, 스텝 A1의 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지 스텝).
[스텝 B2]
스텝 B1이 종료된 후, 스텝 A2와 마찬가지의 처리 수순에 의해, 처리실(201) 내의 웨이퍼(200), 즉, 웨이퍼(200) 상의 제1 SiN막 상에 형성된 Si 함유층에 대하여 NH3 가스를 공급한다(제2 NH3 가스 공급 스텝). 본 스텝에서의 처리 조건은, 스텝 A2에서의 처리 조건과 마찬가지로 한다.
상술한 조건 하에서 웨이퍼(200)에 대하여 NH3 가스를 공급함으로써, 웨이퍼(200) 상의 제1 SiN막 상에 형성된 Si 함유층의 적어도 일부가 개질(질화)되어, 스텝 A2와 마찬가지로, 웨이퍼(200)의 최표면 상, 즉, 웨이퍼(200) 상에 형성된 제1 SiN막 상에 SiN층이 형성된다.
SiN층이 형성된 후, 밸브(243c)를 닫아, 처리실(201) 내에의 NH3 가스의 공급을 정지한다. 그리고, 스텝 A1의 퍼지 스텝과 마찬가지의 처리 수순에 의해, 처리실(201) 내에 잔류하는 가스 등을 처리실(201) 내로부터 배제한다(퍼지 스텝).
[제2 세트의 소정 횟수 실시]
상술한 스텝 B1, B2를 비동시에, 즉, 동기시키지 않고 행하는 제2 세트를 소정 횟수(n2회, n2는 1 이상의 정수) 행함으로써, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상의 제1 SiN막 상에, 소정 조성 및 소정 막 두께의 제2 SiN막을 형성할 수 있다.
〔사이클의 소정 횟수 실시〕
상술한 제1, 제2 성막 스텝을 비동시에, 즉, 동기시키지 않고 행하는 사이클을 소정 횟수(n3회, n3은 1 이상의 정수) 행함으로써, 웨이퍼(200) 상에 소정 조성 및 소정 막 두께를 갖고, 제1 SiN막과 제2 SiN막이 교대로 적층되어 이루어지는 적층막으로 구성되는 SiN막을 형성할 수 있다.
(애프터 퍼지 내지 대기압 복귀)
성막 스텝이 종료된 후, 가스 공급관(232f 내지 232h) 각각으로부터 N2 가스를 처리실(201) 내에 공급하여, 배기구(231a)를 통해서 배기관(231)으로부터 배기한다. N2 가스는 퍼지 가스로서 작용한다. 이에 의해, 처리실(201) 내가 퍼지되어, 처리실(201) 내에 잔류하는 가스나 반응 부생성물이 처리실(201) 내로부터 제거된다(애프터 퍼지). 그 후, 처리실(201) 내의 분위기가 불활성 가스로 치환되고(불활성 가스 치환), 처리실(201) 내의 압력이 상압으로 복귀된다(대기압 복귀).
(보트 언로드 및 웨이퍼 디스차지)
보트 엘리베이터(115)에 의해 시일 캡(219)이 하강되어, 매니폴드(209)의 하단이 개구된다. 그리고, 처리가 끝난 웨이퍼(200)가 보트(217)에 지지된 상태에서, 매니폴드(209)의 하단으로부터 반응관(203)의 외부로 반출(보트 언로드)된다. 처리가 끝난 웨이퍼(200)는 반응관(203)의 외부로 반출된 후, 보트(217)로부터 취출된다(웨이퍼 디스차지).
(3) 본 실시 형태에 의한 효과
본 실시 형태에 따르면, 이하에 나타내는 1개 또는 복수의 효과가 얻어진다.
(a) 제1 성막 스텝의 스텝 A1에서, 노즐(249a)로부터 웨이퍼(200)에 대하여 HCDS 가스를 공급하고, 제2 성막 스텝의 스텝 B1에서, 노즐(249a)과는 구조가 다른 노즐(249b)로부터 웨이퍼(200)에 대하여 HCDS 가스를 공급함으로써, 웨이퍼(200) 상에 형성되는 SiN막(적층막)의 웨이퍼간 막 두께 분포를 제어하는 것이 가능하게 된다.
왜냐하면, 스텝 A1에서는, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 개구 면적이 점차 작아지도록 구성된 가스 분출구(250a) 각각으로부터, 웨이퍼(200)에 대하여 HCDS 가스를 공급한다. 스텝 A1에서는, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라, 즉, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라, 웨이퍼(200)에 대하여 공급되는 HCDS 가스의 유량이 작아져서, 웨이퍼(200)의 표면 상에서의 HCDS 가스의 유속이 작아져, 웨이퍼(200)의 표면 상에서의 HCDS 가스의 체재 시간이 길어진다. 스텝 A1에서는, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라, HCDS 가스에 포함되는 Si의 웨이퍼(200)의 표면에의 흡착량이 많아져서, 웨이퍼(200) 상에 형성되는 Si 함유층의 두께가 두꺼워진다. 결과로서, 제1 성막 스텝을 행함으로써 웨이퍼(200) 상에 형성되는 제1 SiN막의 웨이퍼간 막 두께 분포는, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라 막 두께가 점차 두꺼워지는 분포로 된다.
또한, 스텝 B1에서는, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 개구 면적이 점차 커지도록 구성된 가스 분출구(250b) 각각으로부터, 웨이퍼(200)에 대하여 HCDS 가스를 공급한다. 스텝 B1에서는, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라, 즉, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라, 웨이퍼(200)에 대하여 공급되는 HCDS 가스의 유량이 커져서, 웨이퍼(200)의 표면 상에서의 HCDS 가스의 유속이 커져, 웨이퍼(200)의 표면 상에서의 HCDS 가스의 체재 시간이 짧아진다. 스텝 B1에서는, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라, HCDS 가스에 포함되는 Si의 웨이퍼(200)의 표면에의 흡착량이 적어져서, 웨이퍼(200) 상에 형성되는 Si 함유층의 두께가 얇아진다. 결과로서, 제2 성막 스텝을 행함으로써 웨이퍼(200) 상에 형성되는 제2 SiN막의 웨이퍼간 막 두께 분포는, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 막 두께가 점차 얇아지는 분포로 된다.
가령, 제2 성막 스텝을 불실시로 하면서 제1 성막 스텝만을 복수회 행하여, 제1 SiN막을 반복해서 적층함으로써 웨이퍼(200) 상에 SiN막을 형성하는 경우, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포는, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 막 두께가 점차 두꺼워지는 분포로 된다. 또한 가령, 제1 성막 스텝을 불실시로 하면서 제2 성막 스텝만을 복수회 행하여, 제2 SiN막을 반복해서 적층함으로써 웨이퍼(200) 상에 SiN막을 형성하는 경우, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포는, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 막 두께가 점차 얇아지는 분포로 된다.
이에 반해, 본 실시 형태에서는, 제1, 제2 성막 스텝을 비동시에 행하는 사이클을 소정 횟수 행하여, 웨이퍼(200) 상에 웨이퍼간 막 두께 분포가 서로 다른 제1, 제2 SiN막을 교대로 적층시키므로, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포를 제어하는 것이 가능하게 된다. 즉, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포를, 제1 성막 스텝만을 소정 횟수 행함으로써 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포와, 제2 성막 스텝만을 소정 횟수 행함으로써 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포 사이의 중간적인 분포로 하는 것이 가능하게 된다.
예를 들어, SiN막 중에 포함시키는 제1 SiN막의 합계 막 두께의, SiN막 중에 포함시키는 제2 SiN막의 합계 막 두께에 대한 비율을 소정의 크기로 함으로써, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포를, 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸쳐 두께가 균일한 분포로 하는 것이 가능하게 된다. 즉, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 균일성을 향상시키는 것이 가능하게 된다.
또한 예를 들어, SiN막 중에 포함시키는 제1 SiN막의 합계 막 두께의, SiN막 중에 포함시키는 제2 SiN막의 합계 막 두께에 대한 비율을, 웨이퍼간 막 두께 분포가 균등해지는 경우에서의 상술한 비율보다도 크게 함으로써, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포를, 제1 성막 스텝만을 복수회 행함으로써 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포에 접근시키는 방향으로 제어하는 것이 가능하게 된다.
또한 예를 들어, SiN막 중에 포함시키는 제1 SiN막의 합계 막 두께의, SiN막 중에 포함시키는 제2 SiN막의 합계 막 두께에 대한 비율을, 웨이퍼간 막 두께 분포가 균등해지는 경우에서의 상술한 비율보다도 작게 함으로써, 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포를, 제2 성막 스텝만을 복수회 행함으로써 웨이퍼(200) 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포에 접근시키는 방향으로 제어하는 것이 가능하게 된다.
(b) 노즐(249a)에서의 가스 분출구(250a)의 설치 영역의 적어도 일부와, 노즐(249b)에서의 가스 분출구(250b)의 설치 영역의 적어도 일부를, 웨이퍼 배열 방향에 있어서 중복시키므로, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 넓은 범위에 걸쳐, 상술한 효과가 얻어지게 된다. 특히, 본 실시 형태과 같이, 노즐(249a 내지 249c)에서의 가스 분출구(250a 내지 250c)의 설치 영역 전체를, 웨이퍼 배열 방향에 있어서 서로 중복시킴으로써, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 보다 넓은 범위에서, 예를 들어 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸치는 전역에서, 상술한 효과가 얻어지게 된다.
(c) 제1 성막 스텝에서의 제1 세트의 실시 횟수(n1)를 제어함으로써, 웨이퍼(200) 상에 형성되는 제1 SiN막의 웨이퍼간 막 두께 분포의 정도를, 광범위하게 제어하는 것이 가능하게 된다. 예를 들어, n1을 크게 설정함으로써, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 제1 SiN막의 막 두께가 점차 두꺼워지는 웨이퍼간 막 두께 분포의 정도를 강화하는 방향으로 제어하는 것이 가능하게 된다. 또한, 이 제어는, 웨이퍼(200) 상에 형성되는 SiN막이, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 얇아지는 경향이 있는 반응계에서 특히 유효해진다. 또한, n1을 작게 설정함으로써, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 제1 SiN막의 막 두께가 점차 두꺼워지는 웨이퍼간 막 두께 분포의 정도를 약화시키는 방향으로 제어하는 것이 가능하게 된다.
또한, 제2 성막 스텝에서의 제2 세트의 실시 횟수(n2)를 제어함으로써, 웨이퍼(200) 상에 형성되는 제2 SiN막의 웨이퍼간 막 두께 분포의 정도를, 광범위하게 제어하는 것이 가능하게 된다. 예를 들어, n2를 크게 설정함으로써, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 제2 SiN막의 막 두께가 점차 얇아지는 웨이퍼간 막 두께 분포의 정도를 강화하는 방향으로 제어하는 것이 가능하게 된다. 또한, 이 제어는, 웨이퍼(200) 상에 형성되는 SiN막이, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 두꺼워지는 경향이 있는 반응계에서 특히 유효해진다. 또한, n2를 작게 설정함으로써, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 제2 SiN막의 막 두께가 점차 얇아지는 웨이퍼간 막 두께 분포의 정도를 약화시키는 방향으로 제어하는 것이 가능하게 된다.
이러한 점에서, 제1 성막 스텝에서의 제1 세트의 실시 횟수(n1), 및 제2 성막 스텝에서의 제2 세트의 실시 횟수(n2)를 각각 제어함으로써, 즉, n1=n2로 하거나, n1>n2로 하거나, n1≫n2로 하거나, n1<n2로 하거나, n1≪n2로 하거나 함으로써, 웨이퍼(200) 상에 최종적으로 형성되는 SiN막의 웨이퍼간 막 두께 분포의 정도를, 광범위하게 제어하는 것이 가능하게 된다.
(d) 상술한 효과는, HCDS 가스 이외의 상술한 원료를 사용하는 경우나, NH3 가스 이외의 상술한 반응체를 사용하는 경우나, N2 가스 이외의 상술한 불활성 가스를 사용하는 경우에도, 마찬가지로 얻을 수 있다.
(4) 변형예
본 실시 형태는, 이하의 변형예와 같이 변경할 수 있다. 이들 변형예는 임의로 조합할 수 있다. 특별히 설명이 없는 한, 각 변형예의 각 스텝에서의 처리 조건, 처리 수순은, 도 4에 도시하는 성막 시퀀스의 각 스텝에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
(변형예 1)
도 7의 (b)에 도시하는 바와 같이, 노즐(249a 내지 249c)로서, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼 배열 방향의 상방을 향해서 직립되도록 구성된 롱 노즐을 사용해도 된다.
본 변형예에서도, 노즐(249a)의 측면에 마련된 복수의 가스 분출구(250a)의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 작게 되어 있다. 또한, 노즐(249b)의 측면에 마련된 복수의 가스 분출구(250b)의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 크게 되어 있다. 또한, 노즐(249c)의 측면에 마련된 복수의 가스 분출구(250c)의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측에 걸쳐(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸쳐), 균등한 크기로 되어 있다. 또한, 본 변형예에서는, 웨이퍼 배열 영역의 하방측이, 노즐(249a 내지 249c) 내에서의 가스류의 상류측에, 또한 처리실(201) 내에서의 가스류의 하류측에 상당하고, 웨이퍼 배열 영역의 상방측이, 노즐(249a 내지 249c) 내에서의 가스류의 하류측에, 또한 처리실(201) 내에서의 가스류의 상류측에 상당한다.
또한, 본 변형예에서도, 노즐(249a 내지 249c)에서의 가스 분출구(250a 내지 250c)의 설치 영역 전체가, 웨이퍼 배열 방향에 있어서 서로 중복되어 있다. 노즐(249a)에 있어서 개구 면적이 크게 설정된 가스 분출구(250a)와, 노즐(249b)에 있어서 개구 면적이 작게 설정된 가스 분출구(250b)는, 웨이퍼 배열 영역 내에서의 서로 대응하는 높이 위치, 즉, 웨이퍼 배열 영역의 하방에서의 서로 대응하는 높이 위치(마찬가지의 높이 위치)에 각각 배치되어 있다. 또한, 노즐(249a)에 있어서 개구 면적이 작게 설정된 가스 분출구(250a)와, 노즐(249b)에 있어서 개구 면적이 크게 설정된 가스 분출구(250b)는, 웨이퍼 배열 영역 내에서의 서로 대응하는 높이 위치, 즉, 웨이퍼 배열 영역의 상방에서의 서로 대응하는 높이 위치(마찬가지의 높이 위치)에 각각 배치되어 있다.
본 변형예에서도, 도 7의 (a)에 도시하는 노즐(249a 내지 249c)을 사용한 경우와 마찬가지의 효과가 얻어진다.
(변형예 2)
도 8의 (a)에 도시하는 바와 같이, 노즐(249a 내지 249c)의 측면에 복수 마련되는 가스 분출구(250a 내지 250c) 각각을, 슬릿 형상으로 구성해도 된다. 즉, 제1 내지 제3 분출구의 형상을, 슬릿 형상을 포함하는 형상으로 해도 된다.
본 변형예에서도, 노즐(249a)의 측면에 마련된 복수의 가스 분출구(250a)의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 작게 되어 있다. 또한, 노즐(249b)의 측면에 마련된 복수의 가스 분출구(250b)의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 크게 되어 있다. 또한, 노즐(249c)의 측면에 마련된 복수의 가스 분출구(250c)의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측에 걸쳐(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸쳐), 균등한 크기로 되어 있다. 또한, 본 변형예에서는, 웨이퍼 배열 영역의 하방측이, 노즐(249a 내지 249c) 내 및 처리실(201) 내에서의 가스류의 하류측에 상당하고, 웨이퍼 배열 영역의 상방측이, 노즐(249a 내지 249c) 내 및 처리실(201) 내에서의 가스류의 상류측에 상당한다.
또한, 본 변형예에서도, 노즐(249a 내지 249c)에서의 가스 분출구(250a 내지 250c)의 설치 영역 전체가, 웨이퍼 배열 방향에 있어서 서로 중복되어 있다. 노즐(249a)에 있어서 개구 면적이 크게 설정된 가스 분출구(250a)와, 노즐(249b)에 있어서 개구 면적이 작게 설정된 가스 분출구(250b)는, 웨이퍼 배열 영역 내에서의 서로 대응하는 높이 위치, 즉, 웨이퍼 배열 영역의 하방에서의 서로 대응하는 높이 위치(마찬가지의 높이 위치)에 각각 배치되어 있다. 또한, 노즐(249a)에 있어서 개구 면적이 작게 설정된 가스 분출구(250a)와, 노즐(249b)에 있어서 개구 면적이 크게 설정된 가스 분출구(250b)는, 웨이퍼 배열 영역 내에서의 서로 대응하는 높이 위치, 즉, 웨이퍼 배열 영역의 상방에서의 서로 대응하는 높이 위치(마찬가지의 높이 위치)에 각각 배치되어 있다.
또한, 본 변형예에서는, 노즐(249a)에서의 가스 분출구(250a) 및 노즐(249b)에서의 가스 분출구(250b) 중, 어느 한쪽의 분출구의 형상을 슬릿 형상을 포함하는 형상으로 하고, 한쪽의 분출구와는 다른 다른 쪽의 분출구의 형상을 원 형상을 포함하는 형상으로 해도 된다.
본 변형예에서도, 도 7의 (a)에 도시하는 노즐(249a 내지 249c)을 사용한 경우와 마찬가지의 효과가 얻어진다.
(변형예 3)
도 8의 (b)에 도시하는 바와 같이, 노즐(249a 내지 249c)로서, 반응관(203)의 내벽 하부로부터 상부를 따라, 웨이퍼 배열 방향의 상방을 향해서 직립되도록 구성된 롱 노즐을 사용하고, 가스 분출구(250a 내지 250c) 각각을, 슬릿 형상으로 구성해도 된다.
본 변형예에서도, 노즐(249a)의 측면에 마련된 복수의 가스 분출구(250a)의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 작게 되어 있다. 또한, 노즐(249b)의 측면에 마련된 복수의 가스 분출구(250b)의 개구 면적이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 크게 되어 있다. 또한, 노즐(249c)의 측면에 마련된 복수의 가스 분출구(250c)의 개구 면적에 대해서는 특별히 제한은 없지만, 예를 들어 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측에 걸쳐(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸쳐), 균등한 크기로 되어 있다.
또한, 본 변형예에서도, 노즐(249a 내지 249c)에서의 가스 분출구(250a 내지 250c)의 설치 영역 전체가, 웨이퍼 배열 방향에 있어서 서로 중복되어 있다. 노즐(249a)에 있어서 개구 면적이 크게 설정된 가스 분출구(250a)와, 노즐(249b)에 있어서 개구 면적이 작게 설정된 가스 분출구(250b)는, 웨이퍼 배열 영역 내에서의 서로 대응하는 높이 위치, 즉, 웨이퍼 배열 영역의 하방에서의 서로 대응하는 높이 위치(마찬가지의 높이 위치)에 각각 배치되어 있다. 또한, 노즐(249a)에 있어서 개구 면적이 작게 설정된 가스 분출구(250a)와, 노즐(249b)에 있어서 개구 면적이 크게 설정된 가스 분출구(250b)는, 웨이퍼 배열 영역 내에서의 서로 대응하는 높이 위치, 즉, 웨이퍼 배열 영역의 상방에서의 서로 대응하는 높이 위치(마찬가지의 높이 위치)에 각각 배치되어 있다.
또한, 본 변형예에서는, 노즐(249a)에서의 가스 분출구(250a) 및 노즐(249b)에서의 가스 분출구(250b) 중, 어느 한쪽의 분출구의 형상을 슬릿 형상을 포함하는 형상으로 하고, 한쪽의 분출구와는 다른 다른 쪽의 분출구의 형상을 원 형상을 포함하는 형상으로 해도 된다.
본 변형예에서도, 도 7의 (a)에 도시하는 노즐(249a 내지 249c)을 사용한 경우와 마찬가지의 효과가 얻어진다.
(변형예 4)
노즐(249a)의 측면에 마련된 복수의 가스 분출구(250a)의 개구 면적을, 도 7의 (a), 도 7의 (b), 도 8의 (a), 도 8의 (b)에 도시하는 노즐(249a)에서의 복수의 가스 분출구(250a)의 개구 면적과 같이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 작게 하고, 노즐(249b, 249c)의 측면에 복수 마련되는 가스 분출구(250b, 250c)의 개구 면적을, 도 7의 (a), 도 7의 (b), 도 8의 (a), 도 8의 (b)에 도시하는 노즐(249c)에서의 복수의 가스 분출구(250c)의 개구 면적과 같이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측에 걸쳐(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸쳐), 균등한 크기로 해도 된다.
또한 예를 들어, 노즐(249b)의 측면에 마련된 복수의 가스 분출구(250b)의 개구 면적을, 도 7의 (a), 도 7의 (b), 도 8의 (a), 도 8의 (b)에 도시하는 노즐(249b)에서의 복수의 가스 분출구(250b)의 개구 면적과 같이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서), 점차 크게 하고, 노즐(249a, 249c)의 측면에 복수 마련되는 가스 분출구(250a, 250c)의 개구 면적을, 도 7의 (a), 도 7의 (b), 도 8의 (a), 도 8의 (b)에 도시하는 노즐(249c)에서의 복수의 가스 분출구(250c)의 개구 면적과 같이, 웨이퍼 배열 영역의 웨이퍼 배열 방향에서의 일단측으로부터 타단측에 걸쳐(여기에서는 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸쳐), 균등한 크기로 해도 된다.
본 변형예에서도, 도 7의 (a)에 도시하는 노즐(249a 내지 249c)을 사용한 경우와 마찬가지의 효과가 얻어진다.
(변형예 5)
도 5나 이하에 나타내는 성막 시퀀스과 같이, 스텝 A2, B2 각각에서, 노즐(249c)로부터 웨이퍼(200)에 대하여 O2 가스를 공급하고, 노즐(249a, 249b)로부터 웨이퍼(200)에 대하여 H2 가스를 공급하도록 해도 된다. 또한, H2 가스는, 노즐(249a, 249b) 중 적어도 어느 한쪽으로부터 공급하도록 해도 된다. 스텝 A1, B1에 대해서는, 도 4에 도시하는 성막 시퀀스의 스텝 A1, B1과 마찬가지로 실시한다.
〔(R1: HCDS→R3: O2+R1, R2: H2)×n1→(R2: HCDS→R3: O2+R1, R2: H2)×n2〕×n3⇒ SiO
본 변형예에 의하면, 웨이퍼(200) 상에, 막으로서, Si 및 O를 포함하는 막, 즉, 실리콘 산화막(SiO막)을 형성할 수 있다. 또한, 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다.
(변형예 6)
가스 공급관(232c)으로부터 웨이퍼(200)에 대하여 HCDS 가스를 공급하고, 가스 공급관(232a, 232b)으로부터 웨이퍼(200)에 대하여 NH3 가스, O2 가스를 공급하도록, 가스 공급계의 구성을 변경해도 된다.
그리고, 도 6이나 이하에 나타내는 성막 시퀀스과 같이, 제1 성막 스텝에서, 노즐(249c)로부터 웨이퍼(200)에 대하여 HCDS 가스를 공급하는 스텝과, 노즐(249a, 249b)로부터 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝과, 노즐(249a)로부터 웨이퍼(200)에 대하여 O2 가스를 공급하는 스텝을 비동시에 행하는 제1 세트를 소정 횟수(n1회, n1은 1 이상의 정수) 행하도록 해도 된다. 또한, 제2 성막 스텝에서, 노즐(249c)로부터 웨이퍼(200)에 대하여 HCDS 가스를 공급하는 스텝과, 노즐(249a, 249b)로부터 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝과, 노즐(249b)로부터 웨이퍼(200)에 대하여 O2 가스를 공급하는 스텝을 비동시에 행하는 제2 세트를 소정 횟수(n2회, n2는 1 이상의 정수) 행하도록 해도 된다. 또한, NH3 가스는, 노즐(249a, 249b) 중 적어도 어느 한쪽으로부터 공급하도록 해도 된다.
제1 성막 스텝을 행함으로써, 웨이퍼(200) 상에, Si, O 및 N을 포함하는 막, 즉, 제1 SiON막을 형성할 수 있다. 또한, 제2 성막 스텝을 행함으로써, 웨이퍼(200) 상, 즉, 웨이퍼(200) 상의 제1 SiON막 상에, Si, O 및 N을 포함하는 막, 즉, 제2 SiON막을 형성할 수 있다. 본 변형예에 의하면, 웨이퍼(200) 상에 막으로서, 소정 조성 및 소정 막 두께를 갖고, 제1 SiON막과 제2 SiON막이 교대로 적층되어 이루어지는 적층막으로 구성되는 SiON막을 형성할 수 있다.
〔(R3: HCDS→R1, R2: NH3→R1: O2)×n1→(R3: HCDS→R1, R2: NH3→R2: O2)×n2〕×n3⇒ SiON
본 변형예에 의하면, 제1 성막 스텝을 행함으로써 웨이퍼(200) 상에 형성되는 제1 SiON막의 웨이퍼간 조성 분포를, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 O2 가스에 의한 산화의 정도가 점차 커지고, 막 중에서의 N의 함유량(잔류량)이 점차 적어지는 분포, 즉, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 N 푸어가 되는 조성 분포로 하는 것이 가능하게 된다. 또한, 제2 성막 스텝을 행함으로써 웨이퍼(200) 상에 형성되는 제2 SiON막의 웨이퍼간 조성 분포를, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 O2 가스에 의한 산화의 정도가 점차 작아지고, 막 중에서의 N의 함유량(잔류량)이 점차 많아지는 분포, 즉, 웨이퍼 배열 영역의 하방측으로부터 상방측을 향함에 따라서 N 리치가 되는 조성 분포로 하는 것이 가능하게 된다.
본 변형예에서는, 제1, 제2 성막 스텝을 비동시에 행하는 사이클을 소정 횟수 행하여, 웨이퍼(200) 상에 웨이퍼간 조성 분포가 서로 다른 제1, 제2 SiON막을 교대로 적층시키므로, 웨이퍼(200) 상에 최종적으로 형성되는 SiON막의 웨이퍼간 조성 분포를 제어하는 것이 가능하게 된다. 즉, 웨이퍼(200) 상에 최종적으로 형성되는 SiON막의 웨이퍼간 조성 분포를, 제1 성막 스텝만을 소정 횟수 행함으로써 웨이퍼(200) 상에 형성되는 SiON막의 웨이퍼간 조성 분포와, 제2 성막 스텝만을 소정 횟수 행함으로써 웨이퍼(200) 상에 형성되는 SiON막의 웨이퍼간 조성 분포 사이의 중간적인 분포로 하는 것이 가능하게 된다.
예를 들어, SiON막 중에 포함시키는 제1 SiON막의 합계 막 두께의, SiON막 중에 포함시키는 제2 SiON막의 합계 막 두께에 대한 비율을 소정의 크기로 함으로써, 웨이퍼(200) 상에 형성되는 SiON막의 웨이퍼간 조성 분포를, 웨이퍼 배열 영역의 하방측으로부터 상방측에 걸쳐 조성이 균일한 분포로 하는 것이 가능하게 된다. 즉, 웨이퍼(200) 상에 형성되는 SiON막의 웨이퍼간 조성 균일성을 향상시키는 것이 가능하게 된다.
또한 예를 들어, SiON막 중에 포함시키는 제1 SiON막의 합계 막 두께의, SiON막 중에 포함시키는 제2 SiON막의 합계 막 두께에 대한 비율을, 웨이퍼간 조성 분포가 균등해지는 경우에서의 상술한 비율보다도 크게 함으로써, 웨이퍼(200) 상에 형성되는 SiON막의 웨이퍼간 조성 분포를, 제1 성막 스텝만을 소정 횟수 행함으로써 웨이퍼(200) 상에 형성되는 SiON막의 웨이퍼간 조성 분포에 접근시키는 방향으로 제어하는 것이 가능하게 된다.
또한 예를 들어, SiON막 중에 포함시키는 제1 SiON막의 합계 막 두께의, SiON막 중에 포함시키는 제2 SiON막의 합계 막 두께에 대한 비율을, 웨이퍼간 조성 분포가 균등해지는 경우에서의 상술한 비율보다도 작게 함으로써, 웨이퍼(200) 상에 형성되는 SiON막의 웨이퍼간 조성 분포를, 제2 성막 스텝만을 소정 횟수 행함으로써 웨이퍼(200) 상에 형성되는 SiON막의 웨이퍼간 조성 분포에 접근시키는 방향으로 제어하는 것이 가능하게 된다.
(변형예 7)
이하에 나타내는 성막 시퀀스와 같이, 노즐(249a, 249b)로부터 웨이퍼(200)에 대하여 HCDS 가스를 동시에 공급하는 스텝과, 노즐(249c)로부터 웨이퍼(200)에 대하여 NH3 가스를 공급하는 스텝을 비동시에 행하는 사이클을 소정 횟수(n회, n은 1 이상의 정수) 행하도록 해도 된다. 본 변형예에서도, 도 4에 도시하는 성막 시퀀스와 마찬가지의 효과가 얻어진다. 또한, 본 변형예에 의하면, 노즐(249a, 249b)로부터 공급하는 HCDS 가스의 유량 밸런스를 조정함으로써, 웨이퍼간 막 두께 분포를 광범위하게 제어하는 것이 가능하게 된다. 또한, 도 4에 도시하는 성막 시퀀스의 제1 성막 스텝과, 도 4에 도시하는 성막 시퀀스의 제2 성막 스텝과, 본 변형예의 성막 시퀀스를 비동시에 행하는 사이클을 소정 횟수 행하도록 해도 된다.
(R1, R2: HCDS→R3: NH3)×n ⇒ SiN
<다른 실시 형태>
이상, 본 발명의 실시 형태를 구체적으로 설명하였다. 단, 본 발명은 상술한 실시 형태에 한정되는 것은 아니고, 그 요지를 일탈하지 않는 범위에서 다양하게 변경 가능하다.
예를 들어, 원료로서, 트리스(디메틸아미노)실란(SiH[N(CH3)2]3, 약칭: 3DMAS) 가스, 비스(디에틸아미노)실란(SiH2[N(C2H5)2]2, 약칭: BDEAS) 가스 등의 아미노실란계 가스를 사용할 수 있다.
또한 예를 들어, 반응체로서, 프로필렌(C3H6) 가스 등의 탄소(C) 함유 가스, 트리에틸아민((C2H5)3N, 약칭: TEA) 가스 등의 N 및 C를 포함하는 가스, 트리클로로보란(BCl3) 가스 등의 붕소(B) 함유 가스, 오존(O3) 가스, 플라스마 여기된 산소(O2) 가스(O2 *) 등의 O 함유 가스를 사용할 수 있다.
그리고, 예를 들어 이하에 나타내는 성막 시퀀스에 의해, 기판 상에, SiON막, 실리콘 산탄화막(SiOC막), 실리콘 산탄질화막(SiOCN막), 실리콘 탄질화막(SiCN막), 실리콘 붕탄질화막(SiBCN막), 실리콘 붕질화막(SiBN막) 등의 Si를 포함하는 막을 형성하는 경우에도, 본 발명을 적용할 수 있다. 이들 경우에 있어서도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다. 원료, 반응체를 공급할 때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태의 각 스텝에서의 그것들과 마찬가지로 할 수 있다.
〔(R1: HCDS→R3: NH3→R3: O2)×n1→(R2: HCDS→R3: NH3→R3: O2)×n2〕×n3⇒ SiON
〔(R1: HCDS→R3: TEA→R3: O2)×n1→(R2: HCDS→R3: TEA→R3: O2)×n2〕×n3⇒ SiOC(N)
〔(R1: HCDS→R3: C3H6→R3: NH3)×n1→(R2: HCDS→R3: C3H6→R3: NH3)×n2〕×n3⇒ SiCN
〔(R1: HCDS→R3: C3H6→R3: NH3→R3: O2)×n1→(R2: HCDS→R3: C3H6→R3: NH3→R3: O2)×n2〕×n3⇒ SiOCN
〔(R1: HCDS→R3: C3H6→R3: BCl3→R3: NH3)×n1→(R2: HCDS→R3: C3H6→R3: BCl3→R3: NH3)×n2〕×n3⇒ SiBCN
〔(R1: HCDS→R3: BCl3→R3: NH3)×n1→(R2: HCDS→R3: BCl3→R3: NH3)×n2〕×n3⇒ SiBN
〔(R1: 3DMAS→R3: O3)×n1→(R2: 3DMAS→R3: O3)×n2〕×n3⇒ SiO
〔(R1: BDEAS→R3: O2 *)×n1→(R2: BDEAS→R3: O2 *)×n2〕×n3⇒ SiO
또한 예를 들어, 원료로서, 티타늄테트라클로라이드(TiCl4) 가스나 트리메틸알루미늄(Al(CH3)3, 약칭: TMA) 가스 등을 사용하여, 기판 상에, 티타늄 질화막(TiN막), 티타늄산 질화막(TiON막), 티타늄 알루미늄 탄질화막(TiAlCN막), 티타늄 알루미늄 탄화막(TiAlC막), 티타늄 탄질화막(TiCN막), 티타늄 산화막(TiO막) 등의 금속 원소를 포함하는 막을 형성하는 경우에도, 본 발명을 적용할 수 있다. 이들 경우에 있어서도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
또한 예를 들어, 기판의 표면을 드라이 산화, 웨트 산화, 플라스마 산화시키거나 하는 산화 처리나, 기판의 표면을 열 질화, 플라스마 질화시키거나 하는 질화 처리를 행하는 경우에도, 본 발명을 적용할 수 있다. 이들 경우에 있어서도, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
기판 처리에 사용되는 레시피는, 처리 내용에 따라 개별로 준비하여, 전기 통신 회선이나 외부 기억 장치(123)를 통해서 기억 장치(121c) 내에 저장해 두는 것이 바람직하다. 그리고, 기판 처리를 개시할 때, CPU(121a)가, 기억 장치(121c) 내에 저장된 복수의 레시피 중에서, 기판 처리의 내용에 따라 적정한 레시피를 적절히 선택하는 것이 바람직하다. 이에 의해, 1대의 기판 처리 장치에서 다양한 막종, 조성비, 막질, 막 두께의 막을, 재현성 좋게 형성할 수 있게 된다. 또한, 오퍼레이터의 부담을 저감할 수 있어, 조작 미스를 회피하면서, 처리를 신속하게 개시할 수 있게 된다.
상술한 레시피는, 새롭게 작성하는 경우에 한하지 않고, 예를 들어 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 변경함으로써 준비해도 된다. 레시피를 변경하는 경우에는, 변경 후의 레시피를, 전기 통신 회선이나 당해 레시피를 기록한 기록 매체를 통해서, 기판 처리 장치에 인스톨해도 된다. 또한, 기존의 기판 처리 장치가 구비하는 입출력 장치(122)를 조작하여, 기판 처리 장치에 이미 인스톨되어 있던 기존의 레시피를 직접 변경하도록 해도 된다.
상술한 실시 형태에서는, 제1 내지 제3 공급부로서의 제1 내지 제3 노즐(노즐(249a 내지 249c))이 반응관의 내벽을 따르도록 처리실 내에 마련되어 있는 예에 대해서 설명하였다. 그러나, 본 발명은 상술한 실시 형태에 한정되지 않는다. 예를 들어 도 9의 (a)에 종형 처리로의 단면 구조를 나타내는 바와 같이, 반응관의 측벽에 버퍼실을 마련하고, 이 버퍼실 내에, 상술한 실시 형태와 마찬가지의 구성의 제1 내지 제3 노즐을, 상술한 실시 형태와 마찬가지의 배치로 마련하도록 해도 된다. 도 9의 (a)에서는, 반응관의 측벽에 공급용 버퍼실과 배기용 버퍼실을 마련하고, 각각을 웨이퍼를 사이에 두고 대향하는 위치에 배치한 예를 도시하고 있다. 또한, 공급용 버퍼실과 배기용 버퍼실 각각은, 반응관의 측벽의 하부로부터 상부를 따라, 즉, 웨이퍼 배열 영역을 따라 마련되어 있다. 또한, 도 9의 (a)에서는, 공급용 버퍼실을 복수(3개)의 공간으로 칸막이하고, 각각의 공간에 각 노즐을 배치한 예를 도시하고 있다. 버퍼실의 3개의 공간의 배치는, 제1 내지 제3 노즐의 배치와 마찬가지가 된다. 제1 내지 제3 노즐이 배치되는 각각의 공간을, 제1 내지 제3 버퍼실이라고 칭할 수도 있다. 제1 노즐 및 제1 버퍼실, 제2 노즐 및 제2 버퍼실, 제3 노즐 및 제3 버퍼실을 각각, 제1 공급부, 제2 공급부, 제3 공급부라고 생각할 수도 있다. 또한 예를 들어, 도 9의 (b)에 종형 처리로의 단면 구조를 나타내는 바와 같이, 도 9의 (a)와 마찬가지의 배치로 버퍼실을 마련하고, 버퍼실 내에 제3 노즐을 마련하여, 이 버퍼실의 처리실과의 연통부를 양측으로부터 사이에 둠과 함께 반응관의 내벽을 따르도록 제1, 제2 노즐을 마련하도록 해도 된다. 제1 노즐, 제2 노즐, 제3 노즐 및 버퍼실을 각각, 제1 공급부, 제2 공급부, 제3 공급부라고 생각할 수도 있다. 도 9의 (a), 도 9의 (b)에서 설명한 버퍼실이나 반응관 이외의 구성은, 도 1에 도시하는 처리로의 각 부의 구성과 마찬가지이다. 이들 처리로를 사용한 경우에도, 상술한 실시 형태와 마찬가지의 기판 처리를 행할 수 있고, 상술한 실시 형태와 마찬가지의 효과가 얻어진다.
상술한 실시 형태에서는, 한번에 복수매의 기판을 처리하는 뱃치식 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 예를 들어 한번에 1매 또는 수매의 기판을 처리하는 매엽식 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다. 또한, 상술한 실시 형태에서는, 핫월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 예에 대해서 설명하였다. 본 발명은 상술한 실시 형태에 한정되지 않고, 콜드월형의 처리로를 갖는 기판 처리 장치를 사용해서 막을 형성하는 경우에도, 적합하게 적용할 수 있다.
이들 기판 처리 장치를 사용하는 경우에도, 상술한 실시 형태나 변형예와 마찬가지의 시퀀스, 처리 조건에서 기판 처리를 행할 수 있고, 상술한 실시 형태나 변형예와 마찬가지의 효과가 얻어진다.
또한, 상술한 실시 형태나 변형예 등은, 적절히 조합해서 사용할 수 있다. 이때의 처리 수순, 처리 조건은, 예를 들어 상술한 실시 형태에서의 처리 수순, 처리 조건과 마찬가지로 할 수 있다.
[실시예]
실시예 1로서, 도 1에 도시하는 기판 처리 장치를 사용하고, 도 4에 도시하는 성막 시퀀스, 즉, 웨이퍼에 대한 HCDS 가스의 공급을 제1, 제2 노즐로부터 교대로 행하고, 웨이퍼에 대한 NH3 가스의 공급을 제3 노즐로부터 행하는 성막 시퀀스에 의해, 처리실 내에 배열시킨 웨이퍼 상에 SiN막을 형성하였다. 제1 내지 제3 노즐의 형상은, 도 7의 (a)에 도시하는 노즐의 형상으로 하였다.
실시예 2로서, 실시예 1에서 사용한 기판 처리 장치를 사용하고, 상술한 변형예 7의 성막 시퀀스, 즉, 웨이퍼에 대한 HCDS 가스의 공급을 제1, 제2 노즐을 사용해서 동시에 행하고, 웨이퍼에 대한 NH3 가스의 공급을 제3 노즐로부터 행하는 성막 시퀀스에 의해, 처리실 내에 배열시킨 웨이퍼 상에 SiN막을 형성하였다.
비교예 1로서, 실시예 1에서 사용한 기판 처리 장치를 사용하고, 도 4에 도시하는 성막 시퀀스 중 제1 성막 스텝만을 복수회 행하는 성막 시퀀스, 즉, 웨이퍼에 대한 HCDS 가스의 공급을 제1 노즐만을 사용해서 행하고, 웨이퍼에 대한 NH3 가스의 공급을 제3 노즐로부터 행하는 성막 시퀀스에 의해, 웨이퍼 상에 SiN막을 형성하였다.
비교예 2로서, 실시예 1에서 사용한 기판 처리 장치를 사용하고, 도 4에 도시하는 성막 시퀀스 중 제2 성막 스텝만을 복수회 행하는 성막 시퀀스, 즉, 웨이퍼에 대한 HCDS 가스의 공급을 제2 노즐만을 사용해서 행하고, 웨이퍼에 대한 NH3 가스의 공급을 제3 노즐로부터 행하는 성막 시퀀스에 의해, 웨이퍼 상에 SiN막을 형성하였다.
그리고, 실시예 1, 2, 비교예 1, 2 각각에 대해서, 웨이퍼 상에 형성된 SiN막의 웨이퍼간 막 두께 분포를 측정하였다. 도 10의 (a), 도 10의 (b)는 각각, 웨이퍼 상에 형성된 SiN막의 웨이퍼간 막 두께 분포의 측정 결과를 도시하는 도면이다. 도 10의 (a), 도 10의 (b)의 횡축은, 각각 웨이퍼 배열 영역에서의 웨이퍼의 수용 위치(Top, Center, Bottom)를 나타내고 있다. 도 10의 (a), 도 10의 (b)의 종축은, 각각 웨이퍼 상에 형성된 SiN막의 막 두께(a.u.)를 나타내고 있다. 도 10의 (a)에서의 ▲, ◆, ■ 표시는, 순서대로 실시예 1, 비교예 1, 2를 나타내고 있다. 또한, 도 10의 (b)에서의 ▲, ◆, ■ 표시는, 순서대로 실시예 2, 비교예 1, 2를 나타내고 있다.
도 10의 (a), 도 10의 (b)에 도시하는 바와 같이, 웨이퍼에 대한 HCDS 가스의 공급을 제1 노즐만을 사용해서 행한 비교예 1에서는, 웨이퍼 상에 형성된 SiN막의 웨이퍼간 막 두께 분포가, 웨이퍼 배열 영역의 Bottom측으로부터 Top측을 향함에 따라서 막 두께가 점차 두꺼워지는 분포로 되었다. 또한, 웨이퍼에 대한 HCDS 가스의 공급을 제2 노즐만을 사용해서 행한 비교예 2에서는, 웨이퍼 상에 형성된 SiN막의 웨이퍼간 막 두께 분포가, 웨이퍼 배열 영역의 Bottom측으로부터 Top측을 향함에 따라서 막 두께가 점차 얇아지는 분포로 되었다.
이에 반해, 도 10의 (a)에 도시하는 바와 같이, 웨이퍼에 대한 HCDS 가스의 공급을 제1, 제2 노즐을 교대로 사용해서 행한 실시예 1에서는, 웨이퍼 상에 형성된 SiN막의 웨이퍼간 막 두께 분포가, 비교예 1, 2에서의 웨이퍼간 막 두께 분포 사이의 중간적인 분포로 되었다. 또한, 도 10의 (b)에 도시하는 바와 같이, 웨이퍼에 대한 HCDS 가스의 공급을 제1, 제2 노즐을 동시에 사용해서 행한 실시예 2에서는, 웨이퍼 상에 형성된 SiN막의 웨이퍼간 막 두께 분포가, 비교예 1, 2에서의 웨이퍼간 막 두께 분포 사이의 중간적인 분포로 되었다.
즉, 도 4에 도시하는 성막 시퀀스나 변형예 7의 성막 시퀀스를 사용함으로써, 웨이퍼 상에 형성되는 SiN막의 웨이퍼간 막 두께 분포를 제어할 수 있어, 웨이퍼간 막 두께 균일성을 향상시키는 것이 가능하게 되는 것을 알았다.
200: 웨이퍼(기판)
249a: 노즐(제1 노즐)
249b: 노즐(제2 노즐)
249c: 노즐(제3 노즐)
250a: 가스 분출구
250b: 가스 분출구
250c: 가스 분출구

Claims (16)

  1. (a) 기판이 배열되는 기판 배열 영역의 기판 배열 방향을 따라 배치된 제1 노즐의 제1 분출구로부터 상기 기판에 대하여 원료를 공급하는 공정과, 상기 기판에 대하여 반응체를 공급하는 공정을 비동시에 행하는 제1 세트를 소정 횟수 행하는 공정과,
    (b) 상기 기판 배열 영역의 상기 기판 배열 방향을 따라 배치된 제2 노즐의 제2 분출구로부터 상기 기판에 대하여 원료를 공급하는 공정과, 상기 기판에 대하여 반응체를 공급하는 공정을 비동시에 행하는 제2 세트를 소정 횟수 행하는 공정
    을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 공정을 갖고,
    상기 제1 노즐의 구조와 상기 제2 노즐의 구조를 다르게 하고, 또한 상기 제1 노즐에서의 상기 제1 분출구의 설치 영역의 적어도 일부와, 상기 제2 노즐에서의 상기 제2 분출구의 설치 영역의 적어도 일부를, 상기 기판 배열 방향에 있어서 중복시키는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 제1 분출구의 개구 면적과, 상기 제2 분출구의 개구 면적을 다르게 하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 제1 분출구의 형상과, 상기 제2 분출구의 형상을 다르게 하는, 반도체 장치의 제조 방법.
  4. 제3항에 있어서, 상기 제1 분출구 및 상기 제2 분출구 중, 어느 한쪽의 분출구의 형상을 슬릿 형상을 포함하는 형상으로 하고, 상기 한쪽의 분출구와는 다른 다른 쪽의 분출구의 형상을 원 형상을 포함하는 형상으로 하는, 반도체 장치의 제조 방법.
  5. 제3항에 있어서, 상기 제1 분출구 및 상기 제2 분출구 중, 어느 한쪽의 분출구의 개구 면적을, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서 작게 하는, 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 제1 분출구 및 상기 제2 분출구 중, 상기 한쪽의 분출구와는 다른 다른 쪽의 분출구의 개구 면적을, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 상기 일단측으로부터 상기 타단측을 향함에 따라서 크게 하는, 반도체 장치의 제조 방법.
  7. 제5항에 있어서, 상기 제1 분출구 및 상기 제2 분출구 중, 상기 한쪽의 분출구와는 다른 다른 쪽의 분출구의 개구 면적을, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 상기 일단측으로부터 상기 타단측에 걸쳐 균등하게 하는, 반도체 장치의 제조 방법.
  8. 제1항에 있어서, 상기 제1 분출구 및 상기 제2 분출구 중,
    어느 한쪽의 분출구를, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서, 상기 기판의 표면에의 원료에 포함되는 주 원소의 흡착량이 많아지도록 구성하고,
    상기 한쪽의 분출구와는 다른 다른 쪽의 분출구를, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 상기 일단측으로부터 상기 타단측을 향함에 따라서, 상기 기판의 표면에의 원료에 포함되는 주 원소의 흡착량이 적어지도록 구성하는, 반도체 장치의 제조 방법.
  9. 제1항에 있어서, 상기 제1 분출구 및 상기 제2 분출구 중,
    어느 한쪽의 분출구를, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서, 상기 기판의 표면 상에 형성되는 원료에 포함되는 주 원소를 포함하는 층의 두께가 두꺼워지도록 구성하고,
    상기 한쪽의 분출구와는 다른 다른 쪽의 분출구를, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 상기 일단측으로부터 상기 타단측을 향함에 따라서, 상기 기판의 표면 상에 형성되는 원료에 포함되는 주 원소를 포함하는 층의 두께가 얇아지도록 구성하는, 반도체 장치의 제조 방법.
  10. 제1항에 있어서, 상기 제1 분출구 및 상기 제2 분출구 중,
    어느 한쪽의 분출구를, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서, 상기 기판의 표면 상에서의 원료의 체재 시간이 길어지도록 구성하고,
    상기 한쪽의 분출구와는 다른 다른 쪽의 분출구를, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 상기 일단측으로부터 상기 타단측을 향함에 따라서, 상기 기판의 표면 상에서의 원료의 체재 시간이 짧아지도록 구성하는, 반도체 장치의 제조 방법.
  11. 제1항에 있어서, 상기 제1 분출구 및 상기 제2 분출구 중,
    어느 한쪽의 분출구를, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 일단측으로부터 타단측을 향함에 따라서, 상기 기판의 표면 상에서의 원료의 유속이 작아지도록 구성하고,
    상기 한쪽의 분출구와는 다른 다른 쪽의 분출구를, 상기 기판 배열 영역의 상기 기판 배열 방향에서의 상기 일단측으로부터 상기 타단측을 향함에 따라서, 상기 기판의 표면 상에서의 원료의 유속이 커지도록 구성하는, 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 (a)에서의 제1 세트의 실시 횟수, 및 상기 (b)에서의 제2 세트의 실시 횟수를 각각 제어함으로써, 기판 상에 형성되는 막의, 기판간에서의 막 두께 균일성 또는 조성 균일성의 적어도 어느 것을 제어하는, 반도체 장치의 제조 방법.
  13. 제1항에 있어서, 상기 제1 노즐로부터 공급하는 원료, 및 상기 제2 노즐로부터 공급하는 원료는, 각각 할로실란인, 반도체 장치의 제조 방법.
  14. 제13항에 있어서, 상기 제1 노즐로부터 공급하는 원료, 및 상기 제2 노즐로부터 공급하는 원료는, 각각 클로로실란인, 반도체 장치의 제조 방법.
  15. 기판을 배열시킨 상태에서 수용하는 처리실과,
    기판이 배열되는 기판 배열 영역의 기판 배열 방향을 따라 배치된 제1 노즐을 구비하여, 상기 제1 노즐의 제1 분출구로부터 기판에 대하여 원료를 공급하는 제1 공급계와,
    상기 기판 배열 영역의 상기 기판 배열 방향을 따라 배치된 제2 노즐을 구비하여, 상기 제2 노즐의 제2 분출구로부터 기판에 대하여 원료를 공급하는 제2 공급계와,
    기판에 대하여 반응체를 공급하는 제3 공급계를 구비하고,
    상기 제1 노즐의 구조와 상기 제2 노즐의 구조가 다르고, 또한 상기 제1 노즐에서의 상기 제1 분출구의 설치 영역의 적어도 일부와, 상기 제2 노즐에서의 상기 제2 분출구의 설치 영역의 적어도 일부가, 상기 기판 배열 방향에 있어서 중복되어 있고,
    상기 처리실 내에서, (a) 상기 제1 분출구로부터 기판에 대하여 원료를 공급하는 처리와, 상기 기판에 대하여 반응체를 공급하는 처리를 비동시에 행하는 제1 세트를 소정 횟수 행하는 처리와, (b) 상기 제2 분출구로부터 상기 기판에 대하여 원료를 공급하는 처리와, 상기 기판에 대하여 반응체를 공급하는 처리를 비동시에 행하는 제2 세트를 소정 횟수 행하는 처리를 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 처리를 행하게 하도록, 상기 제1 공급계, 상기 제2 공급계 및 상기 제3 공급계를 제어하도록 구성되는 제어부를 더 구비하는 기판 처리 장치.
  16. 기판을 배열시킨 상태에서 수용하는 처리실과,
    기판이 배열되는 기판 배열 영역의 기판 배열 방향을 따라 배치된 제1 노즐을 구비하여, 상기 제1 노즐의 제1 분출구로부터 기판에 대하여 원료를 공급하는 제1 공급계와,
    상기 기판 배열 영역의 상기 기판 배열 방향을 따라 배치된 제2 노즐을 구비하여, 상기 제2 노즐의 제2 분출구로부터 기판에 대하여 원료를 공급하는 제2 공급계와,
    기판에 대하여 반응체를 공급하는 제3 공급계를 구비하고,
    상기 제1 노즐의 구조와 상기 제2 노즐의 구조가 다르고, 또한 상기 제1 노즐에서의 상기 제1 분출구의 설치 영역의 적어도 일부와, 상기 제2 노즐에서의 상기 제2 분출구의 설치 영역의 적어도 일부가, 상기 기판 배열 방향에 있어서 중복되어 있는 기판 처리 장치의 상기 처리실 내에서,
    (a) 상기 제1 분출구로부터 기판에 대하여 원료를 공급하는 수순과, 상기 기판에 대하여 반응체를 공급하는 수순을 비동시에 행하는 제1 세트를 소정 횟수 행하는 수순과,
    (b) 상기 제2 분출구로부터 상기 기판에 대하여 원료를 공급하는 수순과, 상기 기판에 대하여 반응체를 공급하는 수순을 비동시에 행하는 제2 세트를 소정 횟수 행하는 수순
    을 비동시에 행하는 사이클을 소정 횟수 행함으로써, 상기 기판 상에 막을 형성하는 수순을 컴퓨터에 의해 상기 기판 처리 장치에 실행시키는 프로그램.
KR1020207037863A 2018-07-05 2019-03-04 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램 KR102643319B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-128518 2018-07-05
JP2018128518 2018-07-05
PCT/JP2019/008424 WO2020008682A1 (ja) 2018-07-05 2019-03-04 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
KR20210015944A true KR20210015944A (ko) 2021-02-10
KR102643319B1 KR102643319B1 (ko) 2024-03-07

Family

ID=69059447

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207037863A KR102643319B1 (ko) 2018-07-05 2019-03-04 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램

Country Status (5)

Country Link
US (2) US11753716B2 (ko)
JP (1) JP7007481B2 (ko)
KR (1) KR102643319B1 (ko)
SG (1) SG11202100062VA (ko)
WO (1) WO2020008682A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6578243B2 (ja) * 2015-07-17 2019-09-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ ガス供給ノズル、基板処理装置、半導体装置の製造方法およびプログラム
JP7182572B2 (ja) * 2020-01-09 2022-12-02 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10212575A (ja) * 1997-01-29 1998-08-11 Sony Corp スパッタリング装置
JP2001274158A (ja) * 2000-01-19 2001-10-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体製造装置
JP2002124478A (ja) * 2000-10-18 2002-04-26 Nec Kyushu Ltd 常圧ｃｖｄ装置
JP2014236129A (ja) 2013-06-03 2014-12-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
WO2015045137A1 (ja) 2013-09-30 2015-04-02 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0551952U (ja) * 1991-12-09 1993-07-09 日新電機株式会社 プラズマ処理装置
JPH07183228A (ja) * 1993-12-24 1995-07-21 Canon Inc 堆積膜形成装置
JP2011071414A (ja) 2009-09-28 2011-04-07 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
JP5610438B2 (ja) * 2010-01-29 2014-10-22 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法
JP5687547B2 (ja) * 2010-06-28 2015-03-18 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5735304B2 (ja) * 2010-12-21 2015-06-17 株式会社日立国際電気 基板処理装置、基板の製造方法、半導体デバイスの製造方法およびガス供給管
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10212575A (ja) * 1997-01-29 1998-08-11 Sony Corp スパッタリング装置
JP2001274158A (ja) * 2000-01-19 2001-10-05 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体製造装置
JP2002124478A (ja) * 2000-10-18 2002-04-26 Nec Kyushu Ltd 常圧ｃｖｄ装置
JP2014236129A (ja) 2013-06-03 2014-12-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
WO2015045137A1 (ja) 2013-09-30 2015-04-02 株式会社日立国際電気 基板処理装置、基板処理方法および半導体装置の製造方法

Also Published As

Publication number Publication date
SG11202100062VA (en) 2021-02-25
WO2020008682A1 (ja) 2020-01-09
JPWO2020008682A1 (ja) 2021-06-24
US20210123137A1 (en) 2021-04-29
US11753716B2 (en) 2023-09-12
US20230407472A1 (en) 2023-12-21
KR102643319B1 (ko) 2024-03-07
JP7007481B2 (ja) 2022-01-24

Similar Documents

Publication Publication Date Title
KR102207020B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR101995135B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102142813B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
KR102121482B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR102540741B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 프로그램 및 기판 처리 장치
US20230407472A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102308807B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 및 프로그램
KR102630574B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP6913240B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
KR102480740B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP6857759B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6731527B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right