KR20210009938A - 3상 정현파 생성장치 - Google Patents

3상 정현파 생성장치 Download PDF

Info

Publication number
KR20210009938A
KR20210009938A KR1020190087133A KR20190087133A KR20210009938A KR 20210009938 A KR20210009938 A KR 20210009938A KR 1020190087133 A KR1020190087133 A KR 1020190087133A KR 20190087133 A KR20190087133 A KR 20190087133A KR 20210009938 A KR20210009938 A KR 20210009938A
Authority
KR
South Korea
Prior art keywords
phase
sine wave
waveform data
signal
control unit
Prior art date
Application number
KR1020190087133A
Other languages
English (en)
Other versions
KR102322147B1 (ko
Inventor
정년
Original Assignee
(주)인피니어
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)인피니어 filed Critical (주)인피니어
Priority to KR1020190087133A priority Critical patent/KR102322147B1/ko
Publication of KR20210009938A publication Critical patent/KR20210009938A/ko
Application granted granted Critical
Publication of KR102322147B1 publication Critical patent/KR102322147B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H02P27/14—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation with three or more levels of voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Inverter Devices (AREA)

Abstract

본 발명은 3상 정현파 생성장치에 관한 것으로서, 상기 3상 정현파 생성장치는 설정 시간마다 인터럽트 신호를 생성하는 파형 생성 타이머, 제1 상의 정현파와 제2 상의 정현파의 각 단계에 대응하는 제1 및 제2 파형 데이터를 각각 저장하고 있는 저장부, 상기 파형 생성 타이머와 상기 저장부에 연결되어 있고, 상기 인터럽트 신호가 인가될 때마다 상기 제1 파형 데이터와 상기 제2 파형 데이터 중에서 해당 단계의 파형 데이터를 읽어와 출력하는 제어부, 상기 제어부에 각각 연결되어 상기 해당 단계의 제1 및 제2 파형 데이터를 각각 아날로그 신호로 변환하여 제1 및 제2 신호로 출력하는 제1 및 제2 디지털-아날로그 변환부, 그리고 상기 제1 및 제2 디지털 아날로그 변환부를 통해 인가되는 상기 제1 신호 및 상기 제2 신호를 각각 제1 상의 정현파와 상기 제2 상의 정현파로서 출력하고, 상기 제1 및 상기 제2 신호를 합산한 반전 증폭시켜 제3 상의 정현파로 출력하는 3상 신호 생성부를 포함한다.

Description

3상 정현파 생성장치{APPARATUS FOR GENERATING 3 PHASE SINE WAVE}
본 발명은 3상 정현파 생jd 장치에 관한 것으로서, 보다 상세하게는 디지털식 3상 정현파 생성장치에 관한 것이다.
종래에는 정현파(sine wave)를 생성하기 위해 펄스폭 변조 방식이나 파형 테이블을 저장하고 있는 메모리를 이용하였다.
이러한 3상 정현파를 생성하는 종래 기술의 한 예는 대한민국 특허 출원번호 제10-1996-0034541(출원일: 1996.08.20, 발명의 명칭: 주파수 및 전압조절이 가능한 3상 정현파 발생기)에 기재되어 있다.
종래의 주파수 및 전압조절이 가능한 3상 정현파 발생기는 주파수 조절용 가변저항, 상기 가변저항에 강하된 전압을 주파수로 변환하는 전압-주파수 변환기, 상기 전압-주파수 변환기의 출력에 따라 카운터 클럭과 상선택신호를 발생하는 클럭발생부, 상기 클럭발생부의 카운터 클럭에 따라 카운트하여 어드레스를 발생하는 어드레스발생수단, 3상 정현파에 대한 데이터를 미리 저장하고 있다가 상기 어드레스 발생수단이 출력하는 어드레스와 상기 상선택신호에 따라 해당 상의 정현파 데이터를 출력하는 롬, 전압조절용 가변저항, 상기 롬의 디지탈 출력을 상기 전압조절용 가변저항에 강하된 전압을 기준값으로 하여 아날로그신호로 변환함과 아울러 상기 상선택신호에 따라 출력하는 디지탈-아날로그 변환기 및 상기 디지탈-아날로그 변환기가 출력하는 아날로그신호를 증폭하여 출력하는 증폭기를 구비하고 있고, 120°의 위상차를 갖는 U,V,W의 3상 정현파를 발생한다.
대한민국 특허 출원번호 제10-1996-0034541(출원일: 1996.08.20, 발명의 명칭: 주파수 및 전압조절이 가능한 3상 정현파 발생기) 대한민국 특허 출원번호 제1993-0026851(출원일자: 1993.12.07, 발명의 명칭: 3상 인버터 구동용 펄스폭변조파형 발생장치) 대한민국 특허 등록번호 제10-01693710000(등록일자: 1998.10.10, 발명의 명칭: 사인/코사인파형발생기)
본 발명이 해결하고자 하는 기술적 과제는 3상 정현파의 생성장치의 제조 비용을 절감하기 위한 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 3상 정현파의 생성장치의 정밀도를 향상시키기 위한 것이다.
상기 과제를 해결하기 위한 본 발명의 한 특징에 따른 3상 정현파 생 장치는 설정 시간마다 인터럽트 신호를 생성하는 파형 생성 타이머, 제1 상의 정현파와 제2 상의 정현파의 각 단계에 대응하는 제1 및 제2 파형 데이터를 각각 저장하고 있는 저장부, 상기 파형 생성 타이머와 상기 저장부에 연결되어 있고, 상기 인터럽트 신호가 인가될 때마다 상기 제1 파형 데이터와 상기 제2 파형 데이터 중에서 해당 단계의 파형 데이터를 읽어와 출력하는 제어부, 상기 제어부에 각각 연결되어 상기 해당 단계의 제1 및 제2 파형 데이터를 각각 아날로그 신호로 변환하여 제1 및 제2 신호로 출력하는 제1 및 제2 디지털-아날로그 변환부, 그리고 상기 제1 및 제2 디지털 아날로그 변환부를 통해 인가되는 상기 제1 신호 및 상기 제2 신호를 각각 제1 상의 정현파와 상기 제2 상의 정현파로서 출력하고, 상기 제1 및 상기 제2 신호를 합산한 반전 증폭시켜 제3 상의 정현파로 출력하는 3상 신호 생성부를 포함한다.
본 발명의 다른 특징에 따른 3상 정현파 발생장치는 설정 시간마다 인터럽트 신호를 생성하는 파형 생성 타이머, 제1 상의 정현파와 제2 상의 정현파의 각 단계에 대응하는 제1 및 제2 파형 데이터를 각각 저장하고 있는 저장부, 상기 파형 생성 타이머와 상기 저장부에 연결되어 있고, 상기 인터럽트 신호가 인가될 때마다 상기 제1 파형 데이터와 상기 제2 파형 데이터 중에서 해당 단계의 파형 데이터를 각각 읽어와 출력하는 제1 및 제2 DMA부, 각 제1 및 제2 DMA부에 각각 연결되어 해당 DMA부에서 출력되는 상기 해당 단계의 제1 및 제2 파형 데이터를 각각 아날로그 신호로 변환하여 제1 및 제2 신호로 각각 출력하는 제1 및 제2 디지털-아날로그 변환부, 그리고 상기 제1 및 제2 디지털 아날로그 변환부를 통해 인가되는 상기 제1 신호 및 상기 제2 신호를 각각 제1 상의 정현파와 상기 제2 상의 정현파로서 출력하고, 상기 제1 및 제2 신호를 합산한 반전 증폭시켜 제3 상의 정현파로 출력하는 3상 신호 생성부를 포함한다.
상기 특징에 따른 3상 정현파 생성장치는 상기 파형 생성 타이머와 상기 저장부에 연결되어 있어, 상기 파형 생성 타이머의 동작을 제어하는 제어부를 더 포함할 수 있다.
상기 특징에 따른 3상 정현파 생성장치는 상기 제어부에 연결되어 있고, 상기 설정 시간보다 긴 설정 시간마다 인터럽트 신호를 생성하여 상기 제어부로 출력하는 주기 타이머를 더 포함할 수 있고, 상기 제어부는 상기 주기 타이머로부터 인터럽트 신호가 입력될 때마다 상기 파형 생성 타이머를 초기화할 수 있다.
상기 제어부는 상기 주기 타이머로부터 인가되는 인터럽트 신호의 개수가 설정 개수에 도달하면 상기 주기 타이머를 초기화할 수 있다.
상기 제어부는 상기 저장부에 저장되어 있는 제1 상과 제2 상의 정현파를 위한 표준 파형 데이터의 값을 현재의 위상 간격보다 작은 간격으로 재 생성하여 조정해 R상과 T상에 대한 상호 위상 차가 +120도가 되도록 하여 제1 상과 제2 상에 대한 재생성된 표준 파형 데이터를 생성하고, 재생성된 R상과 T상의 표준 파형 데이터를 이용하여 제1 상에 대해 -120도의 위상차를 갖는 제3 상에 대한 표준 파형 데이터를 생성하고, 제1 및 제2 상 중 적어도 하나의 상에 대한 표준 파형 데이터의 값을 제1 상과 제3 상의 위상치가 -120도가 될 때까지 조정하여 상기 표준 파형 대이터의 값을 재 생성한 후, 재 생성된 상기 표준 파형 데이터를 상기 파형 데이터로서 상기 저장부에 저장할 수 있다.
상기 3상 신호 발생부는 제1 및 제2 디지털-아날로그 변환부에 일측 단자가 연결되어 있는 제1 및 제2 저항, 상기 제1 및 제2 저항의 타측 단자에 반전 단자가 연결되어 있고 기준 전압에 비반전 단자가 연결되어 있고, 출력 단자로 상기 제3 상의 정현파를 출력하는 연산 증폭기, 그리고 상기 연산 증폭기의 반전 단자와 출력 단자 사이에 연결되어 있는 제3 저항을 포함할 수 있다.
상기 제어부는 상기 기준 신호와 상기 제1 상 내지 제3 상의 정현파를 피드백 받아 상기 저장부에 저장되어 있는 파형 데이터를 보정할 수 있다.
상기 특징에 따른 3상 정현파 생성장치는 상기 제어부와 연결되어 있고 외부로부터 상용 전원에서 검출된 동기 신호를 수신하는 동기신호 수신부를 더 포함할 수 있고, 상기 제어부는 상기 수신된 동기 신호를 이용하여 상기 파형 데이터의 생성 동작 및 3상 정현파 생성 동작을 실시할 수 있다.
상기 동기신호 수신부는 검출된 상기 동기 신호에 대한 기본파 또는 기본파와 고조파 성분을 역FFT 변환이나 역DFT 변환하여 상기 파형 데이터의 생성 동작 및 3상 정현파 생성 동작에 이용되는 동기 신호를 생성할 수 있다.
이러한 본 발명의 특징에 따르면, 두 개의 상에 대한 신호를 이용하여 나머지 한 상이 S상에 대한 신호를 생성하므로, 3상 정현파 생성장치의 크기와 제조 비용이 크게 줄어든다.
또한, DMA부를 이용하여 파형 데이터의 판독 동작이 이루어지는 경우, 제어부에 대한 부하와 비용이 크게 감소하므로, 3상 정현파의 생성장치의 제조 비용은 또한 감소한다.
이때, 두 개의 DAM부를 이용하여 동시에 120도 위상차를 가지는 정현파의 생성이 이루어지고 결과적으로 3상 정현파의 위상 동기가 정확히 이루어지므로, 정현파 생성의 정확도가 향상된다.
제어부에 의해 정해진 설정 개수의 주기마다 주기 타이머의 값이 초기화되어 주기적으로 주기 타이머의 인터럽트 발생 시점이 동기 신호에 정확히 동기화되므로, 주파수 누적에 따른 위상 오차의 발생이 감소한다.
또한, 저장부에 저장되어 있는 디지털 파형 데이터를 이용하여 3상 정현파를 생성하므로, 3상 정현파 생성장치의 구조를 간소화하고 크기의 소형화가 구현된다
도 1은 본 발명의 한 실시예에 따른 3상 정현파 발생 시스템의 블럭도이다.
도 2는 도 1에 도시한 3상 정현파 생성장치에 대한 블록도이다.
도 3은 도 2에 도시한 3상 신호 발생부에 대한 회로도이다.
도 4는 본 발명의 한 실시예에 따른 3상 정현파 발생 시스템의 3상 정현파 생성장치에서 신호 발생 동작을 설명하기 위한 파형도이다.
도 5는 본 발명의 다른 실시예에 따른 3상 정현파 발생 시스템의 3상 정현파 생성장치에 대한 블럭도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 본 발명을 설명하는데 있어서, 해당 분야에 이미 공지된 기술 또는 구성에 대한 구체적인 설명을 부가하는 것이 본 발명의 요지를 불분명하게 할 수 있다고 판단되는 경우에는 상세한 설명에서 이를 일부 생략하도록 한다. 또한, 본 명세서에서 사용되는 용어들은 본 발명의 실시예들을 적절히 표현하기 위해 사용된 용어들로서, 이는 해당 분야의 관련된 사람 또는 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
여기서 사용되는 전문용어는 단지 특정 실시예를 언급하기 위한 것이며, 본 발명을 한정하는 것을 의도하지 않는다. 여기서 사용되는 단수 형태들은 문구들이 이와 명백히 반대의 의미를 나타내지 않는 한 복수 형태들도 포함한다. 명세서에서 사용되는 '포함하는'의 의미는 특정 특성, 영역, 정수, 단계, 동작, 요소 및/또는 성분을 구체화하며, 다른 특정 특성, 영역, 정수, 단계, 동작, 요소, 성분 및/또는 군의 존재나 부가를 제외시키는 것은 아니다.
이하, 첨부된 도면을 참조하여 본 발명의 한 실시예에 따른 3상 정현파 생성장치를 이용하는 3상 정현파 발생 시스템에 대해서 설명하도록 한다.
먼저, 도 1을 참고로 하여, 본 예의 3상 정현파 발생 시스템은 동기신호 발생장치(100)와 연결되어 있는 3상 정현파 생성장치(200)를 구비한다.
동기신호 발생장치(100)는 상용 전원을 이용하여 3상 정현파의 생성을 위한 동기 신호를 생성하여 3상 정현파 생성장치(200)로 전송한다.
이러한 동기신호 발생장치(100)는, 도 1에 도시한 것처럼, 상용 전원부(11)과 상용 전원부(11)에 연결되어 있는 전압측정 및 동기신호 검출부(12)를 구비한다.
상용 전원부(11)는 상용 전원(예, 220V)을 공급하는 전원부로서, 3상의 교류 전원을 출력한다.
전압측정 및 동기신호 검출부(12)는 상용 전원부(11)로부터 인가되는 상용 전원의 전압, 주파수 및 위상의 개수를 측정하여 동기신호로서 3상 정현파 생성장치(200)로 출력한다.
이때, 측정되는 전압과 주파수는 3개의 위상(예, R상, S상 및 T상) 중 나의 위상(예, R상)에 대한 전압 및 주파수일 수 있다. 또한, 위상의 개수는 측정된 전압과 주파수의 측정이 이루어진 위상의 개수일 수 있다.
이때, R상(예, 제1 상), S상(예, 제3 상) 및 T상(예, 제2 상)은 각각 120도의 위상차를 갖는다.
도 1에서는 3상 정현파 생성장치(200)의 외부에 위치하는 동기신호 발생ㅈ장치(l00)로부터 3상 정현파의 생성을 위한 동기 신호를 수신 받지만, 이에 달리, 대안적인 예에서는 이러한 동기 신호는 3상 정현파 생성장치(200)에서 생성될 수 있다. 이런 경우, 동기신호 발생장치(100)는 생략된다.
또한, 도 1에서, 동기신호 발생장치(100)와 3상 정현파 생성장치(200)가 유선으로 연결되어 유선을 통해 동기신호를 3상 정현파 생성장치(200)로 출력한다.
하지만, 다른 예에서, 동기신호 발생장치(100)에서 생성된 동기신호는 무선을 통해 3상 정현파 생성장치(200)로 전송될 수 있다.
이런 경우, 동기신호 발생장치(100)와 3상 정현파 생성장치(200)는 서로 통신하는 통신부를 구비할 수 있고, 이때, 통신 방식으로는 CAN(controller area networ), RS-485, RS-232, 전류 루프방식(current loop), 이더넷(ethernet) 등이 사용될 수 있다.
다른 대안적인 예에서, 동기 신호 발생장치(100)의 전압측정 및 동기신호 검출부(12)는 검출된 동기 신호를 3상 정현파 생성장치(200)로 전송하는 대신, FFT(fast fourier transform) 변환이나 DFT(Discrete Fourier Transform) 변환과 같은 주파수 변환 동작을 통해 검출된 동기 신호에서 기본파 성분, 또는 기본파와 고주파 성분을 검출하여 변환한 후 디지털적인 방법, 아날로그적인 회로 방식 또는 유무선 통신 방식을 통하여 3상 정현파 생성장치(200)로 전송할 수 있다.
3상 정현파 생성장치(200)는, 도 2에 도시한 것처럼, 동기신호 발생장치(100)로부터 인가되는 동기신호를 수신하는 동기신호 수신부(21), 동기신호 수신부(21)와 연결되어 있는 제어부(22), 제어부(22)와 연결되어 있는 주기 타이머(23), 제어부(22)와 연결되어 있는 파형 생성 타이머(24), 제어부(22)와 연결되어 있고 3상 정현파 생성장치(200)의 제어 동작을 위한 데이터와 3상 정현파의 생성을 위한 파형 데이터를 저장하고 있는 저장부(25), 파형 생성 타이머(24)와 저장부(25)에 각각 연결되어 있는 제1 및 제2 DMA(direct memory access)부(261, 262), 제1 및 제2 DMA부(261, 262)에 연결되어 있는 제1 및 제2 디지털-아날로그 변환부(DAC)(271, 272), 제1 및 제2 디지털-아날로그 변환부(271, 272)에 연결되어 있는 3상 신호 발생부(28), 그리고 3상 신호 발생부(28)와 제어부(22)에 연결되어 있는 아날로그-디지털 변환부(ADC, analog-digital converter)(29)를 구비한다.
동기신호 수신부(21)는 동기신호 발생장치(100)로부터 인가되는 동기 신호를 수신하여 제어부(22)로 전송한다.
다른 예에서, 무선을 통해 동기신호 발생장치(100)로부터 동기신호를 수신하는 경우, 동기신호 수신부(21)는 무선 통신을 위한 통신부일 수 있다.
전압측정 및 동기신호 검출부(12)로부터 FFT 또는 DFT 변환된 상태로 기본파 성분 또는 기본파 성분과 고조파 성분이 전송되면, 동기신호 수신부(21)는 전송된 기본파 성분 또는 기본파 성분과 고조파 성분을 역FFT 변환 동작이나 역 DFT 변환 동작을 실시하여, 실제 검출된 동기 신호의 파형과 유사한 파형(즉, 정현파 형태)을 갖는 해당 상의 동기 신호를 생성하여 이용할 수 있다. 이런 경우, 동기 신호의 정확성을 유지하면서 전송 시 발생하는 신호 손실에 대한 문제를 낮출 수 있다.
또한, 또 다른 예에서, 원하는 상에 대한 3상 정현파 생성장치(200)에서 생성할 경우, 동기신호 수신부(21)는 생략된다.
제어부(22)는 동기신호 수신부(21)로부터 인가되는 동기 신호를 이용하여 파형 데이터 생성 동작과 3상 정현파의 생성 동작을 제어하는 제어 유닛이다.
이러한 제어부(22)는 어느 한 상(예, R상)에 대한 동기 신호가 수신되면, 주기 타이머(23)와 파형 생성 타이머(24)를 동작시켜, 한 주기마다 정해진 단계에 대응하는 파형 생성 데이터를 3상 신호 발생부(28)로 전송할 수 있도록 한다.
이때, 제어부(22)는 설정 주기마다(예, 300주기)마다 주기 타이머(23)의 동작을 초기화시켜, 신호 지연 등으로 생성되는 동기 신호의 주파수와 정현파의 주파수가 어긋나는 현상을 방지한다. 이로 인해, 3상 정현파 생성장치(200)에서 생성되는 정현파는 동기 신호와의 동기가 정확히 일치된다.
또한, 제어부(22)는 3상 신호 발생부(28)에서 출력되는 3상 정현파를 피드백 받아 출력되는 3상 정현파의 보상 동작을 실시한다.
이를 위해, 제어부(22)는 3상 신호 발생부(28)로 인가되는 기준 전압(Vref)과 출력되는 3상 정현파를 피드백 받아, 현재 기준 전압(Vref)과 현재의 3상 정현파의 크기를 이용해 저장부(25)에 저장되어 있는 파형생성 데이터를 실시간으로 변경한다.
이러한 제어부(22)의 실시간 보정 동작에 의해, 왜곡이 감소하는 정확한 파형의 정현파의 생성이 이루어진다.
이에 더하여, 본 예의 제어부(22)는 3상 정현파 생성장치(200)의 회로 동작에 따라 발생하는 오차를 보정하는 오차 보정 동작(calibration operation)을 실시한다.
또한, 제어부(22)는 외부로부터 동기신호를 수신하는 대신 동기 신호를 생성할 수 있다.
이와 같이, 내부로부터 하나의 상(예, 제1 상)(예, R상)에 대한 동기 신호가 입력되면, 제어부(22)는 R상에 대한 동기를 이용하여 정해진 만큼의 위상차를 갖는 다른 한 상(예, 제2 상)(예, T상)에 대한 동기 신호를 생성하여 제2 메모리(252)에 저장할 수 있다. 각 상의 신호는 인접한 상의 신호와 정해진 위상만큼의 차이(예, 120도)를 갖는 것을 제외하면, 신호의 주기, 전압 및 주파수는 모두 동일한다.
따라서, 제어부(22)는 각 상의 위상차(예 120도)를 알고 있으므로, 현재 수신되거나 생성된 제1 상의 위상의 종류를 이용하여 제2 상의 동기 신호를 용이하게 생성할 수 있다.
주기 타이머(23)는, 이미 기술한 것처럼, 제어부(23)로부터 동기 신호가 수신되어 3상 정현파 생성장치(200)의 동작이 시작되면, 제어부(22)에 의해 동작이 시작되어 한 주기에 해당하는 시간(예, 제1 설정 시간)을 계수하여 한 주기마다 즉, 제1 설정 시간마다 인터럽트 신호를 제어부(22)로 출력한다.
본 예에서, 한 주기는 1/60초 또는 1/50초 일 수 있다.
이로 인해, 제어부(22)는 매 한 주기마다 파형 생성 타이머(24)의 동작을 실시하여 한 주기에 해당하는 3상 정현파의 생성이 이루어질 수 있도록 한다.
이러한 주기 타이머(23)는 정해진 주기 개수(예, 300주기)마다 제어부(22)의 제어에 의해 초기화되어, 신호 지연으로 발생하는 문제를 최소화한다.
파형 생성 타이머(24)는 제어부(22)의 제어에 따라 동작되며, 매 주기마다 정해진 단계에 해당하는 파형 데이터를 3상 신호 발생부(28)로 전달하기 위기 위한 타이머로서, 제어부(22)는 주기 타이머(23)로부터 인터럽트 신호가 인가될 때마다 파형 생성 타이머(24)의 계수값을 초기화 시킬 수 있다.
따라서, 파형 생성 타이머(24)는 설정 시간(예, 제2 설정 시간)이 경과하면 제1 및 제2 DMA부(261, 262)로 인터럽트 신호를 출력하여, 이로 인해, 제1 및 제2 DMA부(261, 262)는 각각 해당 상(예, R상과 상)의 해당 단계에 해당하는 파형생성 데이터를 저장부(25)에서 읽어와 3상 신호 발생부(28)로 출력한다.
이때, 파형 생성 타이머(24)의 인터럽트 신호 발생 시간인 제2 설정 시간은 각 상의 정현파를 위한 파형 데이터의 개수에 따라 정해질 수 있고, 정현파의 한 주기를 정의하는 제1 설정시간보다 훨씬 짧음은 당연하다.
한 예로, 360도인 한 주기에서 1도마다 파형형상 데이터가 정해져 있는 경우, 각 상의 정현파는 360개의 단계로 나눠져 있고 각 단계마다 하나의 파형 데이터가 저장부(25)에 저장되어 있으므로, 해당 상의 정현파를 위한 파형 데이터의 개수는 360개가 된다. 이런 경우, 제2 설정 시간은 1도 경과 시간이 되어 파형 생성 타이머(24)는 1도의 해당하는 시간이 경과할 때마다 인터럽트 신호를 생성하여 제1 및 제2 DMA부(261 262)로 출력하게 된다. 따라서, 제1 및 제2 DMA부(261, 262)는 현재 입력되는 인터럽트 신호의 순번에 따라 해당 순번의 단계에 해당하는 파형 데이터를 저장부(25)에서 읽어와 3상 신호 발생부(28)로 출력한다.
도 4에 도시한 예처럼, 3상 신호 발생부(28)에서 출력되는 신호의 한 주기는 12 단계(S0-S11)로 나눠질 수 있고, 이 경우, 파형 생성 타이머(24)는 각 디지털-아날로그 변환부(271, 272)로 출력되는 파형 데이터의 출력 주기에 따라 정해진 시점(T0~T11)마다, 예를 들어, 위상이 30도를 경과하는 시점마다 인터럽트 신호를 생성하여 제1 및 제2 DMA부(261, 262)로 출력하게 된다. 도 4에서, CV1은 이상적인 정현파 신호의 파형을 도시하고 CV2는 실제 생성되는 정형파 신호의 파형의 한 예를 도시한다. 도 4에서 생성되는 정현파의 한 주기는1/60초이고 전압 폭은 120V 내지 -120V이다.
이때, 한 주기에 대한 신호의 단계가 세분화될수록 즉, 인터럽트 신호 발생 주기가 짧은 수록 생성되는 각 상의 신호의 왜율이 크게 감소하여, 정확한 정현파의 생성이 이루어진다.
이러한 파형 생성 타이머(24)와 연결되어 있는 제1 및 제2 DMA부(261, 262)는 파형 생성 타이머(24)로부터 인터럽트 신호가 인가될 때마다 인터럽트 발생 수를 '1'씩 증가시켜 현재 인터럽트 발생 수에 해당하는 현재 단계를 판정하게 되고, 이로 인해, 판정된 현재 단계에 대응하는 파형 데이터를 읽어오게 된다.
또한, DMA부(261, 262)는 현재 인터럽트 발생 수가 설정 수(예, 12)에 도달하면 초기값('0')으로 초기화시켜, 새로운 주기의 신호 생성을 위해 첫 번째 단계(S0)부터 마지막 단계(S11)에 대한 파형 데이터를 순차적으로 읽어올 수 있도록 한다.
저장부(25)는 3상 정현파 생성장치(200)의 동작에 필요한 데이터나 정보를 저장하고 있는 저장 매체이다.
이러한 저장부(25)는 롬(ROM)과 같은 제1 메모리(251)와 램(RAM)과 같은 제2 메모리(252)를 구비한다.
제1 메모리(251)는 3상 정현파 생성장치(200)의 동작을 위한 운용 실행 코드가 저장될 수 있다.
제2 메모리(252)는 파형 데이터를 저장하고 있다. 이미 기술한 것처럼, 파형 데이터는 3상 중에서 두 개의 상(예, R상과 T상)의 정현파 생성을 위한 각 단계의 디지털 값이다.
본 예의 경우, R상의 정현파와 T상의 정현파에 대한 파형 데이터가 테이블 형태로 저장되어 있어 제2 메모리(252)는 R상의 정현파를 위한 제1 파형 데이터가 저장되어 있는 테이블과 T상의 정현파를 위한 제2 파형 데이터가 저장되어 있는 테이블을 구비할 수 있다.
제2 메모리(252)에 저장되어 있는 제1 및 제2 파형 데이터는 이미 기술한 것처럼 제어부(22)의 피드백 제어에 따라 실시간으로 보정될 수 있다.
제1 및 제2 DMA부(261, 262)는 각각 파형 생성 타이머(24)에서 출력되는 인터럽트 신호에 동기하여 재2 메모리(252)에 저장되어 있는 해당 파형 데이터를 읽어와 제1 및 제2 디지털-아날로그 변환부(271, 272)로 출력한다.
따라서, 제1 및 제2 디지털-아날로그 변환부(271, 272)는 인가되는 해당 단계의 파형 데이터를 아날로그 신호(VR, VT)로 변환하여 3상 신호 발생부(28)로 출력한다.
제1 DMA부(261)는 R상의 정현파를 위한 것이고, 제2 DMA부(262)는 T상의 정현파를 위한 것이다.
본 예의 경우, 3상 신호 발생부(28)로 해당 상의 정현파 생성을 위한 파형 데이터를 출력하기 위해, 제어부(22)를 이용하는 대신 제1 및 제2 DMA부(261, 262)를 이용한다.
이로 인해, 제어부(22)의 부하를 크게 감소시킬 수 있어, 경제적으로 좀더 저렴하고 소형인 제어부의 사용이 이루어질 수 있어, 3상 정현파 생성장치(200)의 제조 비용이 줄어든다.
제1 및 제2 디지털-아날로그 변환부(271, 272)는 각각 제1 및 제2 DMA부(261, 262)에서 인가되는 파형 데이터를 아날로그 신호로 변환하여 3상 신호 생성부(29)로 출력한다.
3상 신호 생성부(29)는, 도 3에 도시한 것처럼, 제1 및 제2 디지털-아날로그 변환부(271, 272)에 일측 단자가 연결되어 있는 제1 및 제2 저항(R1, R2), 제1 및 제2 저항(R1, R2)의 타측 단자에 반전 단자(-)가 연결되어 있고 기준 전압(Vref)에 비반전 단자(+)가 연결되어 있는 연산 증폭기(OP1), 그리고 연산 증폭기(OP1)의 반전 단자(-)와 출력 단자 사이에 연결되어 있는 제3 저항(R3)을 구비한다.
3상 신호 생성부(29)는 제1 상인 R상을 출력하는 제1 출력단, 제2 상인 S상을 출력하는 제2 출력단 및 제3 상인 T상을 출력하는 제3 출력단을 구비하고 있다. 이때, 제1 출력단은 제1 저항(R1)의 일측 단자, 즉 제1 디지털-아날로그 변환부(271)의 출력단자에 연결되어 있고, 제2 출력단은 연산 증폭기(OP1)의 출력단자에 연결되어 있으며, 제3 출력단자는 제2 저항(R2)의 일측 단자, 즉 제2 디지털-아날로그 변환부(272)의 출력단자에 연결되어 있다.
이러한 3상 신호 발생부(28)는 반전 증폭기로서 기능하며, 증폭비는 저항(R1, R2)과 저항(R3)의 비에 따라 정해진다.
따라서, 제1 및 제2 디지털-아날로그 변환부(271. 272)로부터 인가되는 신호, 즉 R상 신호(VR)와 T상 신호(VT)를 저항(R1, R2)를 이용하여 서로 합산한 후, 연산 증폭기(OP1)과 저항(R3)에 의해 반전 증폭되어 S상의 신호(VS)로서 출력한다.
이때, 생성되는 S상의 신호(VS)에 대한 진폭의 증폭비는 저항(R3)의 값에 의해 조정될 수 있다.
아날로그-디지털 변환부(29)는 제어부(22)의 피드백 제어를 위해 3상 신호 발생부(28)으로 인가되는 아날로그 상태의 기준 전압(Vref)을 디지털 상태로 변환하여 제어부(22)로 인가한다.
따라서, 제어부(22)는 현재 기준 전압(Vref)과 초기 기준 전압을 비교하고, 기준 전압(Vref)과 초기 기준 전압의 차이에 따른 각 상의 출력신호(VR, VS, VT)의 값을 비교하여, 제2 메모리(252)에 저장되어 있는 파형 데이터를 실시간으로 보정한다.
또한, 본 예는 연산 증폭기(OP1)와 수동 소자(R1-R3)등을 이용하므로, 이들 구성요소(OP1, R1-R3)의 동작에 따라 발생하는 오차를 보정하는 동작(calibration operation)이 이루어진다.
예를 들어, 제어부(22)는 R상과 T상의 정현파를 위한 각 R상 표준 파형 데이터와 T상 표준 파형 데이터가 저장되어 있는 표준 파형 테이블을 생성하여 저장부(예, 제2 메모리)(252)에 저장한다.
이때, 제어부(22)는 정형파(sine wave)의 오차를 최대한 감소시키기 위해 실수 또는 16 내지 64비트의 자릿수를 갖는 정수값을 해당 상(R상 및 T상)에 대한 예비 파형 데이터로서 생성하고, 생성된 정수값인 해당 상의 예비 파형 데이터와 디지털-아날로그 변환부(271, 272)로 출력되는 진폭 즉, 전압의 높이를 배율 연산하여(scaling) 최종적으로 해당 상에 대한 표준 파형 데이터를 생성한다. 전압의 높이(즉 진폭)는 이미 정해져 있거나 외부로부터 입력된 값일 수 있다.
두 번째로, 이처럼, 표준 파형 테이블이 생성되면, 제어부(22)는 표준 파형 테이블에 저장된 R상과 T상에 대한 표준 파형 데이터를 해당 디지털-아날로그 변환부(예, 271, 272)로 출력하여 R상과 T상에 대한 정현파의 생성이 이루어진다.
하지만, 이때, R상과 T상은 위상 차가 표준 파형 테이블에 의해서 120도가 되어야 하지만 회로적인 오차나 지연 등의 문제로 인하여 정확한 120도가 되지 않을 수 있다. 따라서, 이러한 위상 차이를 보정하기 위하여, 제어부(22)는 표준 파형 테이블에 저장되어 있는 해당 상의 표준 파형 데이터의 값을 현재의 간격(즉, 현재의 위상 간격)보다 작은 간격으로 재 생성하여 조정한다. 이렇게 함으로써 R상과 T상에 대한 상호 위상 차가 정확하게 +120도가 될 수 있다. 표준 파형 데이터의 값에 대한 재생성 동작을 위해, 제어부(22)는 좀 더 세분하게 분할된 위상 간격에 비례하여 파형 데이터의 값의 변화량을 설정한 후, 재생성된 변화량에 맞게 해당 상의 파형 데이터의 변화폭을 좀 더 세분화할 수 있다.
셋 번째로, 이런 방식을 통해 R상과 T상에 대한 재생성된 표준 파형 데이터가 생성되면, 제어부(22)는 재생성된 R상과 T상의 표준 파형 데이터를 해당 아날로그-디지털 변환부(예, 271, 272)를 통해 3상 신호 발생부(28)로 출력하여 R상에 대해 -120도의 위상차를 갖는 제3의 상인 S상에 대한 표준 파형 데이터를 생성된다. 하지만, 회로의 오차 등으로 인해, 실제로 S상 역시 R상에 대해 정확하게-120도의 위상차를 갖게 못하게 된다. 이러한 부정확한 위상차의 원인은 2개 상(R상 및 T상)을 연산하는 저항 값의 오차일 수 있다.
따라서, 이러한 오차를 상쇄하기 위해, 1개의 상(예, R상)의 진폭을 발생하는 위상차 만큼 미세하게 올리거나 내려서 해결할 수 있다. 이러한 진폭의 조절을 위하여, 제어부(22)는 2개의 상 중 하나의 상(예, R상) 또는 2개의 상(R상 및 T상)에 대한 표준 파형 테이블의 값(각 해당 상에 대한 표준 파형 데이터의 값)을 재 생성하며 R상과 S상의 위상치가 -120도가 될 때까지 조정하여 간다.
마지막으로, 제어부(22)는 이러한 과정을 통해 R상과 S상의 위상치가 정확히 -120도가 되는 해당 상(R상 및 T상)에 대한 표준 파형 데이터를 오차 보정 동작(calibration operation)이 완료된 최종적인 파형 데이터인 실제 파형 데이터로서 테이블 형태로 저장부(252)에 저장해 놓아 S상의 생성 동작에 사용될 수 있도록 한다.
이러한 절차에 의하여 생성된 파형 데이터를 이용하여, 서로 다른 상간의 파형의 위상 차, 진폭의 높이 그리고 이와 관련된 값들이 3상 정현파 생성장치의 제조 시에 비 휘발성 메모리(252)에 저장되므로, 회로의 오차까지 보정된 정확한 데이터를 이용한 3상 정현파의 생성 동작이 이루어지게 된다.
즉, 3상 정현파의 생성에 이용되는 파형 테이블이 회로 및 시스템의 오차를 반영한 파형 테이블로 이미 조정되어 있으므로, 각 0도, -120도, +120도를 갖는 3상의 정현파를 단지 2상의 값만으로 정밀하고 정확하게 생성할 수 있게 된다.
이러한 본 예의 3상 정현파 생성장치(200)에서 출력되는 정현파는 저장부(252)에 저장되어 있는 디지털값이 파형 데이터를 이용하여 생성하므로, 도 4에 도시한 것처럼 계단 형상을 갖게 된다.
따라서, 이러한 계단 형상을 좀 더 정현파 형상으로 만들기 위해 평활 기능을 수행하는 커패시터(capacitor) 제1 및 제2 디지털-아날로그 변환부(271, 272) 각각에 직렬이나 병렬로 연결하거나 저역 통과 필터(low pass filter)를 연결하여 저역 필터링된 신호가 3상 신호 발생부(28)로 인가될 수 있도록 한다.
본 예의 3상 정현파 생성장치(200)는 도 2에 도시한 것처럼, DMA부(261, 262)를 이용하여 저장부(25)에 저장되어 있는 파형 데이터를 읽어와 3상 신호 발생부(28)로 전달하여 2개의 상을 이용하여 3상의 정현파가 생성되도록 하였다.
하지만, 이와 달리, 도 5에 도시한 것처럼, 대안적인 예에서, 제어부(22)가 해당 시점에 직접 저장부(25)의 파형 데이터를 판독하여 제1 및 제2 디지털-아날로그 변환부(271, 272)로 출력하여 3상 정현파의 생성이 이루어질 수 있다.
이런 경우, 제어부(22)는 도 5에 도시한 것처럼, 제1 및 제2 DMA부(261, 262)가 생략되는 대신, 제1 및 제2 디지털-아날로그 변환부(271. 272)에 직접 연결되어 있을 수 있다. 이를 제외한 다른 구성은 도 2에 도시한 것과 동일하다.
따라서, 주기 타이머(23)로부터 인가되는 인터럽트 신호에 의해 해당 주기가 시작되면, 제어부(22)는 파형 생성 타이머(24)로부터 인터럽트 신호가 인가될 때마다 먼저, R상을 위한 파형 데이터 중에서 해당 단계의 파형 데이터를 제2 메모리(252)에서 읽어와 제1 디지털 아날로그 변환부(271)로 출력한 후, 바로 T상을 위한 파형 데이터 중에서 해당 단계의 파형 데이터를 제2 메모리(252)에서 읽어와 제2 디지털 아날로그 변환부(272)로 출력하게 된다.
이런 방식을 통해, 제어부(22)는 각 주기마다 각 단계에 해당하는 파형 데이터를 저장부(252)에서 읽어와 제1 제2 아날로그-디지털 변환부(271, 272)로 출력하게 된다.
이처럼, 제어부(22)가 해당 시점에 두 개의 상(R상과 T상)을 위한 파형 데이터를 순차적으로 읽어와 제1 및 제2 디지털-아날로그 변환부(271, 272)로 출력하는 것을 제외하면, 본 예의 3상 정현파 생성장치의 동작은 도 1 내지 도 4를 참고로 하여 설명한 동작과 동일하다.
이런 경우에도, 2개의 상을 이용하여 3상의 정현파의 생성이 이루어지게 되므로 3상 정현파 생성장치의 회로 구조가 크게 간소화되고 설계 비용이 절감된다.
이러한 본 발명에 따르면, 두 개의 상(예, R상 및 T상)에 대한 신호를 이용하여 나머지 한 상이 S상에 대한 신호를 생성하므로, 3상 정현파 생성장치(200)의 크기와 제조 비용이 크게 줄어든다.
또한, DMA부를 이용하여 파형 데이터의 판독 동작이 이루어지는 경우, 제어부에 대한 부하와 비용이 크게 감소하므로, 3상 정현파의 생성장치(200)의 제조 비용은 또한 감소한다.
이때, 두 개의 DAM부(261, 262)를 이용하여 동시에 위상차를 갖는 두 개의 상(R상 및 S상)에 대한 정현파의 생성이 이루어지므로, 3상 정현파의 위상 동기와 정확히 이루어지므로, 정현파 생성의 정확도가 향상된다.
한 주기의 신호가 n개의 단계로 나눠져 있어 파형 생성 타이머(24)의 설정 시간이 정확히 정수로 나눠지지 않아 주파수가 정확히 정수로 나눠지지 않을 수 있다. 시간이 경과함에 따라 주파수의 누적 현상이 발생하여 생성되는 3상 주파수의 동기가 동기신호에 맞게 정확히 동기화되지 않을 수 있다. 하지만, 본 예의 경우, 제어부(22)는 정해진 설정 개수의 주기마다 주기 타이머(23)의 값을 초기화하여, 주기적으로 주기 타이머(23)의 인터럽트 발생 시점을 동기 신호에 정확히 동기화시켜 주파수 누적 오차로 인한 문제를 감소시킨다.
또한, 저장부(25)에 저장되어 있는 디지털 파형 데이터를 이용하여 3상 정현파를 생성하므로, 3상 정현파 생성장치의 구조를 간소화하고 크기의 소형화가 구현되며, 실시간 피드백 제어와 사전 오차 보정 동작을 통해 생성된 파형 데이터를 이용하여 3상 정현파의 생성 동작이 이루어지므로 파형의 정확도가 향상된다.
동기신호 발생장치(100)는 매 주기마다 동기신호를 생성하여 3상 정현파 생성장치(200)로 전달할 수 있지만, 이와 달리, 한 주기에 대한 동기신호만을 생성하여 3상 정현파 생성장치(200)로 전송한 후, 전송된 동기신호를 이용하여 정현파의 주기에 맞게 3상 정현파 생성장치(200)에서 매 주기마다 해당 동기 신호를 생성할 수 있다. 이때, 3상 정현파 생성장치(200) 즉, 제어부(22)는 주기 타이머(23)를 이용하여 동기 신호의 주기를 판정할 수 있다.
또한, 동기신호 발생장치(100)는 정해진 개수의 주기마다 동기 신호를 생성하여 3상 정현파 생성장치(200)로 전송할 수 있고, 이 경우, 3상 정현파 생성장치(200)는 다음 동기신호가 동기신호 발생장치(100)로부터 전송될 때까지 전송된 동기신호를 이용하여 주기마다 필요한 동기신호를 생성하여 사용될 수 있다.
이상, 본 발명의 실시예들에 대해 설명하였다. 본 발명은 상술한 실시예 및 첨부한 도면에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자의 관점에서 다양한 수정 및 변형이 가능할 것이다. 따라서 본 발명의 범위는 본 명세서의 청구범위뿐만 아니라 이 청구범위와 균등한 것들에 의해 정해져야 한다.
100: 동기신호 발생장치 200: 3상 정현파 생성장치
21: 동기신호 수신부 22: 제어부
23: 주기 타이머 24: 파형 생성 타이머
25: 저장부 261: 제1 DMA부
262: 제2 DMA부 271: 제1 디지털-아날로그 변환부
272: 제2 디지털-아날로그 변환부 28: 3상 신호 발생부
R1-R3: 저항 OP1: 연산 증폭기
Vref: 기준 전압 VR: R상(제1 상)의 정현파
VS: S상(제3 상)의 정현파 VT: T상(제2 상)의 정현파

Claims (10)

  1. 설정 시간마다 인터럽트 신호를 생성하는 파형 생성 타이머,
    제1 상의 정현파와 제2 상의 정현파의 각 단계에 대응하는 제1 및 제2 파형 데이터를 각각 저장하고 있는 저장부,
    상기 파형 생성 타이머와 상기 저장부에 연결되어 있고, 상기 인터럽트 신호가 인가될 때마다 상기 제1 파형 데이터와 상기 제2 파형 데이터 중에서 해당 단계의 파형 데이터를 읽어와 출력하는 제어부,
    상기 제어부에 각각 연결되어 상기 해당 단계의 제1 및 제2 파형 데이터를 각각 아날로그 신호로 변환하여 제1 및 제2 신호로 출력하는 제1 및 제2 디지털-아날로그 변환부, 그리고
    상기 제1 및 제2 디지털 아날로그 변환부를 통해 인가되는 상기 제1 신호 및 상기 제2 신호를 각각 제1 상의 정현파와 상기 제2 상의 정현파로서 출력하고, 상기 제1 및 상기 제2 신호를 합산한 반전 증폭시켜 제3 상의 정현파로 출력하는 3상 신호 생성부
    를 포함하는 3상 정현파 생성장치.
  2. 설정 시간마다 인터럽트 신호를 생성하는 파형 생성 타이머,
    제1 상의 정현파와 제2 상의 정현파의 각 단계에 대응하는 제1 및 제2 파형 데이터를 각각 저장하고 있는 저장부,
    상기 파형 생성 타이머와 상기 저장부에 연결되어 있고, 상기 인터럽트 신호가 인가될 때마다 상기 제1 파형 데이터와 상기 제2 파형 데이터 중에서 해당 단계의 파형 데이터를 각각 읽어와 출력하는 제1 및 제2 DMA부,
    각 제1 및 제2 DMA부에 각각 연결되어 해당 DMA부에서 출력되는 상기 해당 단계의 제1 및 제2 파형 데이터를 각각 아날로그 신호로 변환하여 제1 및 제2 신호로 각각 출력하는 제1 및 제2 디지털-아날로그 변환부, 그리고
    상기 제1 및 제2 디지털 아날로그 변환부를 통해 인가되는 상기 제1 신호 및 상기 제2 신호를 각각 제1 상의 정현파와 상기 제2 상의 정현파로서 출력하고, 상기 제1 및 제2 신호를 합산한 반전 증폭시켜 제3 상의 정현파로 출력하는 3상 신호 생성부
    를 포함하는 3상 정현파 생성장치.
  3. 제2항에 있어서,
    상기 파형 생성 타이머와 상기 저장부에 연결되어 있어, 상기 파형 생성 타이머의 동작을 제어하는 제어부
    를 더 포함하는 3상 정현파 생성장치.
  4. 제1항 또는 제3항에 있어서,
    상기 제어부에 연결되어 있고, 상기 설정 시간보다 긴 설정 시간마다 인터럽트 신호를 생성하여 상기 제어부로 출력하는 주기 타이머
    를 더 포함하고,
    상기 제어부는 상기 주기 타이머로부터 인터럽트 신호가 입력될 때마다 상기 파형 생성 타이머를 초기화시키는 3상 정현파 생성장치.
  5. 제4항에 있어서,
    상기 제어부는 상기 주기 타이머로부터 인가되는 인터럽트 신호의 개수가 설정 개수에 도달하면 상기 주기 타이머를 초기화시키는 3상 정현파 생성장치.
  6. 제1항 또는 제3항에 있어서,
    상기 제어부는,
    상기 저장부에 저장되어 있는 제1 상과 제2 상의 정현파를 위한 표준 파형 데이터의 값을 현재의 위상 간격보다 작은 간격으로 재 생성하여 조정해 R상과 T상에 대한 상호 위상 차가 +120도가 되도록 하여 제1 상과 제2 상에 대한 재생성된 표준 파형 데이터를 생성하고,
    재생성된 R상과 T상의 표준 파형 데이터를 이용하여 제1 상에 대해 -120도의 위상차를 갖는 제3 상에 대한 표준 파형 데이터를 생성하고,
    제1 및 제2 상 중 적어도 하나의 상에 대한 표준 파형 데이터의 값을 제1 상과 제3 상의 위상치가 -120도가 될 때까지 조정하여 상기 표준 파형 대이터의 값을 재 생성한 후, 재 생성된 상기 표준 파형 데이터를 상기 파형 데이터로서 상기 저장부에 저장하는
    3상 정현파 생성장치.
  7. 제1항 또는 제2항에 있어서,
    상기 3상 신호 발생부는,
    제1 및 제2 디지털-아날로그 변환부에 일측 단자가 연결되어 있는 제1 및 제2 저항,
    상기 제1 및 제2 저항의 타측 단자에 반전 단자가 연결되어 있고 기준 전압에 비반전 단자가 연결되어 있고, 출력 단자로 상기 제3 상의 정현파를 출력하는 연산 증폭기, 그리고
    상기 연산 증폭기의 반전 단자와 출력 단자 사이에 연결되어 있는 제3 저항
    을 포함하는 3상 정현파 생성장치.
  8. 제7항에 있어서,
    상기 제어부는 상기 기준 신호와 상기 제1 상 내지 제3 상의 정현파를 피드백
    받아 상기 저장부에 저장되어 있는 파형 데이터를 보정하는 3상 정현파 생성장치.
  9. 제1항 또는 제2항에 있어서,
    상기 제어부와 연결되어 있고 외부로부터 상용 전원에서 검출된 동기 신호를 수신하는 동기신호 수신부
    를 더 포함하고,
    상기 제어부는 상기 수신된 동기 신호를 이용하여 상기 파형 데이터의 생성 동작 및 3상 정현파 생성 동작을 실시하는 3상 정현파 생성장치.
  10. 제9항에 있어서,
    상기 동기신호 수신부는 검출된 상기 동기 신호에 대한 기본파 또는 기본파와 고조파 성분을 역FFT 변환이나 역DFT 변환하여 상기 파형 데이터의 생성 동작 및 3상 정현파 생성 동작에 이용되는 동기 신호를 생성하는 3상 정현파 생성장치.
KR1020190087133A 2019-07-18 2019-07-18 3상 정현파 생성장치 KR102322147B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190087133A KR102322147B1 (ko) 2019-07-18 2019-07-18 3상 정현파 생성장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190087133A KR102322147B1 (ko) 2019-07-18 2019-07-18 3상 정현파 생성장치

Publications (2)

Publication Number Publication Date
KR20210009938A true KR20210009938A (ko) 2021-01-27
KR102322147B1 KR102322147B1 (ko) 2021-11-04

Family

ID=74238884

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190087133A KR102322147B1 (ko) 2019-07-18 2019-07-18 3상 정현파 생성장치

Country Status (1)

Country Link
KR (1) KR102322147B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116577536A (zh) * 2023-07-10 2023-08-11 烟台东方威思顿电气有限公司 基于波形-幅值分离控制的三相交流标准源

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368204A (ja) * 1989-08-03 1991-03-25 Sony Tektronix Corp 任意波形発生器
KR960001831U (ko) * 1994-06-20 1996-01-19 배수호스의 지지장치
KR960034541A (ko) 1995-03-13 1996-10-24 구자홍 건조겸용 드럼세탁기
KR0169371B1 (ko) 1995-11-15 1999-03-20 김광호 사인/코사인 파형 발생기
JPH11308053A (ja) * 1998-04-23 1999-11-05 Mitsubishi Electric Corp 正弦波発生装置および正弦波発生方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368204A (ja) * 1989-08-03 1991-03-25 Sony Tektronix Corp 任意波形発生器
KR960001831U (ko) * 1994-06-20 1996-01-19 배수호스의 지지장치
KR960034541A (ko) 1995-03-13 1996-10-24 구자홍 건조겸용 드럼세탁기
KR0169371B1 (ko) 1995-11-15 1999-03-20 김광호 사인/코사인 파형 발생기
JPH11308053A (ja) * 1998-04-23 1999-11-05 Mitsubishi Electric Corp 正弦波発生装置および正弦波発生方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116577536A (zh) * 2023-07-10 2023-08-11 烟台东方威思顿电气有限公司 基于波形-幅值分离控制的三相交流标准源
CN116577536B (zh) * 2023-07-10 2023-09-15 烟台东方威思顿电气有限公司 基于波形-幅值分离控制的三相交流标准源

Also Published As

Publication number Publication date
KR102322147B1 (ko) 2021-11-04

Similar Documents

Publication Publication Date Title
US4275446A (en) Method and apparatus for measurement of attenuation and distortion by a test object
US4989001A (en) Microcontroller based resolver-to-digital converter
KR101446669B1 (ko) 회로 전 입력 범위의 연속적 전압/전류 샘플링을 통한 계측 값 왜곡 보정 방법
EP0104999B1 (en) Gain switching device with reduced error for watt meter
KR102322147B1 (ko) 3상 정현파 생성장치
US5933013A (en) Calibration circuit for calibrating frequency characteristics of an AC/DC converter
US4264859A (en) Method and apparatus for measurement of attenuation and distortion by a test object
JPS5819201B2 (ja) 検出部の出力信号を直線化する回路装置
JP2001255948A (ja) コンパレータ基準電圧調整装置
US5289366A (en) Method and apparatus for correction of a detected faulty actual valve of a signal affected by harmonic vibrations
JP2589817Y2 (ja) Ｌｃｒテスタ
JP3373742B2 (ja) Ａｃ／ｄｃ変換装置及び方法
SU1578703A1 (ru) Устройство регулировани и стабилизации мощности
SU938256A1 (ru) Устройство дл настройки регул торов
SU960643A1 (ru) Способ контрол переменного напр жени
JPH05211442A (ja) アナログ・ディジタル変換器の試験方法
SU1056151A1 (ru) Калибратор напр жени
SU1458926A1 (ru) Способ управлени фильтром высшей гармоники в системе электроснабжени
SU1140054A2 (ru) Способ измерени действующего значени переменного напр жени
JPS5948572B2 (ja) アナログデジタル変換装置
SU1076771A1 (ru) Устройство дл измерени температуры
EP0465476A4 (en) A sampling circuit
SU665272A1 (ru) Измеритель отношени двух напр жений
SU1667102A1 (ru) Устройство дл вычислени спектра сигналов
JP3011690U (ja) 平衡変調回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right