KR20210009519A - 인터포저를 포함하는 전자 장치 - Google Patents
인터포저를 포함하는 전자 장치 Download PDFInfo
- Publication number
- KR20210009519A KR20210009519A KR1020190086151A KR20190086151A KR20210009519A KR 20210009519 A KR20210009519 A KR 20210009519A KR 1020190086151 A KR1020190086151 A KR 1020190086151A KR 20190086151 A KR20190086151 A KR 20190086151A KR 20210009519 A KR20210009519 A KR 20210009519A
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- circuit board
- disposed
- conductive
- conductive terminals
- Prior art date
Links
- 230000002265 prevention Effects 0.000 claims abstract description 51
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims description 34
- 238000005192 partition Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 4
- 230000001939 inductive effect Effects 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 14
- 239000010410 layer Substances 0.000 description 13
- 238000005476 soldering Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000000470 constituent Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- -1 SnBi Inorganic materials 0.000 description 1
- 229910006913 SnSb Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
- H04M1/0249—Details of the mechanical connection between the housing parts or relating to the method of assembly
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
- H04M1/026—Details of the structure or mounting of specific components
- H04M1/0274—Details of the structure or mounting of specific components for an electrical connector module
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/02—Constructional features of telephone sets
- H04M1/0202—Portable telephone sets, e.g. cordless phones, mobile phones or bar type handsets
- H04M1/026—Details of the structure or mounting of specific components
- H04M1/0277—Details of the structure or mounting of specific components for a printed circuit board assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/145—Arrangements wherein electric components are disposed between and simultaneously connected to two planar printed circuit boards, e.g. Cordwood modules
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
- H01L2023/4075—Mechanical elements
- H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09909—Special local insulating pattern, e.g. as dam around component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
- H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Combinations Of Printed Boards (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
Abstract
다양한 실시예에 따르면, 전자 장치는, 하우징과, 상기 하우징의 내부 공간에 배치되고, 제1복수의 도전성 단자들을 포함하는 제1인쇄 회로 기판 및 상기 내부 공간에서, 상기 제1인쇄 회로 기판과 실질적으로 평행하게 배치되고, 상기 제1복수의 도전성 단자들과 전기적으로 연결되는 제2복수의 도전성 단자들을 포함하는 제2인쇄 회로 기판을 포함하고, 상기 제2인쇄 회로 기판은 상기 제2복수의 도전성 단자들 중 적어도 일부 도전성 단자들 또는 적어도 일부 도전성 단자들 주변에 배치되는 적어도 하나의 접속 불량 방지 구조를 포함할 수 있다. 그 밖에 다양한 실시예들을 포함할 수 있다.
Description
본 발명의 다양한 실시예들은 인터포저를 포함하는 전자 장치에 관한 것이다.
근래 들어 전자 장치는 점차 슬림화 되어가고 있으며, 전자 장치의 강성을 증가시키는 방향으로 개선되고 있다. 특히, 전자 장치는 내부에 배치되는 전자 부품들간의 효과적인 전기적 연결을 도모하고, 외부 충격에 의해서도 전자 부품들간의 전기적 연결을 유지할 수 있는 강건 구조를 갖는 것이 중요하다.
전자 장치는 내부 공간에 배치되는 적어도 하나의 전자 부품들을 포함할 수 있다. 적어도 하나의 전자 부품들은 전자 장치의 대응 기능을 수행하기 위하여 상호 전기적으로 연결될 수 있다. 이러한 전자 부품으로는 전자 장치의 내부 공간에 배치되는 적어도 두 개의 인쇄 회로 기판을 포함할 수 있다. 각 인쇄 회로 기판은 효율적 실장 공간 확보를 위하여 서로 적층되는 방식으로 배치될 수 있으며, 그 사이에 배치되는 인터포저(interposer)에 의해 서로 전기적으로 연결될 수 있다. 예컨대, 각 인쇄 회로 기판은 복수의 도전성 단자들을 포함할 수 있으며, 인터포저의 대응면에 배치되는 복수의 대응 도전성 단자들과 물리적으로 접촉됨으로서, 두 인쇄 회로 기판은 전기적으로 연결될 수 있다. 상기 복수의 도전성 단자들의 접촉을 위해 도전성 단자들 사이에는 솔더(solder)를 통해 전기적으로 연결될 수 있다. 예컨대 솔더에 의해 접합된 두개의 부품들(도전성 단자들)이 솔더링 처리 시에 단선이나 외부 침범을 하지 않도록 수행이 되어야 한다. 솔더링 공정은 솔더(땜납)가 두개의 부품사이에 배치되고 두개의 부품이 솔더에 의하여 접합될 수 있다.
인터포저와 인쇄 회로 기판은 각각의 도전성 단자들에 선 배치되는 프리 솔더(pre-solder)를 리플로우(reflow) 공정을 통해 물리적으로 부착시킴으로서 서로 전기적으로 연결될 수 있다. 예컨대, 각각의 도전성 단자들에는 SnSb, SnBi, SnAg, SnAgCu, 또는 순수 Sn과 같은 프리 솔더(예비 땜납)가 표면이 곡면인 형태로 배치될 수 있다. 이러한 프리 솔더는 특정 온도(예: 180도 ~ 210도)로, 인쇄 회로 기판의 전체 또는 국부적인 가열에 의한 리플로우 공정을 통해 용융된 상태에서 서로 접촉됨으로서, 도전성 단자들을 전기적으로 연결시킬 수 있다.
그러나 전자 장치의 슬림화에 따른 전자 부품들간의 배치 간격이 좁아짐으로서, 단자 자체의 크기가 작아지거나 단자들 간의 간격 역시 좁아짐으로서, 리플로우시, 프리 솔더를 통한 단자들간의 물리적 접촉이 이루어지지 않거나(전기적 open 현상), 과도한 양의 프리 솔더들은 서로 물리적으로 접촉될 수 있다(전기적 short 현상).
본 발명의 다양한 실시예들은 인터포저를 포함하는 전자 장치를 제공할 수 있다.
다양한 실시예들은 인터포저를 이용한 인쇄 회로 기판 적층 구조 및 그것을 포함하는 전자 장치를 제공할 수 있다.
다양한 실시예들은 단자 주변에 배치되는 적절한 구조적 변경을 통해 인쇄 회로 기판들간의 전기적 연결을 원활히 수행할 수 있는 인터포저를 포함하는 전자 장치를 제공할 수 있다.
다양한 실시예에 따르면, 전자 장치는, 하우징과, 상기 하우징의 내부 공간에 배치되고, 제1복수의 도전성 단자들을 포함하는 제1인쇄 회로 기판 및 상기 내부 공간에서, 상기 제1인쇄 회로 기판과 실질적으로 평행하게 배치되고, 상기 제1복수의 도전성 단자들과 전기적으로 연결되는 제2복수의 도전성 단자들을 포함하는 제2인쇄 회로 기판을 포함하고, 상기 제2인쇄 회로 기판은 상기 제2복수의 도전성 단자들 중 적어도 일부 도전성 단자들 또는 적어도 일부 도전성 단자들 주변에 배치되는 적어도 하나의 접속 불량 방지 구조를 포함할 수 있다.
다양한 실시예에 따르면, 인터포저는, 제1면 및 상기 제1면과 반대 방향으로 향하는 제2면을 포함하는 유전체 기판;상기 제1면에 배치되는 적어도 하나의 제 1 도전성 단자와, 상기 제2면에 배치되는 적어도 하나의 제2 도전성 단자 및 상기 적어도 하나의 제1도전성 단자 및/또는 상기 적어도 하나의 제2도전성 단자 주변에 배치되는 적어도 하나의 지지 구조를 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치는, 하우징과, 상기 하우징의 내부 공간에 배치되고, 제1복수의 도전성 단자들을 포함하는 제1인쇄 회로 기판과, 상기 내부 공간에서, 상기 제1인쇄 회로 기판과 실질적으로 평행하게 배치되고, 제2복수의 도전성 단자들을 포함하는 제2인쇄 회로 기판 및 상기 제1인쇄 회로 기판과 상기 제2인쇄 회로 기판 사이에서, 상기 제1인쇄 회로 기판과, 상기 제2인쇄 회로 기판을 전기적으로 연결시키도록 배치되는 인터포저(interposer)로서, 제1면 및 상기 제1면과 반대 방향으로 향하는 제2면을 포함하는 유전체 기판과, 상기 제1면에서, 상기 제1복수의 도전성 단자들과 전기적으로 연결되도록 배치되는 제3복수의 도전성 단자들과, 상기 제2면에서, 상기 제2복수의 도전성 단자들과 전기적으로 연결되도록 배치되는 제4복수의 도전성 단자들을 포함하는 인터포저를 포함하고, 상기 제1복수의 도전성 단자들, 상기 제2복수의 도전성 단자들, 상기 제3복수의 도전성 단자들 및/또는 상기 제4복수의 도전성 단자들 중 적어도 일부 도전성 단자들 주변에 배치되는 적어도 하나의 솔더 넘침 방지 구조를 포함하는 인터포저를 포함할 수 있다.
본 발명의 다양한 실시예들은 적어도 하나의 단자들 주변에서, 프리 솔더를 위한 변형된 구조를 포함하는 인터포저가 제공됨으로서, 프리 솔더를 통한 단자들간의 원활한 전기적 접촉을 유도하여 전자 장치의 신뢰성 확보에 도움을 줄 수 있다.
도면의 설명과 관련하여, 동일 또는 유사한 구성 요소에 대해서는 동일 또는 유사한 참조 부호가 사용될 수 있다.
도 1은 본 발명의 다양한 실시예에 따른 모바일 전자 장치의 전면의 사시도이다.
도 2는 본 발명의 다양한 실시예에 따른 도 1의 전자 장치의 후면의 사시도이다.
도 3은 본 발명의 다양한 실시예에 따른 도 1의 전자 장치의 전개 사시도이다.
도 4는 본 발명의 다양한 실시예에 따른 인터포저(interposer)가 적용된 전자 장치의 구성도이다.
도 5는 본 발명의 다양한 실시예에 따른 인터포저의 사시도이다.
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따른 인터포저와 인쇄 회로 기판들간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 7a 및 도 7b는 본 발명의 다양한 실시예에 따른 인터포저와 인쇄 회로 기판들간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 8a 및 도 8b는 본 발명의 다양한 실시예에 따른 인터포저의 구성을 도시한 일부 평면도이다.
도 8c는 본 발명의 다양한 실시예에 따른 넘치 방지부를 형성하는 공정 순서를 도시한 도면이다.
도 9a 및 도 9b는 본 발명의 다양한 실시예에 따른 인터포저와 인쇄 회로 기판들간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 10은 본 발명의 다양한 실시예에 따른 인터포저의 구성을 도시한 일부 평면도이다.
도 11a 및 도 11b는 본 발명의 다양한 실시예에 따른 인터포저와 인쇄 회로 기판들간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 1은 본 발명의 다양한 실시예에 따른 모바일 전자 장치의 전면의 사시도이다.
도 2는 본 발명의 다양한 실시예에 따른 도 1의 전자 장치의 후면의 사시도이다.
도 3은 본 발명의 다양한 실시예에 따른 도 1의 전자 장치의 전개 사시도이다.
도 4는 본 발명의 다양한 실시예에 따른 인터포저(interposer)가 적용된 전자 장치의 구성도이다.
도 5는 본 발명의 다양한 실시예에 따른 인터포저의 사시도이다.
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따른 인터포저와 인쇄 회로 기판들간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 7a 및 도 7b는 본 발명의 다양한 실시예에 따른 인터포저와 인쇄 회로 기판들간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 8a 및 도 8b는 본 발명의 다양한 실시예에 따른 인터포저의 구성을 도시한 일부 평면도이다.
도 8c는 본 발명의 다양한 실시예에 따른 넘치 방지부를 형성하는 공정 순서를 도시한 도면이다.
도 9a 및 도 9b는 본 발명의 다양한 실시예에 따른 인터포저와 인쇄 회로 기판들간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 10은 본 발명의 다양한 실시예에 따른 인터포저의 구성을 도시한 일부 평면도이다.
도 11a 및 도 11b는 본 발명의 다양한 실시예에 따른 인터포저와 인쇄 회로 기판들간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 1은 본 발명의 다양한 실시예에 따른 모바일 전자 장치(100)의 전면의 사시도이다. 도 2는 본 발명의 다양한 실시예에 따른 도 1의 전자 장치(100)의 후면의 사시도이다.
도 1 및 도 2를 참조하면, 일 실시예에 따른 전자 장치(100)는, 제 1 면(또는 전면)(110A), 제 2 면(또는 후면)(110B), 및 제 1 면(110A) 및 제 2 면(110B) 사이의 공간을 둘러싸는 측면(110C)을 포함하는 하우징(110)을 포함할 수 있다. 다른 실시예(미도시)에서는, 하우징은, 도 1의 제 1 면(110A), 제 2 면(110B) 및 측면(110C)들 중 일부를 형성하는 구조를 지칭할 수도 있다. 일 실시예에 따르면, 제 1 면(110A)은 적어도 일부분이 실질적으로 투명한 전면 플레이트(102)(예: 다양한 코팅 레이어들을 포함하는 글라스 플레이트, 또는 폴리머 플레이트)에 의하여 형성될 수 있다. 제 2 면(110B)은 실질적으로 불투명한 후면 플레이트(111)에 의하여 형성될 수 있다. 상기 후면 플레이트(111)는, 예를 들어, 코팅 또는 착색된 유리, 세라믹, 폴리머, 금속(예: 알루미늄, 스테인레스 스틸(STS), 또는 마그네슘), 또는 상기 물질들 중 적어도 둘의 조합에 의하여 형성될 수 있다. 상기 측면(110C)은, 전면 플레이트(102) 및 후면 플레이트(111)와 결합하며, 금속 및/또는 폴리머를 포함하는 측면 베젤 구조(118)(또는 "측면 부재")에 의하여 형성될 수 있다. 어떤 실시예에서는, 후면 플레이트(111) 및 측면 베젤 구조(118)는 일체로 형성되고 동일한 물질(예: 알루미늄과 같은 금속 물질)을 포함할 수 있다.
도시된 실시예에서는, 상기 전면 플레이트(102)는, 상기 제 1 면(110A)으로부터 상기 후면 플레이트 쪽으로 휘어져 심리스하게(seamless) 연장된 제 1 영역(110D)을, 상기 전면 플레이트의 긴 엣지(long edge) 양단에 포함할 수 있다. 도시된 실시예(도 2 참조)에서, 상기 후면 플레이트(111)는, 상기 제 2 면(110B)으로부터 상기 전면 플레이트 쪽으로 휘어져 심리스하게 연장된 제 2 영역(110E)을 긴 엣지 양단에 포함할 수 있다. 어떤 실시예에서는, 상기 전면 플레이트(102) 또는 후면 플레이트(111)가 상기 제 1 영역(110D) 또는 제 2 영역(110E) 중 하나 만을 포함할 수 있다. 어떤 실시예에서는 전면 플레이트(102)는 제 1 영역 및 제 2 영역을 포함하지 않고, 제 2 면(110B)과 평행하게 배치되는 편평한 평면만을 포함할 수도 있다. 상기 실시예들에서, 상기 전자 장치의 측면에서 볼 때, 측면 베젤 구조(118)는, 상기와 같은 제 1 영역(110D) 또는 제 2 영역(110E)이 포함되지 않는 측면 쪽에서는 제 1 두께 (또는 폭)을 가지고, 상기 제 1 영역 또는 제 2 영역을 포함한 측면 쪽에서는 상기 제 1 두께보다 얇은 제 2 두께를 가질 수 있다.
일 실시예에 따르면, 전자 장치(100)는, 디스플레이(101), 입력 장치(103), 음향 출력 장치(107, 114), 센서 모듈(104, 119), 카메라 모듈(105, 112, 113), 키 입력 장치(117), 인디케이터(미도시 됨), 및 커넥터(108, 109) 중 적어도 하나 이상을 포함할 수 있다. 어떤 실시예에서는, 상기 전자 장치(100)는, 구성 요소들 중 적어도 하나(예: 키 입력 장치(117), 또는 인디케이터)를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다.
디스플레이(101)는, 예를 들어, 전면 플레이트(102)의 상당 부분을 통하여 노출될 수 있다. 어떤 실시예에서는, 상기 제 1 면(110A), 및 상기 측면(110C)의 제 1 영역(110D)을 형성하는 전면 플레이트(102)를 통하여 상기 디스플레이(101)의 적어도 일부가 노출될 수 있다. 디스플레이(101)는, 터치 감지 회로, 터치의 세기(압력)를 측정할 수 있는 압력 센서, 및/또는 자기장 방식의 스타일러스 펜을 검출하는 디지타이저와 결합되거나 인접하여 배치될 수 있다. 어떤 실시예에서는, 상기 센서 모듈(104, 119)의 적어도 일부, 및/또는 키 입력 장치(117)의 적어도 일부가, 상기 제 1 영역(110D), 및/또는 상기 제 2 영역(110E)에 배치될 수 있다.
입력 장치(103)는, 마이크(103)를 포함할 수 있다. 어떤 실시예에서는, 입력 장치(103)는 소리의 방향을 감지할 수 있도록 배치되는 복수개의 마이크(103)를 포함할 수 있다. 음향 출력 장치(107, 114)는 스피커들(107, 114)을 포함할 수 있다. 스피커들(107, 114)은, 외부 스피커(107) 및 통화용 리시버(114)를 포함할 수 있다. 어떤 실시예에서는 마이크(103), 스피커들(107, 114) 및 커넥터들(108, 109)은 전자 장치(100)의 상기 공간에 배치되고, 하우징(110)에 형성된 적어도 하나의 홀을 통하여 외부 환경에 노출될 수 있다. 어떤 실시예에서는 하우징(110)에 형성된 홀은 마이크(103) 및 스피커들(107, 114)을 위하여 공용으로 사용될 수 있다. 어떤 실시예에서는 음향 출력 장치(107, 114)는 하우징(110)에 형성된 홀이 배제된 채, 동작되는 스피커(예: 피에조 스피커)를 포함할 수 있다.
센서 모듈(104, 119)은, 전자 장치(100)의 내부의 작동 상태, 또는 외부의 환경 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 센서 모듈(104, 119)은, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치된 제 1 센서 모듈(104)(예: 근접 센서) 및/또는 제 2 센서 모듈(미도시)(예: 지문 센서), 및/또는 상기 하우징(110)의 제 2 면(110B)에 배치된 제 3 센서 모듈(119)(예: HRM 센서)을 포함할 수 있다. 상기 지문 센서는 하우징(110)의 제 1 면(110A)(예: 홈 키 버튼(115)), 제 2 면(110B)의 일부 영역, 또는 디스플레이(101)의 아래에 배치될 수 있다. 전자 장치(100)는, 도시되지 않은 센서 모듈, 예를 들어, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서(104) 중 적어도 하나를 더 포함할 수 있다.
카메라 모듈(105, 112, 113)은, 전자 장치(100)의 제 1 면(110A)에 배치된 제 1 카메라 장치(105), 및 제 2 면(110B)에 배치된 제 2 카메라 장치(112), 및/또는 플래시(113)를 포함할 수 있다. 상기 카메라 모듈들(105, 112)은, 하나 또는 복수의 렌즈들, 이미지 센서, 및/또는 이미지 시그널 프로세서를 포함할 수 있다. 플래시(113)는, 예를 들어, 발광 다이오드 또는 제논 램프(xenon lamp)를 포함할 수 있다. 어떤 실시예에서는, 2개 이상의 렌즈들 (광각 렌즈, 초광각 렌즈 또는 망원 렌즈) 및 이미지 센서들이 상기 전자 장치(100)의 한 면에 배치될 수 있다.
키 입력 장치(117)는, 하우징(110)의 측면(110C)에 배치될 수 있다. 다른 실시예에서는, 전자 장치(100)는 상기 언급된 키 입력 장치(117)들 중 일부 또는 전부를 포함하지 않을 수 있고 포함되지 않은 키 입력 장치(117)는 디스플레이(101) 상에 소프트 키 등 다른 형태로 구현될 수 있다. 다른 실시예로, 키 입력 장치(117)는 디스플레이(101)에 포함된 압력 센서를 이용하여 구현될 수 있다.
인디케이터는, 예를 들어, 하우징(110)의 제 1 면(110A)에 배치될 수 있다. 인디케이터는, 예를 들어, 전자 장치(100)의 상태 정보를 광 형태로 제공할 수 있다. 다른 실시예에서는, 발광 소자는, 예를 들어, 카메라 모듈(105)의 동작과 연동되는 광원을 제공할 수 있다. 인디케이터는, 예를 들어, LED, IR LED 및 제논 램프를 포함할 수 있다.
커넥터 홀(108, 109)은, 외부 전자 장치와 전력 및/또는 데이터를 송수신하기 위한 커넥터(예를 들어, USB 커넥터)를 수용할 수 있는 제 1 커넥터 홀(108), 및/또는 외부 전자 장치와 오디오 신호를 송수신하기 위한 커넥터를 수용할 수 있는 제 2 커넥터 홀(또는 이어폰 잭)(109)을 포함할 수 있다.
카메라 모듈들(105, 112) 중 일부 카메라 모듈(105), 센서 모듈(104, 119)들 중 일부 센서 모듈(104) 또는 인디케이터는 디스플레이(101)를 통해 노출되도록 배치될 수 있다. 예컨대, 카메라 모듈(105), 센서 모듈(104) 또는 인디케이터는 전자 장치(100)의 내부 공간에서, 디스플레이(101)의, 전면 플레이트(102)까지 천공된 관통홀을 통해 외부 환경과 접할 수 있도록 배치될 수 있다. 다른 실시예로, 일부 센서 모듈(104)은 전자 장치의 내부 공간에서 전면 플레이트(102)를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 예컨대, 이러한 경우, 디스플레이(101)의, 센서 모듈과 대면하는 영역은 관통홀이 불필요할 수도 있다.
도 3은 본 발명의 다양한 실시예에 따른 도 1의 전자 장치(100)의 전개 사시도이다.
도 3의 전자 장치(300)는 도 1 및 도 2의 전자 장치(100)와 적어도 일부 유사하거나, 전자 장치의 다른 실시예를 포함할 수 있다.
도 3을 참조하면, 전자 장치(300)(예: 도 1, 또는 도 2의 전자 장치(100))는, 측면 부재(310)(예: 측면 베젤 구조), 제 1 지지 부재(311)(예: 브라켓 또는 지지 구조), 전면 플레이트(320)(예: 전면 커버), 디스플레이(330), 인쇄 회로 기판(340), 배터리(350), 제 2 지지 부재(360)(예: 리어 케이스), 안테나(370), 및 후면 플레이트(380)(예: 후면 커버)를 포함할 수 있다. 어떤 실시예에서는, 전자 장치(300)는, 구성 요소들 중 적어도 하나(예: 제 1 지지 부재(311), 또는 제 2 지지 부재(360))를 생략하거나 다른 구성 요소를 추가적으로 포함할 수 있다. 전자 장치(300)의 구성 요소들 중 적어도 하나는, 도 1, 또는 도 2의 전자 장치(100)의 구성 요소들 중 적어도 하나와 동일, 또는 유사할 수 있으며, 중복되는 설명은 이하 생략한다.
제 1 지지 부재(311)는, 전자 장치(300) 내부에 배치되어 측면 부재(310)와 연결될 수 있거나, 측면 부재(310)와 일체로 형성될 수 있다. 제 1 지지 부재(311)는, 예를 들어, 금속 재질 및/또는 비금속 (예: 폴리머) 재질로 형성될 수 있다. 제 1 지지 부재(311)는, 일면에 디스플레이(330)가 결합되고 타면에 인쇄 회로 기판(340)이 결합될 수 있다. 인쇄 회로 기판(340)에는, 프로세서, 메모리, 및/또는 인터페이스가 장착될 수 있다. 프로세서는, 예를 들어, 중앙처리장치, 어플리케이션 프로세서, 그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서 중 하나 또는 그 이상을 포함할 수 있다.
메모리는, 예를 들어, 휘발성 메모리 또는 비휘발성 메모리를 포함할 수 있다.
인터페이스는, 예를 들어, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다. 인터페이스는, 예를 들어, 전자 장치(300)를 외부 전자 장치와 전기적 또는 물리적으로 연결시킬 수 있으며, USB 커넥터, SD 카드/MMC 커넥터, 또는 오디오 커넥터를 포함할 수 있다.
배터리(350)는 전자 장치(300)의 적어도 하나의 구성 요소에 전력을 공급하기 위한 장치로서, 예를 들면, 재충전 불가능한 1차 전지, 또는 재충전 가능한 2차 전지, 또는 연료 전지를 포함할 수 있다. 배터리(350)의 적어도 일부는, 예를 들어, 인쇄 회로 기판(340)과 실질적으로 동일 평면상에 배치될 수 있다. 배터리(350)는 전자 장치(300) 내부에 일체로 배치될 수 있다. 다른 실시예로, 배터리(350)는 전자 장치(300)로부터 탈부착 가능하게 배치될 수도 있다.
안테나(370)는, 후면 플레이트(380)와 배터리(350) 사이에 배치될 수 있다. 안테나(370)는, 예를 들어, NFC(near field communication) 안테나, 무선 충전 안테나, 및/또는 MST(magnetic secure transmission) 안테나를 포함할 수 있다. 안테나(370)는, 예를 들어, 외부 장치와 근거리 통신을 하거나, 충전에 필요한 전력을 무선으로 송수신할 수 있다. 다른 실시예에서는, 상기 측면 베젤 구조(310) 및/또는 상기 제 1 지지 부재(311)의 일부 또는 그 조합에 의하여 안테나 구조가 형성될 수 있다.
도 4는 본 발명의 다양한 실시예에 따른 인터포저(440)가 적용된 전자 장치(400)의 구성도이다.
도 4의 전자 장치(400)는 도 1 및 도 2의 전자 장치(100) 또는 도 3의 전자 장치(300)와 적어도 일부 유사하거나, 전자 장치의 다른 실시예들을 포함할 수 있다.
도 4를 참고하면, 전자 장치(400)(예: 도 3의 전자 장치(300))는 전면 커버(481)(예: 도 3의 전면 플레이트(320)), 전면 커버(481)와 반대 방향으로 향하는 후면 커버(480)(예: 도 3의 후면 플레이트(380)) 및 전면 커버(481)와 후면 커버(480) 사이의 공간을 둘러싸는 측면 부재(410)(예: 도 3의 측면 부재(310))를 포함하는 하우징 구조(예: 도 1a의 하우징(110))를 포함할 수 있다. 한 실시예에 따르면, 전자 장치(400)는 내부 공간에 배치되는 제1지지 부재(411)(예: 도 3의 제1지지 부재(311))를 포함할 수 있다. 한 실시예에 따르면, 제1지지 부재(411)는 측면 부재(410)로부터 내부 공간으로 연장되도록 배치될 수 있다. 다른 실시예로, 제1지지 부재(411)는 전자 장치(400)의 내부 공간에 별도로 마련될 수도 있다. 한 실시예에 따르면, 제1지지 부재(411)는 측면 부재(410)로부터 연장되고 적어도 일부 영역이 도전성 재질로 형성될 수도 있다. 한 실시예에 따르면, 전자 장치(400)는 전면 커버(481)와 후면 커버(480) 사이의 공간에 배치되는 카메라 구조물(490)을 포함할 수도 있다.
다양한 실시예에 따르면, 전자 장치(400)는 내부 공간에서 제1지지 부재(411)와 후면 커버(480) 사이에 배치되는 한 쌍의 인쇄 회로 기판(420, 430)을 포함할 수 있다. 한 실시예에 따르면, 한 쌍의 인쇄 회로 기판(420, 430)은 전면 커버(481)를 위에서 바라볼 때, 적어도 일부 영역이 중첩되도록 배치될 수 있다. 한 실시예에 따르면, 한 쌍의 인쇄 회로 기판(420, 430)은 제1지지 부재(411)와 후면 커버(480) 사이에 배치되는 제1인쇄 회로 기판(420)(예: 메인 기판)과, 제1인쇄 회로 기판(420)과 후면 커버(480) 사이에 배치되는 제2인쇄 회로 기판(430)(예: 서브 기판)을 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치(400)는 제1인쇄 회로 기판(420)과 제2인쇄 회로 기판(430) 사이에 개재되는 인터포저(interposer)(440)를 포함할 수 있다. 한 실시예에 따르면, 인터포저(440)는 복수의 도전성 단자들을 포함할 수 있으며, 두 인쇄 회로 기판들(420, 430)에 배치되는 도전성 단자들과 프리 솔더(pre-solder)를 통해 물리적으로 접촉됨으로서, 두 인쇄 회로 기판들(420, 430)을 전기적으로 연결시킬 수 있다. 예컨대, 인터포저(440)는 도전성 단자에 도포되는 프리 솔더를 통해 제1인쇄 회로 기판(420)에 우선적으로 실장될 수 있다. 다른 실시예로, 인터포저(440)는 도전성 단자에 도포되는 프리 솔더를 통해 제2인쇄 회로 기판(430)에 우선적으로 실장될 수도 있다. 한 실시예에 따르면, 전자 장치(400)는 제2인쇄 회로 기판(430)과 후면 커버(480) 사이에 배치되는 제2지지 부재(450)를 포함할 수 있다. 한 실시예에 따르면, 제2지지 부재(450)는 제2인쇄 회로 기판(430)과 적어도 부분적으로 중첩되는 위치에 배치될 수 있다. 한 실시예에 따르면, 제2지지 부재(450)는 금속 플레이트를 포함할 수 있다. 따라서, 제1인쇄 회로 기판(420), 인터포저(440), 제2인쇄 회로 기판(430)은 그 상부에 배치되는 제2지지 부재(450)를 통해 제1지지 부재(411)에 고정될 수 있다. 예컨대, 제2지지 부재(450)는 제1지지 부재(411)에 스크류와 같은 체결 부재를 통해 체결됨으로서, 제1인쇄 회로 기판(420), 인터포저(440), 제2인쇄 회로 기판(430) 간의 전기적 연결을 견고히 지지할 수 있다.
이하, 인터포저(440)에 대해 상세히 기술하기로 한다.
도 5는 본 발명의 다양한 실시예에 따른 인터포저(440)의 사시도이다.
도 5를 참고하면, 인터포저(440)는 제1방향(① 방향)으로 향하는 제1면(4401) 및 제1면(4401)과 반대 방향(② 방향)으로 향하는 제2면(4402)을 포함하는 유전체 기판(441)을 포함할 수 있다. 한 실시예에 따르면, 인터포저(440)는 제1면(4401) 및 제2면(4402)에 일정 간격 또는 일정하지 않은 간격으로 배치되고, 외부로 노출되는 복수의 도전성 단자들(442)(예: 도 6a의 제3도전성 단자들(442) 및 제4도전성 단자들(443))을 포함할 수 있다. 한 실시예에 따르면, 복수의 도전성 단자들(442)은 서로 다른 크기를 가질 수 있고, 일정하거나 일정하지 않은 간격을 갖도록 배치될 수 있다. 예컨대, 복수의 도전성 단자들(442) 중 그라운드와 연결되는 적어도 하나의 도전성 단자는, 신호 전달에 사용되는 적어도 하나의 도전성 단자보다 더 크게 형성될 수도 있다. 한 실시예에 따르면, 복수의 도전성 단자들(442)은 유전체 기판(441)의 제1면(4401)으로부터 제2면(4402)까지 관통되는 도전성 포스트(conductive post)(예: 도 6a의 도전성 포스트(444))(예: 도전성 비아)를 통해 전기적으로 연결될 수 있다. 한 실시예에 따르면, 인터포저(440)는 적어도 부분적으로 배치되는 적어도 하나의 스크류 체결부(4411)를 포함할 수 있다. 한 실시예에 따르면, 인터포저(440)는 스크류 체결부(4411)를 통해 전자 장치(예: 도 4의 전자 장치(400))의 내부에 배치되는 적어도 하나의 지지 구조(예: 도 4의 제1지지 부재(411) 및/또는 제2지지 부재(450))에 고정될 수 있다.
다양한 실시예에 따르면, 인터포저(440)는 제1인쇄 회로 기판(예: 도 4의 제1인쇄 회로 기판(420)) 또는 제2인쇄 회로 기판(예: 도 4의 제2인쇄 회로 기판(430)) 중 적어도 하나의 인쇄 회로 기판과 그 형상이 실질적으로 동일할 수 있으며, 중앙에 형성된 오프닝(4403)을 포함할 수 있다. 다른 실시예로, 인터포저(440)는 제1인쇄 회로 기판(예: 도 4의 제1인쇄 회로 기판(420)) 또는 제2인쇄 회로 기판(예: 도 4의 제2인쇄 회로 기판(430)) 중 적어도 하나의 인쇄 회로 기판과 그 형상이 적어도 부분적으로 다르게 형성될 수도 있다. 한 실시예에 따르면, 오프닝(4403)은 두 인쇄 회로 기판(420, 430) 중 적어도 하나의 인쇄 회로 기판에 배치되는 전자 부품들(예: 각종 전기 소자 또는 쉴드 캔)을 수용하기 위한 수용 공간으로 활용될 수 있다.
다양한 실시예에 따르면, 인터포저(440)는 복수의 도전성 단자들(442)에 적층되는 방식으로 배치되는 접속 불량 방지 구조를 포함할 수 있다. 한 실시예에 따르면, 접속 불량 방지 구조는 각 도전성 단자들(442) 상부에 중첩되는 적어도 하나의 지지 단자(4421)를 포함할 수 있다. 한 실시예에 따르면, 적어도 하나의 지지 단자(4421)는 적층되는 방식으로 배치되는 1단 또는 2단 이상의 다단 구조를 포함할 수 있다. 한 실시예에 따르면, 적어도 하나의 지지 단자(4421)는 도전성 단자(442)의 상면에 패턴 도금을 통해 형성될 수 있다. 예컨대, 적어도 하나의 지지 단자(4421)는 도전성 단자(442)의 상부에 드라이 필름(dry film)을 통해 마스킹을 수행하고, 패턴 도금 공정(pattern plating)을 통해 지지 단자를 일정 일정 높이로 형성한 후, 에칭(etching) 공정을 통해 드라이 필름을 제거함으로서 형성될 수 있다.
도 6a 및 도 6b는 본 발명의 다양한 실시예에 따른 인터포저(440)와 인쇄 회로 기판들(420, 430)간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 6a 및 도 6b를 참고하면, 전자 장치(예: 도 4의 전자 장치(400))는 내부 공간에 배치되고, 제1복수의 도전성 단자들(421)을 포함하는 제1인쇄 회로 기판(420)과, 상기 제1인쇄 회로 기판(420)과 실질적으로 평행하게 배치되고, 제2복수의 도전성 단자들(431)을 포함하는 제2인쇄 회로 기판(430) 및 제1인쇄 회로 기판(420)과 제2인쇄 회로 기판(430) 사이에서, 제1인쇄 회로 기판(420)과, 제2인쇄 회로 기판(430)을 전기적으로 연결시키도록 배치되는 인터포저(interposer)(440)를 포함할 수 있다.
다양한 실시예에 따르면, 인터포저(440)는 제1인쇄 회로 기판(420)(예: 메인 기판)을 향하는 제1면(4401) 및 제1면(4401)과 반대 방향으로 향하고, 제2인쇄 회로 기판(430)(예: 서브 기판)을 향하는 제2면(4402)을 포함하는 유전체 기판(441)을 포함할 수 있다. 한 실시예에 따르면, 인터포저(440)는 제1 인쇄 회로 기판(420)의 일면에 배치된 제1복수의 도전성 단자들(421)와 각각 대면하도록 제1면(4401)에 배치되는 제3복수의 도전성 단자들(442)을 포함할 수 있다. 한 실시예에 따르면, 인터포저(440)는 제2 인쇄 회로 기판(430)의 일면에 배치된, 제2복수의 도전성 단자들(431)과 각각 대면하도록 제2면(4402)에 배치되는 제4복수의 도전성 단자들(443)을 포함할 수 있다. 한 실시예에 따르면, 제3복수의 도전성 단자들(442)과 제4복수의 도전성 단자들(443) 각각은 유전체 기판(441)의 제1면(4401)으로부터 제2면(4402)까지 관통되도록 배치되는 도전성 포스트(444)(예: 도전성 비아(conductive via))를 통해 전기적으로 연결될 수 있다. 한 실시예에 따르면, 인터포저(440)는 제3복수의 도전성 단자들(442)이 제1복수의 도전성 단자들(421)과 전기적으로, 물리적으로 연결되고, 제4복수의 도전성 단자들(443)이 제2복수의 도전성 단자들(431)에 전기적으로, 물리적으로 연결되기 위하여, 배치되는 프리 솔더(pre-solder)(PS)를 포함할 수 있다. 한 실시예에 따르면, 프리 솔더(PS)는 제1인쇄 회로 기판(420) 및 제2인쇄 회로 기판(430)이 인터포저(440)에 결합될 때, 리플로우(reflow) 공정을 통해 각 단자들을 서로 결속시킬 수 있다. 발명의 한 실시예에 따르면 리플로우 공정은 기판의 랜드(Land)에 미리 솔더(Solder)를 공급해 두고, 외부의 열원으로 솔더를 융용하여 접속하도록 하는 것으로, 회로 기판에 솔더링 하기 위한 과정일 수 있다. 발명의 한 실시예에 따르면 솔더링 과정은 리플로우 솔더링으로 한정 되는 것은 아니며, 리플로우 솔더링 이외의 플로우 솔더링과 같은 다양한 방법이 사용될 수 있다.
다양한 실시예에 따르면, 인터포저(440)는 제3복수의 도전성 단자들(442) 및 제4복수의 도전성 단자들(443)에 각각 적층되도록 배치되는 적어도 하나의 지지 단자(4421, 4431)를 포함할 수 있다. 한 실시예에 따르면, 적어도 하나의 지지 단자(4421, 4431)는 도전성 단자들(442, 443)로부터 일정 높이(예: 도 6b의 d1)로 신장되도록 배치될 수 있으며, 인터포저(440)를 통해 인쇄 회로 기판들(420, 430)이 서로 접촉될 때, 추가된 높이(d1)를 포함하는 일정 간격(예: 도6b의 d)을 갖도록 유도할 수 있다. 한 실시예에 따르면, 적어도 하나의 지지 단자(4421, 4431)는 인터포저(440)와 인쇄 회로 기판들(420, 440)의 결합 시, 균일한 간격(예: 간격 d)을 유지하도록 하고, 외부 충격을 통한 인터포저(440)와 인쇄 회로 기판들(420, 430)간의 불균일한 간격 발생을 방지함으로서, 전기적 open 현상이나 전기적 short 현상을 방지하는데 도움을 줄 수 있다. 또한, 적어도 하나의 지지 단자(4421, 4431)를 통해, 프리 솔더(PS)의 접촉 면적이 확장됨으로서, 전자 장치의 낙하와 같은 외부 충격에 유리할 수 있다.
발명의 한 실시예에 따르면, 지지 단자(4421, 4431)는 프리 솔더(PS)의 형상을 유지하는 지지대 역할을 수행할 수 있다. 발명의 한 실시예에 따르면, 지지 단자(4421, 4431)가 배치된 외곽에 형성된 프리 솔더(PS)가 지지 단자에 의해 일정 형상을 갖도록 지지될 경우, 적어도 하나의 회로 기판(430, 420)과 적어도 하나의 도전성 단자들(421, 442, 443, 431)의 전기적 연결에 대한 안정성을 지지 단자(4421, 4431)가 없을 때 보다 상대적으로 더 높일 수 있다.
다른 실시예로, 적어도 하나의 지지 단자(4421, 4431)는 제1인쇄 회로 기판(420)의 제1도전성 단자들(421) 및/또는 제2인쇄 회로 기판(430)의 제2도전성 단자들(431)에 추가로 배치되거나, 대체되어 배치될 수도 있다.
발명의 한 실시예에 따르면, 적어도 하나의 지지 단자가 배치되는 구조는 최소한의 배치로, 최대한 거리(d)가 실질적으로 동일하게 유지될 수 있도록 형성 될 수 있다. 발명의 한 실시예에 따르면 제 2 인쇄 회로 기판(430)과 인터포저 (440)사이에 형성되는 거리 d 또는 d1과 제 1 인쇄 회로 기판(420)과 인터포저(440)사이에 형성되는 거리 d 또는 d1은 실질적으로 같도록 형성 될 수 있으나, 전자 장치의 배치 구조 또는 상황에 따라 각각 다른 거리로 형성될 수도 있다.
도 7a 및 도 7b는 본 발명의 다양한 실시예에 따른 인터포저(440)와 인쇄 회로 기판들(420, 430)간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 7a 및 도 7b는 도 6a 및 도 6b의 구성과 실질적으로 동일할 수 있으며, 적어도 하나의 지지 단자(4421, 4431)는 제3복수의 도전성 단자들(442) 및 제4복수의 도전성 단자들(443) 모두가 아닌 일정 간격으로 이격된 도전성 단자들(442, 443)에 배치될 수 있다.
발명의 일 실시예에 따르면, 적어도 하나의 지지 단자(4421, 4431)는 제1인쇄 회로 기판(420)의 도전성 단자들(421, 442, 443, 431)의 적어도 일부에 형성 될 수 있다. 예컨대, 지지 단자의 형성부는, 인쇄 회로 기판의 도전성 단자들 전체에 형성되지 않고, 회로 기판들의 최외곽부(예를들어 모서리 부분이나 가장자리) 위주로 배치되어, 제1인쇄 회로 기판(420)과 제2 인쇄 회로 기판(430)이 결합될 때 실질적으로 평행이 유지되거나, 거리(d)가 실질적으로 동일하게 유지될 수 있도록 형성 될 수 있다.
이러한 배치 구조를 통해 인터포저(440)와 결합되는 제1인쇄 회로 기판(420) 및 제2인쇄 회로 기판(430)은 인터포저(440)와 일정 간격이 유지됨으로서, 상호 결합시, 또는 외부 충격에 의한 인터포저(440)와 인쇄 회로 기판들(420, 430)간의 틀어짐이 방지될 수 있다.
이하, 본 발명의 예시적인 실시예들에 따른 인터포저(440) 및 인터포저(440)에 결합되는 두 인쇄 회로 기판(420, 430)의 단자들(421, 442, 431, 443) 및 단자들(421, 442, 431, 443)을 통한 전기적 연결 구조를 설명함에 있어서, 실질적으로 동일한 구성들에 대해서는 그 상세한 설명은 생략될 수 있다.
도 8a 및 도 8b는 본 발명의 다양한 실시예에 따른 인터포저(440)의 구성을 도시한 일부 평면도이다.
도 8a 및 도 8b를 참고하면, 인터포저(440)는 도전성 단자들(442) 주변에 배치되는 접속 불량 방지 구조로서, 솔더 번짐 방지 구조를 포함할 수 있다. 한 실시예에 따르면, 솔더 번짐 방지 구조는 도전성 단자(442)를 둘러싸도록 배치되는 넘침 방지부(4451)를 포함할 수 있다. 한 실시예에 따르면, 넘침 방지부(4451)는 인터포저(440)와 두 인쇄 회로 기판들(420, 430)이 결합될 때, 리플로우 공정 시, 하나의 도전성 단자(442)에 적용된 프리 솔더(PS)가 이웃하는 도전성 단자(442)에 적용된 프리 솔더(PS)와 접촉됨으로서 발생될 수 있는 전기적 단락 (short) 현상을 방지하는데 도움을 줄 수 있다. 한 실시예에 따르면, 넘침 방지부(4451)는 도전성 단자(442)를 둘러싸도록 폐루프(closed loop) 형상으로 형성될 수 있다. 다른 실시예로, 넘침 방지부(4451)는 대체적으로 도전성 단자를 둘러싸기는 하나, 개방된 루프(opened loop) 형상으로 형성될 수도 있다. 다른 실시예로, 넘침 방지부(4451)는 원형, 타원형 또는 다각형과 같은 다양한 형상으로 형성될 수 있다. 한 실시예에 따르면, 인터포저(440)는 넘침 방지부(4451)로부터 적어도 하나의 지점에서 외측으로 연장되는 적어도 하나의 분기 구조(4452)를 더 포함할 수 있다. 한 실시예에 따르면, 적어도 하나의 분기 구조(4452)는 인터포저(440)에 인쇄 회로 기판들(420, 430)이 결합될 때, 이웃하는 단자들로 넘칠 수 있는 프리 솔더(PS)의 침범을 방지하는데 도움을 줄 수 있다. 다른 실시예로, 넘침 방지부(4451)는 도전성 단자(442)와 동일한 중심을 가지고, 도전성 단자(442)를 둘러싸면서 서로 다른 직경을 갖도록 배치되는 적어도 두 개의 넘침 방지부들을 포함할 수도 있다. 이러한 경우, 두 개 이상의 넘침 방지부를 통해 이중 또는 삼중으로 프리 솔더(PS)의 넘침을 방지할 수 있다.
다양한 실시예에 따르면, 넘침 방지부(4451)는 인터포저(440)의 제1면(4401) 및 제2면(4402)에 배치되는 커버레이(cover layer)(445)의 부분적 생략을 통해 형성될 수 있다. 예컨대, 커버레이(445)는 인터포저(440)의 제1면(4401) 및 제2면(4402)에 배치되는 감광제 층(photo resist layer)층을 포함할 수 있다. 커버레이(cover layer 또는 protective layer)는 회로를 보호하기 위해 형성된 보호 부재를 뜻하며, 절연 필름(예: PI 필름; polyimide film)으로 구성될 수 있다.. 다른 실시예로, 커버레이(445)는 넘치 방지부(4451)를 형성하기 위하여, 유전체 기판(441)의 제1면(4401) 및 제2면(4402)에 스크린법에 의해 도포된 후 경화되는 잉크(예: peelable ink)를 포함할 수도 있다.
한 실시예에 따르면, 감광제 층은 기판 또는 박막위에 도포되어서 감광막을 형성시키는 층으로서, 이후에 마스크를 통해 선택적으로 빛에 노출될 수 있다. 한 실시예에 따르면 감광제 재료로서 열 경화형 잉크가 사용될 수 있다. 한 실시예에 따르면, 열 경화형 잉크는 빛에 의해서 경화되는 영역과 경화되지 않는 영역으로 구분될 수 있으며 빛에 선택적으로 노출한 이후에 쉽게 제거될 수 있다.
도 8c는 본 발명의 다양한 실시예에 따른 넘치 방지부(4451, 4461)를 형성하는 공정 순서를 도시한 도면이다.
도 8c를 참고하면, 유전체 기판(441)의 제 1 면(4401) 및 제 2면(4402)의 표면을 세공하는 전처리 과정을 거친 후에, 제 1 면 (4401) 또는 제 2 면(4402)에 넘침 방지부(4451, 4461)로 형성이 가능한 물질(445, 446)을 도포할 수 있다. 예컨대, 스크린 인쇄 방법에 의하여 액상 잉크(예: 액상 sr 잉크) 또는 도금 공정후 쉽게 떼어낼 수 있는 필러블 잉크(peelable ink)를 도포할 수 있다. 도포가 된 이후에는 도전성 단자(442, 443)를 포함하는 일부 영역은 마스크(M)에 의해 가려진 상태에서, 광에 일정 시간 노출될 수 있다. 일정 시간이 경과하면, 광에 노출된 부분은 경화되고, 마스크(M)를 통해 가려진 부분은 제거될 수 있다. 이때 경화가 된 부분은 제 1 면(4401) 또는 제 2 면(4402)의 일부 층에 남아 있게 되고 , 이렇게 남아 있는 부분은 도전성 단자(442, 443)를 둘러싸는 넘침 방지부(4451, 4461)로 형성 될 수 있다.
도 9a 및 도 9b는 본 발명의 다양한 실시예에 따른 인터포저(440)와 인쇄 회로 기판들(420, 430)간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 9a 및 도 9b를 참고하면, 전자 장치(예: 도 4의 전자 장치(400))는 인터포저(440) 및 인터포저(440)를 통해 서로 전기적으로 연결되는 두 인쇄 회로 기판들(420, 430)을 포함할 수 있다. 한 실시예에 따르면, 제1인쇄 회로 기판(420)의 제1도전성 단자(421)는 인터포저(440)의 제3도전성 단자(442)와 프리 솔더(PS)를 통해 전기적으로 연결될 수 있다. 한 실시예에 따르면, 제2인쇄 회로 기판(430)의 제2도전성 단자(431)는 인터포저(440)의 제4도전성 단자(443)와 프리 솔더(PS)를 통해 전기적으로 연결될 수 있다. 한 실시예에 따르면, 인터포저(440)와 인쇄 회로 기판들(420, 430)이 결합될 때, 프리 솔더(PS)는 단자들(421, 442, 431, 443)간을 전기적으로 연결시킴과 동시에 주변으로 침범될 수 있다. 이러한 경우, 인터포저(440)의 도전성 단자들(442, 443) 주변에 배치되는 넘침 방지부(4451)는 주변으로 침범되는 프리 솔더(PS)가 이웃하는 프리 솔더(PS)와 접촉되는 것을 방지함으로서, 전기적 단락(short) 현상을 방지하는데 도움을 줄 수 있다. 한 실시예에 따르면, 인터포저(440)의 제2면(4402) 역시 제1면(4401)과 실질적으로 동일하게, 커버레이(446)에 의해 형성되는 넘침 방지부(4461)을 포함할 수 있다.
도 10은 본 발명의 다양한 실시예에 따른 인터포저(440)의 구성을 도시한 일부 평면도이다.
도 10을 참고하면, 인터포저(440)는 도전성 단자들(442) 주변에 배치되는 접속 불량 방지 구조로서, 격벽 구조(447)를 포함할 수 있다. 한 실시예에 따르면, 격벽 구조(447)는 인터포저(440)와 두 인쇄 회로 기판들(420, 430)이 결합될 때, 인터포저(440) 및 인쇄 회로 기판들(420, 430)간의 간격이 일정하게 유지되도록 지지하는 역할을 수행할 수 있다. 한 실시예에 따르면, 격벽 구조(447)의 높이는 도전성 단자들의 높이와 같거나 더 높을 수 있다. 한 실시예에 따르면, 격벽 구조(447)는 도전성 단자(442)와 일정 간격으로 이격 배치됨으로서, 격벽 구조(447)와 도전성 단자(442) 사이에 넘침 방지부(4451)가 형성될 수 있다. 한 실시예에 따르면, 도전성 단자(442)에 적용된 프리 솔더는 넘침 방지부(4451)로 유도되고, 격벽 구조(447)를 통해 차단됨으로서, 이웃하는 도전성 단자로 침범되지 않을 수 있다. 한 실시예에 따르면, 격벽 구조(447)는 도전성 단자(442)를 둘러싸도록 폐루프(closed loop) 형상으로 형성될 수 있다. 이러한 경우, 격벽 구조(447)는 프리 솔더(PS)의 넘침 방지 기능을 병행할 수도 있다. 다른 실시예로, 격벽 구조(447)는 대체적으로 도전성 단자(442)를 둘러싸기는 하나, 개방된 루프(opened loop) 형상으로 형성될 수도 있다. 다른 실시예로, 격벽 구조(447)는 도전성 단자(442)를 둘러싸지 않고, 도전성 단자(442) 주변에 배치될 수도 있다. 한 실시예에 따르면, 격벽 구조(447)는 유전체 기판(441)에서, 도전성 단자(442) 주변에 일정 높이로 배치되는 감광제 층(PR(photo resist)층) 또는 peelable ink를 포함할 수 있다. 한 실시예에 따르면, 격벽 구조(447)은 인쇄 회로 기판들(420, 430)의 적어도 일면에 도포된 필러블 잉크(peelable ink)를 경화시키고, 경화되지 않는 부분을 제거하고 경화된 부분을 남겨두어, 격벽 구조(447)로 형성할 수 있다.
도 11a 및 도 11b는 본 발명의 다양한 실시예에 따른 인터포저(440)와 인쇄 회로 기판들(420, 430)간의 구성 및 결합된 상태를 도시한 일부 단면도이다.
도 11a 및 도 11b를 참고하면, 전자 장치(예: 도 4의 전자 장치(400))는 인터포저(440) 및 인터포저(440)를 통해 서로 전기적으로 연결되는 두 인쇄 회로 기판들(420, 430)을 포함할 수 있다. 한 실시예에 따르면, 제1인쇄 회로 기판(420)의 제1도전성 단자(421)는 인터포저(440)의 제3도전성 단자(442)와 프리 솔더(PS)를 통해 전기적으로 연결될 수 있다. 한 실시예에 따르면, 제2인쇄 회로 기판(430)의 제2도전성 단자(431)는 인터포저(440)의 제4도전성 단자(443)와 프리 솔더(PS)를 통해 전기적으로 연결될 수 있다. 한 실시예에 따르면, 격벽 구조(447, 448))는 인터포저(440)와 인쇄 회로 기판들(420, 430) 간의 간격이 일정하도록 지지할 수 있다. 한 실시예에 따르면, 격벽 구조(447, 448)는 어느 하나의 단자로부터 이웃하는 단자들로 침범하는 프리 솔더(PS)의 넘침을 방지할 수도 있다.
다양한 실시예에 따르면, 전자 장치(예: 도 4의 전자 장치(400))는, 하우징(예: 도 1의 하우징(110))과, 상기 하우징의 내부 공간에 배치되고, 제1복수의 도전성 단자들(예: 도 6a의 제1복수의 도전성 단자들(421))을 포함하는 제1인쇄 회로 기판(예: 도 6a의 제1인쇄 회로 기판(420)) 및 상기 내부 공간에서, 상기 제1인쇄 회로 기판과 실질적으로 평행하게 배치되고, 상기 제1복수의 도전성 단자들과 전기적으로 연결되는 제2복수의 도전성 단자들(예: 도 6a의 제3복수의 도전성 단자들(442))을 포함하는 제2인쇄 회로 기판(예: 도 6a의 인터포저(440))을 포함하고, 상기 제2인쇄 회로 기판은 상기 제2복수의 도전성 단자들 중 적어도 일부 도전성 단자들 또는 적어도 일부 도전성 단자들 주변에 배치되는 적어도 하나의 접속 불량 방지 구조(예: 도 6a의 도전성 지지 단자(4421))를 포함할 수 있다.
다양한 실시예에 따르면, 상기 접속 불량 방지 구조는 상기 제2복수의 도전성 단자들의 적어도 일면에 적층되는 방식으로 적어도 하나의 배치되는 도전성 지지 단자(예: 도 6a의 도전성 지지 단자(4421))를 포함할 수 있다.
다양한 실시예에 따르면, 상기 적어도 하나의 도전성 지지 단자는 상기 제2복수의 도전성 단자들 각각에서, 서로 다른 크기를 가지며 적어도 2층 이상으로 형성될 수 있다.
다양한 실시예에 따르면, 상기 접속 불량 방지 구조는 상기 제2복수의 도전성 단자들 중 적어도 하나의 도전성 단자 주변에서, 상기 적어도 하나의 도전성 단자를 둘러싸도록 배치되는 넘침 방지부(예: 도 8a의 넘침 방지부(4451))를 포함할 수 있다.
다양한 실시예에 따르면, 상기 넘침 방지부는 상기 제2인쇄 회로 기판에 배치되는 커버레이(예: 도 9a의 커버레이(445))를 통해 형성될 수 있다.
다양한 실시예에 따르면, 상기 커버레이는 상기 제2인쇄 회로 기판에 배치되는 감광제 층(photo resist layer)을 포함할 수 있다.
다양한 실시예에 따르면, 상기 넘침 방지부는 상기 적어도 하나의 도전성 단자를 둘러싸도록 배치되는 폐루브 또는 일부가 개방된 루프 형상으로 형성될 수 있다.
다양한 실시예에 따르면, 상기 넘침 방지부로부터 적어도 부분적으로 상기 적어도 하나의 도전성 단자와 반대 방향으로 연장되는 분기 구조(예: 도 8b의 분기 구조(4452))를 더 포함할 수 있다.
다양한 실시예에 따르면, 상기 접속 불량 방지 구조는 상기 제2복수의 도전성 단자들 중 적어도 하나의 도전성 단자 주변에 배치되는 격벽 구조(예: 도 10의 격벽 구조(447))를 포함할 수 있다.
다양한 실시예에 따르면, 상기 격벽 구조는 상기 적어도 하나의 도전성 단자를 둘러싸도록 배치되는 폐루브 또는 일부가 개방된 루프 형상으로 형성될 수 있다.
다양한 실시예에 따르면, 상기 격벽 구조는 상기 적어도 하나의 도전성 단자의 높이와 실질적으로 동일하거나 더 높게 형성될 수 있다.
다양한 실시예에 따르면, 상기 격벽 구조는 상기 제2인쇄 회로 기판의 면보다 높게 배치되는 PR(photo resist)층 또는 peelable ink를 포함할 수 있다.
다양한 실시예에 따르면, 상기 제2인쇄 회로 기판을 사이에 두고 상기 제1인쇄 회로 기판과 대향되도록 배치되는 제3인쇄 회로 기판(예: 도 6a의 제2인쇄 회로 기판(430))을 더 포함하고, 상기 제2인쇄 회로 기판은, 상기 제1인쇄 회로 기판을 상기 제3인쇄 회로 기판과 전기적으로 연결시키도록 배치되는 인터포저(interposer)를 포함할 수 있다.
다양한 실시예에 따르면, 인터포저(예: 도 6a의 인터포저(440))는, 제1면(예: 도 6a의 제1면(4401)) 및 상기 제1면과 반대 방향으로 향하는 제2면(예: 도 6a의 제2면(4402))을 포함하는 유전체 기판(예: 도 6a의 유전체 기판(441))과, 상기 제1면에 배치되는 적어도 하나의 제1 도전성 단자(예: 도 6a의 제3복수의 도전성 단자들(442)), 상기 제2면에 배치되는 적어도 하나의 제2 도전성 단자(예: 도 6a의 제4복수의 도전성 단자들(443)) 및 상기 적어도 하나의 제1 도전성 단자 및/또는 상기 제2 도전성 단자 주변에 배치되는 적어도 하나의 지지 구조(예: 도 6a의 도전성 지지 단자(4421))를 포함할 수 있다.
다양한 실시예에 따르면, 상기 적어도 하나의 지지 구조는 상기 적어도 하나의 제1 도전성 단자 및/또는 상기 적어도 하나의 제2 도전성 단자 중 적어도 하나의 도전성 단자의 일면에 적층되는 방식으로 배치되는 적어도 하나의 도전성 지지 단자(예: 도 6a의 도전성 지지 단자(4421))를 포함할 수 있다.
다양한 실시예에 따르면, 상기 적어도 하나의 지지 구조는 상기 적어도 하나의 제1 도전성 단자 및/또는 상기 적어도 하나의 제2 도전성 단자 중 적어도 하나의 도전성 단자 주변에 배치되는 격벽 구조(예: 도 10의 격벽 구조(447))를 포함할 수 있다.
다양한 실시예에 따르면, 전자 장치(예: 도 4의 전자 장치(400))는, 하우징(예: 도 1의 하우징(110))과, 상기 하우징의 내부 공간에 배치되고, 제1복수의 도전성 단자들(예: 도 6a의 제1복수의 도전성 단자들(421))을 포함하는 제1인쇄 회로 기판(예: 도 6a의 제1인쇄 회로 기판(420))과, 상기 내부 공간에서, 상기 제1인쇄 회로 기판과 실질적으로 평행하게 배치되고, 제2복수의 도전성 단자들(예: 도 6a의 제2복수의 도전성 단자들(431))을 포함하는 제2인쇄 회로 기판(예: 도 6a의 제2인쇄 회로 기판(430)) 및 상기 제1인쇄 회로 기판과 상기 제2인쇄 회로 기판 사이에서, 상기 제1인쇄 회로 기판과, 상기 제2인쇄 회로 기판을 전기적으로 연결시키도록 배치되는 인터포저(interposer)(예: 도 6a의 인터포저(440))로서, 제1면(예: 도 6a의 제1면(4401)) 및 상기 제1면과 반대 방향으로 향하는 제2면(예: 도 6a의 제2면(4402))을 포함하는 유전체 기판(예: 도 6a의 유전체 기판(441))과, 상기 제1면에서, 상기 제1복수의 도전성 단자들과 전기적으로 연결되도록 배치되는 제3복수의 도전성 단자들(예: 도 6a의 제3복수의 도전성 단자들(442)), 상기 제2면에서, 상기 제2복수의 도전성 단자들과 전기적으로 연결되도록 배치되는 제4복수의 도전성 단자들(예: 도 6a의 제4복수의 도전성 단자들(443))을 포함하고, 상기 제1복수의 도전성 단자들, 상기 제2복수의 도전성 단자들, 상기 제3복수의 도전성 단자들 및/또는 상기 제4복수의 도전성 단자들 중 적어도 일부 도전성 단자들 주변에 배치되는 적어도 하나의 솔더 넘침 방지 구조(예: 도 8a의 넘침 방지부(4451))를 포함하는 인터포저를 포함할 수 있다.
다양한 실시예에 따르면, 상기 솔더 넘침 방지 구조는 상기 제1복수의 도전성 단자들 및/또는 상기 제2복수의 도전성 단자들 중 적어도 하나의 도전성 단자 주변에서, 상기 적어도 하나의 도전성 단자를 둘러싸도록 배치되는 넘침 방지부를 포함할 수 있다.
다양한 실시예에 따르면, 상기 넘침 방지부는 상기 유전체 기판의 상기 제1면 및 상기 제2면에 배치되는 감광제 층(photo resist layer)또는 열경화형 잉크(예: 필라블 잉크 peelable ink)의 적어도 일부의 생략을 통해 형성될 수 있다.
다양한 실시예에 따르면, 상기 넘침 방지부로부터 적어도 부분적으로 상기 적어도 하나의 도전성 단자와 반대 방향으로 연장되는 적어도 하나의 분기 구조(예: 도 8a의 분기 구조(4452))를 더 포함할 수 있다.
그리고 본 명세서와 도면에 개시된 본 발명의 실시예들은 본 발명의 실시예에 따른 기술 내용을 쉽게 설명하고 본 발명의 실시예의 이해를 돕기 위해 특정 예를 제시한 것일 뿐이며, 본 발명의 실시예의 범위를 한정하고자 하는 것은 아니다. 따라서 본 발명의 다양한 실시예의 범위는 여기에 개시된 실시예들 이외에도 본 발명의 다양한 실시예의 기술적 사상을 바탕으로 도출되는 모든 변경 또는 변형된 형태가 본 발명의 다양한 실시예의 범위에 포함되는 것으로 해석되어야 한다.
400: 전자 장치
420: 제1인쇄 회로 기판
421: 제1복수의 도전성 단자들 430: 제2인쇄 회로 기판
431: 제2복수의 도전성 단자들 440: 인터포저(interposer)
441: 유전체 기판 442: 제3복수의 도전성 단자들
443: 제4복수의 도전성 단자들 445: 커버레이
447.448: 격벽 구조 4421, 4431: 지지 단자
4451: 넘침 방지부 4452: 분기 구조
421: 제1복수의 도전성 단자들 430: 제2인쇄 회로 기판
431: 제2복수의 도전성 단자들 440: 인터포저(interposer)
441: 유전체 기판 442: 제3복수의 도전성 단자들
443: 제4복수의 도전성 단자들 445: 커버레이
447.448: 격벽 구조 4421, 4431: 지지 단자
4451: 넘침 방지부 4452: 분기 구조
Claims (20)
- 전자 장치에 있어서,
하우징;
상기 하우징의 내부 공간에 배치되고, 제1복수의 도전성 단자들을 포함하는 제1인쇄 회로 기판; 및
상기 내부 공간에서, 상기 제1인쇄 회로 기판과 실질적으로 평행하게 배치되고, 상기 제1복수의 도전성 단자들과 전기적으로 연결되는 제2복수의 도전성 단자들을 포함하는 제2인쇄 회로 기판을 포함하고,
상기 제2인쇄 회로 기판은 상기 제2복수의 도전성 단자들 중 적어도 일부 도전성 단자들 또는 적어도 일부 도전성 단자들 주변에 배치되는 적어도 하나의 접속 불량 방지 구조를 포함하는 전자 장치.
- 제1항에 있어서,
상기 접속 불량 방지 구조는 상기 제2복수의 도전성 단자들의 적어도 일면에 적층되는 방식으로 배치되는 적어도 하나의 도전성 지지 단자를 포함하는 전자 장치.
- 제2항에 있어서,
상기 적어도 하나의 도전성 지지 단자는 상기 제2복수의 도전성 단자들 각각에서, 서로 다른 크기를 가지며, 적어도 2층 이상으로 형성되는 전자 장치.
- 제1항에 있어서,
상기 접속 불량 방지 구조는 상기 제2복수의 도전성 단자들 중 적어도 하나의 도전성 단자 주변에서, 상기 적어도 하나의 도전성 단자를 둘러싸도록 배치되는 넘침 방지부를 포함하는 전자 장치.
- 제4항에 있어서,
상기 넘침 방지부는 상기 제2인쇄 회로 기판에 배치되는 커버레이를 통해 형성되는 전자 장치.
- 제5항에 있어서,
상기 커버레이는 상기 제2인쇄 회로 기판에 배치되는 감광제 층(photo resist layer)을 포함하는 전자 장치.
- 제4항에 있어서,
상기 넘침 방지부는 상기 적어도 하나의 도전성 단자를 둘러싸도록 배치되는 폐루브 또는 일부가 개방된 루프 형상으로 형성되는 전자 장치.
- 제4항에 있어서,
상기 넘침 방지부로부터 적어도 부분적으로 상기 적어도 하나의 도전성 단자와 반대 방향으로 연장되는 분기 구조를 더 포함하는 전자 장치.
- 제1항에 있어서,
상기 접속 불량 방지 구조는 상기 제2복수의 도전성 단자들 중 적어도 하나의 도전성 단자 주변에 배치되는 격벽 구조를 포함하는 전자 장치.
- 제9항에 있어서,
상기 격벽 구조는 상기 적어도 하나의 도전성 단자를 둘러싸도록 배치되는 폐루브 또는 일부가 개방된 루프 형상으로 형성되는 전자 장치.
- 제9항에 있어서,
상기 격벽 구조는 상기 적어도 하나의 도전성 단자의 높이와 실질적으로 동일하거나 더 높게 형성되는 전자 장치.
- 제9항에 있어서,
상기 격벽 구조는 상기 제2인쇄 회로 기판의 면보다 높게 배치되는 PR(photo resist)층 또는 peelable ink를 포함하는 전자 장치.
- 제1항에 있어서,
상기 제2인쇄 회로 기판을 사이에 두고 상기 제1인쇄 회로 기판과 대향되도록 배치되는 제3인쇄 회로 기판을 더 포함하고,
상기 제2인쇄 회로 기판은, 상기 제1인쇄 회로 기판을 상기 제3인쇄 회로 기판과 전기적으로 연결시키도록 배치되는 인터포저(interposer)를 포함하는 전자 장치.
- 인터포저에 있어서,
제1면 및 상기 제1면과 반대 방향으로 향하는 제2면을 포함하는 유전체 기판;상기 제1면에 배치되는 적어도 하나의 제 1 도전성 단자;
상기 제2면에 배치되는 적어도 하나의 제2 도전성 단자; 및
상기 적어도 하나의 제1도전성 단자 및/또는 상기 적어도 하나의 제2도전성 단자 주변에 배치되는 적어도 하나의 지지 구조를 포함하는 인터포저
- 제14항에 있어서,
상기 적어도 하나의 지지 구조는 상기 적어도 하나의 제1 도전성 단자 및/또는 상기 적어도 하나의 제2 도전성 단자 중 적어도 하나의 도전성 단자의 일면에 적층되는 방식으로 배치되는 적어도 하나의 도전성 지지 단자를 포함하는 인터포저.
- 제14항에 있어서,
상기 적어도 하나의 지지 구조는 상기 적어도 하나의 제1 도전성 단자 및/또는 상기 적어도 하나의 제2 도전성 단자 중 적어도 하나의 도전성 단자 주변에 배치되는 격벽 구조를 포함하는 인터포저.
- 전자 장치에 있어서,
하우징;
상기 하우징의 내부 공간에 배치되고, 제1복수의 도전성 단자들을 포함하는 제1인쇄 회로 기판;
상기 내부 공간에서, 상기 제1인쇄 회로 기판과 실질적으로 평행하게 배치되고, 제2복수의 도전성 단자들을 포함하는 제2인쇄 회로 기판; 및
상기 제1인쇄 회로 기판과 상기 제2인쇄 회로 기판 사이에서, 상기 제1인쇄 회로 기판과, 상기 제2인쇄 회로 기판을 전기적으로 연결시키도록 배치되는 인터포저(interposer)로서,
제1면 및 상기 제1면과 반대 방향으로 향하는 제2면을 포함하는 유전체 기판;
상기 제1면에서, 상기 제1복수의 도전성 단자들과 전기적으로 연결되도록 배치되는 제3복수의 도전성 단자들; 및l
상기 제2면에서, 상기 제2복수의 도전성 단자들과 전기적으로 연결되도록 배치되는 제4복수의 도전성 단자들을 포함하는 인터포저를 포함하고,
상기 제 1 복수의 도전성 단자들 , 상기 제 2 복수의 도전성 단자들, 상기 제3복수의 도전성 단자들 및/또는 상기 제4복수의 도전성 단자들 중 적어도 일부 도전성 단자들 주변에 배치되는 적어도 하나의 솔더 넘침 방지 구조를 포함하는 인터포저를 포함하는 전자 장치.
- 제17항에 있어서,
상기 솔더 넘침 방지 구조는 상기 제 1 복수의 도전성 단자들 및/ 또는 상기 제2복수의 도전성 단자들 중 적어도 하나의 도전성 단자 주변에서, 상기 적어도 하나의 도전성 단자를 둘러싸도록 배치되는 넘침 방지부를 포함하는 전자 장치.
- 제18항에 있어서,
상기 넘침 방지부는 상기 유전체 기판의 상기 제1면 및 상기 제2면에 배치되는 감광제 층을 통해 형성되는 전자 장치.
- 제19항에 있어서,
상기 넘침 방지부로부터 적어도 부분적으로 상기 적어도 하나의 도전성 단자와 반대 방향으로 연장되는 적어도 하나의 분기 구조를 더 포함하는 전자 장치.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190086151A KR102659556B1 (ko) | 2019-07-17 | 2019-07-17 | 인터포저를 포함하는 전자 장치 |
| EP20840654.6A EP3984202A4 (en) | 2019-07-17 | 2020-05-07 | ELECTRONIC DEVICE COMPRISING AN INTERPOSER |
| CN202080051862.0A CN114175864A (zh) | 2019-07-17 | 2020-05-07 | 包括内插件的电子装置 |
| PCT/KR2020/006014 WO2021010581A1 (en) | 2019-07-17 | 2020-05-07 | Electronic device including interposer |
| US16/868,941 US11744017B2 (en) | 2019-07-17 | 2020-05-07 | Electronic device including interposer |
| US18/456,153 US20230403795A1 (en) | 2019-07-17 | 2023-08-25 | Electronic device including interposer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190086151A KR102659556B1 (ko) | 2019-07-17 | 2019-07-17 | 인터포저를 포함하는 전자 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20210009519A true KR20210009519A (ko) | 2021-01-27 |
| KR102659556B1 KR102659556B1 (ko) | 2024-04-23 |
Family
ID=74210584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190086151A KR102659556B1 (ko) | 2019-07-17 | 2019-07-17 | 인터포저를 포함하는 전자 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US11744017B2 (ko) |
| EP (1) | EP3984202A4 (ko) |
| KR (1) | KR102659556B1 (ko) |
| CN (1) | CN114175864A (ko) |
| WO (1) | WO2021010581A1 (ko) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7342060B2 (ja) | 2021-05-10 | 2023-09-11 | 新光電気工業株式会社 | 複合配線基板、半導体装置及び複合配線基板の製造方法 |
| CN113438810A (zh) * | 2021-05-18 | 2021-09-24 | 深圳市致趣科技有限公司 | 连接器制作方法、电子设备、连接器及应用 |
| CN116471742A (zh) * | 2021-09-23 | 2023-07-21 | 荣耀终端有限公司 | 电路板组件、电子设备以及框架板的制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014648A (ja) * | 2002-06-04 | 2004-01-15 | Sumitomo Metal Ind Ltd | 回路基板の接続構造とその形成方法 |
| KR20100082551A (ko) * | 2009-01-09 | 2010-07-19 | 삼성전자주식회사 | 인터포저 및 집적회로 칩 내장 인쇄회로기판 |
| KR20120108827A (ko) * | 2011-03-25 | 2012-10-05 | 엘지전자 주식회사 | 인쇄회로기판 어셈블리, 이의 제조 방법 및 이를 구비하는 이동 단말기 |
| KR20190059984A (ko) * | 2016-12-20 | 2019-05-31 | 쿄세라 코포레이션 | 안테나 모듈 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060091510A1 (en) | 2004-03-11 | 2006-05-04 | Chipmos Technologies (Bermuda) Ltd. | Probe card interposer |
| CN102237470B (zh) | 2010-04-29 | 2013-11-06 | 展晶科技(深圳)有限公司 | 发光二极管封装结构及其制造方法以及其基座的制造方法 |
| KR101939240B1 (ko) * | 2011-11-25 | 2019-01-17 | 삼성전자 주식회사 | 반도체 패키지 |
| US9899313B2 (en) * | 2016-07-11 | 2018-02-20 | International Business Machines Corporation | Multi terminal capacitor within input output path of semiconductor package interconnect |
| US10631410B2 (en) | 2016-09-24 | 2020-04-21 | Apple Inc. | Stacked printed circuit board packages |
| KR102023772B1 (ko) | 2017-01-04 | 2019-09-20 | 가온미디어 주식회사 | 쓰루폴 기반의 pcb 적층 구조를 갖는 전자장치 |
| JP2019021752A (ja) * | 2017-07-14 | 2019-02-07 | 富士通株式会社 | 配線基板、電子機器、配線基板の製造方法及び電子機器の製造方法 |
| US20190029122A1 (en) | 2017-07-19 | 2019-01-24 | Anaren, Inc. | Encapsulation of circuit trace |
| KR102400748B1 (ko) | 2017-09-12 | 2022-05-24 | 삼성전자 주식회사 | 인터포저를 포함하는 전자 장치 |
| US10342131B1 (en) | 2018-04-05 | 2019-07-02 | Lg Electronics Inc. | PCB laminated structure and mobile terminal having the same |
| US10602612B1 (en) * | 2019-07-15 | 2020-03-24 | Apple Inc. | Vertical module and perpendicular pin array interconnect for stacked circuit board structure |
-
2019
- 2019-07-17 KR KR1020190086151A patent/KR102659556B1/ko active IP Right Grant
-
2020
- 2020-05-07 US US16/868,941 patent/US11744017B2/en active Active
- 2020-05-07 EP EP20840654.6A patent/EP3984202A4/en active Pending
- 2020-05-07 WO PCT/KR2020/006014 patent/WO2021010581A1/en unknown
- 2020-05-07 CN CN202080051862.0A patent/CN114175864A/zh active Pending
-
2023
- 2023-08-25 US US18/456,153 patent/US20230403795A1/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004014648A (ja) * | 2002-06-04 | 2004-01-15 | Sumitomo Metal Ind Ltd | 回路基板の接続構造とその形成方法 |
| KR20100082551A (ko) * | 2009-01-09 | 2010-07-19 | 삼성전자주식회사 | 인터포저 및 집적회로 칩 내장 인쇄회로기판 |
| KR20120108827A (ko) * | 2011-03-25 | 2012-10-05 | 엘지전자 주식회사 | 인쇄회로기판 어셈블리, 이의 제조 방법 및 이를 구비하는 이동 단말기 |
| KR20190059984A (ko) * | 2016-12-20 | 2019-05-31 | 쿄세라 코포레이션 | 안테나 모듈 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021010581A1 (en) | 2021-01-21 |
| US20230403795A1 (en) | 2023-12-14 |
| CN114175864A (zh) | 2022-03-11 |
| EP3984202A1 (en) | 2022-04-20 |
| US11744017B2 (en) | 2023-08-29 |
| KR102659556B1 (ko) | 2024-04-23 |
| US20210022247A1 (en) | 2021-01-21 |
| EP3984202A4 (en) | 2022-08-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021060679A1 (en) | Electronic device including interposer | |
| US20230403795A1 (en) | Electronic device including interposer | |
| KR102661196B1 (ko) | 적층형 기판을 포함하는 전자 장치 | |
| KR102639871B1 (ko) | 전기적 연결 장치 및 그것을 포함하는 전자 장치 | |
| KR20200101018A (ko) | 인터포저를 이용한 인쇄 회로 기판 적층 구조 및 그것을 포함하는 전자 장치 | |
| KR102588485B1 (ko) | 중첩되어 배치된 인쇄 회로 기판들 및 이를 포함하는 전자 장치 | |
| KR20210012533A (ko) | 차폐 시트 및 방열 부재를 포함하는 전자 장치 | |
| KR20210057593A (ko) | 마이크로폰을 포함하는 전자 장치 | |
| KR20210011144A (ko) | 기판 조립체를 포함하는 전자 장치 | |
| US11266011B2 (en) | Electronic device including printed circuit board having shielding structure | |
| WO2020085719A1 (ko) | 관통 배선이 형성된 영역을 둘러싸는 개구부 및 개구부의 측면에 도전성 부재가 형성된 기판을 포함하는 기판 연결 부재 및 이를 포함하는 전자 장치 | |
| CN113169447B (zh) | 天线结构及其电子装置 | |
| US20220400572A1 (en) | Electronic device comprising interposer | |
| US20230069694A1 (en) | Electronic device comprising interposer | |
| US11309645B2 (en) | Electronic device including flexible printed circuit board | |
| US11848279B2 (en) | Electronic device including printed circuit board having shielding structure | |
| KR20220101909A (ko) | 차폐 구조를 갖는 기판을 포함하는 전자 장치 | |
| KR20210108856A (ko) | 인터포저를 포함하는 전자 장치 | |
| CN117501812A (zh) | 刚柔性印刷电路板以及包括刚柔性印刷电路板的电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |