KR20210004766A - 박막 트랜지스터의 제조 방법 - Google Patents
박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20210004766A KR20210004766A KR1020190102476A KR20190102476A KR20210004766A KR 20210004766 A KR20210004766 A KR 20210004766A KR 1020190102476 A KR1020190102476 A KR 1020190102476A KR 20190102476 A KR20190102476 A KR 20190102476A KR 20210004766 A KR20210004766 A KR 20210004766A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- raw material
- film transistor
- power
- active layer
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 92
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 125
- 238000006243 chemical reaction Methods 0.000 claims abstract description 110
- 238000000034 method Methods 0.000 claims abstract description 86
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 238000005507 spraying Methods 0.000 claims abstract description 7
- 239000002994 raw material Substances 0.000 claims description 139
- 239000010408 film Substances 0.000 claims description 44
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 24
- 239000001301 oxygen Substances 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 24
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 23
- 229910052733 gallium Inorganic materials 0.000 claims description 23
- 229910052738 indium Inorganic materials 0.000 claims description 23
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 23
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 18
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 14
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 12
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 11
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 8
- 239000001272 nitrous oxide Substances 0.000 claims description 7
- 229910021529 ammonia Inorganic materials 0.000 claims description 4
- 230000003746 surface roughness Effects 0.000 abstract description 20
- 230000007547 defect Effects 0.000 abstract description 6
- 239000011148 porous material Substances 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 184
- 238000005229 chemical vapour deposition Methods 0.000 description 89
- 125000004122 cyclic group Chemical group 0.000 description 63
- 239000001257 hydrogen Substances 0.000 description 29
- 229910052739 hydrogen Inorganic materials 0.000 description 29
- 239000011241 protective layer Substances 0.000 description 26
- 150000002431 hydrogen Chemical class 0.000 description 22
- 238000000151 deposition Methods 0.000 description 19
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 230000008021 deposition Effects 0.000 description 11
- 230000001681 protective effect Effects 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 238000002161 passivation Methods 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 9
- 150000004706 metal oxides Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 7
- 239000011651 chromium Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052757 nitrogen Inorganic materials 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- ZNHRVCIBVJWVES-UHFFFAOYSA-N n-ethyl-n-[[methyl(propyl)indiganyl]methyl]ethanamine Chemical compound CCC[In](C)CN(CC)CC ZNHRVCIBVJWVES-UHFFFAOYSA-N 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- JRPGMCRJPQJYPE-UHFFFAOYSA-N zinc;carbanide Chemical compound [CH3-].[CH3-].[Zn+2] JRPGMCRJPQJYPE-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01031—Gallium [Ga]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Thin Film Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법은 박막 트렌지스터의 활성층을 형성하는 방법으로서, 기판을 향해 소스 원료 및 반응 원료를 분사하는 과정, 소스 원료 및 반응 원료가 분사되는 동안, 온과 오프가 교대로 반복되도록 플라즈마를 온과 오프시키는 과정을 포함하는 박막 트랜지스터의 제조 방법을 포함한다.
따라서, 본 발명의 실시예들에 따른 박막 트랜지스터의 제조 방법에 의하면, 박막의 밀도(density)가 향상되고, 표면 조도가 감소된다. 따라서, 전위(dislocation)와 같은 격자 결함, 기공(pore) 등이 감소되고, 이들로 인한 누설 전류(leakage current) 발생이 방지 또는 감소되는 효과가 있으며, 특성이 균일 또는 안정화될 수 있다.
따라서, 본 발명의 실시예들에 따른 박막 트랜지스터의 제조 방법에 의하면, 박막의 밀도(density)가 향상되고, 표면 조도가 감소된다. 따라서, 전위(dislocation)와 같은 격자 결함, 기공(pore) 등이 감소되고, 이들로 인한 누설 전류(leakage current) 발생이 방지 또는 감소되는 효과가 있으며, 특성이 균일 또는 안정화될 수 있다.
Description
본 발명은 박막 트랜지스터의 제조 방법에 관한 것으로, 박막 트랜지스터의 생산 속도를 향상시킴과 동시에 막특성을 향상시킬 수 있는 박막 트랜지스터의 제조 방법에 관한 것이다.
박막 트랜지스터(TFT: Thin Film Transistor)는 액정 표시 장치(Liquid Crystal Display; LCD), 유기 EL(Electro Luminescence) 표시 장치 등에서 각 화소를 독립적으로 구동하기 위한 회로로 사용된다. 이러한 박막 트랜지스터는 표시 장치의 하부 기판에 게이트 라인 및 데이터 라인과 함께 형성된다. 즉, 박막 트랜지스터는 게이트 라인의 일부인 게이트 전극, 채널로 이용되는 활성층, 데이터 라인의 일부인 소스 전극과 드레인 전극, 그리고 게이트 절연막 등으로 이루어진다.
박막 트랜지스터를 구성하는 게이트 절연막 및 활성층은 소스 원료와 반응 원료를 상호 반응시키는 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법으로 형성한다. 그런데, 화학 기상 증착(CVD) 방법으로 박막을 형성하면, 박막 내에 수소(H)가 이온 상태로 존재하게 된다. 이 수소는 누설 전류(Leakage current)를 발생시키고, 박막 간의 계면 특성을 악화시켜, 박막 트랜지스터의 특성을 저하시키는 요인이 된다.
또한, 박막 트랜지스터를 구성하는 게이트 절연막 및 활성층은 원자층 증착(Atomic Layer Deposition; ALD) 방법으로 형성할 수도 있는데, 이 경우 수소(H)에 의한 특성 저하 문제를 방지할 수 있으나, 생산 속도가 낮아 양산에 적용에는 문제점이 있을 수 있다.
본 발명은 박막의 막질과 밀도를 향상시킬 수 있는 박막 트랜지스터의 제조 방법을 제공한다.
본 발명은 수소에 의한 특성 저하를 방지하거나, 억제할 수 있는 박막 트랜지스터의 제조 방법을 제공한다.
본 발명은 생산 속도를 향상시킬 수 있는 박막 트랜지스터의 제조 방법을 제공한다.
본 발명의 실시예는 박막 트렌지스터의 활성층을 형성하는 방법으로서, 기판을 향해 소스 원료 및 반응 원료를 분사하는 과정; 및 상기 소스 원료 및 반응 원료가 분사되는 동안, 온과 오프가 교대로 반복되도록 플라즈마를 온과 오프시키는 과정;을 포함한다.
상기 활성층의 하부막은 게이트 절연막인 것을 포함한다.
상기 활성층의 상부막은 게이트 절연막인 것을 포함한다.
상기 플라즈마를 생성하는데 있어서, RF 전원의 온과 오프를 교대로 복수회 반복하는 과정을 포함한다.
RF 전원이 온 된 후, 다음 RF 전원이 온 되기 전까지를 하나의 사이클(Cycle)이라고 할 때, 상기 하나의 사이클 내에서 RF 전원이 온 되는 시간(ton)과 오프 되는 시간(toff)이 동일한 것을 특징으로 한다.
RF 전원이 온 된 후, 다음 RF 전원이 온 되기 전까지를 하나의 사이클(Cycle)이라고 할 때, 상기 하나의 사이클 내에서 RF 전원이 온 되는 시간(ton)과 오프 되는 시간(toff) 중 온 되는 시간(ton)이 더 긴 것을 특징으로 한다.
RF 전원이 온 된 후, 다음 RF 전원이 온 되기 전까지를 하나의 사이클(Cycle)이라고 할 때, 상기 하나의 사이클 내에서 RF 전원이 온 되는 시간(ton)과 오프 되는 시간(toff) 중 오프 되는 시간(toff)이 더 긴 것을 특징으로 한다.
상기 반응 원료는 플라즈마에 의해 해리되어 상기 소스 원료와 반응하며, 플라즈마가 오프 되었을 때 해리되지 않는 원료를 포함한다.
상기 활성층을 형성하는 과정은, 상기 활성층 형성을 위한 소스 원료로 인듐(In)을 포함하는 원료 및 갈륨(Ga)을 포함하는 원료 중 적어도 하나와, 아연(Zn)을 포함하는 원료를 사용한다.
상기 소스 원료에 대한 반응 원료는 산소(O2) 및 아산화질소(N2O), 오존(O3) 중 적어도 어느 하나를 사용한다.
상기 활성층은 산화아연(ZnO)에 인듐(In)이 도핑된 IZO 박막, 산화아연(ZnO)에 갈륨(Ga)이 도핑된 GZO 박막 및 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga)을 도핑한 IGZO 박막 중 적어도 어느 하나를 포함한다.
본 발며의 실시예는 박막 트렌지스터의 게이트 절연막을 형성하는 방법으로서, 기판을 향해 소스 원료 및 반응 원료를 분사하는 과정; 및 상기 소스 원료 및 반응 원료가 분사되는 동안, 온과 오프가 교대로 반복되도록 플라즈마를 온과 오프시키는 과정;을 포함한다.
상기 게이트 절연막의 상부막은 활성층인 것을 포함한다.
상기 게이트 절연막의 하부막은 활성층인 것을 포함한다.
상기 게이트 절연막 형성을 위한 반응 원료는 산소(O2) 및 아산화질소(N2O), 오존(O3), 질소(N2) 및 암모니아(NH3) 중 적어도 어느 하나를 사용한다.
본 발명의 실시예들에 의하면, 활성층과 게이트 절연막 및 보호막 중 적어도 하나를 플라즈마를 온과 오프를 반복 간헐적으로 생성시키는 사이클릭 화학 기상 증착(CVD) 방법으로 형성한다.
이에 따라, 박막의 밀도(density)가 향상되고, 표면 조도가 감소된다. 따라서, 전위(dislocation)와 같은 격자 결함, 기공(pore) 등이 감소되고, 이들로 인한 누설 전류(leakage current) 발생이 방지 또는 감소되는 효과가 있으며, 특성이 균일 또는 안정화될 수 있다.
또한, 박막 내 수소(H) 함량을 줄일 수 있어, 수소(H)에 의한 누설 전류(Leakage current) 발생과 같은 특성 저하를 줄일 수 있다.
그리고, 원자층 증착(Atomic Layer Deposition; ALD) 방법에 비해 증착 속도를 향상시킬 수 있다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터를 개략적으로 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD)을 나타낸 개념도이다.
도 3은 실시예의 변형예에 따른 박막 트랜지스터를 개략적으로 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에 이용되는 증착 장치를 개략적으로 나타내는 도면이다.
도 2는 본 발명의 실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD)을 나타낸 개념도이다.
도 3은 실시예의 변형예에 따른 박막 트랜지스터를 개략적으로 나타낸 도면이다.
도 4는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에 이용되는 증착 장치를 개략적으로 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 본 발명의 실시예를 설명하기 위하여 도면은 과장될 수 있고, 도면상의 동일한 부호는 동일한 요소를 지칭한다.
도 1은 본 발명의 실시예에 따른 박막 트랜지스터를 개략적으로 나타낸 도면이다. 도 2는 본 발명의 실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD)을 나타낸 개념도이다.
본 발명의 실시예에 따른 박막 트랜지스터는 예컨대 바텀 게이트(bottom gate) 구조일 수 있다. 즉, 본 발명의 실시예에 따른 박막 트랜지스터는 도 1에 도시된 바와 같이, 기판(110), 기판(110) 상에 형성된 게이트 전극(120), 게이트 전극(120) 상에 형성된 게이트 절연막(130), 게이트 절연막(130) 상에 형성된 활성층(active layer)(140), 활성층(140) 상에서 상호 이격 형성된 소스 전극(150a) 및 드레인 전극(150b)을 포함한다.
또한, 실시예에 따른 박막 트랜지스터는 소스 및 드레인 전극(150a, 150b)과 활성층(140) 사이에 위치되도록 형성된 보호막(160)을 더 포함할 수 있다.
기판(110)은 투광성의 기판일 수 있고, 예를 들어, 실리콘 기판, 글래스 기판일 수 있다. 또한, 플렉서블 디스플레이(flexible display)에 적용되는 박막 트랜지스터인 경우, PE, PES, PET, PEN 등과 같은 플라스틱 기판을 사용할 수 있다.
또한, 기판(110)은 반사형 기판이 이용될 수 있으며, 이때 반사형 기판으로 스테인레스 스틸(SUS), 티타늄(Ti), 몰리브덴(Mo) 또는 이들의 합금으로 이루어진 금속 기판을 사용할 수 있다. 한편, 기판(110)으로 금속 기판을 사용하는 경우, 금속 기판 상부에 절연막을 형성하는 것이 바람직하다. 이는 금속 기판과 게이트 전극의 단락을 방지하고, 금속 기판으로부터 금속 원자의 확산을 방지하기 위함이다. 이때, 금속 기판 상부에 형성되는 절연막은 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 알루미나(Al2O3) 또는 이들의 화합물 중 적어도 하나를 포함하는 물질을 이용할 수 있다.
금속 기판과 게이트 절연막(130) 사이에 확산 방지막이 형성될 수 있는데, 티타늄나이트라이드(TiN), 티타늄알루미늄나이트라이드(TiAlN), 실리콘카바이드(SiC) 또는 이들의 화합물 중 적어도 하나를 포함하는 무기 물질을 이용하여 확산 방지막을 형성할 수 있다.
게이트 전극(120)은 도전 물질을 이용하여 기판(110) 상에 형성된다. 예컨대, 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 및 구리(Cu) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 게이트 전극을 형성할 수 있다.
또한, 게이트 전극(120)은 하나의 도전층을 포함하는 단일층 또는 복수의 도전층이 적층된 복층으로 형성될 수 있다. 게이트 전극(120)을 복층으로 형성하는데 있어서, 물리 화학적 특성이 우수한 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴(Mo) 등의 도전층과, 비저항이 작은 알루미늄(Al) 계열, 은(Ag) 계열 또는 구리(Cu) 계열의 도전층을 적층하여 형성할 수 있다.
게이트 절연막(130)은 게이트 전극(120)을 커버하도록 형성된다. 즉, 게이트 절연막(130)은 게이트 전극(120)의 상부 및 측부를 포함한 기판(110) 상에 형성될 수 있다. 게이트 절연막(130)은 금속과의 밀착성이 우수하며, 절연 내압이 우수한 무기 절연막으로 형성될 수 있다. 예컨대, 게이트 절연막(130)은 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 고유전 상수(High-K)를 가지는 금속 산화물 중 적어도 하나로 형성될 수 있다. 여기서, 고유전 상수(High-K)를 가지는 금속 산화물로 산화알루미늄(Al2O3), 산화지르코늄(ZrO2, Zr2O3), 산화하프늄(HfO2, Hf2O3), 산화탄탈륨(TaO2, Ta2O3) 및 산화티타늄(TiO2, Ti2O3) 중 적어도 하나를 포함할 수 있다.
활성층(140)은 게이트 전극(120)과 소스 및 드레인 전극(150a, 150b) 사이에서 채널 역할을 하는 것으로, 활성층(140)은 게이트 절연막(130) 상에 형성되며 적어도 일부가 게이트 전극(120)과 중첩되도록 형성될 수 있다. 이러한 활성층(140)은 아연(Zn)를 포함하고, 여기에 인듐(In) 및 갈륨(Ga) 중 적어도 하나를 포함하는 금속 산화물 박막으로 형성될 수 있다. 즉, 활성층(140)은 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga) 중 적어도 하나를 도핑하여 형성될 수 있다.
예컨대, 활성층(140)은 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga)을 도핑한 IGZO 박막으로 형성될 수 있다. 또한, 활성층(140)은 산화아연(ZnO)에 인듐(In)을 도핑한 IZO 박막으로 형성되거나, 산화아연(ZnO)에 갈륨(Ga)을 도핑한 GZO 박막으로 형성될 수 있다.
보호막(160)은 활성층(140) 형성 후 소스 전극(150a) 및 드레인 전극(150a, 150b)을 형성하기 위한 식각 공정에서, 활성층(140)이 노출되어 손상되는 것을 방지하기 위한 식각 정지막으로 작용한다. 또한, 보호막(160)은 소스 전극(150a) 및 드레인 전극(150a, 150b)의 제조가 완료된 후 활성층(140)이 대기중에 노출되는 것을 방지할 수 있다.
보호막(160)은 산소의 침투를 방지할 수 있고 식각 공정 시 활성층(140)과 식각 선택비가 차이나는 물질로 형성될 수 있다. 예컨대, 보호막(160)은 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN) 등의 절연 물질을 이용하여 단일층 또는 다층으로 형성할 수 있다.
소스 전극(150a) 및 드레인 전극(150a, 150b)은 활성층(140) 및 보호막(160) 상부에 형성되며, 게이트 전극(120)과 일부 중첩되어 게이트 전극(120)을 사이에 두고 상호 이격되어 형성된다. 즉, 소스 전극(150a)과 드레인 전극(150a, 150b)은 보호막(160) 상에서 서로 이격 형성 될 수 있다.
소스 전극(150a) 및 드레인 전극(150a, 150b)은 동일 물질을 이용한 동일 공정에 의해 형성할 수 있으며, 도전성 물질을 이용하여 형성할 수 있는데, 예를 들어 알루미늄(Al), 네오디뮴(Nd), 은(Ag), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta) 및 몰리브덴(Mo) 중 적어도 어느 하나의 금속 또는 이들을 포함하는 합금으로 형성할 수 있다. 즉, 소스 전극(150a) 및 드레인 전극(150a, 150b) 각각은 앞에서 설명한 게이트 전극(120)과 동일 물질로 형성되거나, 다른 물질로 형성될 수 있다. 또한, 소스 전극(150a) 및 드레인 전극(150a, 150b)은 단일층 뿐 아니라, 복층으로 형성할 수도 있다.
본 발명의 실시예에 따른 박막 트랜지스터 제조 방법에서는 게이트 절연막(130), 활성층(140) 및 보호막(160) 중 적어도 하나를 형성하는데 있어서, 펄스 플라즈마(pulse plasma) 화학 기상 증착(Chemical Vapor Deposition; CVD) 방법으로 형성한다. 즉, 게이트 절연막(130), 활성층(140) 및 보호막(160) 중 적어도 하나는, 플라즈마를 이용한 화학 기상 증착(CVD) 방법으로 형성하며, 플라즈마를 연속 생성시키지 않고 플라즈마 온(on)과 플라즈마 오프(off)를 교대로 반복하는 즉, 간헐적으로 생성시키는 방법으로 형성할 수 있다.
여기서, RF 전원의 '온(on)' 동작은 RF 전원의 '인가(On)'로 혼용되어 설명될 수 있고, RF 전원의 '오프(OFF)' 동작은 RF 전원의 '중단(off)'로 혼용되어 사용될 수 있다.
플라즈마를 간헐적으로 생성시키는 방법에 대해, 보다 구체적으로 설명하면, 게이트 절연막(130), 활성층(140) 및 보호막(160) 중 적어도 하나를 형성하는데 있어서, 소스 원료와 반응 원료를 상호 반응시켜 형성하는데, 도 2와 같이 소스 원료와 반응 원료가 챔버의 반응 공간으로 공급되는 동안 플라즈마 생성을 위한 전원 즉, RF 전원을 연속으로 인가하지 않고, 간헐적으로 인가시킨다. 즉, RF 전원의 인가(on) 및 중단(off)을 일정 주기로 교번하여 복수번 반복하는 화학 기상 증착(CVD) 방법으로 형성할 수 있다.
이에, 소스 원료와 반응 원료가 공급되는 동안, 상기 소스 원료와 반응 원료가 공급 또는 분사되는 반응 공간에 플라즈마가 연속 생성되지 않고, RF 전원의 인가(on) 및 중단(off) 주기에 따라 플라즈마가 일정 주기를 가지고 간헐적으로 생성될 수 있다. 다른 말로 하면, 소스 원료 및 반응 원료의 공급이 시작되는 시점부터 공급이 중단되는 시점까지를 공정 구간이라고 할 때, 공정 구간은 플라즈마가 생성되는 구간(즉, 플라즈마 생성 구간)과 플라즈마 생성되지 않는 구간(즉, 플라즈마 미생성 구간)을 포함하며, 플라즈마 생성 구간과 플라즈마 미생성 구간이 교번하여 복수번 반복 될 수 있다.
이하에서는 설명의 편의를 위하여, RF 전원의 인가(on) 및 중단(off)을 일정 주기로 교번하여 복수번 반복하면서, 소스 원료와 반응 원료를 상호 반응시켜 증착하는 방법을 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 명명할 수 있다.
사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 게이트 절연막(130), 활성층(140) 및 보호막(160) 중 적어도 하나를 형성하는데 있어서, 플라즈마에 의해 상호 반응하는 소스 원료 및 반응 원료를 사용한다. 즉, 반응 공간에 플라즈마가 발생되지 않았을 때에는 상호 반응하거나, 반응 속도가 빠른 소스 원료와 반응 원료를 사용하지 않고, 플라즈마가 발생되었을 때만, 상호 반응하는 소스 원료와 반응 원료를 사용한다. 실시예에서 사용하는 소스 원료와 반응 원료는 플라즈마가 오프(OFF)되었을 때는 서로 반응 하지 않을 수 있다.
이렇게 플라즈마에 의해 상호 반응하고, 플라즈마가 없을 때 상호 반응하지 않도록 하기 위해, 플라즈마에 의해 해리되는 반응 원료를 선택적으로 사용할 수 있다. 보다 구체적으로 설명하면, 온도, 압력 등과 같은 조건에 의해 해리되지 않고, 플라즈마에 의해 해리되어 소스 원료와 반응하는 재료를 반응 원료로 사용한다. 다른 말로 하면, 플라즈마가 존재하지 않을 때에는 해리되지 않아 소스 원료와 직접 반응하지 않고, 플라즈마가 존재할 때 해리되어 소스 원료와 반응하는 원료를 반응 원료로 사용 할 수 있다.
또한, 상술한 바와 같이 활성층(140)은 산화물막 즉, 금속 산화물막으로 형성되고, 게이트 절연막(130) 및 보호막(160)은 산화물막 및 질화막 중 적어도 하나로 형성되므로, 반응 원료는 산소를 포함하는 원료이거나, 질소를 포함하는 원료일 수 있다. 즉, 실시예에서는 플라즈마에 의해 해리되고, 플라즈마가 존재하지 않을 때 해리되지 않으며, 산소 또는 질소를 포함하는 원료를 반응 원료로 사용할 수 있다.
예컨대, 활성층(140)을 실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성하는데 있어서, 플라즈마에 의해 해리되고, 플라즈마가 없을 때 해리되지 않으며, 산소를 포함하는 원료를 반응 원료로 사용 할 수 있다.
보다 구체적으로, 활성층(140) 형성을 위한 금속 산화물막을 형성하는 반응 원료로서, 산소(O2) 및 아산화질소(N2O) 중 어느 하나를 사용하거나, 이들의 혼합물을 사용할 수 있다.
물론, 활성층(140)을 형성하기 위한 반응 원료는 상술한 산소(O2), 아산화질소(N2O)에 한정되지 않고, 산소를 포함하며, 플라즈마에 의해 해리되고, 플라즈마가 존재하지 않을 때 해리되지 않는 다양한 원료의 적용이 가능 할 수 있다.
한편, 오존(O3)은 산소를 포함하지만, 플라즈가가 존재하지 않더라도, 고온의 열에 의해 해리가 가능하므로, 상기 오존(O3)은 반응 원료로 사용하지 않을 수 있다.
다른 예로, 실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로, 게이트 절연막(130) 및 보호막(160) 중 적어도 하나를 산화물막으로 형성할 수 있다. 이때, 반응 원료는 마찬가지로 플라즈마에 의해 해리되고, 플라즈마가 없을 때 해리되지 않으며, 산소를 포함하는 원료를 사용하는데, 앞에서 설명한 활성층(140) 형성을 위한 반응 원료와 동일할 수 있다. 즉, 게이트 절연막(130) 및 보호막(160) 중 적어도 하나의 형성을 위한 산화물막을 형성하는 반응 원료로서, 산소(O2) 및 아산화질소(N2O) 중 어느 하나를 사용하거나, 이들의 혼합물을 사용할 수 있다.
추가로, 챔버 내부가 낮은 온도 즉, 100℃ 내지 300℃의 저온일 때는 오존(O3)의 반응도가 떨어지므로, 오존(O3)을 반응 원료로 사용 할 수 있다. 즉, 챔버 내부 온도를 낮게 즉, 100℃ 내지 300℃로 유지시키는 환경에서, 오존(O3)을 반응원료로 사용할 수 있다.
또한, 이에 한정되지 않고, 산소를 포함하며, 플라즈마에 의해 해리되고, 플라즈마가 존재하지 않을 때 해리되지 않는 다양한 원료를 반응 원료로 사용할 수 있다.
또 다른 예로, 게이트 절연막(130) 및 보호막(160) 중 적어도 하나를 질화물막으로 형성하는 경우, 플라즈마에 의해 해리되고, 플라즈마가 없을 때 해리되지 않으며, 질소를 포함하는 원료를 반응 원료로 사용할 수 있다.
예를 들면, 게이트 절연막(130) 및 보호막(160) 중 적어도 하나를 위한 질화물막을 형성하는 반응 원료로서, 질소(N2) 및 암모니아(NH3) 중 어느 하나를 사용하거나, 이들의 혼합물을 사용할 수 있다.
물론, 질화물막을 형성하기 위한 반응 원료는 상술한 질소(N2), 암모니아(NH3)에 한정되지 않고, 질소를 포함하며, 플라즈마에 의해 해리되고, 플라즈마가 존재하지 않을 때 해리되지 않는 다양한 원료의 적용 할 수 있다.
실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 게이트 절연막(130), 활성층(140) 및 보호막(160) 중 적어도 하나를 형성하기 위한 소스 원료는 형성하고자 하는 막의 종류에 따라 선택될 수 있다.
예를 들어, 활성층(140)을 형성하는데 있어서, 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성하며, 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga) 중 적어도 하나를 도핑하여 형성할 수 있다.
즉, 활성층(140)은 산화아연(ZnO)에 인듐(In)을 도핑한 IZO 박막으로 형성되거나, 산화아연(ZnO)에 갈륨(Ga)을 도핑한 GZO 박막으로 형성되거나, 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga)을 도핑한 IGZO 박막으로 형성될 수 있다.
상술한 예시들과 같은 활성층(140)을 형성하기 위한 소스 원료에 대해 설명하면, 아연(Zn)를 포함하는 소스 원료는 디에틸징크(Diethyl Zinc; Zn(C2H5)2)(DEZ), 디메틸징크(Dimethyl Zinc; Zn(CH3)2)(DMZ) 등을 이용할 수 있고, 인듐(In)을 포함하는 소스 원료로는 트리메틸인듐(Trimethyl Indium; In(CH3)3)(TMIn), 디에틸아미노 프로필 디메틸 인듐(Diethylamino Propyl Dimethyl Indium)(DADI) 등을 이용할 수 있으며, 갈륨(Ga)을 포함하는 소스 원료는 트리메틸갈륨(Trimethyl Gallium; Ga(CH3)3)(TMGa) 등을 이용할 수 있다.
보다 구체적인 예로, IGZO로 활성층(140)을 형성하고자 할 때, 아연(Zn)를 포함하는 소스 원료, 인듐(In)을 포함하는 소스 원료 및 갈륨(Ga)을 포함하는 소스 원료와 반응 원료인 산소(O2)를 연속으로 공급하면서, RF 전원의 인가(on) 및 중단(off) 동작을 교대로 반복한다. 이때, RF 전원이 인가되는 구간에서는 플라즈마가 생성되며, 생성된 플라즈마에 의해 반응 원료가 해리된다. 이에, 반응 원료와 소스 원료가 반응하며, 이로 인해 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga)이 도핑된 IGZO막이 형성 될 수 있다.
한편, 소스 원료 및 반응 원료가 계속 공급되더라도, RF 전원의 공급이 중단(off)되어 플라즈마가 발생되지 않는 구간에서는 반응 원료가 해리되지 않을 수 있다. 이에, 반응 원료와 소스 원료가 상호 반응하지 않으며, 이에 박막 즉 IGZO 막 즉, 활성층(140)이 형성 되지 않을 수 있다.
그리고, 상술한 바와 같이 RF 전원 공급이 중단(off)되어 플라즈마가 발생되지 않는 구간에서도 소스 원료 및 반응 원료가 계속 공급되는데, 이때 소스 원료 및 반응 원료 각각이 확산 이동될 수 있고, 이에 따라 의해 소스 원료와 반응 원료가 혼합될 수 있다.
다른 말로 하면, 플라즈마가 생성되지 않는 구간에서는 소스 원료와 반응 원료가 상호 반응하지 않으므로, 주기적으로 RF 전원 공급이 중단(off)되는 구간 또는 플라즈마가 생성되지 않는 구간은 소스 원료 및 반응 원료 각각이 확산 이동될 수 있는 시간으로 작용될 수 있다. 즉, 주기적으로 RF 전원 공급을 중단, 즉 플라즈마 오프(off) 시간 동안에는 소스 원료 및 반응 원료 각각 공급되고, 챔버의 공정 공간 구석으로 확산 이동될 수 있는 시간을 확보할 수 있다. 따라서, 기판 상에 증착되는 박막이 균일한 두께 및 특성을 가지도록 활성층(140)을 형성할 수 있다.
또한, 이렇게 RF 전원을 온(on)과 오프(off) 즉, 펄스화하여 인가하여, 플라즈마의 온(On)과 오프(Off)를 펄스로 생성시켜 활성층(140)을 형성함에 따라, 활성층(140)의 밀도(density)가 향상되며, 표면 거칠기(또는 표면 조도)가 감소한다.
즉, 실시예에 따른 증착 방법으로 형성된 활성층(140)의 밀도는 플라즈마를 사용하지 않거나, 플라즈마를 펄스화하지 않는 일반적인 화학 기상 증착 방법으로 형성된 활성층에 비해 높고, 실시예에 따른 증착 방법으로 형성된 활성층(140)의 표면 거칠기는 일반적인 화학 기상 증착 방법으로 형성된 활성층에 비해 낮다.
보다 구체적인 예시로, 일반적인 화학 기상 증착 방법으로 형성된 활성층의 밀도는 5.0g/cm3이나, 실시예에 따른 증착 방법으로 형성된 활성층(140)의 밀도는 6.5g/cm3으로 증가된 결과를 보였다. 또한, 일반적인 화학 기상 증착 방법으로 형성된 활성층의 표면 거칠기(또는 표면 조도)는 1.6nm 이나, 실시예에 따른 증착 방법으로 형성된 활성층(140)의 표면 거칠기(또는 표면 조도)1.3nm로 감소된 결과를 보였다.
이렇게 활성층의 밀도가 향상되면, 전위(dislocation)와 같은 격자 결함, 기공(pore) 등이 감소하며, 이들로 인한 누설 전류(leakage current) 발생이 방지 또는 감소되는 효과가 있다. 그리고, 표면 거칠기가 감소함에 따라, 특성이 균일 또는 안정화된 활성층(140)을 형성할 수 있다.
한편, 활성층(140)을 형성하는 소스 원료 및 반응 원료 중 적어도 하나에는 수소가 포함될 수 있다. 이에, 소스 원료와 반응 원료가 반응하면서, 소스 원료 및 반응 원료 중 적어도 하나로부터 수소(H)가 분리될 수 있으며, 분리된 수소가 빠져나가지 못하고 활성층(140) 내로 침투될 수 있다. 이때, 활성층(140) 내의 수소(H)는 누설 전류(Leakage current)를 발생시켜, 박막 트랜지스터의 특성을 저하시키는 원인이 된다.
그런데, 실시예에서와 같이, RF 전원을 펄스화하여 인가하여 플라즈마를 간헐적으로 생성키는 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 활성층(140)을 형성하는 경우, 활성층(140) 내 수소(H) 함량을 종래에 비해 줄일 수 있다.
이는, 플라즈마가 형성되지 않는 구간에서는 반응 원료가 해리되지 않아, 상기 반응 원료로부터 수소(H)가 분리되지 않고, 반응 원료와 소스 원료가 상호 반응하지 않아 소스 원료로부터 수소(H)가 분리되지 않기 때문이다. 그리고, 플라즈마가 형성되지 않는 구간에서는 상술한 바와 같이 소스 원료와 반응 원료가 상호 반응하지 않아 증착이 이루어지지 않고, 플라즈마 미생성 구간에서는 수소(H)가 기판(110)으로 향하지 않고 외측으로 이동 또는 빠져나갈 수 있기 때문이다.
따라서, 활성층 내에 포함 또는 함유된 수소(H) 함량을 줄일 수 있고, 이에 따라 수소(H)에 의한 누설 전류(Leakage current) 발생 및 이로 인한 특성 저하를 방지하거나 줄일 수 있다.
다른 예로, 게이트 절연막(130)을 상술한 바와 같은 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성하며, 실리콘 옥사이드(SiO2), 실리콘 나이트라이드(SiN), 고유전 상수(High-K)를 가지는 금속 산화물 중 적어도 하나로 형성될 수 있다. 여기서, 고유전 상수(High-K)를 가지는 금속 산화물은 산화알루미늄(Al2O3), 산화지르코늄(ZrO2, Zr2O3), 산화하프늄(HfO2, Hf2O3), 산화탄탈륨(TaO2, Ta2O3) 및 산화티타늄(TiO2, Ti2O3) 일 수 있다.
상술한 예시들과 같은 게이트 절연막(130)을 형성하기 위한 소스 원료에 대해 설명하면, 실리콘(Si)을 포함하는 소스 원료는 TEOS(Tetra Ethyl Ortho Silicate ; (C2H5O)4Si) 및 실란(SiH4) 중 어느 하나를 사용할 수 있고, 알루미늄(Al)을 포함하는 소스 원료는 TMA(trimethylaluminum, A(CH3)3)를 사용할 수 있으며, 지르코늄(Zr)을 포함하는 소스 원료는 TEMAZr(Tetrakis(ethylmethylamino)Zr)를 사용할 수 있다.
보다 구체적인 예로, 실리콘 옥사이드(SiO2)로 게이트 절연막(130)을 형성하고자 할 때, 실리콘(Si)을 포함하는 소스 원료와 반응 원료인 산소(O2)를 연속으로 공급하면서, RF 전원의 인가(on) 및 중단(off) 동작을 교대로 반복한다. 이때, RF 전원이 인가되는 구간에서는 플라즈마가 생성되며, 생성된 플라즈마에 의해 반응 원료가 해리된다. 이에, 반응 원료와 소스 원료가 반응하며, 이로 인해 실리콘 옥사이드(SiO2)막 즉, 게이트 절연막(130)이 형성된다.
한편, RF 전원의 공급이 중단(off)되어 플라즈마가 발생되지 않는 구간에서는 반응 원료가 해리되지 않으며, 실리콘 옥사이드(SiO2)막이 형성되지 않는다. 따라서, 반응 원료와 소스 원료가 상호 반응하지 않으며, 이에 박막 즉 실리콘 옥사이드(SiO2)막 즉, 게이트 절연막(130)이 형성되지 않는다.
그리고, RF 전원 공급이 주기적으로 중단(off)되는 구간에서는 소스 원료 및 반응 원료 각각이 확산 이동될 수 있다. 이에, 균일한 두께 및 특성을 가지는 게이트 절연막(120)을 형성할 수 있다.
또한, 이렇게 RF 전원을 펄스화하여 인가하여 플라즈마를 간헐적으로 생성하면서 게이트 절연막(130)을 형성함에 따라, 플라즈마를 사용하지 않거나, 플라즈마를 펄스화하지 않는 일반적인 화학 기상 증착 방법에 비해, 밀도(density)가 향상되며, 표면 거칠기(또는 표면 조도)가 감소한다.
따라서, 전위(dislocation)와 같은 격자 결함, 기공(pore) 등으로 인한 누설 전류 발생을 방지할 수 있고, 특성이 균일 또는 안정화된 활성층(140)을 형성할 수 있다.
한편, 게이트 절연막(120)을 형성하는 소스 원료 및 반응 원료 중 적어도 하나에는 수소가 포함될 수 있다. 이에, 소스 원료와 반응 원료가 반응하면서, 소스 원료 및 반응 원료 중 적어도 하나로부터 수소(H)가 분리될 수 있으며, 분리된 수소가 빠져나가지 못하고 게이트 절연막(120) 내로 침투될 수 있다. 그리고, 게이트 절연막(120) 내 수소(H)는 활성층으로 확산 이동할 수 있으며, 확산 이동된 수소(H)는 누설 전류(Leakage current)를 발생시킨다.
그런데, 실시예에서와 같이, RF 전원을 펄스화하여 인가하여 플라즈마를 간헐적으로 생성시키는 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 게이트 절연막(120)을 형성하는 경우, 게이트 절연막(120) 내 수소(H) 함량을 종래에 비해 줄일 수 있다.
따라서, 게이트 절연막(130) 내의 수소(H) 함량을 줄일 수 있고, 이에 따라 게이트 절연막(130)으로부터 활성층(140)으로 확산되는 수소(H)량을 감소시킬 수 있어, 수소(H)에 의한 누설 전류(Leakage current) 발생 및 이로 인한 특성 저하를 방지하거나 줄일 수 있다.
또 다른 예로, 보호막(160)을 상술한 바와 같은 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성하며, 실리콘 옥사이드(SiO2) 및 실리콘 나이트라이드(SiN) 중 적어도 하나로 형성될 수 있다. 여기서, 실리콘 옥사이드(SiO2) 및 실리콘 나이트라이드(SiN) 중 적어도 하나로 보호막(160)을 형성하는데 있어서, 실리콘(Si)을 포함하는 소스 원료, 알루미늄(Al)을 포함하는 소스 원료는 앞에서 설명한 게이트 절연막(130)을 형성하는 소스 원료와 동일한 재료를 이용할 수 있다.
플라즈마 발생을 위한 RF 전원의 인가(on) 및 중단(off)을 주기적으로 반복하여 보호막(160)을 형성하는 경우, 보호막(160)의 밀도(density)를 향상시키고, 표면 거칠기(또는 표면 조도)를 감소시킬 수 있다.
보호막(160)은 활성층(140)이 대기중으로 노출되는 것을 방지하는 기능을 하는데, 보호막(160)의 밀도(density)가 향상됨에 따라, 그 방지능이 향상된다. 이에 수분 및 산소의 침투로 인한 활성층(140)의 특성이 저하되는 것을 효과적으로 방지할 수 있고, 이에 활성층(140)의 특성이 향상되는 효과가 있다.
또한, 밀도가 향상됨에 따라, 전위(dislocation)와 같은 격자 결함, 기공(pore) 등으로 인한 누설 전류 발생을 줄일 수 있고, 표면 거칠기(또는 표면 조도)가 감소함에 따라 특성이 균일 또는 안정화된 보호막(160)을 형성할 수 있다.
그리고, 보호막(160)은 그 하부면의 적어도 일부가 활성층(140)과 접촉되도록 형성되는데, 실시예에 따른 방법으로 보호막(160)을 형성함으로써, 보호막(160) 내 수소(H) 함량을 줄일 수 있다. 이에, 보호막(160)의 수소(H)가 활성층(140)으로 이동하는 량을 줄일 수 있고, 이에 따라, 수소(H)에 의한 누설 전류(Leakage current) 발생 및 이로 인한 특성 저하를 방지하거나 줄일 수 있다.
또한, 이와 같이, 게이트 절연막(130), 활성층(140) 및 보호막(160) 중 적어도 하나를 실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성하는 경우, 원자층 증착(Atomic Layer Deposition; ALD) 방법에 비해 증착 속도를 향상시킬 수 있다.
상술한 바와 같이, 본 발명의 실시예에서는 게이트 절연막, 활성층 및 보호막 중 적어도 하나를 형성하는데 있어서, 플라즈마 발생을 위한 RF 전원의 인가(On) 및 중단(Off)을 교대로 복수번 반복하는 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성한다. 즉, RF 전원의 인가(On) 및 중단(Off) 동작이 교대로 복수번 반복된다. 따라서, 시간을 기준으로 전체 공정 구간은, RF 전원이 연속으로 인가되는 구간(전원 인가 구간)과 RF 전원이 연속으로 인가되지 않고 중단된 구간(전원 중단 구간)이 교대로 복수회 반복된다.
RF 전원이 인가된 후, 다음 RF 전원이 인가될 때까지를 하나의 사이클(Cycle)이라고 할 때, 하나의 사이클은 1회의 RF 전원 인가 동작과 1회의 RF 전원 인가 중지 동작을 포함하는 것으로 설명될 수 있다. 이에, RF 전원의 인가(On) 및 중단(Off) 동작이 교대로 복수번 반복된다는 의미는, 상술한 하나의 사이클의 동작이 복수번 반복된다는 의미로 설명될 수 있다.
이때, RF 전원이 연속으로 인가되는 시간(ton)은 0.2초 내지 1초(0.2초 이상, 1초 이하)인 것이 바람직하다. 다른 말로 하면, 하나의 사이클에서 RF 전원이 연속으로 인가되는 시간(ton)이 0.2초 내지 1초인 것이 바람직하다.
그리고, 하나의 사이클 내에서 RF 전원이 온되는 시간(ton)과 오프되는 시간(toff)이 동일할 수 있고, RF 전원이 온되는 시간(ton)과 오프되는 시간(toff) 중 온되는 시간(ton)이 더 길 수 있다. 또한, 하나의 사이클 내에서 RF 전원이 온되는 시간(ton)과 오프되는 시간(toff) 중 오프되는 시간(toff)이 더 길 수도 있다.
한편, RF 전원이 연속으로 인가되는 시간(ton)이 0.2초 미만인 경우, RF 전원에 의한 방전이 정상적으로 이루어지지 않아, 막 형성에 문제가 발생될 수 있다. 또한, 소스 원료 및 반응 원료 각각이 확산 이동하는 시간이 부족하여, 균일한 막질의 박막을 형성하기 어려울 수 있다. 반대로, RF 전원이 연속으로 인가되는 시간(ton)이 1초를 초과하는 경우, 일반적인 화학 기상 증착(CVD) 방법에 비해, 막 균일도 및 밀도(density) 향상 효과, 표면 거칠기(또는 표면 조도)의 개선 효과가 없거나 미미할 수 있다.
따라서, 본 발명의 실시예에서는 하나의 사이클에서 RF 전원이 연속으로 인가되는 시간(ton)이 0.2초 내지 1초가 되도록 한다.
본원발명에서는 상술한 바와 같이, 게이트 절연막(120), 활성층(140) 및 보호막(160) 중 적어도 하나를 RF 전원 인가(On) 및 중단(Off)를 교대로 복수번 반복하는 사이클릭 화학 기상 증착 방법(Cyclic CVD) 방법으로 형성한다.
이때, 실시예에서는 게이트 절연막(120) 및 활성층(140)을 사이클릭 화학 기상 증착 방법(Cyclic CVD)으로 형성하고, 보호막(160)을 사이클릭 화학 기상 증착 방법(Cyclic CVD)으로 형성하지 않고, 다른 증착 방법으로 형성할 수 있다.
또한, 활성층(140)을 사이클릭 화학 기상 증착 방법(Cyclic CVD)으로 형성하고, 게이트 절연막(120) 및 보호막(160)을 사이클릭 화학 기상 증착 방법(Cyclic CVD)으로 형성하지 않고, 다른 증착 방법으로 형성할 수 있다.
물론, 게이트 절연막(120), 활성층(140) 및 보호막(160)을 모두 사이클릭 화학 기상 증착 방법(Cyclic CVD)으로 형성할 수 있다.
또한, 보호막(160) 만을 사이클릭 화학 기상 증착 방법(Cyclic CVD)으로 형성하거나, 보호막(160)과 게이트 절연막(120) 만을 사이클릭 화학 기상 증착 방법(Cyclic CVD)으로 형성하거나, 보호막(160)과 활성층(140) 만을 사이클릭 화학 기상 증착 방법(Cyclic CVD)으로 형성할 수도 있다.
상술한 실시예에서는 RF 전원 인가(On) 및 중단(Off)를 교대로 복수번 반복하는 사이클릭 화학 기상 증착 방법(Cyclic CVD) 방법으로 게이트 절연막(120), 활성층(140) 및 보호막(160)을 형성하는 것을 설명하였다.
하지만, 이에 한정되지 않고, RF 전원을 연속으로 인가하면서, 소스 원료 및 반응 원료 중 적어도 하나를 펄스화하여 또는 간헐적으로 공급하는 사이클릭 화학 기상 증착 방법(Cyclic CVD) 방법으로 형성할 수 도 있다.
도 3은 실시예의 변형예에 따른 박막 트랜지스터를 개략적으로 나타낸 도면이다.
상기에서는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터를 형성하는데 있어서, 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성하는 것을 설명하였다. 하지만, 이에 한정되지 않고, 도 3의 변형예와 같은 탑 게이트(top gate) 구조의 박막 트랜지스터를 형성하는데 있어서, 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성할 수 있다.
도 3을 참조하면, 변형예에 따른 탑 게이트(top gate) 구조의 박막 트랜지스터는 기판(110), 기판(110) 상에 상호 이격되어 형성된 소스 전극(150a) 및 드레인 전극(150b), 소스 전극(150a)과 드레인 전극(150b)의 이격 공간에 노출되어 있는 기판(110) 부분을 포함해 소스 전극(150a)과 드레인 전극(150b)의 일부를 덮도록 형성된 활성층(140), 활성층(140) 상부에 형성된 게이트 절연막(130) 및 게이트 절연막(130) 상에 형성된 게이트 전극(120)을 포함한다.
이러한 탑 게이트(top gate) 구조의 박막 트랜지스터를 제조하는데 있어서, 게이트 절연막(130) 및 활성층(140) 중 적어도 하나는 플라즈마의 생성 및 소멸을 교대로 반복하는 실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성할 수 있다.
도 4는 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법에 이용되는 증착 장치를 개략적으로 나타내는 도면이다.
실시예에 따른 증착 장치는 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 박막을 형성하는 증착 장치이다. 즉, 증착 장치는 소스 원료와 반응 원료를 연속 공급하면서, RF 전원을 펄스화하여 인가하는 방법으로 박막을 형성하는 증착 장치 이다.
도 4를 참조하면, 본 발명의 실시예에 이용되는 증착 장치는, 챔버(200), 챔버(200) 내부에 배치되어 일면에 기판(110)이 안착되는 서셉터(210), 챔버(200) 내부에서 서셉터(210)와 대향하도록 배치되며, 소스 원료 및 반응 원료를 서셉터를 향해 분사하는 분사기(220), 각각이 분사기(220)와 연결되어, 각기 다른 종류의 소스 원료를 분사기(220)로 공급하는 복수의 소스 원료 공급부(230a, 230b, 230c), 분사기(220)와 연결되어, 상기 분사기(220)로 반응 원료를 공급하는 반응 원료 공급부(240) 및 챔버(200) 내부에서 직접 플라즈마를 발생 시키기 위해, 챔버(200) 내로 고주파 에너지를 인가하는 전원부(300)를 포함 할 수 있다.
챔버(200)는 내부로 장입된 기판(110) 상에 박막이 형성될 수 있는 내부 공간을 가지는 통 형상으로, 예컨대 그 단면의 형상이 사각형의 형상으로 유리(Glass), 유연 기판(flexible substrate) 일 수 있다. 물론, 챔버(200) 내부의 형상은 다양하게 변경 가능하며, 기판(110)의 형상과 대응하도록 마련되는 것이 바람직하다.
서셉터(210)는 챔버(200) 내부에서 분사기(220)와 마주보도록 또는 대향 배치된다. 이때 서셉터(210)는 예컨대 챔버(200) 내부에서 분사기(220)의 하측에 위치될 수 있다. 이러한 서셉터(210)는 기판(110)의 형상과 대응하는 형상으로 마련되며, 예컨대 사각형, 원형일 수 있다. 그리고 서셉터(210)의 면적은 기판(110)에 비해 크도록 마련되는 것이 바람직하다. 또한, 서셉터(210)는 히터(미도시) 및 냉각 수단(미도시)이 내장된 구성일 수 있으며, 히터 및 냉각 수단 중 적어도 하나를 동작시켜 서셉터 및 기판을 목표 온도로 조절할 수 있다.
분사기(220)는 서셉터(210)에 안착된 기판(110)으로 반응 원료 및 소스 원료를 분사하는 수단으로서, 챔버(200) 내부에서 서셉터(210)와 마주보도록 또는 대향 위치된다. 예컨대 분사기(220)는 서셉터(210)의 상측에 위치하도록 마련되어 RF전원과 접지 전원이 연결된 전위차를 가지는 전극이 마주보고 설치 될 수 있다.
이러한 분사기(220)는 복수의 소스 원료 공급부(230a, 230b, 230c) 및 반응 원료 공급부(240) 각각으로부터 제공되는 원료를 일시 수용하는 내부 공간을 가지며, 서셉터(210)와 마주하는 면에 원료의 통과가 가능한 복수의 분사홀을 가지는 형상 즉, 샤워헤드 형태일 수 있다.
분사기(220) 상에서, 서셉터(210)와 마주하는 면에 복수의 분사홀이 마련되는데 있어서, 상기 복수의 분사홀은 분사기(220)의 수평 연장 방향으로 나열되며, 그 간격이 균일하거나, 적어도 일부가 불균일하도록 형성될 수 있다.
복수의 소스 원료 공급부(230a, 230b, 230c)는 각각이 분사기(220)와 연결되어, 소스 원료를 분사기(220)로 공급한다. 복수의 소스 원료 공급부(230a, 230b, 230c) 각각으로부터 제공되는 소스 원료는 기판(110) 상에 증착하고자 하는 박막의 종류에 따라 달라질 수 있다.
복수의 소스 원료 공급부(230a, 230b, 230c) 각각은 소스 원료가 저장되는 소스 원료 저장부(231a, 231b, 231c) 일단이 소스 원료 저장부(231a, 231b, 231c)에 연결되고 타단이 분사기에 연결된 소스 원료 이송부(232a, 232b, 232c)를 포함한다.
여기서, 소스 원료 이송부(232a, 232b, 232c)는 원료의 이송 또는 통과가 가능하도록 내부 공간을 가지는 파이프(pipe) 형상일 수 있다. 그리고, 도시되지 않았지만, 소스 원료 이송부(232a, 232b, 232c)에는 소스의 공급 또는 공급량을 제어하는 밸브 등의 제어 수단(미도시)이 마련될 수 있다.
상술한 바와 같이 소스 원료 공급부가 복수개로 마련되는데, 이하에서는 3개의 소스 원료 공급부가 마련된 것으로 예를 들어 설명하고, 제 1 내지 제 3 소스 원료 공급부(230a, 230b, 230c)로 명명한다.
물론, 소스 원료 공급부의 개수는 상술한 예에 한정되지 않고, 형성하고자 하는 박막의 종류에 따라 3개 이하 또는 그 이상으로 마련될 수 있다.
반응 원료 공급부(240)는 분사기(220)와 연결되어, 반응 원료를 분사기로 공급한다. 반응 원료 공급부(240)로부터 제공되는 반응 원료는 기판(110) 상에 증착하고자 하는 박막의 종류에 따라 달라질 수 있다. 이러한 반응 원료 공급부(240)는 반응 원료가 저장되는 반응 원료 저장부(241) 일단이 반응 원료 저장부(241)에 연결되고 타단이 분사기(220)에 연결된 반응 원료 이송부(242)를 포함한다. 여기서, 반응 원료 이송부(242)는 원료의 이송 또는 통과가 가능하도록 내부 공간을 가지는 파이프(pipe) 형상일 수 있다.
그리고, 도시되지 않았지만, 반응 원료 이송부(242)에는 소스의 공급 또는 공급량을 제어하는 밸브 등의 제어 수단(미도시)이 마련될 수 있다.
예를 들어, 상술한 증착 장치가 활성층(140)을 증착하는 장치인 경우, 복수의 소스 원료 공급부(230a, 230b, 230c) 및 반응 원료에는 상기 활성층(140)을 형성하기 위한 재료를 제공한다.
예컨대, 제 1 소스 원료 공급부(230a)가 아연(Zn)를 포함하는 원료, 제 2 소스 원료 공급부(230b)가 인듐(In)을 포함하는 원료 및 제 3 소스 원료 공급부(230c)가 갈륨(Ga)을 포함하는 원료를 제공하고, 반응 원료 공급부(240)가 산소(O2)를 제공하도록 마련될 수 있다.
이 경우, 제 1 및 제 2 소스 원료 공급부(230a, 230b)와 반응 원료 공급부(240)를 통해, 아연(Zn)을 포함하는 소스 원료, 인듐(In)을 포함하는 소스 원료,반응 원료인 산소(O2)를 분사기(220)로 제공하여 서셉터(210)를 향해 분사함으로써, 산화아연(ZnO) 박막에 인듐(In)이 도핑된 IZO 박막이 형성될 수 있다.
다른 예로, 제 1 및 제 3 소스 원료 공급부(230a, 230c)와 반응 원료 공급부를 통해, 아연(Zn)을 포함하는 소스 원료, 갈륨(Ga)을 포함하는 소스 원료 및 반응 원료인 산소(O2)를 분사기(220)로 제공하여 서셉터(210)를 향해 분사함으로써, 산화아연(ZnO) 박막에 갈륨(Ga)이 도핑된 GZO 박막이 형성될 수 있다.
또 다른 예로, 제 1 내지 제 3 소스 원료 공급부(230a, 230b, 230c)와 반응 원료 공급부를 통해, 아연(Zn)을 포함하는 소스 원료, 인듐(In)을 포함하는 소스 원료 및 갈륨(Ga)을 포함하는 소스 원료, 반응 원료인 산소(O2)를 분사기(220)로 제공하여 서셉터(210)를 향해 분사함으로써, 산화아연(ZnO)에 갈륨(Ga) 및 인듐(In)이 도핑된 IGZO 박막이 형성될 수 있다.
전원부(300)는 챔버(200) 내부에 플라즈마를 생성시키는 전원을 인가하는 수단으로 RF 전원을 인가하는 수단일 수 있으며, 분사기(220)와 연결될 수 있다. 이러한 전원부(300)에 의해 RF 전원이 인가되면, 서셉터(210)와 분사기(220)의 전위차에 따라 서셉터(210)와 분사기(220) 사이에 전기장이 형성되고, 이로 인해 챔버(200) 내부에 플라즈마가 형성된다. 그리고 플라즈마가 형성되면, 소스 원료와 반응 원료가 반응하여 박막이 형성된다.
이때, 실시예에 따른 전원부(300)는 RF 전원을 연속으로 인가하지 않고, RF 전원의 인가(on) 및 중단(off)이 일정 주기로 교대하여 반복되도록 동작한다. 그리고, RF 전원이 인가될 때 플라즈마가 형성되므로, 챔버(200) 내부에 플라즈마가 연속하여 생성되지 않고, RF 전원의 인가(on) 및 중단(off) 주기에 따라 생성 및 소멸을 반복한다.
또한, 상술한 바와 같이 소스 원료와 반응 원료는 플라즈마에 의해서 반응하고, 플라즈마가 형성되지 않은 분위기에서는 반응하지 않는다. 따라서, 소스 원료와 반응 원료 간의 반응 및 이로 인한 증착은 연속하여 실시되지 않고, RF 전원의 인가(on) 및 중단(off) 주기에 따라 간헐적으로 실시된다.
도 1, 도 2 및 도 4를 참조하여, 본 발명의 실시예에 따른 박막 트랜지스터의 제조 방법을 설명한다. 이때, 바텀 게이트(bottom gate) 구조의 박막 트랜지스터를 제조하는 것으로 예를 들어 설명한다. 또한, 활성층(140)을 실시예에 따른 사이클릭 기상 증착(Cyclic CVD) 방법으로 형성하는 것으로 예를들어 설명한다.
도 1을 참조하면, 기판(110) 상의 소정 영역에 게이트 전극(120)을 형성한 후 게이트 전극(120)을 포함한 전체 상부에 게이트 절연막(130)을 형성한다.
게이트 전극(120)을 형성하기 위해 예를 들어 화학 기상 증착(CVD) 공정을 이용하여 기판(110) 상에 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 도전층을 패터닝한다. 여기서, 도전층은 금속, 금속 합금, 금속 산화물, 투명 도전막 또는 이들의 화합물 중 어느 하나를 이용할 수 있다. 또한, 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다.
그리고, 게이트 절연막(130)은 게이트 전극(120)을 포함한 전체 상부에 형성하며, 산화물막 및 질화물막 중 적어도 하나로 형성할 수 있다.
게이트 절연막(130)을 형성한 후, 게이트 절연막(130) 상에 활성층(140)을 형성한다. 이때, 실시예에 따른 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 IGZO 박막을 형성하여 활성층(140)을 형성한다.
이를 위해, 게이트 전극(120) 및 게이트 절연막(130)이 형성된 기판(110)을 챔버(200) 내 서셉터(210) 상에 안착시킨다. 그리고, 제 1 내지 제 3 소스 원료 공급부(230a, 230b, 230c)와 반응 원료 공급부(240)를 동작시켜, 분사기(220)로 소스 원료들과 반응 원료를 공급한다. 이때, 제 1 내지 제 3 소스 원료 공급부(230a, 230b) 각각은 분사기(220)로 아연(Zn)를 포함하는 소스 원료, 인듐(In)을 포함하는 소스 원료 및 갈륨(Ga)을 포함하는 소스 원료를 공급하고, 반응 원료 공급부(240)는 분사기(220)로 산소를 반응 원료 예컨대 산소(O2)를 공급한다. 이에, 아연(Zn), 인듐(In) 및 갈륨(Ga) 각각을 포함하는 소스 원료와 반응 원료가 분사기(220)로부터 분사된다. 이때, 분사기(220)는 소스 원료 및 반응 원료 각각을 활성층을 형성하기 위한 공정 시간 동안 연속하여 분사시킨다.
이렇게, 소스 원료 및 반응 원료가 분사될 때, 전원부(300)는 분사기(220)로 RF 전원을 인가하여 챔버(200) 내부에 플라즈마를 형성한다. 이때, 전원부(300)는 RF 전원을 연속으로 인가하지 않고, 도 2에 도시된 바와 같이 RF 전원이 일정 주기를 가지고 간헐적 또는 펄스화하여 인가되도록 한다. 다른 말로 하면, 분사기(220)를 통해 소스 원료 및 반응 원료가 분사되는 동안에 RF 전원이 연속적으로 인가되지 않고, RF 전원의 인가(on) 및 중단(off)이 교대로 복수번 반복되도록 한다.
이렇게, RF 전원이 펄스화되어 인가됨에 따라, 챔버(200) 내부에 플라즈마가 연속하여 생성되지 않고, RF 전원의 인가(on) 및 중단(off) 주기에 따라 생성 및 소멸을 반복한다. 또한, 소스 원료와 반응 원료는 플라즈마가 존재할 때 플라즈마에 의해 상호 반응하고, 플라즈마가 형성되지 않은 분위기에서는 반응하지 않는다. 이에, 소스 원료와 반응 원료 간의 반응에 의한 IGZO의 증착이 연속으로 실시되지 않고, RF 전원의 인가(on) 및 중단(off) 주기에 따라 간헐적으로 실시된다.
이와 같이, RF 전원의 인가(on) 및 중단(off)를 교대로 반복하여 인가하는 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 활성층(140)을 형성하면, 종래에 비해 활성층(140)의 밀도(density)가 향상되며, 표면 거칠기(또는 표면 조도)가 감소한다. 이에 따라, 전위(dislocation)와 같은 격자 결함, 기공(pore) 등으로 인한 누설 전류 발생을 방지할 수 있고, 특성이 균일 또는 안정화된 활성층(140)을 형성할 수 있다.
그리고, 종래에 비해 활성층 내 수소(H) 함량을 줄일 수 있고, 이에 따라 수소(H)에 의한 누설 전류(Leakage current) 발생 및 이로 인한 특성 저하를 방지하거나 줄일 수 있다.
활성층(140) 형성이 종료되면, 활성층(140) 상에 보호막(160)을 형성한다. 이때, 활성층(140) 상에 실리콘 옥사이드(SiO2) 및 실리콘 나이트라이드(SiN) 중 적어도 하나를 형성하여 보호막(160)을 형성할 수 있다.
이어서, 보호막(160)의 소정 영역을 식각하여 패터닝하는데, 보호막(160)은 이후 소스 전극(150a) 및 드레인 전극(150a, 150b)이 이격되는 영역에 잔류하도록 패터닝한다. 이때, 보호막(160) 이들과 일부 중첩되도록 패터닝할 수도 있다.
다음으로, 활성층(140)을 패터닝하며, 게이트 전극(120)을 덮도록 패터닝한다.
이어서, 활성층(140) 상부에 도전층을 형성한 후 소정의 마스크를 이용한 사진 및 식각 공정으로 패터닝하여 소스 전극(150a) 및 드레인 전극(150b)을 형성한다. 소스 전극(150a) 및 드레인 전극(150a, 150b)은 게이트 전극(120)의 상부와 일부 중첩되고, 게이트 전극(120)의 상부에서 이격되도록 형성된다. 이때, 식각 공정은 보호막(160)이 노출되도록 식각한다.
여기서, 도전층은 금속, 금속 합금, 금속 산화물, 투명 전도막 또는 이들의 화합물 중 어느 하나를 화학 기상 증착(CVD) 방법을 이용하여 형성할 수 있다. 또한, 도전층은 도전 특성과 저항 특성을 고려하여 복수의 층으로 형성할 수도 있다. 한편, 소스 전극(150a)과 드레인 전극(150a, 150b) 사이에 보호막(160)이 형성되어 있기 때문에, 활성층(140)이 대기중에 노출되는 것을 방지할 수 있고, 그에 따라 활성층(140)의 특성 저하를 방지할 수 있다.
상술한 예시에서는 활성층을 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성하는 것을 설명하였으나, 이에 한정되지 않고, 게이트 절연막(130) 및 보호막(160) 중 적어도 하나를 사이클릭 화학 기상 증착(Cyclic CVD) 방법으로 형성할 수도 있다.
110: 기판
120: 게이트 전극
130: 게이트 절연막 140: 활성층
150a: 소스 전극 150b: 드레인 전극
160: 보호막
130: 게이트 절연막 140: 활성층
150a: 소스 전극 150b: 드레인 전극
160: 보호막
Claims (15)
- 박막 트렌지스터의 활성층을 형성하는 방법으로서,
기판을 향해 소스 원료 및 반응 원료를 분사하는 과정; 및
상기 소스 원료 및 반응 원료가 분사되는 동안, 온과 오프가 교대로 반복되도록 플라즈마를 온과 오프시키는 과정;
을 포함하는 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 활성층의 하부막은 게이트 절연막인 것을 포함하는 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 활성층의 상부막은 게이트 절연막인 것을 포함하는 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 플라즈마를 생성하는데 있어서, RF 전원의 온과 오프를 교대로 복수회 반복하는 과정을 포함하는 박막 트랜지스터의 제조 방법. - 청구항 4에 있어서,
RF 전원이 온 된 후, 다음 RF 전원이 온 되기 전까지를 하나의 사이클(Cycle)이라고 할 때,
상기 하나의 사이클 내에서 RF 전원이 온 되는 시간(ton)과 오프 되는 시간(toff)이 동일한 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 청구항 4에 있어서,
RF 전원이 온 된 후, 다음 RF 전원이 온 되기 전까지를 하나의 사이클(Cycle)이라고 할 때,
상기 하나의 사이클 내에서 RF 전원이 온 되는 시간(ton)과 오프 되는 시간(toff) 중 온 되는 시간(ton)이 더 긴 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 청구항 4에 있어서,
RF 전원이 온 된 후, 다음 RF 전원이 온 되기 전까지를 하나의 사이클(Cycle)이라고 할 때,
상기 하나의 사이클 내에서 RF 전원이 온 되는 시간(ton)과 오프 되는 시간(toff) 중 오프 되는 시간(toff)이 더 긴 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 청구항 4에 있어서,
상기 반응 원료는 플라즈마에 의해 해리되어 상기 소스 원료와 반응하며, 플라즈마가 오프 되었을 때 해리되지 않는 원료를 포함하는 박막 트랜지스터의 제조 방법. - 청구항 1에 있어서,
상기 활성층을 형성하는 과정은,
상기 활성층 형성을 위한 소스 원료로 인듐(In)을 포함하는 원료 및 갈륨(Ga)을 포함하는 원료 중 적어도 하나와, 아연(Zn)을 포함하는 원료를 사용하는 것을 박막 트랜지스터의 제조 방법. - 청구항 9에 있어서,
상기 소스 원료에 대한 반응 원료는 산소(O2) 및 아산화질소(N2O), 오존(O3) 중 적어도 어느 하나를 사용하는 박막 트랜지스터의 제조 방법. - 청구항 9에 있어서,
상기 활성층은 산화아연(ZnO)에 인듐(In)이 도핑된 IZO 박막, 산화아연(ZnO)에 갈륨(Ga)이 도핑된 GZO 박막 및 산화아연(ZnO)에 인듐(In) 및 갈륨(Ga)을 도핑한 IGZO 박막 중 적어도 어느 하나를 포함하는 박막 트랜지스터의 제조 방법. - 박막 트렌지스터의 게이트 절연막을 형성하는 방법으로서,
기판을 향해 소스 원료 및 반응 원료를 분사하는 과정; 및
상기 소스 원료 및 반응 원료가 분사되는 동안, 온과 오프가 교대로 반복되도록 플라즈마를 온과 오프시키는 과정;
을 포함하는 박막 트랜지스터의 제조 방법. - 청구항 12에 있어서,
상기 게이트 절연막의 상부막은 활성층인 것을 포함하는 박막 트랜지스터의 제조 방법. - 청구항 12에 있어서,
상기 게이트 절연막의 하부막은 활성층인 것을 포함하는 박막 트랜지스터의 제조 방법. - 청구항 12에 있어서,
상기 게이트 절연막 형성을 위한 반응 원료는 산소(O2) 및 아산화질소(N2O), 오존(O3), 질소(N2) 및 암모니아(NH3) 중 적어도 어느 하나를 사용하는 박막 트랜지스터의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190080896 | 2019-07-04 | ||
| KR20190080896 | 2019-07-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20210004766A true KR20210004766A (ko) | 2021-01-13 |
Family
ID=74143030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190102476A KR20210004766A (ko) | 2019-07-04 | 2019-08-21 | 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20210004766A (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080090095A (ko) | 2007-04-04 | 2008-10-08 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
-
2019
- 2019-08-21 KR KR1020190102476A patent/KR20210004766A/ko not_active Application Discontinuation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20080090095A (ko) | 2007-04-04 | 2008-10-08 | 엘지디스플레이 주식회사 | 표시장치 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9123707B2 (en) | Methods for forming a hydrogen free silicon containing dielectric film | |
| US9935183B2 (en) | Multilayer passivation or etch stop TFT | |
| US20130280859A1 (en) | Thin-film transistor and method for manufacturing same | |
| KR101812702B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| TW201442238A (zh) | 金屬氧化物薄膜電晶體及其製作方法 | |
| US11894396B2 (en) | High-K dielectric materials comprising zirconium oxide utilized in display devices | |
| KR20140018702A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR102584243B1 (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| KR20210004766A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR101953893B1 (ko) | 산화물 반도체 박막의 형성방법 및 형성장치 | |
| KR101761804B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20170142982A (ko) | 박막 트랜지스터의 제조 방법 | |
| KR101827514B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR20220020379A (ko) | 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법 | |
| KR100770276B1 (ko) | 반도체 소자의 엠아이엠 캐패시터 형성방법 | |
| US20220367152A1 (en) | Method for cleaning chamber of substrate processing apparatus | |
| KR102317441B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| TWI840259B (zh) | 薄膜電晶體結構、用以形成用於顯示裝置之複合膜層之方法、及用於顯示裝置中的裝置結構 | |
| KR20190125093A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| KR20020045264A (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| JP2022547125A (ja) | 表示用高密度プラズマｃｖｄの封入適用例 | |
| KR20220155789A (ko) | 박막 증착 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |