KR20210004255A - 파워 증폭 회로 - Google Patents

파워 증폭 회로 Download PDF

Info

Publication number
KR20210004255A
KR20210004255A KR1020190080387A KR20190080387A KR20210004255A KR 20210004255 A KR20210004255 A KR 20210004255A KR 1020190080387 A KR1020190080387 A KR 1020190080387A KR 20190080387 A KR20190080387 A KR 20190080387A KR 20210004255 A KR20210004255 A KR 20210004255A
Authority
KR
South Korea
Prior art keywords
node
input
voltage
transistor
resistance element
Prior art date
Application number
KR1020190080387A
Other languages
English (en)
Other versions
KR102661556B1 (ko
Inventor
최호종
한재영
표동건
정예린
최정현
Original Assignee
금오공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금오공과대학교 산학협력단 filed Critical 금오공과대학교 산학협력단
Priority to KR1020190080387A priority Critical patent/KR102661556B1/ko
Publication of KR20210004255A publication Critical patent/KR20210004255A/ko
Application granted granted Critical
Publication of KR102661556B1 publication Critical patent/KR102661556B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3205—Modifications of amplifiers to reduce non-linear distortion in field-effect transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력 노드의 전압 레벨에 기초하여 출력 전압을 생성하는 증폭부, 및 상기 입력 노드에 인가되는 입력 전압의 레벨에 기초하여 상기 입력 노드의 전압 레벨이 설정된 범위 내에서 변하도록 상기 입력 노드의 전압 레벨을 제어하는 노드 레벨 제어부를 포함한다.

Description

파워 증폭 회로{Power Amplifying Circuit}
본 발명은 파워 증폭 회로에 관한 것으로, 보다 상세하게는 초음파 기기에 사용되는 파워 증폭기에 관한 것이다.
초음파 기기는 초음파 신호를 이용하여 타겟 내부의 영상을 제공하는 장치로서, 일반적으로 초음파 기기는 초음파 신호를 출력하고, 반사되는 초음파를 수신하여 타겟 내부의 영상을 제공한다.
초음파 기기가 제공하는 초음파 영상의 퀄리티(quality)는 초음파를 출력하고 수신하는 초음파 탐촉자에 의해 많이 좌우되며, 초음파 탐촉자를 동작시키는 파워 앰프가 가장 중요한 역할을 수행한다.
초음파 기기의 영상 퀄리티를 높이기 위해서는 초음파 탐촉자가 강한 출력을 내어야 하고, 초음파 탐촉자가 강한 출력을 내기 위해서는 초음파 탐촉자에게 높은 고전압을 제공하는 파워 증폭 회로가 필요하다. 결국, 초음파 기기의 영상 퀄리티를 높이기 위해서는 파워 증폭 회로가 입력 전압을 선형적으로 얼마나 잘 증폭시키는지에 달려있다고 할 수 있으므로 이에 대한 개선이 필요하다.
본 발명은 입출력의 증폭 선형성을 향상시킬 수 있는 파워 증폭 회로를 제공하는 것을 목적으로 한다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
이러한 목적을 달성하기 위한 본 발명의 실시예에 따른 파워 증폭 회로는 입력 노드의 전압 레벨에 기초하여 출력 전압을 생성하는 증폭부, 및 상기 입력 노드에 인가되는 입력 전압의 레벨에 기초하여 상기 입력 노드의 전압 레벨이 설정된 범위 내에서 변하도록 상기 입력 노드의 전압 레벨을 제어하는 노드 레벨 제어부를 포함한다.
본 발명의 실시예에 따른 파워 증폭 회로는 게이트에 입력 노드가 연결되고, 드레인에 제 1 전원전압단이 연결되며, 소오스에 제 2 전원전압단이 연결되는 제 1 트랜지스터를 구비한 증폭부, 및 상기 입력 노드의 전압 레벨을 제어하여 상기 제 1 트랜지스터를 선형 영역에서만 동작시키는 노드 레벨 제어부를 포함한다.
본 발명의 실시예에 따른 파워 증폭 회로는 직렬로 연결된 복수의 증폭부, 및 상기 복수의 증폭부 각각의 입력 노드에 연결된 복수의 노드 레벨 제어부를 포함하며, 상기 노드 레벨 제어부 각각은 자신이 연결된 입력 노드의 전압 레벨이 설정된 범위 내에서 변하도록 상기 입력 노드의 전압 레벨을 제어하는 특징이 있다.
본 발명의 실시예에 따른 파워 증폭 회로는 입출력의 증폭 선형성을 향상시켜 초음파 기기의 영상 퀄리티를 향상시키는 효과가 있다.
도 1은 본 발명의 실시예에 따른 파워 증폭 회로를 개시한 구성도이다.
도 2는 본 발명의 실시예에 따른 파워 증폭 회로를 개시한 상세 구성도이다.
도 3은 도 1 또는 도 2의 노드 레벨 제어부의 다른 실시예에 따른 상세 구성도이다.
도 4는 본 발명의 다른 실시예에 따른 파워 증폭 회로를 개시한 구성도이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
도 1은 본 발명의 실시예에 따른 파워 증폭 회로를 개시한 구성도이다.
본 발명의 실시예에 따른 파워 증폭 회로는 도 1에 도시된 바와 같이, 노드 레벨 제어부(100) 및 증폭부(200)를 포함할 수 있다.
노드 레벨 제어부(100)는 입력 전압(V_in)이 인가되는 입력 노드(Node_A)의 전압 레벨을 제어하여, 설정된 범위의 전압 레벨인 입력 노드(Node_A)의 전압 레벨이 증폭부(200)에 전달되게 할 수 있다. 예를 들어, 노드 레벨 제어부(100)는 입력 전압(V_in)이 인가되는 증폭부(200)의 입력 노드(Node_A)에 연결되어, 입력 전압(V_in)의 전압 레벨이 설정된 범위 내의 전압 레벨로 증폭부(200)에 전달되도록 할 수 있다. 더욱 상세히 설명하면, 노드 레벨 제어부(100)는 입력 전압(V_in)의 전압 레벨에 기초하여 입력 노드(Node_A)에 인가되는 전류의 양을 제어함으로써, 입력 노드(Node_A)의 전압 레벨 변화량을 제어할 수 있다. 즉, 노드 레벨 제어부(100)는 입력 전압(V_in)의 전압 레벨이 높아질수록 입력 노드(Node_A)에 적은 양의 전류를 인가시켜, 입력 노드(Node_A)의 전압 레벨 상승폭을 제어할 수 있다.
증폭부(200)는 입력 노드(Node_A)의 전압 레벨에 기초하여 출력 전압(V_out)을 생성할 수 있다. 예를 들어, 증폭부(200)는 입력 노드(Node_A)의 전압 레벨이 높아질수록 낮은 전압 레벨을 갖는 출력 전압(V_out)을 생성할 수 있다. 또한, 증폭부(200)는 입력 노드(Node_A)의 전압 레벨이 낮아질수록 높은 전압 레벨을 갖는 출력 전압(V_out)을 생성할 수 있다.
도 2는 본 발명의 실시예에 따른 파워 증폭 회로를 개시한 상세 구성도이다.
노드 레벨 제어부(100)는 도 2에 도시된 바와 같이, 제 1 내지 제 4 저항 소자(R1, R2, R3, R4) 및 제 1 트랜지스터(T1)를 포함할 수 있다. 제 1 저항 소자(R1)는 일단에 제 1 전원전압단(VH)이 연결될 수 있다. 제 2 저항 소자(R2)는 일단에 제 1 저항 소자(R1)의 타단이 연결될 수 있다. 제 1 트랜지스터(T1)는 게이트에 제 1 및 제 2 저항 소자(R1, R2)가 연결된 노드가 연결될 수 있고, 드레인에 제 2 저항 소자(R2)의 타단이 연결될 수 있으며, 소오스에 제 2 전원전압단(VL)이 연결될 수 있다. 제 3 저항 소자(R3)는 일단에 제 1 트랜지스터(T1)의 게이트가 연결될 수 있고, 타단에 제 2 전원전압단(VL)이 연결될 수 있다. 제 4 저항 소자(R4)는 일단에 제 1 트랜지스터(T1)의 게이트가 연결될 수 있고, 타단에 입력 노드(Node_A)가 연결될 수 있다. 이때, 제 1 전원전압단(VH)의 전압 레벨은 제 2 전원전압단(VL)의 전압 레벨보다 높을 수 있다. 더욱 상세히 설명하면, 제 1 전원전압단(VH)는 VDD 전압 레벨(예컨대, 구동 전압 레벨)일 수 있고, 제 2 전원전압단(VL)은 VSS 전압 레벨(예컨대, 접지 전압 레벨)일 수 있다. 제 1 트랜지스터(T1)는 엔모스(NMOS) 트랜지스터일 수 있다.
증폭부(200)는 제 2 트랜지스터(T2)를 포함할 수 있다. 제 2 트랜지스터(T2)는 게이트에 입력 노드(Node_A)가 연결될 수 있고, 드레인에 제 1 전원전압단(VH)이 연결될 수 있으며, 소오스에 제 2 전원전압단(VL)이 연결될 수 있다. 이때, 제 2 트랜지스터(T2)는 엔모스 트랜지스터일 수 있다. 증폭부(200)의 출력 노드는 제 2 트랜지스터(T2)와 제 1 전원전압단(VH)이 연결된 노드일 수 있으며, 증폭단(200)의 출력 노드에서 출력 전압(V_out)이 출력될 수 있다. 본 발명에 따른 일 실시예에 의하면, 제 1 전원전압단(VH)과 출력 노드(V_out) 사이에는 필요에 따라 적절한 저항 요소 또는 피모스(PMOS) 트랜지스터 등이 연결될 수 있다.
이와 같이 구성된 본 발명의 실시예에 따른 파워 증폭 회로의 동작을 도 2를 참조하여 설명하면 다음과 같다.
입력 전압(V_in)이 입력 노드(Node_A)에 인가되어, 입력 노드(Node_A)의 전압 레벨이 높아진다.
노드 레벨 제어부(100)는 입력 노드(Node_A)의 전압 레벨이 높아질수록, 입력 노드(Node_A)에 제공하는 전류의 양을 줄여 입력 노드(Node_A)의 전압 레벨 상승폭을 낮출 수 있다.
노드 레벨 제어부(100)의 동작을 상세히 설명하면 다음과 같다.
노드 레벨 제어부(100)가 입력 노드(Node_A)에 제공하는 전류의 양은 제 1 트랜지스터(T1)가 제 2 전원전압단(VL)으로 흘리는 전류의 양에 따라 결정된다. 더욱 상세히 설명하면, 제 1 저항 소자(R1)와 제 2 저항 소자(R2)가 연결된 노드는 제 4 저항 소자(R4)를 통해 입력 노드(Node_A)에 연결되고, 제 2 저항 소자(R2)는 제 1 트랜지스터(T1)를 통해 제 2 전원전압단(VL)에 연결된다. 따라서, 제 1 및 제 2 저항 소자(R1, R2)가 연결된 노드에서 출력되는 전류의 양은 제 2 저항 소자(R2)로부터 제 2 전원전압단(VL)으로 흐르는 전류의 양에 반비례한다. 제 2 저항 소자(R2)로부터 제 2 전원전압단(VL)으로 흐르는 전류의 양이 많아지면 제 1 및 제 2 저항 소자(R1, R2)가 연결된 노드로부터 출력되는 전류의 양이 적어진다. 한편, 제 2 저항 소자(R2)로부터 제 2 전원전압단(VL)으로 흐르는 전류의 양이 적어지면 제 1 및 제 2 저항 소자(R1, R2)의 연결 노드로부터 출력되는 전류의 양은 많아진다. 이때, 제 1 트랜지스터(T1)는 입력 노드(Node_A)의 전압 레벨에 따라 제 2 저항 소자(R2)로부터 제 2 전원전압단(VL)으로 흐르는 전류의 양을 제어한다. 제 1 트랜지스터(T1)는 입력 노드(Node_A)의 전압 레벨이 높아지면 제 2 저항 소자(R2)로부터 제 2 전원전압단(VL)으로 흐르는 전류의 양을 증가시킨다.
그러므로, 입력 노드(Node_A)의 전압 레벨이 높아지면, 제 1 트랜지스터(T1)의 게이트 전압 레벨이 상승하게 되고, 제 1 트랜지스터(T1)는 게이트에 전압 레벨이 상승한 만큼 드레인(제 2 저항 소자(R2)의 타단)으로부터 소오스(제2전원전압단(VL))에 많은 양의 전류를 흘린다. 따라서, 제 2 저항 소자(R2)의 타단으로 많은 양의 전류가 흘러 제 1 트랜지스터(T1)의 소오스를 통해 제 2 전원전압단(VL)으로 흘러 나가기 때문에, 제 1 저항 소자(R1)와 제 2 저항 소자(R2)가 연결된 노드로부터 제 4 저항 소자(R4)를 통해 입력 노드(Node_A)에 인가되는 전류의 양은 적어진다.
증폭부(200)는 입력 노드(Node_A)의 전압 레벨에 따라 출력 전압(V_out)을 생성하고 출력하는 제 2 트랜지스터(T2)로 구현된다.
초음파 기기에 사용되는 본 발명의 실시예에 따른 파워 증폭 회로는 입출력의 증폭 선형성을 향상시키기 위한 것으로, 증폭부(200)의 제 2 트랜지스터(T2)를 포화 영역(Saturation region)에서 동작시키는 것이 아니라 선형 영역(Linear region)에서 동작시키기 위한 것이다. 따라서, 본 발명의 실시예에 따른 파워 증폭 회로는 증폭부(200)의 제 2 트랜지스터(T2)가 선형 영역에서 동작하도록 제 2 트랜지스터(T2)의 게이트에 연결되는 입력 노드(Node_A)의 전압 레벨을 제어하는 노드 레벨 제어부(100)를 포함한다. 본 발명의 실시예에 따른 파워 증폭 회로에 포함된 노드 레벨 제어부(100)는 입력 전압(V_in)의 전압 레벨이 높아질수록 입력 노드(Node_A)에 제공하는 전류의 양을 줄임으로써, 입력 노드(Node_A)의 전압 레벨을 제어하여, 증폭부(200)의 제 2 트랜지스터(T2)가 선형 영역에서 동작할 수 있도록 한다.
도 3은 도 1 또는 도 2의 노드 레벨 제어부의 다른 실시예에 따른 상세 구성도이다.
본 발명의 다른 실시예에 따른 노드 레벨 제어부(100')는 도 3에 도시된 바와 같이, 제 1 내지 제 3 저항 소자(R1, R2, R3), 제 1 및 제 2 다이오드(D1, D2), 제 1 트랜지스터(T1) 및 커패시터(C1)를 포함할 수 있다.
제 1 저항 소자(R1)는 일단에 제 1 전원전압단(VH)이 연결될 수 있다.
제 2 저항 소자(R2)는 일단에 제 1 저항 소자(R1)의 타단이 연결될 수 있고, 타단에 제 1 다이오드(D1)의 출력단과 제 2 다이오드(D2)의 입력단이 공통 연결될 수 있다.
제 1 트랜지스터(T1)는 게이트에 제 1 다이오드(D1)의 입력단과 제 2 다이오드(D2)의 출력단이 공통 연결되며, 드레인에 제 1 및 제 2 저항 소자(R1, R2)가 연결된 노드가 연결되고, 소오스에 제 2 전원전압단(VL)이 연결될 수 있다.
커패시터(C1)는 일단에 제 1 저항 소자(R1), 제 2 저항 소자(R2) 및 제 1 트랜지스터(T1)가 공통 연결된 노드가 연결되며, 타단에 제 2 전원전압단(VL)이 연결될 수 있다.
제 3 저항 소자(R3)는 일단에 제 1 저항 소자(R1), 제 2 저항 소자(R2), 제 1 트랜지스터(T1) 및 커패시터(C1)가 공통 연결된 노드가 연결되고, 타단에 입력 노드(Node_A)가 연결될 수 있다.
이와 같이 구성된 본 발명의 다른 실시예에 따른 노드 레벨 제어부(100')는 도 2에 도시된 노드 레벨 제어부(100)와 같이, 입력 노드(Node_A)에 연결되어, 입력 전압(V_in)의 전압 레벨이 높아질수록 입력 노드(Node_A)에 제공하는 전류의 양을 줄임으로써, 입력 노드(Node_A)의 전압 레벨을 제어할 수 있다.
도 3에 도시된 본 발명의 다른 실시예에 따른 노드 레벨 제어부(100')의 동작을 상세히 설명하면 다음과 같다.
노드 레벨 제어부(100')가 입력 노드(Node_A)에 제공하는 전류의 양은 제 1 및 제 2 저항 소자(R1, R2)가 연결된 노드로부터 공급되는 전류의 양으로부터 제 1 트랜지스터(T1)를 통해 제 2 전원전압단(VL)으로 흘러나가는 전류의 양을 감산한 것에 대응한다. 즉, 제 1 및 제 2 저항 소자(R1, R2)가 연결된 노드로부터 공급되는 전류의 양이 일정하기 때문에, 제 1 트랜지스터(T1)를 통해 제 2 전원전압단(VL)으로 흘러나가는 전류의 양이 증가하면, 제 3 저항 소자(R3)를 통해 입력 노드(Node_A)에 공급되는 전류의 양은 감소한다. 한편, 제 1 트랜지스터(T1)를 통해 제 2 전원전압단(VL)으로 흘러나가는 전류의 양이 감소하면, 제 3 저항 소자(R3)를 통해 입력 노드로(Node_A)에 공급되는 전류의 양은 증가한다. 이때, 제 1 트랜지스터(T1)를 통해 제 2 전원전압단(VL)으로 흘러나가는 전류의 양은 입력 노드(Node_A)의 전압 레벨에 따라 결정된다. 제 2 다이오드(D2)가 턴온될 정도로 입력 노드(Node_A)의 전압 레벨이 상승하면, 제 1 전원전압단(VH)으로부터 제 1 저항 소자(R1), 제 2 저항 소자(R2) 및 제 2 다이오드(D2)를 통해 제 1 트랜지스터(T1)의 게이트에 전류가 공급되고, 제 1 트랜지스터(T1)의 게이트 전압 레벨이 상승하게 된다. 제 1 트랜지스터(T1)의 게이트 전압 레벨이 상승할수록 제 1 트랜지스터(T1)의 드레인(제 1 및 제 2 저항 소자(R1, R2)가 연결된 노드))으로부터 소오스(제 2 전원전압단(VL))으로 흘러 나가는 전류의 양이 증가한다.
따라서, 입력 전압(V_in)의 전압 레벨이 상승할수록 본 발명의 다른 실시예에 따른 노드 레벨 제어부(100')는 입력 노드(Node_A)에 적은 양의 전류를 공급하여, 입력 노드(Node_A)의 전압 레벨 상승폭을 줄일 수 있다.
이와 같이, 본 발명의 다른 실시예에 따른 노드 레벨 제어부(100')를 포함하는 파워 증폭 회로는 도 2에 도시된 파워 증폭 회로와 동일하게, 증폭부(200)의 제 2 트랜지스터(T2)를 선형 영역에서 동작시킬 수 있어, 파워 증폭 회로의 입출력 증폭 선형성을 향상시킬 수 있다.
도 4는 본 발명의 다른 실시예에 따른 파워 증폭 회로를 개시한 구성도이다.
본 발명에 따른 파워 증폭 회로는 복수의 증폭부를 포함할 수 있다.
도 4는 복수의 증폭부를 포함하는 파워 증폭 회로의 실시예들 중 제 1 및 제 2 증폭부(200', 400)를 포함하는 파워 증폭 회로를 개시한 것이다.
제 1 및 제 2 증폭부(200', 400) 각각은 도 2에 도시된 증폭부(200)와 입출력 신호만 다를 뿐 동일하게 구성될 수 있다.
제 1 증폭부(200')는 제 1 입력 노드(Node_A)를 통해 입력 전압(V_in)을 제공 받으며, 제 2 증폭부(400)는 제 1 증폭부(200')의 출력을 제 2 입력 노드(Node_B)를 통해 제공 받을 수 있다. 이때, 제 2 증폭부(200')는 본 발명에 따른 파워 증폭 회로의 출력 전압(V_out)을 출력할 수 있다.
또한, 본 발명의 실시예에 따른 파워 증폭 회로는 하나이상의 노드 레벨 제어부를 포함할 수 있다. 도 4에 도시된 본 발명의 다른 실시예에 따른 파워 증폭 회로는 두 개의 노드 레벨 제어부를 개시한 것일 뿐, 노드 레벨 제어부의 개수를 한정하는 것이 아님을 밝혀둔다.
제 1 노드 레벨 제어부(100")는 제 1 입력 노드(Node_A)에 연결되며, 제 2 노드 레벨 제어부(300)는 제 2 입력 노드(Node_B)에 연결될 수 있다.
제 1 및 제 2 노드 레벨 제어부(100", 300) 각각은 도 2 및 도 3에 개시된 노드 레벨 제어부와 입출력 신호만 다를 뿐 동일하게 구성될 수 있다.
제 1 노드 레벨 제어부(100")는 제 1 증폭부(200')의 증폭 동작을 수행하는 트랜지스터가 선형 영역에서 동작하도록 제 1 증폭부(200')의 제 1 입력 노드(Node_A)의 레벨을 제어할 수 있다.
또한, 제 2 노드 레벨 제어부(300) 역시 제 2 증폭부(400)의 증폭 동작을 수행하는 트랜지스터가 선형 영역에서 동작하도록 제 2 증폭부(400)의 제 2 입력 노드(Node_B)의 레벨을 제어할 수 있다.
따라서, 도 4에 도시된 바와 같이 복수의 증폭부를 포함하는 파워 증폭 회로라 할지라도, 증폭 동작을 수행하는 트랜지스터가 모두 선형 영역에서 동작할 수 있어, 본 발명에 따른 파워 증폭 회로는 입출력의 증폭 선형성이 더욱 향상될 수 있다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.
100: 노드 레벨 제어부 200: 증폭부

Claims (14)

  1. 입력 노드의 전압 레벨에 기초하여 출력 전압을 생성하는 증폭부; 및
    상기 입력 노드에 인가되는 입력 전압의 레벨에 기초하여 상기 입력 노드의 전압 레벨이 설정된 범위 내에서 변하도록 상기 입력 노드의 전압 레벨을 제어하는 노드 레벨 제어부를 포함하는 파워 증폭 회로
  2. 제 1 항에 있어서,
    상기 노드 레벨 제어부는
    상기 입력 전압의 레벨이 높아질수록 상기 입력 노드에 제공하는 전류의 양을 감소시키는 파워 증폭 회로.
  3. 제 2 항에 있어서,
    상기 노드 레벨 제어부는
    게이트에 상기 입력 전압에 대응되는 전압 레벨이 입력되는 트랜지스터를 포함하고,
    상기 트랜지스터가 드레인으로부터 소오스에 흘리는 전류의 양이 증가할수록 상기 제 1 입력 노드에 제공하는 전류의양을 감소시키는 파워 증폭 회로.
  4. 제 3 항에 있어서,
    상기 노드 레벨 제어부는
    일단에 제 1 전원전압단이 연결되는 제 1 저항 소자,
    일단에 상기 제 1 저항 소자의 타단이 연결되고, 타단에 상기 트랜지스터의 드레인이 연결되는 제 2 저항 소자,
    드레인에 상기 제 2 저항 소자의 타단이 연결되고 소오스에 제 2 전원전압단이 연결되는 상기 트랜지스터,
    일단에 상기 제 1 및 제 2 저항 소자가 연결된 노드 및 상기 트랜지스터의 게이트가 공통 연결되고, 타단에 상기 제 1 입력 노드가 연결되는 제 3 저항 소자를 포함하는 파워 증폭 회로.
  5. 제 4 항에 있어서,
    상기 노드 레벨 제어부는
    일단에 상기 트랜지스터의 게이트가 연결되고 타단에 상기 제 2 전원전압단이 연결되는 제 4 저항 소자를 더 포함하는 파워 증폭 회로.
  6. 제 3 항에 있어서,
    상기 노드 레벨 제어부는
    일단에 제 1 전원전압단이 연결되는 제 1 저항 소자,
    일단에 상기 제 1 저항 소자의 타단이 연결되는 제 2 저항 소자,
    출력단이 상기 제 2 저항 소자의 타단에 연결되는 제 1 다이오드,
    입력단이 상기 제 2 저항 소자의 타단에 연결되는 제 2 다이오드,
    게이트에 상기 제 1 다이오드의 입력단 및 상기 제 2 다이오드의 출력단이 공통 연결되고, 드레인에 상기 제 1 및 제 2 저항 소자가 연결된 노드가 연결되며, 소오스에 제 2 전원전압단이 연결되는 상기 트랜지스터, 및
    일단에 상기 트랜지스터의 드레인이 연결되고, 타단에 상기 제 1 입력 노드가 연결되는 제 3 저항 소자를 포함하는 파워 증폭 회로.
  7. 제 6 항에 있어서,
    상기 노드 레벨 제어부는
    일단에 상기 트랜지스터의 드레인이 연결되고, 타단에 상기 제 2 전원전압단이 연결되는 커패시터를 더 포함하는 파워 증폭 회로.
  8. 게이트에 입력 노드가 연결되고, 드레인에 제 1 전원전압단이 연결되며, 소오스에 제 2 전원전압단이 연결되는 제 1 트랜지스터를 구비한 증폭부; 및
    상기 입력 노드의 전압 레벨을 제어하여 상기 제 1 트랜지스터를 선형 영역에서만 동작시키는 노드 레벨 제어부를 포함하는 파워 증폭 회로.
  9. 제 8 항에 있어서,
    상기 노드 레벨 제어부는
    입력 전압의 전압 레벨에 기초하여 상기 입력 노드의 전압 레벨을 제어하는 파워 증폭 회로.
  10. 제 9 항에 있어서,
    상기 노드 레벨 제어부는
    상기 입력 전압의 레벨이 높아질수록 상기 입력 노드에 제공하는 전류의 양을 감소시키는 파워 증폭 회로.
  11. 제 10 항에 있어서,
    상기 노드 레벨 제어부는
    게이트에 상기 입력 전압에 대응되는 전압 레벨이 입력되는 제 2 트랜지스터를 포함하고,
    상기 제 2 트랜지스터가 드레인으로부터 소오스에 흘리는 전류의 양이 증가할수록 상기 제 1 입력 노드에 제공하는 전류의 양을 감소시키는 파워 증폭 회로.
  12. 제 11 항에 있어서,
    상기 노드 레벨 제어부는
    일단에 제 1 전원전압단이 연결되는 제 1 저항 소자,
    일단에 상기 제 1 저항 소자의 타단이 연결되고, 타단에 상기 트랜지스터의 드레인이 연결되는 제 2 저항 소자,
    드레인에 상기 제 2 저항 소자의 타단이 연결되고 소오스에 제 2 전원전압단이 연결되는 상기 제 2 트랜지스터,
    일단에 상기 제 1 및 제 2 저항 소자가 연결된 노드 및 상기 트랜지스터의 게이트가 공통 연결되고, 타단에 상기 제 1 입력 노드가 연결되는 제 3 저항 소자를 포함하는 파워 증폭 회로.
  13. 제 11 항에 있어서,
    상기 노드 레벨 제어부는
    일단에 제 1 전원전압단이 연결되는 제 1 저항 소자,
    일단에 상기 제 1 저항 소자의 타단이 연결되는 제 2 저항 소자,
    출력단이 상기 제 2 저항 소자의 타단에 연결되는 제 1 다이오드,
    입력단이 상기 제 2 저항 소자의 타단에 연결되는 제 2 다이오드,
    게이트에 상기 제 1 다이오드의 입력단 및 상기 제 2 다이오드의 출력단이 공통 연결되고, 드레인에 상기 제 1 및 제 2 저항 소자가 연결된 노드가 연결되며, 소오스에 제 2 전원전압단이 연결되는 상기 제 2 트랜지스터, 및
    일단에 상기 제 2 트랜지스터의 드레인이 연결되고, 타단에 상기 제 1 입력 노드가 연결되는 제 3 저항 소자를 포함하는 파워 증폭 회로.
  14. 직렬로 연결된 복수의 증폭부; 및
    상기 복수의 증폭부 각각의 입력 노드에 연결된 복수의 노드 레벨 제어부를 포함하고,
    상기 노드 레벨 제어부는
    자신이 연결된 입력 노드의 전압 레벨이 설정된 범위 내에서 변하도록 상기 입력 노드의 전압 레벨을 제어하는 파워 증폭 회로.


KR1020190080387A 2019-07-03 2019-07-03 파워 증폭 회로 KR102661556B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190080387A KR102661556B1 (ko) 2019-07-03 2019-07-03 파워 증폭 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190080387A KR102661556B1 (ko) 2019-07-03 2019-07-03 파워 증폭 회로

Publications (2)

Publication Number Publication Date
KR20210004255A true KR20210004255A (ko) 2021-01-13
KR102661556B1 KR102661556B1 (ko) 2024-04-25

Family

ID=74142280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190080387A KR102661556B1 (ko) 2019-07-03 2019-07-03 파워 증폭 회로

Country Status (1)

Country Link
KR (1) KR102661556B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600995B1 (ko) * 2002-05-20 2006-07-19 학교법인 한국정보통신학원 바이패스 커패시터를 이용한 전치 왜곡형 선형 전력 증폭기
KR101300324B1 (ko) * 2011-11-22 2013-08-28 삼성전기주식회사 전력 증폭기

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600995B1 (ko) * 2002-05-20 2006-07-19 학교법인 한국정보통신학원 바이패스 커패시터를 이용한 전치 왜곡형 선형 전력 증폭기
KR101300324B1 (ko) * 2011-11-22 2013-08-28 삼성전기주식회사 전력 증폭기

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Jarvinen, Esko et al. "Bias circuits for GaAs HBT power amplifiers." 2001 IEEE MTT-S International Microwave Sympsoium Digest (Cat. No.01CH37157) 1 (2001): 507-510 vol.1.* *

Also Published As

Publication number Publication date
KR102661556B1 (ko) 2024-04-25

Similar Documents

Publication Publication Date Title
JP6822727B2 (ja) 浮動電圧基準を用いる低ドロップアウト電圧レギュレータ
KR101340219B1 (ko) 클래스-ｄ 증폭기 회로
US20060044070A1 (en) Signal determining apparatus including amplifier circuit with variable response speed
KR20160124672A (ko) 전류 검출 회로
KR20130036554A (ko) 레귤레이터 및 고전압 발생기
US9455670B2 (en) Scalable periphery for digital power control
US9806613B2 (en) Combined high side and low side current sensing
JP6027806B2 (ja) 出力バッファ及び半導体装置
KR20150128106A (ko) 출력 신호의 듀티 사이클을 조절하는 증폭 회로
US6985028B2 (en) Programmable linear-in-dB or linear bias current source and methods to implement current reduction in a PA driver with built-in current steering VGA
US8854097B2 (en) Load switch
JP6470156B2 (ja) 通信ノード
KR20210004255A (ko) 파워 증폭 회로
KR20010071056A (ko) 증폭기 출력단
US8115550B2 (en) Transmitter
US9612605B2 (en) Voltage regulator with current feedback
KR20170094683A (ko) 버퍼 회로
JP2005234890A (ja) 定電流回路
KR20170038158A (ko) 볼티지 레귤레이터
JP2007318723A (ja) 電力増幅器
CN114756076A (zh) 电压缓冲电路
KR20150025780A (ko) 반도체 장치의 증폭 회로
KR100744028B1 (ko) 차동증폭장치
US7659756B2 (en) MOSFET transistor amplifier with controlled output current
KR20140139277A (ko) 피드백 신호를 이용한 전력 증폭기

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant