KR20210002284A - 표시장치 및 이의 제조방법 - Google Patents

표시장치 및 이의 제조방법 Download PDF

Info

Publication number
KR20210002284A
KR20210002284A KR1020190078338A KR20190078338A KR20210002284A KR 20210002284 A KR20210002284 A KR 20210002284A KR 1020190078338 A KR1020190078338 A KR 1020190078338A KR 20190078338 A KR20190078338 A KR 20190078338A KR 20210002284 A KR20210002284 A KR 20210002284A
Authority
KR
South Korea
Prior art keywords
region
substrate
electrode
layer
display device
Prior art date
Application number
KR1020190078338A
Other languages
English (en)
Inventor
김재익
김재식
이연화
이준구
정지영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190078338A priority Critical patent/KR20210002284A/ko
Priority to US16/812,067 priority patent/US11609601B2/en
Priority to JP2020089199A priority patent/JP2021009837A/ja
Priority to CN202010587602.7A priority patent/CN112151580A/zh
Publication of KR20210002284A publication Critical patent/KR20210002284A/ko
Priority to US18/108,665 priority patent/US20230205261A1/en

Links

Images

Classifications

    • H01L27/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1601—Constructional details related to the housing of computer displays, e.g. of CRT monitors, of flat displays
    • G06F1/1607—Arrangements to support accessories mechanically attached to the display housing
    • G06F1/1609—Arrangements to support accessories mechanically attached to the display housing to support filters or lenses
    • H01L51/5203—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/30—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H10K2101/80—Composition varying spatially, e.g. having a spatial gradient
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예들은 표시장치 및 이의 제조방법을 개시한다.

Description

표시장치 및 이의 제조방법{Display apparatus and manufacturing method thereof}
본 발명의 실시예들은 표시장치, 구체적으로 투과 영역을 갖는 표시장치 및 이의 제조방법에 관한 것이다.
근래에 표시장치는 그 용도가 다양해지고 있다. 또한, 표시장치의 두께가 얇아지고 무게가 가벼워 그 사용의 범위가 광범위해지고 있는 추세이다.
일 예로서, 표시장치에 대해 투과성 또는 투명성을 구현하려는 연구가 지속되고 있다. 구체적으로, 장치 내부의 박막 트랜지스터나 표시 패널을 투명한 형태로 만들어 줌으로써, 투명 표시장치로 형성하려는 시도가 있다.
투명 표시장치를 구현하기 위하여, 기판, 전극, 절연막, 캡핑막 등과 같은 다양한 재료들의 조성, 배치, 두께 등 다양한 변수들을 최적화하는 것이 필요하다. 예를 들어, 유기 발광 표시장치의 경우, 서로 다른 물질을 포함하는 다수의 도전막 및 절연막들이 적층되며, 이에 따라, 광학적 특성이 저하되어 원하는 투과성 또는 투명성을 획득하는 것이 용이하지 않을 수 있다.
외광의 투과율이 높은 표시장치 및 이의 제조방법으로, 본 발명의 실시예들은 투과 영역에 실질적으로 공통 전극이 형성되어 있지 않은 표시장치를 제공할 수 있다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 실시예에 따른 표시장치는, 제1기판; 상기 제1기판에 대향된 제2기판; 상기 제1기판 및 상기 제2기판 사이에 개재된 디스플레이부를 포함하고; 및
상기 디스플레이부는 표시 영역과 투과 영역을 포함하고;
상기 디스플레이부는 상기 투과 영역에 대응하여 배치된 보조층; 및 상기 표시 영역에만 대응하여 배치된 제2전극;을 포함하고,
상기 보조층은 제1재료 및 제3재료를 포함하고,
상기 제2전극은 제2재료를 포함하고,
상기 제1재료 및 상기 제2재료는 하기 식 1을 만족하고,
상기 보조층은 제1영역 및 상기 제1영역과 상기 제1기판 사이에 개재된 제2영역을 포함하고,
상기 제1영역에서의 상기 제1재료의 농도와 상기 제2영역에서의 상기 재1재료의 농도가 서로 상이하다:
<식 1>
ST2 -ST1 > 0 mJ/m2
상기 식 1 중,
ST1은 25 ℃에서의 상기 제1재료의 표면에너지이고;
ST2는 25 ℃에서의 상기 제2재료의 표면에너지다.
상기 실시예에서, 상기 투과 영역에는 제2전극이 부존재할 수 있다.
상기 실시예에서, 상기 제1영역은 상기 제1재료의 최대 농도 위치를 포함할 수 있다.
상기 실시예에서, 상기 보조층은 제3영역을 더 포함하고,
상기 제3영역은 상기 제2영역과 상기 제1기판 사이에 개재되고,
상기 제2영역에서의 상기 제1재료의 농도와 상기 제3영역에서의 상기 재1재료의 농도가 서로 상이할 수 있다.
상기 실시예에서, ST1은 0 mJ/m2 초과 내지 30 mJ/m2 이하일 수 있다.
상기 실시예에서, 상기 제1재료의 분자량은 1500 이하일 수 있다.
상기 실시예에서, 상기 제2재료는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 리튬(Li), 칼슘(Ca), 인듐(In), 또는 이들의 임의의 조합을 포함할 수 있다.
상기 실시예에서, 상기 제3재료의 분자량은 1500 이하일 수 있다.
본 발명의 다른 실시예에 따른 표시장치는, 제1기판; 상기 제1기판에 대향된 제2기판; 상기 제1기판 및 상기 제2기판 사이에 개재되는 디스플레이부를 포함하고; 및
상기 디스플레이부는 표시 영역과 투과 영역을 포함하고;
상기 디스플레이부는 상기 투과 영역에 대응하여 배치된 보조층; 및 상기 표시 영역 및 상기 투과 영역에 대응하여 배치된 제2전극;을 포함하고,
상기 보조층은 제1재료 및 제3재료를 포함하고,
상기 제2전극은 제2재료를 포함하고,
상기 제1재료 및 상기 제2재료는 하기 식 1을 만족하고,
상기 보조층은 제1영역 및 상기 제1영역과 상기 제1기판 사이에 개재된 제2영역을 포함하고,
상기 제1영역에서의 상기 제1재료의 농도와 상기 제2영역에서의 상기 재1재료의 농도가 서로 상이하다:
<식 1>
ST2 -ST1 > 0 mJ/m2
상기 식 1 중,
ST1은 25 ℃에서의 상기 제1재료의 표면에너지이고;
ST2는 25 ℃에서의 상기 제2재료의 표면에너지다.
상기 실시예에서, 상기 표시 영역에 대응하여 상기 제2전극의 제1부분이 배치되고,
상기 투과 영역에 대응하여 상기 제2전극의 제2부분이 배치되고,
상기 제1부분의 두께(T1)와 상기 제2부분의 두께(T2)는 하기 식 2를 만족할 수 있다:
<식 2>
T1 > T2.
상기 실시예에서, T2는 0 nm 초과 내지 1nm 이하일 수 있다.
상기 실시예에서, 상기 제1영역은 상기 제1재료의 최대 농도 위치를 포함할 수 있다.
상기 실시예에서, 상기 보조층은 제3영역을 더 포함하고,
상기 제3영역은 상기 제2영역과 상기 제1기판 사이에 개재되고,
상기 제2영역에서의 상기 제1재료의 농도와 상기 제3영역에서의 상기 재1재료의 농도가 서로 상이할 수 있다.
상기 실시예에서, ST1은 0 mJ/m2 초과 내지 30 mJ/m2 이하일 수 있다.
상기 실시예에서, 상기 제1재료의 분자량은 1500 이하일 수 있다.
상기 실시예에서, 상기 제2재료는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 리튬(Li), 칼슘(Ca), 인듐(In), 또는 이들의 임의의 조합을 포함할 수 있다.
상기 실시예에서, 상기 제3재료의 분자량은 1500 이하일 수 있다.
본 발명의 일 실시예에 따른 표시장치의 제조방법은, 제1기판을 제공하는 단계;
상기 제1기판 상에 표시 영역과 투과 영역을 포함하는 디스플레이부를 제공하는 단계; 및
상기 디스플레이부 상에 제2기판을 제공하는 단계를 포함하고;
상기 디스플레이부를 제공하는 단계는
상기 표시 영역 및 상기 투과 영역 상에 제1재료를 제공하고, 상기 투과 영역 상에만 제3재료를 제공한 다음, 상기 표시 영역 상의 상기 제1재료를 제거함으로써 상기 투과 영역에 대응하여 배치된 보조층을 제공하는 단계; 및 제2전극을 제공하는 단계;를 포함하고,
상기 보조층은 제1재료 및 제3재료를 포함하고,
상기 제2전극은 제2재료를 포함하고,
상기 제1재료 및 상기 제2재료는 하기 식 1을 만족한다:
<식 1>
ST2 -ST1 > 0 mJ/m2
상기 식 1 중,
ST1은 25 ℃에서의 상기 제1재료의 표면에너지이고;
ST2는 25 ℃에서의 상기 제2재료의 표면에너지다.
상기 실시예에서, 상기 제3재료는 파인 메탈 마스크를 이용하여 증착함으로써 제공될 수 있다.
상기 실시예에서, 상기 제2전극은 오픈 마스크를 이용하여 상기 제2재료를 증착함으로써 제공될 수 있다.
본 발명의 다양한 실시예들에 따르면, 투과 영역에 실질적으로 공통전극이 형성되지 않음으로써, 상대적으로 높은 투과율을 갖는 표시장치 및 이의 제조방법을 제공할 수 있다.
그러나, 전술한 효과는 예시적인 것으로, 실시예들에 따른 효과는 후술하는 내용을 통해 자세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 구조도이다.
도 2 및 3은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시한 단면도 및 평면도이다.
도 4는 도 2의 표시장치의 다른 실시예에 따른 표시장치를 개략적으로 도시한 단면도이다.
도 5는 도 4의 디스플레이부를 보다 상세히 도시한 단면도이다.
도 6 및 7은 본 발명의 다른 실시예에 따른 표시 장치를 개략적으로 도시한 단면도 및 평면도이다.
도 8은 도 6의 표시장치의 다른 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 9 내지 도 16은 본 발명의 일 실시예에 따른 표시장치의 제조방법을 나타낸 단면도이다.
도 17은 본 발명의 일 실시예에 따른 전자 기기의 구성을 개략적으로 나타낸 블록도이다.
도 18a 및 도 18b는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 19는 실시예 1, 비교예 1 및 2의 파장에 따른 투과율 그래프를 나타낸 도면이다.
도 20은 실시예 2, 비교예 3 및 4의 파장에 따른 투과율 그래프를 나타낸 도면이다.
도 21은 실시예 2 및 비교예 3의 X-레이 광전자 분석법(XPS)에 의한 깊이에 따른 원소 분석 결과를 나타낸 도면이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시한 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 표시장치(1)는 제1기판(10), 제1기판(10)에 대향된 제2기판(30), 제1기판(10) 및 제2기판(30) 사이에 개재되는 디스플레이부(20)를 포함한다. 디스플레이부(20)는 화상이 구현되는 표시 영역(100)과 외광이 투과되는 투과 영역(200)을 포함할 수 있다. 표시장치(1)에서 외광은 제1기판(10), 디스플레이부(20) 및 제2기판(30)을 투과하여 입사된다.
디스플레이부(20)는 표시 영역(100)을 통해서는 화상이 구현되고, 투과 영역(100)을 통해서는 외광이 투과된다. 사용자(U)는 투과 영역(200)을 통해 외부의 이미지를 볼 수 있다. 즉, 표시 장치(1)는 표시 영역(100)의 투과율와 투과 영역(200)의 투과율이 상이한 디스플레이로 구현될 수 있다.
일 실시예로서, 화상이 구현되는 측에 위치한 사용자(U)가 제1기판(10)의 외측의 이미지를 관찰할 수 있는 전면 발광형 표시장치를 예로 하여 설명하지만, 본 발명의 표시장치는 이에 제한되지 않는다. 다른 실시예로서, 디스플레이부(20)로부터 제1기판(10)의 방향으로 구현되는 배면 발광형일 수 있다.
투과 영역(100)에 박막 트랜지스터, 커패시터 등을 배치하지 않음으로써, 투과 영역(100)에서의 외광 투과율을 높일 수 있으며 결과적으로 표시장치의 외광 투과율을 높일 수 있고, 투과 이미지가 박막 트랜지스터, 커패시터 등에 의해 간섭을 받아 왜곡이 일어나는 것을 방지할 수 있다.
제2기판(30)은 투명한 글라스 또는 플라스틱 기판으로 형성되어 디스플레이부(20)로부터의 화상이 구현될 수 있도록 하고, 디스플레이부(20)로 외기 및 수분이 침투하는 것을 차단한다. 제1기판(10) 및 제2기판(30)은 그 가장자리가 밀봉재에 의해 결합되어 제1기판(10) 및 제2기판(30)의 사이의 공간이 밀봉될 수 있다. 공간에는 흡습제나 충진재 등이 위치할 수 있다. 또는, 제1기판(10) 및 디스플레이부(20) 상에 박막의 제2기판(30)을 형성함으로써, 밀봉될 수 있다. 이 경우, 제1기판(10) 및 제2기판(30)이 모두 플렉서블하게 구비될 수 있다.
이하에서는, 본 발명의 일 실시예에 따른 표시장치(1)로서, 유기 발광 표시장치를 예로 하여 설명하지만, 본 발명의 표시장치는 이에 제한되지 않는다. 다른 실시예로서, 무기 EL 표시장치(Inorganic Light Emitting Display), 퀀텀닷 발광 표시장치 (Quantum dot Light Emitting Display) 등과 같이 다양한 방식의 표시장치가 사용될 수 있다.
도 2 및 3은 본 발명의 일 실시예에 따른 표시장치(1A)를 개략적으로 도시한 단면도 및 평면도이다. 구체적으로, 도 3은 서로 인접한 제1화소(PX1)들, 예를 들어, 제1적색화소(Pr), 제1녹색화소(Pg), 및 제1청색화소(Pb)를 도시한 평면도이고, 도 2는 도 3의 A-A'에 대한 단면도이다.
도 2를 참조하면, 디스플레이부(20)는 화상이 구현되는 표시 영역(100)과 이와 인접하여 외광이 투과되는 투과 영역(200)을 포함할 수 있다. 여기서 외광은 제1화소(PX1)의 발광소자(EL1)가 방출하는 광과 구별되는 외광이다. 외광은 주변광 또는 다른 전자소자가 방출하는 광일 수 있다.
상기 투과 영역(200)에는, 불투명한 물질을 포함하는 소자는 배치되지 않으며, 실질적으로 투명한 보조층, 절연막 등만 배치될 수 있으며, 표시장치(1A) 외부의 이미지를 그대로 투과시킬 수 있다.
투과 영역(200)은 제1외광(61) 및 제2외광(62)이 투과할 수 있다. 제1외광(61)은 제2기판(30) 외측에서 제1기판(10) 외측의 방향으로 투과되는 외광이다. 제2외광(62)은 제1기판(10)의 외측에서 제2기판(30)의 외측으로 투과되는 외광이다. 소자 및 배선이 투과 영역(200)을 우회하여 배치됨으로써 투과 영역(200)에는 소자 및 배선이 배치되지 않을 수 있다. 투과 영역(200)에는 적어도 제4절연막(15)이 구비되지 않을 수 있다. 투과 영역(200)에 배치된 절연막(14)은 투명 절연물질을 포함할 수 있다.
표시 영역(100)은 발광 영역(102) 및 회로 영역(101)을 포함할 수 있다. 표시 영역(100)에는 제1화소(PX1)가 배치될 수 있다. 발광 영역(102)에는 제1화소(PX1)의 발광소자(EL1)가 배치될 수 있다. 회로 영역(101)에는 발광소자(EL1)와 전기적으로 연결되고 박막트랜지스터(TR1)를 포함하는 제1화소(PX1)의 화소회로가 배치될 수 있다. 회로 영역(101)과 발광 영역(102)은 중첩하지 않고, 따라서 발광소자(EL1)와 화소회로는 중첩하지 않도록 서로 인접하게 배치될 수 있다. 회로 영역(101)에는 도면에 도시된 바와 같이 하나의 박막트랜지스터(TR1)가 배치되는 것에 한정되지 않으며, 다수의 박막트랜지스터 및 커패시터가 더 포함될 수 있으며, 이들과 연결된 주사선, 데이터선 및 전원선 등의 배선들이 더 구비될 수 있다.
박막트랜지스터(TR1)는 버퍼막(11) 상의 반도체층(111), 게이트전극(112), 소스전극(113) 및 드레인전극(114)을 포함할 수 있다. 반도체층(111)과 게이트전극(112) 사이의 제1절연막(12)이 게이트절연막으로 기능하고, 게이트전극(112)과 소스전극(113) 및 드레인전극(114) 사이의 제2절연막(13)이 층간절연막으로 기능할 수 있다.
발광소자(EL1)는 박막트랜지스터(TR1)를 덮는 제3절연막(14) 상의 제1전극(116), 제1전극(116)에 대향하는 제2전극(130), 제1전극(116)과 제2전극(130) 사이의 중간층(117)을 포함할 수 있다.
제1전극(116)의 가장자리는 제4절연막(15)에 의해 덮일 수 있고, 제1전극(116)의 중앙부는 노출될 수 있다. 제4절연막(15)은 표시 영역(100)을 덮도록 구비될 수 있는데, 반드시 표시 영역(100) 전체를 덮도록 구비되는 것은 아니며, 적어도 일부, 특히 제1전극(116)의 가장자리를 덮을 수 있으면 충분하다.
제4절연막(15)을 통해 노출된 투과 영역(200)에 대응되는 제3절연막(14) 상에는 보조층(118)이 구비된다. 즉, 보조층(118)은 중간층(117)과 중첩되지 않게 배치될 수 있다.
보조층(118)의 두께는 1 nm 내지 2,000 nm일 수 있다. 구체적으로, 보조층(118)의 두께는 1 nm 내지 50 nm일 수 있으나, 이에 한정되는 것은 아니다. 상기 범위를 만족하면, 후술하는 바와 같이, 제2전극이 패터닝되는 효과를 충분히 얻으면서도, 투과 영역(200)의 투과율이 상대적으로 높게 확보될 수 있다.
보조층(118)은 제1재료 및 제3재료를 포함한다.
중간층(117) 상에 제2전극(130)이 구비된다. 제2전극(130)은 표시 영역(100)에만 대응하여 배치되고, 투과 영역(200)에는 배치되지 않을 수도 있다.
제2전극(130)은 제2재료를 포함한다.
상기 제1재료 및 상기 제2재료는 하기 식 1을 만족한다:
<식 1>
ST2 -ST1 > 0 mJ/m2
상기 식 1 중,
ST1은 25 ℃에서의 상기 제1재료의 표면에너지이고;
ST2는 25 ℃에서의 상기 제2재료의 표면에너지다.
상기 제1재료를 건식 공정 및/또는 습식 공정을 이용하여 전면(즉, 표시 영역(100)과 투과 영역(200) 모두)에 제공함으로써, 제1층을 형성한다. 구체적으로, 건식 공정의 경우, 오픈 마스크를 이용하여 전면에 증착하는 방식으로 수행될 수 있고, 습식 공정의 경우, 전면에 코팅하는 방식으로 수행될 수 있다.
그 다음, 파인 메탈 마스크를 이용하여 투과 영역(200)에만 대응되게 상기 제3재료를 증착시킴으로써 제2층을 형성한다.
그 후, 표시 영역(100)에 대응되어 배치된 상기 제1재료를 제거할 수 있다. 구체적으로, 전면에 플라즈마 처리, 예를 들어, 플라즈마 열처리를 함으로써, 표면에 노출된 상기 제1재료를 제거함으로써, 보조층(118)을 형성할 수 있다. 상기 제3재료를 투과 영역(200)에 대응되게 증착하였기 때문에, 플라즈마 처리를 하더라도 투과 영역(200)은 상기 제1재료와 상기 제3재료가 제거되지 않은 채로 남는다. 상기 공정을 수행하는 동안, 상기 제1재료가 상기 제1층에서 상기 제2층의 방향으로 확산되기 때문에, 상기 제1층과 상기 제2층의 계면이 사라지게 된다. 동시에, 보조층(118)의 일면, 구체적으로, 제1기판(10)으로부터 거리가 더 먼 면에 상기 제1재료의 농도가 높아지게 된다.
그 다음, 오픈 마스크를 이용하여 표시 영역(100) 및 투과 영역(200) 모두에 제2재료를 증착시킨다. 이 때, 상기 제1재료 및 상기 제2재료의 표면에너지가 상이하게 제어됨으로써, 제1재료가 배치된 영역에는 실질적으로 제2재료가 배치되지 않게 제어될 수 있다. 즉, 상기 제2재료는 중간층(117) 상에는 상대적으로 잘 증착되나, 제1재료를 포함하는 보조층(118) 상에는 상대적으로 잘 증착되지 않는다. 따라서, 제1재료를 포함하는 보조층(118)이 투과 영역(200)에 대응하여 배치됨으로써, 제2재료를 포함하는 제2전극(130)은 투과 영역(200)에는 실질적으로 제공되지 않고, 표시 영역(100)에만 대응하여 배치될 수 있다.
도 2 및 3에서 볼 수 있듯이, 제2전극(130)이 배치되지 않아야 하는 영역에 대해서 보조층(118)을 배치하고, 제2전극(130)이 배치되어야 하는 영역에 대해서는 보조층(118)을 배치하지 않는다. 그러면, 제2재료를 증착할 때에는 오픈 마스크를 이용하여 모든 화소들의 표시 영역(100) 및 투과 영역(200) 모두에 상기 제2재료를 증착하더라도 상기 금속은 노출된 중간층(117)의 표면에만 실질적으로 증착이 되고, 보조층(118)의 표면에는 실질적으로 증착이 되지 않으므로, 제2전극(130)이 패터닝되는 효과를 얻게 된다.
투과 영역(200)의 투과율을 낮추기 위해서는 제2전극(130)이 투과 영역(200)에 실질적으로 배치되지 않아야 하는데, 그러기 위해서 표시 영역(110)에만 배치된 제2전극(130)을 형성하기 위해 파인 메탈 마스크를 사용하게 될 경우, 증착 온도가 상당히 높기 때문에, 장기간 사용 시 파인 메탈 마스크에 변형이 일어날 수 있다. 이에 따라 섀도우 현상 등의 문제가 생기는 등의 공정적으로 매우 불안정한 요소를 낳게 될 수 있다. 그러나, 본 발명의 실시예에 따른 표시 장치(1)는 전술한 바와 같이 자동적으로 제2전극(130)의 패터닝 효과를 얻을 수 있어, 공정상 유리할 수 있다.
또한, 투과 영역(200)에는 제2전극(130)이 실질적으로 배치되지 않으므로, 투과 영역(200)의 투과율이 향상될 수 있다. 다시 말해, 상기 제2전극은 표시 영역(100)에만 대응하여 배치되고, 투과 영역(200)에는 제2전극(130)이 부존재함으로써, 투과 영역(200)의 투과율이 향상될 수 있다.
일 실시예에 있어서, 보조층(118)은 제1영역 및 제2영역을 포함할 수 있다. 상기 제2영역은 상기 제1영역과 제1기판(10) 사이에 개재될 수 있다. 즉, 제1기판(10)에서 제2기판(30)으로 향하는 방향을 따라, 상기 제2영역 및 상기 제1영역이 차례로 배치될 수 있다.
상기 제1영역에서의 상기 제1재료의 농도는 상기 제2영역에서의 상기 제1재료의 농도가 서로 상이할 수 있다. 구체적으로는, 상기 제1영역에서의 상기 제1재료의 농도가 상기 제2영역에서의 상기 제1재료의 농도보다 더 높을 수 있다. 더욱 구체적으로는, 상기 제1영역은 상기 제1재료의 최대 농도 위치를 포함할 수 있다.
다른 실시예에 있어서, 보조층(118)은 제3영역을 더 포함할 수 있다. 상기 제3영역은 상기 제2영역과 제1기판(10) 사이에 개재될 수 있다. 즉, 제1기판(10)에서 제2기판(30)으로 향하는 방향을 따라, 상기 제3영역, 상기 제2영역 및 상기 제1영역이 차례로 배치될 수 있다.
상기 제2영역에서의 상기 제1재료의 농도와 상기 제3영역에서의 상기 재1재료의 농도가 서로 상이할 수 있다. 구체적으로는, 상기 제2영역에서의 상기 제1재료의 농도가 상기 제1영역에서의 상기 제1재료의 농도 및 상기 제3영역에서의 상기 제1재료의 농도 각각보다 더 낮을 수 있다. 더욱 구체적으로, 상기 제1재료의 농도는 보조층(118)의 일면으로부터 상기 일면을 마주보는 타면을 따라 점진적으로 작아지다 다시 점진적으로 커질 수 있으나, 이에 한정되는 것은 아니다.
제1재료를 제공하여 제1층을 형성한 다음, 상기 제1층 상에 제3재료를 제공하여 제2층을 형성함으로써 보조층(118)이 형성된다. 보조층(118)이 형성된 직후에는 상기 제1층 및 상기 제2층의 계면이 존재할 수 있다. 그러나, 시간이 지남에 따라 상기 제1재료가 상기 제1층에서 상기 제2층의 방향으로 확산되기 때문에, 상기 제1층과 상기 제2층의 계면이 사라지게 된다. 최종적으로, 보조층(118)은 상기 제1재료 및 상기 제2재료가 균일하거나 불균일하게 혼합된 양상을 나타내게 된다. 이에 따라, 전술한 바와 같이, 제1재료의 농도 프로파일을 보이는 것이다.
일 실시예에 있어서, ST2 - ST1은 30 mJ/m2 이상일 수 있고, 구체적으로, 50 mJ/m2 이상일 수 있다. 상기 범위를 만족하면, 제1재료 상에 제2재료가 실질적으로 증착되지 않을 수 있다.
구체적으로, ST1은 0 mJ/m2 초과 내지 30 mJ/m2 이하일 수 있다. 상기 범위를 만족하면, 제1재료 상에 제2재료가 실질적으로 증착되지 않을 수 있다. 구체적으로, ST1은 20 mJ/m2 이하일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에 있어서, 상기 제1재료는 유기 화합물로 이루어질 수 있다. 구체적으로, 상기 제1재료는 불소 함유 유기 화합물로 이루어질 수 있다. 더욱 구체적으로, 상기 제1재료는 불소 함량이 상대적으로 높은 유기 화합물일 수 있다.
예를 들어, 상기 제1재료는 20 at% 이상의 불소를 함유할 수 있다. 상기 범위를 만족하면, 제1재료 상에 제2재료가 실질적으로 증착되지 않을 수 있을 정도로 상기 제1재료의 표면 에너지가 낮아질 수 있다. 상기 제1재료의 불소 함량은 상기 제1재료를 X선 광전자 분광법(X-ray photoelectron spectroscopy, XPS)을 이용하여 분석함으로써 얻어질 수 있다. 구체적으로, 상기 제1재료는 50 at% 이상의 불소를 함유할 수 있으나, 이에 한정되는 것은 아니다.
예를 들어, 상기 제1재료는 전술한 바와 같이, 유기 화합물로 이루어질 수 있으며, 상기 제1재료는 불소 함유 실란 화합물, 불소계 고분자 화합물 또는 이들의 임의의 조합을 포함할 수 있다.
상기 불소 함유 실란 화합물은 트리클로로(1H,1H,2H,2H-퍼플루오로데실)실란{Trichloro(1H,1H,2H,2H-perfluorodecyl)silane}, 트리클로로(1H,1H,2H,2H-퍼플루오로-n-옥틸)실란{Trichloro(1H,1H,2H,2H-perfluoro-n-octyl)silane}, 트리에톡시-1H,1H,2H,2H- 퍼플루오로데실실란(Triethoxy-1H,1H,2H,2H-perfluorodecylsilane), 1H,1H,2H,2H-노나플루오로헥실트리에톡시실란(1H,1H,2H,2H-Nonafluorohexyltriethoxysilane), 1H,1H,2H,2H-트리데카플루오로-n-옥틸트리에톡시실란(1H,1H,2H,2H-Tridecafluoro-n-octyltriethoxysilane), 1H,1H,2H,2H-엡타테카플루오로데실트리메톡시실란(1H,1H,2H,2H-Heptadecafluorodecyltrimethoxysilane), 1H,1H,2H,2H-노나플루오로헥실트리메톡시실란(1H,1H,2H,2H-Nonafluorohexyltrimethoxysilane), 트리메톡시(1H,1H,2H,2H-퍼플루오로-n-옥틸)실란{Trimethoxy(1H,1H,2H,2H-perfluoro-n-octyl)silane}, 1,1,1-트리플루오로-3-(트리메톡시실릴)프로판{1,1,1-Trifluoro-3-(trimethoxysilyl)propane}, (트리에실실릴)트리플루오로메탄{(Triethylsilyl)trifluoromethane}, 트리에톡시[5,5,6,6,7,7,7-헵타플루오로-4,4-비스(트리플루오로메틸)헵틸]실란{Triethoxy[5,5,6,6,7,7,7-heptafluoro-4,4-bis(trifluoromethyl)heptyl]silane}, 트리클로로(3,3,3-트리플루오로프로필)실란{Trichloro(3,3,3-trifluoropropyl)silane}, 디메톡시(메틸)(3,3,3-트리플루오로프로필)실란{Dimethoxy(methyl)(3,3,3-trifluoropropyl)silane}, 및 디클로로(메틸)(3,3,3-트리플루오로프로필)실란{Dichloro(methyl)(3,3,3-trifluoropropyl)silane}를 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 불소계 고분자 화합물은 폴리 헥사플루오르프로필렌 옥사이드 (poly(hexafluoropropyleneoxide)), 폴리 테트라플루오르-co-헥사플루오로 프로필렌(poly(tetrafluoroethylene-co-hexafluoropropylene), 폴리 데카플루오르 옥틸 아크릴레이트(poly(decafluorooctyl acrylate)), 폴리 테트라플루오르-3-(헵타플루오르프로폭시) 프로필 아크릴레이트(poly(tetrafluoro-3-(heptafluoropropoxy)propyl acrylate), 폴리 테트라플루오르-3-(헵타플루오르에톡시) 프로필 아크릴레이트(poly(tetrafluoro-3-(heptafluoroethoxy)propyl acrylate), 폴리 테트라플루오르에틸렌(poly(tetrafluoroehtylene)), 테트라플루오르에틸렌 헥사플루오르프로필렌 비닐리딘 불화물(tetrafluoroethylene hexafluoropropylene vinylidene fluoride), 폴리 운데카플루오르 아크릴레이트(poly(undecafluorohexyl acrylate)), 폴리 노나플루오르펜틸 아크릴레이트(poly(nonafluoropentyl acrylate)), 폴리 테트라플루오르-3-(트리플루오르메톡시) 프로필 아크릴레이트(poly(tetrafluoro-3-(trifluoromethoxy)propyl acrylate), 폴리 펜타플루오르비닐 프로피오네이트(poly(pentafluorovinyl propionate), 폴리헵타플루오르 아크릴레이트(poly(heptafluorobutyl acrylate)), 폴리 트리플루오르비닐 아세테이트(poly(trifluorovinyl acetate)), 폴리 1,1,1,3,3,3-헥사플루오르 아이소프로필 아크릴레이트(poly(1,1,1,3,3,3-hexafluoroisopropyl acrylate), 폴리 옥타플루오르 펜틸 아크릴레이트(poly(octafluoropentyl acrylate)), 폴리 메틸 3,3,3-트리플루오르 프로필 실록사인(poly(methyl 3,3,3-trifluoropropyl siloxane), 폴리 2,2,3,3,4,4,4-헵타플루오르 부틸 메타아크릴레이트(poly(2,2,3,3,4,4,4-heptafluorobutyl methacrylate)), 폴리 펜타플루오르프로필 아크릴레이트(poly(pentafluoropropyl acrylate), 폴리 2,2,3,3,3-펜타플루오르프로필 아크릴레이트(poly(2,2,3,3,3-pentafluoropropyl acrylate)), 폴리 2-헵타플루오르 부톡시 에틸 아크릴레이트(poly(2-heptafluorobutoxy)ethyl acrylate), 폴리 클로로 트리 플루오르에틸렌(poly(chlorotrifluoroethylene)) 및 폴리 1,1,1,3,3,3-헥사플루오르아이소프로필 메타아크릴레이트(poly(1,1,1,3,3,3-hexafluoroisopropyl methaacrylate)를 포함할 수 있으나, 이에 한정되는 것은 아니다.
더욱 구체적으로, 상기 제1재료의 분자량은 1500 이하일 수 있으나, 이에 한정되는 것은 아니다.
ST2 및 ST1의 차이가 클수록 제1재료 상에 제2재료가 실질적으로 증착되지 않게 할 수 있는데, 그러기 위하여 ST2는 30 mJ/m2 초과일 수 있다. 또는, ST2는 100 mJ/m2 이상일 수 있으나, 이에 한정되는 것은 아니다.
일 실시예에 있어서, 상기 제2재료는 무기 화합물로 이루어질 수 있다. 구체적으로, 상기 제2재료는 금속 함유 무기 화합물로 이루어질 수 있다.
예를 들어, 상기 제2재료는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 리튬(Li), 칼슘(Ca), 인듐(In) 또는 이들의 임의의 조합을 포함할 수 있다. 구체적으로, 상기 제2재료는 Mg, Ag, Al 또는 이들의 임의의 조합을 포함할 수 있다.
일 실시예에 있어서, 상기 제3재료는 분자량이 1500 이하일 수 있고, 상기 제3재료는 유기 화합물로 이루어질 수 있다.
예를 들어, 상기 제3재료는 중간층(117)에 포함되는 다양한 기능층을 형성하는데 사용하는 유기 화합물 중에서 선택될 수 있으나, 이에 한정되는 것은 아니다.
구체적으로, 상기 제3재료는 정공 수송층 또는 정공 주입층에 일반적으로 사용되는 화합물을 포함할 수 있으며, 예를 들어 방향족 아민 화합물, 전도성 고분자 화합물을 포함할 수 있다.
더욱 구체적으로, 상기 제3재료는 m-MTDATA, TDATA, 2-TNATA, NPB(NPD), β-NPB, TPD, Spiro-TPD, Spiro-NPB, 메틸화된-NPB, TAPC, HMTPD, TCTA(4,4',4"-tris(N-carbazolyl)triphenylamine (4,4',4"-트리스(N-카바졸일)트리페닐아민)), PANI/DBSA (Polyaniline/Dodecylbenzenesulfonic acid (폴리아닐린/도데실벤젠술폰산)), PEDOT/PSS(Poly(3,4-ethylenedioxythiophene)/Poly(4-styrenesulfonate) (폴리(3,4-에틸렌디옥시티오펜)/폴리(4-스티렌술포네이트)), PEDOT/PSS/PFI(폴리(3,4-에틸렌디옥시티오펜/폴리(4-스티렌술포네이트)/퍼플루오르화 이오노머), PANI/CSA (Polyaniline/Camphor sulfonic acid (폴리아닐린/캠퍼술폰산)), PANI/PSS (Polyaniline/Poly(4-styrenesulfonate) (폴리아닐린/폴리(4-스티렌술포네이트)) 및 이들의 임의의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다:
Figure pat00001
Figure pat00002
제1화소(PX1)는 예를 들어, 제1적색화소(Pr), 제1녹색화소(Pg), 및 제1청색화소(Pb)일 수 있다. 그러나, 본 발명은 이에 제한되지 않으며 결합에 의해 백색광을 구현할 수 있다면 어떠한 색의 조합도 가능하다.
도 4는 도 2의 표시 장치의 다른 실시예에 따른 표시 장치(1B)를 개략적으로 도시한 단면도이다. 도 5는 도 4의 디스플레이부(20)를 보다 상세히 도시한 단면도이다.
보조층(118)은 전술한 바와 같이 투과 영역(200)에만 배치될 수 있다. 반면에, 제2전극(103)은 도 2에서와 달리, 표시 영역(100) 및 투과 영역(200)에 모두 대응하여 배치될 수 있다.
제2재료를 오픈 마스크로 증착하면 도 5에서 볼 수 있듯이, 중간층(117) 상에는 표시 영역(100)에 대응하여 제2전극(130)의 제1부분(130a)이 배치되고, 보조층(118) 상에는 투과 영역(200)에 대응하여 제2전극(130)의 제2부분(130b)이 배치된다. 제1부분(130a)의 두께(T1)와 제2부분(130b)의 두께(T2)는 하기 식 2를 만족한다:
<식 2>
T1 > T2.
상기 식 2를 만족하기 때문에, 제2부분(130b)으로 인한 투과율 저하를 줄일 수 있게 된다.
여기서, T1은 모든 제1부분에서의 제2전극의 두께의 평균값을 의미하고, T2는 모든 제2부분에서의 제2전극의 두께의 평균값을 의미한다. 여기서, 제2재료가 오픈 마스크로 증착되는 영역은 모든 제1부분과 모든 제2부분으로 합으로 이루어진다.
다만, 전술한 내용이 제2전극이 투과 영역(200) 중 일부에 뭉쳐(agglomeration) 성막되는 경우를 배제하는 것은 아니며, 제2전극이 투과 영역(200)에 아일랜드 형상으로 성막될 수도 있다.
구체적으로, T2는 0 nm 초과 내지 1nm 이하일 수 있다. 더욱 구체적으로, T2는 0 nm 초과 내지 0.1 nm이하일 수 있다. 상기 범위를 만족하면 투과 영역(200)에는 실질적으로 제2전극(130)이 배치되지 않는다.
각 구성요소는 앞서 설명한 도 2 및 도 3의 실시예의 대응되는 구성요소와 그 기능이 동일 또는 유사하므로 이에 대한 구체적인 설명은 생략하도록 한다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 표시 장치(2A)를 개략적으로 도시한 단면도 및 평면도이다. 구체적으로, 도 7은 서로 인접한 제1화소(PX1)들, 예를 들어, 제1적색화소(Pr), 제1녹색화소(Pg), 및 제1청색화소(Pb)를 도시한 평면도이고, 도 6은 도 7의 A-A'에 대한 단면도이다.
도 2 및 3에서 도시된 표시 장치(1A)와 달리, 도 6 및 7에 도시된 표시 장치(2A)는 표시 영역(100)에 포함되는 회로 영역(101)과 발광 영역(102)은 평면상 서로 중첩하도록 배치될 수 있다.
또한, 복수의 제1화소(PX1)들, 예를 들어, 제1 적색화소(Pr), 제1 녹색화소(Pg), 및 제1 청색화소(Pb)의 인접한 투과 영역(200)은 서로 연결되어 공통의 투과 영역(200)을 형성할 수 있다. 이 경우, 도 2 및 3의 실시예보다 투과 영역(200)의 면적이 넓어질 수 있다. 이에 따라, 표시 장치(2A)의 투과율을 높일 수 있다.
각 구성요소는 앞서 설명한 도 2 및 3의 실시예의 대응되는 구성요소와 그 기능이 동일 또는 유사하므로 이에 대한 구체적인 설명은 생략하도록 한다.
도 8은 도 6의 표시장치의 다른 실시예에 따른 표시 장치(2B)를 개략적으로 도시한 단면도이다.
보조층(118)은 전술한 바와 같이 투과 영역(200)에만 배치될 수 있다. 반면에, 제2전극(103)은 도 6에서와 달리, 표시 영역(100) 및 투과 영역(200)에 모두 대응하여 배치될 수 있다.
제2재료를 오픈 마스크로 증착하면 중간층(117) 상에는 표시 영역(100)에 대응하여 제2전극(130)의 제1부분(130a)이 배치되고, 보조층(118) 상에는 투과 영역(200)에 대응하여 제2전극(130)의 제2부분(130b)이 배치된다. 제1부분(130a)의 두께는 제1두께(T1)로 표시되고, 제2부분(130b)의 두께는 제2두께(T2)로 표시되며, 제2두께(T2)와 제1두께(T1)는 하기 식 2를 만족한다:
<식 2>
T1 > T2
상기 식 2 중,
T1은 상기 표시 영역의 제2전극의 두께이고;
T2는 상기 투과 영역의 제2전극의 두께이다.
상기 식 2를 만족하기 때문에, 제2부분(130b)으로 인한 투과율 저하를 줄일 수 있게 된다.
구체적으로, T2는 0 nm 초과 내지 1nm 이하일 수 있다. 더욱 구체적으로, T2는 0 nm 초과 내지 0.1 nm이하일 수 있다. 상기 범위를 만족하면 투과 영역(200)에는 실질적으로 제2전극(130)이 배치되지 않는다.
각 구성요소는 앞서 설명한 도 2 내지 4의 실시예의 대응되는 구성요소와 그 기능이 동일 또는 유사하므로 이에 대한 구체적인 설명은 생략하도록 한다.
도 9 내지 도 16은 본 발명의 일 실시예에 따른 표시장치(1A)의 제조방법을 단면도이다.
도 9 내지 도 16을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1A)의 제조방법은 제1기판을 제공하는 단계; 상기 제1기판 상에 표시 영역과 투과 영역을 포함하는 디스플레이부를 제공하는 단계; 및 상기 디스플레이부 상에 제2기판을 제공하는 단계를 포함하고; 상기 디스플레이부를 제공하는 단계는 상기 표시 영역 및 상기 투과 영역 상에 제1재료를 제공하고, 상기 투과 영역 상에만 제3재료를 제공한 다음, 상기 표시 영역 상의 상기 제1재료를 제거함으로써 상기 투과 영역에 대응하여 배치된 보조층을 제공하는 단계; 및 제2전극을 제공하는 단계;를 포함하고, 상기 보조층은 제1재료 및 제3재료를 포함하고, 상기 제2전극은 제2재료를 포함하고, 제1재료 및 제2재료에 대한 설명은 전술한 바를 참조한다.
이하, 도면을 참조하여, 본 발명의 일 실시예에 따른 표시 장치(1A)의 제조방법을 구체적으로 설명한다.
도 9를 참조하면, 제1기판(10) 상에 버퍼막(11)이 제공되고, 버퍼막(11) 상에 박막트랜지스터(TR1)를 포함한 화소회로가 제공된다.
제1기판(10)은 글라스재, 세라믹재, 금속재, 플라스틱재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다.
버퍼막(11)은 제1기판(10)을 통해 불순 원소가 침투하는 것을 차단하고, 표면을 평탄화하는 기능을 수행하며, 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiOx)과 같은 무기물로 단층 또는 복수층으로 형성될 수 있다. 버퍼막(11)은 생략될 수 있다.
버퍼막(11) 상에는, 표시 장치(1A)에 제1화소(PX1)의 반도체층(111)이 제공된다. 반도체층(111)은 다양한 물질을 함유할 수 있다. 예를 들면, 반도체층(111)은 비정질 실리콘 또는 결정질 실리콘과 같은 무기 반도체 물질을 함유할 수 있다. 다른 예로서 반도체층(111)은 산화물 반도체를 함유하거나 유기 반도체 물질을 함유할 수 있다.
반도체층(111)을 덮도록 제1절연막(12)이 버퍼막(11) 상에 제공되고, 제1 절연막(12) 상에 제1화소(PX1)의 게이트전극(112)이 제공될 수 있다.
제1 절연막(12)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연막이 단층 또는 복수층으로 형성될 수 있다. 제1절연막(12)은 무기 절연막일 수 있다.
게이트전극(112)은 다양한 도전성 물질로 형성할 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 선택된 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 예를 들어, 게이트전극(112)은 Mo/Al/Mo 또는 Ti/Al/Ti의 3층으로 구성될 수 있다.
게이트전극(112)을 덮도록 제1절연막(12) 상에 제2절연막(13)이 제공되고, 제2절연막(13) 상에 제1화소(PX1)의 소스전극(113)과 드레인전극(114)이 제공되어 각각 반도체층(111)과 콘택홀을 통해 전기적으로 연결될 수 있다.
제2절연막(13)은 무기 절연막일 수 있다. 제2절연막(13)은 SiO2, SiNx, SiON, Al2O3, TiO2, Ta2O5, HfO2, ZrO2, BST, PZT 가운데 선택된 하나 이상의 절연막이 단층 또는 복수층으로 형성될 수 있다. 다른 실시예에서, 제2절연막(13)은 유기 절연막일 수 있다.
소스전극(113)과 드레인전극(114)은 다양한 도전성 물질로 형성할 수 있다. 예를 들어, 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 중 선택된 하나 이상의 물질로 단층 또는 다층으로 형성될 수 있다. 예를 들어, 소스전극(113)과 드레인전극(114)은 2층 이상으로 구성될 수 있다.
박막트랜지스터(TR1)의 구조는 반드시 도시된 바에 한정되는 것은 아니며, 다양한 형태의 박막트랜지스터의 구조가 적용 가능함은 물론이다.
제1화소(PX1)의 박막트랜지스터(TR1)를 덮도록 제3절연막(14)이 제공된다.
제3절연막(14)은 상면이 평탄화된 단층 또는 복수층의 유기 절연막으로 형성될 수 있다. 제3절연막(14)은 일반 범용 폴리머(PMMA, PS), phenol 그룹을 갖는 폴리머 유도체, 아크릴계 폴리머, 이미드계 폴리머, 아릴에테르계 폴리머, 아마이드계 폴리머, 불소계 폴리머, p-자일렌계 폴리머, 비닐알콜계 폴리머 및 이들의 블렌드 등을 포함할 수 있다. 예를 들어, 제3절연막(14)은 폴리이미드, 폴리아마이드, 아크릴 수지 등을 포함할 수 있다.
일반적으로, 제3절연막(14)에 포함되는 화합물의 표면에너지는 100 mJ/m2 이상이다. 따라서, 보조층(118)을 투과 영역(200)에 형성하지 않은 채, 제3절연막(14) 상에 바로 제2재료를 오픈 마스크를 이용하여 표시 영역(100) 및 투과 영역(200) 모두에 증착하게되면, 제3절연막(14)에 포함되는 화합물의 표면에너지와 상기 제2재료의 표면에너지가 동일하거나 유사하기 때문에, 제2전극(130)이 패터닝되는 효과를 전혀 얻을 수 없다.
제3절연막(14) 상에는 제1화소(PX1)의 박막트랜지스터(TR1)와 전기적으로 연결된 발광소자(EL1)의 제1전극(116)이 제공된다. 제1전극(116)은 표시 영역(100)에 대응하여 제공될 수 있다.
발광소자(EL1)가 전면 발광소자인 경우, 제1전극(116)은 반사 전극으로 형성될 수 있다. 반사 전극은 Ag, Mg, Al, Pt, Pd, Au,Ni, Nd, Ir, Cr 및 이들의 화합물 등을 포함하는 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 포함할 수 있다. 발광소자(EL1)가 배면 발광소자인 경우, 제1전극(116)은 ITO, IZO, ZnO 또는 In2O3 등의 투명 물질을 포함하고, 투명 또는 반투명 전극으로 구성될 수 있다.
도 9에 도시된 바와 같이, 버퍼막(11), 제1절연막(12), 제2절연막(13) 및 제3절연막(14)은 각각 표시 영역(100) 및 투과 영역(200)을 모두 덮도록 제공될 수 있다. 그러나 본 발명의 실시예는 이에 한정되지 않고, 버퍼막(11), 제1절연막(12), 제2절연막(13) 및 제3절연막(14) 중 적어도 하나는 투과 영역(200)에 대응되는 위치에 개구부(미도시)를 구비함으로써 투과 영역(200)의 외광 투과 효율을 더욱 증가시킬 수 있다.
외광은 투과 영역(200)을 투과하여 사용자에게 인식된다. 따라서, 투과 영역(200)에는 투명한 절연막 등만이 배치될 수 있으며, 투과 영역(200)에 배치된 막들의 경계면에서 발생하는 반사를 최소화함으로써 투과 영역(200)의 투과율을 높일 수 있다.
상기 계면 반사는 서로 접하는 막들 사이의 굴절률 차이가 클수록 커질 수 있다. 일 실시예에 따르면, 버퍼막(11), 제1절연막(12), 제2절연막(13) 및 제3절연막(14)이 모두 실질적으로 동일한 굴절률을 갖는 단일막일 수 있다. 투과 영역(200)에 배치된 버퍼막(11), 제1절연막(12), 제2절연막(13) 및 제3절연막(14)의 굴절률을 모두 동일하게 구성함으로써, 막들 사이에서 발생하는 계면 반사를 최소화하여 투과 영역(200)의 투과율을 높일 수 있다.
도 10을 참조하면, 제3절연막(14) 상에 제1전극(116)의 가장자리를 덮는 제4절연막(15)이 제공될 수 있다. 제4절연막(15)은 전술된 무기 절연막 또는 유기 절연막으로 단층 또는 복수층으로 형성될 수 있다.
제4절연막(15)은 표시 장치(1A)의 표시 영역(100)을 덮도록 구비될 수 있는데, 반드시 표시 영역(100) 전체를 덮도록 구비되는 것은 아니며, 적어도 일부, 특히, 제1화소(PX1)의 제1전극(116)의 가장자리를 덮도록 하면 충분하다.
제4절연막(15)은 제1화소(PX1)의 제1전극(116)의 적어도 일부를 노출하는 제1개구(15a)와 투과 영역(200)에 대응되는 위치의 제2개구(15b)를 구비할 수 있다. 제4절연막(15)이 투과 영역(200)에는 위치하지 않음으로써, 투과 영역(200)의 외광 투과 효율이 더욱 증가할 수 있다.
도 11을 참조하면, 제1기판(10)의 전면(즉, 제4절연막(15), 제1화소(PX1)의 제1개구(15a)를 통해 노출된 제1전극(116), 제2개구(15b)를 통해 노출된 제3절연막(14))에 제1재료를 포함하는 제1층(118a)이 제공될 수 있다.
일 실시예에서, 상기 제1재료는 건식 공정, 예를 들어, 오픈 마스크를 이용하여 전면에 증착됨으로써 제공될 수 있다.
다른 실시예에서, 상기 제1재료는 습식 공정을 이용하여 전면에 코팅될 수 있다.
도 12를 참조하면, 제2개구(15b)를 통해 노출된 제1층(118a) 상에 제3재료를 포함하는 제2층(118b)이 제공될 수 있다.
일 실시예에 있어서, 상기 제3재료는 표시 장치(1A)의 투과 영역(200)에 대응하는 개구부(M11)를 갖는 마스크, 예를 들어, 파인 메탈 마스크(Fine Metal Mask; FMM)을 이용하여 투과 영역(200)에만 제공될 수 있다. 구체적으로, 상기 제3재료는 FMM을 이용하여 증착될 수 있다.
도 13을 참조하면, 표시 영역(100)에 대응되어 배치된 제1층(118a)을 제거함으로써 보조층(118)을 형성할 수 있다.
일 실시예에 있어서, 상기 제1층(118a)는 전면에 플라즈마 처리, 예를 들어, 플라즈마 열처리를 함으로써 제거될 수 있다. 제1층(118a)이 제거됨에 따라, 보조층(118)이 완성된다. 상기 제3재료를 투과 영역(200)에 대응되게 증착하였기 때문에, 플라즈마 처리를 하더라도 투과 영역(200)은 상기 제1재료와 상기 제3재료가 제거되지 않은 채로 남는다. 상기 공정을 수행하는 동안, 상기 제1재료가 상기 제1층에서 상기 제2층의 방향으로 확산되기 때문에, 상기 제1층과 상기 제2층의 계면이 사라지게 된다. 동시에, 보조층(118)의 일면, 구체적으로, 제1기판(10)으로부터 거리가 더 먼 면에 상기 제1재료의 농도가 높아지게 된다. 이에 따라, 제2층(118b)를 제거하는 공정 없이, 바로 제2전극을 형성하더라도 제1재료와 제2재료의 표면 에너지 차에 의한 패터닝이 가능할 수 있다.
도 14를 참조하면, 제1화소(PX1)의 제1개구(15a)를 통해 노출된 제1전극(116) 상에 중간층(117)이 제공될 수 있다.
중간층(117)은 광을 방출하는 발광층을 구비하며, 그 외에 정공 주입층(HIL: hole injection layer), 정공 수송층(HTL: hole transport layer), 전자 수송층(ETL: electron transport layer) 및 전자 주입층(EIL: electron injection layer) 중 적어도 하나의 기능층을 더 포함할 수 있다. 그러나, 본 실시예는 이에 한정되지 아니하고, 제1전극(116) 상에는 다양한 기능층이 더 배치될 수 있다.
발광층은 적색 발광층, 녹색 발광층 또는 청색 발광층일 있다. 또는 발광층은 백색광을 방출할 수 있도록 적색 발광층, 녹색 발광층 및 청색 발광층이 적층된 다층 구조를 갖거나, 적색 발광 물질, 녹색 발광 물질 및 청색 발광 물질을 포함한 단일층 구조를 가질 수 있다.
일 실시예에서, 중간층(117)은 표시 장치(1A)의 발광 영역(102)에 대응하는 개구부(M21)를 갖는 마스크, 예를 들어, FMM(Fine Metal Mask)을 사용하여 발광 영역(102)에만 제공될 수 있다.
다른 실시예에서, 중간층(117) 중 발광층은 표시 장치(1A)의 발광 영역(102)에 대응하는 개구부(M21)를 갖는 FMM(Fine Metal Mask)을 사용하여 발광 영역(102)에만 제공되고, 그 외 기능층은 오픈 마스크를 사용하여 제1기판(10)의 전면에 제공될 수 있다.
본 발명의 실시예에서 표시 장치(1A)의 투과 영역(200)에는 적어도 발광층이 제공되지 않는다.
도 15를 참조하면, 일 실시예에서, 중간층(117) 상 또는, 중간층(117) 및 보조층(118) 상에 제2전극(130)이 제공될 수 있다.
제2전극(130)은 오픈 마스크를 이용하여 상기 제2재료를 증착함으로써 제공될 수 있다. 이 때, 보조층(118)의 제1재료와 제2전극(130)의 제2재료의 표면에너지가 상이하게 제어됨으로써, 제1재료가 제공된 투과 영역(200)에는 실질적으로 제2재료가 제공되지 않을 수 있다. 즉, 상기 제2재료는 중간층(117) 상에는 잘 증착되나, 제1재료를 포함하는 보조층(118) 상에는 잘 증착되지 않는다. 따라서, 제1재료를 포함하는 보조층(118)이 투과 영역(200)에 대응하여 배치됨으로써, 제2재료를 포함하는 제2전극(130)은 투과 영역(200)에는 실질적으로 제공되지 않고, 표시 영역(100)에만 대응하여 배치될 수 있다.
도 16을 참조하면, 제1기판(10) 상부에 제2기판(30)을 얼라인한 후, 제1기판(10)과 제2기판(30)을 결합할 수 있다.
제2기판(30)은 글라스재, 세라믹재, 금속재, 플라스틱재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다.
제2기판(30)의 제1기판(10)을 마주하는 면에는 블랙매트릭스(BM)와 컬러필터(CF)가 배치될 수 있다. 컬러필터(CF)는 표시 장치(1A)의 발광 영역(102)에 대응하게 배치될 수 있다. 블랙매트릭스(BM)는 표시 장치(1A)의 발광 영역(102)과 투과 영역(200)을 제외한 영역에 대응하게 배치될 수 있다. 즉, 표시 장치(1A)의 투과 영역(200)에는 블랙매트릭스(BM)가 배치되지 않는다.
도시되지 않았으나, 제2기판(30)을 제1기판(10)에 결합하기 전 제2 전극(130) 상부에 보호층이 더 배치될 수 있다. 보호층은 무기막 및/또는 유기막의 단층 또는 복수층일 수 있다.
또한, 도시되지 않았으나, 제2기판(30) 상부에는 다양한 기능층이 더 구비될 수 있다. 예를 들어, 기능층은 제2기판(30)의 상면에서의 반사를 최소화하는 반사 방지층, 사용자의 손 자국(예를 들어, 지문 자국)과 같은 오염을 방지하는 오염 방지층일 수 있다.
다른 실시예에서, 제2기판(30) 대신 박막봉지층이 제1기판(10) 상부에 배치될 수 있다. 박막봉지층은 적어도 하나의 무기물로 구비된 무기봉지층 및 적어도 하나의 유기물로 구비된 유기봉지층을 포함할 수 있다. 일부 실시예에서, 박막봉지층은 제1무기봉지층/유기봉지층/제2무기봉지층이 적층된 구조로 구비될 수 있다.
보조층(118)이 형성된 후에, 제2전극(130)이 형성되기만 하면, 공정 상의 다양한 변형이 가능하다.
표시장치(1)는 휴대폰, 비디오폰 스마트 폰(smart phone), 스마트 패드, 스마트 워치, 태블릿 PC, 노트북, 컴퓨터 모니터, 텔레비전, 디지털방송용 단말기, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 헤드 마운트 디스플레이 장치(head mounted display, HMD), 차량용 네비게이션 등과 같은 전자 기기(1000)로 구현될 수 있다.
도 17은 본 발명의 일 실시예에 따른 전자 기기의 구성을 개략적으로 나타낸 블록도이다. 도 18a 및 도 18b는 본 발명의 일 실시예에 따른 전자 기기를 개략적으로 나타낸 사시도이다.
도 17을 참조하면, 전자 기기(1000)는 프로세서(1010), 메모리 장치(1020), 스토리지 장치(1030), 입출력 장치(1040), 파워 서플라이(1050) 및 표시장치(1060)를 포함할 수 있다. 이 때, 표시장치(1060)는 도 1의 표시 장치(1)에 상응할 수 있다. 전자 기기(1000)는 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 시스템들과 통신할 수 있는 여러 포트(port)들을 더 포함할 수 있다.
일 실시예에서, 도 18a에 도시된 바와 같이, 전자 기기(1000)는 텔레비전으로 구현될 수 있다. 다른 실시예에서, 도 18b에 도시된 바와 같이, 전자 기기(1000)는 스마트 폰으로 구현될 수 있다. 다만, 이들은 예시적인 것으로서 전자 기기(1000)가 이에 한정되는 것은 아니다.
다음으로, 도 19를 참조하여, 제1층(118a) 유무에 따른 제2전극(130)의 형성 유무를 설명하기로 한다.
비교예 1로 표시된 그래프는 샘플 1의 투과율 그래프이다. 샘플 1은 0.5 mm 두께의 유리 기판이다. 비교예 2로 표시된 그래프는 샘플 2의 투과율 그래프이다. 샘플 2는 0.5 mm 두께의 유리 기판 상에 AgMg(중량비=10:1)를 증착함으로써 9nm 두께의 AgMg 박막을 형성한 기판이다. 실시예 1로 표시된 그래프는 샘플 3의 투과율 그래프이다. 샘플 3은 0.5 mm 두께의 유리 기판 상에 10 nm 두께로 제1재료를 포함하는 제1층을 형성한 후 9nm 두께의 AgMg를 증착함으로써 제조된 기판이다. 비교예 1의 투과율 그래프에 가까울수록 제2전극이 형성되지 않았음을 의미한다.
도 19를 참조하면, 실시예의 그래프가 비교예 2의 그래프에 비해 비교예 1의 그래프에 현저히 가까움을 확인할 수 있다. 이에 따라, 보조층을 형성함으로써 제2전극이 실질적으로 형성되지 않았음을 확인할 수 있다.
다음으로, 도 20을 참조하여, 제3재료를 포함하는 제2층(118b) 유무에 따른 제2전극(130)의 형성 유무를 설명하기로 한다.
비교예 3으로 표시된 그래프는 샘플 4의 투과율 그래프이다. 샘플 4는 0.5 mm 두께의 유리 기판 상에 제3재료를 포함하는 제2층을 152 nm 두께로 형성한 기판이다. 비교예 4로 표시된 그래프는 샘플 5의 투과율 그래프이다. 샘플 5는 0.5 mm 두께의 유리 기판 상에 10 nm 두께로 제1재료를 포함하는 제1층을 형성한 후, 제3재료를 포함하는 제2층을 152 nm 두께로 형성한 기판이다. 실시예 2로 표시된 그래프는 샘플 6의 투과율 그래프이다. 샘플 6은 0.5 mm 두께의 유리 기판 상에 10 nm 두께로 제1재료를 포함하는 제1층을 형성한 후, 제3재료를 포함하는 제2층을 152 nm 두께로 형성하고, AgMg(중량비=10:1)를 증착함으로써 9nm 두께의 AgMg 박막을 형성한 기판이다. 비교예 4의 투과율 그래프에 가까울수록 제2전극이 형성되지 않았음을 의미한다.
도 20를 참조하면, 실시예 2의 그래프가 비교예 4의 그래프와 거의 유사함을 확인할 수 있다. 이에 따라, 제2층을 제거하는 별도의 공정 없이도, 보조층 상에 제2전극이 실질적으로 형성되지 않았음을 확인할 수 있다.
다음으로, 도 21을 참조하여, 보조층(118) 내에서의 제1재료의 분포를 설명하기로 한다.
(a)는 샘플 4의 XPS 결과이고, (b)는 샘플 6의 XPS 결과이다. (a)와 (b)를 비교해 보면 불소의 농도가 보조층(118)의 일면, 구체적으로 유기 기판으로부터 더 먼 일면 쪽에서 높음을 확인할 수 있다. 상기 불소는 제1재료로부터 기인한 것이다. (b)로부터, 유리 기판 상에 먼저 제1재료로 제1층(118a)을 형성하고, 그 후 제3재료로 제2층(118b)를 형성하였으나, 제1재료가 확산되어 유리 기판으로부터 더 먼 보조층(118)의 일면에 제1재료의 농도가 높아지게 되었음을 예상할 수 있다. 제1재료가 보조층(118)의 표면에 충분히 높은 농도로 존재하기 때문에, 제2전극이 패터닝되었음을 확인할 수 있다.
이와 같이 본 발명은 도면에 도시된 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (20)

  1. 제1기판; 상기 제1기판에 대향된 제2기판; 상기 제1기판 및 상기 제2기판 사이에 개재된 디스플레이부를 포함하고; 및
    상기 디스플레이부는 표시 영역과 투과 영역을 포함하고;
    상기 디스플레이부는 상기 투과 영역에 대응하여 배치된 보조층; 및 상기 표시 영역에만 대응하여 배치된 제2전극;을 포함하고,
    상기 보조층은 제1재료 및 제3재료를 포함하고,
    상기 제2전극은 제2재료를 포함하고,
    상기 제1재료 및 상기 제2재료는 하기 식 1을 만족하고,
    상기 보조층은 제1영역 및 상기 제1영역과 상기 제1기판 사이에 개재된 제2영역을 포함하고,
    상기 제1영역에서의 상기 제1재료의 농도와 상기 제2영역에서의 상기 재1재료의 농도가 서로 상이한, 표시장치:
    <식 1>
    ST2 -ST1 > 0 mJ/m2
    상기 식 1 중,
    ST1은 25 ℃에서의 상기 제1재료의 표면 에너지고;
    ST2는 25 ℃에서의 상기 제2재료의 표면 에너지다.
  2. 제1항에 있어서,
    상기 투과 영역에는 제2전극이 부존재하는, 표시장치.
  3. 제1항에 있어서,
    상기 제1영역은 최대 제1재료 농도를 갖는 위치를 포함하는, 표시장치.
  4. 제1항에 있어서,
    상기 보조층은 제3영역을 더 포함하고,
    상기 제3영역은 상기 제2영역과 상기 제1기판 사이에 개재되고,
    상기 제2영역에서의 상기 제1재료의 농도와 상기 제3영역에서의 상기 재1재료의 농도가 서로 상이한, 표시장치.
  5. 제1항에 있어서,
    ST1은 0 mJ/m2 초과 내지 30 mJ/m2 이하인, 표시장치.
  6. 제1항에 있어서,
    상기 제1재료의 분자량은 1500 이하인, 표시장치.
  7. 제1항에 있어서,
    상기 제2재료는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 리튬(Li), 칼슘(Ca), 인듐(In), 또는 이들의 임의의 조합을 포함하는, 표시장치.
  8. 제1항에 있어서,
    상기 제3재료의 분자량은 1500 이하인, 표시장치.
  9. 제1기판; 상기 제1기판에 대향된 제2기판; 상기 제1기판 및 상기 제2기판 사이에 개재되는 디스플레이부를 포함하고; 및
    상기 디스플레이부는 표시 영역과 투과 영역을 포함하고;
    상기 디스플레이부는 상기 투과 영역에 대응하여 배치된 보조층; 및 상기 표시 영역 및 상기 투과 영역에 대응하여 배치된 제2전극;을 포함하고,
    상기 보조층은 제1재료 및 제3재료를 포함하고,
    상기 제2전극은 제2재료를 포함하고,
    상기 제1재료 및 상기 제2재료는 하기 식 1을 만족하고,
    상기 보조층은 제1영역 및 상기 제1영역과 상기 제1기판 사이에 개재된 제2영역을 포함하고,
    상기 제1영역에서의 상기 제1재료의 농도와 상기 제2영역에서의 상기 재1재료의 농도가 서로 상이한, 표시장치:
    <식 1>
    ST2 -ST1 > 0 mJ/m2
    상기 식 1 중,
    ST1은 25 ℃에서의 상기 제1재료의 표면 에너지고;
    ST2는 25 ℃에서의 상기 제2재료의 표면 에너지다.
  10. 제9항에 있어서,
    상기 표시 영역에 대응하여 상기 제2전극의 제1부분이 배치되고,
    상기 투과 영역에 대응하여 상기 제2전극의 제2부분이 배치되고,
    상기 제1부분의 두께(T1)와 상기 제2부분의 두께(T2)는 하기 식 2를 만족하는, 표시장치:
    <식 2>
    T1 > T2.
  11. 제10항에 있어서,
    T2는 0 nm 초과 내지 1nm 이하인, 표시장치.
  12. 제9항에 있어서,
    상기 제1영역은 최대 제1재료 농도를 갖는 위치를 포함하는, 표시장치.
  13. 제9항에 있어서,
    상기 보조층은 제3영역을 더 포함하고,
    상기 제3영역은 상기 제2영역과 상기 제1기판 사이에 개재되고,
    상기 제2영역에서의 상기 제1재료의 농도와 상기 제3영역에서의 상기 재1재료의 농도가 서로 상이한, 표시장치.
  14. 제1항에 있어서,
    ST1은 0 mJ/m2 초과 내지 30 mJ/m2 이하인, 표시장치.
  15. 제9항에 있어서,
    상기 제1재료의 분자량은 1500 이하인, 표시장치.
  16. 제9항에 있어서,
    상기 제2재료는 마그네슘(Mg), 은(Ag), 알루미늄(Al), 리튬(Li), 칼슘(Ca), 인듐(In), 또는 이들의 임의의 조합을 포함하는, 표시장치.
  17. 제9항에 있어서,
    상기 제3재료의 분자량은 1500 이하인, 표시장치.
  18. 제1기판을 제공하는 단계;
    상기 제1기판 상에 표시 영역과 투과 영역을 포함하는 디스플레이부를 제공하는 단계; 및
    상기 디스플레이부 상에 제2기판을 제공하는 단계를 포함하고;
    상기 디스플레이부를 제공하는 단계는
    상기 표시 영역 및 상기 투과 영역 상에 제1재료를 제공하고, 상기 투과 영역 상에만 제3재료를 제공한 다음, 상기 표시 영역 상의 상기 제1재료를 제거함으로써 상기 투과 영역에 대응하여 배치된 보조층을 제공하는 단계; 및 제2전극을 제공하는 단계;를 포함하고,
    상기 보조층은 제1재료 및 제3재료를 포함하고,
    상기 제2전극은 제2재료를 포함하고,
    상기 제1재료 및 상기 제2재료는 하기 식 1을 만족하는, 표시장치의 제조방법:
    <식 1>
    ST2 -ST1 > 0 mJ/m2
    상기 식 1 중,
    ST1은 25 ℃에서의 상기 제1재료의 표면 에너지고;
    ST2는 25 ℃에서의 상기 제2재료의 표면 에너지다.
  19. 제18항에 있어서,
    상기 제3재료는 파인 메탈 마스크를 이용하여 증착함으로써 제공되는, 표시장치의 제조방법.
  20. 제18항에 있어서,
    상기 제2전극은 오픈 마스크를 이용하여 상기 제2재료를 증착함으로써 제공되는, 표시장치의 제조방법.
KR1020190078338A 2019-06-28 2019-06-28 표시장치 및 이의 제조방법 KR20210002284A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020190078338A KR20210002284A (ko) 2019-06-28 2019-06-28 표시장치 및 이의 제조방법
US16/812,067 US11609601B2 (en) 2019-06-28 2020-03-06 Display apparatus and manufacturing method thereof
JP2020089199A JP2021009837A (ja) 2019-06-28 2020-05-21 表示装置及びその製造方法
CN202010587602.7A CN112151580A (zh) 2019-06-28 2020-06-24 显示设备及其制造方法
US18/108,665 US20230205261A1 (en) 2019-06-28 2023-02-13 Display apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190078338A KR20210002284A (ko) 2019-06-28 2019-06-28 표시장치 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20210002284A true KR20210002284A (ko) 2021-01-07

Family

ID=73887659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190078338A KR20210002284A (ko) 2019-06-28 2019-06-28 표시장치 및 이의 제조방법

Country Status (4)

Country Link
US (2) US11609601B2 (ko)
JP (1) JP2021009837A (ko)
KR (1) KR20210002284A (ko)
CN (1) CN112151580A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220009961A (ko) 2019-04-18 2022-01-25 오티아이 루미오닉스 인크. 핵 생성 억제 코팅 형성용 물질 및 이를 포함하는 디바이스
KR20220017918A (ko) 2019-05-08 2022-02-14 오티아이 루미오닉스 인크. 핵 생성 억제 코팅 형성용 물질 및 이를 포함하는 디바이스
KR20210146475A (ko) * 2020-05-26 2021-12-06 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2022123431A1 (en) 2020-12-07 2022-06-16 Oti Lumionics Inc. Patterning a conductive deposited layer using a nucleation inhibiting coating and an underlying metallic coating

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0726255A (ja) * 1993-07-13 1995-01-27 Idemitsu Kosan Co Ltd 有機ｅｌ素子
JP4030608B2 (ja) * 1996-05-01 2008-01-09 三菱化学株式会社 有機電界発光素子及びその製造方法
KR101108170B1 (ko) 2010-03-15 2012-01-31 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조방법
KR101397110B1 (ko) 2010-10-28 2014-05-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US9287339B2 (en) 2010-10-28 2016-03-15 Samsung Display Co., Ltd. Organic light emitting display device and method of manufacturing the same
KR101931176B1 (ko) * 2012-06-11 2018-12-21 삼성디스플레이 주식회사 유기 발광 표시장치 및 그 제조방법
DE102014223367A1 (de) * 2014-11-17 2016-05-19 Osram Oled Gmbh Organische Leuchtiode, organisches Leuchtmodul und Verfahren zur Herstellung einer organischen Leuchtiode
CN108630820A (zh) * 2017-03-21 2018-10-09 北京大学深圳研究生院 一种交流平面有机电致发光器件
KR102500273B1 (ko) * 2015-10-19 2023-02-16 삼성디스플레이 주식회사 표시 장치
KR102519420B1 (ko) 2016-05-16 2023-04-10 삼성디스플레이 주식회사 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102482456B1 (ko) 2017-03-13 2022-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Also Published As

Publication number Publication date
CN112151580A (zh) 2020-12-29
US20200409412A1 (en) 2020-12-31
US11609601B2 (en) 2023-03-21
US20230205261A1 (en) 2023-06-29
JP2021009837A (ja) 2021-01-28

Similar Documents

Publication Publication Date Title
US11609601B2 (en) Display apparatus and manufacturing method thereof
KR102512022B1 (ko) 유기 발광 표시 장치
US9761651B2 (en) Transparent organic light emitting display apparatus and method of manufacturing the same
KR102608418B1 (ko) 유기 발광 표시 장치
US8022616B2 (en) Organic light emitting display apparatus
US8507911B2 (en) Thin film transistor and organic light emitting display apparatus
US9755009B2 (en) Organic light-emitting display apparatus and method of manufacturing the same
US20220392975A1 (en) Display apparatus having a transmissive region with auxiliary layer
CN111223912B (zh) 显示面板
TW200952179A (en) Thin film transistor and display
CN111370457B (zh) 显示面板
US11925092B2 (en) Display apparatus comprising partition wall and quantum dot layer
US20220384547A1 (en) Display apparatus
US20220246701A1 (en) Display device
CN218353026U (zh) 显示装置
KR20200125419A (ko) 표시장치 및 이의 제조방법
US20220199715A1 (en) Display Apparatus Realizing a Narrow Viewing Angle
KR20230047291A (ko) 디스플레이 장치 및 그 제조방법
CN115274776A (zh) 显示面板
KR20220007826A (ko) 디스플레이 장치 및 그 제조방법
US11825675B2 (en) Organic light-emitting diode including a hole injection layer, and method of manufacturing the same
EP4164359A1 (en) Electronic device
US20240008346A1 (en) Display panel
US20220392983A1 (en) Display apparatus and method of manufacturing the same
US20240292712A1 (en) Window and display device including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal