KR20200137444A - 균일한 문턱전류를 갖는 vcsel 어레이 및 그의 제조방법 - Google Patents

균일한 문턱전류를 갖는 vcsel 어레이 및 그의 제조방법 Download PDF

Info

Publication number
KR20200137444A
KR20200137444A KR1020190063829A KR20190063829A KR20200137444A KR 20200137444 A KR20200137444 A KR 20200137444A KR 1020190063829 A KR1020190063829 A KR 1020190063829A KR 20190063829 A KR20190063829 A KR 20190063829A KR 20200137444 A KR20200137444 A KR 20200137444A
Authority
KR
South Korea
Prior art keywords
substrate
etching
vcsel
layer
vcsel array
Prior art date
Application number
KR1020190063829A
Other languages
English (en)
Other versions
KR102208567B1 (ko
KR102208567B9 (ko
Inventor
이건화
송영호
Original Assignee
한국광기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국광기술원 filed Critical 한국광기술원
Priority to KR1020190063829A priority Critical patent/KR102208567B1/ko
Publication of KR20200137444A publication Critical patent/KR20200137444A/ko
Application granted granted Critical
Publication of KR102208567B1 publication Critical patent/KR102208567B1/ko
Publication of KR102208567B9 publication Critical patent/KR102208567B9/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18344Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] characterized by the mesa, e.g. dimensions or shape of the mesa
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18386Details of the emission surface for influencing the near- or far-field, e.g. a grating on the surface
    • H01S5/18394Apertures, e.g. defined by the shape of the upper electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)

Abstract

균일한 문턱전압을 갖는 VCSEL 어레이 및 그의 제조방법을 개시한다.
본 실시예의 일 측면에 의하면, VCSEL 어레이를 제조하기 위한 방법에 있어서, 기판 상에 VCSEL을 구성하는 제1 반사층, 활성층, 산화막층 및 제2 반사층을 차례로 성장시키는 성장과정과 기판의 중심으로부터의 거리에 따라 상이한 직경을 갖도록 제2 반사층을 메사(MESA) 식각하는 식각과정과 상기 산화막층에 산화를 진행하는 산화과정과 제2 반사층 상에 제1 전극을 형성하는 제1 전극 형성과정 및 상기 기판의 하단에 제2 전극을 형성하는 제2 전극 형성과정을 포함하는 것을 특징으로 하는 VCSEL 어레이 제조방법을 제공한다.

Description

균일한 문턱전압을 갖는 VCSEL 어레이 및 그의 제조방법{VCSEL Arrays with Uniform Threshold Voltage and Method of Manufacturing the Same}
본 발명은 균일한 문턱전압을 갖는 VCSEL 어레이와 그것을 제조하는 방법에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
일반적으로, 반도체 레이저 다이오드는 측면 발광 레이저 다이오드(EEL, Edge Emitting Laser Diode, 이하 'EEL'로 약칭함) 및 수직 공진형 표면 발광 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser, 이하 'VCSEL'로 약칭함)를 포함한다. EEL은 소자의 적층면과 평행 방향을 이루는 공진구조를 갖기 때문에, 레이저 빔을 적층면과 평행한 방향으로 발진시키며, VCSEL은 소자의 적층면과 수직 방향인 공진구조를 가짐으로써, 레이저 빔을 소자의 적층면과 수직 방향으로 발진시킨다.
VCSEL은 EEL에 비해 광 이득 길이(Gain Length)가 짧아, 저전력 구현이 가능하며, 고밀도 집적화가 가능하므로 대량 생산에 유리하다는 장점이 있다. 또한, VCSEL은 단일 종단 모드(Single Longitudinal Mode)로 레이저 빔을 발진시킬 수 있으며, 웨이퍼 상에서의 테스트가 가능하다. 더욱이, VCSEL은 고속 변조가 가능하고, 원형의 빔을 발진시킬 수 있기 때문에, 광섬유와의 커플링(Coupling)이 용이하고 2차원적인 면 어레이(Array)가 가능하다.
VCSEL은 주로, 광통신, 광 인터커넥션 및 광 픽업 등에서의 광학장치 내의 광원으로 사용되어 왔다. 그러나 최근들어, VCSEL은 라이다(LiDAR), 안면 인식, 모션 인식, AR(Augmented Reality) 또는 VR(Virtual Reality) 장치 등의 화상 형성장치 내의 광원으로까지 그 사용범위가 확대되고 있다.
이때, 문턱전류(Ith), 동작전압, 롤 오버 포인트(Roll-Over Point) 또는 온도 특성 등 VCSEL의 특성에 가장 큰 영향을 미치는 요소가 VCSEL 내 개구부(Aperture)의 직경(폭)이다. VCSEL의 개구부 직경이 변함에 따라 전술한 VCSEL의 특성이 지대하게 변하게 된다. 이에 따라, VCSEL의 개구부 직경을 목표치와 최대한 가깝도록 VCSEL을 제조하는 것이 수율에 상당한 영향을 미치게 된다.
VCSEL은 기판(웨이퍼) 상에 수십 개 내지 수백 개의 VCSEL이 어레이 형태로 제조되어 생성된다. 그러나 VCSEL 제조를 위해 기판 상에 성장하는 레이어들이 기판 상의 모든 영역에서 균일하게 도포되는 것은 현실적으로 불가능하다. 통상적으로 기판의 중심을 기준으로 중심으로부터 멀어질수록 레이어의 두께는 증가하거나 감소하는 경향을 보인다. 특히, 캐비티 상에 형성된, 높은 알루미늄 비율을 갖는 산화막 레이어의 두께도 마찬가지로 기판의 중심으로부터 멀어질수록 두께가 증가하거나 감소한다. 이에 따라, 기판 상에서 제조되는 VCSEL 어레이 중 중심에서 제조된 VCSEL의 개구부의 직경과 가장자리 부분에서 제조된 VCSEL의 개구부의 직경은 큰 차이가 발생한다. 나아가 산화막 레이어의 알루미늄 조성 균일도와 산화막 장치의 온도 균일도에 따라서도 개구부의 직경 달라진다.
종래의 제조방법에 의해 제조된 VCSEL 어레이의 특성은 이러한 개구부의 직경의 불균일로 인해 목표 특성과는 큰 차이를 갖게되는 문제가 존재한다.
본 발명의 일 실시예는, 간단한 방법으로 균일한 개구부의 직경을 갖는 VCSEL 어레이 및 그를 제조하는 방법을 제공하는 데 일 목적이 있다.
본 발명의 일 측면에 의하면, VCSEL 어레이를 제조하기 위한 방법에 있어서, 기판 상에 VCSEL을 구성하는 제1 반사층, 활성층, 산화막층 및 제2 반사층을 차례로 성장시키는 성장과정과 기판의 중심으로부터의 거리에 따라 상이한 직경을 갖도록 제2 반사층을 메사(MESA) 식각하는 식각과정과 상기 산화막층에 산화를 진행하는 산화과정과 제2 반사층 상에 제1 전극을 형성하는 제1 전극 형성과정 및 상기 기판의 하단에 제2 전극을 형성하는 제2 전극 형성과정을 포함하는 것을 특징으로 하는 VCSEL 어레이 제조방법을 제공한다.
본 발명의 일 측면에 의하면, 상기 VCSEL 어레이 제조방법은 상기 제2 반사층 및 상기 식각과정에 의해 외부로 드러난 제1 반사층의 상단에 패시베이션(Passivation) 층을 성장시키는 제2 성장과정을 더 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 VCSEL 어레이 제조방법은 상기 제1 전극의 상단에 위치한 패시베이션 층을 식각하는 제2 식각과정을 더 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 VCSEL 어레이 제조방법은 상기 패시베이션 층의 상단에 금속패드를 성장시키는 제3 성장과정을 더 포함하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 산화막층은 기판의 중심으로부터 멀어질수록 두께가 증가하거나 감소하고, 조성이 불균일해지는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 식각과정은 기판의 중심으로부터 거리가 멀어질수록, 메사의 직경이 커지거나 작아지도록 제2 반사층을 메사 식각하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 전술한 방법으로 제조된 VCSEL 어레이를 제공한다
본 발명의 일 측면에 의하면, 상기 VCSEL 어레이에 형성된 각 VCSEL은 기판의 중심으로부터 떨어진 거리에 따라, 서로 다른 메사 직경을 갖는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 VCSEL 어레이에 형성된 각 VCSEL은 기판의 중심으로부터 떨어진 거리에 상이하더라도 기 설정된 오차범위 내에서 개구부(Aperture)의 직경을 갖는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 기판에 성장한, VCSEL을 구성하는 레이어를 식각하는 식각장치에 있어서, 기판에 성장한 레이어로 포토 레지스트(PR: Photo Resist)를 도포하는 PR 도포부와 식각을 수행하는 에칭부 및 기판의 영역 별로 도포될 PR의 면적을 결정하여, 기판 상에 영역 별로 서로 다른 직경의 메사가 형성되도록 하는 제어부를 포함하는 것을 특징으로 하는 식각장치를 제공한다.
본 발명의 일 측면에 의하면, 상기 제어부는 기판의 중심으로부터 거리가 멀어질수록 PR이 도포되는 면적을 증가시키거나 감소시키는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, 상기 제어부는 상기 에칭부에 의해 식각이 수행될 경우, 기판의 중심으로부터 거리가 멀어질수록 메사의 직경이 커지거나 작아지도록 제어하는 것을 특징으로 한다.
본 발명의 일 측면에 의하면, VCSEL을 구성하는 각 레이어가 성장한 기판 상에 기판의 영역 별로 서로 다른 직경의 메사가 형성되도록 포토 레지스트(PR: Photo Resist)를 도포하는 도포과정 및 상기 기판 상에 형성된 일부 레이어를 식각하는 식각과정을 포함하는 것을 특징으로 하는 식각방법을 제공한다.
본 발명의 일 측면에 의하면, 상기 도포과정은 기판의 중심으로부터 거리가 멀어질수록 PR이 도포되는 면적을 증가시키거나 감소시키는 것을 특징으로 한다.
이상에서 설명한 바와 같이, 본 발명의 일 측면에 따르면, 간단한 방법으로 균일한 개구부의 직경을 갖는 VCSEL 어레이를 제조하여 양질의 특성을 갖는 VCSEL 어레이를 높은 수율로 제조할 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 VCSEL 어레이를 도시한 평면도이다.
도 2는 본 발명의 일 실시예에 따른 VCSEL의 사시도이다.
도 3은 개구부의 직경에 따른 전류와 출력 파워의 관계를 도시한 그래프이다.
도 4는 개구부의 직경에 따른 문턱전압의 변화를 도시한 그래프이다.
도 5는 본 발명의 일 실시예에 따라 기판 상에 VCSEL을 구성하는 레이어가 성장하는 과정을 도시한 도면이다.
도 6은 본 발명의 일 실시예에 따라 기판 상에 성장한 반사층 일부를 식각하는 과정을 도시한 도면이다.
도 7은 본 발명의 일 실시예에 따라 산화막층에 산화를 진행하는 과정을 도시한 도면이다.
도 8은 알루미늄의 함량과 형성되는 산화막의 길이와의 관계를 도시한 그래프이다.
도 9는 알루미늄의 두께와 형성되는 산화막의 길이와의 관계를 도시한 그래프이다.
도 10은 본 발명의 일 실시예에 따라 제1 전극을 형성하는 과정을 도시한 도면이다.
도 11은 본 발명의 일 실시예에 따라 패시베이션층을 형성하는 과정을 도시한 도면이다.
도 12는 본 발명의 일 실시예에 따라 패시베이션층의 일부를 식각하는 과정을 도시한 도면이다.
도 13은 본 발명의 일 실시예에 따라 전극 패드를 형성하는 과정을 도시한 도면이다.
도 14는 본 발명의 일 실시예에 따라 제2 전극을 형성하는 과정을 도시한 도면이다.
도 15는 종래의 VCSEL 어레이와 본 발명의 일 실시예에 따른 VCSEL 어레이의 평면도이다.
도 16은 본 발명의 일 실시예에 따른 식각장치의 구성을 도시한 도면이다.
도 17은 본 발명의 일 실시예에 따른 VCSEL 어레이를 제조하는 공정을 도시한 순서도이다.
도 18은 본 발명의 일 실시예에 따라 VCSEL 어레이를 제조하기 위해 레이어를 식각하는 방법을 도시한 순서도이다
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에서, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해서 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 본 발명의 각 실시예에 포함된 각 구성, 과정, 공정 또는 방법 등은 기술적으로 상호 간 모순되지 않는 범위 내에서 공유될 수 있다.
도 1은 본 발명의 일 실시예에 따른 VCSEL 어레이를 도시한 평면도이다.
VCSEL 어레이(Vertical Cavity Surface Emitting Laser Array, 110)는 복수의 VCSEL(120)이 어레이 형태로 배치되어, 일정한 세기 이상의 광 (또는 레이저)을 수직으로 출력하는 광 소자를 의미한다. VCSEL 어레이(110)는 일정한 세이 이상의 광을 출력하기 위해, 복수, 통상적으로 수십 개 내지 수백 개의 VCSEL(120)을 포함한다.
이러한 VCSEL 어레이(110)는 기판(미도시) 상에서 성장 및 식각 등의 공정을 거쳐 형성되는데, 제조공정의 특성상 이론과 같이 균일하게 각각의 레이어가 성장하는 것을 기대하기는 어렵다. 이에 따라, 기판(미도시) 상에서 제조될 경우, VCSEL 어레이(110)는 목표 특성을 갖지 못하고 균일하지 못한 특성을 가질 가능성 존재한다. 이러한 문제를 해소하고자, VCSEL 어레이(110)는 기판(미도시) 상에서 제조됨에 있어 각각의 VCSEL들이 균일한 특성을 갖도록 하는 식각 공정을 거쳐 제조된다. 해당 식각공정을 거치며 VCSEL 어레이(110)는 서로 메사의 직경은 상이하되, VCSEL 어레이(110)의 특성에 지대한 영향을 미치는 개구부의 직경(폭)은 균일한 VCSEL들을 포함한다. 전술한 대로, 제조공정의 특성상 기판 상에 레이어가 성장함에 있어, 균일하지 못한 채로 성장하기 때문에, 의도적으로 메사의 직경을 영역에 따라 구분하여 다르도록 식각함에 따라 최종적으로 형성되는 VCSEL 어레이(110) 내 각 VCSEL의 개구부 직경은 균일해질 수 있다. 이에 대한 구체적인 설명은 도 5 내지 14를 참조하여 후술하기로 한다.
도 2는 본 발명의 일 실시예에 따른 VCSEL의 사시도이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 VCSEL(120)는 기판(210), 제1 반사부(220), 캐비티층(230), 산화막층(232), 제2 반사부(240) 및 전극(250)을 포함한다.
기판(210)은 VCSEL(120)을 구성하는 각 레이어들이 성장할 수 있도록 한다. 기판(210)은 각 레이어들이 성장할 수 있는 공간을 제공하며, 기판의 하단부에 배치될 전극으로부터 전원을 공급받아 제1 반사부(220)로 전달한다. 이에 따라, 각 반사부(220, 240)에 인가되는 전원으로부터 캐비티층(230)에서 레이저(광)를 출력할 수 있다. 여기서, 기판(210)은 GaAs로 구현될 수 있으나, 반드시 이에 한정되는 것은 아니고, GaN, SiC, ZnC, Si 또는 사파이어 등으로도 구현될 수 있다.
제1 반사부(220)는 n형 도펀트가 도핑된 n형 반도체층으로 구현될 수 있으며, Al을 포함하는 반도체 물질인 AlGaAs, AlGaInP 및 AlInP 중 어느 하나로 구성될 수 있다. 제1 반사부(220)는 적어도 하나 이상의 n형 반도체층으로 구성될 수 있으며, DBR(Distributed Bragg reflector, 또는 '분산 브래그 리플렉터')이 형성된 층을 포함하여 구성될 수도 있다. 제1 반사부(220)는 에피택시(Epitaxy), 화학증착방법(CVD), 스퍼터링(Sputtering), 유기금속기상성장법(MOCVD) 또는 증기상 에피택시(HVPE) 등의 방법 중 어느 하나의 방법에 의해서 기판(210)에 형성될 수 있다.
캐비티층(230)은 제1 반사부(220)에서 생성된 전자와 제2 반사부(240)에서 생성된 정공이 만나 재결합하는 층으로서, 전자와 정공의 재결합에 의해 빛이 생성된다. 캐비티층(230)은 단일양자우물(Single Quantum Well, SQW) 또는 복수 개의 양자우물층을 갖는 다중양자우물(Multiple Quantum Well, MQW) 구조를 포함할 수 있다. 다중양자우물 구조를 포함할 경우, 캐비티층(230)은 에너지 밴드가 서로 다른 우물층(미도시)과 장벽층(미도시)이 교대로 한번 또는 그 이상 적층되는 구조를 갖는다.
캐비티층(230)의 우물층(미도시)/장벽층(미도시)은 AlGaInP/AlGaInP, AlGaInP/AlInP, AlGaAs/AlGaAs, AlGaAs/GaAs 또는 AlGaAs/InGaAs 등으로 구성될 수 있으나, 우물층(미도시)은 Al을 포함해야 하며, 우물층(미도시)으로 사용되는 물질은 가시광선 영역부터 적외선 영역까지의 파장을 방출할 수 있는 밴드갭 에너지를 가질 수 있다.
캐비티층(230)의 상단에는 산화막층(232)이 형성된다.
산화막층(232)은 산화(Oxidation)공정을 거치며 일정 길이의 산화된 부분이 형성되며, 산화된 부분의 길이에 따라 개구부의 직경을 결정한다. 산화막층(232)은 제1 반사부(220) 및 제2 반사부(240)보다 높은 농도의 알루미늄(Al)으로 구성된다. 알루미늄 농도가 높을수록, 산화되는 속도가 증가한다. 산화막층(232)이 양 반사부(220, 240)보다 상대적으로 높은 알루미늄 농도로 구현됨에 따라, 추후 산화를 진행함에 있어 선택적으로 산화를 진행할 수 있게 된다. 예를 들어, 산화막층(232)은 98%의 AlGaAs로 구현되는 반면, 각 반사부(220, 240)는 92% AlGaAs로 구현될 수 있다.
산화막층(232)은 VCSEL(120)의 외부로부터 산화가 진행되며 일정 길이의 산화된 부분을 형성하며, 산화되는 부분의 길이는 산화막층의 조성의 균일도, 산화막층의 두께 및 산화막 장치의 온도 균일도에 따라 주로 달라진다. 산화되는 부분의 길이는 개구부(234)의 직경을 결정하므로, 매우 중요한 요소에 해당한다. 다만, 전술한 대로, 산화막층의 균일도와 두께 및 산화막 장치의 온도 균일도는 이론과 같이 완벽하게 제어할 수 없는 문제이기 때문에, 각 VCSEL들이 기판 상에서 형성되는 영역에 따라 조금씩 상이해진다. 이에 따라, 개구부(234)의 직경은 각 VCSEL이 기판 상에서 형성되는 영역에 따라 상이해진다. VCSEL 어레이(110)에서 형성되는 각 VCSEL들의 개구부가 균일하지 못할 경우, VCSEL 어레이(110)의 특성에 악영향을 미치게 되어 반드시 해소되어야 한다. 본 발명의 일 실시예에서는 이러한 문제를 식각 공정에서 해소하고 있다. 이에 대한 구체적인 설명은 도 6 및 도 16을 참조하여 설명하기로 한다,
제2 반사부(240)는 p형 도펀트가 도핑된 반도체 물질로 구성될 수 있으며, Al을 포함하는 반도체 물질인 AlGaAs, AlGaInP 및 AlInP 중 어느 하나로 구성되거나, GaP로 구성될 수 있다. 제2 반사부(240)는 적어도 하나 이상의 층으로 구성될 수 있으며, DBR이 형성된 층을 포함하여 구성될 수도 있다. 제2 반사부(240)는 캐비티층(230) 상에 에피택시(Epitaxy), 화학증착방법(CVD), 스퍼터링(Sputtering), 유기금속기상성장법(MOCVD) 또는 증기상 에피택시(HVPE) 등의 방법 중 어느 하나의 방법에 의해서 형성될 수 있다.
전극(250)은 제2 반사부(240) 상에 형성되어 제2 반사부(240)로 전원을 공급한다.
VCSEL(120)은 도 2에 도시된 바와 같이, 메사(MESA) 구조를 가지며 VCSEL 어레이(110)에 수십 개 내지 수백 개가 포함된다. 다만, VCSEL 어레이(110)에 포함된 각 VCSEL(120)은 형성되는 위치에 따라 서로 다른 메사 직경을 가짐으로써, VCSEL(120)에 포함된 VCSEL은 균일한 개구부의 직경을 갖는다.
도 3은 개구부의 직경에 따른 전류와 출력 파워의 관계를 도시한 그래프이고, 도 4는 개구부의 직경에 따른 문턱전압의 변화를 도시한 그래프이다.
도 3 및 도 4로부터 확인할 수 있듯이, 개구부의 직경은 VCSEL의 특성에 지대한 영향을 미친다.
도 3을 참조하면, 개구부의 직경에 따라 동일한 전류가 입력되더라도 광 출력이 상이해지는 것을 확인할 수 있다. 일정한 수준 이하의 전류가 입력될 경우, 개구부의 직경이 작을수록 보다 센 출력의 광이 출력되는 경향을 보이나, 일정한 수준 이상의 전류가 입력될 경우, 개구부의 직경이 클수록 보다 센 출력의 광이 출력되는 것을 확인할 수 있다. 동일한 전류에서, 직경에 따라 1.5배에서 5배까지 광 출력의 세기가 달라지는 것을 확인할 수 있다.
또한, 도 4를 참조하면, 개구부의 직경이 증가할수록, 문턱전압의 크기도 증가하는 것을 확인할 수 있다.
즉, 이처럼, VCSEL 내 개구부의 직경은 VCSEL의 광 특성에 많은 영향을 미치는 것을 확인할 수 있다. 이에 따라, VCSEL 어레이(110)에 포함되는 복수의 VCSEL(120)들의 개구부의 직경을 균일하게 만드는 것이 필요하다.
도 5는 본 발명의 일 실시예에 따라 기판 상에 VCSEL을 구성하는 레이어가 성장하는 과정을 도시한 도면이다.
기판(210) 상에 차례로 제1 반사부(220), 캐비티층(230) 및 제2 반사부(240)가 성장한다.
도 6은 본 발명의 일 실시예에 따라 기판 상에 성장한 반사층 일부를 식각하는 과정을 도시한 도면이고, 도 7은 본 발명의 일 실시예에 따라 산화막층에 산화를 진행하는 과정을 도시한 도면이다.
후술할 식각장치는 성장한 레이어 중 제2 반사부(240)를 메사구조로 식각한다. 메사구조로 제2 반사부(240)를 식각할 경우, 캐비티층(230)과 산화막층(232)의 양 측면이 외부로 드러나게 된다. 외부로 드러난 산화막층(232)의 양 측면으로 산화(Oxidation)가 진행되어, 외부로부터 일정한 길이만큼 산화된다. 산화는 다음과 같은 이유로 산화막층(232)에서 주로 진행된다.
도 8은 알루미늄의 함량과 형성되는 산화막의 길이와의 관계를 도시한 그래프이고, 도 9는 알루미늄의 두께와 형성되는 산화막의 길이와의 관계를 도시한 그래프이다.
도 8을 참조하면, 알루미늄 함량이 증가할수록, 형성되는 산화되는 부분의 길이가 긴 것을 확인할 수 있으며, 도 9를 참조하면, 알루미늄(갈륨)비소의 두께가 두꺼울수록 형성되는 산화되는 부분의 길이가 긴 것을 확인할 수 있다.
즉, 도 8과 도 9에 도시된 그래프의 내용을 참조할 때, 알루미늄 함량이 증가할수록 동일한 시간에서 산화되는 부분의 길이가 증가하고 있기 때문에, 산화 속도가 빨라지는 것을 알 수 있다. 전술한 대로, 산화막층(232)의 알루미늄 함량은 상대적으로 반사부(220, 240)보다 높아, 산화가 수행될 경우 상대적으로 산화막층(232)에 집중되어 산화가 수행되게 된다.
다시 도 6 및 7을 참조하면, 이에 따라, 외부로 드러난 산화막층(232)의 양 측면으로 산화(Oxidation)가 진행되어, 산화된 부분(710)이 형성된다. 이때, 산화되는 부분(710)의 길이는 전술한 대로, 산화막층(232)의 조성의 균일도, 산화막층(232)의 두께 및 산화막 장치의 온도 균일도에 따라 달라진다. 문제는 VCSEL 어레이(110)에서 형성되는 각 VCSEL의 산화막층(232)의 균일도와 두께가 기판(210) 상에서 형성되는 영역에 따라 달라진다는 점에 있다. 이러한 문제는 기판의 영역에 따라 산화막층(232)에 형성되는 산화막층(232) 내 산화되는 부분(710)의 길이의 차이를 유발하고, 이는 곧, 개구부의 직경의 차이를 유발함을 의미한다. 제조과정에서 VCSEL의 산화막층(232)의 균일도와 두께가 달라지는 것은 피할 수 없는 문제에 해당하므로, 본 발명의 일 실시예에 따른 식각장치는 제2 반사부(240)를 메사구조로 식각함에 있어, 기판의 영역에 따라 식각하는 부분의 폭(610)을 구별하여 식각한다. 여기서, 기판의 영역은 기판의 중심을 기준으로 거리에 따라 구분될 수 있다. 즉, 식각장치는 기판의 중심으로부터 일정 거리마다 영역을 구분하여, 구분된 영역에 따라 제2 반사부(240)를 식각하는 폭(610)을 달리 설정할 수 있다. 기판의 가장자리로 갈수록 산화막층(232)의 두께가 증가하거나 감소하기 때문에, 기판의 가장자리부에 위치한 VCSEL 내에서 산화된 부분(710)의 길이는 기판의 중심부의 그것에 비해 길어지거나 짧아지게 된다. 이러한 점을 고려하여, 기판의 가장자리부에 위치한 VCSEL의 제2 반사부를 식각하고자 할 경우, 중심의 그것을 식각할 때보다 상대적으로 좁거나 넓은 폭(610)으로 식각한다. 즉, 식각으로 형성되는 메사의 직경이 기판의 가장자리부로 갈수록 넓어지거나 좁아진다. 메사의 직경이 변함에 따라(식각되는 폭이 좁아지거나 넓어짐에 따라), 중심부와 다른 길이로 산화막층 내 산화가 진행되더라도 메사의 직경으로 보상하여 균일한 개구부의 직경을 갖도록 할 수 있다. 식각장치는 기판의 중심으로부터 동일한 거리만큼 떨어진 모든 VCSEL의 제2 반사부를 동일한 폭만큼 식각할 수도 있고, 기판의 중심으로부터 동일한 거리만큼 떨어진 VCSEL들 중 일부 VCSEL의 제2 반사부만을 폭을 달리하여 식각할 수도 있다. VCSEL 어레이 내 VCSEL의 개수가 수십 개 내지 수백 개가 포함되기 때문에, 너무 많은 숫자의 VCSEL 내 개구부의 직경이 변할 경우, VCSEL 어레이 전체의 특성이 크게 변할 수도 있다. 이에 따라, 식각장치는 기판의 중심으로부터 동일한 거리만큼 떨어진 VCSEL들 중 기 설정된 개수의 VCSEL의 제2 반사부만을 폭을 달리하여 식각할 수도 있다.
도 10은 본 발명의 일 실시예에 따라 제1 전극을 형성하는 과정을 도시한 도면이다.
제1 전극(1010)이 제2 반사부(240) 상에 형성된다. 제2 반사부(240)로 전원이 인가될 수 있도록, 제1 전극(1010)이 제2 반사부(240) 상에 형성된다.
도 11은 본 발명의 일 실시예에 따라 패시베이션층을 형성하는 과정을 도시한 도면이다.
제2 반사부(240), 제1 전극(1010) 및 식각에 의해 드러난 제1 반사부(220)의 일부 면적 상에 패시베이션(Passivation) 층(1110)을 형성한다.
도 12는 본 발명의 일 실시예에 따라 패시베이션층의 일부를 식각하는 과정을 도시한 도면이다.
형성된 패시베이션층(1110)에서 제1 전극이 형성된 부분(1210)이 식각된다. 제1 전극이 패시베이션층(1110) 외부로 드러날 수 있도록, 패시베이션층(1110)에서 제1 전극이 형성된 부분(1210)은 식각된다.
도 13은 본 발명의 일 실시예에 따라 전극 패드를 형성하는 과정을 도시한 도면이다.
제1 전극이 형성된 부분을 포함하여(1210) 개구부를 제외한 패시베이션층 상단에 전극 패드(1310)가 형성된다. 전원이 제1 전극으로 보다 손쉽게 전달될 수 있도록 전극 패드(1310)가 패시베이션층(1110)의 상단에 형성된다. 이에 따라, 제1 전극(1010)이 패시베이션층(1110) 일부분(1210)에 위치하여 외부에서 전원의 공급이 다소 불편했던 점을 전극 패드(1310)를 배치함으로써 해소할 수 있다.
다만, 전극 패드(1310)가 개구부로부터 방사되는 레이저(광)의 출력을 방해하지 말아야 하므로, 전극 패드(1310)는 개구부를 제외한 패시베이션층 상단에 형성된다.
도 14는 본 발명의 일 실시예에 따라 제2 전극을 형성하는 과정을 도시한 도면이다.
제2 전극(1410)은 기판(210)의 하단부에 형성된다. 제2 전극(1410)은 기판(210)의 하단부에 형성되어, 제1 반사부(220)로 전원을 공급한다.
도 15는 종래의 VCSEL 어레이와 본 발명의 일 실시예에 따른 VCSEL 어레이의 평면도이다.
도 15(a)에서 볼 수 있듯이, 기판의 영역(기판의 중심으로부터의 거리)와 무관하게 VCSEL들의 (메사구조의) 직경이 모두 일정하였다. 반면, 기판의 영역에 따라 VCSEL 내 산화막층(232)에서 산화된 부분(710)의 길이는 달라지기 때문에, 종래의 VCSEL 어레이 내에 포함된 각 VCSEL의 개구부들은 제각각의 직경을 가질 수밖에 없었다.
반면, 도 15(b) 또는 15(c)에서 볼 수 있듯이, 기판의 영역(기판의 중심으로부터의 거리)에 따라 VCSEL들은 상이한 (메사구조의) 직경을 갖는다. 이로 인해, 기판의 영역에 따라 VCSEL 내 산화막층(232)에서 산화된 부분(710)의 길이가 달라지더라도 최종적으로 제조된, VCSEL 어레이 내에 포함된 각 VCSEL의 개구부들은 균일한 직경을 가질 수 있다.
도 16은 본 발명의 일 실시예에 따른 식각장치의 구성을 도시한 도면이다.
도 16을 참조하면, 본 발명의 일 실시예에 따른 식각장치(1600)는 PR 도포부(1610), 에칭부(1620) 및 제어부(1630)를 포함한다.
PR 도포부(1610)는 원하는 영역만을 선택적으로 식각할 수 있도록, 식각되지 않을 부위에 포토 레지스트(PR: Photo Resist)를 도포한다. 도 5에 도시된 성장과정을 거쳐, VCSEL을 구성하는 각 레이어가 모두 기판 상에 성장한 경우, PR 도포부(1610)는 제2 반사부(240) 중 식각되지 않아야 할 부위 상에 포토 레지스트를 도포한다.
에칭부(1620)는 레이어에 대해 식각을 수행한다. 에칭부(1620)는 습식 식각(Wet Etching), 건식 식각(Dry Etching) 또는 플라즈마 식각(Plasma Etching) 등 다양한 방법으로 제2 반사부 상에 도포된 포토 레지스트와 포토 레지스트가 도포되지 않은 제2 반사부를 식각한다.
제어부(1630)는 기판의 영역 별로 도포될 포토 레지스트의 면적을 결정하여, 기판 상에 영역 별로 서로 다른 직경의 메사가 형성되도록 PR 도포부(1610)를 제어한다. 제어부(1630)는 기판의 영역(기판의 중심으로부터의 거리) 별로 일부 또는 전부의 VCSEL의 메사 직경이 달라지도록, 제2 반사부 상에 도포될 포토 레지스트의 면적을 결정한다. 기판의 외곽으로 갈수록 산화막층(232) 내 산화된 부분(710)의 길이가 길어지거나 짧아지기 때문에, 제어부(1630)는 기판의 외곽으로 갈수록 포토 레지스트가 도포되는 면적이 증가하거나 짧아지게 PR 도포부(1610)를 제어한다. 포토 레지스트가 도포되는 면적이 변함에 따라 식각되는 폭도 상이해져, 산화막층(232) 내 산화된 부분(710)의 길이가 길어지거나 짧아지더라도 개구부의 직경은 균일하게 유지될 수 있다.
도 17은 본 발명의 일 실시예에 따른 VCSEL 어레이를 제조하는 공정을 도시한 순서도이다. VCSEL 어레이를 제조하는 공정은 다양한 기능(성장, 도포 및 식각 등)을 구비한 VCSEL 어레이를 제조장치 등에 의해 수행될 수 있다.
기판(210) 상에 각 레이어를 성장시킨다(S1710).
중심으로부터의 거리에 따라 상이한 폭만큼 제2 반사층(240)을 식각한다(S1720).
캐비티층(230)에 산화막(232)을 형성한다(S1730).
제2 반사층(240) 상에 제1 전극(1010)을 형성한다(S1740).
제2 반사층(240) 및 제1 전극(1010) 상에 패시베이션층(1110)을 성장시킨다(S1750).
제1 전극(1010) 상의 패시베이션층(1110)을 식각한다(S1760).
패시베이션층(1110) 상에 금속패드(1310)를 성장시킨다(S1770).
기판(210)의 하단에 제2 전극(1410)을 형성한다(S1780).
도 18은 본 발명의 일 실시예에 따라 VCSEL 어레이를 제조하기 위해 레이어를 식각하는 방법을 도시한 순서도이다
PR 도포부(1610)는 제어부(1630)의 제어에 따라 각 레이어가 성장된 기판 상에 영역 별로 서로 다른 직경의 메사가 형성되도록 포토 레지스트를 도포한다(S1810).
에칭부는 기판 상에 형성된 제2 반사층을 식각한다(S1820).
도 17 및 18에서는 각 과정을 순차적으로 실행하는 것으로 기재하고 있으나, 이는 본 발명의 일 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것이다. 다시 말해, 본 발명의 일 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 일 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 도 17 및 18에 기재된 순서를 변경하여 실행하거나 각 과정 중 하나 이상의 과정을 병렬적으로 실행하는 것으로 다양하게 수정 및 변형하여 적용 가능할 것이므로, 도 17 및 18은 시계열적인 순서로 한정되는 것은 아니다.
한편, 도 17 및 18에 도시된 과정들은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 즉, 컴퓨터가 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등) 및 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다. 또한 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 시스템에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
110: VCSEL 어레이
120: VCSEL
210: 기판
220: 제1 반사부
230: 캐비티층
232: 산화막층
234: 개구부
236: 활성층
240: 제2 반사부
250: 전극
610: 식각 폭
710: 산화된 부분
1010: 제1 전극
1110: 패시베이션층
1310: 전극패드
1410: 제2 전극
1600: 식각장치
1610: PR 도포부
1620: 에칭부
1630: 제어부

Claims (14)

  1. VCSEL 어레이를 제조하기 위한 방법에 있어서,
    기판 상에 VCSEL을 구성하는 제1 반사층, 활성층, 산화막층 및 제2 반사층을 차례로 성장시키는 성장과정;
    기판의 중심으로부터의 거리에 따라 상이한 직경을 갖도록 제2 반사층을 메사(MESA) 식각하는 식각과정;
    상기 산화막층에 산화를 진행하는 산화과정;
    제2 반사층 상에 제1 전극을 형성하는 제1 전극 형성과정; 및
    상기 기판의 하단에 제2 전극을 형성하는 제2 전극 형성과정
    을 포함하는 것을 특징으로 하는 VCSEL 어레이 제조방법.
  2. 제1항에 있어서,
    상기 제2 반사층 및 상기 식각과정에 의해 외부로 드러난 제1 반사층의 상단에 패시베이션(Passivation) 층을 성장시키는 제2 성장과정을 더 포함하는 것을 특징으로 하는 VCSEL 어레이 제조방법.
  3. 제2항에 있어서,
    상기 제1 전극의 상단에 위치한 패시베이션 층을 식각하는 제2 식각과정을 더 포함하는 것을 특징으로 하는 VCSEL 어레이 제조방법.
  4. 제3항에 있어서,
    상기 패시베이션 층의 상단에 금속패드를 성장시키는 제3 성장과정을 더 포함하는 것을 특징으로 하는 VCSEL 어레이 제조방법.
  5. 제1항에 있어서,
    상기 산화막층은,
    기판의 중심으로부터 멀어질수록 두께가 증가하거나 감소하고, 조성이 불균일해지는 것을 특징으로 하는 VCSEL 어레이 제조방법.
  6. 제5항에 있어서,
    상기 식각과정은,
    기판의 중심으로부터 거리가 멀어질수록, 메사의 직경이 커지거나 작아지도록 제2 반사층을 메사 식각하는 것을 특징으로 하는 VCSEL 어레이 제조방법.
  7. 제1항 내지 제6항 중 어느 한 항의 방법에 의해 제조된 VCSEL 어레이.
  8. 제7항에 있어서,
    상기 VCSEL 어레이에 형성된 각 VCSEL은,
    기판의 중심으로부터 떨어진 거리에 따라, 서로 다른 메사 직경을 갖는 것을 특징으로 하는 VCSEL 어레이.
  9. 제8항에 있어서,
    상기 VCSEL 어레이에 형성된 각 VCSEL은,
    기판의 중심으로부터 떨어진 거리가 상이하더라도 기 설정된 오차범위 내에서 개구부(Aperture)의 직경을 갖는 것을 특징으로 하는 VCSEL 어레이.
  10. 기판에 성장한, VCSEL을 구성하는 레이어를 식각하는 식각장치에 있어서,
    기판에 성장한 레이어로 포토 레지스트(PR: Photo Resist)를 도포하는 PR 도포부;
    식각을 수행하는 에칭부; 및
    기판의 영역 별로 도포될 PR의 면적을 결정하여, 기판 상에 영역 별로 서로 다른 직경의 메사가 형성되도록 하는 제어부
    를 포함하는 것을 특징으로 하는 식각장치.
  11. 제10항에 있어서,
    상기 제어부는,
    기판의 중심으로부터 거리가 멀어질수록 PR이 도포되는 면적을 증가시키거나 감소시키는 것을 특징으로 하는 식각장치.
  12. 제11항에 있어서,
    상기 제어부는,
    상기 에칭부에 의해 식각이 수행될 경우, 기판의 중심으로부터 거리가 멀어질수록 메사의 직경이 커지거나 작아지도록 제어하는 것을 특징으로 하는 식각장치.
  13. VCSEL을 구성하는 각 레이어가 성장한 기판 상에 기판의 영역 별로 서로 다른 직경의 메사가 형성되도록 포토 레지스트(PR: Photo Resist)를 도포하는 도포과정; 및
    상기 기판 상에 형성된 일부 레이어를 식각하는 식각과정
    을 포함하는 것을 특징으로 하는 식각방법.
  14. 제13항에 있어서,
    상기 도포과정은,
    기판의 중심으로부터 거리가 멀어질수록 PR이 도포되는 면적을 증가시키거나 감소시키는 것을 특징으로 하는 식각방법.
KR1020190063829A 2019-05-30 2019-05-30 균일한 문턱전류를 갖는 vcsel 어레이 및 그의 제조방법 KR102208567B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190063829A KR102208567B1 (ko) 2019-05-30 2019-05-30 균일한 문턱전류를 갖는 vcsel 어레이 및 그의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190063829A KR102208567B1 (ko) 2019-05-30 2019-05-30 균일한 문턱전류를 갖는 vcsel 어레이 및 그의 제조방법

Publications (3)

Publication Number Publication Date
KR20200137444A true KR20200137444A (ko) 2020-12-09
KR102208567B1 KR102208567B1 (ko) 2021-01-27
KR102208567B9 KR102208567B9 (ko) 2022-04-11

Family

ID=73787512

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190063829A KR102208567B1 (ko) 2019-05-30 2019-05-30 균일한 문턱전류를 갖는 vcsel 어레이 및 그의 제조방법

Country Status (1)

Country Link
KR (1) KR102208567B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102412761B1 (ko) * 2021-02-05 2022-06-24 하나옵트로닉스 주식회사 단차를 갖는 vcsel 칩, vcsel 어레이 및 그의 제조방법
KR102422873B1 (ko) * 2021-02-05 2022-07-20 하나옵트로닉스 주식회사 Vcsel 칩, vcsel 어레이 및 그의 제조방법
WO2022197000A1 (ko) * 2021-03-16 2022-09-22 한국광기술원 수평형 vcsel 칩, vcsel 어레이 및 그의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817306B2 (ja) * 2006-06-02 2011-11-16 株式会社リコー 面発光型半導体レーザウェハの製造方法及び半導体レーザアレイの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4817306B2 (ja) * 2006-06-02 2011-11-16 株式会社リコー 面発光型半導体レーザウェハの製造方法及び半導体レーザアレイの製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102412761B1 (ko) * 2021-02-05 2022-06-24 하나옵트로닉스 주식회사 단차를 갖는 vcsel 칩, vcsel 어레이 및 그의 제조방법
KR102422873B1 (ko) * 2021-02-05 2022-07-20 하나옵트로닉스 주식회사 Vcsel 칩, vcsel 어레이 및 그의 제조방법
WO2022197000A1 (ko) * 2021-03-16 2022-09-22 한국광기술원 수평형 vcsel 칩, vcsel 어레이 및 그의 제조방법

Also Published As

Publication number Publication date
KR102208567B1 (ko) 2021-01-27
KR102208567B9 (ko) 2022-04-11

Similar Documents

Publication Publication Date Title
US5182757A (en) Surface emission type semiconductor laser
US7466738B2 (en) Surface emitting laser device and production method
US10693277B2 (en) Implant regrowth VCSEL and VCSEL array with heterogeneous combination of different VCSEL types
KR102208567B1 (ko) 균일한 문턱전류를 갖는 vcsel 어레이 및 그의 제조방법
US5963576A (en) Annular waveguide vertical cavity surface emitting laser and method of fabrication
JP7050124B2 (ja) 平坦化vcselおよびその作製方法
WO2007142184A1 (ja) 面発光型半導体レーザおよびその製造方法
JP2004146833A (ja) 複数活性領域を備えた電気ポンピング式垂直共振器面発光レーザ
US6778578B2 (en) Multi-wavelength surface emitting laser and method for manufacturing the same
US6560262B1 (en) Vertical cavity surface emitting laser array and a process for making same
KR20070012262A (ko) Vcsel 시스템
JP2015177000A (ja) 面発光レーザ、面発光レーザ素子及び原子発振器
JP2009164466A (ja) 面発光型半導体レーザおよびその製造方法
US6835581B2 (en) Method of coating optical device facets with dielectric layer and device made therefrom
KR20030038072A (ko) 산화막 전류 구경을 갖는 장파장용 수직 공진 표면 방출레이저 및 그 제조 방법
US20240136803A1 (en) Multi-wavelength vcsel array and method of fabrication
JP2007059909A (ja) エピタキシャル層成長によって製造されたリングレーザを有する半導体システム
JPH08181384A (ja) 面発光レーザ及びその作製方法
JPH01246891A (ja) 分布帰還型半導体レーザ及び分布帰還型半導体レーザの作成方法
JP2009059943A (ja) 面発光半導体レーザ
JP6186676B2 (ja) 光半導体装置の製造方法
JP3612101B2 (ja) 半導体微小共振器発光素子
JPH03123092A (ja) 半導体レーザ
JP3813932B2 (ja) 化合物半導体多層膜のドライエッチング方法
US20240178638A1 (en) Semiconductor laser diode array and the method for manufacturing a two-dimensional semiconductor laser diode array

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]