KR20200134368A - 표시 패널 및 이의 제조 방법 - Google Patents

표시 패널 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200134368A
KR20200134368A KR1020190059463A KR20190059463A KR20200134368A KR 20200134368 A KR20200134368 A KR 20200134368A KR 1020190059463 A KR1020190059463 A KR 1020190059463A KR 20190059463 A KR20190059463 A KR 20190059463A KR 20200134368 A KR20200134368 A KR 20200134368A
Authority
KR
South Korea
Prior art keywords
pixel
layer
pixel definition
display panel
pixel defining
Prior art date
Application number
KR1020190059463A
Other languages
English (en)
Inventor
김근탁
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190059463A priority Critical patent/KR20200134368A/ko
Priority to US16/782,929 priority patent/US10847591B1/en
Priority to CN202010339257.5A priority patent/CN111987121A/zh
Publication of KR20200134368A publication Critical patent/KR20200134368A/ko

Links

Images

Classifications

    • H01L27/3246—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H01L27/3211—
    • H01L51/0001—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 패널은 화소 영역 및 상기 화소 영역에 인접한 주변 영역이 정의된 베이스 기판, 상기 베이스 기판 상에 배치되고, 상기 화소 영역에 대응하는 복수의 개구부들이 정의된 화소 정의막, 및 상기 복수의 개구부들에 배치된 복수의 발광 소자들을 포함한다. 상기 화소 정의막은 제1 화소 정의부, 상기 제1 화소 정의부에 비해 상기 화소 영역에 인접하게 배치된 제2 화소 정의부, 및 상기 제1 화소 정의부 및 상기 제2 화소 정의부를 커버하고, 상기 제1 화소 정의부의 일부를 노출시키는 이격부가 정의된 제3 화소 정의부를 포함한다.

Description

표시 패널 및 이의 제조 방법 {DISPLAY PANEL AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 패널 및 이의 제조 방법에 관한 발명이다. 보다 상세하게는, 발광 특성 및 신뢰성이 향상된 표시 패널 및 이의 제조 방법에 관한 것이다.
전자 장치는 전기적 신호에 따라 활성화된다. 전자 장치는 전자 패널 및 전자 모듈과 같은 다양한 전자 부품들로 구성된다. 전자 패널은 영상을 생성하는 복수의 발광 소자들을 포함한다. 발광 소자들은 각각 발광 영역들을 정의하며 발광 영역들에 표시된 광을 통해 영상이 구현될 수 있다.
일반적으로 기판상에 복수의 애노드들이 배치되고, 애노드들을 덮도록 기판상에 유기 절연막이 형성된다. 복수의 개구부들을 갖도록 유기 절연막이 패터닝되어 화소 정의막이 형성된다. 화소 정의막들의 개구부들에 의해 애노드 전극들의 소정의 영역이 노출된다. 개구부들에 의해 형성되는 영역은 화소들의 발광영역들로 정의될 수 있다.
화소들의 발광영역들에서 애노드들 상에 발광층들이 형성된다. 발광층들은 잉크젯 프린팅(Inkjet printing) 등의 프린팅 방법에 의해 형성될 수 있다.
본 발명은 잔사 처리 공정을 포함하면서도 유기 화소 정의막의 발액성이 감소되지 않아 신뢰성 및 발광 효율이 향상된 표시 패널 및 표시 패널의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 실시예에 따른 표시 패널은 화소 영역 및 상기 화소 영역에 인접한 주변 영역이 정의된 베이스 기판, 상기 베이스 기판 상에 배치되고, 상기 화소 영역에 대응하는 복수의 개구부들이 정의된 화소 정의막, 및 상기 복수의 개구부들에 각각 배치된 복수의 발광층들을 포함한다. 상기 화소 정의막은 제1 화소 정의부, 상기 제1 화소 정의부에 비해 상기 화소 영역에 인접하게 배치된 제2 화소 정의부, 및 상기 제1 화소 정의부 및 상기 제2 화소 정의부를 커버하고, 상기 제1 화소 정의부의 일부를 노출시키는 이격부가 정의된 제3 화소 정의부를 포함한다.
상기 제1 화소 정의부는 상기 제2 화소 정의부에 인접한 일 측면을 포함할 수 있다. 상기 제3 화소 정의부의 상기 이격부에 의해 상기 일 측면이 노출될 수 있다.
상기 제1 화소 정의부는 발액성 물질을 포함할 수 있다.
상기 발광층은 상기 제1 화소 정의부의 상기 노출된 일부에 접촉할 수 있다.
상기 제3 화소 정의부는 평면상에서 상기 중간층의 적어도 일부와 중첩할 수 있다.
상기 제3 화소 정의부는 실리콘 나이트라이드(SiNx), 실리콘 옥사이드(SiOx), 및 실리콘 옥시나이트라이드(SiOxNy) 중 적어도 하나를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널은 상기 베이스 기판의 상기 주변 영역에 중첩하는 베이스 화소 정의막을 더 포함할 수 있다. 상기 화소 정의막은 상기 베이스 화소 정의막 상에 배치될 수 있다.
상기 제1 화소 정의부의 높이는 상기 제2 화소 정의부의 높이보다 크거나 같을 수 있다.
상기 제1 화소 정의부 및 상기 제2 화소 정의부는 제1 방향을 따라 서로 이격되고, 상기 제1 방향과 교차하는 제2 방향을 따라 각각 연장될 수 있다.
상기 제1 화소 정의부는 상기 제1 방향을 따라 서로 이격된 복수의 서브 패턴들을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시 패널의 제조 방법은 베이스 기판 상에 유기물을 패터닝하여 복수의 유기 패턴들을 형성하는 단계, 상기 복수의 유기 패턴들을 커버하도록 무기막을 형성하는 단계, 상기 무기막을 패터닝하는 단계, 상기 베이스 기판 상에 발생한 잔사를 제거하는 단계, 및 상기 유기 패턴들을 경화하여 화소 정의막을 형성하는 단계를 포함한다.
상기 화소 정의막을 형성하는 단계에서 상기 무기막에 이격부가 형성될 수 있다.
상기 화소 정의막을 형성하는 단계에서 상기 이격부에 의해 상기 경화된 유기 패턴들의 적어도 일부가 노출될 수 있다.
상기 화소 정의막에 복수의 개구부들이 정의될 수 있다. 일 실시예에 따른 표시 패널의 제조 방법은 상기 화소 정의막을 형성하는 단계 이후에 상기 복수의 개구부들 각각에 발광 물질을 포함하는 중간층을 패터닝하는 단계를 더 포함할 수 있다. 상기 중간층은 상기 경화된 유기 패턴들의 상기 노출된 일부에 접촉할 수 있다.
상기 화소 정의막은 제1 화소 정의부, 상기 제1 화소 정의부와 이격된 제2 화소 정의부, 및 제1 화소 정의부 및 상기 제2 화소 정의부를 커버하고, 상기 제1 화소 정의부의 일부를 노출시키는 이격부가 정의된 제3 화소 정의부를 포함할 수 있다. 상기 제1 화소 정의부는 상기 베이스 기판 상에 형성된 제1 유기 패턴들을 상기 무기막을 형성하는 단계 이전에 선경화하여 형성될 수 있다. 상기 제2 화소 정의부는 상기 베이스 기판 상에 상기 제1 화소 정의부에 인접하게 형성된 제2 유기 패턴들을 상기 무기막을 형성하는 단계 이후에 경화하여 형성될 수 있다.
상기 제2 유기 패턴들을 경화하는 단계에서 상기 무기막에 상기 이격부가 형성되어 상기 제3 화소 정의부가 형성될 수 있다. 상기 이격부는 상기 제1 화소 정의부 및 상기 제2 화소 정의부의 경계에 형성될 수 있다.
상기 화소 정의막을 형성하는 단계에서 상기 경화 공정에 의해 상기 유기 패턴이 수축될 수 있다.
상기 복수의 유기 패턴들은 발액성 물질을 포함할 수 있다.
상기 잔사를 제거하는 단계는 상기 무기막 표면에 플라즈마를 처리하는 단계를 포함할 수 있다.
일 실시예에 따른 표시 패널의 제조 방법은 상기 복수의 유기 패턴들을 형성하는 단계 이전에, 상기 베이스 기판 상에 베이스 화소 정의막을 형성하는 단계를 더 포함할 수 있다. 상기 화소 정의막은 상기 베이스 화소 정의막 상에 형성될 수 있다.
본 발명의 실시예에 따르면, 잔사 처리 공정시 무기막에 의해 유기 화소 정의막이 보호되고, 이후 경화 공정에서 유기 화소 정의막의 발액성 표면이 노출되어 균일한 유기 발광층을 형성시킬 수 있다. 이에 따라, 표시 패널의 발광 효율 및 신뢰성이 증가될 수 있다.
도 1은 본 발명의 실시예에 따른 표시패널의 사시도이다.
도 2는 본 발명의 실시예에 따른 표시패널의 평면도이다.
도 3a는 본 발명의 실시예에 따른 표시패널의 화소영역들의 평면도이다.
도 3b는 본 발명의 실시예에 따른 표시패널의 화소영역의 단면도이다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 표시패널의 화소영역의 단면도들이다.
도 5는 본 발명의 실시예에 따른 표시패널의 화소영역의 단면도이다.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다.
도 7a 및 도 7b는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다.
도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 살펴보기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
본 출원에서, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 또는 "상부에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "하에" 또는 "하부에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 출원에서 "상에" 배치된다고 하는 것은 상부뿐 아니라 하부에 배치되는 경우도 포함하는 것일 수 있다.
한편, 본 출원에서 "직접 접한다"는 것은 층, 막, 영역, 판 등의 부분과 다른 부분 사이에 추가되는 층, 막, 영역, 판 등이 없는 것을 의미하는 것일 수 있다. 예를 들어, "직접 접하는"것은 두 개의 층 또는 두 개의 부재들 사이에 접착 부재 등의 추가 부재를 사용하지 않고 배치하는 것을 의미하는 것일 수 있다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 패널에 대하여 설명한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대 또는 축소하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들 의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
도 1은 본 발명의 실시예에 따른 표시패널(DP)의 사시도이다. 도 2는 본 발명의 실시예에 따른 표시패널(DP)의 평면도이다.
도 1 및 도 2를 참조하면, 표시패널(DP)은 액정 표시 패널(liqid crystal display panel), 전기영동 표시 패널(electrophoretic display panel), MEMS 표시 패널(microelectromechanical system display panel), 일렉트로웨팅 표시 패널(electrowetting display panel), 유기발광표시패널(organic light emitting display panel), 마이크로엘이디 표시패널(micro LED display panel), 퀀텀닷 표시패널(Quantum dot display panel), 및 퀀텀로드 표시패널(Quantum Rod display panel) 중 어느 하나 일 수 있고, 특별히 제한되지 않는다.
별도로 도시하지 않았으나, 표시패널(DP)는 샤시부재 또는 몰딩부재를 더 포함할 수 있고, 표시패널(DP)의 종류에 따라 백라이트 유닛을 더 포함할 수 있다.
도 1에 도시된 것과 같이, 표시패널(DP)은 표시면(DP-IS)을 통해 이미지를 표시할 수 있다. 표시면(DP-IS)은 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면과 평행하다. 표시면(DP-IS)은 표시영역(DA)과 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 화소(PX)가 배치된다. 비표시영역(NDA)은 표시면(DP-IS)의 테두리를 따라 정의된다. 표시영역(DA)은 비표시영역(NDA)에 의해 에워싸일 수 있다.
표시면(DP-IS)의 법선 방향, 즉 표시패널(DP)의 두께 방향은 제3 방향(DR3)이 지시한다. 이하에서 설명되는 각 층들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)은 제3 방향(DR3)에 의해 구분된다. 그러나, 본 실시예에서 도시된 제1 내지 제3 방향들(DR1, DR2, DR3)은 예시에 불과하다. 이하, 제1 내지 제3 방향들은 제1 내지 제3 방향들(DR1, DR2, DR3) 각각 이 지시하는 방향으로써 정의되고, 동일한 도면 부호를 참조한다.
본 발명의 일 실시예에서 평면형 표시면(DP-IS)을 구비한 표시패널(DP)을 도시하였으나, 이에 제한되지 않는다. 표시패널(DP)는 곡면형 표시면 또는 입체형 표시면을 포함할 수도 있다. 입체형 표시면은 서로 다른 방향을 지시하는 복수 개의 표시영역들을 포함할 수도 있다.
도 2는 신호라인들(GL1~GLn, DL1~DLm) 및 화소들(PX11~PXnm)의 평면상 배치관계를 도시하였다. 신호라인들(GL1~GLn, DL1~DLm)은 복수 개의 게이트 라인들(GL1~GLn), 복수 개의 데이터 라인들(DL1~DLm)을 포함할 수 있다.
화소들(PX11~PXnm) 각각은 복수 개의 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 복수 개의 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결된다. 화소들(PX11~PXnm) 각각은 화소 구동회로 및 표시소자를 포함할 수 있다. 화소 구동회로의 구성에 따라 더 많은 종류의 신호라인이 표시패널(DP)에 구비될 수 있다.
화소들(PX11~PXnm)은 매트릭스 형태로 배치될 수 있으나, 이에 제한되지 않는다. 화소들(PX11~PXnm)은 펜타일 형태로 배치될 수 있다. 화소들(PX11~PXnm)은 다이아몬드 형태로 배치될 수 있다.
게이트 구동회로(GDC)는 비표시영역(NDA)에 배치될 수 있다. 게이트 구동회로(GDC)는 OSG(oxide silicon gate driver circuit) 또는 ASG(amorphose silicon gate driver circuit) 공정을 통해 표시패널(DP)에 집적화될 수 있다.
도 3a는 본 발명의 실시예에 따른 표시패널(DP)의 화소영역들(PXA-1, PXA-2, PXA-3)의 평면도이다. 도 3b는 본 발명의 실시예에 따른 표시패널(DP)의 화소영역(PXA-2)의 단면도이다. 도 3b는 도 3a의 I-I'선에 대응하는 단면을 도시하였다.
도 3a는 도 1에 도시된 표시영역(DA)의 일부분을 확대 도시한 것이다. 도 3a에서는 3종의 화소영역들(PXA-1, PXA-2, PXA-3)을 중심으로 도시하였다. 도 3a에 도시된 3종의 화소영역들(PXA-1, PXA-2, PXA-3)은 표시영역(DA) 전체에 반복적으로 배치될 수 있다.
도 3a를 참조하면, 제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3)의 주변에는 주변영역(NPXA)이 배치된다. 주변영역(NPXA)은 제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3)의 경계를 설정하여 제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3) 사이의 혼색을 방지한다. 또한, 주변영역(NPXA)은 소스광이 사용자에 제공되지 않도록 소스광을 차단한다.
본 실시예에서 평면상 면적이 동일한 제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3)을 예시적으로 도시하였으나, 이에 제한되지 않고, 제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3)은 서로 다른 면적을 갖거나, 적어도 2 이상의 면적은 서로 다를수 있다. 평면상 둥근 코너 영역을 갖는 직사각형상의 제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3)을 도시하였으나, 이에 제한되지 않는다. 평면상에서 제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3)은 또 다른 다각형상을 가질 수 있고, 코너 영역이 둥근 정다각형상을 가질 수도 있다.
제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3) 중 하나는 사용자에게 제1 색광을 제공하고, 다른 하나는 제1 색광과 다른 제2 색광을 제공하고, 남은 다른 하나는 제1 색광 및 제2 색광과 다른 제3 색광을 제공할 수 있다. 일 실시예에서, 제1 화소영역(PXA-1)은 레드광을 제공하고, 제2 화소영역(PXA-2)은 그린광을 제공하고, 제3 화소영역(PXA-3)은 블루광을 제공할 수 있다. 본 실시예에서 소스광은 제3 색광인 블루광일 수 있다. 소스광은 백라이트 유닛과 같은 광원에서 생성되거나, 발광 다이오드와 같은 표시소자에서 생성될 수 있다.
도 3b는 제2 화소영역(PXA-2)에 대응하는 표시패널(DP)의 단면을 도시하였다. 도 3b는 구동 트랜지스터와 발광소자(LED)에 대응하는 단면을 예시적으로 도시하였다.
도 3b에 도시된 것과 같이, 표시패널(DP)은 제1 베이스 기판(BS1), 제1 베이스 기판(BS1) 상에 배치된 회로 소자층(DP-CL), 및 회로 소자층(DP-CL) 상에 배치된 표시 소자층(DP-LED)을 포함할 수 있다.
제1 베이스 기판(BS1)은 합성수지기판 또는 유리기판을 포함할 수 있다. 회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자는 신호라인, 화소의 구동회로 등을 포함한다. 코팅, 증착 등에 의한 절연층, 반도체층 및 도전층 형성공정과 포토리소그래피 공정에 의한 절연층, 반도체층 및 도전층의 패터닝 공정을 통해 회로 소자층(DP-CL)이 형성될 수 있다.
본 실시예에서 회로 소자층(DP-CL)은 버퍼막(BFL), 제1 절연층(10), 제2 절연층(20), 제3 절연층(30)을 포함할 수 있다. 제1 절연층(10) 및 제2 절연층(20)은 무기막이고, 제3 절연층(30)은 유기막일 수 있다. 제3 절연층(30)은 폴리이미드(PI)를 포함할 수 있다.
도 3b에는 구동 트랜지스터를 구성하는 반도체 패턴(OSP), 제어전극(GE), 입력전극(DE), 출력전극(SE)의 배치관계가 예시적으로 도시되었다. 제1, 제2, 제3, 관통홀(CH1, CH2, CH3) 역시 예시적으로 도시되었다.
표시 소자층(DP-LED)은 발광소자(LED)를 포함한다. 발광소자(LED)는 상술한 소스광을 생성할 수 있다. 발광소자(LED)는 제1 전극, 제2 전극, 및 이들 사이에 배치된 발광층을 포함한다. 본 실시예에서 발광소자(LED)는 유기발광 다이오드를 포함할 수 있다. 그러나, 이에 한정되는 것은 아니며, 표시 소자층(DP-LED)에 포함되는 발광소자(LED)는 다양한 표시소자, 비한정적인 예로서, LCD, LED, micro-LED, 나노 발광 소자(nano-LED), 퀀텀닷(Quantum dot) 또는 퀀텀로드(Quantum Rod)를 포함하는 발광소자 등일 수도 있다. 표시 소자층(DP-LED)은 화소 정의막(PDL)을 포함한다.
화소 정의막(PDL)에는 제2 화소 영역(PXA-2)에 대응하는 개구부(OP)가 정의된다. 도 3b에 도시하지는 않았으나, 화소 정의막(PDL)에는 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 각각에 대응하는 복수의 개구부들이 정의될 수 있다.
화소 정의막(PDL)은 제1 화소 정의부(PD1), 제2 화소 정의부(PD2) 및 제3 화소 정의부(PD3)을 포함할 수 있다. 제1 화소 정의부(PD1)는 주변영역(NPXA)의 중앙부에 배치되고, 제2 화소 정의부(PD2)는 주변영역(NPXA)의 외곽부에 배치될 수 있다. 제2 화소 정의부(PD2)는 제1 화소 정의부(PD1)에 비해 제2 화소 영역(PXA-2)에 인접하게 배치될 수 있다. 제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2)는 단면상에서 제1 방향(DR1)을 따라 서로 이격되고, 제2 방향(DR2)을 따라 각각 연장될 수 있다. 도 3b에서는 제1 화소 정의부(PD1)의 제3 방향(DR3)으로의 길이, 즉 단면상에서 제1 화소 정의부(PD1)의 높이가 제2 화소 정의부(PD2)의 높이보다 큰 것을 예시적으로 도시하였으나, 이에 제한되지 않고 제1 화소 정의부(PD1)의 높이는 제2 화소 정의부(PD2)의 높이와 동일할 수도 있다.
제3 화소 정의부(PD3)는 제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2) 상에 배치되고, 제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2)를 커버한다. 제3 화소 정의부(PD3)에는 적어도 하나의 이격부(PD3-SP)가 정의된다. 제3 화소 정의부(PD3)의 이격부(PD3-SP)에 의해, 제1 화소 정의부(PD1)의 적어도 일부가 노출될 수 있다.
일 실시예에서, 제1 화소 정의부(PD1)는 제2 화소 정의부(PD2)에 인접한 일 측면(PD1-LF)을 포함할 수 있다. 제3 화소 정의부(PD3)의 이격부(PD3-SP)는 제1 화소 정의부(PD1)와 제2 화소 정의부(PD2) 사이에 정의되어, 제1 화소 정의부(PD1)의 일 측면(PD1-LF)을 노출시킬 수 있다.
제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2)는 유기물을 포함할 수 있다. 제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2)는 발액성 유기물을 포함할 수 있다. 제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2)는 동일한 물질을 포함할 수 있다.
제3 화소 정의부(PD3)는 무기물을 포함할 수 있다. 예를 들어, 제3 화소 정의부(PD3)는 실리콘 나이트라이드(SiNx), 실리콘 옥사이드(SiOx), 및 실리콘 옥시나이트라이드(SiOxNy) 중 적어도 하나를 포함할 수 있다. 바람직하게는, 제3 화소 정의부(PD3)은 실리콘 나이트라이드(SiNx)를 포함할 수 있다.
제3 절연층(30) 상에 제1 전극(AE)이 배치될 수 있다. 제1 전극(AE)은 제3 절연층(30)을 관통하는 제3 관통홀(CH3)을 통해 출력전극(SE)에 연결될 수 있다. 도 3b에서는 제1 전극(AE)이 제3 절연층(30) 상에 배치된 것을 예시적으로 도시하였으나, 이에 제한되지 않고 제1 전극(AE)은 제3 절연층(30) 내부에 매립되고 상면이 노출되도록 배치될 수도 있다. 이 경우, 제1 전극(AE)의 상면과 제3 절연층(30)의 상면은 동일한 평면을 구성할 수 있다.
화소 정의막(PDL)의 개구부(OP)는 제1 전극(AE)의 적어도 일부분을 노출시킨다. 평면상에서 제3 화소 정의부(PD3)는 제1 전극(AE)의 적어도 일부와 중첩할 수 있다. 구체적으로, 제3 화소 정의부(PD3)는 평면상에서 제1 전극(AE)의 외곽부에 중첩할 수 있다.
제1 전극(AE) 상에는 중간층(EML)이 배치될 수 있다. 중간층(EML)은 화소 정의막(PDL)의 개구부(OP) 내에 배치될 수 있다. 중간층(EML)은 발광층을 포함하고, 청색광을 생성할 수 있으며, 청색광은 410nm 내지 480 nm 파장을 가지는 광일 수 있다. 중간층(EML)에 포함된 발광층은 텐덤 구조를 가지거나, 단층 구조를 가질 수 있다.
중간층(EML)은 발광 물질로 저분자 유기물 또는 고분자 유기물을 포함할 수 있다. 또는, 중간층(EML)은 발광 물질로 양자점(Quantum Dot) 물질을 포함할 수 있다. 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
도 3b에서는 중간층(EML)이 화소 정의막(PDL)의 개구부(OP) 및 제2 화소 정의부(PD2) 상에 패터닝되어 배치되고, 제1 화소 정의부(PD1)의 상에는 배치되지 않은 것을 예시적으로 도시하였으나, 이에 제한되지 않고 중간층(EML)은 제1 내지 제3 화소 영역들(PXA-1, PXA-2, PXA-3, 도 3a 참조)에 걸쳐 공통적으로 배치될 수도 있다.
중간층(EML)은 발광층 외에도, 정공 수송층, 정공 주입층, 전자 수송층, 전자 주입층 등의 기능층들을 포함할 수 있다. 앞서 설명한 바와 같이, 기능층들 각각은 화소 정의막(PDL)의 개구부(OP) 및 제2 화소 정의부(PD2) 상에 패터닝되어 배치될 수도 있고, 제1 내지 제3 화소 영역들(PXA-1, PXA-2, PXA-3)에 걸쳐 공통적으로 배치될 수도 있다.
중간층(EML)은 제3 화소 정의부(PD3)의 이격부(PD3-SP)에 의해 드러난 제1 화소 정의부(PD1)의 일부에 접촉할 수 있다. 구체적으로, 제3 화소 정의부(PD3)의 이격부(PD3-SP)에 의해 제1 화소 정의부(PD1)의 일 측면(PD1-LF)이 노출되고, 중간층(EML)은 일 측면(PD1-LF)에 접촉할 수 있다. 중간층(EML)은 일 측면(PD1-LF) 중 일부에만 접촉하고, 나머지 부분에는 접촉하지 않는 것일 수 있다.
중간층(EML) 상에는 제2 전극(CE)이 배치된다. 제2 전극(CE)은 제1 내지 제3 화소영역들(PXA-1, PXA-2, PXA-3, 도 3a 참고)에 공통적으로 배치될 수 있다. 제2 전극(CE)은 제1 전극(AE)보다 큰 면적을 가질 수 있다.
제2 전극(CE) 상에 제2 전극(CE) 및 발광소자(LED)를 보호하는 커버층(CL)이 더 배치될 수 있다. 커버층(CL)은 유기물질 또는 무기물질을 포함할 수 있다. 커버층(CL)은 유기물질층 및 무기물질층이 교번하여 적층된 구조를 가질 수 있다. 일 실시예에서 커버층(CL)은 생략될 수 있다.
본 발명의 일 실시예에 따른 표시 패널은 발액성 유기물 화소 정의부, 및 이를 커버하는 무기물 화소 정의부를 포함한다. 발액성 유기물 화소 정의부는 플라즈마 공정을 포함하는 잔사 처리 공정에서 발액성이 저하될 수 있으나, 본 발명의 일 실시예에 따른 표시 패널은 발액성 유기물 화소 정의부를 커버하는 무기물 화소 정의부를 통해 플라즈마 공정에 의한 발액성 저하 현상을 방지할 수 있다. 또한, 무기물 화소 정의부에는 경화 공정에서 발생한 이격부가 정의되고 이격부를 통해 발액성 표면이 노출되어, 유기 발광층이 잉크젯 등의 프린팅 방법을 통해 형성될 경우 발액성 표면과 접촉할 수 있고, 이에 따라 유기발광층의 오버플로우 현상 등이 방지될 수 있다.
도 4a 내지 도 4c는 본 발명의 실시예에 따른 표시패널의 화소영역(PXA-1, PXA-2, PXA-3)의 단면도들이다. 도 4a 내지 도 4c는 도 3a의 II-II'선에 대응하는 단면을 도시하였다. 이하, 도 4a 내지 도 4c를 설명함에 있어서, 앞서 도 3a 및 도 3b에서 설명한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 4a를 참조하면, 화소 정의막(PDL)에는 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 각각에 중첩하는 개구부(OP)가 정의될 수 있다. 도 4a에서는 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 각각의 평면상 면적이 동일하여 이를 정의하는 개구부(OP)의 면적 또한 동일한 것을 예시적으로 도시하였으나, 이에 제한되지 않고 각 개구부(OP)의 크기는 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 각각의 면적에 따라 변경될 수 있다.
화소 정의막(PDL)의 제1 화소 정의부(PD1)는 각 주변영역(NPXA)의 중앙부에 배치되고, 제2 화소 정의부(PD2)는 각 주변영역(NPXA) 상에서 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 각각에 인접하게 배치될 수 있다. 제3 화소 정의부(PD3)는 제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2) 상에 배치되어 제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2)를 커버하고, 복수의 이격부(PD3-SP)가 정의되어 제1 화소 정의부(PD1)와 제2 화소 정의부(PD2) 경계부분 각각을 노출시킬 수 있다. 이격부(PD3-SP)는 제1 화소 정의부(PD1)들 각각의 일 측면(PD1-LF)을 노출시킬 수 있다.
도 4a에서와 같이, 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 각각에 중첩하도록 중간층(EML)이 패터닝 될 수 있다. 패터닝된 중간층(EML) 각각은 발광층을 포함하고, 화소 정의막(PDL)의 개구부(OP) 내 및 제2 화소 정의부(PD2) 상에 배치될 수 있다. 중간층(EML) 각각은 제1 화소 정의부(PD1)들 각각의 일 측면(PD1-LF)에 접촉하도록 배치될 수 있다.
도 4b를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(DP-1)에서 제1 화소 정의부(PD1-1)는 복수의 서브 패턴들을 포함할 수 있다. 복수의 서브 패턴들은 제1 방향(DR1)을 따라 서로 이격될 수 있다. 도 4b에서는 제1 화소 정의부(PD1-1)의 서브 패턴들이 각각 2개 포함된 것을 예시적으로 도시하였으나, 이에 한정되지 않고 서브 패턴들은 3개 혹은 그 이상일 수 있다.
제1 화소 정의부(PD1-1)의 서브 패턴들 각각은 제2 화소 정의부(PD2-1)에 인접한 일 측면(PD1-LF1)을 포함하고, 제3 화소 정의부(PD3-1)의 이격부(PD3-SP1)에 의해 제1 화소 정의부(PD1-1)의 서브 패턴들 각각의 일 측면(PD1-LF1)이 노출될 수 있다. 발광층을 포함하는 중간층(EML)은 제1 화소 정의부(PD1-1)의 서브 패턴들 각각의 일 측면(PD1-LF1)에 각각 접촉하도록 배치될 수 있다. 중간층(EML)은 일 측면(PD1-LF1) 중 일부에만 접촉하고, 나머지 부분에는 접촉하지 않는 것일 수 있다.
본 발명의 일 실시예에 따른 표시 패널(DP-1)은 베이스 화소 정의막(PD-BS)을 더 포함할 수 있다. 베이스 화소 정의막(PD-BS)은 평면상에서 제1 전극(AE)의 외곽부와 중첩하도록 배치될 수 있다. 베이스 화소 정의막(PD-BS)은 발액성 유기물을 포함할 수 있다. 제1 화소 정의부(PD1-1)의 서브 패턴들, 제2 화소 정의부(PD2-1) 및 제3 화소 정의부(PD3-1)는 베이스 화소 정의막(PD-BS) 상에 배치될 수 있다.
도 4c를 참조하면, 본 발명의 일 실시예에 따른 표시 패널(DP-2)에서 제1 화소 정의부(PD1-2)와 제2 화소 정의부(PD2-2)는 일체의 형상을 가질 수 있다. 제1 화소 정의부(PD1-2)와 제2 화소 정의부(PD2-2)는 일체로 형성되어, 돔 형상을 가지는 것일 수 있다. 제3 화소 정의부(PD3-2)는 일체로 형성된 돔 형상의 상부를 커버하고, 돔 형상의 일부를 노출시킬 수 있다. 이 때, 일체로 형성된 돔 형상에서 노출부를 포함하는 부분을 제1 화소 정의부(PD1-2), 노출부를 포함하지 않고 각 화소 영역(PXA-1, PXA-2, PXA-3)에 인접한 부분을 제2 화소 정의부(PD2-2)로 정의할 수 있다.
제3 화소 정의부(PD3-2)의 이격부(PD3-SP)에 의해, 제1 화소 정의부(PD1-2)의 일부가 노출될 수 있다. 노출된 제1 화소 정의부(PD1-2)의 일 측면(PD1-LF2)에, 발광층을 포함하는 중간층(EML)이 접촉할 수 있다. 중간층(EML)은 일 측면(PD1-LF2) 중 일부에만 접촉하고, 나머지 부분에는 접촉하지 않는 것일 수 있다.
도 5는 본 발명의 실시예에 따른 표시패널의 화소영역(PXA-1, PXA-2, PXA-3)의 단면도이다. 도 5는 도 3a의 II-II'선에 대응하는 단면을 도시하였다. 이하, 도 5를 설명함에 있어서, 앞서 설명한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 표시패널(DP-3)은 발광소자 상에 배치되는 광제어층(CCL)을 더 포함할 수 있다. 일 실시예의 표시패널(DP-3)은 광제어층(CCL) 상에 배치되는 컬러필터층(CFL) 및 상부 베이스기판(BS2)을 더 포함할 수 있다. 일 실시예의 표시패널(DP-3)은 광제어층(CCL)의 상부 및 하부를 커버하는 캡핑층(CAP1, CAP2), 및 광제어층(CCL)과 발광소자 사이를 충전하는 충전층(BFL)을 더 포함할 수 있다. 일 실시예의 표시패널(DP-3)에 포함되는 컬러필터층(CFL)은 주변영역(NPXA)에 중첩하는 차광부재(BM) 및 화소영역들(PXA-1, PXA-2, PXA-3)에 중첩하는 컬러필터부(CFP)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP-3)에서, 광제어층(CCL)은 광제어부(CCP) 및 뱅크부(BK)를 포함할 수 있다. 광제어부(CCP)는 발광체, 산란입자, 및 베이스 수지 등을 포함할 수 있다. 광제어부(CCP)에 포함된 발광체는 발광소자로부터 출사된 광의 파장을 변환시키는 것일 수 있다. 일 실시예에서, 광제어부(CCP)는 발광체로 양자점(Quantum Dot)을 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP-3)에서, 뱅크부(BK)는 제1 뱅크부(BK1), 제2 뱅크부(BK2), 및 제3 뱅크부(BK-3)를 포함할 수 있다. 제1 뱅크부(BK1)는 각 주변영역(NPXA)의 중앙부에 배치되고, 제2 뱅크부(BK2)는 각 주변영역(NPXA) 상에서 제1 내지 제3 화소 영역(PXA-1, PXA-2, PXA-3) 각각에 인접하게 배치될 수 있다. 제3 뱅크부(BK3)는 제1 뱅크부(BK1) 및 제2 뱅크부(BK2) 상에 배치되어 제1 뱅크부(BK1) 및 제2 뱅크부(BK2)를 커버하고, 복수의 이격부가 정의되어 제1 뱅크부(BK1)와 제2 뱅크부(BK2) 경계부분 각각을 노출시킬 수 있다. 이격부는 제1 뱅크부(BK1)들 각각의 일 측면을 노출시킬 수 있다.
제1 뱅크부(BK1) 및 제2 뱅크부(BK2)는 유기물을 포함할 수 있다. 제1 뱅크부(BK1) 및 제2 뱅크부(BK2)는 발액성 유기물을 포함할 수 있다. 제3 뱅크부(BK3)는 무기물을 포함할 수 있다. 예를 들어, 제3 뱅크부(BK3)는 실리콘 나이트라이드(SiNx), 실리콘 옥사이드(SiOx), 및 실리콘 옥시나이트라이드(SiOxNy) 중 적어도 하나를 포함할 수 있다. 바람직하게는, 제3 뱅크부(BK3)은 실리콘 나이트라이드(SiNx)를 포함할 수 있다.
본 발명의 일 실시예에 따른 표시패널(DP-3)에서, 광제어층(CCL)은 발액성 유기물 뱅크부, 및 이를 커버하는 무기물 뱅크부를 포함한다. 발액성 유기물 뱅크부는 플라즈마 공정을 포함하는 잔사 처리 공정에서 발액성이 저하될 수 있으나, 본 발명의 일 실시예에 따른 표시 패널은 발액성 유기물 뱅크부를 커버하는 무기물 뱅크부를 통해 플라즈마 공정에 의한 발액성 저하 현상을 방지할 수 있다. 또한, 무기물 뱅크부에는 경화 공정에서 발생한 이격부가 정의되고 이격부를 통해 발액성 표면이 노출되어, 양자점 등의 발광체가 베이스 수지에 분산된 광제어부가 잉크젯 등의 프린팅 방법을 통해 형성될 경우, 발액성 표면과 접촉할 수 있고, 이에 따라 광제어부의 오버플로우 현상 등이 방지될 수 있다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에 대하여 설명한다.
도 6a 내지 도 6g는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다. 도 7a 및 도 7b는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다. 도 8a 및 도 8b는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법 중 일부 단계를 순차적으로 도시한 단면도들이다. 도 6a 내지 도 6g에서는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에 있어서 화소 정의막을 형성하는 단계 및 발광소자를 형성하는 단계를 순차적으로 도시하였다. 도 7a 및 도 7b, 도 8a 및 도 8b에서는 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에 있어서 화소 정의막을 형성하는 단계 중 일부 단계를 순차적으로 도시하였다.
도 6a를 참조하면, 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에서 베이스 기판(BS1) 및 회로 소자층(DP-CL) 상에 제1 전극(AE) 및 제1 화소 정의부(PD1)가 형성될 수 있다. 제1 전극(AE) 및 제1 화소 정의부(PD1)는 회로 소자층(DP-CL) 상에 복수로 형성되고, 복수의 제1 전극들(AE) 및 제1 화소 정의부들(PD1) 각각은 단면상에서 제1 방향(DR1)을 따라 이격되어 있을 수 있다. 복수의 제1 전극들(AE) 및 제1 화소 정의부들(PD1) 각각은 단면상에서 제1 방향(DR1)을 따라 서로 교번하여 배치되어 있을 수 있다.
회로 소자층(DP-CL)은 적어도 하나의 절연층과 회로 소자를 포함한다. 회로 소자층(DP-CL)의 최 상부에는 유기물을 포함하는 제3 절연층(30, 도 3b 참조)이 배치될 수 있다.
제1 화소 정의부(PD1)는 발액성 유기물을 포함할 수 있다. 제1 화소 정의부(PD1)는 발액성 유기물로 형성되어, 표면에 발액성을 가지는 것일 수 있다. 별도로 도시하지는 않았으나, 제1 화소 정의부(PD1)의 표면에 별도의 발액처리 공정이 더 이루어질 수 있다.
제1 화소 정의부(PD1)는 회로 소자층(DP-CL) 상에 유기물을 패터닝 하고, 패터닝된 유기물들을 경화시켜 형성될 수 있다. 제1 화소 정의부(PD1)는 후속 무기막 형성 단계 이전에 유기패턴 형성 및 경화 공정이 완료된 상태일 수 있다. 다만, 이에 한정되지 않고 제1 화소 정의부(PD1)는 무기막 형성 단계 이전에는 유기물 패턴 상태이다가, 무기막 형성 단계 이후에 경화 공정을 통해 형성되는 것일 수 있다.
도 6b를 참조하면, 회로 소자층(DP-CL) 상에 유기물을 패터닝하여 복수의 유기 패턴들(PP)을 형성한다. 복수의 유기 패턴들(PP) 각각은 발액성 유기물을 포함할 수 있다. 복수의 유기 패턴들(PP) 각각은 발액성 유기물을 패터닝하여 형성할 수 있다.
복수의 유기 패턴들(PP) 각각은 제1 화소 정의부(PD1) 각각에 인접하도록 유기물을 패터닝하여 형성될 수 있다. 복수의 유기 패턴들(PP) 각각은 평면상에서 제1 전극(AE)의 외곽부에 중첩하도록 형성될 수 있다.
도 6c를 참조하면, 복수의 유기 패턴들(PP) 및 제1 화소 정의부(PD1) 상에 무기막(IOL-P1)이 형성된다. 무기막(IOL-P1)은 복수의 유기 패턴들(PP), 제1 화소 정의부(PD1) 및 제1 전극(AE)을 커버하도록 형성될 수 있다.
무기막(IOL-P1)은 무기물을 포함할 수 있다. 무기막(IOL-P1)은 실리콘 나이트라이드(SiNx), 실리콘 옥사이드(SiOx), 및 실리콘 옥시나이트라이드(SiOxNy) 중 적어도 하나를 포함할 수 있다. 바람직하게는, 무기막(IOL-P1)은 실리콘 나이트라이드(SiNx)를 포함할 수 있다. 무기막(IOL-P1)은 증착 공정을 통해 실리콘 나이트라이드(SiNx), 실리콘 옥사이드(SiOx), 및 실리콘 옥시나이트라이드(SiOxNy) 등의 무기물을 증착하여 형성할 수 있다.
도 6c 및 도 6d를 함께 참조하면, 무기막(IOL-P1)의 일부를 패터닝하여 무기막 패턴(IOL-P2)을 형성할 수 있다. 일 실시예에서, 무기막(IOL-P1)은 제1 전극(AE)의 중앙부 상에 배치된 부분이 식각될 수 있다. 무기막 패턴(IOL-P2)은 무기막(IOL-P1)을 포토리소그래피 공법을 통해 패터닝하여 형성될 수 있다.
도 6e를 참조하면, 본 발명의 일 실시예에 따른 표시 패널의 제조방법은 무기막 패턴(IOL-P2)이 형성된 후 잔사를 제거하는 단계를 포함한다. 잔사는 제1 화소 정의부(PD1)를 형성하는 단계, 복수의 유기 패턴들(PP)을 형성하는 단계, 무기막(IOL-P1)을 형성하는 단계 및 패터닝하는 단계 등에서 발생할 수 있다.
잔사를 제거하는 단계는 플라즈마(PT)를 처리하는 단계를 포함할 수 있다. 플라즈마(PT) 처리 공정을 통해, 무기막 패턴(IOL-P2) 및 제1 전극(AE) 상에 존재하는 잔사가 효과적으로 제거될 수 있다.
본 발명의 일 실시예에 따른 표시 패널의 제조 방법에서는 유기 발광층을 형성하기 이전에, 유기 발광층이 형성될 제1 전극 및 무기막 패턴 상에 발생하는 잔사를 플라즈마 처리 공정을 통해 효과적으로 제거되어, 표시 패널의 효율이 증가할 수 있다. 보다 구체적으로, 유기 발광층이 형성되는 위치에 잔사가 존재할 경우 유기 발광층이 균일하게 형성되지 못하여, 표시 패널의 발광 특성이 감소할 수 있다. 그러나, 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에서는 유기 발광층이 형성되기 이전 잔사가 플라즈마 처리를 통해 제거되어, 유기 발광층이 균일하게 형성되고 발광 특성의 감소가 방지될 수 있다.
또한, 잔사 제거를 위한 플라즈마 처리 공정 시 발액성 유기 화소 정의막이 플라즈마에 노출되어 발액성이 감소하는 문제가 발생할 수 있으나, 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에서는 플라즈마 처리 공정 시 무기막 패턴이 발액성 유기 화소 정의막 또는 발액성 유기 패턴을 커버하고 있어, 발액성이 감소하지 않고 유지될 수 있다. 이에 따라, 후속 유기 발광층 형성 공정에서 유기 발광층이 흘러넘치는 오버플로우 현상 등이 방지될 수 있다.
도 6e 및 도 6f를 함께 참조하면, 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에서는 잔사 제거 공정 이후에 유기 패턴들(PP)을 경화하여 제2 화소 정의부(PD2)를 형성할 수 있다.
유기 패턴들(PP)이 경화되는 단계에서, 경화 공정에 의해 유기 패턴들(PP)은 수축될 수 있다. 이에 따라, 제2 화소 정의부(PD2)는 경화전 유기 패턴들(PP)에 비해 크기가 작을 수 있다.
유기 패턴들(PP)이 경화되는 단계에서, 유기 패턴들(PP) 및 제1 화소 정의부(PD1) 상에 배치된 무기막 패턴(IOL-P2)에 이격부(PD3-SP)가 형성되어, 제3 화소 정의부(PD3)가 형성될 수 있다. 이격부(PD3-SP)는 제1 화소 정의부(PD1) 및 제2 화소 정의부(PD2)의 경계에 형성되고, 제1 화소 정의부(PD1)의 일 측면(PD1-LF)을 노출시킬 수 있다. 제1 화소 정의부(PD1)의 일 측면(PD1-LF)은 제2 화소 정의부(PD2)에 인접한 것일 수 있다.
제3 화소 정의부(PD3)에 형성된 이격부(PD3-SP)는 경화 공정에 의해 유기 패턴들(PP)이 제2 화소 정의부(PD2) 크기로 수축됨에 따라 무기막 패턴(IOL-P2)에 발생하는 응력과 더불어, 경화 공정시 회로 소자층(DP-CL)의 상부에 배치된 제3 절연층(30, 도 3b 참조)에서 발생하는 아웃가스에 의해 무기막 패턴(IOL-P2)에 크랙이 발생하여 형성된 것일 수 있다. 이 때, 유기 패턴들(PP)이 수축하여 발생하는 응력 및 절연층의 아웃가스로 인한 외부 압력이 무기막 패턴(IOL-P2)의 취약부에 집중되어, 제1 화소 정의부(PD1)과 제2 화소 정의부(PD2)의 경계에 이격부(PD3-SP)가 형성되는 것일 수 있다.
도 6g를 참조하면, 본 발명의 일 실시에에 따른 표시 패널의 제조 방법에서 제1 내지 제3 화소 정의부(PD1, PD2, PD3) 상에 발광층을 포함하는 중간층(EML) 및 제2 전극(CE)이 형성될 수 있다.
중간층(EML)은 용액 공정으로 형성될 수 있다. 일 실시예에서, 중간층(EML)에 포함된 발광층, 정공 주입층, 및 정공 수송층 등은 저분자 유기물 또는 고분자 유기물을 통해 형성될 수 있다. 중간층(EML)은 인접한 제1 화소 정의부(PD1)의 일 측면(PD1-LF) 각각이 정의하는 영역에 패터닝되어 형성될 수 있다. 용액 공정으로 중간층(EML)이 형성될 시 발액성을 가지는 제1 화소 정의부(PD1)의 일 측면(PD1-LF)이 노출되어, 중간층(EML)이 오버플로우 되지 않고 균일하게 패터닝 될 수 있다.
도 7a 및 도 7b는 본 발명의 다른 실시예에 따른 표시 패널의 제조 방법에서, 무기막 패턴을 형성하는 단계 및 유기 패턴들을 경화시키는 단계를 도시하였다. 이하, 도 7a 및 도 7b를 설명함에 있어서, 앞서 도 6a 내지 도 6g에서 설명한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 7a를 참조하면, 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에서 회로 소자층(DP-CL) 상에 복수의 제1 유기 패턴들(PP-1) 및 복수의 제2 유기 패턴들(PP-2)이 형성될 수 있다. 제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2) 각각은 발액성 유기물을 포토리소그래피법을 통해 형성될 수 있다. 제1 유기 패턴들(PP-1)은 제1 방향을 따라 서로 이격된 복수의 서브 패턴들을 포함할 수 있다. 도 7a에서는 제1 유기 패턴들(PP-1) 각각이 2개의 서브 패턴들을 포함하는 것을 예시적으로 도시하였으나, 이에 제한되지 않고 서브 패턴들은 3개 혹은 그 이상일 수 있다.
제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2) 상에는 무기막 패턴(IOL-P3)이 형성될 수 있다. 무기막 패턴(IOL-P3)은 제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2) 상에 무기물을 증착하여 무기막을 형성한 후, 평면상에서 제1 전극(AE)의 중앙부와 중첩하는 영역을 식각하여 형성될 수 있다.
본 발명의 일 실시예에 따른 표시 패널의 제조 방법에서는, 제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2)을 형성하는 단계 이전에 회로 소자층(DP-CL) 상에 베이스 화소 정의막(PD-BS)을 형성하는 단계를 더 포함할 수 있다. 베이스 화소 정의막(PD-BS)은 평면상에서 제1 전극(AE)의 외곽부와 중첩하도록 형성될 수 있다. 베이스 화소 정의막(PD-BS)은 발액성 유기물을 포토리소그래피법을 통해 패터닝 한 후 경화하여 형성될 수 있다. 제1 유기 패턴들(PP-1), 제2 유기 패턴들(PP-2) 및 무기막 패턴(IOL-P3)은 베이스 화소 정의막(PD-BS) 상에 형성될 수 있다.
제1 유기 패턴들(PP-1), 제2 유기 패턴들(PP-2) 및 무기막 패턴(IOL-P3)을 형성한 후, 형성 공정에서 발생한 잔사를 처리하기 위하여 무기막 패턴(IOL-P3) 표면에 플라즈마를 처리하는 단계가 포함될 수 있다. 플라즈마 처리 단계에서, 발액성 물질을 포함하는 제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2)이 무기막 패턴(IOL-P3)으로 커버되어 있어, 플라즈마에 의한 발액성 저하가 일어나지 않을 수 있다.
도 7a 및 도 7b를 함께 참조하면, 제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2)을 경화하여 제1 화소 정의부(PD1-1) 및 제2 화소 정의부(PD2-1)가 형성될 수 있다. 제1 화소 정의부(PD1-1)는 복수의 서브 패턴들을 포함할 수 있다.
경화 단계에서, 제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2) 각각이 수축하여 제1 화소 정의부(PD1-1) 및 제2 화소 정의부(PD2-1)가 형성될 수 있다. 제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2)을 커버하는 무기막 패턴(IOL-P3)은 제1 유기 패턴들(PP-1) 및 제2 유기 패턴들(PP-2)이 수축함에 따라 발생하는 응력에 의해 취약부에 크랙이 발생하여, 이격부(PD3-SP1)가 정의된 제3 화소 정의부(PD3-1)가 형성될 수 있다. 제3 화소 정의부(PD3-1)의 이격부(PD3-SP1)에 의해, 제1 화소 정의부(PD1-1)의 일 측면(PD1-LF1)이 노출될 수 있다.
도 8a 및 도 8b는 본 발명의 또 다른 실시예에 따른 표시 패널의 제조 방법에서, 무기막 패턴을 형성하는 단계 및 유기 패턴들을 경화시키는 단계를 도시하였다. 이하, 도 8a 및 도 8b를 설명함에 있어서, 앞서 도 6a 내지 도 6g에서 설명한 구성 요소에 대해서는 동일한 도면 부호를 병기하고 이에 대한 설명은 생략된다.
도 8a를 참조하면, 본 발명의 일 실시예에 따른 표시 패널의 제조 방법에서 회로 소자층(DP-CL) 상에 복수의 유기 패턴들(PP-3)이 형성될 수 있다. 복수의 유기 패턴들(PP-3)은 베이스 화소 정의막(PD-BS) 상에 돔 형상을 가지도록 형성될 수 있다. 복수의 유기 패턴들(PP-3) 상에는 돔 형상을 전면적으로 커버하도록 무기막 패턴(IOL-P4)이 형성될 수 있다. 무기막 패턴(IOL-P4)은 베이스 기판(BS1)에 전면적으로 중첩하도록 무기물을 증착하여 무기막을 형성한 후, 평면상에서 제1 전극(AE)의 중앙부와 중첩하는 영역을 식각하여 형성될 수 있다.
복수의 유기 패턴들(PP-3) 및 무기막 패턴(IOL-P4)을 형성하는 단계 이후, 형성 공정에서 발생한 잔사를 처리하기 위하여 무기막 패턴(IOL-P4) 표면에 플라즈마를 처리하는 단계가 포함될 수 있다. 플라즈마 처리 단계에서, 발액성 물질을 포함하는 복수의 유기 패턴들(PP-3)이 무기막 패턴(IOL-P4)으로 커버되어 있어, 플라즈마에 의한 발액성 저하가 일어나지 않을 수 있다.
도 8a 및 도 8b를 함께 참조하면, 복수의 유기 패턴들(PP-3)을 경화하여, 제1 화소 정의부(PD1-2) 및 제2 화소 정의부(PD2-2)가 형성될 수 있다. 경화 단계에서, 무기막 패턴(IOL-P4)에 이격부(PD3-SP2)가 발생하여 제3 화소 정의부(PD3-2)가 형성될 수 있다.
경화 단계에서, 복수의 유기 패턴들(PP-3)이 수축하여 제1 화소 정의부(PD1-2) 및 제2 화소 정의부(PD2-2)가 형성될 수 있다. 복수의 유기 패턴들(PP-3)이 커버하는 무기막 패턴(IOL-P4)은 유기 패턴들(PP-3)이 수축함에 따라 발생하는 응력에 의해 크랙이 발생하여, 이격부(PD3-SP2)가 정의된 제3 화소 정의부(PD3-2)가 형성될 수 있다. 도 8b에서는 제3 화소 정의부(PD3-2) 각각에 2개의 이격부(PD3-SP2)가 규칙적으로 형성되는 것을 예시적으로 도시하였으나, 이에 한정되지 않고 이격부(PD3-SP2)가 형성되는 평면상 위치, 및 이격부(PD3-SP2)의 평면상 면적 등은 무작위로 정해질 수 있다. 제3 화소 정의부(PD3-2)의 이격부(PD3-SP2)에 의해, 제1 화소 정의부(PD1-2)의 일 측면(PD1-LF2)이 노출될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 청구범위에 의해 정하여져야만 할 것이다.
DP : 표시 패널 PDL : 화소 정의막
PD1 : 제1 화소 정의부 PD2 : 제2 화소 정의부
PD3 : 제3 화소 정의부

Claims (20)

  1. 화소 영역 및 상기 화소 영역에 인접한 주변 영역이 정의된 베이스 기판;
    상기 베이스 기판 상에 배치되고, 상기 화소 영역에 대응하는 복수의 개구부들이 정의된 화소 정의막; 및
    상기 복수의 개구부들에 각각 배치된 복수의 발광층들을 포함하고,
    상기 화소 정의막은
    제1 화소 정의부;
    상기 제1 화소 정의부에 비해 상기 화소 영역에 인접하게 배치된 제2 화소 정의부; 및
    상기 제1 화소 정의부 및 상기 제2 화소 정의부를 커버하고, 상기 제1 화소 정의부의 일부를 노출시키는 이격부가 정의된 제3 화소 정의부를 포함하는 표시 패널.
  2. 제1항에 있어서,
    상기 제1 화소 정의부는
    상기 제2 화소 정의부에 인접한 일 측면을 포함하고,
    상기 제3 화소 정의부의 상기 이격부에 의해 상기 일 측면이 노출되는 표시 패널.
  3. 제1항에 있어서,
    상기 제1 화소 정의부는 발액성 물질을 포함하는 표시 패널.
  4. 제1항에 있어서,
    상기 발광층은 상기 제1 화소 정의부의 상기 노출된 일부에 접촉하는 표시 패널.
  5. 제4항에 있어서,
    상기 제3 화소 정의부는
    평면상에서 상기 발광층의 적어도 일부와 중첩하는 표시 패널.
  6. 제1항에 있어서,
    상기 제3 화소 정의부는
    실리콘 나이트라이드(SiNx), 실리콘 옥사이드(SiOx), 및 실리콘 옥시나이트라이드(SiOxNy) 중 적어도 하나를 포함하는 표시 패널.
  7. 제1항에 있어서,
    상기 베이스 기판의 상기 주변 영역에 중첩하는 베이스 화소 정의막을 더 포함하고,
    상기 화소 정의막은 상기 베이스 화소 정의막 상에 배치되는 표시 패널.
  8. 제1항에 있어서,
    상기 제1 화소 정의부의 높이는 상기 제2 화소 정의부의 높이보다 크거나 같은 표시 패널.
  9. 제1항에 있어서,
    상기 제1 화소 정의부 및 상기 제2 화소 정의부는 제1 방향을 따라 서로 이격되고, 상기 제1 방향과 교차하는 제2 방향을 따라 각각 연장된 표시 패널.
  10. 제9항에 있어서,
    상기 제1 화소 정의부는 상기 제1 방향을 따라 서로 이격된 복수의 서브 패턴들을 포함하는 표시 패널.
  11. 베이스 기판 상에 유기물을 패터닝하여 복수의 유기 패턴들을 형성하는 단계;
    상기 복수의 유기 패턴들을 커버하도록 무기막을 형성하는 단계;
    상기 무기막을 패터닝하는 단계;
    상기 베이스 기판 상에 발생한 잔사를 제거하는 단계; 및
    상기 유기 패턴들을 경화하여 화소 정의막을 형성하는 단계를 포함하는 표시 패널의 제조 방법.
  12. 제11항에 있어서,
    상기 화소 정의막을 형성하는 단계에서
    상기 무기막에 이격부가 형성되는 표시 패널의 제조 방법.
  13. 제12항에 있어서,
    상기 화소 정의막을 형성하는 단계에서
    상기 이격부에 의해 상기 경화된 유기 패턴들의 적어도 일부가 노출되는 표시 패널의 제조 방법.
  14. 제13항에 있어서,
    상기 화소 정의막에 복수의 개구부들이 정의 되고,
    상기 화소 정의막을 형성하는 단계 이후에
    상기 복수의 개구부들 각각에 발광 물질을 포함하는 중간층을 패터닝하는 단계를 더 포함하고,
    상기 중간층은 상기 경화된 유기 패턴들의 상기 노출된 일부에 접촉하는 표시 패널의 제조 방법.
  15. 제11항에 있어서,
    상기 화소 정의막은 제1 화소 정의부, 상기 제1 화소 정의부와 이격된 제2 화소 정의부, 및 제1 화소 정의부 및 상기 제2 화소 정의부를 커버하고, 상기 제1 화소 정의부의 일부를 노출시키는 이격부가 정의된 제3 화소 정의부를 포함하고,
    상기 제1 화소 정의부는 상기 베이스 기판 상에 형성된 제1 유기 패턴들을 상기 무기막을 형성하는 단계 이전에 선경화하여 형성되고,
    상기 제2 화소 정의부는 상기 베이스 기판 상에 상기 제1 화소 정의부에 인접하게 형성된 제2 유기 패턴들을 상기 무기막을 형성하는 단계 이후에 경화하여 형성되는 표시 패널의 제조 방법.
  16. 제15항에 있어서,
    상기 제2 유기 패턴들을 경화하는 단계에서
    상기 무기막에 상기 이격부가 형성되어 상기 제3 화소 정의부가 형성되고,
    상기 이격부는 상기 제1 화소 정의부 및 상기 제2 화소 정의부의 경계에 형성되는 표시 패널의 제조 방법.
  17. 제11항에 있어서,
    상기 화소 정의막을 형성하는 단계에서
    상기 경화 공정에 의해 상기 유기 패턴이 수축되는 표시 패널의 제조 방법.
  18. 제11항에 있어서,
    상기 복수의 유기 패턴들은 발액성 물질을 포함하는 표시 패널의 제조 방법.
  19. 제11항에 있어서,
    상기 잔사를 제거하는 단계는
    상기 무기막 표면에 플라즈마를 처리하는 단계를 포함하는 표시 패널의 제조 방법.
  20. 제11항에 있어서,
    상기 복수의 유기 패턴들을 형성하는 단계 이전에,
    상기 베이스 기판 상에 베이스 화소 정의막을 형성하는 단계를 더 포함하고,
    상기 화소 정의막은 상기 베이스 화소 정의막 상에 형성되는 표시 패널의 제조 방법.
KR1020190059463A 2019-05-21 2019-05-21 표시 패널 및 이의 제조 방법 KR20200134368A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190059463A KR20200134368A (ko) 2019-05-21 2019-05-21 표시 패널 및 이의 제조 방법
US16/782,929 US10847591B1 (en) 2019-05-21 2020-02-05 Display panel and manufacturing method thereof
CN202010339257.5A CN111987121A (zh) 2019-05-21 2020-04-26 显示面板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190059463A KR20200134368A (ko) 2019-05-21 2019-05-21 표시 패널 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200134368A true KR20200134368A (ko) 2020-12-02

Family

ID=73441784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190059463A KR20200134368A (ko) 2019-05-21 2019-05-21 표시 패널 및 이의 제조 방법

Country Status (3)

Country Link
US (1) US10847591B1 (ko)
KR (1) KR20200134368A (ko)
CN (1) CN111987121A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993646B (zh) * 2019-11-08 2022-07-12 深圳市华星光电半导体显示技术有限公司 Oled背板的制备方法及oled背板
JP2021192363A (ja) * 2020-06-03 2021-12-16 大日本印刷株式会社 電子デバイス、電子デバイスの製造方法及び蒸着マスク群
KR20220014458A (ko) * 2020-07-28 2022-02-07 삼성디스플레이 주식회사 표시 장치
KR20220088541A (ko) * 2020-12-18 2022-06-28 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101543135B (zh) 2007-05-31 2011-04-13 松下电器产业株式会社 有机电致发光元件和其制造方法
WO2009084209A1 (ja) 2007-12-28 2009-07-09 Panasonic Corporation 有機ｅｌデバイスおよび有機ｅｌディスプレイパネル、ならびにそれらの製造方法
KR101146991B1 (ko) 2010-05-07 2012-05-23 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조방법
JP5677435B2 (ja) 2010-08-06 2015-02-25 パナソニック株式会社 有機ｅｌ表示パネルとその製造方法
JP2013004188A (ja) 2011-06-13 2013-01-07 Seiko Epson Corp 有機ｅｌ装置、及び電子機器
JP6487173B2 (ja) 2014-10-08 2019-03-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN107623009A (zh) * 2017-09-29 2018-01-23 京东方科技集团股份有限公司 阵列基板的制备方法、阵列基板和显示装置

Also Published As

Publication number Publication date
US10847591B1 (en) 2020-11-24
CN111987121A (zh) 2020-11-24
US20200373365A1 (en) 2020-11-26

Similar Documents

Publication Publication Date Title
KR102348876B1 (ko) 유기발광 표시장치
KR20200134368A (ko) 표시 패널 및 이의 제조 방법
TWI656636B (zh) 有機發光顯示裝置及其製造方法
CN106992200B (zh) 有机发光显示装置及其制造方法
TWI575731B (zh) Display device and manufacturing method thereof
CN109065758B (zh) 柔性显示装置及其制造方法
KR102676050B1 (ko) 유기발광 표시장치
JP4139346B2 (ja) 平板表示装置及びその製造方法
US20190363290A1 (en) Display device and production method of said display device
CN106920821B (zh) 显示装置
JP6331276B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
US9853095B2 (en) Display device
US20170141132A1 (en) Pixel Unit and Method for Producing the Same, Array Substrate and Display Apparatus
CN110265423B (zh) 一种柔性显示基板、柔性显示面板、柔性显示装置
KR102508329B1 (ko) 플렉서블 표시 장치
KR20120136651A (ko) 표시장치
KR20210124596A (ko) 표시 패널 및 이를 구비하는 표시 장치
US9362342B2 (en) Light-emitting element display device
CN107359180B (zh) 一种显示装置和显示装置的制作方法
KR102585535B1 (ko) 유기발광 표시장치 및 그 제조방법
KR20210138211A (ko) 표시 패널 및 이를 구비하는 표시 장치
KR20210059323A (ko) 투명 표시 패널 및 이를 포함하는 투명 표시 장치
CN113555391A (zh) 显示设备
KR102297897B1 (ko) 다중층의 패드부를 포함하는 기판, 기판을 포함하는 표시패널 및 이를 제조하는 방법
KR20180003965A (ko) 유기발광 표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal