KR20200128186A - 코발트 라이닝된 (lined) 피처들 상의 구리 전착 (electrodeposition) - Google Patents

코발트 라이닝된 (lined) 피처들 상의 구리 전착 (electrodeposition) Download PDF

Info

Publication number
KR20200128186A
KR20200128186A KR1020207031393A KR20207031393A KR20200128186A KR 20200128186 A KR20200128186 A KR 20200128186A KR 1020207031393 A KR1020207031393 A KR 1020207031393A KR 20207031393 A KR20207031393 A KR 20207031393A KR 20200128186 A KR20200128186 A KR 20200128186A
Authority
KR
South Korea
Prior art keywords
direct current
reverse
pulse
wafer
convective
Prior art date
Application number
KR1020207031393A
Other languages
English (en)
Inventor
제이아벨 벨무루간
브라이언 엘. 버칼루
토마스 에이. 포너스와미
Original Assignee
램 리써치 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 램 리써치 코포레이션 filed Critical 램 리써치 코포레이션
Publication of KR20200128186A publication Critical patent/KR20200128186A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/06—Suspending or supporting devices for articles to be coated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D21/00—Processes for servicing or operating cells for electrolytic coating
    • C25D21/12—Process control or regulation
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/562—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/60—Electroplating characterised by the structure or texture of the layers
    • C25D5/605—Surface topography of the layers, e.g. rough, dendritic or nodular layers
    • C25D5/611—Smooth layers
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Automation & Control Theory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

일례에서, 전기도금 시스템은 배스 저장부, 홀딩 디바이스, 애노드, 직류 전력 공급부, 및 제어기를 포함한다. 배스 저장부는 전해질 용액을 담는다. 홀딩 디바이스는 전해질 용액 내에 침지된 웨이퍼를 홀딩한다. 웨이퍼는 코발트 층에 의해 커버된 피처들을 포함한다. 애노드는 웨이퍼의 맞은편에 있고, 전해질 용액 내에 침지된다. 직류 전력 공급부는 홀딩 디바이스와 애노드 사이에 직류를 생성한다. 웨이퍼의 코발트 층 상에 구리 층을 전기도금하기 위해 홀딩 디바이스와 애노드 사이에 순방향 펄스와 역방향 펄스의 조합이 인가된다.

Description

코발트 라이닝된 (lined) 피처들 상의 구리 전착 (electrodeposition)
우선권 주장
본 출원은 35 U.S.C. §120 하에서 2018년 3월 30일에 출원된 미국 특허 출원 일련 번호 제 15/941,258 호의 계속 출원이고 우선권의 이익을 주장하며, 이는 전체가 본 명세서에 참조로서 인용된다.
본 개시는 일반적으로 전기도금 시스템들 및 방법들에 관한 것이고, 특히 코발트 라이너 (liner) 상에 구리를 직접 전기도금하기 위한 시스템들 및 방법들에 관한 것이다.
종래의 전기도금 방법들에서, 첨가제들의 존재 하의 구리 전착 (electrodeposition) 은 듀얼-다마신 (dual-damascene) 금속화에서 비아들 및 트렌치들과 같은 마이크론 이하 (submicron) 피처들의 보이드-프리 (void-free) 도금을 생산할 수 있다. 이 접근법은 종래에 50 nm 이하의 기술 노드들에서 발전된 마이크로프로세서들의 상호연결부들을 제조하기 위해 실시되었다. 그러나, 상호연결부들의 치수가 축소됨에 따라, 상호연결부 금속화 프로세스를 보다 좁은 기하구조들로 스케일링하는 것이 점점 어려워지고 있다. 예를 들어, 코발트 라이너 상의 구리의 물리적 기상 증착 (Physical Vapor Deposition; PVD) 은 핀치-오프 (pinch-off) 로 이어지는, 피처 개구부에서 돌출부 (protrusion), 또는 “오버행 (overhang)” 과 같은 바람직하지 않은 결함들을 발생시킬 수 있다. 또한, 이들 작은 피처들의 측벽 단차 커버리지는 또한 도금 후 측벽 보이드 (voiding) 를 발생시킬 수 있다. 이러한 결함들은 누전 및 신뢰성 문제들로 이어질 수 있다.
본 명세서에 제공된 배경기술 기술 (description) 은 본 개시의 맥락을 일반적으로 제시할 목적이다. 이 배경기술 섹션에 기술된 정도의 본 명세서에 명명된 발명자들의 업적, 뿐만 아니라 출원 시 종래 기술로서 달리 인증되지 않을 수도 있는 본 기술의 양태들은 본 개시에 대한 종래 기술로서 명시적으로나 암시적으로 인정되지 않는다.
일부 실시예들은 첨부한 도면들의 도면들에 제한이 아니라 예로서 예시된다.
도 1은 일 예시적인 실시예에 따른, 전기도금 시스템의 블록도이다.
도 2는 일 예시적인 실시예에 따른, 웨이퍼를 프로세싱하기 위한 방법에 대한 플로우 차트이다.
도 3은 일 예시적인 실시예에 따른, 전기도금하기 위한 방법에 대한 플로우 차트이다.
도 4는 또 다른 예시적인 실시예에 따른, 전기도금하기 위한 방법에 대한 플로우 차트이다.
도 5는 또 다른 예시적인 실시예에 따른, 역방향 펄스 (reverse pulse) 의 일 예를 도시하는 그래프이다.
도 6은 또 다른 예시적인 실시예에 따른, 순방향 펄스 (forward pulse) 및 역방향 펄스의 일 예를 도시하는 2 개의 그래프들을 예시한다.
도 7a 내지 도 7d는 코발트 층 상의 구리 층 증착을 예시하는 웨이퍼의 단면도들이다.
도 8은 하나 이상의 예시적인 실시예들이 구현될 수도 있거나, 이에 의해 하나 이상의 예시적인 실시예들이 제어될 수도 있는 머신의 일 예를 예시하는 블록도이다.
이하의 기술 (description) 은 본 발명의 주제의 예시적인 실시예들을 구현하는 시스템들, 방법들, 기법들, 인스트럭션 시퀀스들, 및 컴퓨팅 머신 프로그램 제품들을 포함한다. 이하의 기술에서, 설명의 목적들을 위해, 예시적인 실시예들의 완전한 이해를 제공하기 위해 수많은 구체적 상세들이 제시된다. 그러나, 당업자들에게, 본 실시예들이 이들 구체적 상세들 없이 실시될 수도 있다는 것이 분명할 것이다.
이 특허 문서의 개시의 일부는 저작권 보호 대상인 자료 (material) 를 포함한다. 저작권 소유자는 특허청 파일들 또는 기록들에 나타난 바와 같이 특허 문서 또는 특허 개시 중 어느 하나에 의한 팩스 복제에 이의가 없지만, 그렇지 않으면 모든 저작권들을 보유한다. 다음의 공고는 이하에 기술된 임의의 데이터 및 이 문서의 일부를 형성하는 도면들에 적용된다: 저작권 LAM Research Corporation, 2018, 판권 소유.
본 개시에서, 반도체 프로세싱 표면을 기술하기 위해 다양한 용어들이 사용된다: “웨이퍼” 및 “기판”은 상호 교환 가능하게 사용될 수도 있다. 전기화학 반응을 통해 웨이퍼의 전도성 표면 상에 금속을 증착, 또는 도금하는 프로세스는 일반적으로 “전착 (electrodeposition)” 또는 “전기도금”으로 지칭될 수도 있다.
웨이퍼가 상호연결부들을 형성하는 트렌치들 및 비아들과 같은 피처들을 포함한다. 상호연결부들의 치수가 축소됨에 따라 (예를 들어, 50 nm 이하 스케일), 보다 좁은 기하 구조들의 피처들의 금속화는 점점 보다 어려워진다. 예를 들어, 비아들을 둘러싸는 “오버행들 (overhangs)”과 같은 결함들은 구리 도금으로 하여금 핀치 오프 (pinch off) 되게 하고, 피처들 내에 보이드 결함들을 남긴다.
상기 문제들을 해결하기 위해, 본 개시는 코발트와 같은 컨포멀한 (conformal) 확산 배리어들 상으로 직접 구리 전기도금에 기반한 대안적인 전기도금 프로세스를 기술한다. 이 전기도금 프로세스는 웨이퍼 (예를 들어, 300 mm 저항성 웨이퍼) 상에 구리 핵생성 및 균일한 증착을 인에이블하는 (enable) 전착 화학물질들을 사용한다. 알칼리 착화된 구리 (alkaline complexed-copper) 전해질들의 배스가 산성 전해질보다 우수한 구리 핵생성 밀도 및 도금 균일성을 제공한다. 알칼리 착화된 구리 전해질들은 산성 전해질들과 비교하여 시드 층 용해에 대한 보다 낮은 민감성을 갖는다. 따라서, 알칼리 착화된 구리 배스로부터 코발트 상에 직접 도금하는 것의 일 이점은 측벽 보이드가 최소화되거나 제거된다는 것이다. 본 개시는 웨이퍼의 피처들에서 심 (seam) 또는 중심 보이드들의 형성을 방지하거나 최소화하는 알칼리 착화된 구리 전해질들의 배스에서의 전기도금 프로세스를 기술한다.
본 개시의 일부 예시적인 실시예들에서, 순방향 직류 펄스 및 역방향 직류 펄스의 조합과 함께 알칼리 착화된 구리 전해질들의 배스를 사용하는 전착 프로세스가 제공된다. 이 전기도금 프로세스는 웨이퍼의 비아들 및 트렌치들에 심 또는 보이드들을 발생시키지 않고 웨이퍼의 피처들 상의 코발트 라이너 상에 구리 층의 직접적인 증착을 인에이블한다.
도 1은 일 예시적인 실시예에 따른, 전기도금 시스템 (100) 의 블록도이다. 전기도금 시스템 (100) 은 배스 저장부 (112), 클램프 (108) 와 같은 홀딩 디바이스, 애노드 (106), 직류 (Direct Current; DC) 전력 공급부 (104), 및 제어기 (102) 를 포함한다.
배스 저장부 (112) 는 알칼리 착화된 구리 전해질 용액 (114) 을 담는다. 일례에서, 알칼리 착화된 구리 전해질 용액 (114) 은 구리 (예를 들어, 약 0.5 g/L 내지 약 2.0 g/L), 착화 리간드들 (complexing ligands) (예를 들어, 에틸렌디아민테트라아세트산 (ethylenediaminetetraacetic acid) 또는 EDTA), 및 첨가제들 (예를 들어, 촉진제 및 억제제) 을 포함한다. 알칼리 착화된 구리 전해질 용액 (114) 은 펌프 (미도시) 로 배스 저장부 (112) 에 연속적으로 제공된다. 알칼리 착화된 구리 전해질 용액 (114) 은 펌프에 의해 배스 저장부 (112) 내외로 순환된다.
클램프 (108) 는 알칼리 착화된 구리 전해질 용액 (114) 내에 침지된다. 일례에서, 클램프 (108) 는 클램프 (108) 및 웨이퍼 (110) 의 회전을 허용하는 스핀들 (spindle) 에 마운팅된 홀딩 장치를 포함한다.
웨이퍼 (110) 는 예를 들어, ALD (Atomic Layer Deposition) 프로세스 또는 CVD (Chemical Vapor Deposition) 프로세스를 사용하여 코발트 층이 증착된 피처들 (비아들 및 트렌치들) 을 포함한다.
DC 전력 공급부 (104) 는 클램프 (108) 와 애노드 (106) 사이에 직류 플로우를 생성한다. DC 전력 공급부 (104) 는 음의 출력 전극 (116) 및 양의 출력 전극 (118) 을 포함한다. 음의 출력 전극 (116) 은 클램프 (108) 및 웨이퍼 (110) 에 전기적으로 접속된다. 양의 출력 전극 (118) 은 알칼리 착화된 구리 전해질 용액 (114) 내에 위치된 애노드 (106) 에 전기적으로 접속된다. 애노드 (106) 는 알칼리 착화된 구리 전해질 용액 (114) 내에서 웨이퍼 (110) 맞은편에 위치된다.
제어기 (102) 는 DC 전력 공급부 (104) 에 연결되고, DC 전력 공급부 (104) 를 제어하도록 프로그래밍된다. 예를 들어, 제어기 (102) 는 전류 레벨 및 전압 레벨이 변경되는 지속기간들 및 시간들과 함께 웨이퍼 (110) 에 인가될 전류 레벨 및 전압 레벨을 명시하는 프로그램 인스트럭션들을 포함한다. 일 예시적인 실시예에서, 제어기 (102) 는 클램프 (108)/웨이퍼 (110) 와 애노드 (106) 사이에 순방향 펄스 및 역방향 펄스의 조합을 생성하도록 DC 전력 공급부 (104) 를 제어한다. 순방향 펄스는 구리로 하여금 알칼리 착화된 구리 전해질 용액 (114) 으로부터 웨이퍼 (110) 상에 증착되게 하는 미리 규정된 지속기간 (예를 들어, 100 ms) 동안 직류를 포함한다. 역방향 펄스는 구리로 하여금 웨이퍼 (110) 로부터 제거되게 하는 미리 규정된 지속기간 (예를 들어, 10 ms) 동안 역 극성 (reverse polarity) 의 직류를 포함한다.
순방향 펄스 동안, DC 전력 공급부 (104) 는 애노드 (106) 에 대해 음의 전위를 갖도록 웨이퍼 (110) 를 바이어싱한다 (bias). 이는 전류로 하여금 애노드 (106) 로부터 웨이퍼 (110) 로 흐르게 하고, 웨이퍼 표면 (캐소드) 상에 전기화학적 환원 (예를 들어, Cu2+ + 2e- → Cu0) 이 발생하고, 이는 웨이퍼 (110) 의 표면 상에 구리의 증착을 발생시킨다. 역방향 펄스 동안, 반대가 발생한다: 웨이퍼 표면 상의 반응은 웨이퍼 (110) 의 표면으로부터 구리의 제거를 발생시키는 산화 (예를 들어, Cu0 → Cu2+ + 2e-) 이다.
도 2는 일 예시적인 실시예에 따른, 웨이퍼를 프로세싱하기 위한 방법 (200) 에 대한 플로우 차트이다. 방법 (200) 은 동작 (202) 에서, 웨이퍼 (110) 상에 코발트의 CVD를 수행하는 단계를 포함한다. ALD 프로세스가 먼저 표면을 포화시키고 이후 박형 코발트 층 증착물을 형성하는 전구체 재료의 교번하는 도즈들을 사용하여 코발트의 매우 박형 층을 증착한다. CVD 프로세스가 웨이퍼의 표면 상에 코발트 막을 증착하도록 반응하는 챔버에 하나 이상의 기체 반응물질들을 제공하는 것을 수반한다. ALD 및 CVD 프로세스들이 코발트 (또는 다른 반 (semi) 귀금속) 층을 증착하기 위해 일반적으로 사용되지만, 다른 증착 프로세스들이 사용될 수도 있다. 동작 (204) 에서, 웨이퍼 (110) 는 고온에서 수소-헬륨 플라즈마로 전처리된다. CVD-증착된 코발트가 대기에 노출될 때 천연 옥사이드를 형성하기 시작하고, 약 1 nm 내지 약 1.2 nm의 두께를 발생시킨다. 코발트 옥사이드 상에 구리를 도금하는 것은 도금이 측벽 보이드 또는 불량한 접착을 발생시킬 수 있기 때문에 어려울 수 있다. 고온 (예컨대 약 250 ℃) 전처리는 응집된 (agglomerating) 코발트와 함께 모든 옥사이드들을 제거하는데 도움이 될 수 있다. 동작 (206) 에서, OCPM (Oxygen Catalyzed and Pulsation Mediated) 프로세스가 수행된다. OCPM 프로세스의 첫 번째 단계는 Cu 착체 패시베이션 (passivation) 층의 개시 및 설정이다. 고 질량 이송 조건은 균일한 필드 및 피처 패시베이션을 달성하는데 도움이 된다. 구리 전기도금 전위가 인가될 때, O2 환원 반응은 피처에서 이용 가능한 O2를 소비한다. 물 환원 반응이 이어서 진행되고, pH를 상승시킨다. 상승된 pH는 패시베이션 막을 방해하고, Cu 증착이 선호된다. 짧은 역방향 펄스들이 이어서 Cu+ 생성을 위해 인가되고, 슈퍼-컨포멀한 충진을 촉진하는 필드 상의 패시베이션 무결성을 개선한다. 역방향 펄스는 매끄러운 피처 내부 핵생성 특성들을 촉진하는데 도움이 되는 일부 에칭/스트립을 달성하는데 도움을 준다.
동작 (208) 에서, 구리 (예를 들어, 약 2g/L 내지 약 40 g/L), 산 (예를 들어, 약 10 g/L 내지 약 20 g/L), 및 클로라이드 (예를 들어, 약 30 ppm 내지 약 100 ppm) 의 통상적인 배스가 구리 오버버든 (overburden) 을 증착하기 위해 사용된다. 동작 (210) 에서, CMP (Chemical-Mechanical Planarization) 가 웨이퍼 (110) 를 평탄화하고 과잉 구리를 제거하기 위해 수행된다.
본 개시는 또한 예시적인 방법들을 포함한다. 일례에서, 도 3을 참조하면, 전기도금 방법 (300) 은 동작 (302) 에서 전해질 용액을 담는 배스 저장부 내에 웨이퍼를 침지시키는 단계를 포함한다. 동작 (304) 에서, 순방향 펄스 및 역방향 펄스의 조합이 생성된다. 순방향 펄스 및 역방향 펄스의 조합은 고 대류 순방향 펄스, 고 대류 역방향 펄스, 및 저 대류 역방향 펄스의 조합을 포함한다. 동작 (306) 에서, 전해질 용액의 웨이퍼 및 웨이퍼 맞은편의 애노드에 순방향 펄스 및 역방향 펄스의 조합을 인가함으로써 웨이퍼의 코발트 층 상에 구리 층이 증착된다.
일부 예들에서, 순방향 펄스 및 역방향 펄스의 조합은 고 대류 순방향 펄스, 이어서 고 대류 역방향 펄스, 및 이어서 저 대류 역방향 펄스를 포함한다. 고 대류 순방향 펄스 및 고 대류 역방향 펄스 각각은 적어도 약 150 rpm의 대류를 포함한다. 고 대류 순방향 펄스는 적어도 약 100 ms 동안 적어도 약 0.85 mA/cm2의 강도를 갖는 순방향 직류를 포함하고, 그리고 순방향 직류에 이어 적어도 약 200 ms 동안 직류가 없다. 고 대류 역방향 펄스는 적어도 약 100 ms 동안 적어도 약 0.85 mA/cm2의 강도를 갖는 순방향 직류, 순방향 직류에 이어서 적어도 약 10 ms 동안 적어도 약 -0.85 mA/cm2의 강도를 갖는 역방향 직류를 포함하고, 그리고 역방향 직류에 이어서 적어도 약 200 ms 동안 직류가 없다. 저 대류 역방향 펄스는 최대 약 20 rpm의 대류를 포함하고, 저 대류 역방향 펄스는 적어도 약 100 ms 동안 적어도 약 0.85 mA/cm2의 강도를 갖는 순방향 직류, 순방향 직류에 이어서 적어도 약 10 ms 동안 적어도 약 -0.85 mA/cm2의 강도를 갖는 역방향 직류를 포함하고, 그리고 역방향 직류에 이어서 적어도 약 200 ms 동안 직류가 없다. 전해질 용액은 알칼리 착화된 구리 전해질 용액을 포함한다.
도 4는 또 다른 예시적인 실시예에 따른, 웨이퍼를 전기도금하기 위한 방법 (400) 에 대한 플로우 차트이다. 방법 (400) 은 동작 (402) 에서 DC 전력 공급부 (104) 로 고 대류 순방향 펄스를 생성하는 단계를 포함한다. 일 예시적인 실시예에서, DC 전력 공급부 (104) 는 약 100 ms 내지 약 200 ms 동안 약 0.60 mA/cm2 내지 약 2.0 mA/cm2의 전류를 생성한다. DC 전력 공급부 (104) 는 이후 약 200 ms 내지 약 500 ms 동안 전류를 턴 오프한다. 웨이퍼의 회전 레이트는 고 대류 순방향 펄스 동안 약 100 rpm 내지 약 200 rpm이다.
동작 (404) 에서, DC 전력 공급부 (104) 는 고 대류 역방향 펄스를 생성한다. 일 예시적인 실시예에서, DC 전력 공급부 (104) 는 약 100 ms 내지 약 200 ms 동안 약 0.60 mA/cm2 내지 약 2.0 mA/cm2의 전류를 생성한다. DC 전력 공급부 (104) 는 이후 약 10 ms 내지 약 20 ms의 지속기간 동안 약 -0.60 mA/cm2 내지 약 -2.0 mA/cm2의 역전류를 생성한다. DC 전력 공급부 (104) 는 이후 약 200 ms 내지 약 500 ms 동안 전류를 턴 오프한다. 웨이퍼의 회전 레이트는 고 대류 역방향 펄스 동안 약 100 rpm 내지 약 200 rpm이다.
동작 (406) 에서, DC 전력 공급부 (104) 는 저 대류 역방향 펄스를 생성한다. 일 예시적인 실시예에서, DC 전력 공급부 (104) 는 약 100 ms 내지 약 200 ms 동안 약 0.60 mA/cm2 내지 약 2.0 mA/cm2의 전류를 생성한다. DC 전력 공급부 (104) 는 이후 약 10 ms 내지 약 20 ms 동안 약 -0.60 mA/cm2 내지 약 -2.0 mA/cm2의 역전류를 생성한다. DC 전력 공급부 (104) 는 이후 약 200 ms 내지 약 500 ms 동안 전류를 턴 오프한다. 웨이퍼의 회전 레이트는 저 대류 역방향 펄스 동안 약 10 rpm 내지 약 25 rpm이다.
도 5는 또 다른 예시적인 실시예에 따른, 역방향 펄스 (500) 의 일 예를 도시하는 그래프이다. 역방향 펄스 (500) 는 약 100 ms 동안 약 0.85 mA/cm2의 양의 전류, 이어서 약 10 ms 동안 약 -0.85 mA/cm2의 음의 전류를 포함하고, 이어서 약 200 ms 동안 전류가 없다.
도 6은 또 다른 예시적인 실시예에 따른, 순방향 펄스 (602) 및 역방향 펄스 (604) 의 일 예를 도시하는 2 개의 그래프들을 예시한다. 순방향 펄스 (602) 는 약 100 ms 동안 약 0.85 mA/cm2의 양의 전류를 포함하고, 이어서 약 200 ms 동안 전류가 없다. 역방향 펄스 (604) 는 약 100 ms 동안 약 0.85 mA/cm2의 양의 전류, 이어서 약 10 ms 동안 약 -0.85 mA/cm2의 음의 전류를 포함하고, 이어서 약 200 ms 동안 전류가 없다.
도 7a 내지 도 7d는 도 3에 기술된 전기도금 프로세스 전, 동안, 그리고 후의 웨이퍼의 단면도들이다. 도 7a는 전기도금 프로세스 전 웨이퍼 (701) 의 피처들의 단면을 예시한다. 코발트 층 (702) 이 비아들 (704) 상에 증착된 것으로 도시된다. 도 7b는 일련의 순방향 펄스 및 역방향 펄스 후 웨이퍼 (701) 의 피처들의 단면의 일 예를 예시한다. 구리 층 (706) 이 비아들 (704) 의 하단부들을 부분적으로 충진하는 것으로 도시된다. 도 7c는 일련의 순방향 펄스 및 역방향 펄스 후 웨이퍼 (701) 의 피처들의 단면의 또 다른 예를 예시한다. 구리 층 (706) 은 비아들 (704) 을 부분적으로 충진하는 것으로 도시된다. 도 7d는 일련의 순방향 펄스 및 역방향 펄스 후 웨이퍼 (701) 의 피처들의 단면의 또 다른 예를 예시한다. 비아들 (704) 은 비아들 (704) 내에 어떠한 보이드도 없이 구리 층 (706) 으로 충진된다.
따라서, 일부 예들에서: 전해질 용액을 담는 배스 저장부; 전해질 용액 내에 침지된 웨이퍼를 홀딩하기 위한 홀딩 디바이스로서, 웨이퍼는 코발트 층에 의해 커버된 피처들을 포함하는, 홀딩 디바이스; 웨이퍼 맞은편에 배치되고 전해질 용액 내에 침지된 애노드; 홀딩 디바이스와 애노드 사이에서 직류를 생성하기 위한 직류 전력 공급부; 및 직류 전력 공급부에 커플링된 제어기를 포함하고, 제어기는 홀딩 디바이스와 애노드 사이에 순방향 펄스 및 역방향 펄스의 조합을 생성하고, 웨이퍼의 코발트 층 상에 구리 층을 전기도금하기 위해 직류 전력 공급부를 제어하도록 구성된, 전기도금 시스템이 제공된다.
일부 예들에서, 순방향 펄스 및 역방향 펄스의 조합은 고 대류 순방향 펄스, 고 대류 역방향 펄스, 및 저 대류 역방향 펄스를 포함한다. 고 대류 순방향 펄스 및 고 대류 역방향 펄스 각각은 적어도 150 rpm의 대류를 포함한다. 고 대류 순방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류를 포함하고, 그리고 순방향 직류에 이어서 적어도 200 ms 동안 직류가 없다. 고 대류 역방향 펄스는 적어도 100 ms 동안 순방향 직류, 순방향 직류에 이어서 적어도 10 ms 동안 역방향 직류를 포함하고, 그리고 역방향 직류에 이어서 적어도 200 ms 동안 직류가 없다. 저 대류 역방향 펄스는 최대 20 rpm의 대류를 포함하고, 저 대류 역방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류, 순방향 직류에 이어서 적어도 10 ms 동안 적어도 -0.85 mA/cm2의 강도를 갖는 역방향 직류를 포함하고, 그리고 역방향 직류에 이어서 적어도 200 ms 동안 직류가 없다. 전해질 용액은 알칼리 착화된 구리 전해질 용액을 포함한다.
일부 예들에서, 비일시적 머신-판독 가능한 매체는 머신에 의해 판독될 때, 머신으로 하여금 상기 요약된 적어도 비제한적인 예시적인 동작들을 포함하는 방법들의 동작들을 제어하게 하는 인스트럭션들을 포함한다.
도 8은 본 명세서에 기술된 하나 이상의 예시적인 프로세스 실시예들이 구현될 수도 있거나, 본 명세서에 기술된 하나 이상의 예시적인 프로세스 실시예들이 제어될 수도 있는 머신 (800) 의 일 예를 예시하는 블록도이다. 대안적인 실시예들에서, 머신 (800) 은 단독 디바이스로 동작할 수도 있거나 다른 머신들에 연결될 (예를 들어, 네트워킹될) 수도 있다. 네트워킹된 배치에서, 머신 (800) 은 서버 머신, 클라이언트 머신, 또는 서버-클라이언트 네트워크 환경들 모두의 용량 내에서 동작할 수도 있다. 일례에서, 머신 (800) 은 P2P (peer-to-peer) (또는 다른 분산된) 네트워크 환경의 피어 (peer) 머신으로 역할할 수도 있다. 또한, 단일 머신 (800) 만이 예시되지만, 용어 “머신”은 또한 예컨대 클라우드 컴퓨팅, SaaS (Software as a Service), 또는 다른 컴퓨터 클러스터 구성들을 통해, 본 명세서에 논의된 방법론들 중 임의의 하나 이상을 수행하기 위해 인스트럭션들의 세트 (또는 복수의 세트들) 를 개별적으로 또는 공동으로 실행하는 머신들의 임의의 집합을 포함하는 것으로 여겨져야 한다.
본 명세서에 기술된 예들은, 로직, 및 다수의 컴포넌트들 또는 메커니즘들을 포함할 수도 있고, 또는 이에 의해 동작할 수도 있다. 회로는 하드웨어 (예를 들어, 단순한 회로들, 게이트들, 로직, 등) 를 포함하는 유형 개체들 (tangible entities) 로 구현된 회로들의 집합이다. 회로 부재는 시간이 지남에 따라 플렉시블이고 기본적인 하드웨어 가변성일 수도 있다. 회로들은 동작할 때 명시된 동작들을 단독으로 또는 조합하여 수행할 수도 있는 부재들을 포함한다. 일례에서, 회로의 하드웨어는 (예를 들어, 하드웨어에 내장된 (hardwired)) 특정한 동작을 수행하기 위해 불변으로 설계될 수도 있다. 일례에서, 회로의 하드웨어는 특정한 동작의 인스트럭션들을 인코딩하기 위해 물리적으로 (예를 들어, 자기적으로, 전기적으로, 불변하는 질량 입자들의 이동 가능한 배치에 의해, 등) 변경된 컴퓨터-판독 가능한 매체를 포함하는, 가변적으로 연결된 물리적 컴포넌트들 (예를 들어, 실행 유닛들, 트랜지스터들, 단순한 회로들, 등) 을 포함할 수도 있다. 물리적 컴포넌트들의 연결에서, 하드웨어 구성요소의 기본적인 전기적 특성들이 변화된다 (예를 들어, 절연체로부터 도체 또는 그 반대도 그러함). 인스트럭션들은 동작 시에 특정한 동작의 부분들을 수행하기 위해 가변적인 연결부들을 통해 하드웨어 내에 회로의 부재들을 생성하도록, 임베딩된 (embedded) 하드웨어 (예를 들어, 실행 유닛들 또는 로딩 메커니즘) 를 인에이블한다. 따라서, 컴퓨터-판독 가능한 매체는 디바이스가 동작할 때 회로의 다른 컴포넌트들에 통신 가능하게 커플링된다. 일례에서, 임의의 물리적 컴포넌트들이 2 개 이상의 회로의 2 개 이상의 부재들에서 사용될 수도 있다. 예를 들어, 동작 하에서, 실행 유닛들은 시간 내에 일 지점에서 제 1 회로망의 제 1 회로에서 사용되고, 상이한 시간에서 제 1 회로망의 제 2 회로에서, 또는 제 2 회로망의 제 3 회로에 의해 재사용될 수도 있다.
머신 (예를 들어, 컴퓨터 시스템) (800) 은 하드웨어 프로세서 (802) (예를 들어, CPU (Central Processing Unit), 하드웨어 프로세서 코어 (core), 또는 이들의 임의의 조합), GPU (Graphics Processing Unit) (803), 메인 메모리 (804), 및 정적 메모리 (806) 를 포함할 수도 있고, 이들 중 일부 또는 전부는 인터링크 (interlink) (예를 들어, 버스 (bus)) (808) 를 통해 서로 통신할 수도 있다. 머신 (800) 은 디스플레이 디바이스 (810), 영숫자 입력 디바이스 (812) (예를 들어, 키보드), 및 UI (User Interface) 내비게이션 디바이스 (814) (예를 들어, 마우스) 를 더 포함할 수도 있다. 일례에서, 디스플레이 디바이스 (810), 영숫자 입력 디바이스 (812), 및 UI 내비게이션 디바이스 (814) 는 터치 스크린 디스플레이일 수도 있다. 머신 (1100) 은 대용량 저장 디바이스 (예를 들어, 드라이브 유닛) (816), 신호 생성 디바이스 (818) (예를 들어, 스피커), 네트워크 인터페이스 디바이스 (820), 및 GPS (Global Positioning System) 센서, 나침반, 가속도계, 또는 또 다른 센서와 같은, 하나 이상의 센서들 (821) 을 부가적으로 포함할 수도 있다. 머신 (800) 은 하나 이상의 주변 디바이스들 (예를 들어, 프린터, 카드 리더기, 등) 과 통신하거나 제어하도록 직렬 (예를 들어, USB (Universal Serial Bus)), 병렬, 또는 다른 유선 또는 무선 (예를 들어, 적외선 (IR), NFC (Near Field Communication), 등) 연결과 같은, 출력 제어기 (828) 를 포함할 수도 있다.
대용량 저장 디바이스 (816) 는 본 명세서에 기술된 기법들 또는 기능들 중 임의의 하나 이상에 의해 구현되거나 활용되는, 하나 이상의 데이터 구조들 또는 인스트럭션들의 세트들 (824) (예를 들어, 소프트웨어) 이 저장되는 머신-판독 가능 매체 (822) 를 포함할 수도 있다. 인스트럭션들 (824) 은 또한 머신 (800) 에 의한 인스트럭션들의 실행 동안 메인 메모리 (804) 내에, 정적 메모리 (806) 내에, 하드웨어 프로세서 (802) 내에, 또는 GPU (803) 내에 완전히 또는 적어도 부분적으로 존재할 수도 있다. 일례에서, 하드웨어 프로세서 (802), GPU (803), 메인 메모리 (804), 정적 메모리 (806), 또는 대용량 저장 디바이스 (816) 중 하나 또는 임의의 조합은 머신-판독 가능 매체 (822) 를 구성할 수도 있다.
머신-판독 가능 매체 (822) 가 단일 매체로 예시되었지만, 용어 “머신-판독 가능 매체”는 하나 이상의 인스트럭션들 (824) 을 저장하도록 구성된 단일 매체 또는 복수의 매체 (예를 들어, 중앙 집중되거나 분산된 데이터베이스, 및/또는 연관된 캐시들 및 서버들) 를 포함할 수도 있다.
용어 “머신-판독 가능 매체”는 머신 (800) 에 의한 실행을 위해 인스트럭션들 (824) 을 저장, 인코딩, 또는 반송할 수 있고, 머신 (800) 으로 하여금 본 개시의 기법들 중 임의의 하나 이상을 수행하게 하거나, 이러한 인스트럭션들 (824) 에 의해 사용된 또는 이와 연관된 데이터 구조들을 저장, 인코딩, 또는 반송할 수 있는, 임의의 매체를 포함할 수도 있다. 비제한적인 머신-판독 가능 매체 예들은 고체-상태 메모리들, 및 광학 매체와 자기 매체를 포함할 수도 있다. 일례에서, 대용량 머신-판독 가능 매체는 불변 (예를 들어, 정지) 질량을 갖는 복수의 입자들을 갖는 머신-판독 가능 매체 (822) 를 포함한다. 따라서, 대용량 머신-판독 가능 매체는 일시적인 전파 신호들이 아니다. 대용량 머신-판독 가능 매체의 특정한 예들은 반도체 메모리 디바이스들 (예를 들어, EPROM (Electrically Programmable Read-Only Memory), EEPROM (Electrically Erasable Programmable Read-Only Memory)) 및 플래시 메모리 디바이스들; 내부 하드 디스크들 및 이동식 디스크들과 같은 자기 디스크들; 자기-광학 디스크들; 및 CD-ROM 및 DVD-ROM 디스크들과 같은, 비휘발성 메모리를 포함할 수도 있다. 인스트럭션들 (824) 은 또한 네트워크 인터페이스 디바이스 (820) 를 통해 전송 매체를 사용하여 통신 네트워크 (826) 에 걸쳐 전송되거나 수신될 수도 있다.
실시예가 구체적인 예시적인 실시예들을 참조하여 기술되었지만, 다양한 수정들 및 변화들이 본 개시의 보다 넓은 정신 및 범위로부터 벗어나지 않고 이들 실시예들로 이루어질 수도 있다는 것이 자명할 것이다. 이에 따라, 명세서 및 도면들은 제한적인 의미보다 예시로서 간주된다. 이의 일부를 형성하는 첨부 도면들은 제한이 아닌 예시로서, 주제가 실시될 수도 있는 특정한 실시예들을 도시한다. 예시된 실시예들은 당업자로 하여금 본 명세서에 개시된 교시들을 실시하게 하도록 충분히 상세히 기술된다. 다른 실시예들은 구조 및 논리적 대용물들 및 변화들이 본 개시의 범위로부터 벗어나지 않고 이루어질 수도 있도록, 이로부터 활용되고 도출될 수도 있다. 이 상세한 기술은 따라서 제한하는 의미로 생각되지 않고, 다양한 실시예들의 범위는 첨부된 청구항들로 인정되는 등가물들의 전체 범위와 함께, 첨부된 청구항들에 의해서만 규정된다.
본 발명의 주제의 이러한 실시예들은, 단순히 편의성을 위해 그리고 임의의 단일 발명 또는 실제로 2 개 이상이 개시된다면, 발명의 개념으로 본 출원의 범위를 자의적으로 제한하는 것을 의도하지 않고, 용어 “발명”으로 개별적으로 그리고/또는 집합적으로 본 명세서에 지칭될 수도 있다. 따라서, 특정한 실시예들이 본 명세서에 예시되고 기술되었지만, 동일한 목적을 달성하도록 계산된 임의의 배열이 도시된 특정한 실시예들을 대체할 수도 있다는 것이 인식되어야 한다. 본 개시는 다양한 실시예들의 모든 변형들 또는 적응들을 커버하도록 의도된다. 상기 실시예들 및 본 명세서에 구체적으로 기술되지 않은 다른 실시예들의 조합들이 상기 기술을 검토하면 당업자에게 자명할 것이다.

Claims (20)

  1. 전해질 용액을 담기 위한 배스 저장부;
    상기 전해질 용액 내에 침지된 (submerged) 웨이퍼를 홀딩하기 위한 홀딩 디바이스로서, 상기 웨이퍼는 코발트 층에 의해 커버된 피처들을 포함하는, 상기 홀딩 디바이스;
    상기 웨이퍼의 맞은편에 배치되고 상기 전해질 용액에 침지된 애노드;
    상기 홀딩 디바이스와 상기 애노드 사이에 직류 (direct current) 를 생성하기 위한 직류 전력 공급부; 및
    상기 웨이퍼의 상기 코발트 층 상에 구리 층을 전기도금하기 위해 상기 홀딩 디바이스와 상기 애노드 사이에 상기 직류와 함께 인가된 순방향 펄스 (forward pulse) 및 역방향 펄스 (reverse pulse) 의 조합을 포함하는, 전기도금 시스템.
  2. 제 1 항에 있어서,
    상기 순방향 펄스 및 역방향 펄스의 조합은 고 대류 순방향 펄스, 고 대류 역방향 펄스, 및 저 대류 역방향 펄스를 포함하는, 전기도금 시스템.
  3. 제 2 항에 있어서,
    상기 고 대류 순방향 펄스 및 상기 고 대류 역방향 펄스 각각은 적어도 150 rpm의 대류를 포함하는, 전기도금 시스템.
  4. 제 3 항에 있어서,
    상기 고 대류 순방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류를 포함하고, 상기 순방향 직류 이후 적어도 200 ms 동안 직류가 없는, 전기도금 시스템.
  5. 제 3 항에 있어서,
    상기 고 대류 역방향 펄스는 적어도 100 ms 동안 순방향 직류, 상기 순방향 직류에 이어서 적어도 10 ms 동안 역방향 직류를 포함하고, 그리고 상기 역방향 직류에 이어서 적어도 200 ms 동안 직류가 없는, 전기도금 시스템.
  6. 제 2 항에 있어서,
    상기 저 대류 역방향 펄스는 최대 20 rpm의 대류를 포함하고, 상기 저 대류 역방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류, 상기 순방향 직류에 이어서 적어도 10 ms 동안 적어도 -0.85 mA/cm2의 강도를 갖는 역방향 직류를 포함하고, 그리고 상기 역방향 직류에 이어서 적어도 200 ms 동안 직류가 없는, 전기도금 시스템.
  7. 제 1 항에 있어서,
    상기 전해질 용액은 전해질 용액은 알칼리 착화된 구리 (alkaline complexed-copper) 전해질 용액을 포함하는, 전기도금 시스템.
  8. 웨이퍼를 전기도금하는 방법에 있어서,
    전해질 용액을 담는 배스 저장부 내에 웨이퍼를 침지시키는 단계;
    순방향 펄스 및 역방향 펄스의 조합을 생성하는 단계로서, 상기 순방향 펄스 및 역방향 펄스의 조합은 고 대류 순방향 펄스, 고 대류 역방향 펄스, 및 저 대류 역방향 펄스를 포함하는, 상기 조합을 생성하는 단계; 및
    상기 전해질 용액 내의 상기 웨이퍼 및 상기 웨이퍼 맞은편에 배치된 애노드에 상기 순방향 펄스 및 역방향 펄스의 조합을 인가함으로써 상기 웨이퍼의 코발트 층 상에 구리 층을 증착하는 단계를 포함하는, 웨이퍼를 전기도금하는 방법.
  9. 제 8 항에 있어서,
    상기 순방향 펄스 및 역방향 펄스의 조합은 상기 고 대류 순방향 펄스, 이어서 상기 고 대류 역방향 펄스, 이어서 상기 저 대류 역방향 펄스를 포함하는, 웨이퍼를 전기도금하는 방법.
  10. 제 9 항에 있어서,
    상기 고 대류 순방향 펄스 및 상기 고 대류 역방향 펄스 각각은 적어도 150 rpm의 대류를 포함하는, 웨이퍼를 전기도금하는 방법.
  11. 제 10 항에 있어서,
    상기 고 대류 순방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류를 포함하고, 상기 순방향 직류에 이어서 적어도 200 ms 동안 직류가 없는, 웨이퍼를 전기도금하는 방법.
  12. 제 10 항에 있어서,
    상기 고 대류 역방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류, 상기 순방향 직류에 이어서 적어도 10 ms 동안 -0.85 mA/cm2의 강도를 갖는 역방향 직류를 포함하고, 그리고 상기 역방향 직류에 이어서 적어도 200 ms 동안 직류가 없는, 웨이퍼를 전기도금하는 방법.
  13. 제 9 항에 있어서,
    상기 저 대류 역방향 펄스는 최대 20 rpm의 대류를 포함하고, 상기 저 대류 역방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류, 상기 순방향 직류에 이어서 적어도 10 ms 동안 -0.85 mA/cm2의 강도를 갖는 역방향 직류를 포함하고, 그리고 상기 역방향 직류에 이어서 적어도 200 ms 동안 직류가 없는, 웨이퍼를 전기도금하는 방법.
  14. 제 8 항에 있어서,
    상기 전해질 용액은 알칼리 착화된 구리 전해질 용액을 포함하는, 웨이퍼를 전기도금하는 방법.
  15. 위에 코발트 층을 갖는 반도체 웨이퍼를 제공하는 단계; 및
    전해질 용액에 침지된 상기 반도체 웨이퍼에 순방향 직류 펄스 및 역방향 직류 펄스의 조합을 인가함으로써 전기도금 프로세스를 사용하여 상기 코발트 층 상에 구리 층을 증착하는 단계를 포함하는, 방법.
  16. 제 15 항에 있어서,
    상기 순방향 직류 펄스 및 역방향 직류 펄스의 조합은 일련의 고 대류 순방향 펄스, 고 대류 역방향 펄스, 및 저 대류 역방향 펄스를 포함하는, 방법.
  17. 제 16 항에 있어서,
    상기 고 대류 순방향 펄스는 적어도 150 rpm의 대류를 포함하고, 상기 고 대류 순방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류를 포함하고, 그리고 상기 순방향 직류에 이어서 적어도 200 ms 동안 직류가 없는, 방법.
  18. 제 16 항에 있어서,
    상기 고 대류 역방향 펄스는 적어도 150 rpm의 대류를 포함하고, 상기 고 대류 역방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류, 상기 순방향 직류에 이어서 적어도 10 ms 동안 적어도 -0.85 mA/cm2의 강도를 갖는 역방향 직류를 포함하고, 그리고 상기 역방향 직류에 이어서 적어도 200 ms 동안 직류가 없는, 방법.
  19. 제 16 항에 있어서,
    상기 저 대류 역방향 펄스는 최대 20 rpm의 대류를 포함하고, 상기 저 대류 역방향 펄스는 적어도 100 ms 동안 적어도 0.85 mA/cm2의 강도를 갖는 순방향 직류, 상기 순방향 직류에 이어서 적어도 10 ms 동안 적어도 -0.85 mA/cm2의 강도를 갖는 역방향 직류를 포함하고, 그리고 상기 역방향 직류에 이어서 적어도 200 ms 동안 직류가 없는, 방법.
  20. 머신에 의해 판독될 때, 상기 머신으로 하여금 전기도금 방법의 동작들을 제어하게 하는 인스트럭션들을 포함하는 머신-판독 가능한 매체에 있어서,
    상기 전기도금 방법은 적어도,
    전해질 용액을 담는 배스 저장부 내에 웨이퍼를 침지시키는 단계;
    순방향 펄스 및 역방향 펄스의 조합을 생성하는 단계로서, 상기 순방향 펄스 및 역방향 펄스의 조합은 고 대류 순방향 펄스, 고 대류 역방향 펄스, 및 저 대류 역방향 펄스를 포함하는, 상기 조합을 생성하는 단계; 및
    상기 전해질 용액 내의 상기 웨이퍼 및 상기 웨이퍼 맞은편에 배치된 애노드에 상기 순방향 펄스 및 역방향 펄스의 조합을 인가함으로써 상기 웨이퍼의 코발트 층 상에 구리 층을 증착하는 단계를 포함하는, 머신-판독 가능한 매체.
KR1020207031393A 2018-03-30 2019-03-29 코발트 라이닝된 (lined) 피처들 상의 구리 전착 (electrodeposition) KR20200128186A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/941,258 US10648097B2 (en) 2018-03-30 2018-03-30 Copper electrodeposition on cobalt lined features
US15/941,258 2018-03-30
PCT/US2019/024722 WO2019191523A1 (en) 2018-03-30 2019-03-29 Copper electrodeposition on cobalt lined features

Publications (1)

Publication Number Publication Date
KR20200128186A true KR20200128186A (ko) 2020-11-11

Family

ID=68056838

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207031393A KR20200128186A (ko) 2018-03-30 2019-03-29 코발트 라이닝된 (lined) 피처들 상의 구리 전착 (electrodeposition)

Country Status (4)

Country Link
US (2) US10648097B2 (ko)
KR (1) KR20200128186A (ko)
CN (1) CN111936673B (ko)
WO (1) WO2019191523A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10648097B2 (en) 2018-03-30 2020-05-12 Lam Research Corporation Copper electrodeposition on cobalt lined features
EP3754052A1 (en) * 2019-06-21 2020-12-23 Infineon Technologies AG Roughening of a metallization layer on a semiconductor wafer

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440289B1 (en) 1999-04-02 2002-08-27 Advanced Micro Devices, Inc. Method for improving seed layer electroplating for semiconductor
US20070125657A1 (en) 2003-07-08 2007-06-07 Zhi-Wen Sun Method of direct plating of copper on a substrate structure
US7329334B2 (en) 2004-09-16 2008-02-12 Herdman Roderick D Controlling the hardness of electrodeposited copper coatings by variation of current profile
US7964506B1 (en) * 2008-03-06 2011-06-21 Novellus Systems, Inc. Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20090250352A1 (en) * 2008-04-04 2009-10-08 Emat Technology, Llc Methods for electroplating copper
US8500983B2 (en) * 2009-05-27 2013-08-06 Novellus Systems, Inc. Pulse sequence for plating on thin seed layers
US9385035B2 (en) * 2010-05-24 2016-07-05 Novellus Systems, Inc. Current ramping and current pulsing entry of substrates for electroplating
TWI550139B (zh) * 2011-04-04 2016-09-21 諾菲勒斯系統公司 用於裁整均勻輪廓之電鍍裝置
US20140262794A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Electrochemical deposition processes for semiconductor wafers
EP2865787A1 (en) 2013-10-22 2015-04-29 ATOTECH Deutschland GmbH Copper electroplating method
US20150299886A1 (en) * 2014-04-18 2015-10-22 Lam Research Corporation Method and apparatus for preparing a substrate with a semi-noble metal layer
EP3029178A1 (en) * 2014-12-05 2016-06-08 ATOTECH Deutschland GmbH Method and apparatus for electroplating a metal onto a substrate
US10988852B2 (en) * 2015-10-27 2021-04-27 Rohm And Haas Electronic Materials Llc Method of electroplating copper into a via on a substrate from an acid copper electroplating bath
US10648097B2 (en) 2018-03-30 2020-05-12 Lam Research Corporation Copper electrodeposition on cobalt lined features

Also Published As

Publication number Publication date
US10648097B2 (en) 2020-05-12
US20200255964A1 (en) 2020-08-13
US11168407B2 (en) 2021-11-09
CN111936673A (zh) 2020-11-13
US20190301040A1 (en) 2019-10-03
CN111936673B (zh) 2023-12-08
WO2019191523A1 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
US20230298894A1 (en) Copper electrodeposition sequence for the filling of cobalt lined features
US7189146B2 (en) Method for reduction of defects in wet processed layers
US20090120799A1 (en) Multiple-step electrodeposition process for direct copper plating on barrier metals
US8377824B1 (en) Methods and apparatus for depositing copper on tungsten
KR20160108174A (ko) Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리
US11168407B2 (en) Copper electrodeposition on cobalt lined features
KR102312018B1 (ko) 전기화학적 불활성 양이온을 함유하는 구리 전착 배쓰
TW201827654A (zh) 使用犧牲性氧化劑之鈷電填充最佳化程序
KR20210150604A (ko) 반도체 디바이스 제작 시 금속들의 전착 (electrodeposition) 동안 시드 층들의 보호
TW200308028A (en) Method and apparatus for forming fine circuit interconnects
CN111261585B (zh) 电化学镀系统和工艺执行方法、形成半导体结构的方法
Boehme et al. Rapid screening of plating additives for bottom-up metallization of nano-scale features
TW200402111A (en) Method of forming a copper wiring in a semiconductor device
US20230144437A1 (en) Leveling compound control
Venkatraman Electrochemical Atomic Layer Deposition of Metals for Applications in Semiconductor Interconnect Metallization
US11598016B2 (en) Electrochemical plating system and method of using
US10914008B2 (en) Method and solution for forming interconnects
CN112135930B (zh) 在非铜衬垫层上的铜电填充
Kim et al. Cu metallization for giga level devices using electrodeposition
JP2023522164A (ja) アルカリ電気めっき溶液からの電気充填
Osaka et al. Electrochemical processes for ULSI interconnects
JP2002322592A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal