KR20200116424A - Wafer dividing method - Google Patents

Wafer dividing method Download PDF

Info

Publication number
KR20200116424A
KR20200116424A KR1020200039027A KR20200039027A KR20200116424A KR 20200116424 A KR20200116424 A KR 20200116424A KR 1020200039027 A KR1020200039027 A KR 1020200039027A KR 20200039027 A KR20200039027 A KR 20200039027A KR 20200116424 A KR20200116424 A KR 20200116424A
Authority
KR
South Korea
Prior art keywords
wafer
polishing
chip
dividing
cleaning
Prior art date
Application number
KR1020200039027A
Other languages
Korean (ko)
Inventor
유키 이노우에
Original Assignee
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 디스코 filed Critical 가부시기가이샤 디스코
Publication of KR20200116424A publication Critical patent/KR20200116424A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02065—Cleaning during device manufacture during, before or after processing of insulating layers the processing being a planarization of insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02076—Cleaning after the substrates have been singulated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H01L21/3043—Making grooves, e.g. cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

An objective of the present invention is to satisfactorily remove machining fragments from a surface of a wafer. A wafer (W) is divided in a dividing process to obtain a chip (C1), and then a surface (2a) of the chip (C1) is polished in a polishing process. Accordingly, machining fragments fused or attached to the surface (2a) of the chip (C1) can be satisfactorily removed. Therefore, the yield associated with the manufacture of the chip (C1) can be increased. Also, in an embodiment of the present invention, CMP polishing using slurry is performed on the surface (2a) of the chip (C1) in the polishing process. The CMP polishing is performed on a surface (namely, the surface (2a)) of a device (4) when manufacturing the wafer (W). Consequently, degradation of the surface (2a) of the chip (C1) in the polishing process can be suppressed.

Description

웨이퍼의 분할 방법{WAFER DIVIDING METHOD}Wafer dividing method {WAFER DIVIDING METHOD}

본 발명은 웨이퍼의 분할 방법에 관한 것이다.The present invention relates to a method of dividing a wafer.

반도체 웨이퍼에서는, 격자형의 분할 예정 라인에 의해 구획된 웨이퍼의 표면의 각 영역에 디바이스가 배치되어 있다. 웨이퍼를 분할 예정 라인을 따라 분할함으로써 디바이스를 포함하는 칩을 얻을 수 있다. 이러한 웨이퍼의 분할은, 분할 예정 라인을 따라 절삭 블레이드를 절삭 가공함으로써, 혹은, 분할 예정 라인을 따라 레이저 광선을 조사하여 웨이퍼를 어블레이션 가공함으로써 실시된다.In a semiconductor wafer, devices are arranged in each region of the surface of the wafer divided by a grid-shaped division scheduled line. A chip containing a device can be obtained by dividing the wafer along the line to be divided. The division of the wafer is performed by cutting the cutting blade along the line to be divided, or by ablation processing the wafer by irradiating a laser beam along the line to be divided.

상기와 같이 웨이퍼를 분할 가공한 경우, 가공 홈인 커프 부근의 웨이퍼 표면에 가공 부스러기가 부착되는 경우가 있다. 그 때문에, 절삭 블레이드에 의한 절삭 가공에서는, 특허문헌 1 및 특허문헌 2의 기재와 같이, 절삭 가공 중 또는 절삭 가공 후에 고압 세정을 실시하는 것이 제안되어 있다. 또한, 레이저 광선을 이용한 어블레이션 가공에서는, 특허문헌 3의 기재와 같이, 보호막에 의해 표면을 보호하는 것이 제안되어 있다.When the wafer is divided and processed as described above, processing debris may adhere to the wafer surface near the cuff that is the processing groove. Therefore, in cutting with a cutting blade, as described in Patent Document 1 and Patent Document 2, it is proposed to perform high-pressure cleaning during or after cutting. In addition, in ablation processing using a laser beam, as described in Patent Document 3, it is proposed to protect the surface with a protective film.

특허문헌 1 : 일본 특허 공개 제2010-046726호 공보Patent Document 1: Japanese Patent Laid-Open No. 2010-046726 특허문헌 2 : 일본 특허 공개 제2006-187834호 공보Patent Document 2: Japanese Patent Laid-Open No. 2006-187834 특허문헌 3 : 일본 특허 공개 제2006-140311호 공보Patent Document 3: Japanese Patent Laid-Open No. 2006-140311

그러나, 가공 부스러기가 가공 열 등에 의해 웨이퍼의 표면에 융착되어 있는 경우, 분할 가공 후에 세정을 실시하더라도 웨이퍼의 표면에 가공 부스러기가 남는 경우가 있다.However, if the processing debris is fused to the surface of the wafer due to processing heat or the like, processing debris may remain on the surface of the wafer even if cleaning is performed after the divisional processing.

본 발명의 목적은, 분할 가공 후에 웨이퍼의 표면으로부터 가공 부스러기를 양호하게 제거하는 것에 있다.An object of the present invention is to satisfactorily remove processing debris from the surface of a wafer after division processing.

본 발명의 웨이퍼의 분할 방법(본 분할 방법)은, 분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성되어 있는 웨이퍼를, 상기 분할 예정 라인을 따라 분할하는 웨이퍼의 분할 방법으로서, 이면에 다이싱 테이프가 접착되고, 상기 다이싱 테이프를 통해 척 테이블에 의해 유지된 상기 웨이퍼를 상기 분할 예정 라인을 따라 분할함으로써 상기 디바이스를 포함하는 복수의 칩을 형성하는 분할 공정과, 상기 분할 공정 후, 복수의 상기 칩의 표면을 연마 패드에 의해 연마함으로써 가공 부스러기를 제거하는 연마 공정과, 상기 연마 공정 후, 상기 칩의 상기 표면 측에 세정수를 공급함으로써 상기 칩을 세정하는 세정 공정을 포함한다.The wafer dividing method (this dividing method) of the present invention is a wafer dividing method for dividing a wafer in which devices are formed in each region of a surface partitioned by a division scheduled line along the division scheduled line. A dividing step of forming a plurality of chips including the device by dividing the wafer held by the chuck table through the dicing tape and dividing the wafer held by the chuck table through the dicing tape along the line to be divided, and after the dividing step, A polishing step of removing processing debris by polishing the surfaces of the plurality of chips with a polishing pad, and a cleaning step of cleaning the chips by supplying cleaning water to the surface side of the chips after the polishing step.

본 분할 방법에서는, 분할 공정에서 웨이퍼를 분할하여 칩을 얻은 후에, 칩의 표면을 연마 공정에서 연마하고 있다. 이것에 의해, 칩의 표면에 부착 또는 융착되어 있는 가공 부스러기를 양호하게 제거할 수 있다. 따라서, 칩의 제조에 관한 수율을 높일 수 있다.In this dividing method, after dividing the wafer in the dividing step to obtain a chip, the surface of the chip is polished in the polishing step. Thereby, processing debris adhering to or fused to the surface of the chip can be satisfactorily removed. Therefore, it is possible to increase the yield related to the manufacture of chips.

도 1은 웨이퍼를 나타내는 사시도이다.
도 2는 웨이퍼를 포함하는 워크 셋트를 나타내는 설명도이다.
도 3은 분할 공정을 나타내는 단면도이다.
도 4는 연마 공정을 나타내는 단면도이다.
도 5는 세정 공정을 나타내는 단면도이다.1 is a perspective view showing a wafer.
Fig. 2 is an explanatory diagram showing a work set including wafers.
3 is a cross-sectional view showing a dividing process.
4 is a cross-sectional view showing a polishing process.
5 is a cross-sectional view showing a cleaning process.

본 실시형태에 관한 웨이퍼의 분할 방법에서는, 도 1에 나타낸 바와 같은 웨이퍼(W)가 이용된다. 도 1에 나타낸 바와 같이, 웨이퍼(W)는, 표면인 표면(2a) 및 이면인 이면(2b)을 갖는 원판형의 실리콘 기판이다. 웨이퍼(W)의 표면(2a)에는, 격자형의 복수의 분할 예정 라인(3)에 의해 구획된 영역의 각각에 디바이스(4)가 형성되어 있다.In the method of dividing the wafer according to the present embodiment, a wafer W as shown in Fig. 1 is used. As shown in Fig. 1, the wafer W is a disk-shaped silicon substrate having a front surface 2a as a front surface and a back surface 2b as a back surface. On the surface 2a of the wafer W, a device 4 is formed in each of the regions divided by a plurality of grid-like division scheduled lines 3.

또, 디바이스(4)는 웨이퍼(W)의 표면(2a)에 형성되어 있다. 따라서, 표면(2a)은 디바이스(4)의 표면이기도 하다. 또한, 표면(2a)은, 웨이퍼(W)를 분할함으로써 얻어지는 칩의 표면이기도 하다. 이 때문에, 이하에서는 「디바이스(4)의 표면(2a)」 및 「칩의 표면(2a)」과 같은 표현을 이용하는 경우도 있다.Further, the device 4 is formed on the surface 2a of the wafer W. Thus, the surface 2a is also the surface of the device 4. In addition, the surface 2a is also the surface of a chip obtained by dividing the wafer W. For this reason, hereinafter, expressions such as "the surface 2a of the device 4" and "the surface 2a of the chip" may be used.

웨이퍼(W)는, 링 프레임(F) 및 다이싱 테이프(T)와 함께, 도 2에 나타낸 바와 같은 워크 셋트(WS)를 형성한다.The wafer W, together with the ring frame F and the dicing tape T, forms a work set WS as shown in FIG. 2.

워크 셋트(WS)의 형성에서는, 우선, 개구를 갖는 고리형의 링 프레임(F)의 개구 내에, 링 프레임(F)의 중심과 중심을 일치시키고 웨이퍼(W)의 표면(2a)을 아래로 향하게 하여 배치시킨다. 다음으로, 원형의 다이싱 테이프(T)의 점착면을 링 프레임(F)과 웨이퍼(W)의 이면(2b)에 접착하여 링 프레임(F)의 개구를 막고, 다이싱 테이프(T)를 통해 웨이퍼(W)가 링 프레임(F)에 지지된 워크 셋트(WS)가 형성된다. 이 워크 셋트(WS)에서는, 웨이퍼(W)의 표면(2a)이 노출되어 있다.In the formation of the work set WS, first, in the opening of the annular ring frame F having an opening, the center and the center of the ring frame F are aligned and the surface 2a of the wafer W is lowered. Place it facing up. Next, the adhesive surface of the circular dicing tape T is adhered to the ring frame F and the back surface 2b of the wafer W to close the opening of the ring frame F, and the dicing tape T Through this, a work set WS in which the wafer W is supported on the ring frame F is formed. In this work set WS, the surface 2a of the wafer W is exposed.

다음으로, 본 실시형태의 각 공정에 관해 설명한다.Next, each step of the present embodiment will be described.

[분할 공정][Split process]

이 공정에서는, 워크 셋트(WS)의 웨이퍼(W)를, 분할 예정 라인(3)을 따라 분할함으로써, 디바이스를 포함하는 복수의 칩을 형성한다.In this step, a plurality of chips including a device is formed by dividing the wafer W of the work set WS along the line 3 to be divided.

이 공정에서는, 도 3에 나타낸 바와 같이, 웨이퍼(W)를 포함하는 워크 셋트(WS)가, 제1 척 테이블(31) 및 절삭부(33)를 구비한 절삭 장치(30)에 설치된다.In this step, as shown in FIG. 3, the work set WS including the wafer W is installed in the cutting device 30 provided with the first chuck table 31 and the cutting portion 33.

제1 척 테이블(31)은, 도시하지 않은 흡인원에 연통 가능한 다공질재 등으로 이루어진 제1 유지면(32)을 구비하고 있다.The first chuck table 31 includes a first holding surface 32 made of a porous material or the like capable of communicating with a suction source (not shown).

분할 공정에서는, 도 3에 나타낸 바와 같이, 웨이퍼(W)의 이면(2b)이, 다이싱 테이프(T)를 통해 제1 유지면(32)에 흡인 유지된다. 또한, 링 프레임(F)이, 도시하지 않은 협지 클램프에 의해 유지된다. 이것에 의해, 웨이퍼(W)는, 그 표면(2a)이 위를 향해 노출된 상태로 제1 척 테이블(31)에 고정된다.In the dividing process, as shown in FIG. 3, the back surface 2b of the wafer W is suction-held by the first holding surface 32 via the dicing tape T. In addition, the ring frame F is held by a holding clamp (not shown). Thereby, the wafer W is fixed to the first chuck table 31 with the surface 2a exposed upward.

절삭 장치(30)의 절삭부(33)는, 수평 방향의 회전축을 갖는 제1 스핀들(34), 및, 제1 스핀들(34)과 함께 회전 가능한 절삭 블레이드(35)를 구비하고 있다.The cutting unit 33 of the cutting device 30 includes a first spindle 34 having a horizontal axis of rotation, and a cutting blade 35 capable of rotating together with the first spindle 34.

그리고, 절삭 공정에서는, 제1 스핀들(34)이 화살표 B 방향으로 회전하면서 절삭부(33)가 하강한다. 또한, 웨이퍼(W)를 유지하고 있는 제1 척 테이블(31)이, 수평면 내에서 제1 스핀들(34)의 회전축과 직교하는 방향으로 이동한다.And, in the cutting process, the cutting part 33 descends while the 1st spindle 34 rotates in the arrow B direction. Further, the first chuck table 31 holding the wafer W moves in a direction orthogonal to the rotation axis of the first spindle 34 in the horizontal plane.

이것에 의해, 절삭 블레이드(35)가, 웨이퍼(W)의 표면(2a)에서의 디바이스(4) 사이에 형성된 분할 예정 라인(3)을 따라서 웨이퍼(W)를 절단한다.Thereby, the cutting blade 35 cuts the wafer W along the line to be divided 3 formed between the devices 4 on the surface 2a of the wafer W.

그 결과, 웨이퍼(W)가 복수의 칩(C1)으로 분할되고, 웨이퍼(W)의 표면(2a)은 칩(C1)의 표면(2a)이 된다. 또, 칩(C1)은, 그 표면(2a)에 하나씩의 디바이스(4)를 갖고 있다.As a result, the wafer W is divided into a plurality of chips C1, and the surface 2a of the wafer W becomes the surface 2a of the chip C1. Further, the chip C1 has one device 4 on its surface 2a.

[연마 공정][Polishing process]

이 공정에서는, 복수의 칩(C1)의 표면(2a)을 연마 패드에 의해 연마함으로써 표면(2a)으로부터 가공 부스러기를 제거한다.In this step, processing debris is removed from the surface 2a by polishing the surface 2a of the plurality of chips C1 with a polishing pad.

이 공정에서는, 도 4에 나타낸 바와 같이, 복수의 칩(C1)으로 분할된 웨이퍼(W)는, 링 프레임(F) 및 다이싱 테이프(T)와 일체인 워크 셋트(WS)의 형상 그대로 절삭 장치(30)로부터 제거되고, 연마 장치(40)에 설치된다.In this step, as shown in Fig. 4, the wafer W divided into a plurality of chips C1 is cut as it is in the shape of the work set WS integrated with the ring frame F and the dicing tape T. It is removed from the device 30 and installed in the polishing device 40.

연마 장치(40)는 제2 척 테이블(41) 및 연마부(43)를 구비하고 있다. 제2 척 테이블(41)은, 도시하지 않은 흡인원에 연통 가능한 다공질재 등으로 이루어진 제2 유지면(42)을 구비하고 있다.The polishing apparatus 40 includes a second chuck table 41 and a polishing unit 43. The second chuck table 41 includes a second holding surface 42 made of a porous material or the like capable of communicating with a suction source (not shown).

연마 공정에서는, 도 4에 나타낸 바와 같이, 분할 공정과 마찬가지로, 웨이퍼(W)의 이면(2b)이, 다이싱 테이프(T)를 통해 제2 유지면(42)에 흡인 유지된다. 또한, 링 프레임(F)이, 도시하지 않은 협지 클램프에 의해 유지된다. 이것에 의해, 웨이퍼(W)는, 그 표면(2a)이 위를 향해 노출된 상태로 제2 척 테이블(41)에 고정된다.In the polishing process, as shown in FIG. 4, similarly to the dividing process, the back surface 2b of the wafer W is suction-held by the second holding surface 42 via the dicing tape T. In addition, the ring frame F is held by a holding clamp (not shown). Thereby, the wafer W is fixed to the second chuck table 41 with the surface 2a exposed upward.

연마 장치(40)의 연마부(43)는, 제2 스핀들(44), 및, 제2 스핀들(44)과 함께 회전 가능한 연마 플레이트(45)를 구비하고 있다. 연마 플레이트(45)의 저면에는 평판형의 연마 패드(46)가 배치되어 있다.The polishing unit 43 of the polishing apparatus 40 includes a second spindle 44 and a polishing plate 45 rotatable together with the second spindle 44. On the bottom surface of the polishing plate 45, a flat polishing pad 46 is disposed.

그리고, 연마 공정에서는, 제2 척 테이블(41)이, 예를 들어 화살표 C 방향으로 회전한다. 또한, 연마부(43)의 연마 플레이트(45)가 화살표 C 방향으로 회전하면서 하강한다. 그리고, 연마 패드(46)가, 웨이퍼(W)의 표면(2a), 즉 칩(C1)의 표면(2a)을 압박하면서 연마한다.And in the polishing process, the 2nd chuck table 41 rotates in the arrow C direction, for example. Further, the polishing plate 45 of the polishing portion 43 descends while rotating in the direction of the arrow C. Then, the polishing pad 46 is polished while pressing the surface 2a of the wafer W, that is, the surface 2a of the chip C1.

또한, 연마 패드(46)에 의한 연마 시에, 제2 스핀들(44) 내의 슬러리 공급로(44a)를 통해, 칩(C1)의 표면(2a)과 연마 패드(46) 사이에 슬러리가 공급된다.Further, when polishing by the polishing pad 46, the slurry is supplied between the surface 2a of the chip C1 and the polishing pad 46 through the slurry supply path 44a in the second spindle 44. .

그 때문에, 연마 플레이트(45)와 연마 패드(46)의 중심을 관통하는 관통 구멍이 형성되어 있고, 슬러리 공급로(44a)를 통과한 슬러리는, 관통 구멍을 통과하여 칩(C1)의 표면(2a)과 연마 패드(46) 사이에 공급된다.Therefore, a through hole penetrating the center of the polishing plate 45 and the polishing pad 46 is formed, and the slurry that has passed through the slurry supply path 44a passes through the through hole and passes through the surface of the chip C1 ( It is supplied between 2a) and the polishing pad 46.

또, 슬러리의 공급에서는, 슬러리는 제2 스핀들(44) 내를 통과시키지 않아도 좋다. 연마 가공 중인 연마 패드(46)가 웨이퍼(W)의 면적보다 작은 면적인 경우, 또는, 연마 패드(46)가 웨이퍼(W)의 표면(2a) 전체면을 덮지 않는 경우에는, 연마 패드(46)로 덮여 있지 않기 때문에, 노출된 웨이퍼(W)의 표면(2a)에 슬러리가 공급되어도 좋다.In addition, in supplying the slurry, the slurry may not pass through the second spindle 44. When the polishing pad 46 being polished has an area smaller than the area of the wafer W, or when the polishing pad 46 does not cover the entire surface 2a of the wafer W, the polishing pad 46 ), the slurry may be supplied to the exposed surface 2a of the wafer W.

또한, 연마 패드(46)를 웨이퍼(W)의 표면(2a)에 접촉시켜 웨이퍼(W)의 표면(2a)으로부터 비어져 나온 경우, 연마 패드(46)의 연마면을 향해 슬러리가 공급되어도 좋다.Further, when the polishing pad 46 is brought into contact with the surface 2a of the wafer W and protrudes from the surface 2a of the wafer W, the slurry may be supplied toward the polishing surface of the polishing pad 46. .

또한, 공급된 슬러리가 웨이퍼(W)의 외주와 링 프레임의 내주 사이의 다이싱 테이프(T)의 위에 체류되고, 연마면에 체류된 슬러리가 공급되도록 해도 좋다.Further, the supplied slurry may remain on the dicing tape T between the outer periphery of the wafer W and the inner periphery of the ring frame, and the slurry retained on the polishing surface may be supplied.

이러한 연마에 의해, 칩(C1)의 표면(2a)으로부터, 종전의 공정에서 부착 또는 융착된 절삭 부스러기 및 파편 등의 가공 부스러기가 제거된다. 또, 연마 제거량은, 예를 들면 3 nm 내지 5 nm의 범위이다.By such polishing, processing debris such as cutting debris and debris adhered or fused in the previous step is removed from the surface 2a of the chip C1. In addition, the amount of polishing removal is in the range of 3 nm to 5 nm, for example.

[세정 공정][Cleaning process]

이 공정에서는, 칩(C1)의 표면(2a) 측에 세정수를 공급함으로써 칩(C1)을 세정한다.In this step, the chip C1 is cleaned by supplying cleaning water to the surface 2a side of the chip C1.

이 공정에서는, 도 5에 나타낸 바와 같이, 표면(2a)의 연마 후, 복수의 칩(C1)을 포함하는 웨이퍼(W)는, 링 프레임(F) 및 다이싱 테이프(T)와 일체인 워크 셋트(WS)의 형상 그대로 연마 장치(40)로부터 제거되고, 스피너 세정 장치(50)에 설치된다.In this step, as shown in Fig. 5, after polishing the surface 2a, the wafer W including the plurality of chips C1 is a work integrated with the ring frame F and the dicing tape T. It is removed from the polishing apparatus 40 as it is in the shape of the set WS, and is installed in the spinner cleaning apparatus 50.

스피너 세정 장치(50)는, 스피너 테이블(51) 및 스피너 세정부(53)를 구비하고 있다. 스피너 테이블(51)은, 도시하지 않은 흡인원에 연통 가능한 다공질재 등으로 이루어진 제3 유지면(52)을 구비하고 있다.The spinner cleaning device 50 includes a spinner table 51 and a spinner cleaning unit 53. The spinner table 51 has a third holding surface 52 made of a porous material or the like capable of communicating with a suction source (not shown).

세정 공정에서는, 도 5에 나타낸 바와 같이, 연마 공정 등과 마찬가지로, 웨이퍼(W)의 이면(2b)이 다이싱 테이프(T)를 통해 제3 유지면(52)에 흡인 유지된다. 또한, 링 프레임(F)이, 도시하지 않은 협지 클램프에 의해 유지된다. 이것에 의해, 웨이퍼(W)는, 그 표면(2a)이 위를 향해 노출된 상태로 스피너 테이블(51)에 고정된다.In the cleaning process, as shown in FIG. 5, the back surface 2b of the wafer W is sucked and held by the third holding surface 52 via the dicing tape T, similarly to the polishing process or the like. In addition, the ring frame F is held by a holding clamp (not shown). Thereby, the wafer W is fixed to the spinner table 51 with the surface 2a exposed upward.

스피너 세정 장치(50)의 스피너 세정부(53)는, 세정 노즐(54), 및, 세정 노즐(54)을 수평 방향으로 이동시키기 위한 수평 이동 기구(55)를 구비하고 있다.The spinner cleaning unit 53 of the spinner cleaning device 50 includes a cleaning nozzle 54 and a horizontal movement mechanism 55 for moving the cleaning nozzle 54 in the horizontal direction.

수평 이동 기구(55)는, 수평 방향으로 연장되는 샤프트(56), 및, 세정 노즐(54)을 지지하는 지지 부재(57)를 갖고 있다. 지지 부재(57)는, 세정 노즐(54)을 지지(유지)한 채로, 샤프트(56)를 따라 수평 방향으로 이동할 수 있다. 또한, 세정 노즐(54)에는 물 공급원(58) 및 에어 공급원(59)이 접속되어 있다.The horizontal movement mechanism 55 has a shaft 56 extending in the horizontal direction, and a support member 57 supporting the cleaning nozzle 54. The support member 57 can move in the horizontal direction along the shaft 56 while supporting (holding) the cleaning nozzle 54. Further, a water supply source 58 and an air supply source 59 are connected to the cleaning nozzle 54.

그리고, 세정 공정에서는, 스피너 테이블(51)이, 예를 들어 화살표 D 방향으로 회전한다. 또한, 웨이퍼(W)의 상측에 배치된 세정 노즐(54)이 지지 부재(57)에 의해, 화살표 E로 나타낸 바와 같이 수평 방향으로 이동한다.And in the washing process, the spinner table 51 rotates in the direction of arrow D, for example. Further, the cleaning nozzle 54 disposed on the upper side of the wafer W is moved in the horizontal direction by the support member 57 as indicated by the arrow E.

이때, 물 공급원(58)으로부터 공급된 물과 에어 공급원(59)으로부터 공급된 에어의 혼합물인 이류체 세정수가 세정 노즐(54)로부터 분사된다.At this time, air-fluid washing water, which is a mixture of water supplied from the water supply source 58 and air supplied from the air supply source 59, is sprayed from the cleaning nozzle 54.

이와 같이 하여, 웨이퍼(W)에서의 대략 모든 칩(C1)의 표면(2a)에 이류체 세정수가 분사되어 칩(C1)이 세정된다.In this way, air-fluid cleaning water is sprayed onto the surface 2a of almost all of the chips C1 on the wafer W to clean the chips C1.

또한, 이 세정 공정에서는, 웨이퍼(W)의 표면에 세정 부재를 접촉시켜 세정해도 좋다. 세정 부재로서, 브러시 또는 소프라스 스폰지를 이용한다. 세정 부재를 접촉시킴으로써, 웨이퍼(W)의 표면(2a)에 부착된 슬러리를 제거하는 시간이 단축된다. 또한, 세정 시에 다이싱 테이프(T)로부터 칩(C1)이 박리되는 칩 비산을 방지할 수 있다.Further, in this cleaning step, the cleaning member may be brought into contact with the surface of the wafer W for cleaning. As the cleaning member, a brush or sopras sponge is used. By bringing the cleaning member into contact, the time to remove the slurry adhering to the surface 2a of the wafer W is shortened. Further, it is possible to prevent scattering of chips in which the chips C1 are peeled off from the dicing tape T during cleaning.

또, 브러시로는, 스크럽 브러시가 이용되는 것이 좋다.Moreover, as a brush, it is preferable to use a scrub brush.

이상과 같이, 본 실시형태에서는, 분할 공정에서 웨이퍼(W)를 분할하여 칩(C1)을 얻은 후에, 칩(C1)의 표면(2a)을 연마 공정에서 연마하고 있다. 이것에 의해, 표면(2a)에 부착 또는 융착되어 있는 가공 부스러기를 양호하게 제거할 수 있다. 따라서, 칩(C1)의 제조에 관한 수율을 높일 수 있다.As described above, in the present embodiment, after dividing the wafer W in the dividing step to obtain the chip C1, the surface 2a of the chip C1 is polished in the polishing step. Thereby, processing debris adhering to or fused to the surface 2a can be satisfactorily removed. Therefore, the yield related to the manufacture of the chip C1 can be improved.

또한, 본 실시형태에서는, 연마 공정에서, 칩(C1)의 표면(2a)에 대하여, 슬러리를 이용한 CMP(Chemical Mechanical Polishing) 연마를 실시하고 있다. 이러한 CMP 연마는, 웨이퍼(W)의 제조 시에, 디바이스(4)의 표면(즉 표면(2a))에 실시되는 연마이다. 이 때문에, 연마 공정에서 표면(2a)이 열화되는 것을 억제할 수 있다.In addition, in this embodiment, CMP (Chemical Mechanical Polishing) polishing using a slurry is performed on the surface 2a of the chip C1 in the polishing step. Such CMP polishing is polishing performed on the surface of the device 4 (that is, the surface 2a) at the time of manufacturing the wafer W. For this reason, it is possible to suppress deterioration of the surface 2a in the polishing step.

WS : 워크 셋트
F : 링 프레임
T : 다이싱 테이프
W : 웨이퍼
2a : 표면
2b : 이면
3 : 분할 예정 라인
4 : 디바이스
C1 : 칩
30 : 절삭 장치
40 : 연마 장치
50 : 스피너 세정 장치WS: Work set
F: ring frame
T: dicing tape
W: wafer
2a: surface
2b: back side
3: Line to be divided
4: device
C1: chip
30: cutting device
40: polishing device
50: spinner cleaning device

Claims (1)

분할 예정 라인에 의해 구획된 표면의 각 영역에 디바이스가 형성되어 있는 웨이퍼를, 상기 분할 예정 라인을 따라 분할하는 웨이퍼의 분할 방법으로서,
이면에 다이싱 테이프가 접착되고, 상기 다이싱 테이프를 통해 척 테이블에 의해 유지된 상기 웨이퍼를, 상기 분할 예정 라인을 따라 분할함으로써 상기 디바이스를 포함하는 복수의 칩을 형성하는 분할 공정과,
상기 분할 공정 후, 복수의 상기 칩의 표면을 연마 패드에 의해 연마함으로써 가공 부스러기를 제거하는 연마 공정과,
상기 연마 공정 후, 상기 칩의 상기 표면 측에 세정수를 공급함으로써 상기 칩을 세정하는 세정 공정을 포함하는, 웨이퍼의 분할 방법.A method of dividing a wafer for dividing a wafer in which a device is formed in each region of a surface divided by a division scheduled line, along the division scheduled line,
A dividing step of forming a plurality of chips including the device by dividing the wafer held by the chuck table through the dicing tape and the dicing tape adhered to the back surface along the line to be divided;
After the dividing step, a polishing step of removing processing debris by polishing the surfaces of the plurality of chips with a polishing pad, and
And a cleaning step of cleaning the chip by supplying cleaning water to the surface side of the chip after the polishing step.
KR1020200039027A 2019-04-01 2020-03-31 Wafer dividing method KR20200116424A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2019-069838 2019-04-01
JP2019069838A JP7327974B2 (en) 2019-04-01 2019-04-01 Wafer division method

Publications (1)

Publication Number Publication Date
KR20200116424A true KR20200116424A (en) 2020-10-12

Family

ID=72746054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200039027A KR20200116424A (en) 2019-04-01 2020-03-31 Wafer dividing method

Country Status (3)

Country Link
JP (1) JP7327974B2 (en)
KR (1) KR20200116424A (en)
CN (1) CN111799218A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140311A (en) 2004-11-12 2006-06-01 Tokyo Ohka Kogyo Co Ltd Protective film agent used for laser dicing and method of processing wafer using the same
JP2006187834A (en) 2005-01-06 2006-07-20 Disco Abrasive Syst Ltd Cutting device
JP2010046726A (en) 2008-08-19 2010-03-04 Disco Abrasive Syst Ltd Cutware

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059865A (en) * 2001-08-20 2003-02-28 Towa Corp Cutting device and cutting method
JP2005039088A (en) * 2003-07-16 2005-02-10 Sanyo Electric Co Ltd Cutting method, cutter and process for manufacturing semiconductor device
JP2006339373A (en) * 2005-06-01 2006-12-14 Tokyo Seimitsu Co Ltd Groove forming method
JP2015109348A (en) * 2013-12-04 2015-06-11 株式会社ディスコ Processing method of wafer
JP2015126022A (en) * 2013-12-25 2015-07-06 株式会社ディスコ Processing method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006140311A (en) 2004-11-12 2006-06-01 Tokyo Ohka Kogyo Co Ltd Protective film agent used for laser dicing and method of processing wafer using the same
JP2006187834A (en) 2005-01-06 2006-07-20 Disco Abrasive Syst Ltd Cutting device
JP2010046726A (en) 2008-08-19 2010-03-04 Disco Abrasive Syst Ltd Cutware

Also Published As

Publication number Publication date
JP7327974B2 (en) 2023-08-16
CN111799218A (en) 2020-10-20
JP2020170741A (en) 2020-10-15

Similar Documents

Publication Publication Date Title
KR102505700B1 (en) Method of machining wafer
US7384859B2 (en) Cutting method for substrate and cutting apparatus therefor
KR20160072775A (en) Method of machining wafer
US11094523B2 (en) Processing method for wafer
KR20150140215A (en) Wafer machining method
KR20150141875A (en) Wafer machining method
KR20150121659A (en) Method of machining single crystal substrate
JP2018060912A (en) Processing method
US20230294141A1 (en) Cleaning apparatus
KR20200116424A (en) Wafer dividing method
JP2018041823A (en) Tape pasting method
JP2017213613A (en) Dresser board and dressing method
TWI822984B (en) Manufacturing method of multilayer device wafer
JP7321653B2 (en) Display panel manufacturing method
JP6890495B2 (en) Wafer processing method
JP7258421B2 (en) Wafer processing method
JP4909575B2 (en) Cleaning method and cleaning equipment
TW202109640A (en) Manufacturing method of multiple device chips for preventing defects at corners of device chips
JP7413032B2 (en) Wafer processing method
JP5288785B2 (en) Wafer processing equipment
JP7450426B2 (en) Processing method of workpiece
JP7251899B2 (en) Workpiece processing method
US20230395401A1 (en) Wafer processing method and wafer processing system
US20230282486A1 (en) Wafer processing method
JP2010245446A (en) Method of cutting workpiece

Legal Events

Date Code Title Description
A201 Request for examination