KR20200108393A

KR20200108393A - 박막 회로 기판 제조 방법

Info

Publication number: KR20200108393A
Application number: KR1020200112564A
Authority: KR
Inventors: 단성백
Original assignee: 주식회사 아모그린텍
Priority date: 2020-09-03
Filing date: 2020-09-03
Publication date: 2020-09-18

Abstract

베이스 기재에 시드층 및 도금층을 형성한 후 전기방사를 통해 설정 범위의 두께를 갖는 포토레지스트층을 형성하여 10㎛ 미만의 선폭을 갖는 패턴 형성을 형성할 수 있도록 한 박막 회로 기판 및 이의 제조 방법을 제시한다. 제시된 박막 회로 기판은 베이스 기재, 베이스 기재의 상면에 형성된 박막 시드층, 박막 시드층의 상면에 형성된 도금층 및 도금층의 상면에 형성된 포토레지스트층을 포함하고, 포토레지스트층의 두께는 1㎛ 이상 5㎛ 이하이다.

Description

박막 회로 기판 제조 방법{THIN FILM CIRCUIT SUBSTRATE MANUFACTURING METHOD}

본 발명은 박막 회로 기판 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 미세 회로 패턴을 요구하는 COF(Chip On Film)의 필름을 제조하기 위해 사용되는 박막 회로 기판 및 이의 제조 방법에 관한 것이다.

COF(Chip On Film)는 반도체 칩을 얇은 필름 형태의 인쇄회로기판(PCB)에 장착하는 방식이다. COF는 테이프 캐리어 패키지(Tape Carrier Package; TCP)와 비교하여 더욱 얇은 선폭을 갖는 패턴을 형성할 수 있다.

최근 휴대 단말기의 경박단소화 추세에 따라 미세 패턴이 가능한 COF의 수요가 급격이 증가하고 있다. COF용 박막 회로 기판(또는 박막 필름)은 대략 10㎛ 정도의 선폭을 갖도록 형성할 수 있다.

하지만, 휴대 단말기의 추가적인 경박단소화 추세에 따라 보다 가는 선폭의 패턴이 요구되고 있다.

COF 제조 업계는 시장요구에 따라 10㎛ 미만의 선폭을 갖는 패턴 형성이 가능한 COF용 박막 회로 기판에 대한 연구가 진행되고 있다.

한국등록특허 제10-1633373호(명칭: COF 패키지 및 이를 포함하는 반도체 장치)

본 발명은 상기한 사정을 감안하여 제안된 것으로, 베이스 기재에 시드층 및 도금층을 형성한 후 전기방사를 통해 설정 범위의 두께를 갖는 포토레지스트층을 형성하여 10㎛ 미만의 선폭을 갖는 패턴을 형성할 수 있도록 한 박막 회로 기판 및 이의 제조 방법을 제공하는 것을 목적으로 한다.

상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 박막 회로 기판은 베이스 기재, 베이스 기재의 상면에 형성된 박막 시드층, 박막 시드층의 상면 전체에 형성된 도금층 및 도금층의 상면 전체에 전기방사된 포토레지스트층을 포함하고, 포토레지스트층의 두께는 1㎛ 이상 5㎛ 이하이다.

상기한 목적을 달성하기 위하여 본 발명의 실시예에 따른 박막 회로 기판 제조 방법은 베이스 기재를 준비하는 단계, 베이스 기재의 상면에 박막 시드층을 형성하는 단계, 박막 시드층의 상면 전체에 도금층을 형성하는 단계 및 도금층의 상면 전체에 포토레지스트층을 형성하는 단계를 포함하고, 포토레지스트층을 형성하는 단계에서는 감광제를 도금층의 상면에 전기방사하여 포토레지스트층을 형성하고, 포토레지스트층의 두께는 1㎛ 이상 5㎛ 이하이다.

본 발명에 의하면, 박막 회로 기판 및 이의 제조 방법은 전기방사를 통해 포토레지스트층을 형성함으로써, 포토레지스트층의 두께를 대략 1㎛ 이상 5㎛ 이하로 형성할 수 있는 효과가 있다.

또한, 박막 회로 기판 및 이의 제조 방법은 베이스 기재에 시드층 및 도금층을 형성한 후 전기방사를 통해 설정 범위의 두께를 갖는 포토레지스트층을 형성함으로써, COF에서 요구되는 10㎛ 미만의 선폭을 갖는 미세 패턴을 형성할 수 있는 효과가 있다.

도 1은 본 발명의 실시 예에 따른 박막 회로 기판을 설명하기 위한 도면.
도 2 및 도 3은 본 발명의 실시 예에 따른 박막 회로 기판 제조 방법을 설명하기 위한 도면.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 본 발명을 설명함에 있어, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명은 생략한다.

도 1을 참조하면, 본 발명의 실시 예에 따른 박막 회로 기판은 베이스 기재(100), 박막 시드층(200), 박막 도금층(300) 및 포토레지스트층(400)을 포함한다.

베이스 기재(100)는 연성(Flexible) 재질의 판상 기판 또는 필름으로 구성된다. 베이스 기재(100)는 폴리이미드(PI) 필름인 것을 일례로 한다.

박막 시드층(200)은 베이스 기재(100)의 표면에 배치된다. 박막 시드층(200)은 베이스 기재(100)의 상면 및 하면 중 적어도 한 면에 배치된다.

박막 시드층(200)은 스퍼터링 공정을 통해 베이스 기재(100)의 표면에 형성된다. 박막 시드층(200)은 니켈(Ni) 및 구리(Cu) 중 적어도 하나를 포함하는 것을 일례로 한다.

박막 도금층(300)은 박막 시드층(200)의 표면에 배치된다. 박막 시드층(200)은 베이스 기재(100)의 상면에 형성된 박막 시드층(200)의 상면에 배치된다. 박막 시드층(200)은 베이스 기재(100)의 하면에 형성된 박막 시드층(200)의 하면에 배치될 수도 있다.

박막 도금층(300)은 전해도금 공정을 통해 박막 시드층(200)의 표면에 형성된다. 박막 도금층(300)은 구리(Cu)인 것을 일례로 한다.

베이스 기재(100)의 두께, 박막 시드층(200)의 두께 및 박막 도금층(300)의 두께를 합산한 두께는 대략 5㎛ 이하인 것을 일례로 한다. 베이스 기재(100)의 두께, 박막 시드층(200)의 두께 및 박막 도금층(300)의 두께는 사용처에 따라 다르게 형성될 수 있다.

포토레지스트층(400)은 박막 도금층(300)의 표면에 배치된다. 포토레지스트층(400)은 베이스 기재(100)의 상면에 배치된 박막 도금층(300)의 상면에 형성된다. 포토레지스트층(400)은 베이스 기재(100)의 하면에 배치된 박막 도금층(300)의 하면에 형성될 수도 있다.

포토레지스트층(400)은 전기방사 공정을 통해 박막 도금층(300)의 표면에 형성된다. 포토레지스트층(400)은 감광제(즉, 포토레지스트액, 감광성 고분자 용액)를 박막 도금층(300)의 표면에 전기방사하여 형성된다.

포토레지스트층(400)은 설정 두께 범위 내의 두께로 형성된다. 포토레지스트층(400)의 두께는 설정 두께 범위의 최소값인 1㎛ 이상, 설정 두께 범위의 최대값인 5㎛ 이하인 것을 일례로 한다.

포토레지스트층(400)은 전기방사 공정을 통해 1㎛ 미만의 두께로 형성되는 경우, 두께 및 표면이 불균일해진다. 포토레지스트층(400)은 5㎛ 초과의 두께로 형성될 경우, 전기방사를 수행하는 경우 전기방사 공정을 수회 반복해야하기 때문에 제조 비용이 급격히 증가한다.

이에, 포토레지스트층(400)은 설정 두께 범위 인 1㎛ 이상 5㎛ 이하의 두께로 형성된다.

포토레지스트층(400)은 속건성(速乾性)이므로 얇을수록 신너 휘발에 유리하고 가격 경쟁력에도 유리하다. 이에, 포토레지스트층(400)은 설정 두께 범위 내에서 최대한 얇은 두께로 형성된다.

도 2 및 도 3을 참조하면, 본 발명의 실시 예에 따른 박막 회로 기판 제조 방법은 베이스 기재 준비 단계(S100), 박막 시드층 형성 단계(S200), 박막 도금층 형성 단계(S300) 및 포토레지스트층 형성 단계(S400)를 포함한다.

베이스 기재 준비 단계(S100)에서는 연성(Flexible) 재질의 판상 기판 또는 필름 형태의 베이스 기재(100)를 준비한다. 베이스 기재(100)는 폴리이미드(PI) 필름인 것을 일례로 한다.

박막 시드층 형성 단계(S200)에서는 베이스 기재(100)의 표면에 박막 시드층(200)을 형성한다. 베이스 기재(100)의 상면 및 하면 중 적어도 한 면에 박막 시드층(200)을 형성한다.

박막 시드층 형성 단계(S200)에서는 스퍼터링 공정을 통해 박막 시드층(200)을 형성한다. 박막 시드층(200)은 니켈(Ni) 및 구리(Cu) 중 적어도 하나를 포함하는 것을 일례로 한다.

박막 도금층 형성 단계(S300)에서는 박막 시드층(200)의 표면에 박막 시드층(200)을 형성한다. 박막 도금층 형성 단계(S300)에서는 베이스 기재(100)의 상면에 형성된 박막 시드층(200)의 상면에 박막 도금층(300)을 형성한다. 박막 도금층 형성 단계(S300)에서는 베이스 기재(100)의 하면에 형성된 박막 시드층(200)의 하면에 박막 도금층(300)을 형성할 수도 있다.

박막 도금층 형성 단계(S300)에서는 전해도금 공정을 통해 박막 시드층(200)의 표면에 박막 도금층(300)을 형성한다. 박막 도금층(300)은 구리(Cu)인 것을 일례로 한다.

박막 회로 기판 제조 방법에서는 베이스 기재(100)의 두께, 박막 시드층(200)의 두께 및 박막 도금층(300)의 두께를 합산한 두께가 대략 5㎛ 이하인 것을 일례로 한다. 베이스 기재(100)의 두께 박막 시드층(200)의 두께 및 박막 도금층(300)의 두께는 사용처에 따라 다르게 형성될 수 있다.

포토레지스트층 형성 단계(S400)에서는 박막 도금층(300)의 표면에 포토레지스트층(400)을 형성한다. 포토레지스트층 형성 단계(S400)에서는 베이스 기재(100)의 상면에 배치된 박막 도금층(300)의 상면에 포토레지스트층(400)을 형성한다. 포토레지스트층 형성 단계(S400)에서는 베이스 기재(100)의 하면에 배치된 박막 도금층(300)의 하면에 포토레지스트층(400)을 형성할 수도 있다.

포토레지스트층 형성 단계(S400)에서는 전기방사 공정을 통해 박막 도금층(300)의 표면에 포토레지스트층(400)을 형성한다. 포토레지스트층 형성 단계(S400)에서는 감광제(즉, 포토레지스트액, 감광성 고분자 용액)을 전기방사하여 박막 도금층(300)의 표면에 설정 두께를 갖는 포토레지스트층(400)을 형성한다.

포토레지스트층 형성 단계(S400)에서는 1㎛ 미만의 두께로 전기방사를 수행하는 경우 포토레지스트층(400)의 두께 및 표면이 불균일하게 형성된다. 포토레지스트층 형성 단계(S400)에서는 5㎛ 초과의 두께로 전기방사를 수행하는 경우 전기방사를 수회 반복해야하기 때문에 제조 비용이 급격히 증가한다.

이에, 포토레지스트층 형성 단계(S400)에서는 대략 1㎛ 이상, 5㎛ 이하의 두께를 갖는 포토레지스트층(400)을 형성한다.

이상에서 본 발명에 따른 바람직한 실시예에 대해 설명하였으나, 다양한 형태로 변형이 가능하며, 본 기술분야에서 통상의 지식을 가진자라면 본 발명의 특허청구범위를 벗어남이 없이 다양한 변형예 및 수정예를 실시할 수 있을 것으로 이해된다.

100: 베이스 기재
200: 박막 시드층
300: 박막 도금층
400: 포토레지스트층

Claims

10㎛ 미만의 선폭을 갖는 패턴 형성이 가능한 COF용 박막 회로 기판 제조 방법으로서,
베이스 기재를 준비하는 단계;
상기 베이스 기재의 상면에 스퍼터링 공정을 통해 박막 시드층을 형성하는 단계;
상기 박막 시드층의 상면 전체에 전해도금 공정을 통해 도금층을 형성하는 단계; 및
감광제를 상기 도금층의 상면에 전기방사하여 상기 도금층의 상면 전체에 포토레지스트층을 형성하는 단계를 포함하고,
상기 베이스 기재의 두께, 상기 박막 시드층의 두께 및 상기 도금층의 두께를 합산한 두께는 5㎛ 이하이고, 상기 포토레지스트층의 두께는 1㎛ 이상 5㎛ 이하인, 박막 회로 기판 제조 방법.

제1항에 있어서,
상기 박막 시드층은 니켈(Ni) 및 구리(Cu) 중 적어도 하나를 포함하는 박막 회로 기판 제조 방법.

제1항에 있어서,
상기 도금층은 구리(Cu)를 포함하는 박막 회로 기판 제조 방법.