KR20200097966A - 연마 조성물 및 이를 사용한 반도체 소자 제조 방법 - Google Patents

연마 조성물 및 이를 사용한 반도체 소자 제조 방법 Download PDF

Info

Publication number
KR20200097966A
KR20200097966A KR1020190015471A KR20190015471A KR20200097966A KR 20200097966 A KR20200097966 A KR 20200097966A KR 1020190015471 A KR1020190015471 A KR 1020190015471A KR 20190015471 A KR20190015471 A KR 20190015471A KR 20200097966 A KR20200097966 A KR 20200097966A
Authority
KR
South Korea
Prior art keywords
polishing
phase change
film
additive
carbon atoms
Prior art date
Application number
KR1020190015471A
Other languages
English (en)
Inventor
박경일
한명훈
박상현
허원기
박승호
최호
Original Assignee
삼성전자주식회사
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 솔브레인 주식회사 filed Critical 삼성전자주식회사
Priority to KR1020190015471A priority Critical patent/KR20200097966A/ko
Priority to US16/661,287 priority patent/US11041097B2/en
Publication of KR20200097966A publication Critical patent/KR20200097966A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • H10B63/24—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes of the Ovonic threshold switching type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of the switching material, e.g. post-treatment, doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/066—Patterning of the switching material by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

본 발명에 따르면, 연마 조성물은 연마제; 아마이드 그룹 및 카르복시산 그룹을 포함하는 탄소수 5 내지 30의 탄화 수소 및 2개 이상의 아민 그룹을 갖는 탄소수 5 내지 30의 탄화 수소 중에서 적어도 하나를 포함하는 제1 첨가제; 및 술폰산(sulfonic acid), 술포네이트(sulfonate), 및 술포네이트 염(sulfonate salt) 중에서 적어도 하나를 포함하는 제2 첨가제를 포함할 수 있다.

Description

연마 조성물 및 이를 사용한 반도체 소자 제조 방법{POLISHING COMPOSITION AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING THE SAME}
본 발명은 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법에 관한 것으로, 보다 구체적으로 상변화막의 연마에 사용되는 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.
우수한 성능 및 저렴한 가격을 충족시키기 위해 반도체 소자의 집적도의 증가 및 신뢰성의 향상이 요구되고 있다. 반도체 소자의 집적도가 증가할수록, 반도체 소자의 제조 과정에서 반도체 소자의 구성 요소들의 불균일성이 반도체 소자의 신뢰성 및 전기적 특성에 더 많은 영향을 미치게 된다.
특히, 반도체 소자의 제조 과정에서, 화학적 기계적 연마에 의하여 특정막을 제거하는 공정이 사용되고 있다. 연마 공정에서, 연마 대상막과 다른 막질(피연마 대상막) 간의 높은 연마 선택비가 요구되고 있다. 따라서, 최근 높은 연마 선택성을 갖는 연마 조성물에 대한 필요성이 증대되고 있다.
본 발명이 해결하고자 하는 일 과제는 균일한 높이를 갖는 상변화 패턴들의 형성 방법 및 이에 사용되는 연마 조성물을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 신뢰성이 향상된 반도체 소자의 제조 방법을 제공하는데 있다.
본 발명은 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다. 본 발명의 개념에 따른 연마 조성물은 연마제; 아마이드 그룹 및 카르복시산 그룹을 포함하는 탄소수 5 내지 30의 탄화 수소 및 2개 이상의 아민 그룹을 갖는 탄소수 5 내지 30의 탄화 수소 중에서 적어도 하나를 포함하는 제1 첨가제; 및 술폰산(sulfonic acid), 술포네이트(sulfonate), 및 술포네이트 염(sulfonate salt) 중에서 적어도 하나를 포함하는 제2 첨가제를 포함할 수 있다.
본 발명의 개념에 따르면, 반도체 소자 제조 방법은 상변화막이 형성된 기판을 준비하는 것; 및 연마 조성물을 사용하여, 상기 상변화막 상에 연마 공정을 수행하는 것을 포함할 수 있다. 상기 연마 조성물은: 연마제; 아마이드 그룹 및 카르복시산 그룹을 포함하는 탄소수 5 내지 30의 탄화 수소 및 2개 이상의 아민 그룹을 갖는 탄소수 5 내지 30의 탄화 수소 중에서 적어도 하나를 포함하는 제1 첨가제; 및 술폰산(sulfonic acid), 술포네이트(sulfonate), 및 술포네이트 염(sulfonate salt) 중에서 적어도 하나를 포함하는 제2 첨가제를 포함할 수 있다.
본 발명에 따르면, 조성물을 사용한 연마 공정에서 층간 절연막에 대한 상변화막의 연마 선택비가 높을 수 있다.
실시예들에 따르면, 연마 조성물을 사용한 연마 공정에서, 상변화 패턴들의 상면들은 서로 실질적으로 동일한 레벨에 제공될 수 있다. 층간 절연막의 상면은 상변화 패턴들의 상면들과 실질적으로 동일한 레벨에 제공될 수 있다. 이에 따라, 반도체 소자의 신뢰성이 향상될 수 있다.
도 1은 실시예들에 따른 기판을 도시한 도면이다.
도 2 내지 도 4, 도 6, 도 7, 및 도 8은 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 5a 및 도 5b는 실시예들에 따른 연마 조성물을 사용한 상변화막의 연마 공정을 설명하기 위한 도면들이다.
본 명세서에서, 탄화 수소는 포화 탄화 수소 및 불포화 탄화 수소를 포함할 수 있다. 포화 탄화 수소는 사슬형 포화 탄화 수소 및 고리형 포화 탄화 수소를 포함할 수 있다. 불포화 탄화 수소는 사슬형 불포화 탄화 수소 및 고리형 불포화 탄화 수소를 포함할 수 있다.
“치환 또는 비치환된”은 수소원자, 중수소 원자, 할로겐 원자, 시아노기, 니트로기, 아미노기, 옥사이드기, 포스핀 설파이드기, 싸이오기, 카르복시기, 아민기, 아마이드기, 알킬기, 알케닐기, 아릴기, 및 헤테로 고리기로 이루어진 군에서 선택되는 1개 이상의 치환기로 치환 또는 비치환된 것을 의미할 수 있다. 상세하게, “치환 또는 비치환된”은 수소원자, 중수소 원자, 할로겐 원자, 알킬기, 설파이드기, 싸이오기, 카르복시기, 아민기, 및 아마이드기, 및 알콕시기로 이루어진 군에서 선택되는 1개 이상의 치환기로 치환 또는 비치환된 것을 의미할 수 있다. 또한, 상기 예시된 치환기 각각은 치환 또는 비치환된 것일 수 있다. 예를 들어, 메틸 아미노기는 아미노기로 해석될 수 있다.
본 명세서에서, 할로겐 원자의 예로는 불소 원자, 염소 원자, 브롬 원자 또는 요오드 원자가 있다. 본 명세서에서, 알킬기는 선형 알킬기, 가지 달린 알킬기, 또는 고리형 알킬기일 수 있다. 알킬기의 탄소수는 특별히 한정되지 않으나, 탄소수 1 내지 30의 알킬기일 수 있다.
본 명세서에서, 아미노기의 탄소수는 특별히 한정되지 않으나, 1 이상 30하일 수 있다. 아미노기는 알킬 아미노기 및 아릴 아미노기를 포함할 수 있다. 아미노기의 예로는 메틸아미노기, 에틸아미노기, 디메틸아미노기, 디에틸아미노기 및/또는 에틸메틸 아미노기 등이 있으나, 이들에 한정되지 않는다.
본 명세서의 화학식에서 별도의 정의가 없는 한, 화학결합이 그려져야 하는 위치에 화학결합이 그려져 있지 않은 경우는 상기 위치에 수소 원자가 결합되어 있음을 의미할 수 있다.
이하, 본 발명의 개념에 따른 연마 조성물을 설명한다.
본 발명에 따르면, 연마 조성물은 연마제, 제1 첨가제, 제2 첨가제, 및 킬레이트제를 포함할 수 있다. 연마 조성물은 화학 기계적 연마(CMP) 공정에 사용될 수 있다. 연마 대상은 금속, 예를 들어, 상변화 금속을 포함할 수 있다. 상변화 금속은 Te, Po, Sb, In, Ge, Ga, Sn, 및/또는 Ag와 같은 III-V 족의 물질을 포함할 수 있다. 상변화 금속은 상변화 합금을 포함할 수 있고, 상변화 합금은 적어도 2종류 이상의 서로 다른 상변화 금속들을 포함할 수 있다. 예를 들어, 상변화 합금은 GexSbyTez을 포함할 수 있다. (여기에서, x, y, z는 양의 유리수) 다른 예로, 상변화 합금은 InSe, Sb2Te3, GeTe, Ge2Sb2Te5, InSbTe, GaSeTe, SnSb2Te4, InSbGe. AgInSbTe, (GeSn)SbTe, GeSb(SeTe), 및/또는 Te81Ge15Sb2S2을 포함할 수 있다. 이하, 연마 대상이 상변화 금속을 포함하는 경우에 대하여 설명하나 본 발명이 이에 제한되는 것은 아니다.
연마 공정에서, 연마제는 연마 대상을 제거할 수 있다. 연마제는 실리카 및 알루미나 중에 어느 하나일 수 있다. 실리카는 흄드 실리카 및/또는 콜로이달 실리카를 포함할 수 있다. 연마제의 직경은 20nm 내지 120nm일 수 있다. 연마제의 조성비는 0.1 wt% 내지 10wt% 일 수 있다. 연마제의 표면 제타 전위를 제어하여, 연마 속도 및 연마 조성물 내에 연마제의 분산성이 조절될 수 있다. 연마제는 10 mV 내지 30mV의 표면 제타 전위를 가질 수 있다. 이에 따라, 연마제가 우수한 분산성을 나타내어, 연마 대상이 균일하게 연마될 수 있다. 연마 공정에서, 연마제의 전위는 연마 대상의 표면 전위와 반대될 수 있다. 상기 표면은 연마 공정에 노출된 면일 수 있다. 따라서, 연마제는 연마 대상의 연마 속도를 향상시킬 수 있다.
킬레이트제는 연마 공정에서 킬레이트 리간드를 제공할 수 있다. 연마 대상이 연마되어, 잔여물을 형성할 수 있다. 상기 잔여물이 연마 대상에 재흡착되는 경우, 연마 대상의 평탄화도가 감소되거나, 연마 대상에 스크레치 또는 리세스와 같은 결합이 발생할 수 있다. 킬레이트제는 잔여물의 재흡착을 방지할 수 있다. 이에 따라, 연마 대상은 편평하고 균일한 표면을 가질 수 있다. 킬레이트제는 제거된 연마 대상 잔여물을 빠르게 제거할 수 있다. 이에 따라, 연마 속도가 향상될 수 있다. 본 명세서에서 별도의 한정이 없는 한 연마 속도가 향상된다는 것은 연마 대상에 대한 연마 속도가 향상된다는 것을 의미할 수 있다.
킬레이트제는 iminodiacetic acid, nitrilotriacetic acid, ethylenediaminetetraacetic acid, ethylenediaminetetraacetic acid, methylglycinediacetic acid, trans-1,2-diaminocyclohexane-n,n,n',n'-tetraacetic acid, 1,2-diaminopropane-N,N,N′,N′-tetraacetic acid, ethylene glycol-bis(2-aminoethylether)-N,N,N′,N′-tetraacetic acid, 2-phosphonobutane-1,2,4-tricarboxylic acid, 및/또는 N,N′-bis(2-hydroxybenzyl)ethylenediamine-N,N′-diacetic acid를 포함할 수 있다.
iminodiacetic acid(이하, IDS)는 아래의 화학식 A1로 표시될 수 있다.
[화학식 A1]
Figure pat00001
ethylenediaminetetraacetic acid(이하, EDTA)는 하기 화학식 A2로 표시될 수 있다.
[화학식 A2]
Figure pat00002
methylglycinediacetic acid(이하, MGDA)는 아래의 화학식 A3로 표시될 수 있다.
[화학식 A3]
Figure pat00003
diethylenetriaminepentaacetic acid(이하, DTPA)는 아래의 화학식 A4로 표시될 수 있다.
[화학식 A4]
Figure pat00004
연마 조성물은 산화제를 더 포함할 수 있다. 연마 공정에서, 산화제는 연마 대상을 산화시켜, 연마 속도를 향상시킬 수 있다. 산화제는 과산화수소와 같은 과산화 화합물을 포함할 수 있다. 산화제의 조성비는 0.1 wt% 내지 5.0 wt%일 수 있다.
제1 첨가제는 아마이드(amide) 그룹 및 카르복시산 그룹을 포함하는 탄소수 5 내지 30의 탄화 수소일 수 있다. 예를 들어, 제1 첨가제는 아래의 화학식 1로 표시될 수 있다.
[화학식 1]
Figure pat00005
화학식 1에서, R1은 탄소수 5 내지 25의 치환 또는 비치환된 알킬 및 탄소수 5 내지 25의 치환 또는 비치환된 방향족 고리 중에서 어느 하나이고, R2 및 R3는 각각 독립적으로 수소, 중수소, 탄소수 1 내지 3의 알킬, 및 탄소수 1 내지 3의 카르복시기 치환된 알킬 중에서 어느 하나이다.
일 예로, 화학식 1에서 탄소수 5 내지 25의 치환된 알킬은 탄소수 5 내지 25의 카르복시기 및 아마이드기로 치환된 알킬일 수 있다.
실시예들에 따르면, 화학식 1은 예를 들어, 아래의 화학식 2a로 표시되는 Lauroyl iminodiacetic acid, 화학식 2b로 표시되는 N-Lauroylglycine, 화학식 2c로 표시되는 N-lauroyl-alanine, 화학식 2d로 표시되는 N-lauroylethylenediaminetriacetic acid, 화학식 2e 로 표시되는 N-lauroyl sarcosine, 및 화학식 2f로 표시되는 N-oleoylsarcosine을 포함할 수 있다.
[화학식2a]
Figure pat00006
[화학식2b]
Figure pat00007
[화학식2c]
Figure pat00008
[화학식2d]
Figure pat00009
[화학식2e]
Figure pat00010
[화학식2f]
Figure pat00011
다른 예로, 제1 첨가제는 2개 이상의 아민 그룹을 갖는 탄소수 5 내지 30의 탄화 수소일 수 있다. 예를 들어, 제1 첨가제는 탄소수 5 내지 30의 알킬 다이 아민(diamine)일 수 있다. 상기 아민은 1차 아민, 2차 아민, 및/또는 3차 아민을 포함할 수 있다. 제1 첨가제는 아래의 화학식 3으로 표시되는 N-lauroylethyenediamine(N-Dodecylethylenediamine)일 수 있다.
Figure pat00012
제1 첨가제는 연마 대상을 보호하는 역할일 수 있다. 제1 첨가제는 음이온성 계면 활성제를 포함할 수 있다. 제1 첨가제는 제1 작용기 및 제1 소수성 그룹을 포함할 수 있다. 제1 소수성 그룹은 화학식 1에서 R1으로 표시되는 그룹을 포함할 수 있다. 제1 작용기는 친수성 그룹일 수 있다. 예를 들어, 제1 작용기는 음이온성을 나타낼 수 있다. 제1 작용기는 화학식 1에서 아마이드 그룹 및 카르복시산 그룹 중에서 적어도 하나를 포함할 수 있다. 다른 예로, 제1 작용기는 아민일 수 있다.
제1 첨가제의 조성비는 1ppm 내지 100ppm일 수 있다. 제1 첨가제가 1ppm미만인 경우, 연마 대상이 충분히 보호되기 어려울 수 있다. 제1 첨가제가 100ppm초과인 경우, 복수의 연마제들이 서로 응집되어, 연마 대상의 연마 속도가 감소될 수 있다.
제2 첨가제는 술포네이트기를 가지는 물질일 수 있다. 제2 첨가제는 술폰산(sulfonic acid), 술포네이트(sulfonate), 및 술포네이트 염(sulfonate salt) 중에서 적어도 하나를 포함할 수 있다.
술폰산은 치환 또는 비치환될 수 있다. 예를 들어, 술폰산은 탄소수 1 내지 20의 치환 또는 비치환된 알킬 술폰산 또는 탄소수 1 내지 20의 치환 또는 비치환된 방향족 술폰산일 수 있다. 치환된 알킬 술폰산은 탄소수 1 내지 20의 불소 치환된 알킬 술폰산, 탄소수 1 내지 20의 알킬 아미도(amido) 알킬 술폰산, 탄소수 1 내지 20의 알킬 설파이드(sulfide) 알킬 술폰산 및/또는 탄소수 1 내지 20의 싸이오(thio) 알킬 술폰산을 포함할 수 있다. 탄소수 1 내지 20의 치환된 방향족 술폰산은 탄소수 1 내지 20의 알킬 벤젠 술폰산을 포함할 수 있다.
술폰산은 예를 들어, methanesulfonic acid, ethanesulfonic acid, propanesulfonic acid, butanesulfonic acid, pentanesulfonic acid, hexanesulfonic acid, benzenesulfonic acid, dodecylbenzenesulfonic acid, p-toluenesulfonic acid, 1-naphthalenesulfonic acid, 2-naphthalenesulfonic acid, trifluoromethanesulfonic acid, 2-acrylamidopropanesulfonic acid, 2-acrylamido-2-methylpropanesulfonic acid, 3-acrylamido-2,4,4-trimethylpentane-sulfonic acid, 2-acrylamido-2-(p-tolyl)ethanesulfonic acid, 및/또는 2-acrylamido-2-pyridylethanesulfonic acid를 포함할 수 있다. 다른 예로, 술폰산은 8-Hydroxyquinoline-5-sulfonic acid를 포함할 수 있다.
술포네이트는 치환 또는 비치환될 수 있다. 예를 들어, 술포네이트는 탄소수 1 내지 20의 치환 또는 비치환된 알킬 술포네이트 또는 탄소수 1 내지 20의 치환 또는 비치환된 방향족 술포네이트일 수 있다. 탄소수 1 내지 20의 치환된 알킬 술포네이트는 탄소수 1 내지 20의 불소 치환된 알킬 술포네이트, 탄소수 1 내지 20의 알킬 아미도 알킬 술포네이트, 탄소수 1 내지 20의 알킬 설파이드(sulfide) 알킬 술포네이트, 및/또는 탄소수 1 내지 20의 싸이오(thio) 알킬 술포네이트를 포함할 수 있다.
술포네이트 염은 치환 또는 비치환될 수 있다. 예를 들어, 술포네이트 염은 탄소수 1 내지 20의 치환 또는 비치환된 알킬 술포네이트 염 또는 탄소수 1 내지 20의 치환 또는 비치환된 방향족 술포네이트 염 일 수 있다. 탄소수 1 내지 20의 치환된 술포네이트 염은 탄소수 1 내지 20의 불소 치환된 알킬 술포네이트 염, 탄소수 1 내지 20의 알킬 아미도 알킬 술포네이트 염, 탄소수 1 내지 20의 알킬 설파이드(sulfide) 알킬 알킬 술포네이트 염, 및/또는 탄소수 1 내지 20의 싸이오(thio) 알킬 알킬 술포네이트 염을 포함할 수 있다.
제2 첨가제는 Sodium 3-mercapto-1-propanesulfonate, Sodium dodecylbenzenesulfonate, Dodecyldimethyl(3-sulfopropyl)ammonium Hydroxide, Tetrabutylammonium methanesulfonate, 3-(Amidinothio)-1-propanesulfonic acid, Sodium anthraquinone-2-sulfonate, Sodium 2-Methyl-2-propene-1-sulfonate, 3-Cyclohexylamino-2-hydroxypropanesulfonic Acid Sodium, Hexaethylene Glycol Di-p-toluenesulfonate, Disodium 1,4-Butanedisulfonate, Disodium 3,3'-Dithiobis(1-propanesulfonate), 2,4-Hexadiyne-1,6-diol Bis(azobenzene-4-sulfonate)를 포함할 수 있다.
제2 첨가제는 음이온성 계면 활성제일 수 있다. 예를 들어, 제2 첨가제는 제2 작용기 및 제2 소수성 그룹을 포함할 수 있다. 제2 작용기는 앞서 설명한 술포네이트기, 술폰산기, 또는 술폰산 염일 수 있다. 제2 소수성 그룹은 치환 또는 비치환된 알킬기일 수 있다. 구체적으로, 제2 소수성 그룹은 탄소수 1 내지 20의 치환 또는 비치환된 알킬 또는 탄소수 1 내지 20의 치환 또는 비치환된 방향족 그룹일 수 있다. 치환된 알킬 및 치환된 방향족 그룹은 앞서 설명한 바와 같다.
연마 공정에서, 실리콘 질화막의 표면은 양전하를 나타낼 수 있다. 술포네이트기, 술폰산기, 및 술폰산 염은 전자가 풍부할 수 있다. 이에 따라, 제2 첨가제의 제2 작용기는 음이온성을 나타내어, 실리콘 질화막의 표면과 상호 작용할 수 있다. 상기 상호 작용은 분자간 상호 작용일 수 있다.
제2 첨가제는 피연마 대상을 연마제로부터 보호할 수 있다. 피연마 대상은 실리콘계 절연물질을 포함할 수 있다. 실리콘계 절연물질은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산화질화물을 포함할 수 있다. 제2 첨가제는 제1 첨가제 및 피연마 대상 사이의 상호 작용을 방해하지 않을 수 있다. 이에 따라, 조성물이 제2 첨가제를 포함하더라도, 연마 대상이 양호한 연마 속도로 연마될 수 있다. 실시예들에 따르면, 연마 조성물이 제2 첨가제를 포함하여, 연마 조성물을 사용한 연마 공정에서 실리콘계 절연 물질에 대한 상변화 금속의 연마 선택성이 향상될 수 있다. 예를 들어, 상기 연마 공정에서 실리콘계 절연 물질의 연마 속도는 상변화 물질의 연마 속도보다 매우 느릴 수 있다.
제2 첨가제가 1ppm미만인 경우, 피연마 대상이 충분히 보호되기 어려울 수 있다. 제2 첨가제가 100ppm초과인 경우, 복수의 연마제들이 서로 응집되어, 연마 대상의 연마 속도가 감소될 수 있다. 실시예들에 따르면, 제2 첨가제의 조성비는 1ppm 내지 100ppm일 수 있다. 이에 따라, 연마 조성물을 사용한 연마 공정에서 피연마 대상은 매우 낮은 속도로 연마되고, 연마 대상은 빠르게 연마될 수 있다.
연마 조성물의 pH는 2.5 내지 4.0일 수 있다. 연마 조성물은 질산, 인산, 및/또는 카르복시산과 같은 유기산을 포함하여, 연마 조성물의 pH가 조절될 수 있다. 다른 예로, 연마 조성물은 수산화칼륨 및/또는 수산화나트륨을 포함하여, 연마 조성물의 pH가 조절될 수 있다.
연마 조성물은 물, 예를 들어, 탈이온수를 용매로 사용하여 제조될 수 있다. 연마 조성물은 슬러리 상태일 수 있다.
도 1은 실시예들에 따른 기판을 도시한 도면이다.
도 2 내지 도 4, 도 6, 도 7, 및 도 8은 실시예들에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면들이다.
도 1 및 도 2를 참조하면, 기판(100)이 준비될 수 있다. 기판(100)은 도 1과 같은 반도체 웨이퍼를 포함할 수 있다. 기판(100)은 평면적 관점에서 제1 영역(R1) 및 제2 영역(R2)을 포함할 수 있다. 기판(100)의 제1 영역(R1)은 센터 영역에 해당할 수 있다. 기판(100)의 제2 영역(R2)은 엣지 영역에 해당할 수 있다.
제1 도전 라인들(310)이 기판(100)의 제1 영역(R1) 및 제2 영역(R2) 상에 제공될 수 있다. 제1 도전 라인들(310)은 서로 제1 방향(D1)으로 이격될 수 있다. 제1 도전 라인들(310)은 제2 방향(D2)과 나란하게 연장될 수 있다. 제1 방향(D1)은 기판(100)의 상면에 평행할 수 있다. 제2 방향(D2)는 기판(100)의 상면과 평행하고, 제1 방향 (D1)과 교차할 수 있다. 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 교차할 수 있다. 제1 도전 라인들(310)은 금속(예를 들어, 구리, 텅스텐, 또는 알루미늄) 및/또는 금속 질화물(예를 들어, 탄탈륨 질화물, 티타늄 질화물, 또는 텅스텐 질화물)을 포함할 수 있다.
제1 전극 패턴들(410)이 제1 도전 라인들(310) 상에 형성되어, 제1 도전 라인들(310)과 각각 접속할 수 있다. 제1 전극 패턴들(410)은 제1 도전 라인들(310)보다 비저항이 큰 물질을 포함할 수 있다. 제1 전극(EP1)은 예를 들어, W, Ti, Al, Cu, C, CN, TiN, TiAlN, TiSiN, TiCN, WN, CoSiN, WSiN, TaN, TaCN, TaSiN, 또는 TiO 중 적어도 하나를 포함할 수 있다.
제1 층간 절연막(210)이 기판(100)의 제1 영역(R1) 및 제2 영역(R2) 상에 형성될 수 있다. 제1 층간 절연막(210)은 실리콘계 절연 물질을 포함하고, 상기 실리콘계 절연 물질은 실리콘 산화물, 실리콘 질화물, 및/또는 실리콘 산화질화물 중에서 적어도 하나를 포함할 수 있다. 상세하게, 제1 층간 절연막(210)은 실리콘 질화물을 포함할 수 있다. 제1 층간 절연막(210)이 패터닝되어, 오프닝들(290)이 제1 층간 절연막(210) 내에 형성될 수 있다. 오프닝들(290)은 제1 전극 패턴들(410)을 각각 노출시킬 수 있다.
도 3을 참조하면, 상변화막(510)이 오프닝들(290) 내에 및 제1 층간 절연막(210)의 상면(210a) 상에 형성될 수 있다. 예를 들어, 상변화막(510)은 기판(100)의 제1 영역(R1) 및 제2 영역(R2) 상의 오프닝들(290)을 채우고, 제1 층간 절연막(210)의 상면(210a)을 덮을 수 있다. 상변화막(510)의 상면(510a)은 제1 층간 절연막(210)의 상면(210a)보다 높은 레벨에 제공될 수 있다. 상변화막(510)은 증착 공정에 의해 형성될 수 있다. 상변화막(510)은 온도에 따라 결정질과 비정질 사이의 가역적 상변화가 가능한 물질을 포함할 수 있다. 상변화막(510)의 결정질-비정질 간의 상전이 온도는 약 250℃ 내지 약 350℃일 수 있다. 상변화막(510)은 칼코겐(chalcogen) 원소인 Te 및 Se 중에서 적어도 하나와, Ge, Sb, Bi, Pb, Sn, Ag, As, S, Si, In, Ti, Ga, P, O 및 C 중에서 적어도 하나가 조합된 화합물을 포함할 수 있다. 상변화막(510)은 앞서 설명한 상변화 금속 또는 상변화 합금의 예들에서 설명한 물질들을 포함할 수 있다. 예를 들어, 상변화막(510)은 Ge, Sb, 및 Te를 포함할 수 있다. 상변화막(510)은 GexSbyTez로 표시되는 합금일 수 있다. (여기에서, x, y, z는 양의 유리수)
도 4를 참조하면, 연마 공정이 상변화막(510) 상에 수행되어, 예비 상변화 패턴들(501)이 형성될 수 있다. 연마 공정은 화학적 기계적 연마 공정을 포함할 수 있다. 연마 공정은 앞서 설명한 연마 조성물을 사용하여 수행될 수 있다. 연마 공정은 제1 층간 절연막(210)의 상면(210a)이 노출될 때까지 수행될 수 있다. 예비 상변화 패턴들(501) 각각은 오프닝들(290) 내에 국소화될 수 있다. 연마 공정에서, 상변화막(510)은 제1 층간 절연막(210)에 대해 연마 선택성을 가질 수 있다. 예비 상변화 패턴들(501)의 상면들(501a)은 제1 층간 절연막(210)의 상면(210a)과 공면(coplanar)을 이루고, 제1 층간 절연막(210)의 상면(210a)과 실질적으로 동일한 레벨에 배치될 수 있다. 상변화막(510)이 균일하게 연마되어, 예비 상변화 패턴들(501)을 형성할 수 있다. 기판(100)의 제1 영역(R1) 상의 예비 상변화 패턴들(501)의 상면들(501a)은 서로 실질적으로 동일한 레벨에 배치될 수 있다. 기판(100)의 제2 영역(R2) 상의 예비 상변화 패턴들(501)의 상면들(501a)은 서로 실질적으로 동일한 레벨에 배치될 수 있다. 기판(100)의 제2 영역(R2) 상의 예비 상변화 패턴들(501)의 상면들(501a)은 기판(100)의 제1 영역(R1) 상의 예비 상변화 패턴들(501)의 상면들(501a)과 실질적으로 동일한 레벨에 배치될 수 있다.
이하, 실시예들에 따른 상변화막의 연마 공정을 보다 상세하게 설명한다.
도 5a 및 도 5b는 실시예들에 따른 연마 조성물을 사용한 상변화막의 연마 공정을 설명하기 위한 도면들이다. 이하의 설명에서 도 3 및 도 4를 함께 참조하여 설명한다.
도 5a를 참조하면, 연마 조성물(10)은 연마제(11), 킬레이트제(12), 제1 첨가제(13), 및 제2 첨가제(14)를 포함할 수 있다. 연마제(11)는 상변화막(510)을 제거할 수 있다. 상기 연마 공정에서 상변화막(510)의 상면(510a)은 음전위를 나타낼 수 있다. 연마제(11)는 pH 2.5 내지 pH 4.0의 조건에서, 양전위를 나타낼 수 있다. 연마 공정에서, 연마제(11)가 상변화막(510)의 표면의 전위와 반대되는 전위를 가져, 상변화막(510)과 강하게 상호 작용할 수 있다. 이에 따라, 상변화막(510)의 연마 속도가 향상될 수 있다.
연마제(11)가 매우 낮은 양의 표면 전위(예를 들어, 10 mV미만)를 가지면, 연마제(11)가 연마 조성물(10) 내에 응집되고, 낮은 분산성을 나타낼 수 있다. 이 경우, 상변화막(510)이 불균일하게 연마될 수 있다. 연마제(11)가 과다하게 큰 표면 전위(예를 들어, 30mV초과)를 가지면, 연마 공정 후, 연마제(11)를 상변화막(510)으로부터 제거하기 어려울 수 있다. 실시예들에 따르면, 연마제(11)는 10 mV 내지 30mV의 표면 제타 전위를 가질 수 있다. 연마제(11)는 우수한 분산성을 나타내어, 상변화막(510)이 균일하게 연마될 수 있다.
연마 조성물(10)이 2.5보다 낮은 pH를 갖는 경우, 상변화막(510)이 과도하게 부식될 수 있다. 이 때, 상변화막(510)의 과도한 부식은 부분적으로 발생할 수 있다. 연마 조성물(10)이 4.0보다 높은 pH를 갖는 경우, 연마제(11)가 상변화막(510)의 표면의 전위와 반대되는 전위를 가지기 어려울 수 있다. 실시예들에 따르면, 연마 조성물(10)의 pH는 2.5 내지 4.0이므로, 상변화막(510)이 양호하게 연마될 수 있다.
제2 첨가제(14)는 연마제(11) 및 상변화막(510) 사이의 상호 작용을 방해하지 않을 수 있다. 이에 따라, 조성물이 제2 첨가제(14)를 포함하더라도, 상변화막(510)이 양호한 연마 속도로 연마될 수 있다.
상변화막(510)으로부터 제거된 상변화 잔여물(510R)이 상변화막(510)에 재흡착되는 경우, 연마 공정에 의해 형성된 도 5b의 예비 상변화 패턴들(501)의 상면들(501a)의 평탄화도가 감소될 수 있다. 또는 예비 상변화 패턴들(501)의 상면들(501a) 상에 스크레치 및/또는 리세스와 같은 결합이 발생할 수 있다. 연마 공정에서, 킬레이트제(12)는 상변화 잔여물(510R)과 상호 작용하여, 상기 상변화 잔여물(510R)이 상변화막(510)에 재흡착되는 것을 방지할 수 있다. 이에 따라, 예비 상변화 패턴들(501)은 편평하고 균일한 상면들(501a)을 가질 수 있다. 상기 상면들(501a)은 연마 공정에 노출된 면일 수 있다. 킬레이트제(12)는 상변화 잔여물(510R)을 빠르게 제거할 수 있다. 이에 따라, 상변화막(510)의 연마 속도가 향상될 수 있다.
연마 조성물(10)은 산화제를 더 포함할 수 있다. 산화제는 상변화막(510)을 산화시켜, 상변화막(510)의 연마 속도를 향상시킬 수 있다. 연마 공정은 제1 층간 절연막(210) 상의 상변화막(510)을 제거하는 것을 포함할 수 있다.
도 5b를 참조하면, 제1 층간 절연막(210)이 노출되면, 제2 첨가제(14)가 제1 층간 절연막(210)을 연마제(11)로부터 보호할 수 있다. 제2 첨가제(14)는 음이온성 계면 활성제일 수 있다. 예를 들어, 제2 첨가제(14)는 제2 작용기(14A) 및 제2 소수성 그룹(14B)를 포함할 수 있다. 제2 작용기(14A)는 앞서 설명한 술포네이트기, 술폰산기, 또는 술폰산 염일 수 있다. 제2 소수성 그룹(14B)은 앞서 설명한 치환 또는 비치환된 알킬기일 수 있다.
제1 층간 절연막(210)은 실리콘 질화막을 포함할 수 있다. 연마 조성물(10)에 제1 층간 절연막(210)이 노출되면, 제1 층간 절연막(210)의 상면(210a)은 양전하를 나타낼 수 있다. 제2 첨가제(14)의 술포네이트기, 술폰산기, 또는 술폰산 염은 전자가 풍부할 수 있다. 이에 따라, 제2 첨가제(14)의 제2 작용기(14A)는 음전하를 나타내어, 제1 층간 절연막(210)의 상면(210a)과 상호 작용할 수 있다. 상기 상호 작용은 분자간 상호 작용일 수 있다. 상기 상호 작용에 의해 제2 첨가제(14)가 제1 층간 절연막(210)을 보호할 수 있다.
기판(100)의 제2 영역(R2) 상의 제1 층간 절연막(210)에 원하지 않는 리세스가 형성될 있다. 이 경우, 제2 영역(R2)의 제1 층간 절연막(210)의 상면(210a)은 제2 영역(R2)의 제1 층간 절연막(210)의 상면(210a)보다 더 낮은 레벨에 제공될 수 있다. 실시예들에 따르면, 제2 첨가제(14)가 제1 층간 절연막(210)의 상면(210a)을 보호하므로, 연마 공정 후, 제1 층간 절연막(210)의 상면(210a)이 편평할 수 있다. 예를 들어, 기판(100)의 제2 영역(R2) 상의 제1 층간 절연막(210)의 상면(210a)은 기판(100)의 제1 영역(R1) 상의 제1 층간 절연막(210)의 상면(210a)과 실질적으로 동일한 레벨에 제공될 수 있다.
연마 조성물(10)의 pH는 2.5 내지 4.0의 가지므로, 연마 공정에서 연마제(11)는 양전하를 가질 수 있다. 제1 층간 절연막(210)의 상면(210a)은 양전하를 나타내어, 제1 층간 절연막(210) 및 연마제(11) 사이에 반발력이 작용할 수 있다. 이에 따라, 연마제(11)가 제1 층간 절연막(210)의 상면(210a)을 연마하기 어려울 수 있다. 실시예들에 따르면, 연마 조성물(10)을 사용한 연마 공정은 제1 층간 절연막(210)에 대한 상변화막(510)의 연마 선택성이 높을 수 있다. 예를 들어, 상변화막(510)은 빠른 속도로 연마되고, 제1 층간 절연막(210)의 연마 속도는 매우 느릴 수 있다. 상변화막(510)의 연마 속도는 층간 절연막(210)의 대한 연마 속도보다 더 빠를 수 있다.
제1 첨가제(13)는 예비 상변화 패턴들(501)을 보호하는 역할을 수 있다. 제1 첨가제(13)는 제1 작용기(13A) 및 제1 소수성 그룹(13B)을 포함할 수 있다. 제1 소수성 그룹(13B)은 화학식 1에서 R1으로 표시되는 그룹들 중 어느 하나일 수 있다. 제1 작용기(13A)는 친수성 그룹일 수 있다. 예를 들어, 제1 작용기(13A)는 음이온성을 나타낼 수 있다. 제1 첨가제(13)의 제1 작용기(13A) 및 예비 상변화 패턴들(501)의 상면들(501a) 사이에 상호 작용이 형성될 수 있다. 상기 상호 작용은 수소 결합과 같은 분자간 상호 작용일 수 있다. 상기 상호 작용에 의해 제1 첨가제(13)가 예비 상변화 패턴들(501)을 보호할 수 있다.
제1 층간 절연막(210)이 노출된 후, 연마 공정이 종료될 수 있다. 연마 공정의 종료는 연마 장치의 동작을 정지하는 것 및 세정 공정에 의해 연마 조성물(10)을 제1 층간 절연막(210) 및 예비 상변화 패턴들(501)로부터 제거하는 것을 포함할 수 있다. 연마 장치의 동작이 정지한 후 세정 공정이 완료되는 동안 남아 있는 연마 조성물(10)에 의해 예비 상변화 패턴들(501)이 부분적으로 더 제거될 수 있다. 이 경우, 예비 상변화 패턴들(501)의 상면들(501a)이 서로 다른 레벨에 제공될 수 있다. 실시예들에 따르면, 제1 첨가제(13)는 세정 공정이 완료될 때까지 예비 상변화 패턴들(501)의 상면들(501a)을 보호할 수 있다. 이에 따라, 예비 상변화 패턴들(501)의 상면들(501a)은 제1 층간 절연막(210)의 상면(210a)과 실질적으로 동일할 레벨에 제공될 수 있다. 제1 첨가제(13)는 예비 상변화 패턴들(501)의 부분적 제거를 방지하므로, 예비 상변화 패턴들(501)의 상면들(501a)이 서로 실질적으로 동일한 레벨에 제공될 수 있다.
도 6을 참조하면, 예비 상변화 패턴들(501)의 상면들(501a)이 리세스되어, 상변화 패턴들(500)이 형성될 수 있다. 예비 상변화 패턴들(501)의 리세스는 식각 공정 또는 에치백 공정에 의해 수행될 수 있다. 상변화 패턴들(500)은 오프닝들(290)의 상부를 채우지 않을 수 있다. 상변화 패턴들(500)은 예를 들어, 오프닝들(290)의 상부 측면들을 노출시킬 수 있다. 예비 상변화 패턴들(501)의 상면들(501a)은 제1 층간 절연막(210)의 상면(210a)보다 더 낮은 레벨에 배치될 수 있다. 도 4 및 도 5b의 예비 상변화 패턴들(501)의 상면들(501a)이 서로 동일한 레벨에 배치되므로, 상변화 패턴들(500)의 상면들(500a)은 서로 실질적으로 동일한 레벨에 제공될 수 있다. 예를 들어, 기판(100)의 제1 영역(R1) 상의 상변화 패턴들(500)의 상면들(500a)은 서로 동일한 레벨에 배치될 수 있다. 기판(100)의 제2 영역(R2) 상의 상변화 패턴들(500)의 상면들(500a)은 서로 동일한 레벨에 배치될 수 있다. 기판(100)의 제2 영역(R2) 상의 상변화 패턴들(500)의 상면들(500a)은 기판(100)의 제1 영역(R1) 상의 상변화 패턴들(500)의 상면들(500a)과 실질적으로 동일한 레벨에 배치될 수 있다. 이에 따라, 상변화 패턴들(500)은 서로 실질적으로 동일한 부피를 가질 수 있다.
도 7을 참조하면, 제2 전극 패턴들(420)이 오프닝들(290) 내에 각각 형성될 수 있다. 제2 전극 패턴들(420)은 상변화 패턴들(500) 상에 각각 제공되어, 상변화 패턴들(500)과 각각 전기적으로 연결될 수 있다. 제2 전극 패턴들(420)은 W, Ti, Al, Cu, C, CN, TiN, TiAlN, TiSiN, TiCN, WN, CoSiN, WSiN, TaN, TaCN, 및/또는 TaSiN 중에서 적어도 하나를 포함할 수 있다.
도 8을 참조하면, 스위칭 소자들(600)이 제2 전극 패턴들(420) 상에 각각 형성될 수 있다. 제3 전극 패턴들(430)이 상기 스위칭 소자들(600) 상에 각각 형성될 수 있다. 일 예로, 상기 스위칭 소자들(600) 및 제3 전극 패턴들(430)을 형성하는 것은 상기 제1 층간 절연막(210) 상에 스위칭막 및 전극막을 형성하는 것, 및 상기 스위칭막 및 상기 전극막을 패터닝하는 것을 포함할 수 있다. 제1 층간 절연막(210) 상에 스위칭 소자들(600) 및 제3 전극 패턴들(430)을 덮는 제2 층간 절연막(220)이 형성될 수 있다.
다른 예로, 상기 스위칭 소자들(600) 및 상기 제2 전극들(EP2)을 형성하는 것은, 제1 층간 절연막(210) 상에 제2 전극 패턴들(420)을 각각 노출하는 홀들을 갖는 제2 층간 절연막(220)을 형성하는 것, 상기 홀들을 채우는 스위칭막을 형성하는 것, 상기 스위칭막을 식각하여 상기 홀들 내에 상기 스위칭 소자들(600)을 각각 형성하되, 상기 스위칭 소자들(600)의 각각은 대응하는 홀의 일부를 채우도록 형성되는 것, 제2 층간 절연막(220) 상에 상기 홀들을 채우는 전극막을 형성하는 것, 및 상기 제2 층간 절연막(220)이 노출될 때까지 평탄화 공정을 수행하는 것을 포함할 수 있다.
스위칭 소자들(600) 각각은 비선형적(예를 들어, S자형) I-V 커브를 갖는 문턱(threshold) 스위칭 현상에 기초한 소자일 수 있다. 일 예로, 스위칭 소자들(600)은 양방향(bi-directional) 특성을 갖는 OTS(Ovonic Threshold Switch) 소자일 수 있다. 스위칭 소자들(600)은 상변화 패턴들(500)보다 높은 결정질-비정질 간의 상전이 온도를 가질 수 있다. 일 예로, 스위칭 소자들(600)의 상전이 온도는 약 350℃ 내지 약 450℃일 수 있다.
스위칭 소자들(600)은 칼코게나이드(chalcogenide) 물질 및 불순물을 포함할 수 있다. 칼코게나이드 물질은 칼코겐(chalcogen) 원소인 Te 및 Se 중에서 적어도 하나와, Ge, Sb, Bi, Al, Pb, Sn, Ag, As, S, Si, In, Ti, Ga 및 P 중에서 적어도 하나가 조합된 화합물을 포함할 수 있다. 일 예로, 칼코게나이드 물질은 AsTe, AsSe, GeTe, SnTe, GeSe, SnTe, SnSe, ZnTe, AsTeSe, AsTeGe, AsSeGe, AsTeGeSe, AsSeGeSi, AsTeGeSi, AsTeGeS, AsTeGeSiIn, AsTeGeSiP, AsTeGeSiSbS, AsTeGeSiSbP, AsTeGeSeSb, AsTeGeSeSi, SeTeGeSi, GeSbTeSe, GeBiTeSe, GeAsSbSe, GeAsBiTe, 및 GeAsBiSe 중에서 적어도 하나를 포함할 수 있다. 상기 불순물은 C, N, B, 및 O 중 적어도 하나일 수 있다.
제2 도전 라인(320)이 제1 층간 절연막(210) 상에 및 제2 전극 패턴들(420) 상에 형성되어, 제2 전극 패턴들(420)과 전기적으로 연결될 수 있다. 제2 도전 라인(320)은 금속(예를 들어, 구리, 텅스텐, 또는 알루미늄) 및/또는 금속 질화물(예를 들어, 탄탈륨 질화물, 티타늄 질화물, 또는 텅스텐 질화물)을 포함할 수 있다. 제2 도전 라인(320)은 제1 방향(D1)과 나란하게 연장될 수 있다. 도시되지 않았으나, 제2 도전 라인(320)은 복수로 제공되고, 복수의 제2 도전 라인들(320)은 서로 제2 방향(D2)으로 이격될 수 있다.
제1 도전 라인들(310)과 제2 도전 라인(320)의 교차점들에 메모리 셀들(MC)이 각각 정의될 수 있다. 메모리 셀들(MC)의 각각은 대응하는 제1 도전 라인(310)과 대응하는 제2 도전 라인(320) 사이에 제공되는 제1 전극 패턴(410), 상변화 패턴(500), 제2 전극 패턴(420), 스위칭 소자(600), 및 제3 전극 패턴(430)을 포함할 수 있다. 지금까지 설명한 제조예에 의하여, 반도체 소자의 제조가 완성될 수 있다.
반도체 소자는 가변 저항 메모리 소자일 수 있다. 상변화 패턴(500)가 결정질 상태인지 비정질 상태인지에 따라 반도체 소자의 데이터 저장 여부가 결정될 수 있다. 상변화 패턴(500)의 부피는 상변화 패턴(500)의 결정질과 비정질 사이의 가역적 상변화에 영향을 미칠 수 있다. 실시예들에 따르면, 복수의 상변화 패턴들(500)의 상면들(500a)이 실질적으로 동일한 레벨에 배치되므로, 상변화 패턴들(500)의 부피들이 서로 실질적으로 동일할 수 있다. 이에 따라, 반도체 소자의 신뢰성이 향상될 수 있다.
이하, 본 발명의 실험예들 및 비교예들을 참조하여, 연마 조성물 및 이를 사용한 연마 공정을 설명한다.
이하의 실험예들 및 비교예들의 평가에서, 연마 장치는 CTS사의 AP 300을 사용하였다. 연마 패드는 DOW사의 IC1010를 사용하였다. 연마 공정은 93rpm의 연마 속도 및 2psi의 연마 압력 조건에서 수행한다. 웨이퍼는 12인치의 지름을 갖는 평판 웨이퍼를 사용한다.
어떤 막의 연마 속도는 연마 장치, 연마 패드, 및 연마 조성물을 사용한 화학적 기계적 연마 공정에서의 상기 막의 제거 속도를 의미할 수 있다.
어떤 막의 제거 속도는 연마 조성물을 사용하되, 연마 장치 또는 연마 패드를 사용하지 않은 경우에 측정된 값을 의미할 수 있다. 즉, 어떤 막의 제거 속도는 기계적 연마 없이 화학적 연마 공정을 수행했을 때의 상기 막의 제거 속도를 의미할 수 있다.
1. 연마 조성물의 제조 A
[ 비교예 A1의 제조]
콜로이달 실리카 연마제 0.5 wt% 및 과산화수소 산화제 0.5 wt%를 물에 첨가 및 혼합하여, 연마 조성물을 제조한다. 연마 조성물의 pH가 2.5가 될 때까지, 연마 조성물에 산(pH 조절제)을 첨가한다. 연마 조성물은 슬러리 상태로 제조되었다.
[ 비교예 A2의 제조]
콜로이달 실리카 연마제 1.0 wt% 및 과산화수소 산화제 1.0 wt%를 물에 첨가 및 혼합하여, 연마 조성물을 제조한다. 연마 조성물의 pH가 2.5가 될 때까지, 연마 조성물에 산을 첨가한다. 연마 조성물은 슬러리 상태로 제조되었다.
[ 실험예 A1 내지 A11의 제조]
콜로이달 실리카 연마제 0.5 wt% 및 0.5 wt%의 과산화수소를 물에 첨가 및 혼합하여, 연마 조성물을 제조한다. 여기에 아래의 표 1과 같이 제1 첨가제, 제2 첨가제, 또는 킬레이트제를 더 첨가한다. 연마 조성물의 pH가 2.5가 될 때까지, 연마 조성물에 산을 첨가한다. 연마 조성물은 슬러리 상태로 제조되었다.
표 1은 실험예들 A1 내지 A11, 비교예 A1, 및 비교예 A2의 제1 첨가제, 제2 첨가제, 또는 킬레이트제의 첨가 여부, 종류, 및 조성비를 나타낸다.
킬레이트제 제1 첨가제 제2 첨가제 조성비
(ppm)
비교예 A1 - - - -
비교예 A2 - - -
실험예 A1 EDTA - - 30
실험예 A2 DTPA - - 30
실험예 A3 IDS - - 30
실험예 A4 MGDA - - 30
실험예 A5 - - 1-heptanesulfonate 50
실험예 A6 - - 1-pentanesulfonic acid 50
실험예 A7 - - Dodecylbenzenesulfonic acid 50
실험예 A8 - - 8-Hydroxyquinoline-5-sulfonic acid 50
실험예 A9 - - p-Toluenesulfonic acid 50
실험예 A10 - N-Lauroylsarcosine - 50
실험예 A11 - N-Oleoylsarcosine - 50
2. 연마 조성물의 평가 A
1) 상변화막의 연마
웨이퍼 상에 상변화막을 1000 Å의 두께로 증착한다. 상변화막은 GeSbTe 합금으로 형성한다. 연마 장치에 웨이퍼를 로딩한다. 연마 패드 및 연마 조성물을 사용하여, 상변화막을 연마한다. 표 1과 같이 제조된 실험예들 A1 내지 A11 및 비교예 A1의 연마 조성물들 각각을 사용하여 상변화막의 연마를 수행하였다. 연마 공정에서 상변화막의 연마 속도를 측정한다.
2) 실리콘 질화막의 연마
웨이퍼 상에 실리콘 질화막(Si3N4)을 1000 Å의 두께로 증착한다. 상변화막의 연마 공정과 동일한 공정 조건으로 실리콘 질화막을 연마한다. 실험예들 A1 내지 A11 및 비교예 A1의 연마 조성물들 각각을 사용하여 상변화막의 연마를 수행하였다.
3) 고온에서 상변화막의 제거 속도
웨이퍼 상에 상변화막을 1000 Å 의 두께로 증착한다. 상변화막은 GeSbTe 합금으로 형성한다. 상변화막을 80℃의 연마 조성물에 첨가하여, 상변화막의 제거 속도를 측정한다. 이 때, 연마 장치 또는 연마 패드를 사용한 기계적 연마는 수행하지 않는다. 실험예들 A1 내지 A11 및 비교예 A1의 연마 조성물들 각각을 사용하여, 상변화막의 제거 속도를 측정한다.
4) 저온에서 상변화막의 제거 속도
웨이퍼 상에 게르마늄막(이하, Ge막)을 1000 Å의 두께로 증착한다. Ge막을 연마 조성물에 첨가하여, Ge막의 제거 속도를 측정한다. 이 때, 연마 장치 또는 연마 패드를 사용한 기계적 연마는 수행하지 않는다. 실험예 A1, 실험예 A2, 실험예 A6, 실험예 A7, 실험예 A10, 및 실험예A11, 비교예 A1, 및 비교예 A2의 연마 조성물들 각각을 사용하여, Ge막의 제거 속도를 측정한다. 25℃, 45℃, 및 80℃의 연마 조성물에 대하여 각각 제거 속도를 측정한다.
Ge막과 동일한 방법으로 안티모니막(이하, Sb막)을 증착하고, 연마 조성물을 사용하여 Sb막의 제거 속도를 측정한다. 25℃, 45℃, 및 80℃의 연마 조성물에 대하여 각각 제거 속도를 측정한다.
텔루륨막(이하, Te막)과 동일한 방법으로 Sb막을 증착하고, 연마 조성물을 사용하여 Te막의 제거 속도를 측정한다. 25℃, 45℃, 및 80℃의 연마 조성물에 대하여 각각 제거 속도를 측정한다.
표 2는 25℃ 조건에서, 실험예 A1 내지 실험예 A11 및 비교예 A1의 연마 조성물을 사용한 상변화막의 연마 속도, 실리콘 질화막의 연마 속도, 및 상변화막(GST)의 제거 속도를 측정한 결과이다.
상변화막(GST)의 연마 속도 (ÅA/min) 실리콘 질화막(Si3N4)의 연마 속도 (ÅA/min) 상변화막(GST)의 제거 속도 (ÅA/min)
비교예 A1 202 22 32
실험예 A1 220 8 27
실험예 A2 201 15 8
실험예 A3 167 8 7
실험예 A4 193 15 8
실험예 A5 152 12 8
실험예 A6 307 8 9
실험예 A7 87 5 5
실험예 A8 184 10 9
실험예 A9 75 10 8
실험예 A10 287 4 9
실험예 A11 234 7 10
표 2을 참조하면, 실험예 A1 내지 실험예 A11 은 비교예 A1보다 느린 실리콘 질화막의 연마 속도를 나타낸다. 실리콘 질화막은 피연마 대상막일 수 있다. 킬레이트제, 제1 첨가제, 및 제2 첨가제의 함유 여부에 따라, 상변화막의 연마 속도, 실리콘 질화막의 연마 속도, 및 상변화막(GST)의 제거 속도가 조절되는 것을 알 수 있다. 킬레이트제, 제1 첨가제, 및 제2 첨가제의 함유 여부 및 함유량에 따라, 실리콘 질화막에 대한 상변화막의 연마 선택성이 조절될 수 있다.
표 3은 실험예 A1, 실험예 A2, 실험예 A6, 실험예 A7, 실험예 A10, 및 실험예 A11, 비교예 A1, 및 비교예 A2의 연마 조성물을 사용한 게르마늄막(Ge막), 안티모니막(Sb막), 및 텔루륨막(Te막)의 제거 속도를 25℃에서 측정한 결과이다.
추가성분 Ge막 제거속도(ÅA/min) Sb막 제거속도 (ÅA/min) Te막 제거속도 (ÅA/min)
비교예 A1 - 8 21 26
비교예 A2 - 12 41 36
실험예 A1 EDTA 1 55 27
실험예 A2 DTPA 1 12 33
실험예 A6 1-pentanesulfonic acid 18 10 11
실험예 A7 Dodecylbenzenesulfonic acid 1 7 17
실험예 A10 N-Lauroylsarcosine 10 4 5
실험예 A11 N-Oleoylsarcosine 3 2 10
표 4는 실험예 A1, 실험예 A2, 실험예 A6, 실험예 A7, 실험예 A10, 및 실험예 A11, 비교예 A1, 및 비교예 A2의 연마 조성물을 사용한 게르마늄막(Ge막), 안티모니막(Sb막), 및 텔루륨막(Te막)의 제거 속도를 45℃에서 측정한 결과이다.
　 추가성분 Ge막 제거속도(ÅA/min) Sb막 제거속도 (ÅA/min) Te막 제거속도 (ÅA/min)
비교예 A1 - 9 47 26
비교예 A2 - 20 62 59
실험예 A1 EDTA 5 94 57
실험예 A2 DTPA 1 48 61
실험예 A6 1-pentanesulfonic acid 54 28 34
실험예 A7 Dodecylbenzenesulfonic acid 18 17 65
실험예 A10 N-Lauroylsarcosine 34 16 36
실험예 A11 N-Oleoylsarcosine 25 24 15
표 3 및 표 4를 참조하면, 킬레이트제, 제1 첨가제, 및 제2 첨가제의 함유 여부에 따라, 게르마늄막(Ge막), 안티모니막(Sb막), 및 텔루륨막(Te막)의 제거 속도가 다르다. 상변화막은 Ge, Sb, 및 Te 중에서 적어도 하나를 포함할 수 있다. 상변화막 내의 상변화 금속들의 종류들 및 조성비에 따라, 킬레이트제, 제1 첨가제, 및 제2 첨가제의 종류 및 조성비를 조절할 수 있다. 이에 따라, 상변화막의 연마 속도가 향상되고, 상변화막이 균일하게 연마될 수 있다.
3. 연마 조성물의 제조 B
[ 비교예 B1의 제조]
아래의 표 4와 같이 콜로이달 실리카 연마제 0.5 wt%, 과산화수소 산화제 0.5 wt%, 및 킬레이트제를 물에 첨가 및 혼합하여, 연마 조성물을 제조한다. 연마 조성물의 pH가 2.5가 될 때까지, 연마 조성물에 산을 첨가한다. 연마 조성물은 슬러리 상태로 제조되었다.
[ 비교예 B2, 비교예 C1, 비교예 C2, 및 비교예 C3의 제조]
콜로이달 실리카 연마제 0.5 wt% 및 0.5 wt%의 과산화수소 산화제를 물에 첨가 및 혼합하여, 연마 조성물을 제조한다 여기에 아래의 표 5와 같이 제1 첨가제, 제2 첨가제 및/또는 킬레이트제를 더 첨가한다. 연마 조성물의 pH가 2.5가 될 때까지, 슬러리에 산을 첨가한다.
[ 실험예 B의 제조]
콜로이달 실리카 연마제 0.5 wt% 및 0.5 wt%의 과산화수소 산화제를 물에 첨가 및 혼합하여, 연마 조성물을 제조한다. 여기에 아래의 표 5와 같이 제1 첨가제, 제2 첨가제, 또는 킬레이트제를 더 첨가한다. 연마 조성물의 pH가 2.5가 될 때까지, 슬러리에 산을 첨가한다.
표 5는 비교예 B1, 비교예 B2, 비교예 C1, 비교예 C2, 비교예 C3, 및 실험예 B의 연마 조성물의 성분 및 조성비를 나타낸다.
조성비
비교예 B1 비교예 B2 비교예 C1 비교예 C2 비교예 C3 실험예 B
연마제 콜로이달 연마제 0.5wt% 0.5wt% 0.5wt% 0.5wt% 0.5wt% 0.5wt%
산화제 H2O2 0.5wt% 0.5wt% 0.5wt% 0.5wt% 0.5wt% 0.5wt%
킬레이트제 EDTA 30 ppm 30 ppm 30 ppm 30 ppm 30 ppm 30 ppm
DTPA 30 ppm 30 ppm 30 ppm 30 ppm 30 ppm 30 ppm
제1 첨가제 N-Lauroyl sarcosine 130 ppm 50 ppm
제2 첨가제 1-pentanesulfonic acid 50 ppm 130 ppm 130 ppm 130 ppm 50 ppm
4. 연마 조성물의 평가 B
1) 상변화막의 연마
웨이퍼 상에 GeSbTe 을 1000 Å의 두께로 증착하여, GST막을 형성한다. 연마 장치에 웨이퍼를 로딩한다. 연마 패드 및 연마 조성물을 사용하여, 상변화막을 연마한다. 비교예 B1, 비교예 B2, 및 실험예 B의 연마 조성물들을 각각 사용하여, 상변화막의 연마 속도를 측정한다.
2) 실리콘 질화막의 연마
12인치의 지름을 갖는 웨이퍼 상에 실리콘 질화막(Si3N4)을 1000 Å의 두께로 증착한다. 상변화막의 연마 공정과 동일한 공정 조건으로 실리콘 질화막을 연마한다. 비교예 B1, 비교예 B2, 및 실험예 B의 연마 조성물들을 각각 사용하여, 실리콘 질화막의 연마 속도를 측정한다.
3) 고온에서 상변화막의 제거 속도
웨이퍼 상에 GeSbTe 을 1000 Å의 두께로 증착하여, 상변화막을 형성한다. 상변화막을 80℃의 연마 조성물에 첨가하여, 상변화막의 제거 속도를 측정한다. 이 때, 연마 장치 또는 연마 패드를 사용한 기계적 연마는 수행하지 않는다. 비교예 B1, 비교예 B2, 및 실험예 B 연마 조성물들 각각을 사용하여, 상변화막의 제거 속도를 측정한다.
4) 저온에서 단일 상변화막의 제거 속도
웨이퍼 상에 게르마늄막(이하, Ge막)을 1000 Å의 두께로 증착한다. Ge막을 연마 조성물에 첨가하여, Ge막의 제거 속도를 측정한다. 이 때, 연마 장치 또는 연마 패드를 사용한 기계적 연마는 수행하지 않는다. 비교예 B1, 비교예 B2, 및 실험예 B의 연마 조성물들 각각을 사용하여, Ge막의 제거 속도를 측정한다. 25℃, 45℃, 및 80℃의 연마 조성물에 대하여 각각 제거 속도를 측정한다.
Ge막과 동일한 방법으로 안티모니막(이하, Sb막)을 증착하고, 연마 조성물을 사용하여 Sb막의 제거 속도를 측정한다. 25℃, 40℃, 및 80℃의 연마 조성물에 대하여 각각 제거 속도를 측정한다.
텔루륨막(이하, Te막)과 동일한 방법으로 Sb막을 증착하고, 연마 조성물을 사용하여 Te막의 제거 속도를 측정한다. 25℃ 및 45℃의 연마 조성물에 대하여 각각 제거 속도를 측정한다.
5) 고온에서 상변화막의 제거 속도
평판 웨이퍼 상에 상변화막을 1000 Å의 두께로 증착한다. 상변화막은 GeSbTe 합금으로 형성한다. 상변화막을 80℃의 연마 조성물에 첨가하여, 상변화막의 제거 속도를 측정한다. 이 때, 연마 장치 또는 연마 패드를 사용한 기계적 연마는 수행하지 않는다. 비교예 B1, 비교예 B2, 및 실험예 B의 연마 조성물들 각각을 사용하여, 상변화막의 제거 속도를 측정한다.
표 6은 비교예 B1, 비교예 B2, 및 실험예 B의 연마 조성물을 사용한 상변화막(GST)의 연마 속도, 실리콘 질화막(Si3N4)의 연마 속도, 및 상변화막(GST)의 제거 속도를 측정한 결과이다.
　 상변화막(GST)의 연마 속도 (ÅA/min) 실리콘 질화막(Si3N4)의 연마 속도 (ÅA/min) 상변화막(GST)의 제거 속도 (ÅA/min)
비교예 B1 293 30 10
비교예 B2 235 12 11
실험예 B 294 9 15
표 6을 참조하면, 실험예 B의 상변화막의 연마 속도는 비교예 B1 및 비교예 B2의 상변화막의 연마 속도들보다 더 크다. 실험예 B의 실리콘 질화막의 연마 속도는 비교예 B1 및 비교예 B2의 실리콘 질화막의 연마 속도들보다 더 느리다. 실험예 B는 비교예 B1 및 비교예 B2보다 실리콘 질화막에 대한 상변화막의 연마 선택성이 높다. 실시예들에 따르면, 연마 조성물은 첨가제 1 및 첨가제 2를 포함하여, 실리콘 질화막에 대한 상변화막의 연마 선택성이 증가될 수 있다.
표 7은 비교예 B1, 비교예 B2, 및 실험예 B의 연마 조성물을 사용한 게르마늄막(Ge막), 안티모니막(Sb막), 및 텔루륨막(Te막)의 제거 속도를 25℃에서 측정한 결과이다.
　 Ge막 제거속도(ÅA/min) Sb막 제거속도 (ÅA/min) Te막 제거속도 (ÅA/min)
비교예 B1 1 19 27
비교예 B2 1 31 9
실험예 B 1 20 7
표 8은 비교예 B1, 비교예 B2, 및 실험예 B의 연마 조성물을 사용한 게르마늄막(Ge막), 안티모니막(Sb막), 및 텔루륨막(Te막)의 제거 속도를 45℃에서 측정한 결과이다.
　 Ge막 제거속도(ÅA/min) Sb막 제거속도 (ÅA/min) Te막 제거속도 (ÅA/min)
비교예 B1 12 59 70
비교예 B2 2 60 73
실험예 B 1 20 52
표 7 및 표 8을 참조하면, 실험예 B의 Ge막의 제거 속도, Sb막의 제거 속도, 및 Te막의 제거 속도는 비교예 B1 및 비교예 B2의 Ge막의 제거 속도, Sb막의 제거 속도, 및 Te막의 제거 속도와 각각 다르다. 비교예 B1의 Ge막의 제거 속도, Sb막의 제거 속도, 및 Te막의 제거 속도는 비교예 B2의 Ge막의 제거 속도, Sb막의 제거 속도, 및 Te막의 제거 속도와 각각 다르다. 킬레이트제, 제1 첨가제, 및 제2 첨가제의 종류 및 조성비에 의해, Ge, Sb, 및 Te 각각의 제거 속도가 결정될 수 있다. 상변화막은 Ge, Sb, 및 Te 중에서 적어도 하나를 포함할 수 있다. 실시예들에 따르면, 상변화막 내의 상변화 금속들의 종류들 및 조성비에 따라, 연마 조성물의 킬레이트제, 제, 제1 첨가제, 및 제2 첨가제의 종류 및 조성비를 조절할 수 있다. 이에 따라, 상변화막의 연마 속도가 향상되고, 상변화막이 균일하게 연마될 수 있다.
표 9는 비교예 B1, 비교예 C1, 비교예 C2, 비교예 C3, 및 실험예 B의 연마 조성물을 사용한 상변화막(GST)의 연마 속도, 실리콘 질화막의 연마 속도, 및 연마제의 입자 사이즈를 측정한 결과이다.
　 상변화막(GST)의 연마 속도 (ÅA/min) 실리콘 질화막(Si3N4)의 연마 속도 (ÅA/min) 연마제의 입자 사이즈
(nm)
비교예 B1 293 30 41
비교예 C1 292 124 86
비교예 C2 311 132 92
비교예 C3 352 152 2200
(침전)
실험예 B 294 9 45
표 9를 참조하면, 비교예 C1, 비교예 C2, 및 비교예 C3의 연마 조성물의 경우, 연마제의 입자 사이즈가 실험예 B보다 더 크다. 비교예 C1, 비교예 C2, 및 비교예 C3는 100ppm 초과의 제2 첨가제를 포함할 수 있다. 비교예 C3의 경우, 100ppm 초과의 제1 첨가제를 더 포함하고, 연마제 입자의 침전이 발생한다. 실험예 B는 100ppm이하의 제1 첨가제 및 100ppm이하의 제2 첨가제를 포함할 수 있다. 이에 따라, 연마제들의 응집이 방지될 수 있다.
실험예 B의 실리콘 질화막의 연마 속도는 비교예 C1, 비교예 C2, 및 비교예 C3의 실리콘 질화막의 연마 속도들보다 더 느리다. 실험예 B는 비교예 C1, 비교예 C2, 및 비교예 C3보다 실리콘 질화막에 대한 상변화막의 연마 선택성이 높다.
이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니며, 본 발명의 요지를 벗어나지 않는 범위 내에서 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 할 것이다.

Claims (10)

  1. 연마제;
    아마이드 그룹 및 카르복시산 그룹을 포함하는 탄소수 5 내지 30의 탄화 수소 및 2개 이상의 아민 그룹을 갖는 탄소수 5 내지 30의 탄화 수소 중에서 적어도 하나를 포함하는 제1 첨가제; 및
    술폰산(sulfonic acid), 술포네이트(sulfonate), 및 술포네이트 염(sulfonate salt) 중에서 적어도 하나를 포함하는 제2 첨가제를 포함하는 연마 조성물.
  2. 제 1항에 있어서,
    상기 제1 첨가제는 아래의 화학식 1로 표시되는 연마 조성물.
    [화학식 1]
    Figure pat00013

    화학식 1에서, R1은 탄소수 5 내지 25의 치환 또는 비치환된 알킬 및 탄소수 5 내지 25의 치환 또는 비치환된 방향족 고리 중에서 어느 하나이고, R2 및 R3는 각각 독립적으로 수소, 중수소, 탄소수 1 내지 3의 알킬, 및 탄소수 1 내지 3의 카르복시기 치환된 알킬 중에서 어느 하나이다.
  3. 제 2항에 있어서,
    상기 제1 첨가제는 아래의 화학식 2a 내지 화학식 2f 중에서 적어도 하나를 포함하는 연마 조성물.
    [화학식2a]
    Figure pat00014

    [화학식2b]
    Figure pat00015

    [화학식2c]
    Figure pat00016

    [화학식2d]
    Figure pat00017

    [화학식2e]
    Figure pat00018

    [화학식2f]
    Figure pat00019

  4. 제 2항에 있어서,
    상기 제1 첨가제의 조성비는 1ppm 내지 100ppm인 연마 조성물.
  5. 제 1항에 있어서,
    상기 제1 첨가제는 N-lauroylethyenediamine을 포함하는 연마 조성물.
  6. 제 1항에 있어서,
    상기 제2 첨가제는 탄소수 1 내지 20의 치환 또는 비치환된 알킬 술폰산, 탄소수 1 내지 20의 치환 또는 비치환된 방향족 술폰산, 탄소수 1 내지 20의 치환 또는 비치환된 알킬 술포네이트, 탄소수 1 내지 20의 치환 또는 비치환된 방향족 술포네이트, 탄소수 1 내지 20의 치환 또는 비치환된 알킬 술포네이트 염, 및 탄소수 1 내지 20의 치환 또는 비치환된 방향족 술포네이트 염 중에서 적어도 하나를 포함하는 연마 조성물.
  7. 제 1항에 있어서,
    2.5 내지 4.0의 pH를 갖는 연마 조성물.
  8. 제 1항에 있어서,
    상변화 물질에 대한 연마 속도는 실리콘계 절연 물질에 대한 연마 속도보다 더 큰 연마 조성물.
  9. 상변화막이 형성된 기판을 준비하는 것; 및
    연마 조성물을 사용하여, 상기 상변화막 상에 연마 공정을 수행하는 것을 포함하고,
    상기 연마 조성물은:
    연마제;
    아마이드 그룹 및 카르복시산 그룹을 포함하는 탄소수 5 내지 30의 탄화 수소 및 2개 이상의 아민 그룹을 갖는 탄소수 5 내지 30의 탄화 수소 중에서 적어도 하나를 포함하는 제1 첨가제; 및
    술폰산(sulfonic acid), 술포네이트(sulfonate), 및 술포네이트 염(sulfonate salt) 중에서 적어도 하나를 포함하는 제2 첨가제를 포함하는 반도체 소자 제조 방법.
  10. 제 9항에 있어서,
    상기 기판을 준비하는 것은:
    오프닝들을 갖는 층간 절연막을 상기 기판 상에 형성하는 것;
    상기 오프닝들 내에 및 상기 층간 절연막의 상면 상에 상기 상변화막을 형성하는 것을 포함하고,
    상기 연마 공정에서, 상기 상변화막에 대한 연마 속도는 상기 층간 절연막에 대한 연마 속도보다 더 큰 반도체 소자 제조 방법.
KR1020190015471A 2019-02-11 2019-02-11 연마 조성물 및 이를 사용한 반도체 소자 제조 방법 KR20200097966A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190015471A KR20200097966A (ko) 2019-02-11 2019-02-11 연마 조성물 및 이를 사용한 반도체 소자 제조 방법
US16/661,287 US11041097B2 (en) 2019-02-11 2019-10-23 Polishing composition and method of fabricating semiconductor device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190015471A KR20200097966A (ko) 2019-02-11 2019-02-11 연마 조성물 및 이를 사용한 반도체 소자 제조 방법

Publications (1)

Publication Number Publication Date
KR20200097966A true KR20200097966A (ko) 2020-08-20

Family

ID=71945011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190015471A KR20200097966A (ko) 2019-02-11 2019-02-11 연마 조성물 및 이를 사용한 반도체 소자 제조 방법

Country Status (2)

Country Link
US (1) US11041097B2 (ko)
KR (1) KR20200097966A (ko)

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5121273B2 (ja) * 2007-03-29 2013-01-16 富士フイルム株式会社 金属用研磨液及び研磨方法
US7915071B2 (en) 2007-08-30 2011-03-29 Dupont Air Products Nanomaterials, Llc Method for chemical mechanical planarization of chalcogenide materials
JP2009123880A (ja) * 2007-11-14 2009-06-04 Showa Denko Kk 研磨組成物
KR20120020556A (ko) 2010-08-30 2012-03-08 삼성전자주식회사 화학적 기계적 연마 공정의 슬러리 조성물 및 이를 이용하는 상변화 메모리 소자의 형성 방법
CN102690604A (zh) 2011-03-24 2012-09-26 中国科学院上海微系统与信息技术研究所 化学机械抛光液
KR20140059216A (ko) 2011-08-01 2014-05-15 바스프 에스이 특정 유기 화합물을 포함하는 CMP 조성물의 존재하에서 원소 게르마늄 및/또는 Si₁­ｘGeｘ 재료의 화학적 기계적 연마를 포함하는 반도체 디바이스의 제조 방법
JP2013080751A (ja) 2011-09-30 2013-05-02 Fujimi Inc 研磨用組成物
KR20130049538A (ko) 2011-11-04 2013-05-14 삼성전자주식회사 연마용 슬러리 조성물 및 이를 이용한 상변화 메모리 장치의 제조 방법
JP5945123B2 (ja) 2012-02-01 2016-07-05 株式会社フジミインコーポレーテッド 研磨用組成物
US8778211B2 (en) 2012-07-17 2014-07-15 Cabot Microelectronics Corporation GST CMP slurries
JP6222907B2 (ja) 2012-09-06 2017-11-01 株式会社フジミインコーポレーテッド 研磨用組成物
JP6139975B2 (ja) 2013-05-15 2017-05-31 株式会社フジミインコーポレーテッド 研磨用組成物
CN107075310B (zh) * 2014-10-21 2019-04-02 嘉柏微电子材料股份公司 钴凹陷控制剂
KR102462501B1 (ko) 2016-01-15 2022-11-02 삼성전자주식회사 슬러리 조성물을 이용하는 집적회로 소자의 제조 방법

Also Published As

Publication number Publication date
US20200255689A1 (en) 2020-08-13
US11041097B2 (en) 2021-06-22

Similar Documents

Publication Publication Date Title
US8586464B2 (en) Chemical mechanical polishing slurry composition for polishing phase-change memory device and method for polishing phase-change memory device using the same
US20090001339A1 (en) Chemical Mechanical Polishing Slurry Composition for Polishing Phase-Change Memory Device and Method for Polishing Phase-Change Memory Device Using the Same
US7038230B2 (en) Horizontal chalcogenide element defined by a pad for use in solid-state memories
US20090275188A1 (en) Slurry for polishing phase change material and method for patterning polishing phase change material using the same
TWI479606B (zh) 形成pcram自對準位元線方法及自對準深蝕刻方法
TW201530658A (zh) 在非均質表面上形成金屬之方法及將金屬合併至非均質表面之結構
US20080190035A1 (en) Slurries, methods, and systems for polishing phase change materials
US9493677B2 (en) Polishing composition, method for fabricating thereof and method of chemical mechanical polishing using the same
US11805714B2 (en) Phase change memory with conductive bridge filament
US20210066590A1 (en) Novel method to effectively suppress heat dissipation in pcram devices
US20130112914A1 (en) Slurry Composition For Polishing And Method Of Manufacturing Phase Change Memory Device Using The Same
KR100943020B1 (ko) 상변화 메모리 소자 연마용 ｃｍｐ 슬러리 조성물 및 이를이용한 연마 방법
KR20090002501A (ko) 상변화 메모리 소자 연마용 ｃｍｐ 슬러리 조성물 및 이를이용한 연마 방법
US20120049107A1 (en) Slurry composition for chemical mechanical polishing process and method of forming phase change memory device using the same
US20130032572A1 (en) Slurry for polishing phase-change materials and method for producing a phase-change device using same
KR20130081599A (ko) 연마 조성물 및 이를 이용한 화학기계적 평탄화 방법
KR20200097966A (ko) 연마 조성물 및 이를 사용한 반도체 소자 제조 방법
US10103331B2 (en) Slurry for polishing phase-change materials and method for producing a phase-change device using same
US20150337173A1 (en) Slurry for polishing phase-change materials and method for producing a phase-change device using same
KR20230063212A (ko) 화학적 기계적 연마용 슬러리 조성물 및 이를 사용한 반도체 소자 제조 방법
KR100949255B1 (ko) 상변화 메모리 소자 연마용 ｃｍｐ 슬러리 조성물
KR20100028072A (ko) 상변화 메모리 소자 연마용 ｃｍｐ 슬러리 조성물을 이용한 연마 방법
TW202310469A (zh) 記憶單元、積體電路以及記憶單元的製造方法
Schlueter et al. Attributes of an advanced node cu-barrier slurry
US20160064657A1 (en) Phase change random access memory and fabrication method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal