KR20200085978A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20200085978A
KR20200085978A KR1020190001815A KR20190001815A KR20200085978A KR 20200085978 A KR20200085978 A KR 20200085978A KR 1020190001815 A KR1020190001815 A KR 1020190001815A KR 20190001815 A KR20190001815 A KR 20190001815A KR 20200085978 A KR20200085978 A KR 20200085978A
Authority
KR
South Korea
Prior art keywords
color filter
color
light emitting
layer
display device
Prior art date
Application number
KR1020190001815A
Other languages
English (en)
Inventor
조강문
김동우
문성재
박준현
이안수
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020190001815A priority Critical patent/KR20200085978A/ko
Priority to US16/725,248 priority patent/US11309361B2/en
Priority to CN202010015052.1A priority patent/CN111415595A/zh
Publication of KR20200085978A publication Critical patent/KR20200085978A/ko

Links

Images

Classifications

    • H01L27/322
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/38Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H01L27/3244
    • H01L51/50
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 소자를 포함하는 기판, 상기 발광 소자와 각각 중첩하여 위치하는 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터, 상기 제1 컬러 필터와 중첩하여 위치하는 제1 색변환층, 상기 제2 컬러 필터와 중첩하여 위치하는 제2 색변환층 및 상기 제3 컬러 필터와 중첩하여 위치하는 투과층을 포함하고, 상기 제1 컬러 필터, 상기 제2 컬러 필터 및 상기 제3 컬러 필터는 각각 제1 방향으로 복수개 나란하게 배열되어 있고, 상기 제2 컬러 필터의 제1 방향으로의 갭이 상기 제1 컬러 필터와 제2 방향으로 중첩한다.

Description

표시 장치{DISPLAY DEVICE}
본 개시는 표시 장치에 관한 것으로서, 보다 구체적으로 혼색을 개선한 표시 장치에 관한 것이다.
표시 장치는 이미지를 표시하는 장치로서, 최근 자발광 표시 장치로서 발광 표시 장치(light emitting diode display)가 주목 받고 있다.
발광 표시 장치는 자체 발광 특성을 가지며, 액정 표시 장치(liquid crystal display device)와 달리 별도의 광원을 필요로 하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 발광 표시 장치는 낮은 소비 전력, 높은 휘도 및 높은 반응 속도 등의 고품위 특성을 나타낸다.
일반적으로 발광 표시 장치는 기판, 기판 상에 위치하는 복수의 박막 트랜지스터, 박막 트랜지스터를 구성하는 배선들 사이에 배치되는 복수의 절연층 및 박막 트랜지스터에 연결된 발광 소자를 포함하며, 발광 소자는 예를 들어 유기 발광 소자일 수 있다.
복수개의 발광 소자는 서로 일정 거리로 이격되어 있으나 그럼에도 불구하고 이웃하는 발광 소자 사이의 혼색이 발생할 수 잇다.
실시예들은 혼색을 개선한 표시 장치를 제공하기 위한 것이다.
본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 소자를 포함하는 기판, 상기 발광 소자와 각각 중첩하여 위치하는 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터, 상기 제1 컬러 필터와 중첩하여 위치하는 제1 색변환층, 상기 제2 컬러 필터와 중첩하여 위치하는 제2 색변환층 및 상기 제3 컬러 필터와 중첩하여 위치하는 투과층을 포함하고, 상기 제1 컬러 필터, 상기 제2 컬러 필터 및 상기 제3 컬러 필터는 각각 제1 방향으로 복수개 나란하게 배열되어 있고, 상기 제2 컬러 필터의 제1 방향으로의 갭이 상기 제1 컬러 필터와 제2 방향으로 중첩한다.
상기 제1 컬러 필터의 제1 방향으로의 갭이 상기 제3 컬러 필터의 제1 방향으로의 갭과 제2 방향으로 중첩할 수 있다.
상기 제1 컬러 필터는 적색 컬러 필터이고, 상기 제2 컬러 필터는 녹색 컬러 필터이고, 상기 제3 컬러 필터는 청색 컬러 필터일 수 있다.
상기 발광 소자는 하나의 화소에 대응하며, 하나의 화소는 3개의 트랜지스터와 1개의 커패시터를 포함할 수 있다.
상기 복수의 발광 소자는 모두 청색광을 발광할 수 있다.
상기 제1 컬러 필터의 제1 방향으로의 길이 중 상기 제2 컬러 필터의 제1 방향으로의 갭과 중첩하는 영역은 10% 내지 50%일 수 있다.
상기 제2 컬러 필터는 상기 발광 소자층 및 상기 제2 색변환층과 상기 기판에 수직한 방향으로 중첩할 수 있다.
상기 제1 컬러 필터의 면적이 상기 제2 컬러 필터보다 크고, 상기 제2 컬러 필터의 면적이 상기 제3 컬러 필터보다 클 수 있다.
상기 제2 컬러 필터의 면적이 상기 제1 컬러 필터보다 크고, 상기 제1 컬러 필터의 면적이 상기 제3 컬러 필터보다 클 수 있다.
본 발명의 다른 일 실시예에 따른 표시 장치는 복수의 발광 소자를 포함하는 기판, 상기 발광 소자와 중첩하여 위치하는 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터, 상기 제1 컬러 필터와 중첩하여 위치하는 제1 색변환층, 상기 제2 컬러 필터와 중첩하여 위치하는 제2 색변환층 및 상기 제3 컬러 필터와 중첩하여 위치하는 투과층을 포함하고, 상기 제1 컬러 필터, 상기 제2 컬러 필터 및 상기 제3 컬러 필터는 각각 제1 방향으로 복수개 나란하게 배열되어 있고, 상기 제2 컬러 필터의 제1 방향으로의 갭이 상기 제1 컬러 필터 및 상기 게3 컬러 필터와 제2 방향으로 중첩하고, 상기 제3 컬러 필터의 제1 방향으로의 갭이 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 제2 방향으로 중첩하고, 상기 제1 컬러 필터의 제1 방향으로의 갭이 상기 제2 컬러 필터 및 상기 제3 컬러 필터와 제2 방향으로 중첩한다.
상기 제1 컬러 필터는 적색 컬러 필터이고, 상기 제2 컬러 필터는 녹색 컬러 필터이고, 상기 제3 컬러 필터는 청색 컬러 필터일 수 있다.
상기 발광 소자는 하나의 화소에 대응하며, 하나의 화소는 3개의 트랜지스터와 1개의 커패시터를 포함할 수 있다.
상기 복수의 발광 소자는 모두 청색광을 발광할 수 있다.
상기 제1 컬러 필터의 제1 방향으로의 길이 중 상기 제2 컬러 필터의 제1 방향으로의 갭과 중첩하는 영역은 10% 내지 50%일 수 있다.
상기 제1 컬러 필터의 제1 방향으로의 길이 중 상기 제3 컬러 필터의 제1 방향으로의 갭과 중첩하는 영역은 10% 내지 50%일 수 있다.
상기 제1 컬러 필터는 상기 발광 소자층, 상기 제1 색변환층과 기판에 수직한 방향으로 중첩하고, 상기 제2 컬러 필터는 상기 발광 소자층, 상기 제2 색변환층과 기판에 수직한 방향으로 중첩하고, 상기 제3 컬러 필터는 상기 발광 소자층, 상기 투과층과 기판에 수직한 방향으로 중첩할 수 있다.
상기 제1 컬러 필터의 면적이 상기 제2 컬러 필터보다 크고, 상기 제2 컬러 필터의 면적이 상기 제3 컬러 필터보다 클 수 있다.
상기 제2 컬러 필터의 면적이 상기 제1 컬러 필터보다 크고, 상기 제1 컬러 필터의 면적이 상기 제3 컬러 필터보다 클 수 있다.
실시예들에 따르면, 혼색을 개선한 표시 장치를 제공한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 것이다.
도 2는 도 1을 II-II"선을 따라 잘라 도시한 단면이다.
도 3은 도 1을 III-III'선을 따라 잘라 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 표시 장치를 도시한 것이다.
도 5는 도 4를 V-V"선을 따라 잘라 도시한 단면이다.
도 6은 도 4을 VI-VI'선을 따라 잘라 도시한 단면도이다.
도 7은 일 실시예에 따른 표시 장치의 한 화소에 대한 회로도이다.
도 8은 한 실시예에 따른 표시 기판의 복수의 화소(PX1, PX2, PX3)에 대한 평면 배치도이다.
도 9는 도 8에 도시한 표시 장치를 IX-IX'선을 따라 잘라 도시한 단면도이다.
도 10은 도 8에 도시한 표시 장치를 X-X'선을 따라 잘라 도시한 단면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 여러 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예들에 한정되지 않는다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다. 또한, 기준이 되는 부분 "위에" 또는 "상에" 있다고 하는 것은 기준이 되는 부분의 위 또는 아래에 위치하는 것이고, 반드시 중력 반대 방향 쪽으로 "위에" 또는 "상에" 위치하는 것을 의미하는 것은 아니다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, 평면 뷰(in a plan view)는 서로 교차하는 두 방향(예를 들어, 제1방향(DR1) 및 제2방향(DR2))에 평행한 면을 관찰하는 뷰를 의미하고(평면상이라고도 표현함), 단면 뷰(in a cross-sectional view)는 제1방향(DR1) 및 제2방향(DR2)에 평행한 면에 수직인 방향(예를 들어, 제3방향(DR3))으로 자른 면을 관찰하는 뷰를 의미한다. 또한, 두 구성 요소가 중첩한다고 할 때는 다른 언급이 없는 한 두 구성 요소가 제3방향(DR3)으로(예를 들어, 기판의 윗면에 수직인 방향으로) 중첩하는 것을 의미한다.
그러면 이하에서 도면을 참고로 하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 상세하게 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 것이다. 도 2는 도 1을 II-II"선을 따라 잘라 도시한 단면이고. 도 3은 도 1을 III-III'선을 따라 잘라 도시한 단면도이다.
먼저 도 1을 참고로 하면 본 실시예에 따른 표시 장치는 제1 기판(110)에 위치하는 복수개의 화소(미도시) 및 복수개의 컬러 필터(230R, 230G, 230B)를 포함한다. 컬러 필터(230)는 제1 컬러 필터(230R), 제2 컬러 필터(230G) 및 제3 컬러 필터(230B)를 포함한다. 복수개의 컬러 필터(230R, 230G, 230B) 사이에는 차광 부재(220)가 위치한다.
제1 컬러 필터(230R)는 제2 방향(DR2)으로 서로 이격되어 복수개 위치한다. 마찬가지로, 제2 컬러 필터(230G), 제3 컬러 필터(230B) 또한 제2 방향(DR2)으로 서로 이격되어 복수개 위치한다. 또한, 제1 컬러 필터(230R), 제2 컬러 필터(230G) 및 제3 컬러 필터(230B)는 제1 방향(DR1)으로 번갈아서 위치한다. 도 1에서 도시된 바와 같이 복수개의 제1 컬러 필터(230R)사이의 제2 방향(DR2)으로의 제1 갭(P1)과, 복수개의 제2 컬러 필터(230G) 사이의 제2 방향(DR2)으로의 제2 갭(P2)은 제1 방향(DR1)으로 서로 이웃하지 않는다. 마찬가지로, 제2 컬러 필터(230G)사이의 제2 방향(DR2)으로의 제2 갭(P2)과, 복수개의 제3 컬러 필터(230B) 사이의 제3 갭(P3)은 제1 방향(DR1)으로 서로 이웃하지 않는다. 다만, 제1 컬러 필터(230R)사이의 제1 갭(P1)과 제3 컬러 필터(230B) 사이의 제3 갭(P3)은 제1 방향(DR1)으로 나란하게 위치할 수 있다.
즉, 도 1을 참고로 하면 제1 컬러 필터(230R)와 제3 컬러 필터(230B)는 서로 나란하게 위치하지만, 제2 컬러 필터(230G)는 이웃한 컬러 필터(230R, 230B)와 엇갈려서 위치한다. 따라서 이웃하는 화소 사이의 혼색을 감소시킬 수 있다. 구체적인 효과는 후술한다.
도 1에서 제1 컬러 필터(230R)의 제2 방향(DR2)으로의 제1 길이(D1) 중 일부는 제2 컬러 필터(230G)의 제2 갭(P2)과 제1 방향(DR1)으로 중첩하고, 따라서 중첩 영역만큼 이웃하는 화소와의 혼색을 방지할 수 있다.
컬러 필터들이 모두 나란하게 배열된 경우, 제1 길이(D1) 전체가 이웃하는 화소와 나란하다. 그러나 도 1에서와 같이 지그재그 배열하는 경우 제1 길이(D1) 중 제2 갭(P2)을 제외한 영역만 이웃하는 화소와 나란하기 때문에 혼색 발생 영역이 감소하게 된다. 하나의 화소의 길이를 제1 길이(D1)와 제1 갭(P1)의 합이라고 정의할 때, 본 실시예에 따른 표시 장치의 혼색 감소율은 1-((D1-P1)/D1)으로 정의될 수 있다.
일례로, 제1 컬러 필터(230R)의 제1 길이(D1)와 제1 갭(P1)의 비율이 3:1인 표시 장치에서, 도 1과 같이 제2 컬러 필터(230G)를 지그재그로 배열할 경우 혼색이 발생하는 영역은 나란한 배열 대비 33% 감소한다.
일례로, 제1 컬러 필터(230R)의 제1 길이(D1) 중 제2 컬러 필터(230G)의 제1 갭(P2)과 중첩하는 영역은 10% 내지 50%일 수 있다.
이후 보다 상세하게 설명하겠지만 각각의 제1 컬러 필터(230R), 제2 컬러 필터(230G) 및 제3 컬러 필터(230B)와 대응하는 화소의 트랜지스터 등은 컬러 필터와 같이 지그재그로 배열되지 않고 균일하게 배열되어 있다. 즉, 도 1에서 제2 컬러 필터(230G)가 이웃하는 컬러 필터와 엇갈리게 배치되어 있으나, 제2 컬러 필터(230G) 하부의 게이트선, 데이터선 등을 포함하는 트랜지스터의 배열은 이웃하는 화소(예를 들어, 제1 컬러 필터(230R)와 대응하는 화소)와 동일할 수 있다.
다만, 각각의 컬러 필터(230R, 230G, 230B)와 발광 소자(미도시)는 중첩할 수 있다. 본 명세서에서 발광 소자는 제1 전극, 발광 소자층 및 제2 전극을 포함하는 것으로, 제2 컬러 필터(230G)와 발광 소자는 중첩하여 위치할 수 있으며, 따라서 제2 컬러 필터(230G)와 동일한 열에 위치하는 각 전극 또한 이웃하는 열의 화소와 엇갈리게 위치할 수 있다. 구체적인 발광 소자의 배열은 후술한다.
도 1을 참고로 하면, 제1 컬러 필터(230R)의 평면상 면적이 제2 컬러 필터(230G)보다 크고, 제2 컬러 필터(230G)의 평면상 면적이 제3 컬러 필터(230B)보다 클 수 있다. 이때, 제1 컬러 필터(230R)는 적색 컬러 필터이고, 제2 컬러 필터(230G)는 녹색 컬러 필터이고, 제3 컬러 필터(230B)는 청색 컬러 필터일 수 있다.
그러나 이는 일 예시일 뿐으로 이에 제한되는 것은 아니다. 즉, 제2 컬러 필터(230G)의 크기가 가장 크고, 이어서 제1 컬러 필터(230R) 및 제3 컬러 필터(230B)의 순서를 가질 수 있다.
도 1에는 제1 기판(110), 제1 컬러 필터(230R), 제2 컬러 필터(230G) 및 제3 컬러 필터(230B)만을 간략하게 도시하였지만, 본 실시예에 따른 표시 장치는 각각의 컬러 필터와 중첩하는 색변환층을 포함할 수 있다. 또한 각각의 컬러 필터(230R, 230G, 230B)는 하나의 화소에 대응하며, 각각의 화소는 3개의 트랜지스터와 1개의 커패시터를 포함할 수 있다. 구체적인 구조에 대하여는 이후 별도로 후술한다.
도 2는 도 1의 II'-II선을 따라 잘라 도시한 단면도이다. 도 2를 참고로 하면 본 실시예에 따른 표시 장치는 표시 기판(100) 및 색변환 기판(300)을 포함한다.
표시 기판(100)은 제1 기판(110), 제1 기판(110)에 위치하는 복수개의 트랜지스터(TFT) 및 절연막(180)을 포함한다. 절연멱(180)에는 제1 전극(191) 및 격벽(350)이 위치하며, 제1 전극(191)은 격벽(350)의 개구부에 위치하며 트랜지스터(TFT)와 연결되어 있다. 격벽(350)상에 제2 전극(270)이 위치하고 제1 전극(191)과 제2 전극(270) 사이에 발광 소자층(370)이 위치한다. 제1 전극(191), 제2 전극(270) 및 발광 소자층(370)을 합쳐서 발광 소자(ED)로 지칭한다.
제2 기판(210)에는 차광 부재(220)가 위치한다. 차광 부재(220)는 제1 기판(110)의 격벽(350)과 중첩하여 위치할 수 있다.
차광 부재(230) 사이에 복수개의 컬러 필터(230R, 230G, 230B)가 위치한다. 각각의 컬러 필터(230R, 230G, 230B)는 차광 부재(220)사이에 위치한다.
컬러 필터(230)와 차광 부재(220)에 컬러 필터 절연막(250)이 위치한다. 컬러 필터 절연막(250)에 색변환층(330R, 330G) 및 투과층(330B)이 위치한다. 즉, 컬러 필터 절연막(250)은 색변환층 및 투과층(330R, 330G, 330B)과 컬러 필터(230R, 230G, 230B)사이에 위치한다. 색변환층(330R, 330G) 및 투과층(330B)은 각각의 컬러 필터(230R, 230G, 230B)와 중첩하여 위치할 수 있다.
색변환층(330R, 330G)은 양자점을 포함하며 입사된 광을 다른 색으로 변환시킨다. 색변환층(330R, 330G)은 각각 녹색 색변환층(330G), 적색 색변환층(330R)을 포함하며, 발광 소자층(370)에서 발광된 청색광을 각각 녹색, 적색으로 색변환한다. 투과층(330B)은 청색광을 그대로 투과시킬 수 있다.
색변환층(330R, 330G) 및 투과층(330B) 상에 평탄화막(350)이 위취할 수 있다.
즉 본 실시예에 따른 표시 장치는 표시 기판(100) 및 색변환 기판(300)을 포함하고, 표시 기판(100)에서 발광된 광은 색변환 기판(300)의 색변환층(330R, 330G) 또는 투과층(330B)을 통과 후, 컬러 필터(230R, 230G, 230B)를 통과하여 외부로 방출된다.
이때 발광 소자층(370)에서 발광되는 광은 여러 방향으로 방출되기 때문에, 발광 소자층(370)과 중첩한 색변환층(330R, 330G) 또는 투과층(330B) 대신에 이웃한 화소의 색변환층(330R, 330G) 또는 투과층(330B)으로 입사될 수 있다. 이는 혼색을 유발한다. 이러한 혼색은 도 2에 화살표로 도시되었다.
특히 도 2에 도시된 바와 같이, 차광 부재의 길이(B1) 또는 이웃하는 격벽의 길이(W1)가 짧을수록, 혼색은 더욱 많이 발생한다. 그러나 고품질 고해상도의 표시 장치를 제조하기 위해서는 이웃하는 컬러 필터 사이의 차광 부재의 영역을 넓힐 수 없다. 차광 부재(220)의 폭(B1)이 증가하는 경우 개구율이 감소하기 때문이다.
그러나 본 실시예에 따른 표시 장치는 차광 부재(220)의 폭(B1) 증가 없이도, 제2 컬러 필터(230G)를 이웃하는 다른 컬러 필터(230R, 230B)와 엇갈리게 배열하여 혼색을 감소시켰다.
도 3은 도 1의 III-III'선을 따라 자른 단면을 도시한 것이다. 도 1 및 도 3을 참고로 하면, 제2 컬러 필터의 갭(P2)을 지나는 단면은 차광 부재의 길이(B1) 및 격벽의 길이(W1)가 도 2에 비하여 길다. 따라서 하나의 발광 소자(ED)에서 방출한 빛이 이웃하는 화소의 색변환층 또는 투과층으로 입사되지 않는바 혼색을 예방할 수 있다.
도 2 및 도 3에 도시된 바와 같이, 본 실시예에 따른 표시 장치에서 발광 소자층(370), 색변환층(330R, 330G) 또는 투과층(330B), 컬러 필터(230R, 230G, 230B)는 제1 기판(110)에 수직한 제3 방향(DR3)으로 중첩한다. 따라서 도 1에서는 컬러 필터(230R, 230G, 230B)를 대상으로 하여 제2 컬러 필터(230G)가 엇갈려 위치하는 구성이 도시되었으나, 제2 컬러 필터(230G)와 중첩한 색변환층(330G) 및 발광 소자층(370) 또한 이웃하는 색변환층 또는 발광 소자층과 엇갈려 위치한다.
본 실시예에서, 제1 컬러 필터(230R)는 적색을 나타낼 수 있다. 또한 제2 컬러 필터(230G)는 녹색을 나타낼 수 있고, 제3 컬러 필터(230B)는 청색을 나타낼 수 있다.
도 1 내지 3에서는 제2 컬러 필터(230G)가 이웃하는 컬러 필터와 엇갈려 지그재그로 배열되는 구성을 도시하였으나 이에 제한되는 것은 아니며, 제1 컬러 필터(230R), 제2 컬러 필터(230G) 및 제3 컬러 필터(230B) 중 하나 이상이 지그재그로 배열될 수 있다.
그러면 이하에서 도 4 내지 도 6을 참고로 하여 본 발명의 다른 일 실시예에 따른 표시 장치에 대하여 설명한다. 도 4는 본 발명의 일 실시예에 따른 표시 장치를 도시한 것이다. 도 5는 도 4를 V-V"선을 따라 잘라 도시한 단면이고. 도 6은 도 4을 VI-VI'선을 따라 잘라 도시한 단면도이다.
도 4를 참고로 하면, 도 4 내지 6의 실시예에 따른 표시 장치는 제1 컬러 필터(230R), 제2 컬러 필터(230G) 및 제3 컬러 필터(230B)가 제1 방향(DR1)으로 나란하지 않게 배열되어 있다는 점을 제외하고는 도 1 내지 3의 실시예에 따른 표시 장치와 동일하다. 동일한 구성요소에 대한 구체적인 설명은 생략한다.
도 1 내지 도 3의 실시예서는 제2 컬러 필터(230G)만 이웃하는 컬러 필터와 나란하지 않게 엇갈려서 배열되어 있었으나, 본 실시예에 따른 표시 장치에서는 제1 컬러 필터(230R), 제2 컬러 필터(230G) 및 제3 컬러 필터(230B)가 서로 엇갈려서 배열되어 있다.
따라서 제1 컬러 필터(230R)의 제1 갭(P1), 제2 컬러 필터(230G)의 제2 갭(P2), 제3 컬러 필터(230B)의 제3 갭(P3)이 서로 중첩하지 않는다. 다른 실시예에 따르면 각 제1 갭(P1), 제2 갭(P2) 및 제3 갭(P3)은 서로 일부 중첩할 수 있으나, 전체가 완전히 중첩하지는 않을 수 있다.
도 4의 실시예에 따른 표시 장치는 제1 컬러 필터(230R), 제2 컬러 필터(230G) 및 제3 컬러 필터(230B)가 제1 방향(DR1)으로 중첩하는 영역이 적다. 예를 들어, 제1 컬러 필터(230R)의 제2 방향(DR2)으로의 전체 길이(D1)에서, 제2 컬러 필터(230G)와 중첩하는 영역은 전체 길이(D1)에서 제2 갭(P2)을 뺀 만큼이다. 또한, 제1 컬러 필터(230R)의 전체 길이(D1)에서 제3 컬러 필터(230B)와 중첩하는 영역은 전체 길이(D1)에서 제3 갭(P3)을 뺀 만큼이다.
따라서 이웃하는 컬러 필터와 중첩하는 영역이 감소하고, 혼색을 감소시킬 수 있다.
일례로, 제1 컬러 필터(230R)의 제1 길이(D1) 중 제2 컬러 필터(230G)의 제1 갭(P2)과 중첩하는 영역은 10% 내지 50%일 수 있다. 이는 다른 컬러 필터에 대하여도 유사할 수 있다.
도 5는 도 4의 V-V'선을 따라 잘라 도시한 단면도이다. 도 4와 도 5를 참고로 하면 제2 갭(P2)을 지나는 단면에서 제1 컬러 필터(230R) 및 제3 컬러 필터(230B) 사이의 이격 거리(B1)가 넓어진다. 따라서 혼색을 예방할 수 있다.
도 6은 도 4의 VI-VI'선을 따라 잘라 도시한 단면도이다. 도 5와 도 6을 참고로 하면 제3 갭(P3)과 중첩하는 영역에서 제2 컬러 필터(230R) 및 제1 컬러 필터(230G) 사이의 이격 거리(B1)가 넓어진다. 따라서 혼색을 예방할 수 있다.
이상과 같이 본 발명의 일 실시예에 따른 표시 장치는 컬러 필터(230R, 230G, 230B)의 일부 또는 전부를 이웃하는 컬러 필터와 나란하지 않게 배열하여 이웃하는 화소 사이의 혼색을 예방하였다.
앞서 설명한 바와 같이 컬러 필터(230R, 230G, 230B)는 제3 방향(DR3)으로 색변환층(330R, 330G) 또는 투과층(330B), 발광 소자층(370)과 중첩한다. 따라서 하나의 컬러 필터가 이웃하는 컬러 필터와 나란하지 않게 배열된 경우, 컬러 필터와 중첩하는 색변한층 또는 투과층, 발광 소자층 또한 이웃하는 화소와 나란하지 않게 배열되어 있을 수 있다.
그러나 각각의 컬러 ??터(230R, 230G, 230B)와 대응하는 화소들은 동일한 배열을 가질 수 있다. 즉, 제2 컬러 필터(230G)가 이웃하는 컬러 필터와 나란하지 않게 배열되어 있다 하더라도, 제2 컬러 필터(230G)와 대응하는 트랜지스터는 이웃하는 다른 화소의 트랜지스터와 나란하게 배열되어 있을 수 있다.
또한 하나의 화소는 3개의 트랜지스터 및 하나의 커패시터를 포함할 수 있다. 그러나 이는 일 예시일 뿐으로, 이에 제한되는 것은 아니다.
그러면 이하에서 구체적인 도면을 참고로 하여 본 발명의 일 실시예에 따른 표시 장치의 표시 기판(100)의 구체적인 화소 구조에 대하여 설명한다.
도 7은 일 실시예에 따른 표시 장치의 한 화소에 대한 회로도이다.
도 7을 참조하면, 일 실시예에 따른 표시 장치는 복수의 화소를 포함하고, 한 화소는 복수의 트랜지스터들(T1, T2, T3), 커패시터(Cst), 그리고 적어도 하나의 발광 다이오드(light emitting diode)(ED)를 포함할 수 있다. 본 실시예에서는 하나의 화소가 하나의 발광 다이오드(ED)를 포함하는 예를 주로 하여 설명한다.
복수의 트랜지스터들(T1, T2, T3)은 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)를 포함한다. 아래에서 설명할 소스 전극과 드레인 전극은 각 트랜지스터(T1, T2, T3)의 채널의 양쪽에 위치하는 두 전극을 구분하기 위한 것으로 두 용어가 서로 바뀔 수도 있다.
제1 트랜지스터(T1)의 게이트 전극(G1)은 커패시터(Cst)의 일단과 연결되어 있고, 제1 트랜지스터(T1)의 소스 전극(S1)은 구동 전압(ELVDD)을 전달하는 구동 전압선과 연결되어 있고, 제1 트랜지스터(T1)의 드레인 전극(D1)은 발광 다이오드(ED)의 애노드 및 커패시터(Cst)의 타단과 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 전압(DAT)을 전달받아 커패시터(Cst)에 저장된 전압에 따라 발광 다이오드(ED)에 구동 전류를 공급할 수 있다.
제2 트랜지스터(T2)의 게이트 전극(G2)은 제1 스캔 신호(SC)를 전달하는 제1 스캔선과 연결되어 있고, 제2 트랜지스터(T2)의 소스 전극(S2)은 데이터 전압(DAT) 또는 기준 전압을 전달할 수 있는 데이터선과 연결되어 있고, 제2 트랜지스터(T2)의 드레인 전극(D2)은 커패시터(Cst)의 일단 및 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있다. 제2 트랜지스터(T2)는 제1 스캔 신호(SC)에 따라 턴온되어 기준 전압 또는 데이터 전압(DAT)을 제1 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 일단으로 전달할 수 있다.
제3 트랜지스터(T3)의 게이트 전극(G3)은 제2 스캔 신호(SS)를 전달하는 제2 스캔선과 연결되어 있고, 제3 트랜지스터(T3)의 소스 전극(S3)은 커패시터(Cst)의 타단, 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드와 연결되어 있고, 제3 트랜지스터(T3)의 드레인 전극(D3)은 초기화 전압(INIT)을 전달하는 초기화 전압선과 연결되어 있다. 제3 트랜지스터(T3)는 제2 스캔 신호(SS)에 따라 턴온되어 초기화 전압(INIT)을 발광 다이오드(ED)의 애노드 및 커패시터(Cst)의 타단에 전달하여 발광 다이오드(ED)의 애노드의 전압을 초기화시킬 수 있다.
커패시터(Cst)의 일단은 제1 트랜지스터(T1)의 게이트 전극(G1)과 연결되어 있고, 타단은 제3 트랜지스터(T3)의 소스 전극(S3) 및 발광 다이오드(ED)의 애노드와 연결되어 있다. 발광 다이오드(ED)의 캐소드는 공통 전압(ELVSS)을 전달하는 공통 전압선과 연결되어 있다.
발광 다이오드(ED)는 제1 트랜지스터(T1)에 의해 형성된 구동 전류에 따라 빛을 발광할 수 있다.
도 7에 도시한 회로의 동작의 한 예, 특히 한 프레임 동안의 동작의 한 예에 대하여 설명한다. 여기서는 트랜지스터들(T1, T2, T3)이 N형 채널 트랜지스터인 경우를 예로 들어 설명하나, 이에 한정되는 것은 아니다.
한 프레임이 시작되면, 초기화 구간에서 하이 레벨의 제1 스캔 신호(SC) 및 하이 레벨의 제2 스캔 신호(SS)가 공급되어 제2 트랜지스터(T2) 및 제3 트랜지스터(T3)가 턴온된다. 턴온된 제2 트랜지스터(T2)를 통해 데이터선으로부터의 기준 전압이 제1 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 일단에 공급되고, 턴온된 제3 트랜지스터(T3)를 통해 초기화 전압(INIT)이 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드에 공급된다. 이에 따라, 초기화 구간 동안 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드는 초기화 전압(INIT)으로 초기화된다. 이때, 커패시터(Cst)에는 기준 전압과 초기화 전압(INIT)의 차전압이 저장된다.
다음, 센싱 구간에서 하이 레벨의 제1 스캔 신호(SC)가 유지된 상태에서 제2 스캔 신호(SS)가 로우 레벨이 되면, 제2 트랜지스터(T2)는 턴온 상태를 유지하고 제3 트랜지스터(T3)는 턴오프된다. 턴온된 제2 트랜지스터(T2)를 통해 제1 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 일단은 기준 전압을 유지하고, 턴오프된 제3 트랜지스터(T3)를 통해 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드는 초기화 전압(INIT)으로부터 끊어진다. 이에 따라, 제1 트랜지스터(T1)는 소스 전극(S1)으로부터 드레인 전극(D1)으로 전류가 흐르다가 드레인 전극(D1)의 전압이 "기준 전압-Vth"이 되면 턴오프된다. Vth는 제1 트랜지스터(T1)의 문턱 전압을 나타낸다. 이때, 제1 트랜지스터(T1)의 게이트 전극(G1)과 드레인 전극(D1)의 전압 차는 커패시터(Cst)에 저장되며, 제1 트랜지스터(T1)의 문턱 전압(Vth)의 센싱이 완료된다. 센싱 구간 동안 센싱한 특성 정보를 반영하여 보상된 데이터 신호를 생성함으로써, 화소마다 다를 수 있는 제1 트랜지스터(T1)의 특성 편차를 외부적으로 보상할 수 있다.
다음, 데이터 입력 구간에서 하이 레벨의 제1 스캔 신호(SC)가 공급되고 로우 레벨의 제2 스캔 신호(SS)가 공급되면, 제2 트랜지스터(T2)는 턴온되고 제3 트랜지스터(T3)는 턴오프된다. 턴온된 제2 트랜지스터(T2)를 통해 데이터선으로부터의 데이터 전압(DAT)이 제1 트랜지스터(T1)의 게이트 전극(G1) 및 커패시터(Cst)의 일단에 공급된다. 이 때, 제1 트랜지스터(T1)의 드레인 전극(D1) 및 발광 다이오드(ED)의 애노드는 턴오프 상태인 제1 트랜지스터(T1)에 의해 센싱 구간에서의 전위를 거의 그대로 유지할 수 있다.
다음, 발광 구간에서 게이트 전극(G1)에 전달된 데이터 전압(DAT)에 의해 턴온된 제1 트랜지스터(T1)는 데이터 전압(DAT)에 따른 구동 전류를 발생시키고, 그 구동 전류에 의해 발광 다이오드(ED)가 발광할 수 있다.
도 8은 한 실시예에 따른 표시 기판(100)의 복수의 화소(PX1, PX2, PX3)에 대한 평면 배치도이고, 도 9은 도 8에 도시한 표시 장치를 IX-IX'선을 따라 잘라 도시한 단면도이고, 도 10은 도 8에 도시한 표시 장치를 X-X'선을 따라 잘라 도시한 단면도이다.
도 8 내지 도 10을 참고로 하면 본 실시예에 따른 표시 기판(100)은 제1 기판(110)을 포함할 수 있다. 제1 기판(110)은 유리, 플라스틱 등의 절연 물질을 포함할 수 있고, 유연성(flexibility)을 가질 수 있다.
제1 기판(110) 위에는 절연층인 배리어층이 위치할 수 있고, 그 위에 제1 도전층으로서 복수의 하부 패턴들(111a, 111b, 111c)을 포함하는 하부층이 위치한다. 하부층은 도전성이며, 다양한 도전성 금속 또는 이에 준하는 도전 특성을 가지는 반도체 물질을 포함할 수 있다.
하부층 위에는 절연층인 버퍼층(120)이 위치한다. 즉, 하부층은 제1 기판(110)과 버퍼층(120) 사이에 위치할 수 있다.
버퍼층(120) 위에는 복수의 액티브 패턴들(130a, 130b, 130c)을 포함하는 액티브층이 위치한다. 즉, 하부층은 제1 기판(110)과 액티브층 사이에 위치할 수 있다. 각 화소(PX1, PX2, PX3)에 위치하는 액티브 패턴들(130a, 130b, 130c)은 앞에서 설명한 복수의 트랜지스터들(T1, T2, T3) 각각의 채널을 형성하는 채널 영역(134a, 134b, 134c) 및 이에 연결된 도전 영역을 포함할 수 있다. 액티브 패턴들(130a, 130b, 130c)의 도전 영역은 각 트랜지스터(T1, T2, T3)의 소스 영역(133a, 133b, 133c) 및 드레인 영역(135a, 135b, 135c)을 포함한다. 각 화소(PX1, PX2, PX3)에서 액티브 패턴(130a)과 액티브 패턴(130c)은 서로 연결되어 있을 수 있다.
액티브층은 비정질 규소, 다결정 규소, 또는 산화물 반도체 등의 반도체 물질을 포함할 수 있다.
액티브층 위에는 제1 절연층인 절연 패턴(144)이 위치한다. 특히, 절연 패턴(144)은 액티브 패턴들(130a, 130b, 130c)의 채널 영역(134a, 134b, 134c)과 중첩하며 채널 영역(134a, 134b, 134c) 위에 위치할 수 있다. 절연 패턴(144)은 실질적으로 액티브 패턴들(130a, 130b, 130c)의 도전 영역과는 중첩하지 않을 수 있다.
절연 패턴(144) 위에는 제2 도전층이 위치할 수 있다. 제2 도전층은, 앞에서 설명한 제1 스캔 신호(SC)를 전달할 수 있는 제1 스캔선(151), 제2 스캔 신호(SS)를 전달할 수 있는 제2 스캔선(152), 초기화 전압(INIT)을 전달할 수 있는 가로 초기화 전압선(153), 구동 전압(ELVDD)을 전달할 수 있는 가로 구동 전압선(172b), 구동 게이트 전극(155), 제2 게이트 전극(154b), 그리고 제3 게이트 전극(154c) 등을 포함할 수 있다. 앞에서 설명한 회로도에서의 게이트 전극(G1), 게이트 전극(G2) 및 게이트 전극(G3)은 여기서 각각 제1 게이트 전극(154a), 제2 게이트 전극(154b) 및 제3 게이트 전극(154c)에 대응된다.
제1 및 제2 스캔선(151, 152), 가로 초기화 전압선(153), 가로 구동 전압선(172b)은 각각 제1방향(DR1)으로 연장되어 있을 수 있다. 구동 게이트 전극(155)은 제1 스캔선(151)과 제2 스캔선(152) 사이에 위치할 수 있다. 제2 게이트 전극(154b)은 제1 스캔선(151)에 연결되어 있으며 제1 스캔선(151)의 아래로 돌출된 형태를 가질 수 있다. 제3 게이트 전극(154c)은 제2 스캔선(152)에 연결되어 있으며 제2 스캔선(152)의 위로 돌출된 형태를 가질 수 있다.
각 화소(PX1, PX2, PX3)에 위치하는 구동 게이트 전극(155)은 위로 돌출되어 대략 제2방향(DR2)으로 연장된 연장부(155a) 및 아래로 돌출되어 대체로 제2방향(DR2)으로 연장된 제1 게이트 전극(154a)을 포함할 수 있다. 화소(PX3)에 위치하는 제1 게이트 전극(154a)은 구동 게이트 전극(155)과 연결된 부분에서 적어도 두 번 꺾여 있을 수 있다.
제1 게이트 전극(154a)은 액티브 패턴(130a)과 교차하며 액티브 패턴(130a)의 채널 영역(134a)과 중첩한다. 제2 게이트 전극(154b)은 액티브 패턴(130b)과 교차하며 액티브 패턴(130b)의 채널 영역(134b)과 중첩한다. 제3 게이트 전극(154c)은 액티브 패턴(130c)과 교차하며 액티브 패턴(130c)의 채널 영역(134c)과 중첩한다.
제2 도전층 위에는 제2 절연층(160)이 위치할 수 있다. 버퍼층(120) 및/또는 제2 절연층(160)은 복수의 접촉 구멍들(24, 26, 60, 61, 62, 63, 64, 65, 66, 67, 68, 69)을 포함할 수 있다.
제2 절연층(160) 위에는 제3 도전층이 위치할 수 있다. 제3 도전층은, 복수의 데이터선들(171a, 171b, 171c), 구동 전압선(172a), 공통 전압선(170), 초기화 전압선(173), 커패시터 전극(175), 복수의 연결 부재들(174, 176, 177, 178), 그리고 복수의 구동 전압 패턴(172c, 172d)을 포함할 수 있다.
데이터선(171a, 171b, 171c), 구동 전압선(172a), 공통 전압선(170), 초기화 전압선(173), 그리고 구동 전압 패턴(172c, 172d) 각각은 대략 제2방향(DR2)으로 길게 연장되어 제1 스캔선(151) 및/또는 제2 스캔선(152)과 교차할 수 있다.
도 8에 도시한 반복되는 한 그룹의 복수의 화소들(PX1, PX2, PX3)은 제1방향(DR1)으로 배열되어 서로 인접하고 있을 수 있다. 한 그룹의 복수의 화소(PX1, PX2, PX3)의 좌측 및 우측 양쪽에 공통 전압선(170)이 위치할 수 있다. 즉, 반복되는 한 그룹의 복수의 화소(PX1, PX2, PX3) 마다 하나씩의 공통 전압선(170)이 위치할 수 있다. 반복되는 한 그룹의 복수의 화소(PX1, PX2, PX3)가 세 화소(PX1, PX2, PX3)를 포함하는 경우 이웃한 두 공통 전압선(170) 사이에는 세 개의 데이터선들(171a, 171b, 171c), 적어도 하나의 구동 전압선(172a), 그리고 적어도 하나의 초기화 전압선(173)이 위치할 수 있다.
각 데이터선(171a, 171b, 171c)은 제2 절연층(160)의 적어도 하나의 접촉 구멍(64)(도 8에는 한 화소(PX1, PX2, PX3)에 두 개의 접촉 구멍(64)이 도시됨)을 통해 액티브 패턴(130b)의 소스 영역(133b)과 전기적으로 연결되어 있다.
도 8에서는 한 데이터선(171a)에 대해서만 도시하였으나 각 데이터선(171a, 171b, 171c)은 끝 부분(179)을 포함할 수 있다. 끝 부분(179)은 표시 장치의 가장자리에 위치하는 패드 영역에 위치할 수 있다.
구동 전압선(172a)은 한 화소, 예를 들어 화소(PX1)에 위치하고, 나머지 화소(PX2, PX3) 각각에는 구동 전압 패턴(172c, 172d)이 위치할 수 있다. 각 구동 전압선(172a)은 제2방향(DR2)으로 길게 연장되어 복수의 화소에 인접하여 연장될 수 있다. 데이터선(171a)과 마찬가지로 구동 전압선(172a)은 패드 영역에 위치하는 끝 부분(172e)을 포함할 수 있다.
구동 전압선(172a) 및 구동 전압 패턴(172c, 172d)은 제2 절연층(160)의 적어도 하나의 접촉 구멍(61)(도 8에는 화소(PX1, PX2)에 두 개의 접촉 구멍(61)이 도시되고 화소(PX3)에는 하나의 접촉 구멍(61)이 도시됨)을 통해 액티브 패턴(130a)의 소스 영역(133a)과 전기적으로 연결되어 있다. 또한, 구동 전압선(172a) 및 구동 전압 패턴(172c, 172d)은 제2 절연층(160)의 적어도 하나의 접촉 구멍(60)(도 8에는 한 화소(PX1, PX2, PX3)에 두 개의 접촉 구멍(60)이 도시됨)을 통해 가로 구동 전압선(172b)과 전기적으로 연결되어 있다. 따라서 가로 구동 전압선(172b) 및 구동 전압 패턴(172c, 172d)은 구동 전압선(172a)과 함께 구동 전압(ELVDD)을 전달할 수 있고, 표시 장치 전체에서 구동 전압(ELVDD)이 제1방향(DR1) 및 제2방향(DR2) 모든 방향에 메시(mesh) 형태로 전달될 수 있다.
초기화 전압선(173)은 제2 절연층(160)의 접촉 구멍(69)을 통해 가로 초기화 전압선(153)과 전기적으로 연결되어 있다. 따라서 가로 초기화 전압선(153)은 초기화 전압선(173)과 함께 초기화 전압(INIT)을 전달할 수 있고, 초기화 전압선(173)이 세 화소(PX1, PX2, PX3)마다 하나씩 형성되어 있어도 가로 초기화 전압선(153)을 통해 세 화소(PX1, PX2, PX3) 모두에 초기화 전압(INIT)을 전달할 수 있다.
커패시터 전극(175)은 각 화소(PX1, PX2, PX3)에 하나씩 위치할 수 있다. 커패시터 전극(175)은 제2 절연층(160)을 사이에 두고 대응하는 구동 게이트 전극(155)의 대부분과 중첩하여 커패시터(Cst)를 형성할 수 있다.
커패시터 전극(175)은 아래쪽으로 돌출한 연결부(175a)를 포함할 수 있다. 연결부(175a)는 제2 절연층(160)의 적어도 하나의 접촉 구멍(62)(도 8에는 한 화소(PX1, PX2, PX3)에 세 개의 접촉 구멍(62)이 도시됨)을 통해 액티브 패턴(130a)의 드레인 영역(135a) 및 이에 연결된 액티브 패턴(130c)의 소스 영역(133c)과 전기적으로 연결되어 있다. 또한, 커패시터 전극(175)은 제2 절연층(160) 및 버퍼층(120)의 접촉 구멍(68)을 통해 하부 패턴(111a)과 전기적으로 연결되어 있다.
연결 부재(174)는 버퍼층(120) 및 제2 절연층(160) 또는 제2 절연층(160)의 두 접촉 구멍(24)을 통해 제2 스캔선(152) 및 하부 패턴(111c)과 전기적으로 연결되어 결국, 제2 스캔선(152)과 하부 패턴(111c)을 서로 전기적으로 연결시킬 수 있다.
연결 부재(176)는 버퍼층(120) 및 제2 절연층(160) 또는 제2 절연층(160)의 두 접촉 구멍(26)을 통해 제1 스캔선(151) 및 하부 패턴(111b)과 전기적으로 연결되어 결국, 제1 스캔선(151)과 하부 패턴(111b)을 서로 전기적으로 연결시킬 수 있다.
연결 부재(177)는 각 화소(PX1, PX2, PX3)에서 제2 절연층(160)의 적어도 하나의 접촉 구멍(63)(도 8에는 한 화소(PX1, PX2, PX3)에 두 개의 접촉 구멍(63)이 도시됨)을 통해 액티브 패턴(130c)의 드레인 영역(135c)과 전기적으로 연결되고, 제2 절연층(160)의 접촉 구멍(67)을 통해 가로 초기화 전압선(153)과 전기적으로 연결되어, 결국, 액티브 패턴(130c)의 드레인 영역(135c)은 가로 초기화 전압선(153)과 전기적으로 연결될 수 있다.
가로 초기화 전압선(153)은 인접한 세 화소(PX1, PX2, PX3)에 걸쳐 제1방향(DR1)으로 연장되어 있으나 인접한 두 공통 전압선(170) 사이에 위치하며 두 공통 전압선(170)과 교차하지 않을 수 있다. 가로 초기화 전압선(153)은 이웃한 세 데이터선들(171a, 171b, 171c)과 교차하며 초기화 전압선(173)까지만 연장되어 있을 수 있다.
연결 부재(178)는 각 화소(PX1, PX2, PX3)에서 제2 절연층(160)의 적어도 하나의 접촉 구멍(65)(도 8에는 한 화소(PX1, PX2, PX3)에 두 개의 접촉 구멍(65)이 도시됨)을 통해 액티브 패턴(130b)의 드레인 영역(135b)과 전기적으로 연결되고, 제2 절연층(160)의 접촉 구멍(66)을 통해 구동 게이트 전극(155)의 연장부(155a)와 전기적으로 연결되어 결국, 액티브 패턴(130b)의 드레인 영역(135b)과 구동 게이트 전극(155)의 연장부(155a)가 서로 전기적으로 연결될 수 있다.
제1 도전층, 제2 도전층 및 제3 도전층 중 적어도 하나는 구리(Cu), 알루미늄(Al), 마그네슘(Mg), 은(Ag), 금(Au), 백금(Pt), 팔라듐(Pd), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 몰리브덴(Mo), 텅스텐(W), 티타늄(Ti), 크롬(Cr), 탄탈륨(Ta), 이들의 합금 등 금속 중 적어도 하나를 포함할 수 있다. 제1 도전층, 제2 도전층 및 제3 도전층 각각은 단일층 또는 다중층을 포함할 수 있다.
예를 들어, 제3 도전층은 티타늄을 포함하는 하부층과 구리를 포함하는 상부층을 포함하는 다중층 구조를 가질 수 있다.
제1 트랜지스터(T1)는 채널 영역(134a), 소스 영역(133a) 및 드레인 영역(135a), 그리고 제1 게이트 전극(154a)을 포함한다. 제1 트랜지스터(T1)의 소스 영역(133a)은 구동 전압선(172a) 및 구동 전압 패턴(172c, 172d)과 전기적으로 연결되어 있으므로 구동 전압(ELVDD)을 인가받을 수 있다.
제1 트랜지스터(T1)에 대응하는 하부 패턴(111a)은 제1 트랜지스터(T1)의 채널 영역(134a)과 제1 기판(110) 사이에서 채널 영역(134a)과 중첩하여 외부광이 채널 영역(134a)에 도달하지 않도록 하여 누설 전류 및 특성 저하를 줄일 수 있다. 하부 패턴(111a)은 커패시터 전극(175)을 통해 제1 트랜지스터(T1)의 드레인 영역(135a)과 전기적으로 연결되어 있다.
제2 트랜지스터(T2)는 채널 영역(134b), 소스 영역(133b), 드레인 영역(135b), 그리고 제2 게이트 전극(154b)을 포함한다. 제2 트랜지스터(T2)의 소스 영역(133b)은 데이터선(171a, 171b, 171c)과 전기적으로 연결되어 데이터 전압(DAT) 또는 기준 전압을 인가받을 수 있다. 제2 트랜지스터(T2)의 드레인 영역(135b)은 구동 게이트 전극(155)을 통해 제1 게이트 전극(154a)과 전기적으로 연결될 수 있다.
제2 트랜지스터(T2)에 대응하는 하부 패턴(111b)은 제2 트랜지스터(T2)의 채널 영역(134b)과 제1 기판(110) 사이에서 채널 영역(134b)과 중첩하여 외부광이 채널 영역(134b)에 도달하지 않도록 하여 누설 전류 및 특성 저하를 줄일 수 있다. 하부 패턴(111b)은 제1 스캔선(151)과 전기적으로 연결되어 있으므로 제2 게이트 전극(154b)과 같이 제2 트랜지스터(T2)의 듀얼 게이트 전극을 형성할 수 있다.
제3 트랜지스터(T3)는 채널 영역(134c), 소스 영역(133c) 및 드레인 영역(135c), 그리고 제3 게이트 전극(154c)을 포함한다. 제3 트랜지스터(T3)의 드레인 영역(135c)은 가로 초기화 전압선(153)으로부터 초기화 전압(INIT)을 인가받을 수 있다.
제3 트랜지스터(T3)에 대응하는 하부 패턴(111c)은 제3 트랜지스터(T3)의 채널 영역(134c)과 제1 기판(110) 사이에서 채널 영역(134c)과 중첩하여 외부광이 채널 영역(134c)에 도달하지 않도록 하여 누설 전류 및 특성 저하를 줄일 수 있다. 하부 패턴(111c)은 제2 스캔선(152)과 전기적으로 연결되어 있으므로 제3 게이트 전극(154c)과 같이 제3 트랜지스터(T3)의 듀얼 게이트 전극을 형성할 수 있다.
제2 절연층(160)과 제3 도전층 위에는 제3 절연층(181)이 위치할 수 있다. 제3 절연층(181)은 커패시터 전극(175) 위에 위치하는 접촉 구멍(83a), 데이터선(171a, 171b, 171c)의 끝 부분(179) 위에 위치하는 접촉 구멍(89a), 그리고 공통 전압선(170) 위에 위치하는 접촉 구멍(81)을 포함할 수 있다.
제3 절연층(181) 위에는 복수의 접촉 부재(190a, 190b, 190c, 190d, 190e)를 포함하는 제4 도전층이 위치할 수 있다.
각 접촉 부재(190a, 190b, 190c)는 각 화소(PX1, PX2, PX3)에 위치하며 접촉 구멍(83a)을 통해 커패시터 전극(175)과 접촉하며 전기적으로 연결되어 있을 수 있다. 접촉 부재(190d)는 접촉 구멍(81)을 통해 공통 전압선(170)과 접촉하며 전기적으로 연결되어 있을 수 있다. 접촉 부재(190e)는 접촉 구멍(89a)을 통해 데이터선(171a, 171b, 171c)의 끝 부분(179)과 접촉하며 전기적으로 연결되어 있을 수 있다.
접촉 부재(190a, 190b, 190c, 190d, 190e)는 각각이 접촉하는 제3 도전층의 커패시터 전극(175), 공통 전압선(170), 그리고 데이터선(171a, 171b, 171c)의 끝 부분(179)과 다른 도전층과의 접착력을 향상시키며 제3 도전층의 산화를 막을 수 있다. 특히, 제3 도전층의 상부층이 구리를 포함하는 경우 구리의 산화를 막을 수 있다. 이를 위해, 제4 도전층은 제3 도전층의 상부층의 부식을 방지할 수 있는 도전성 재료, 예를 들면 제3 도전층의 상부층이 구리를 포함하는 경우 제3 도전층의 상부층을 캐핑하여 구리의 부식을 방지할 수 있는 도전성 재료를 포함할 수 있다. 예를 들어 제4 도전층은, ITO, IZO 등의 금속 산화물 등의 도전성 물질을 포함할 수 있다.
제3 절연층(181)과 제4 도전층 위에는 제4 절연층(182)이 위치할 수 있다. 제4 절연층(182)은, 각 접촉 부재(190a, 190b, 190c) 위에 위치하며 접촉 구멍(83a)과 중첩하는 접촉 구멍(83b), 그리고 접촉 부재(190e) 위에 위치하며 접촉 구멍(89a)과 중첩하는 접촉 구멍(89b)을 포함할 수 있다. 제4 절연층(182) 위의 제5 절연층(350)은 접촉 구멍(89b)에 대응하는 개구부(356)를 포함할 수 있다.
접촉 부재(190e)는 접촉 구멍(89b)에 의해 밖으로 드러나, 별도의 구동 회로 칩이나 회로막 또는 회로판과 전기적으로 접속될 수 있다.
버퍼층(120), 제1 절연층, 제2 절연층(160), 제3 절연층(181) 및 제4 절연층(182) 중 적어도 하나는 질화규소(SiNx), 산화규소(SiOx), 질산화규소(SiON) 등의 무기 절연 물질 및/또는 유기 절연 물질을 포함할 수 있다. 특히, 제4 절연층(182)은 무기 절연 물질 및/또는 폴리이미드, 아크릴계 폴리머, 실록산계 폴리머 등의 유기 절연 물질을 포함할 수 있고, 실질적으로 평탄한 윗면을 가질 수 있다.
제4 절연층(182) 위에는 제5 도전층으로서 복수의 화소 전극(191a, 191b, 191c)을 포함하는 화소 전극층이 위치할 수 있다. 각 화소 전극은 제1 화소 전극(191a), 제2 화소 전극(191b) 및 제3 화소 전극(191c)을 포함할 수 있다. 각 화소 전극(191a, 191b, 191c)은 도 8에 도시한 바와 같이 각 화소(PX1, PX2, PX3)에 대응하여 위치할 수 있다. 각 화소는 제1 화소(PX1), 제2 화소(PX2) 및 제3 화소(PX3)를 포함한다.
제1 화소 전극(191a), 제2 화소 전극(191b) 및 제3 화소 전극(191c)의 평면상 사이즈와 모양은 서로 다를 수 있다.
예를 들어, 세 화소(PX1, PX2, PX3)에서 제2 화소 전극(191b), 제1 화소 전극(191a), 그리고 제3 화소 전극(191c)의 순서로 평면상 사이즈가 작아질 수 있고 이 경우 제2 화소(PX2)가 녹색을 나타내고 제1 화소(PX1)는 적색을 나타내고 제3 화소(PX3)는 청색을 나타낼 수 있다.
또는 제1 화소 전극(191a)의 평면상 크기가 가장 크고, 제2 화소 전극(191b) 및 제3 화소 전극(191c)의 순서를 가질 수 있다.
또한, 도 8에 도시한 바와 같이 제2 화소(PX2)에 대응하는 제2 화소 전극(191b)은 이웃하는 화소 전극(191a, 191c)과 나란하게 위치하지 않을 수 있다. 즉, 제2 화소 전극(191b)의 제2 방향(DR2)으로의 양 가장자리는 이웃하는 화소 전극(191a, 191c)의 제2 방향(DR2)으로의 양 가장자리와 나란하지 않을 수 있다. 이러한 제2 화소 전극(191b)의 엇갈림 배치는 도 1에 도시한 바와 같다. 즉, 도 1에서는 제2 컬러 필터(230G)가 이웃하는 컬러 필터와 나란하지 않게 배열되어 있으며, 제2 화소 전극(191b)의 배열도 이와 동일하다.
도 8에서는 도 1에서와 같이 제2 화소 전극(191b)만 이웃하는 화소 전극과 엇갈려 배열된 구성을 도시하였으나, 다른 일 실시예에 따른 표시 장치에서는 도 4에서와 같이 제2 화소 전극(191b) 및 제3 화소 전극(191c) 모두 이웃하는 화소 전극과 엇갈려 배치될 수 있다.
각 화소 전극(191a, 191b, 191c)은 접촉 구멍(83b)을 통해 각 접촉 부재(190a, 190b, 190c)와 접촉하고 접촉 부재(190a, 190b, 190c)를 통해 커패시터 전극(175)과 전기적으로 연결될 수 있다. 따라서 각 화소 전극(191a, 191b, 191c)은 제1 트랜지스터(T1)의 드레인 영역(135a)과 전기적으로 연결되어 제1 트랜지스터(T1)로부터 전압을 전달받을 수 있다.
화소 전극층은 반투과성 도전 물질 또는 반사성 도전 물질을 포함할 수 있다.
제4 절연층(182) 위에는 제5 절연층(350)이 위치할 수 있다. 제5 절연층(350)은 화소 전극(191a, 191b, 191c) 위에 위치하는 개구부(355)를 가진다. 제5 절연층(350)은 폴리아크릴계 수지, 폴리이미드계 수지 등의 유기 절연 물질을 포함할 수 있다.
제5 절연층(350)과 화소 전극층 위에는 발광층(370)이 위치한다. 발광층(370)은 제5 절연층(350)의 개구부(355) 안에 위치하는 부분을 포함할 수 있다. 발광층(370)은 유기 발광 물질 또는 무기 발광 물질을 포함할 수 있다. 도시한 바와 달리 제5 절연층(350)의 적어도 일부의 위는 발광층(370)으로 덮이지 않을 수도 있다.
발광층(370) 또한 각 화소 전극층(191a, 191b, 191c)과 중첩하여 위치할 수 있다. 따라서 각 화소(PX1, PX2, PX3)의 발광층(370)은 서로 엇갈려 위치할 수 있다. 예를 들어, 제2 화소(PX2)의 발광층(370)은 이웃하는 화소(PX1, PX3)의 발광층과 나란하지 않게 위치할 수 있다. 즉 각 화소(PX1, PX2, PX3)의 발광층(370)은 도 1에 도시된 컬러 필터(230R, 230G, 230B)와 유사한 배열을 가질 수도 있고, 도 4에 도시된 컬러 필터(230R, 230G, 230B)와 유사한 배열을 가질 수도 있다.
제5 절연층(350)과 발광층(370)은 접촉 부재(190d) 위에 위치하는 접촉 구멍(82)을 포함할 수 있다.
발광층(370) 위에는 공통 전극(270)이 위치한다. 공통 전극(270)은 복수의 화소(PX1, PX2, PX3)들에 걸쳐 연속적으로 형성되어 있을 수 있다. 공통 전극(270)은 접촉 구멍(82)을 통해 접촉 부재(190d)와 접촉하여 공통 전압선(170)과 전기적으로 연결되어 공통 전압(ELVSS)을 전달받을 수 있다.
공통 전극(270)은 도전성 투명 물질을 포함할 수 있다.
각 화소(PX1, PX2, PX3)의 화소 전극(191a, 191b, 191c), 발광층(370) 및 공통 전극(270)은 함께 발광 다이오드(ED)를 이루고, 화소 전극(191a, 191b, 191c) 및 공통 전극(270) 중 하나가 캐소드(cathode)가 되고 나머지 하나가 애노드(anode)가 된다. 앞에서는 화소 전극(191a, 191b, 191c) 애노드가 되는 예를 설명하였다.
도 8을 참조하면, 하부 패턴(111a)은 구동 전압선(172a) 및 구동 전압 패턴(172c, 172d)과 평면상 중첩하는 확장부(111aa)를 더 포함할 수 있다. 이에 따라, 하부 패턴(111a)의 평면상 사이즈는 하부 패턴(111b) 또는 하부 패턴(111c)의 평면상 사이즈보다 클 수 있다. 본 실시예에 따르면 하부 패턴(111a)은 커패시터 전극(175)을 통해 애노드인 화소 전극(191a, 191b, 191c)과 전기적으로 연결되어 있는데, 하부 패턴(111a)의 확장부(111aa)가 버퍼층(120) 및 제2 절연층(160)을 사이에 두고 일정한 전압을 전달하는 구동 전압선(172a) 및 구동 전압 패턴(172c, 172d)과 중첩함으로써 애노드의 전압을 유지하는 기능을 강화할 수 있는 커패시터(Ced)를 형성할 수 있다.
확장부(111aa)는 구동 전압선(172a)과 연결되어 있는 액티브 패턴(130a)의 소스 영역(133a)과도 중첩할 수 있다.
한편, 하부 패턴(111a)은 커패시터 전극(175)을 통해 화소 전극(191a, 191b, 191c)과 전기적으로 연결되어 있고 제1 트랜지스터(T1)의 채널 영역(134a)과 중첩함으로써 제1 트랜지스터(T1)의 전압-전류 특성 그래프 중 포화 영역에서 전류 변화율이 작아져 제1 트랜지스터(T1)의 출력 전류가 일정한 영역의 범위가 넓어질 수 있다. 따라서 제1 트랜지스터(T1)의 소스-드레인간 전압(Vds)에 변화가 생겨도 제1 트랜지스터(T1)의 출력 전류가 일정하여 출력 포화(output saturation) 특성을 향상시킬 수 있다. 이에 따라, 제1 트랜지스터(T1)의 출력 전류에 따른 화소간 휘도 편차가 작아져 영상의 품질을 높일 수 있다.
상술한 표시 기판(100)에 도 2, 도 3, 도 5 및 도 6에 도시한 바와 같은 색변환 기판(300)이 중첩되어 위치할 수 있다. 색변환 기판(300)의 컬러 필터(230R, 230G, 230B) 및 색변환층(330R, 330G) 또는 투과층(330B)은 화소 전극층(191a, 191b, 191c)과 중첩하여 위치할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
230R: 제1 컬러 필터 230G: 제2 컬러 필터
230B: 제3 컬러 필터 330R: 제1 색변환층
330G: 제2 색변환층 330B: 투과층
220: 차광 부재 ED: 발광 소자

Claims (18)

  1. 복수의 발광 소자를 포함하는 기판;
    상기 발광 소자와 각각 중첩하여 위치하는 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터;
    상기 제1 컬러 필터와 중첩하여 위치하는 제1 색변환층, 상기 제2 컬러 필터와 중첩하여 위치하는 제2 색변환층 및 상기 제3 컬러 필터와 중첩하여 위치하는 투과층을 포함하고,
    상기 제1 컬러 필터, 상기 제2 컬러 필터 및 상기 제3 컬러 필터는 각각 제1 방향으로 복수개 나란하게 배열되어 있고,
    상기 제2 컬러 필터의 제1 방향으로의 갭이 상기 제1 컬러 필터와 제2 방향으로 중첩하는 표시 장치.
  2. 제1항에서,
    상기 제1 컬러 필터의 제1 방향으로의 갭이 상기 제3 컬러 필터의 제1 방향으로의 갭과 제2 방향으로 중첩하는 표시 장치.
  3. 제1항에서,
    상기 제1 컬러 필터는 적색 컬러 필터이고,
    상기 제2 컬러 필터는 녹색 컬러 필터이고,
    상기 제3 컬러 필터는 청색 컬러 필터인 표시 장치.
  4. 제1항에서,
    상기 발광 소자는 하나의 화소에 대응하며,
    하나의 화소는 3개의 트랜지스터와 1개의 커패시터를 포함하는 표시 장치.
  5. 제1항에서,
    상기 복수의 발광 소자는 모두 청색광을 발광하는 표시 장치.
  6. 제1항에서,
    상기 제1 컬러 필터의 제1 방향으로의 길이 중 상기 제2 컬러 필터의 제1 방향으로의 갭과 중첩하는 영역은 10% 내지 50%인 표시 장치.
  7. 제1항에서,
    상기 제2 컬러 필터는 상기 발광 소자층 및 상기 제2 색변환층과 상기 기판에 수직한 방향으로 중첩하는 표시 장치.
  8. 제1항에서,
    상기 제1 컬러 필터의 면적이 상기 제2 컬러 필터보다 크고,
    상기 제2 컬러 필터의 면적이 상기 제3 컬러 필터보다 큰 표시 장치.
  9. 제1항에서,
    상기 제2 컬러 필터의 면적이 상기 제1 컬러 필터보다 크고,
    상기 제1 컬러 필터의 면적이 상기 제3 컬러 필터보다 큰 표시 장치.
  10. 복수의 발광 소자를 포함하는 기판;
    상기 발광 소자와 중첩하여 위치하는 제1 컬러 필터, 제2 컬러 필터 및 제3 컬러 필터;
    상기 제1 컬러 필터와 중첩하여 위치하는 제1 색변환층, 상기 제2 컬러 필터와 중첩하여 위치하는 제2 색변환층 및 상기 제3 컬러 필터와 중첩하여 위치하는 투과층을 포함하고,
    상기 제1 컬러 필터, 상기 제2 컬러 필터 및 상기 제3 컬러 필터는 각각 제1 방향으로 복수개 나란하게 배열되어 있고,
    상기 제2 컬러 필터의 제1 방향으로의 갭이 상기 제1 컬러 필터 및 상기 게3 컬러 필터와 제2 방향으로 중첩하고,
    상기 제3 컬러 필터의 제1 방향으로의 갭이 상기 제1 컬러 필터 및 상기 제2 컬러 필터와 제2 방향으로 중첩하고,
    상기 제1 컬러 필터의 제1 방향으로의 갭이 상기 제2 컬러 필터 및 상기 제3 컬러 필터와 제2 방향으로 중첩하는 표시 장치.
  11. 제10항에서,
    상기 제1 컬러 필터는 적색 컬러 필터이고,
    상기 제2 컬러 필터는 녹색 컬러 필터이고,
    상기 제3 컬러 필터는 청색 컬러 필터인 표시 장치.
  12. 제10항에서,
    상기 발광 소자는 하나의 화소에 대응하며,
    하나의 화소는 3개의 트랜지스터와 1개의 커패시터를 포함하는 표시 장치.
  13. 제10항에서,
    상기 복수의 발광 소자는 모두 청색광을 발광하는 표시 장치.
  14. 제10항에서,
    상기 제1 컬러 필터의 제1 방향으로의 길이 중 상기 제2 컬러 필터의 제1 방향으로의 갭과 중첩하는 영역은 10% 내지 50%인 표시 장치.
  15. 제10항에서,
    상기 제1 컬러 필터의 제1 방향으로의 길이 중 상기 제3 컬러 필터의 제1 방향으로의 갭과 중첩하는 영역은 10% 내지 50%인 표시 장치.
  16. 제10항에서,
    상기 제1 컬러 필터는 상기 발광 소자층, 상기 제1 색변환층과 기판에 수직한 방향으로 중첩하고,
    상기 제2 컬러 필터는 상기 발광 소자층, 상기 제2 색변환층과 기판에 수직한 방향으로 중첩하고,
    상기 제3 컬러 필터는 상기 발광 소자층, 상기 투과층과 기판에 수직한 방향으로 중첩하는 표시 장치.
  17. 제1항에서,
    상기 제1 컬러 필터의 면적이 상기 제2 컬러 필터보다 크고,
    상기 제2 컬러 필터의 면적이 상기 제3 컬러 필터보다 큰 표시 장치.
  18. 제1항에서,
    상기 제2 컬러 필터의 면적이 상기 제1 컬러 필터보다 크고,
    상기 제1 컬러 필터의 면적이 상기 제3 컬러 필터보다 큰 표시 장치.
KR1020190001815A 2019-01-07 2019-01-07 표시 장치 KR20200085978A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190001815A KR20200085978A (ko) 2019-01-07 2019-01-07 표시 장치
US16/725,248 US11309361B2 (en) 2019-01-07 2019-12-23 Display device having reduced mixture of colors between neighboring pixels
CN202010015052.1A CN111415595A (zh) 2019-01-07 2020-01-07 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190001815A KR20200085978A (ko) 2019-01-07 2019-01-07 표시 장치

Publications (1)

Publication Number Publication Date
KR20200085978A true KR20200085978A (ko) 2020-07-16

Family

ID=71405291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190001815A KR20200085978A (ko) 2019-01-07 2019-01-07 표시 장치

Country Status (3)

Country Link
US (1) US11309361B2 (ko)
KR (1) KR20200085978A (ko)
CN (1) CN111415595A (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101663564B1 (ko) 2010-03-26 2016-10-17 엘지디스플레이 주식회사 유기전계발광소자 및 이의 제조방법
KR101661541B1 (ko) 2010-10-21 2016-09-30 엘지디스플레이 주식회사 유기전계 발광소자 및 이를 제조하기 위한 쉐도우 마스크
WO2017098375A1 (en) 2015-12-11 2017-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20170136109A (ko) * 2016-05-31 2017-12-11 삼성디스플레이 주식회사 색변환 패널 및 이를 포함하는 표시 장치
KR102661846B1 (ko) * 2016-06-29 2024-04-29 삼성디스플레이 주식회사 색변환 패널, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102642015B1 (ko) 2016-08-31 2024-02-28 엘지디스플레이 주식회사 유기 발광 다이오드 표시 장치
KR20180035286A (ko) * 2016-09-28 2018-04-06 삼성디스플레이 주식회사 컬러 필터 및 이를 포함하는 표시 장치
KR102583835B1 (ko) * 2017-06-14 2023-10-05 삼성디스플레이 주식회사 편광층 및 이를 포함하는 표시 장치

Also Published As

Publication number Publication date
CN111415595A (zh) 2020-07-14
US20200219939A1 (en) 2020-07-09
US11309361B2 (en) 2022-04-19

Similar Documents

Publication Publication Date Title
US10847583B2 (en) Organic light emitting device, method of manufacturing the same, and shadow mask therefor
KR20200040952A (ko) 표시 장치
CN111261675B (zh) 柔性电致发光显示器
TW388853B (en) Display device
US11917879B2 (en) Display device
US20210376283A1 (en) Display device
US8076704B2 (en) Organic light emitting device and manufacturing method thereof
US8330353B2 (en) Organic light emitting device and manufacturing method thereof
KR20200014075A (ko) 발광 표시 장치
KR20200060588A (ko) 표시 장치
KR20210041673A (ko) 표시 장치
KR20200100892A (ko) 표시 장치
KR20220020166A (ko) 표시 장치
KR20200090313A (ko) 표시 장치
CN111933657A (zh) 显示装置
US20220148514A1 (en) Display device
KR20200085978A (ko) 표시 장치
KR20200105565A (ko) 표시 장치
KR20210118284A (ko) 표시 장치
KR20220053755A (ko) 표시 장치
KR20220037541A (ko) 표시 장치
KR20240038196A (ko) 표시 장치
KR20230174803A (ko) 표시 장치
KR20230111631A (ko) 표시 장치
KR20220083910A (ko) 표시 장치

Legal Events

Date Code Title Description
E902 Notification of reason for refusal