KR20200083152A - 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 - Google Patents

트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200083152A
KR20200083152A KR1020190081520A KR20190081520A KR20200083152A KR 20200083152 A KR20200083152 A KR 20200083152A KR 1020190081520 A KR1020190081520 A KR 1020190081520A KR 20190081520 A KR20190081520 A KR 20190081520A KR 20200083152 A KR20200083152 A KR 20200083152A
Authority
KR
South Korea
Prior art keywords
constant current
transistor element
fin structure
substrate
forming layer
Prior art date
Application number
KR1020190081520A
Other languages
English (en)
Other versions
KR102264230B1 (ko
Inventor
김경록
정재원
최영은
김우석
장지원
Original Assignee
울산과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 울산과학기술원 filed Critical 울산과학기술원
Priority to PCT/KR2019/017785 priority Critical patent/WO2020141758A1/ko
Priority to US17/419,700 priority patent/US11908863B2/en
Publication of KR20200083152A publication Critical patent/KR20200083152A/ko
Application granted granted Critical
Publication of KR102264230B1 publication Critical patent/KR102264230B1/ko
Priority to US18/411,943 priority patent/US20240162230A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

트랜지스터 소자는 기판, 기판 상에서 기판의 상면에 평행한 방향으로 연장하는 핀 구조체, 핀 구조체의 상부에 제공되는 소스 영역 및 드레인 영역, 핀 구조체의 하부에 제공되는 정전류 형성층, 핀 구조체의 상부의 양 측면들 및 상면 상에 제공되는 게이트 절연막, 및 게이트 절연막 상에 제공되는 게이트 전극을 포함하되, 게이트 전극은 핀 구조체 상에서 소스 영역 및 드레인 영역 사이에 제공되고, 정전류 형성층은 드레인 영역과 기판 사이에 정전류를 형성하고, 정전류는 게이트 전극에 인가되는 게이트 전압으로부터 독립적이다.

Description

트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법{TRANSISTOR ELEMENT, TERNARY INVERTER DEVICE INCLUDING THE SAME, AND METHOD OF FACBRICATING THE SAME}
본 개시는 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법에 관한 것이다.
종래 2진수 논리 기반의 디지털 시스템은 많은 양의 데이터를 빠르게 처리하기 위하여 CMOS 소자의 소형화를 통한 정보의 밀도 (bit density) 높이는데 주력하였다. 하지만 최근 30-nm 이하로 집적되면서 양자적 터널링 효과에 의한 누설전류와 전력 소비의 증가로 인해 bit density 를 높이는데 제약을 받았다. 이러한 bit density 의한계를 극복하기 위하여 다중 값 논리 (multi-valued logic) 중 하나인 3진수 논리 소자 및 회로에 대한 관심이 급증하고 있으며, 특히 3진수 논리 구현을 위한 기본 단위로써 표준 3진수 인버터(STI)에 대한 개발이 활발하게 진행되어 오고 있다. 하지만 하나의 전압원에 두 개의 CMOS를 사용하는 기존의 2진수 인버터와 달리, STI에 관한 종래 기술들은 보다 많은 전압원을 필요로 하거나 복잡한 회로 구성이 요구 되는 문제점이 있다.
해결하고자 하는 과제는 게이트 전압으로부터 독립적인 정전류를 갖는 트랜지스터 소자를 제공하는 것에 있다.
해결하고자 하는 과제는 입력 전압으로부터 독립적인 정전류를 갖는 삼진 인버터 장치를 제공하는 것에 있다.
해결하고자 하는 과제는 게이트 전압으로부터 독립적인 정전류를 갖는 트랜지스터 소자를 제조하는 방법을 제공하는 것에 있다.
다만, 해결하고자 하는 과제는 상기 개시에 한정되지 않는다.
일 측면에 있어서, 기판; 상기 기판 상에서 상기 기판의 상면에 평행한 방향으로 연장하는 핀 구조체; 상기 핀 구조체의 상부에 제공되는 소스 영역 및 드레인 영역; 상기 핀 구조체의 하부에 제공되는 정전류 형성층; 상기 핀 구조체의 상기 상부의 양 측면들 및 상면 상에 제공되는 게이트 절연막; 및 상기 게이트 절연막 상에 제공되는 게이트 전극;을 포함하되, 상기 게이트 전극은 상기 핀 구조체 상에서 상기 소스 영역 및 상기 드레인 영역 사이에 제공되고, 상기 정전류 형성층은 상기 드레인 영역과 상기 기판 사이에 정전류를 형성하고, 상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 트랜지스터 소자가 제공될 수 있다.
상기 정전류 형성층은 상기 소스 영역의 하부와 상기 드레인 영역의 하부에 전기적으로 연결될 수 있다.
상기 정전류 형성층은 상기 소스 영역의 바닥면 및 상기 드레인 영역의 바닥면에 직접 접할 수 있다.
상기 기판 및 상기 정전류 형성층은 제1 도전형을 갖고, 상기 소스 영역 및 상기 드레인 영역은 상기 제1 도전형과 다른 제2 도전형을 가질 수 있다.
상기 정전류 형성층의 상기 도핑 농도는 3 X 1018 cm-3 이상일 수 있다.
상기 드레인 영역 및 상기 정전류 형성층 사이에 전기장이 형성되고, 상기 전기장의 세기는 106 V/cm 이상일 수 있다.
일 측면에 있어서, 엔모스(NMOS) 트랜지스터 소자; 및 피모스(PMOS) 트랜지스터 소자;를 포함하되, 상기 엔모스 트랜지스터 소자 및 피모스 트랜지스터 소자의 각각은: 기판; 상기 기판 상에서 상기 기판의 상면에 평행한 방향으로 연장하는 핀 구조체; 상기 핀 구조체의 상부에 제공되는 소스 영역 및 드레인 영역; 상기 핀 구조체 하부에 제공되는 정전류 형성층;을 포함하고, 상기 정전류 형성층은 상기 소스 영역의 하부 및 상기 드레인 영역의 하부에 직접 접하며, 상기 드레인 영역과 상기 기판 사이에 정전류를 형성하고, 상기 엔모스 트랜지스터 소자의 상기 드레인 영역 및 상기 피모스 트랜지스터 소자의 상기 드레인 영역은 서로 동일한 전압을 갖는 삼진 인버터 장치가 제공될 수 있다.
상기 엔모스 트랜지스터 소자 및 상기 피모스 트랜지스터 소자의 각각은: 상기 핀 구조체의 상기 상부의 양 측면들 및 상면 상에 제공되는 게이트 절연막; 및 상기 게이트 절연막 상에 제공되는 게이트 전극;을 포함하되, 상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적일 수 있다.
상기 엔모스 트랜지스터 소자의 상기 드레인 영역과 상기 피모스 트랜지스터 소자의 상기 드레인 영역은: 상기 엔모스 트랜지스터 소자가 상기 정전류보다 우세한 채널 전류를 갖고 상기 피모스 트랜지스터 소자가 채널 전류보다 우세한 상기 정전류를 가질 때, 제1 전압을 갖고, 상기 엔모스 트랜지스터 소자가 상기 채널 전류보다 우세한 상기 정전류를 갖고 상기 피모스 트랜지스터 소자가 상기 정전류보다 우세한 상기 채널 전류를 가질 때, 제2 전압을 가지며, 상기 엔모스 트랜지스터 소자 및 상기 피모스 트랜지스터 소자의 각각이 상기 채널 전류보다 우세한 상기 정전류를 가질 때, 제3 전압을 갖되, 상기 제2 전압은 상기 제1 전압보다 크고, 상기 제3 전압은 상기 제1 전압과 상기 제2 전압 사이의 값을 가질 수 있다.
상기 엔모스 트랜지스터 소자 및 상기 피모스 트랜지스터 소자의 각각에서, 상기 기판과 상기 정전류 형성층은 서로 동일한 도전형들을 갖고, 상기 정전류 형성층의 도핑 농도는 상기 기판의 도핑 농도보다 높을 수 있다.
상기 엔모스 트랜지스터 소자 및 상기 피모스 트랜지스터 소자의 각각에서, 상기 정전류 형성층의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다.
일 측면에 있어서, 기판 상에 제1 방향으로 연장하는 핀 구조체를 형성하는 것; 상기 핀 구조체의 하부에 정전류 형성층을 형성하는 것; 상기 기판 상에 상기 제1 방향과 교차하는 제2 방향으로 연장하는 게이트 전극을 형성하는 것; 상기 게이트 전극과 상기 핀 구조체 사이에 게이트 절연막을 형성하는 것; 및 상기 핀 구조체의 상부에 상기 제1 방향을 따라 서로 이격된 소스 영역 및 드레인 영역을 형성하는 것;을 포함하고, 상기 정전류 형성층은 상기 기판과 동일한 도전형을 갖고, 상기 소스 영역 및 상기 드레인 영역을 상기 게이트 전극을 사이에 두고 서로 이격되는 트랜지스터 소자의 제조 방법이 제공될 수 있다.
상기 정전류 형성층을 형성하는 것은: 상기 핀 구조체의 하부의 양 측면들 상에 한 쌍의 불순물 필름들을 각각 형성하는 것; 및 상기 한 쌍의 불순물 필름들을 열처리하는 것;을 포함할 수 있다.
상기 한 쌍의 불순물 필름들은 BSG(Boron Silicate Glass) 필름 또는 PSG(Phosphorus silicate glass) 필름을 포함할 수 있다.
상기 정전류 형성층을 형성하는 것은: 이온 주입 공정을 이용하여, 상기 핀 구조체의 하부에 불순물을 주입하는 것을 포함할 수 있다.
본 개시는 게이트 전압으로부터 독립적인 정전류를 갖는 트랜지스터 소자를 제공할 수 있다.
본 개시는 입력 전압으로부터 독립적인 정전류를 갖는 삼진 인버터 장치를 제공할 수 있다.
본 개시는 게이트 전압으로부터 독립적인 정전류를 갖는 트랜지스터 소자를 제조하는 방법을 제공할 수 있다.
다만, 효과는 상기 개시에 한정되지 않는다.
도 1은 예시적인 실시예들에 따른 트랜지스터 소자의 사시도이다.
도 2는 도 1의 트랜지스터 소자의 I-I'선 및 II-II'선을 따른 단면도들이다.
도 3은 본 개시에 따른 엔모스 트랜지스터 소자들과 종래의 엔모스 트랜지스터 소자들의 게이트 전압-드레인 전류 그래프들을 나타낸다.
도 4는 본 개시의 피모스 트랜지스터 소자들과 종래의 피모스 트랜지스터 소자들의 게이트 전압-드레인 전류 그래프들을 나타낸다.
도 5는 도 1의 트랜지스터 소자를 제조하는 방법을 설명하기 위한 사시도이다.
도 6은 도 5의 I-I'선 및 II-II'선을 따른 단면도들이다.
도 7은 도 1의 트랜지스터 소자를 제조하는 방법을 설명하기 위한 사시도이다.
도 8은 도 7의 I-I'선 및 II-II'선을 따른 단면도들이다.
도 9는 도 1의 트랜지스터 소자를 제조하는 방법을 설명하기 위한 사시도이다.
도 10은 도 9의 I-I'선 및 II-II'선을 따른 단면도들이다.
도 11은 도 1의 트랜지스터 소자를 제조하는 방법을 설명하기 위한 사시도이다.
도 12는 도 11의 I-I'선 및 II-II'선을 따른 단면도들이다.
도 13은 예시적인 실시예들에 따른 삼진 인버터 장치의 회로도이다.
도 14는 본 개시의 삼진(Ternary) 인버터 장치들과 이진(Binary) 인버터 장치들의 게이트 전압-드레인 전류 그래프를 나타낸다.
도 15는 본 개시의 삼진 인버터 장치와 이진(Binary) 인버터 장치의 입력 전압(Vin)-출력 전압(Vout) 그래프를 나타낸다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들에 대해 상세히 설명하기로 한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 한편, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
또한, 명세서에 기재된 "..부" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
도 1은 예시적인 실시예들에 따른 트랜지스터 소자의 사시도이다. 도 2는 도 1의 트랜지스터 소자의 I-I'선 및 II-II'선을 따른 단면도들이다.
도 1 및 도 2를 참조하면, 트랜지스터 소자(10)가 제공될 수 있다. 트랜지스터 소자(10)는 기판(100), 핀 구조체(FS), 한 쌍의 하부 절연막들(110), 게이트 전극(210), 및 게이트 절연막(220)을 포함할 수 있다.
기판(100)은 반도체 기판일 수 있다. 예를 들어, 기판(100)은 실리콘(Si) 기판, 저마늄(Ge) 기판, 또는 실리콘-저마늄(SiGe) 기판일 수 있다. 기판(100)은 제1 도전형을 가질 수 있다. 예를 들어, 제1 도전형은 n형 또는 p형일 수 있다. 기판(100)의 도전형이 n형인 경우, 기판(100)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 기판(100)의 도전형이 p형인 경우, 기판(100)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다.
기판(100) 상에 핀 구조체(FS)가 제공될 수 있다. 핀 구조체(FS)는 기판(100)의 상면에 평행한 제2 방향(DR2)을 따라 연장할 수 있다. 핀 구조체(FS)는 기판(100)의 상면으로부터 돌출될 수 있다. 핀 구조체(FS)는 반도체 물질을 포함할 수 있다. 예를 들어, 핀 구조체(FS)는 실리콘(Si), 저마늄(Ge), 또는 실리콘저마늄(SiGe)을 포함할 수 있다.
핀 구조체(FS)는 한 쌍의 소스/드레인 영역들(SD) 및 정전류 형성층(300)을 포함할 수 있다. 핀 구조체(FS)의 상부에 제2 방향(DR2)을 따라 서로 이격된 한 쌍의 소스/드레인 영역들(SD)이 제공될 수 있다. 한 쌍의 소스/드레인 영역들(SD) 중 하나는 트랜지스터 소자의 소스일 수 있다. 한 쌍의 소스/드레인 영역들(SD) 중 다른 하나는 트랜지스터 소자의 드레인일 수 있다. 한 쌍의 소스/드레인 영역들(SD)은 제1 도전형과 다른 제2 도전형을 가질 수 있다. 제1 도전형이 n형인 경우, 제2 도전형은 p형일 수 있다. 한 쌍의 소스/드레인 영역들(SD)의 도전형이 p형인 경우, 한 쌍의 소스/드레인 영역들(SD)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 제1 도전형이 p형인 경우, 제2 도전형은 n형일 수 있다. 한 쌍의 소스/드레인 영역들(SD)의 도전형이 n형인 경우, 한 쌍의 소스/드레인 영역들(SD)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다.
정전류 형성층(300)은 핀 구조체(FS)의 하부에 제공될 수 있다. 정전류 형성층(300)은 한 쌍의 소스/드레인 영역들(SD)과 기판(100) 사이에 제공될 수 있다. 정전류 형성층(300)은 한 쌍의 소스/드레인 영역들(SD)에 전기적으로 연결될 수 있다. 예를 들어, 정전류 형성층(300)은 한 쌍의 소스/드레인 영역들(SD)의 바닥면들에 직접 접할 수 있다. 정전류 형성층(300)은 제2 방향(DR2)을 따라 연장할 수 있다. 정전류 형성층(300)은 제1 도전형을 가질 수 있다. 정전류 형성층(300)의 도전형이 n형인 경우, 정전류 형성층(300)은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 정전류 형성층(300)의 도전형이 p형인 경우, 정전류 형성층(300)은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다. 정전류 형성층(300)의 도핑 농도는 기판(100)의 도핑 농도보다 높을 수 있다. 예를 들어, 정전류 형성층(300)의 도핑 농도는 3 X 1018 cm-3 이상일 수 있다. 정전류 형성층(300)과 한 쌍의 소스/드레인 영역들(SD) 사이에 전기장이 형성될 수 있다. 예를 들어, 상기 전기장의 세기는 106 V/cm 이상일 수 있다.
정전류 형성층(300)은 한 쌍의 소스/드레인 영역들(SD) 중 트랜지스터 소자의 드레인인 소스/드레인 영역(SD)과 기판(100) 사이에 정전류를 형성할 수 있다. 정전류는 드레인인 소스/드레인 영역(SD)과 정전류 형성층(300) 사이의 BTBT(Band-To-Band Tunneling) 전류일 수 있다. 정전류는 게이트 전극(210)에 인가되는 게이트 전압으로부터 독립적일 수 있다. 즉, 정전류는 게이트 전압과 무관하게 흐를 수 있다. 트랜지스터 소자(10)가 엔모스(NMOS) 트랜지스터 소자인 경우, 정전류는 드레인인 소스/드레인 영역(SD)으로부터 정전류 형성층(300)을 지나 기판(100)으로 흐를 수 있다. 트랜지스터 소자(10)가 피모스(PMOS) 트랜지스터 소자인 경우, 정전류는 기판(100)으로부터 정전류 형성층(300)을 지나 드레인인 소스/드레인 영역(SD)으로 흐를 수 있다.
한 쌍의 하부 절연막들(110)은 핀 구조체(FS)를 사이에 두고 서로 이격될 수 있다. 한 쌍의 하부 절연막들(110)은 기판(100)의 상면에 평행하되 제2 방향(DR2)과 교차하는 제1 방향(DR1)을 따라 배열될 수 있다. 한 쌍의 하부 절연막들(110)은 핀 구조체(FS)의 하부와 제1 방향(DR1)을 따라 중첩할 수 있다. 한 쌍의 하부 절연막들(110)은 정전류 형성층(300)의 양 측면들을 덮을 수 있다. 한 쌍의 하부 절연막들(110)은 한 쌍의 소스/드레인 영역들(SD)을 노출할 수 있다. 다시 말해, 한 쌍의 소스/드레인 영역들(SD)은 한 쌍의 하부 절연막들(110)로부터 돌출될 수 있다. 한 쌍의 하부 절연막들(110)은 전기적인 절연 물질을 포함할 수 있다. 예를 들어, 한 쌍의 하부 절연막들(110)은 SiO2 또는 고유전 물질(예를 들어, SiON, HfO2, ZrO2)을 포함할 수 있다.
핀 구조체(FS) 및 한 쌍의 하부 절연막들(110) 상에 게이트 전극(210)이 제공될 수 있다. 게이트 전극(210)은 제1 방향(DR1)을 따라 연장할 수 있다. 평면적 관점에서, 게이트 전극(210)은 핀 구조체(FS)와 교차할 수 있다. 이하에서, 평면적 관점은 트랜지스터 소자(10)를 제3 방향(DR3)의 반대 방향으로 바라보는 관점이다. 평면적 관점에서, 게이트 전극(210)은 한 쌍의 소스/드레인 영역들(SD) 사이에 제공될 수 있다. 게이트 전극(210)은 전기적인 전도성 물질을 포함할 수 있다. 예를 들어, 게이트 전극은 금속(예를 들어, Cu) 또는 도핑된 폴리 실리콘(doped-poly Si)을 포함할 수 있다.
게이트 전극(210)과 핀 구조체(FS) 사이에 게이트 절연막(220)이 제공될 수 있다. 예를 들어, 게이트 절연막(220)은 핀 구조체(FS)의 상부를 컨포멀하게 덮을 수 있다. 게이트 절연막(220)은 게이트 전극(210)과 핀 구조체(FS)를 서로 전기적으로 절연시킬 수 있다. 게이트 절연막(220)은 게이트 전극(210)과 핀 구조체(FS)를 서로 이격시킬 수 있다. 게이트 절연막(220)은 전기적인 절연 물질을 포함할 수 있다. 예를 들어, 게이트 절연막(220)은 SiO2 또는 고유전 물질(예를 들어, SiON, HfO2, ZrO2)을 포함할 수 있다.
본 개시는 드레인인 소스/드레인 영역(SD)과 기판(100) 사이에 정전류가 흐르는 트랜지스터 소자(10)를 제공할 수 있다.
도 3은 본 개시에 따른 엔모스 트랜지스터 소자들과 종래의 엔모스 트랜지스터 소자들의 게이트 전압-드레인 전류 그래프들을 나타낸다.
도 3을 참조하면, 종래의 엔모스 트랜지스터 소자들의 게이트 전압-드레인 전류 그래프들(NGR1, NGR2) 및 본 개시에 따른 엔모스 트랜지스터 소자들의 게이트 전압-드레인 전류 그래프들(NGR3, NGR4, NGR5)이 도시되었다.
종래의 엔모스 트랜지스터 소자들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 갖지 않았다.
본 개시의 엔모스 트랜지스터 소자들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 가졌다. 예를 들어, 본 개시의 엔모스 트랜지스터 소자들이 오프(Off) 상태를 가질 때에도, 본 개시의 엔모스 트랜지스터 소자들에 정전류가 흘렀다.
도 4는 본 개시의 피모스 트랜지스터 소자들과 종래의 피모스 트랜지스터 소자들의 게이트 전압-드레인 전류 그래프들을 나타낸다.
도 4를 참조하면, 종래의 피모스 트랜지스터 소자들의 게이트 전압-드레인 전류 그래프들(PGR1, PGR2) 및 본 개시의 피모스 트랜지스터 소자들의 게이트 전압-드레인 전류 그래프들(PGR3, PGR4, PGR5)이 도시되었다.
종래의 피모스 트랜지스터 소자들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 갖지 않았다.
본 개시의 피모스 트랜지스터 소자들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 가졌다. 예를 들어, 본 개시의 피모스 트랜지스터 소자들이 오프(Off) 상태를 가질 때에도, 본 개시의 피모스 트랜지스터 소자들에 정전류가 흘렀다.
도 5는 도 1의 트랜지스터 소자를 제조하는 방법을 설명하기 위한 사시도이다. 도 6은 도 5의 I-I'선 및 II-II'선을 따른 단면도들이다. 도 7은 도 1의 트랜지스터 소자를 제조하는 방법을 설명하기 위한 사시도이다. 도 8은 도 7의 I-I'선 및 II-II'선을 따른 단면도들이다. 도 9는 도 1의 트랜지스터 소자를 제조하는 방법을 설명하기 위한 사시도이다. 도 10은 도 9의 I-I'선 및 II-II'선을 따른 단면도들이다. 도 11은 도 1의 트랜지스터 소자를 제조하는 방법을 설명하기 위한 사시도이다. 도 12는 도 11의 I-I'선 및 II-II'선을 따른 단면도들이다.설명의 간결함을 위해 도 1을 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 5 및 도 6을 참조하면, 기판(100) 상에 핀 구조체(FS)가 형성될 수 있다. 핀 구조체(FS)를 형성하는 것은 반도체 막(미도시)을 준비하는 것 및 상기 반도체 막의 상부를 패터닝하여 핀 구조체(FS)를 노출하는 것을 포함할 수 있다.
반도체 막은, 예를 들어, 실리콘(Si) 막, 저마늄(Ge) 막, 또는 실리콘-저마늄(SiGe) 막일 수 있다. 반도체 막은 제1 도전형을 가질 수 있다. 예를 들어, 제1 도전형은 n형 또는 p형일 수 있다. 반도체 막의 도전형이 n형인 경우, 반도체 막은 V족 원소(예를 들어, P, As)를 불순물로 포함할 수 있다. 반도체 막의 도전형이 p형인 경우, 반도체 막은 III족 원소(예를 들어, B, In)를 불순물로 포함할 수 있다.
예를 들어, 상기 패터닝 공정은 상기 반도체 막 상에 마스크 패턴을 형성하는 것 및 상기 반도체 막에 상기 마스크 패턴을 식각 마스크로 이용하는 이방성 식각 공정을 수행하는 것을 포함할 수 있다. 마스크 패턴은 이방성 식각 공정 동안 또는 이방성 식각 공정 종료 후에 제거될 수 있다.
도 7 내지 도 12를 참조하면, 핀 구조체(FS)의 하부에 불순물이 주입될 수 있다. 불순물을 주입하는 공정은, 예를 들어, 불순물 필름을 이용하는 공정 또는 이온 주입 공정(IP)을 포함할 수 있다.
일 예에서, 도 7 및 도 8에 도시된 것과 같이, 핀 구조체(FS)의 하부의 양 측면들 상에 한 쌍의 불순물 필름들(400)이 각각 형성될 수 있다. 예를 들어, 한 쌍의 불순물 필름들(400)의 각각은 BSG(Boron Silicate Glass) 필름 또는 PSG(Phosphorus silicate glass) 필름을 포함할 수 있다. 한 쌍의 불순물 필름들(400)은 증착 공정에 의해 형성될 수 있다. 한 쌍의 불순물 필름들(400)은 핀 구조체(FS)의 상부를 노출할 수 있다. 다시 말해, 한 쌍의 불순물 필름들(400)은 핀 구조체(FS)의 상부를 덮지 않을 수 있다.
다른 예에서, 도 9 및 도 10에 도시된 것과 같이, 핀 구조체(FS)의 하부에 이온 주입 공정(IP)이 수행될 수 있다. 예를 들어, 이온 주입 공정(IP)에 의해 핀 구조체(FS)의 하부에 주입되는 불순물은 보론(B) 또는 인(P)일 수 있다.
도 11 및 도 12를 참조하면, 핀 구조체(FS)의 하부에 정전류 형성층(300)이 형성될 수 있다. 일 예에서, 정전류 형성층(300)을 형성하는 것은 도 7 및 도 8을 참조하여 설명된 한 쌍의 불순물 필름들(400)을 열처리하여, 한 쌍의 불순물 필름들(400) 내의 불순물을 핀 구조체(FS)의 하부 내로 확산시키는 공정 및 상기 확산 공정 종료 후 상기 한 쌍의 불순물 필름들(400)을 제거하는 공정을 포함할 수 있다. 한 쌍의 불순물 필름들(400)이 BSG 필름인 경우, 상기 확산 공정에 의해 핀 구조체(FS)의 하부에 보론(B)이 주입될 수 있다. 이에 따라, 정전류 형성층(300)의 도전형은 p형이 될 수 있다. 한 쌍의 불순물 필름들(400)이 PSG 필름인 경우, 상기 확산 공정에 의해 핀 구조체(FS)의 하부에 인(P)이 주입될 수 있다. 이에 따라, 정전류 형성층(300)의 도전형은 n형이 될 수 있다. 다른 예에서, 정전류 형성층(300)은 도 9 및 도 10을 참조하여 설명된 이온 주입 공정(IP)에 의해 형성될 수 있다.
기판(100) 상에 하부 절연막(110)이 형성될 수 있다. 하부 절연막(110)을 형성하는 것은 기판(100) 상에 절연 물질을 증착하여 증착막(미도시)을 형성하는 공정 및 상기 증착막을 식각하여 핀 구조체(FS)의 상부를 노출하는 공정을 포함할 수 있다. 상기 증착 공정은 화학 기상 증착 공정 또는 물리 기상 증착 공정을 포함할 수 있다. 예를 들어, 절연 물질은 SiO2 또는 고유전 물질(예를 들어, SiON, HfO2, ZrO2)를 포함할 수 있다.
도 1 및 도 2를 다시 참조하면, 하부 절연막(110) 및 핀 구조체(FS) 상에 차례로 게이트 절연막(220) 및 게이트 전극(210)이 형성될 수 있다. 게이트 절연막(220) 및 게이트 전극(210)을 형성하는 것은 하부 절연막(110) 및 핀 구조체(FS) 상에 차례로 절연 물질 및 전도성 물질을 증착하여 증착막(미도시)을 형성하는 공정 및 상기 증착막을 패터닝하여 핀 구조체(FS)의 상부를 노출하는 공정을 포함할 수 있다. 상기 증착 공정은 화학 기상 증착 공정 또는 물리 기상 증착 공정을 포함할 수 있다. 예를 들어, 상기 절연 물질은 SiO2 또는 고유전 물질(예를 들어, SiON, HfO2, ZrO2)을 포함할 수 있다. 예를 들어, 전도성 물질은 금속(예를 들어, Cu) 또는 도핑된 폴리 실리콘(doped-poly Si)을 포함할 수 있다.
핀 구조체(FS)의 게이트 전극(210)의 양 측면들 상에서 노출된 부분들에 한 쌍의 소스/드레인 영역들(SD)이 각각 형성될 수 있다. 한 쌍의 소스/드레인 영역들(SD)을 형성하는 것은 상기 노출된 핀 구조체(FS)의 상부를 도핑하는 공정을 포함할 수 있다. 예를 들어, 상기 도핑 공정은 이온 주입 공정을 포함할 수 있다. 한 쌍의 소스/드레인 영역들(SD)은 정전류 형성층(300)과 다른 도전형을 가질 수 있다. 정전류 형성층(300)의 도전형이 n형인 경우, 노출된 핀 구조체(FS)의 상부에 III족 원소(예를 들어, B, In)가 주입될 수 있다. 이에 따라, 한 쌍의 소스/드레인 영역들(SD)의 도전형은 p형이 될 수 있다. 정전류 형성층(300)의 도전형이 p형인 경우, 노출된 핀 구조체(FS)의 상부에 V족 원소(예를 들어, P, As)가 주입될 수 있다. 이에 따라, 한 쌍의 소스/드레인 영역들(SD)의 도전형은 n형이 될 수 있다. 이에 따라, 게이트 전압과 무관한 정전류를 갖는 트랜지스터 소자(10)가 형성될 수 있다.
다른 예에서, 정전류 형성층(300)은 한 쌍의 불순물 필름들(400)을 이용한 공정 대신 이온 주입 공정에 의해 형성될 수 있다. 정전류 형성층(300)은 이온 주입 공정을 이용하여 불순물을 핀 구조체(FS)의 하부에 주입하는 것에 의해 형성될 수 있다. 예를 들어, 불순물은 보론(B) 또는 인(P)일 수 있다.
도 13은 예시적인 실시예들에 따른 삼진 인버터 장치의 회로도이다. 설명의 간결함을 위해, 도 1 및 도 2를 참조하여 설명된 것과 실질적으로 동일한 내용은 설명되지 않을 수 있다.
도 13을 참조하면, 엔모스 트랜지스터 소자 및 피모스 트랜지스터 소자를 포함하는 삼진(Ternary) 인버터 장치(20)가 제공될 수 있다.
엔모스 트랜지스터 소자는 p형 기판(100), p형 정전류 형성층(300), 및 n형 한 쌍의 소스/드레인 영역들(SD)을 갖는 도 1 및 도 2를 참조하여 설명된 트랜지스터 소자(10)일 수 있다. 피모스 트랜지스터 소자는 n형 기판(100), n형 정전류 형성층(300), 및 p형 한 쌍의 소스/드레인 영역들(SD)을 갖는 트랜지스터 소자(10)일 수 있다.
엔모스 트랜지스터 소자의 소스 및 기판에 접지 전압이 인가될 수 있다. 설명의 간결함을 위해, 이하에서 접지 전압은 0 볼트(V)인 것으로 가정한다. 피모스 트랜지스터 소자의 소스 및 기판에 구동 전압(VDD)이 인가될 수 있다. 엔모스 트랜지스터 소자의 게이트 전극과 피모스 트랜지스터 소자의 게이트 전극의 각각에 입력 전압(Vin)이 인가될 수 있다.
엔모스 트랜지스터 소자의 드레인은 피모스 트랜지스터 소자의 드레인과 전기적으로 연결되어, 동일한 전압들을 각각 가질 수 있다. 엔모스 트랜지스터 소자의 드레인과 피모스 트랜지스터 소자의 드레인의 전압은 삼진 인버터 장치(20)의 출력 전압(Vout)일 수 있다.
엔모스 트랜지스터 소자의 드레인에서 기판으로 정전류가 흐를 수 있다. 피모스 트랜지스터 소자의 기판에서 드레인으로 정전류가 흐를 수 있다. 상기 정전류들은 입력 전압(Vin)으로부터 독립적일 수 있다.
일 예에서, 피모스 트랜지스터 소자가 채널 전류보다 우세한 정전류를 갖고 엔모스 트랜지스터 소자가 정전류보다 우세한 채널 전류를 갖도록, 피모스 트랜지스터 소자의 게이트 전극과 엔모스 트랜지스터 소자의 게이트 전극에 제1 입력 전압이 인가될 수 있다. 이때, 삼진 인버터 장치(20)의 출력 전압(Vout)은 제1 전압일 수 있다.
다른 예에서, 엔모스 트랜지스터 소자가 채널 전류보다 우세한 정전류를 갖고 피모스 트랜지스터 소자가 정전류보다 우세한 채널 전류를 갖도록, 피모스 트랜지스터 소자의 게이트 전극과 엔모스 트랜지스터 소자의 게이트 전극에 제2 입력 전압이 인가될 수 있다. 이때, 삼진 인버터 장치(20)의 출력 전압은 상기 제1 전압보다 큰 제2 전압일 수 있다.
또 다른 예에서, 엔모스 트랜지스터 소자와 피모스 트랜지스터 소자의 각각이 채널 전류보다 우세한 정전류를 갖도록, 피모스 트랜지스터 소자의 게이트 전극과 엔모스 트랜지스터 소자의 게이트 전극에 제3 입력 전압이 인가될 수 있다. 이때, 삼진 인버터 장치(20)의 출력 전압은 상기 제1 전압과 제2 전압 사이의 제3 전압일 수 있다.
엔모스 트랜지스터 소자의 드레인에서 기판으로 흐르는 정전류 및 피모스 트랜지스터 소자의 기판에서 드레인으로 흐르는 정전류는 피모스 트랜지스터 소자와 엔모스 트랜지스터 소자의 게이트 전극들에 인가되는 게이트 전압들과 무관하게 흐를 수 있다. 삼진 인버터 장치(20) 내의 전류는 피모스 트랜지스터 소자의 기판으로부터 피모스 트랜지스터 소자의 드레인과 엔모스 트랜지스터 소자의 드레인을 거쳐서 엔모스 트랜지스터 소자의 기판으로 흐를 수 있다. 피모스 트랜지스터 소자의 기판에 인가되는 구동 전압(VDD)은 피모스 트랜지스터 소자의 기판과 피모스 트랜지스터 소자의 드레인 사이의 저항 및 엔모스 트랜지스터 소자의 기판과 엔모스 트랜지스터 소자의 드레인 사이의 저항에 분배될 수 있다. 출력 전압(Vout)은 엔모스 트랜지스터 소자의 기판과 엔모스 트랜지스터 소자의 드레인 사이의 저항에 인가된 전압일 수 있다. 출력 전압(Vout)은 구동 전압(VDD)과 0 V 사이의 값을 가질 수 있다.
출력 전압(Vout)은 입력 전압(Vin)에 따라 0 V('0' 상태), 구동 전압(VDD)과 0 V 사이의 전압('1' 상태), 또는 구동 전압(VDD)('2' 상태)을 가질 수 있다. 본 개시는 입력 전압(Vin)에 따라 3가지 상태를 갖는 삼진(Ternary) 인버터 장치를 제공할 수 있다.
도 14는 본 개시의 삼진(Ternary) 인버터 장치들과 이진(Binary) 인버터 장치들의 게이트 전압-드레인 전류 그래프를 나타낸다.
도 14를 참조하면, 이진 인버터 장치들의 게이트 전압-드레인 전류 그래프들(IGR1, IGR2) 및 본 개시의 삼진 인버터 장치들의 게이트 전압-드레인 전류 그래프들(IGR3, IGR4, IGR5)이 도시되었다.
이진 인버터 장치들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 갖지 않았다.
본 개시의 삼진 인버터 장치들의 드레인 전류들은 게이트 전압과 무관하게 흐르는 정전류 성분을 가졌다. 예를 들어, 본 개시의 삼진 인버터 장치들이 오프(Off) 상태를 가질 때에도, 본 개시의 삼진 인버터 장치들에 정전류가 흘렀다.
도 15는 본 개시의 삼진 인버터 장치와 이진(Binary) 인버터 장치의 입력 전압(Vin)-출력 전압(Vout) 그래프를 나타낸다.
도 15를 참조하면, 본 개시의 삼진 인버터 장치 및 이진 인버터 장치의 구동 전압(VDD)은 1.0 V, 접지 전압(GND)은 0 V이었다. 삼진 인버터 장치 및 이진 인버터 장치의 입력 전압(Vin)은 0 V 내지 1.0 V이었다.
이진 인버터 장치의 경우, 입력 전압이 0 V에서 1 V로 변할 때, 0.5 V의 입력 전압 부근에서 출력 전압(Vout)이 1 V에서 0 V로 급격히 감소하였다. 즉, 이진 인버터 장치는 두 가지 상태들(예를 들어, '0' 상태 및 '1' 상태)을 가졌다.
본 개시의 삼진 인버터 장치의 경우, 입력 전압이 0 V에서 1 V로 변할 때, 출력 전압(Vout)은 1 V에서 0.5 V로 급격히 감소하여 0.5 V를 유지하였다가, 0.5 V에서 0 V로 한번 더 급격히 감소하였다. 즉, 본 개시의 삼진 인버터 장치는 세 가지 상태들(예를 들어, '0' 상태, '1' 상태, 및 '2' 상태)을 가졌다.
본 발명의 기술적 사상의 실시예들에 대한 이상의 설명은 본 발명의 기술적 사상의 설명을 위한 예시를 제공한다. 따라서 본 발명의 기술적 사상은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 110: 하부 절연막
FS: 핀 구조체 SD: 소스/드레인 영역
210: 게이트 전극 220: 게이트 절연막
300: 정전류 형성층 400: 불순물 막

Claims (15)

  1. 기판;
    상기 기판 상에서 상기 기판의 상면에 평행한 방향으로 연장하는 핀 구조체;
    상기 핀 구조체의 상부에 제공되는 소스 영역 및 드레인 영역;
    상기 핀 구조체의 하부에 제공되는 정전류 형성층;
    상기 핀 구조체의 상기 상부의 양 측면들 및 상면 상에 제공되는 게이트 절연막; 및
    상기 게이트 절연막 상에 제공되는 게이트 전극;을 포함하되,
    상기 게이트 전극은 상기 핀 구조체 상에서 상기 소스 영역 및 상기 드레인 영역 사이에 제공되고,
    상기 정전류 형성층은 상기 드레인 영역과 상기 기판 사이에 정전류를 형성하고,
    상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 트랜지스터 소자.
  2. 제 1 항에 있어서,
    상기 정전류 형성층은 상기 소스 영역의 하부와 상기 드레인 영역의 하부에 전기적으로 연결되는 트랜지스터 소자.
  3. 제 1 항에 있어서,
    상기 정전류 형성층은 상기 소스 영역의 바닥면 및 상기 드레인 영역의 바닥면에 직접 접하는 트랜지스터 소자.
  4. 제 1 항에 있어서,
    상기 기판 및 상기 정전류 형성층은 제1 도전형을 갖고,
    상기 소스 영역 및 상기 드레인 영역은 상기 제1 도전형과 다른 제2 도전형을 갖는 트랜지스터 소자.
  5. 제 4 항에 있어서,
    상기 정전류 형성층의 상기 도핑 농도는 3 X 1018 cm-3 이상인 트랜지스터 소자.
  6. 제 4 항에 있어서,
    상기 드레인 영역 및 상기 정전류 형성층 사이에 전기장이 형성되고,
    상기 전기장의 세기는 106 V/cm 이상인 트랜지스터 소자.
  7. 엔모스(NMOS) 트랜지스터 소자; 및
    피모스(PMOS) 트랜지스터 소자;를 포함하되,
    상기 엔모스 트랜지스터 소자 및 피모스 트랜지스터 소자의 각각은:
    기판;
    상기 기판 상에서 상기 기판의 상면에 평행한 방향으로 연장하는 핀 구조체;
    상기 핀 구조체의 상부에 제공되는 소스 영역 및 드레인 영역;
    상기 핀 구조체 하부에 제공되는 정전류 형성층;을 포함하고,
    상기 정전류 형성층은 상기 소스 영역의 하부 및 상기 드레인 영역의 하부에 직접 접하며, 상기 드레인 영역과 상기 기판 사이에 정전류를 형성하고,
    상기 엔모스 트랜지스터 소자의 상기 드레인 영역 및 상기 피모스 트랜지스터 소자의 상기 드레인 영역은 서로 동일한 전압을 갖는 삼진 인버터 장치.
  8. 제 7 항에 있어서,
    상기 엔모스 트랜지스터 소자 및 상기 피모스 트랜지스터 소자의 각각은:
    상기 핀 구조체의 상기 상부의 양 측면들 및 상면 상에 제공되는 게이트 절연막; 및
    상기 게이트 절연막 상에 제공되는 게이트 전극;을 포함하되,
    상기 정전류는 상기 게이트 전극에 인가되는 게이트 전압으로부터 독립적인 삼진 인버터 장치.
  9. 제 7 항에 있어서,
    상기 엔모스 트랜지스터 소자의 상기 드레인 영역과 상기 피모스 트랜지스터 소자의 상기 드레인 영역은:
    상기 엔모스 트랜지스터 소자가 상기 정전류보다 우세한 채널 전류를 갖고 상기 피모스 트랜지스터 소자가 채널 전류보다 우세한 상기 정전류를 가진 때, 제1 전압을 갖고,
    상기 엔모스 트랜지스터 소자가 상기 채널 전류보다 우세한 상기 정전류를 갖고 상기 피모스 트랜지스터 소자가 상기 정전류보다 우세한 상기 채널 전류를 가진 때, 제2 전압을 가지며,
    상기 엔모스 트랜지스터 소자 및 상기 피모스 트랜지스터 소자의 각각이 상기 채널 전류보다 우세한 상기 정전류를 가진 때, 제3 전압을 갖되,
    상기 제2 전압은 상기 제1 전압보다 크고,
    상기 제3 전압은 상기 제1 전압과 상기 제2 전압 사이의 값을 갖는 삼진 인버터 장치.
  10. 제 7 항에 있어서,
    상기 엔모스 트랜지스터 소자 및 상기 피모스 트랜지스터 소자의 각각에서, 상기 기판과 상기 정전류 형성층은 서로 동일한 도전형들을 갖고, 상기 정전류 형성층의 도핑 농도는 상기 기판의 도핑 농도보다 높은 삼진 인버터 장치.
  11. 제 7 항에 있어서,
    상기 엔모스 트랜지스터 소자 및 상기 피모스 트랜지스터 소자의 각각에서, 상기 정전류 형성층의 도핑 농도는 3 X 1018 cm-3 이상인 삼진 인버터 장치.
  12. 기판 상에 제1 방향으로 연장하는 핀 구조체를 형성하는 것;
    상기 핀 구조체의 하부에 정전류 형성층을 형성하는 것;
    상기 기판 상에 상기 제1 방향과 교차하는 제2 방향으로 연장하는 게이트 전극을 형성하는 것;
    상기 게이트 전극과 상기 핀 구조체 사이에 게이트 절연막을 형성하는 것; 및
    상기 핀 구조체의 상부에 상기 제1 방향을 따라 서로 이격된 소스 영역 및 드레인 영역을 형성하는 것;을 포함하고,
    상기 정전류 형성층은 상기 기판과 동일한 도전형을 갖고,
    상기 소스 영역 및 상기 드레인 영역을 상기 게이트 전극을 사이에 두고 서로 이격되는 트랜지스터 소자의 제조 방법.
  13. 제 12 항에 있어서,
    상기 정전류 형성층을 형성하는 것은:
    상기 핀 구조체의 하부의 양 측면들 상에 한 쌍의 불순물 필름들을 각각 형성하는 것; 및
    상기 한 쌍의 불순물 필름들을 열처리하는 것;을 포함하는 트랜지스터 소자의 제조 방법.
  14. 제 13 항에 있어서,
    상기 한 쌍의 불순물 필름들은 BSG(Boron Silicate Glass) 필름 또는 PSG(Phosphorus silicate glass) 필름을 포함하는 트랜지스터 소자의 제조 방법.
  15. 제 12 항에 있어서,
    상기 정전류 형성층을 형성하는 것은:
    이온 주입 공정을 이용하여, 상기 핀 구조체의 하부에 불순물을 주입하는 것을 포함하는 트랜지스터 소자의 제조 방법.
KR1020190081520A 2018-12-31 2019-07-05 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법 KR102264230B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/KR2019/017785 WO2020141758A1 (ko) 2018-12-31 2019-12-16 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
US17/419,700 US11908863B2 (en) 2018-12-31 2019-12-16 Transistor element, ternary inverter apparatus comprising same, and method for producing same
US18/411,943 US20240162230A1 (en) 2018-12-31 2024-01-12 Transistor element, ternary inverter apparatus comprising same, and method for producing same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20180174231 2018-12-31
KR1020180174231 2018-12-31

Publications (2)

Publication Number Publication Date
KR20200083152A true KR20200083152A (ko) 2020-07-08
KR102264230B1 KR102264230B1 (ko) 2021-06-14

Family

ID=71600902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190081520A KR102264230B1 (ko) 2018-12-31 2019-07-05 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102264230B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010016838A (ko) * 1999-08-04 2001-03-05 박종섭 모스 트랜지스터의 불순물 주입영역 형성 방법
KR20140145667A (ko) * 2013-06-13 2014-12-24 삼성전자주식회사 반도체 소자 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010016838A (ko) * 1999-08-04 2001-03-05 박종섭 모스 트랜지스터의 불순물 주입영역 형성 방법
KR20140145667A (ko) * 2013-06-13 2014-12-24 삼성전자주식회사 반도체 소자 제조 방법

Also Published As

Publication number Publication date
KR102264230B1 (ko) 2021-06-14

Similar Documents

Publication Publication Date Title
US9607995B2 (en) Semiconductor structure and fabrication method thereof, and static random access memory cell
CN103426915B (zh) 具有自对准互连件的半导体器件
US20080001233A1 (en) Semiconductor device with circuits formed with essentially uniform pattern density
KR20010033347A (ko) 벌크 씨모스 구조와 양립 가능한 에스오아이 구조
KR20040102052A (ko) 다중-두께 매립 산화물층 위에 형성된 반도체 디바이스 및그 제조 방법
CN108878293B (zh) 用于形成垂直晶体管器件中的柱的方法
US7863147B2 (en) Semiconductor device and fabrication method thereof
TW201624737A (zh) 具有上覆閘極結構之鰭式電阻器
KR20070035492A (ko) 핀 전계 효과 트랜지스터 장치 및 핀 전계 효과 트랜지스터생산 방법
CN108878530B (zh) 用于限定垂直晶体管器件中的沟道区的方法
KR102197037B1 (ko) 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
KR102264230B1 (ko) 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
US11908863B2 (en) Transistor element, ternary inverter apparatus comprising same, and method for producing same
KR102197036B1 (ko) 트랜지스터 소자, 이를 포함하는 삼진 인버터 장치, 및 이의 제조 방법
JP3744438B2 (ja) 半導体装置
KR20210061246A (ko) 트랜지스터, 이의 제조 방법, 및 이를 포함하는 삼진 인버터
KR102321421B1 (ko) 트랜지스터 제조 방법 및 삼진 인버터 제조 방법
KR102336610B1 (ko) 트랜지스터, 이를 포함하는 삼진 인버터, 및 트랜지스터 제조 방법
US20220285484A1 (en) Transistor, method for manufacturing same, and ternary inverter comprising same
US20220285507A1 (en) Transistor, ternary inverter including same, and transistor manufacturing method
US20220085017A1 (en) Transistor element, ternary inverter apparatus comprising same, and method for producing same
US20220085155A1 (en) Transistor device, ternary inverter device including same, and manufacturing method therefor
US6750106B2 (en) Polysilicon gate doping level variation for reduced leakage current
JPH1154742A (ja) 半導体装置
JP2004103637A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant