KR20200075311A - 표시 장치 및 표시 장치 제조 방법 - Google Patents

표시 장치 및 표시 장치 제조 방법 Download PDF

Info

Publication number
KR20200075311A
KR20200075311A KR1020180163853A KR20180163853A KR20200075311A KR 20200075311 A KR20200075311 A KR 20200075311A KR 1020180163853 A KR1020180163853 A KR 1020180163853A KR 20180163853 A KR20180163853 A KR 20180163853A KR 20200075311 A KR20200075311 A KR 20200075311A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting diode
electrode
display device
Prior art date
Application number
KR1020180163853A
Other languages
English (en)
Other versions
KR102569480B1 (ko
Inventor
강한샘
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020180163853A priority Critical patent/KR102569480B1/ko
Publication of KR20200075311A publication Critical patent/KR20200075311A/ko
Priority to KR1020230107638A priority patent/KR102650144B1/ko
Application granted granted Critical
Publication of KR102569480B1 publication Critical patent/KR102569480B1/ko
Priority to KR1020240037329A priority patent/KR20240040698A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 장치 및 표시 장치 제조 방법이 제공된다. 표시 장치는 복수의 발광 다이오를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판에 배치되며 발광 다이오드의 발광을 제어하도록 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이, 및 발광 다이오드의 오정렬로 인한 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함한다.

Description

표시 장치 및 표시 장치 제조 방법{DISPLAY DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 표시 장치 및 표시 장치 제조 방법에 관한 것으로서, 보다 상세하게는 발광 다이오드(Light Emitting Diode; LED)를 이용한 표시 장치 및 표시 장치 제조 방법에 관한 것이다.
액정 표시 장치와 유기 발광 표시 장치는 고해상도의 화면을 제공할 수 있고 경량 박형이 가능하다는 장점으로 인해 일상적인 전자기기, 예를 들어, 핸드폰, 노트북 등의 화면에 많이 적용되고 있고, 그 범위도 점차 확대되고 있다.
다만, 액정 표시 장치와 유기 발광 표시 장치는 표시 장치에서 영상이 표시되지 않는 영역으로 사용자에게 시인되는 베젤(bezel) 영역의 크기를 감소시키는데 한계가 있다. 예를 들어, 액정 표시 장치의 경우, 액정을 밀봉하고 상부 기판과 하부 기판을 합착하기 위해 씰런트(sealant)가 사용되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 또한, 유기 발광 표시 장치의 경우, 유기 발광 소자가 유기 물질로 이루어져 수분 또는 산소에 매우 취약하여 유기 발광 소자를 보호하기 위한 봉지부(encapsulation)가 배치되어야 하므로, 베젤 영역의 크기를 감소시키는데 한계가 있다. 이에, 복수 개의 액정 표시 패널 또는 복수 개의 유기 발광 표시 패널을 타일(tile) 형태로 배치하여 초대형 화면을 구현하는 경우, 서로 인접하는 패널 간의 베젤 영역이 사용자에게 쉽게 시인되는 문제가 있다.
이에 대한 대안으로, 소형 LED를 발광소자로 사용하는 표시 장치가 연구되고 있다. LED는 유기 물질이 아닌 무기 물질로 이루어지므로, 신뢰성이 우수하여 액정 표시 장치나 유기 발광 표시 장치에 비해 수명이 길다. 또한, LED는 점등 속도가 빠를 뿐만 아니라, 발광 효율이 좋고, 내충격성이 강해 안정성이 뛰어나며, 고휘도의 영상을 표시할 수 있기 때문에 초대형 화면에 적용되기에 적합한 소자이다.
이러한 소형 LED를 포함하는 표시 장치에 대한 여러 방면의 탐색이 진행되고 있으며, 일각에서는 제조 공정에서 발생 가능한 불량을 감소시키기 위한 표시 장치 및 표시 장치 제조 방법의 연구가 이루어지고 있다.
복수의 LED가 기판 위에 배치되는 과정에서 일부 LED의 위치가 오정렬(mis-aligned)될 수 있다. 또한, 일부 LED가 오정렬된 상태로 기판 상에 고정될 수 있다. LED가 오정렬될 경우 후속 공정에 의해 전극간 쇼트 불량이 발생할 수 있다. 본 발명의 발명자들은 상기와 같은 불량을 최소화하기 위한 대안이 필요함을 인식하게 되었다.
본 발명은 LED의 오정렬 배치로 인해 초래될 수 있는 불량을 최소화하고, 이에 따라 공정 수율을 향상시킬 수 있는 표시 장치 및 표시 장치 제조 방법을 제안하는 것을 목적으로 한다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
전술한 바와 같은 과제를 해결하기 위하여 본 발명의 일 실시예에 따른 표시 장치는 기판, 기판 상에 배치되며 복수의 화소에 포함된 복수의 발광 다이오드; 기판 상에 배치되며 복수의 발광 다이오드와 전기적으로 연결된 복수의 박막 트랜지스터; 및 복수의 박막 트랜지스터를 덮고 복수의 발광 다이오드의 측면과 접촉하는 절연층을 포함한다. 여기서, 절연층은 발광 다이오드보다 낮은 높이를 갖는 것을 특징으로 한다
또한, 본 발명의 일 실시예에 따른 표시 장치는 복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판 상에 배치되며 발광 다이오드의 발광을 제어하도록 발광 다이오드 어레이와 전기적으로 연결된 박막 트랜지스터 어레이; 및 발광 다이오드의 오정렬로 인한 발광 다이오드에 포함된 N형층 및 P형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함한다.
또한, 본 발명의 일 실시예에 따른 표시 장치 제조 방법은 화소 회로가 형성된 기판 상에 접착층을 형성하는 제1 단계; 접착층 상에 발광 다이오드를 배치하는 제2 단계; 접착층 상에 절연물질층을 형성하는 제3 단계; 및 절연물질층을 드라이 에칭하여 절연층을 형성하는 제4 단계를 포함한다.
기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명은 발광 다이오드 주변부에 구조물을 특정 구조를 갖는 구조물을 배치함으로써 발광 다이오드가 기판 상에 오정렬됨에 따라 발광 다이오드의 전극들이 전기적으로 단락되는 문제를 해결할 수 있다.
또한, 본 발명은 서로 다른 에칭 공법을 적용함에 따라 n형층 및 p형층이 전기적으로 접속되는 문제를 해결할 수 있다.
또한, 본 발명은 발광 다이오드 상부의 절연물질을 드라이 에칭으로 식각함에 따라 콘택홀 없이 연결 전극을 발광 다이오드와 접속시킬 수 있다.
또한, 본 발명은 보강층을 배치함으로써 발광 다이오드의 전극들과 연결되는 연결 전극의 단차를 최소화하여 연결 전극의 품질을 향상시킬 수 있다.
본 발명에 따른 효과는 이상에서 예시된 내용에 의해 제한되지 않으며, 더욱 다양한 효과들이 본 명세서 내에 포함되어 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치의 평면도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치의 제조 방법을 설명하기 위한 개략적인 공정도들이다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 5a 및 도 5b는 도 4에 도시된 표시 장치의 일부를 나타낸 확대 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
본 발명의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도시된 사항에 한정되는 것은 아니다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~측면에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
소자 또는 층이 다른 소자 또는 층 위 (on)로 지칭되는 것은 다른 소자 바로 위에 또는 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.
또한 제1, 제2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성 요소는 본 발명의 기술적 사상 내에서 제2 구성 요소일 수도 있다.
명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 도시된 것이며, 본 발명이 도시된 구성의 크기 및 두께에 반드시 한정되는 것은 아니다.
본 발명의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 도면을 참조하여 본 발명에 대해 설명하기로 한다.
도 1 및 도 2는 각각 본 발명의 일 실시예에 따른 표시 장치의 평면도 및 단면도이다.
도 1에 도시된 표시 장치(100)는 표시 영역(AA) 및 비표시 영역(NA)을 포함한다. 표시 영역(AA)에는 복수의 화소(PX)가 구비되고, 비표시 영역(NA)에는 화소(PX)와 화소 구동부를 연결하기 위한 패드부가 위치한다. 이 때, 비표시 영역(NA)은 발명의 설명을 위해 구분해 놓았을 뿐이며, 비표시 영역(NA)이 사용자의 눈에 시인되는 베젤 영역을 의미하는 것은 아니다. 예를 들어, 본 발명의 표시 장치(100)를 타일 형태로 복수 개 배치할 경우, 표시 장치(100) 간의 간격이 시인되지 않아 제로 베젤을 구현할 수 있고, 이에 따라 타일링된 복수의 표시 장치(100)는 하나의 대형 패널로 인지될 수 있다. 따라서, 본 발명의 일 실시예에 따른 표시 장치(100)는 표시 영역(AA)만을 포함하고 비표시 영역(NA)은 없는 것으로 정의될 수 있다.
화소(PX)는 빛이 발광되는 개별 단위로서, 복수의 발광 소자 및 복수의 발광 소자를 개별적으로 구동하기 위한 복수의 화소 회로를 포함할 수 있다.
하나의 화소(PX)는 각각 다른 색으로 발광되는 복수의 발광 소자로 구성된 단위 화소로 정의될 수 있다. 예를 들어, 화소(PX)는 적색, 녹색, 및 청색으로 각각 발광되는 발광 소자들을 포함할 수 있다. 하지만 반드시 이에 제한되는 것은 아니며, 예를 들어 화소(PX)는 하나의 발광 소자로 구성된 서브 화소로 정의될 수도 있다. 한편, 발광 소자로서 무기 물질로 구성된 발광 다이오드(140)가 사용될 수 있다. 일반적으로, 발광 다이오드(140)는 그 크기가 100 마이크로미터(μm) 이하이면 마이크로 엘이디(Micro LED)로 명명되고, 그 크기가 100 마이크로미터(μm) 이상이면 미니 엘이디(Mini LED)로 명명된다.
화소 회로는 복수의 반도체 소자(120)를 포함할 수 있다. 화소(PX)에 포함된 발광 다이오드(140) 및 반도체 소자(120)는 게이트 배선(GL) 및 데이터 배선(DL)과 같은 복수의 배선을 통해 게이트 제어 회로 및 데이터 제어 회로 등이 포함된 화소 구동부와 연결될 수 있다. 한편, 발광 다이오드(140), 화소 회로, 및 복수의 배선 등은 기판(110)의 상부에 배치되고, 화소 구동부는 기판(110)의 하부에 배치될 수 있다. 그리고 기판(110)의 측면에는 화소(PX) 및 화소 구동부를 연결하는 복수의 연결 배선이 배치될 수 있다.
도 2는 반도체 소자(120), 발광 다이오드(140), 및 이를 둘러싼 구조물을 나타낸 단면도이다. 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 장치(100)는 기판(110), 반도체 소자(120), 게이트 절연층(131), 패시베이션층(132), 반사층(RF), 접착층(133), 발광 다이오드(140), 절연층(150) 및 연결 전극(161, 162)을 포함할 수 있다.
기판(110)은 다양한 기능 요소들을 지지하는 기판으로서, 절연 물질일 수 있다. 예를 들어, 기판(110)은 유리 또는 폴리이미드(polyimide)를 포함할 수 있다. 기판(110)이 가요성(flexibility)을 갖는 경우, 기판(110)은 기판(110)을 보강하기 위해 기판(110)의 후면에 결합된 백 플레이트를 더 포함할 수 있다. 백 플레이트는 플라스틱 재질, 예를 들어, 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 재질을 포함할 수 있다.
기판(110) 상에는 반도체 소자(120)가 배치된다. 반도체 소자(120)는 표시 장치(100)의 구동 소자로 사용될 수 있다. 반도체 소자(120)는 예를 들어, 박막 트랜지스터(Thin Film Transistor; TFT), N형 금속 산화막 반도체(N-channel Metal Oxide Semiconductor; NMOS), P형 금속 산화막 반도체(P-channel Metal Oxide Semiconductor; PMOS), 상보성 금속 산화막 반도체(Complementary Metal Oxide Semiconductor; CMOS), 전계 효과 트랜지스터(Field Effect Transistor; FET) 등일 수 있으나, 이에 제한되지 않는다. 이하에서는, 복수의 반도체 소자(120)가 박막 트랜지스터인 것으로 가정하여 설명하기로 하나, 이에 제한되지 않는다.
반도체 소자(120)는 게이트 전극(121), 액티브층(122), 소스 전극(123) 및 드레인 전극(124)을 포함한다.
기판(110) 상에 게이트 전극(121)이 배치된다. 게이트 전극(121)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 전극(121) 상에 게이트 절연층(131)이 배치된다. 게이트 절연층(131)은 게이트 전극(121)과 액티브층(122)을 절연시키기 위한 층으로, 절연 물질로 이루어질 수 있다. 예를 들어, 게이트 절연층(131)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(131) 상에 액티브층(122)이 배치된다. 예를 들어, 액티브층(122)은 산화물 반도체, 비정질 실리콘 또는 폴리 실리콘 등으로 이루어질 수 있으나, 이에 제한되지 않는다.
액티브층(122) 상에 소스 전극(123) 및 드레인 전극(124)이 서로 이격되어 배치된다. 소스 전극(123) 및 드레인 전극(124)은 액티브층(122)과 전기적으로 연결될 수 있다. 소스 전극(123) 및 드레인 전극(124)은 도전성 물질, 예를 들어, 구리(Cu), 알루미늄(Al), 몰리브덴(Mo), 티타늄(Ti), 또는 이들의 합금으로 구성될 수 있으나, 이에 제한되는 것은 아니다.
반도체 소자(120) 상에 패시베이션층(132)이 배치된다. 패시베이션층(132)을 구비함으로써 패시베이션층(132) 하부에 배치되는 요소, 예를 들어 반도체 소자(120)를 보호할 수 있다. 패시베이션층(132)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다. 패시베이션층(132)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1) 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다.
기판(110)과 반도체 소자(120) 사이에는 버퍼층이 배치될 수 있다. 버퍼층은 기판(110)으로부터 수분 또는 불순물이 기판(110) 상부로 확산되는 것을 최소화할 수 있다. 버퍼층은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
게이트 절연층(131) 상에 게이트 배선(GL)이 배치된다. 게이트 배선(GL)은 게이트 전극(121)과 동일 층 상에 배치될 수 있으며, 게이트 배선(GL)은 게이트 전극(121)과 동일한 물질로 이루어질 수 있다. 게이트 배선(GL)은 표시 영역(AA) 및 비표시 영역(NA)과 중첩하도록 일 방향으로 연장될 수 있다. 데이터 배선(DL) 또한 게이트 배선(GL)과 동일한 취지로 형성될 수 있으며, 데이터 배선(DL)은 게이트 배선(GL)과는 다른 방향으로 연장될 수 있다.
게이트 절연층(131) 상에 공통 배선(CL)이 배치된다. 공통 배선(CL)은 발광 다이오드(140)에 공통 전압을 인가하기 위한 배선으로, 게이트 배선(GL) 또는 데이터 배선(DL)과 이격되어 배치될 수 있다. 공통 배선(CL)은 게이트 배선(GL) 또는 데이터 배선(DL)과 동일한 방향으로 연장될 수 있다. 공통 배선(CL)은 소스 전극(123) 및 드레인 전극(124)과 동일한 물질로 이루어지거나, 게이트 전극(121)과 동일한 물질로 이루어질 수 있다.
패시베이션층(132) 상에 반사층(RF)이 배치된다. 반사층(RF)은 발광 다이오드(140)의 발광 효율을 향상시키기 위한 층이다. 반사층(RF)은 발광 다이오드(140)에서 발광된 광 중 기판(110) 측으로 향한 광을 표시 장치(100)의 상부로 반사시켜 표시 장치(100) 외부로 출광시킨다. 반사층(RF)은 높은 반사율을 갖는 금속 물질로 이루어질 수 있으며, 예를 들어 은(Ag), 알루미늄(Al) 등을 포함할 수 있다. 한편, 순수한 은(Ag)은 산소 또는 질소와 반응하여 반사도가 저하될 수 있으므로, 반사층(RF)은 ITO/Ag/ITO의 다중층으로 형성되거나, 팔라듐(Pd)이나 구리(Cu)의 불순물을 첨가하여 형성될 수 있다.
반사층(RF) 상에 접착층(133)이 배치된다. 접착층(133)은 기판(110) 상에 발광 다이오드(140)를 고정시키기 위한 층으로, 금속 물질로 이루어진 반사층(RF)과 발광 다이오드(140)를 절연시킬 수 있다. 하지만, 반드시 이에 제한되는 것은 아니며, 발광 다이오드가 하부의 일 전극이 노출된 구조인 버티컬 타입일 경우 접착층(133)은 발광 다이오드의 일 전극과 반사층(RF)이 전기적으로 연결될 수 있도록 접착층(133)은 전도성 물질을 포함할 수도 있다. 접착층(133)은 열 경화 물질 또는 광 경화 물질로 이루어질 수 있으며, 접착층(133)은 Adhesive polymer, epoxy resist, UV resin, polyimide 계열, acrylate 계열, 우레탄 계열, Polydimethylsiloxane(PDMS) 중 어느 하나로 선택될 수 있으나, 이에 한정되는 것은 아니다.
접착층(133)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1) 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다. 이 때, 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)은 패시베이션층(132)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 큰 직경을 가질 수 있다. 한편, 접착층(133)은 도 2에 도시된 바와 같이 기판(110) 전면 상에 배치될 수 있지만, 반드시 이에 제한되는 것은 아니다. 몇몇 실시예에서 접착층(133)은 발광 다이오드(140)와 중첩되도록 아일랜드 모양으로 패터닝될 수 있다.
발광 다이오드(140)가 접착층(133) 상에 반사층(RF)과 중첩하도록 배치된다. 발광 다이오드(140)는 n형층(141), 활성층(142), p형층(143), n전극(145), p전극(144) 및 봉지막(146)을 포함한다. 이하에서는, 발광 다이오드(140)가 래터럴(lateral) 구조의 LED인 것으로 설명하지만, 반드시 이에 제한되는 것은 아니다. 예를 들어, 몇몇 실시예에서의 발광 다이오드(140)는 버티컬(vertical) 구조의 LED인 것으로 설명될 수도 있다.
n형층(141)은 음의 전하를 가지는 자유 전자가 캐리어로서 이동하여 전류가 생기는 반도체층으로서, n-GaN계 물질로 이루어질 수 있다. n-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, n형층(141)의 도핑에 사용되는 불순물로는 Si, Ge, Se, Te, C 등이 사용될 수 있다. 그리고, 경우에 따라 성장 기판과 n형층(141) 사이에는 도핑되지 않은 GaN계 반도체층과 같은 버퍼층이 추가로 형성될 수 있다.
활성층(142)은 n형층(141) 상에 배치되고, 우물층과 우물층보다 밴드 갭이 높은 장벽층을 갖는 다중 양자 우물(MQW; Multi Quantum Well) 구조를 가질 수 있다. 예를 들어, 활성층(142)은 InGaN/GaN 등의 다중 양자 우물 구조를 가질 수 있다.
p형층(143)은 양의 전하를 가지는 정공이 캐리어로서 이동하여 전류가 생기는 반도체층으로서, p-GaN계 물질로 이루어질 수 있다. p-GaN계 물질은 GaN, AlGaN, InGaN, AlInGaN 등일 수 있고, p형층(143)의 도핑에 사용되는 불순물로는 Mg, Zn, Be 등이 사용될 수 있다.
p형층(143) 상에는 오믹 접촉(ohmic contact)을 형성하기 위하여 p전극(144)이 배치된다. p전극(144)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등과 같은 투명 도전 물질일 수 있지만, 이에 한정되지는 않는다. 그리고 n형층(141) 상에는 오믹 접촉을 위한 n전극(145)이 배치된다. n전극(145)은 p전극(144)과 동일한 물질로 이루어질 수 있다.
n형층(141) 및 p형층(143) 상에는 n형층(141) 및 p형층(143)을 보호하기 위한 봉지막(146)이 배치된다. 봉지막(146)은 SiO2, Si3N4 또는 레진(Resin)으로 이루어질 수 있다. 봉지막(146)은 발광 다이오드(140)의 하부를 제외한 발광 다이오드(140)의 전면에 배치될 수 있다. 다만, 봉지막(146)에 의해 p전극(144) 및 n전극(145)의 일부가 노출되며, 상기 노출된 영역을 통해 p전극(144) 및 n전극(145)은 제1 연결 전극(161) 및 제2 연결 전극(162)과 각각 오믹 접촉된다.
절연층(150)이 반도체 소자(120) 상에 배치된다. 절연층(150)은 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있으나, 이에 한정되는 것은 아니다.
절연층(150)은 기판(110)의 전면을 덮도록 배치될 수 있다. 또한, 절연층(150)은 발광 다이오드(140)의 측면에 인접하여 배치됨으로써 발광 다이오드(140)를 기판(110) 상에 더욱 강하게 고정시킬 수 있다. 절연층(150)은 반도체 소자(120)와 제1 연결 전극(161)을 전기적으로 연결하기 위한 제1 홀(H1), 및 공통 배선(CL)과 제2 연결 전극(162)을 전기적으로 연결하기 위한 제2 홀(H2)을 포함할 수 있다. 이 때, 절연층(150)에 포함된 제1 홀(H1) 및 제2 홀(H2)은 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 큰 직경을 가질 수 있다.
절연층(150)은 복수의 발광 다이오드(150) 사이를 평탄화시킬 수 있다. 절연층(150)은 반도체 소자(120) 및 반사층(RF) 등으로 인한 기판(110) 상의 단차를 보상하여 연결 전극(161, 162)이 반도체 소자(120) 및 공통 배선(CL)과 원활하게 연결될 수 있도록 한다.
절연층(150)은 발광 다이오드(140)에 포함된 n형층(141)의 두께와 대응되도록 배치될 수 있다. 발광 다이오드(140) 및 절연층(150)과의 경계부에서 연결 전극(161, 162)이 단차 구조를 갖는 것을 최소화하기 위하여 절연층(150)은 p형층(143) 또는 n형층(141) 보다 작은 두께를 갖도록 배치될 수 있다. 이를 위해, 절연층(150)은 발광 다이오드(140)의 상부에는 배치되지 않을 수 있다. 예를 들어, 절연층(150)은 발광 다이오드(140) 상에 형성된 봉지막(146), p전극(144) 및 n전극(145)과는 중첩하지 않도록 배치될 수 있다.
복수의 발광 다이오드(140)는 별도의 성장 기판 상에서 형성된 뒤 기판 분리 공정을 통해 기판(110) 상으로 이동될 수 있다. 복수의 발광 다이오드(140)를 성장 기판과 분리하는 기판 분리 공정에는 레이저 리프트 오프(Laser Lift Off; LLO) 또는 케미컬 리프트 오프(Chemical Lift Off; CLO) 공정 등이 적용될 수 있다. 이 때, 발광 다이오드(140)가 성장 기판으로부터 분리되면서 성장 기판과 인접한 봉지막(146)의 일부가 성장 기판과 함께 제거될 수 있다. 이에 따라, 성장 기판으로부터 분리된 복수의 발광 다이오드(140)의 측면에는 n형층(141)의 일부가 노출된 노출부(UC)를 포함할 수 있다. 그리고 발광 다이오드(140)는 측면에 포함된 노출부(UC)를 통해 n형층(141)의 일부가 노출된 채로 기판(110) 상에 배치될 수 있다. 본 발명의 일 실시예에 따른 절연층(150)은 노출부(UC)를 완전히 덮도록 배치되어, n형층(141)에 불필요한 신호가 인가되는 것을 막아준다. 즉, 노출부(UC)는 절연층(150)에 의해 전기적으로 절연될 수 있다.
제1 연결 전극(161)이 절연층(150) 및 발광 다이오드(140) 상에 배치된다. 제1 연결 전극(161)은 발광 다이오드(140)의 p전극(144)과 반도체 소자(120)를 전기적으로 연결시킨다. 도 2를 참조하면, 제1 연결 전극(161)은 제1 홀(H1)을 통해 반도체 소자(120)의 소스 전극(123)과 연결된다. 제1 연결 전극(161)은 표시 장치(100)가 전면 발광 타입일 경우에는 투명 도전 물질로 이루어지고, 표시 장치(100)가 배면 발광 타입을 경우에는 반사성 도전 물질로 이루어질 수 있다. 투명 도전 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있지만, 반드시 이에 한정되지는 않는다. 반사성 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되지는 않는다.
제2 연결 전극(162)이 절연층(150) 및 발광 다이오드(140) 상에 배치된다. 제2 연결 전극(162)은 발광 다이오드(140)의 n전극(145)과 공통 배선(CL)을 전기적으로 연결시킨다. 도2 를 참조하면, 제2 연결 전극(162)은 제2 홀(H2)을 통해 공통 배선(CL)과 연결된다. 제2 연결 전극(162)은 반사성 도전 물질로 이루어지거나, 제1 연결 전극(161)과 동일한 물질로 이루어질 수 있다. 반사성 도전 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되지는 않는다.
도 3a 내지 도 3e는 본 발명의 일 실시예에 따른 표시 장치 및 표시 장치의 제조 방법을 설명하기 위한 개략적인 공정도들이다. 각 구성 요소에 대한 기본적인 구조 및 구성 물질에 대해서는 도 2에 도시된 표시 장치(100)와 실질적으로 동일하므로 중복 설명은 생략한다.
도 3a를 참조하면, 기판(110) 상에 반사층(RF)이 형성된다. 기판(110) 상의 전면에 반사물질층을 형성한 뒤, 발광 다이오드(140)가 배치될 영역만 남기고 나머지 영역에 위치하는 반사물질층은 식각함으로써 반사층(RF)을 형성할 수 있다. 이 때, 반사층(RF)의 크기는 발광 다이오드(140)가 오정렬되어 배치될 경우를 감안하여 발광 다이오드(140)의 단면적보다 큰 단면적을 갖도록 형성될 수 있다. 구체적으로 도 2를 참조하면, 발광 다이오드(140)가 정위치에 배치되는 위치인 L1, L1' 및 발광 다이오드(140)가 오정렬되어 배치되는 위치인 L2, L2' 를 모두 포함하는 크기를 갖도록 반사층(RF)이 형성될 수 있다. 도 2에 도시된 반사층(RF)의 크기는 L1, L2, L1' 위치를 포함하는 것으로 도시하였으나, L2' 위치를 포함하는 크기를 갖도록 형성될 수 있다.
이어서, 기판(110) 및 반사층(RF) 상에 접착층(133)을 형성한다. 기판(110) 상 전면에 접착층(133)을 형성하며, 접착층(133)은 제1 홀(H1) 및 제2 홀(H2)을 모두 덮는다.
이어서 도 3b를 참조하면, 접착층(133) 상에 발광 다이오드(140)을 위치시킨다. 몇몇 실시예에서, 성장 기판에 위치한 발광 다이오드(140)를 기판(110)의 접착층(133) 상으로 이동시킴으로써 발광 다이오드(140)를 기판(110)과 고정시킨다. 이 때, 발광 다이오드(140)의 평면상 단면은 반사층(RF)과 완전히 중첩된다. 이 때, 발광 다이오드(140)는 측면에 n형층(141)의 적어도 일부가 노출된 노출부(UC)를 포함할 수 있다.
이어서, 접착층(133)을 경화시킨다. 접착층(133)은 UV 등과 같은 광 또는 고온의 열을 이용하여 단단히 경화될 수 있다. 이어서, 포토 공정을 이용하여 경화된 접착층(133)에 제1 홀(H1) 및 제2 홀(H2)을 형성한다. 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)은 공정 오차를 감안하여 패시베이션층(132)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 크게 형성될 수 있다.
이이서 도 3c를 참조하면, 기판(110) 상에 절연물질층(150')을 형성한다. 절연물질층(150')은 반도체 소자(120), 발광 다이오드(140), 및 공통 배선(CL)을 덮도록 기판(110)의 전면에 배치되며, 복수의 발광 다이오드(140) 사이의 영역에서는 평탄화층으로서 기능할 수 있다. 절연물질층(150')은 발광 다이오드(140)의 두께보다 작은 두께를 갖도록 형성하거나, 이 후의 식각 공정을 통해 제거되는 절연물질층(150')을 고려하여 발광 다이오드(140)의 두께보다 큰 두께를 갖도록 형성할 수 있다. 또한, 절연물질층(150')은 2회 이상의 공정으로 기판(110) 상에 코팅될 수 있다. 다시 말해서, 절연물질층(150')의 코팅 장비 및 공정 조건에 따라 기판(110) 상에 절연물질층(150')을 형성하기 위해 복수 회의 코팅 공정이 진행될 수 있다.
한편, 발광 다이오드(140)를 기판(110) 상에 배치하는 과정에서, 접착층(133) 및 발광 다이오드(140)의 측면에 이물질이 유입될 수 있다. 이러한 이물질로 인해 절연물질층(150')이 제대로 코팅되지 못하는 계면 들뜸 현상이 발생할 수 있다. 이와 같은 문제를 개선하기 위해, 기판(110) 상에 절연물질층(150')을 형성하기 전에 계면 보상 공정이 추가로 수행될 수 있다. 즉, 계면 보상 공정은 기판(110) 상에 발광 다이오드(140)를 배치한 후 수행될 수 있다. 계면 보상 공정은 접착층(133) 또는 발광 다이오드(140)의 측면에 위치한 이물질을 드라이 에칭을 통해 제거하는 식각 공정을 포함할 수 있다. 이에 따라, 절연물질층(150')은 접착층(133) 상에서 들뜸 현상 없이 고르게 코팅될 수 있다.
이어서, 절연물질층(150')의 경화 공정을 수행한다. 절연물질층(150')은 UV 등의 광 또는 열을 가함으로써 경화될 수 있다.
이어서, 도 3d를 참조하면, 절연물질층(150')을 식각하여 절연층(150)을 형성한다. 절연층(150)은 드라이 에칭 공정을 통해 절연물질층(150')을 식각하여 형성된다. 드라이 에칭 공법으로 식각되기 때문에 절연물질층(150')은 모든 영역에서 일정한 수준의 두께가 깎이게 된다. 즉, 발광 다이오드(140) 상부에 위치한 절연물질층(150')은 식각되어 사라지게 되고, 복수의 발광 다이오드(140) 사이에 위치한 절연물질층(150')은 식각되어 높이가 낮아진다. 도 3d에 도시된 절연층(150)은 n형층(141)의 높이와 같거나 n형층(141)보다 낮은 높이를 갖도록 식각된다. 이로써, 연결 전극(161, 162)이 형성될 곳의 단차가 줄어들어 연결 전극(161, 162)의 불량이 최소화될 수 있다.
이어서, 절연층(150)에 제1 홀(H1) 및 제2 홀(H2)을 형성한다. 제1 홀(H1) 및 제2 홀(H2)은 포토 공정으로 식각될 수 있다. 절연층(150)에 형성된 제1 홀(H1) 및 제2 홀(H2)은 공정 오차를 감안하여 패시베이션층(132) 및 접착층(133)에 포함된 제1 홀(H1) 및 제2 홀(H2)보다 크게 형성될 수 있다.
이어서, 도 3e를 참조하면, 제1 연결 전극(161)을 절연층(150) 상에 형성한다. 제1 연결 전극(161)은 반도체 소자(120)의 소스 전극(123), 제1 홀(H1), 절연층(150), 봉지막(146), 및 p전극(144) 상에 형성된다. 제1 연결 전극(161)은 소스 전극(123) 및 발광 다이오드(140)의 p전극(144)을 전기적으로 연결시킨다. 한편, p전극(144)은 생략될 수 있으며, 이 때, 제1 연결 전극(161)은 발광 다이오드(140)의 p형층(143)에 직접 연결될 수 있다.
제2 연결 전극(162) 또한 제1 연결 전극(161)과 동일한 취지로 설명될 수 있다. 제2 연결 전극(162)은 공통 배선(CL), 제2 홀(H2), 절연층(150), 봉지막(146), 및 n전극(145) 상에 형성된다. 제2 연결 전극(162)은 공통 배선(CL) 및 발광 다이오드(140)의 n전극(145)을 전기적으로 연결시킨다. 한편, n전극(145)은 생략될 수 있으며, 이 때, 제2 연결 전극(162)은 발광 다이오드(140)의 n형층(141)에 직접 연결될 수 있다.
비교예에 따르면, 본 발명의 일 실시예에 따른 절연층(150)과 같은 기능을 하는 평탄화층이 발광 다이오드(140) 상부에까지 형성될 수 있다. 즉, 평탄화층이 기판(110)의 전면 및 발광 다이오드(140)를 덮도록 형성되어, 기판(110) 상부를 평탄화시킬 수 있고 발광 다이오드(140)를 기판(110)과 더욱 단단히 고정시킬 수 있다. 이 경우, 반도체 소자(120) 또는 공통 배선(CL)은 발광 다이오드(140)의 상부에 형성된 평탄화층의 컨택홀을 통해 발광 다이오드(140)와 전기적으로 연결될 수 있다. 그리고, 발광 다이오드(140)의 상부에 형성된 평탄화층의 컨택홀은 제1 홀(H1) 또는 제2 홀(H2)을 형성하는 공정과 동일한 포토 공정을 통해 형성될 수 있다.
한편, 발광 다이오드(140)는 기판(110) 상으로 이동된 후 일정 압력이 가해짐으로써 접착층(133) 상에 1차적으로 접착된다. 이 과정에서 몇몇 발광 다이오드(140)의 위치가 비뚤어지거나 옆으로 이동되어 오정렬될 수 있다. 또한, 발광 다이오드(140)는 전사 장비에 의해 기판(110) 상으로 이동되는데, 전사 장비의 얼라인 오류 등의 이유로 기판(110) 상에 발광 다이오드(140)가 오배치될 수 있다. 상기와 같이, 몇몇 발광 다이오드(140)는 기판(110) 상에 오정렬되거나 오배치되어 그대로 고정될 수 있으며, 이 경우 여러 가지 문제가 발생할 수 있다.
구체적으로 도 2 및 도 3b를 참조하여 설명하면, 발광 다이오드(140)는 정위치로부터 쉬프트되어 기판(110) 상에 정렬되거나 고정될 수 있다. 발광 다이오드(140)의 끝단이 배치되는 정위치는 L1 및 L1' 위치라고 가정할 경우, 일부 발광 다이오드(140)는 그 끝단이 L2 및 L2' 위치에 정렬되거나, L2 및 L2' 위치에 정렬된 채로 고정될 수 있다. 이와 같이, 발광 다이오드(140)가 정위치(L1, L1')가 아닌 다른 위치(L2, L2')에 정렬되거나 고정될 경우, 발광 다이오드(140) 상부에 형성된 평탄화층의 컨택홀이 n전극(145) 또는 p전극(144)과 오버랩되지 않을 수 있다. 따라서, 발광 다이오드(140)는 반도체 소자(120) 또는 공통 배선(CL)과 전기적으로 연결되지 않을 수 있다. 또한, 발광 다이오드(140)가 정위치(L1, L1')가 아닌 다른 위치(L2, L2')에 정렬되거나 고정될 경우, 발광 다이오드(140)의 측면에 인접한 평탄화층이 식각되어 노출부(UC)가 공기 중에 노출될 수 있다. 이에 따라, 후속 공정에 의해 형성되는 연결 전극(161, 162)에 의해 n형층(141) 및 p형층(143)이 전기적으로 단락될 수 있다. 본 발명의 발명자들은 상기와 같이 발광 다이오드(140)가 오배치 또는 오정렬됨으로 인해 발생하는 불량 현상을 파악하였고, 발광 다이오드(140)의 오배치 또는 오정렬로 인한 문제들을 미연에 차단할 수 있는 새로운 구조물을 포함하는 표시 장치(100) 및 표시 장치 제조 방법을 고안하였다.
본 발명의 일 실시예에 따른 표시 장치(100)는 발광 다이오드(140)의 오정렬 또는 오배치와 상관없이 발광 다이오드(140)의 n형층(141) 및 p형층(143)의 전기적 단락 불량을 방지할 수 있는 구조물을 포함한다. 도 3d를 참조하면, 절연물질층(150')은 드라이 에칭 공법으로 식각되기 때문에, 특정 발광 다이오드(140)의 오정렬로 인해 초래되는 n형층(141)과 p형층(143)의 전기적 단락 불량 현상을 차단할 수 있다. 구체적으로, 절연물질층(150')이 드라이 에칭 공법으로 식각되기 때문에, 일부 발광 다이오드(140)가 오정렬되더라도 발광 다이오드(140)의 측면의 절연층(150)에 홀이 형성되지 않으으며, 발광 다이오드(140)의 노출부(UC)는 절연층(150)에 의해 전기적인 절연 상태로 유지된다. 따라서, n형층(141)은 불필요한 신호와의 전기적인 단락으로부터 안전하게 보호될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이며, 도 5a 및 도 5b는 도 4에 도시된 표시 장치의 일부를 나타낸 확대 단면도이다.
도 4, 도 5a 및 도 5b에 도시된 표시 장치(200)는 도 1 및 도 2에 도시된 표시 장치(100)와 비교하여 절연층(250)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
도 4에 도시된 절연층(250)은 발광 다이오드(140)의 좌측과 우측에서 그 높이가 서로 상이하도록 배치될 수 있다. 도 2에 도시된 표시 장치(100)는 절연층(150)과 p전극(144) 사이의 단차가 절연층(150)과 n전극(145) 사이의 단차보다 크다. 이에 따라, 절연층(150)과 p전극(144) 상에 배치되는 제1 연결 전극(161)은 제2 연결 전극(162) 대비 상대적으로 단선에 취약할 수 있다. 도 4에 도시된 표시 장치(200)는 상기와 같은 취약점을 개선한 구조로서, 제1 연결 전극(161)의 단차는 제2 연결 전극(162)의 단차와 유사한 수준으로 관리될 수 있다.
도 4에 도시된 표시 장치(200)는 발광 다이오드(140)의 좌측 및 우측에 배치된 절연층(250)만을 도시하고 있지만, 절연층(250)의 구조가 이에 제한되는 것은 아니다. 예를 들어, 발광 다이오드(140)는 p형층(143) 및 p전극(144)과 가까운 측면인 제1 측부와, n전극(145)과 가까운 측면인 제2 측부를 포함하는 것으로 정의할 수 있다. 그리고, 제1 측부에 인접하여 형성된 절연층(251)을 제1 절연층(251)으로 정의하고, 제2 측부에 인접하여 형성된 절연층(252)을 제2 절연층(252)으로 정의할 수 있다. 즉, 기판(110) 상에 배치된 발광 다이오드(140)를 도 1과 같은 평면도에서 보았을 경우, 제1 절연층(251)은 n전극(145)과 p전극(144) 사이에 위치한 봉지막(146)을 기준으로 좌측 영역에 위치할 수 있고, 제2 절연층(252)은 n전극(145)과 p전극(144) 사이에 위치한 봉지막(146)을 기준으로 우측 영역에 위치하는 것으로 정의될 수 있다.
제1 절연층(251)의 두께와 제2 절연층(252)의 두께를 다르게 구성하기 위해서는 도 3c에 도시된 절연물질층(150')을 식각하는 공정을 복수 회로 구분하여 수행할 수 있다. 예를 들어, 제1 절연층(251)을 형성할 때는 제2 절연층(252)에 해당하는 영역을 가린 채로 절연물질층(150')을 드라이 에칭 공법으로 식각하고, 제2 절연층(252)을 형성할 때는 제1 절연층(251)에 해당하는 영역을 가린 채로 절연물질층(150')을 드라이 에칭 공법으로 식각할 수 있다. 이로써, 제1 절연층(251)은 제1 두께를 갖도록 형성이 가능하고, 제2 절연층(252)은 제1 두께와는 다른 제2 두께를 갖도록 형성이 가능하다.
도 5a는 제1 절연층(251)이 발광 다이오드(140)의 제1 측부와 접촉하는 부분의 단면도이며, 도 4에 도시된 표시 장치(200)에서 A 영역에 해당하는 단면도이다. 그리고 도 5b는 제2 절연층(252)이 발광 다이오드(140)의 제2 측부와 접촉하는 부분의 단면도이며, 도 4에 도시된 표시 장치(200)에서 B 영역에 해당하는 단면도이다. 절연층(250)의 상부 표면은 평평하게 유지되다가 발광 다이오드(140)와 가까워지면서 절연층(250)의 상면은 경사각을 갖는다. 즉, 절연층(250)이 발광 다이오드(140)의 제1 측부 또는 제2 측부와 가까워질수록 절연층(250)의 두께는 다소 증가한다. 이러한 절연층(250)의 구조를 통해 절연층(250)이 드라이 에칭 공법으로 식각되었음을 알 수 있다. 도 3c를 참조하면, 절연물질층(150')은 기판(110) 상의 전면에 코팅되는데, 기판(110) 상에 배치된 구성 요소의 돌출된 모양을 따라 부드러운 굴곡을 갖도록 형성된다. 따라서, 드라이 에칭 공법으로 절연물질층(150')을 식각하는 경우, 절연물질층(150')의 부드러운 굴곡은 절연층(250)의 상부 표면의 적어도 일부가 경사각을 갖는 경사부를 포함하는 것으로 반영된다. 따라서, 표시 장치(200)의 발광 다이오드(140) 및 절연층(250)의 구조를 통해 드라이 에칭 공법이 수행되었는지, 또는 본 명세서에 설명된 제조 장치 제조 방법이 적용되었는지를 쉽게 파악할 수 있다.
한편, 제1 연결 전극(161)은 제1 절연층(251) 및 제1 절연층(251)의 경사부, 그리고 발광 다이오드(140)의 상부에 형성된다. 제1 연결 전극(161)은 제1 절연층(251)의 부드러운 굴국을 따라 형성되므로, 제1 연결 전극(161)에 발생할 수 있는 단선 등의 불량이 현저히 감소될 수 있다. 제2 연결 전극(162) 또한 제1 연결 전극(161)과 동일한 취지로 설명될 수 있다.
도 6은 본 발명의 다른 실시예에 따른 표시 장치의 일부를 나타낸 단면도이다.
도 6에 도시된 표시 장치(300)는 도 1 및 도 2에 도시된 표시 장치(100)와 비교하여 보상층(350)만이 상이할 뿐, 다른 구성은 실질적으로 동일하므로 중복 설명은 생략한다.
절연층(150) 상에 보상층(350)이 배치될 수 있다. 도 6에 도시된 발광 다이오드(140)는 n형층(141) 상에 p형층(143)이 위치하므로 n전극(145)의 높이와 p전극(144)의 높이가 서로 다르다. n전극(145) 및 p전극(144)의 높이 차이는 제1 연결 전극(161) 또는 제2 연결 전극(162)의 품질에 나쁜 영향을 초래할 수 있다. 따라서, 절연층(150)과의 단차가 상대적으로 크게 형성되는 영역에, 단차가 감소될 수 있도록 보상층(350)이 배치될 수 있다. 즉, 발광 다이오드(140)의 제1 측부에 인접한 절연층(150) 상부에 보상층(350)이 배치될 수 있다. 보상층(350)은 발광 다이오드(140)의 제1 측부에 접촉하여 배치되고, 활성층(142) 및 p형층(143)을 덮는 봉지막(146)과 접촉하여 배치될 수 있다.
보상층(350)은 절연층(150)과 동일한 물질이거나, 또는 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있다. 또한, 보상층(350)은 제1 연결 전극(161)과 동일한 물질이거나, 또는 표시 장치(300)가 전면 발광 타입일 경우에는 투명한 금속 물질로 이루어질 수 있고, 표시 장치(300)가 배면 발광 타입을 경우에는 반사성 금속 물질로 이루어질 수 있다. 투명한 금속 물질은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등이 될 수 있으며, 반사성 금속 물질은 Al, Ag, Au, Pt, 또는 Cu 등이 될 수 있지만, 반드시 이에 한정되는 것은 아니다.
보상층(350)은 발광 다이오드(140)을 둘러싸도록 배치될 수 있으며, 특히 p형층(142)을 둘러싸도록 배치될 수 있다. 따라서, 도 6에 도시된 제1 연결 전극(161)은 절연층(150), 보상층(350), 및 발광 다이오드(140) 상부에 배치되어 단차에 의한 굴곡이 최소화될 수 있고, 제1 연결 전극(161)은 제2 연결 전극(162)과 동등한 품질로 형성될 수 있다.
몇몇 실시예에서, 발광 다이오드(140), 절연층(150), 및 연결 전극(161, 162) 상부에 커버층이 배치될 수 있다. 커버층은 제1 연결 전극(161) 및 제2 연결 전극(162)과 완전히 중첩되어, 제1 연결 전극(161) 및 제2 연결 전극(162)이 들뜨게 되는 현상을 최소화시킬 수 있다. 커버층은 절연층(150)과 동일한 물질이거나, 또는 포토아크릴(photo acryl), 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene resin), 아크릴레이트계 수지(acrylate) 등의 유기 물질로 이루어질 수 있다. 보강층은 본 발명의 실시예들에 따른 표시 장치(100, 200, 300)에 모두 적용될 수 있다.
본 발명의 예시적인 실시예는 다음과 같이 설명될 수 있다.
본 발명의 일 실시예에 따른 복수의 화소를 포함하는 표시 장치는 기판, 기판 상에 배치되며 복수의 화소에 포함된 복수의 발광 다이오드(LED), 기판 상에 배치되며 복수의 발광 다이오드와 전기적으로 연결된 복수의 반도체 소자, 및 복수의 반도체 소자를 덮고 복수의 발광 다이오드의 측면과 접촉하는 절연층을 포함하고, 상기 절연층은 발광 다이오드보다 낮은 높이를 갖도록 구성될 수 있다.
본 발명의 다른 특징에 따르면, 복수의 발광 다이오드는 제1 전극 및 제1 전극보다 낮은 위치에 있는 제2 전극을 포함하고, 절연층은 제2 전극보다 낮은 높이를 갖도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 발광 다이오드는 제1 전극과 인접한 제1 측부 및 제2 전극과 인접한 제2 측부를 포함하고, 제1 측부에 접하여 배치되는 절연층의 높이는 제2 측부에 접하여 배치되는 절연층의 높이와 서로 다르게 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 절연층 상에 배치된 제1 연결 전극을 더 포함할 수 있고, 제1 연결 전극은 제1 전극 및 반도체 소자와 연결되도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치는 절연층 상에 배치된 제2 연결 전극 및 기판 상에 배치된 공통 전극을 더 포함할 수 있고, 제2 연결 전극은 제2 전극 및 공통 전극과 연결되도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 복수의 화소는 동일한 색으로 발광되는 적어도 하나의 제1 발광 다이오드를 각각 포함하고, 제1 발광 다이오드들의 간격이 일정하지 않도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층은 드라이 에치 공법으로 식각되어, 상기 절연층은 발광 다이오드의 측면과 인접한 영역에서는 경사각을 갖도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층은 발광 다이오드의 모든 측면에서 경사각을 갖도록 발광 다이오드와 접촉되도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층은 발광 다이오드와 중첩하지 않도록 구성될 수 있다.
본 발명의 다른 실시예에 따른 표시 장치는 복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판, 기판 상에 배치되며 발광 다이오드의 발광을 제어하도록 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이, 및 발광 다이오드의 오정렬로 인한 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함하도록 구성될 수 있다.
본 발명의 다른 특징에 따르면, 발광 다이오드 어레이는 구조물 상부로 돌출되며, 구조물은 발광 다이오드의 측면과 접촉하도록 배치될 수 있다.
본 발명의 또 다른 특징에 따르면, 발광 다이오드는 발광 다이오드의 측면에 배치된 보호층 및 보호층에 의해 n형층의 적어도 일부가 노출된 노출부를 더 포함하도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 구조물은 절연 물질로 이루어지며, 구조물은 노출부를 완전히 덮도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 구조물은 n형층보다 낮게 위치하도록 배치될 수 있다.
본 발명의 일 실시예에 따른 표시 장치 제조 방법은 화소 회로가 형성된 기판 상에 접착층을 형성하는 단계, 접착층 상에 발광 다이오드(LED)를 배치하는 단계, 접착층 상에 절연물질층을 형성하는 단계, 및 상기 절연물층을 드라이 에칭하여 절연층을 형성하는 단계를 포함할 수 있다.
본 발명의 다른 특징에 따르면, 절연층을 형성하는 단계가 수행되는 동안 발광 다이오드와 중첩된 절연물질층이 제거될 수 있다.
본 발명의 또 다른 특징에 따르면, 발광 다이오드를 배치하는 단계에서 발광 다이오드는 n형층, n형층 상의 p형층, 및 n형층과 p형층을 감싸는 보호층, 및 발광 다이오드의 측면에 n형층의 적어도 일부가 노출된 노출부를 포함하도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치 제조 방법은 절연층을 형성하는 단계가 수행된 이후에, p형층과 화소 회로를 전기적으로 연결하는 연결 전극을 형성하는 단계를 더 포함하고, 연결 전극은 절연층의 콘택홀을 통하지 않고 p형층에 접속되도록 구성될 수 있다.
본 발명의 또 다른 특징에 따르면, 절연층을 형성하는 단계의 드라이 에칭 공정은, 발광 다이오드가 오정렬되어 초래되는 n형층 및 p형층이 연결 전극에 의해 쇼트되는 불량을 방지할 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치 제조 방법은 기판 상에 공통 전극을 형성하는 단계를 더 포함하고, 공통 전극을 형성하는 단계는 접착층이 형성되기 전에 수행될 수 있다.
본 발명의 또 다른 특징에 따르면, 표시 장치 제조 방법은 발광 다이오드를 배치하는 단계가 완료된 후에 접착층을 경화하는 단계를 더 포함할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 더욱 상세하게 설명하였으나, 본 발명은 반드시 이러한 실시예로 국한되는 것은 아니고, 본 발명의 기술사상을 벗어나지 않는 범위 내에서 다양하게 변형실시될 수 있다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100, 200, 300: 표시 장치
110: 기판
131: 게이트 절연층
132: 패시베이션층
133: 접착층
150: 절연층
120: 박막 트랜지스터
121: 게이트 전극
122: 액티브층
123: 소스 전극
124: 드레인 전극
140: 발광 다이오드
141: n형층
142: 활성층
143: p형층
144: p전극
145: n전극
146: 봉지막
161: 제1 연결 전극
162: 제2 연결 전극
RF: 반사층
PX: 화소
GL: 게이트 배선
CL: 공통 배선
UC: 노출부
AA: 표시 영역
NA: 비표시 영역

Claims (21)

  1. 복수의 화소를 포함하는 표시 장치에 있어서,
    기판;
    상기 기판 상에 배치되며 상기 복수의 화소에 포함된 복수의 발광 다이오드(LED);
    상기 기판 상에 배치되며 상기 복수의 발광 다이오드와 전기적으로 연결된 복수의 반도체 소자; 및
    상기 복수의 반도체 소자를 덮고 상기 복수의 발광 다이오드의 측면과 접촉하는 절연층을 포함하고,
    상기 절연층은 상기 발광 다이오드보다 낮은 높이를 갖는 표시 장치.
  2. 제1 항에 있어서,
    상기 복수의 발광 다이오드는 제1 전극 및 상기 제1 전극보다 낮은 위치에 있는 제2 전극을 포함하고,
    상기 절연층은 상기 제2 전극보다 낮은 높이를 갖도록 배치된 표시 장치.
  3. 제2 항에 있어서,
    상기 발광 다이오드는 상기 제1 전극과 인접한 제1 측부 및 상기 제2 전극과 인접한 제2 측부를 포함하고,
    상기 제1 측부에 접하여 배치되는 상기 절연층의 높이는 상기 제2 측부에 접하여 배치되는 상기 절연층의 높이와 서로 다른 표시 장치.
  4. 제2 항에 있어서,
    상기 절연층 상에 배치된 제1 연결 전극을 더 포함하며,
    상기 제1 연결 전극은 상기 제1 전극 및 상기 반도체 소자와 연결된 표시 장치.
  5. 제4 항에 있어서,
    상기 절연층 상에 배치된 제2 연결 전극 및 상기 기판 상에 배치된 공통 전극을 더 포함하고,
    상기 제2 연결 전극은 상기 제2 전극 및 상기 공통 전극과 연결된 표시 장치.
  6. 제1 항에 있어서,
    상기 복수의 화소는 동일한 색으로 발광되는 적어도 하나의 제1 발광 다이오드를 각각 포함하고,
    상기 제1 발광 다이오드들은 간격이 일정하지 않도록 배치된 표시 장치.
  7. 제1 항에 있어서,
    상기 절연층은 드라이 에치 공법으로 식각되어, 상기 절연층은 상기 발광 다이오드의 측면과 인접한 영역에서는 경사각을 갖는 표시 장치.
  8. 제7 항에 있어서,
    상기 절연층은 상기 발광 다이오드의 모든 측면에서 경사각을 갖도록 상기 발광 다이오드와 접촉된 표시 장치.
  9. 제7 항에 있어서,
    상기 절연층은 상기 발광 다이오드와 미중첩된 표시 장치.
  10. 화소 회로가 형성된 기판 상에 접착층을 형성하는 단계;
    상기 접착층 상에 발광 다이오드(LED)를 배치하는 단계;
    상기 접착층 상에 절연물질층을 형성하는 단계; 및
    상기 절연물질층을 드라이 에칭하여 절연층을 형성하는 단계를 포함하는 표시 장치 제조 방법.
  11. 제10 항에 있어서,
    상기 절연층을 형성하는 단계가 수행되는 동안 상기 발광 다이오드와 중첩된 상기 절연물질층이 제거되는 표시 장치 제조 방법.
  12. 제10 항에 있어서,
    상기 발광 다이오드를 배치하는 단계에서 상기 발광 다이오드는 n형층, 상기 n형층 상의 p형층, 및 상기 n형층과 상기 p형층을 감싸는 보호층 및 상기 발광 다이오드의 측면에 상기 n형층의 적어도 일부가 노출된 노출부를 포함하는 표시 장치 제조 방법.
  13. 제12 항에 있어서,
    상기 절연층을 형성하는 단계가 수행된 이후에, 상기 p형층과 상기 화소 회로를 전기적으로 연결하는 연결전극을 형성하는 단계를 더 포함하고,
    상기 연결전극은 상기 절연층의 콘택홀을 통하지 않고 상기 p형층에 접속된 표시 장치 제조 방법.
  14. 제13 항에 있어서,
    상기 절연층을 형성하는 단계의 상기 드라이 에칭 공정은, 상기 발광 다이오드가 오정렬(misaligned)되어 초래되는 상기 n형층 및 상기 p형층이 상기 연결전극에 의해 쇼트되는 불량을 방지하는 표시 장치 제조 방법.
  15. 제10 항에 있어서,
    상기 기판 상에 공통 전극을 형성하는 단계를 더 포함하고,
    상기 공통 전극을 형성하는 단계는 상기 접착층이 형성되기 전에 수행되는 표시 장치 제조 방법.
  16. 제 15항에 있어서,
    상기 발광 다이오드를 배치하는 단계가 완료된 후에 상기 접착층을 경화하는 단계를 더 포함하는 표시 장치 제조 방법.
  17. 복수의 발광 다이오드를 포함하는 발광 다이오드 어레이가 배치된 기판;
    상기 기판에 배치되며 상기 복수의 발광 다이오드의 발광을 제어하도록 상기 발광 다이오드 어레이와 전기적으로 연결된 반도체 소자 어레이; 및
    상기 복수의 발광 다이오드의 오정렬로 인한 상기 복수의 발광 다이오드에 포함된 n형층 및 p형층이 전기적으로 단락되는 문제를 방지하는 구조물을 포함하는 표시 장치.
  18. 제 17항에 있어서,
    상기 발광 다이오드 어레이는 상기 구조물 상부로 돌출되며,
    상기 구조물은 상기 발광 다이오드의 측면과 접촉하도록 배치된 표시 장치.
  19. 제 18항에 있어서,
    상기 복수의 발광 다이오드는 상기 복수의 발광 다이오드의 측면에 배치된 보호층 및 상기 보호층에 의해 상기 n형층의 적어도 일부가 노출된 노출부를 더 포함하는 표시 장치.
  20. 제 19항에 있어서,
    상기 구조물은 절연 물질로 이루어지며,
    상기 구조물은 상기 노출부를 완전히 덮는 표시 장치.
  21. 제 18항에 있어서,
    상기 구조물은 상기 n형층보다 낮게 위치하도록 배치된 표시 장치.
KR1020180163853A 2018-12-18 2018-12-18 표시 장치 및 표시 장치 제조 방법 KR102569480B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180163853A KR102569480B1 (ko) 2018-12-18 2018-12-18 표시 장치 및 표시 장치 제조 방법
KR1020230107638A KR102650144B1 (ko) 2018-12-18 2023-08-17 표시 장치 및 표시 장치 제조 방법
KR1020240037329A KR20240040698A (ko) 2018-12-18 2024-03-18 표시 장치 및 표시 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180163853A KR102569480B1 (ko) 2018-12-18 2018-12-18 표시 장치 및 표시 장치 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020230107638A Division KR102650144B1 (ko) 2018-12-18 2023-08-17 표시 장치 및 표시 장치 제조 방법

Publications (2)

Publication Number Publication Date
KR20200075311A true KR20200075311A (ko) 2020-06-26
KR102569480B1 KR102569480B1 (ko) 2023-08-21

Family

ID=71136939

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020180163853A KR102569480B1 (ko) 2018-12-18 2018-12-18 표시 장치 및 표시 장치 제조 방법
KR1020230107638A KR102650144B1 (ko) 2018-12-18 2023-08-17 표시 장치 및 표시 장치 제조 방법
KR1020240037329A KR20240040698A (ko) 2018-12-18 2024-03-18 표시 장치 및 표시 장치 제조 방법

Family Applications After (2)

Application Number Title Priority Date Filing Date
KR1020230107638A KR102650144B1 (ko) 2018-12-18 2023-08-17 표시 장치 및 표시 장치 제조 방법
KR1020240037329A KR20240040698A (ko) 2018-12-18 2024-03-18 표시 장치 및 표시 장치 제조 방법

Country Status (1)

Country Link
KR (3) KR102569480B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022056364A (ja) * 2020-09-29 2022-04-08 エルジー ディスプレイ カンパニー リミテッド 表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
KR20170127177A (ko) * 2016-05-11 2017-11-21 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20180091277A (ko) * 2017-02-06 2018-08-16 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 디스플레이 장치

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102397799B1 (ko) * 2015-06-30 2022-05-16 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시장치
KR20170050538A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013187171A1 (ja) * 2012-06-13 2013-12-19 シャープ株式会社 窒化物半導体発光素子及びその製造方法
KR20170127177A (ko) * 2016-05-11 2017-11-21 엘지디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR20180091277A (ko) * 2017-02-06 2018-08-16 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 디스플레이 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022056364A (ja) * 2020-09-29 2022-04-08 エルジー ディスプレイ カンパニー リミテッド 表示装置

Also Published As

Publication number Publication date
KR20240040698A (ko) 2024-03-28
KR102569480B1 (ko) 2023-08-21
KR20230124870A (ko) 2023-08-28
KR102650144B1 (ko) 2024-03-20

Similar Documents

Publication Publication Date Title
US11824138B2 (en) Display device and method of fabricating the same
US10770631B2 (en) Display apparatus using semi-conductor light-emitting device
US8907327B2 (en) Display device and organic light-emitting display device having connection part for electronically connecting different levels of conductors
TW201926667A (zh) 畫素結構
US11107800B2 (en) Display device
KR20200039973A (ko) 스트레쳐블 표시 장치 및 그 제조 방법
KR20190067524A (ko) 발광 소자 및 이를 이용한 표시 장치
KR102550331B1 (ko) 마이크로 led 전사 방법, 이를 이용한 마이크로 led 표시 패널 제조 방법 및 마이크로 led 표시 패널
KR102655727B1 (ko) 표시 장치 및 표시 장치 제조 방법
KR20240040698A (ko) 표시 장치 및 표시 장치 제조 방법
US20220068898A1 (en) Double color micro led display panel
KR20190070038A (ko) 배선 필름 및 그를 포함한 표시 장치
KR102433358B1 (ko) 표시 장치
KR20190067334A (ko) 발광 소자 및 이를 이용한 표시 장치
KR20190068413A (ko) 표시 장치 및 표시 장치 제조 방법
KR20200081223A (ko) 표시 장치
US11824064B2 (en) Display device, method of manufacturing the same, and tiled display device including the same
US20220181385A1 (en) Display device
US20240128410A1 (en) Display panel and method of manufacturing the same
US20240047616A1 (en) Display device and method of manufacturing the same
US20220102589A1 (en) Display device
KR20230094649A (ko) 전계 발광 표시장치
KR20230102354A (ko) 표시 장치
KR20230101208A (ko) 마이크로 캐비티 구조를 갖는 상부 발광형 전계 발광 표시장치
KR20240062744A (ko) 표시 장치 및 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant