KR20200074646A - 병-직렬 변환 회로 - Google Patents

병-직렬 변환 회로 Download PDF

Info

Publication number
KR20200074646A
KR20200074646A KR1020180163280A KR20180163280A KR20200074646A KR 20200074646 A KR20200074646 A KR 20200074646A KR 1020180163280 A KR1020180163280 A KR 1020180163280A KR 20180163280 A KR20180163280 A KR 20180163280A KR 20200074646 A KR20200074646 A KR 20200074646A
Authority
KR
South Korea
Prior art keywords
data
bottle
serial
line
clock
Prior art date
Application number
KR1020180163280A
Other languages
English (en)
Other versions
KR102644034B1 (ko
Inventor
채주형
김수환
Original Assignee
에스케이하이닉스 주식회사
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사, 서울대학교산학협력단 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020180163280A priority Critical patent/KR102644034B1/ko
Priority to US16/713,414 priority patent/US10797725B2/en
Publication of KR20200074646A publication Critical patent/KR20200074646A/ko
Application granted granted Critical
Publication of KR102644034B1 publication Critical patent/KR102644034B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M5/00—Conversion of the form of the representation of individual digits
    • H03M5/02—Conversion to or from representation by pulses
    • H03M5/04—Conversion to or from representation by pulses the pulses having two levels
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H03M7/04—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being two

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Dc Digital Transmission (AREA)

Abstract

병-직렬 변환 회로는, 제1 내지 제4데이터 라인들; 상기 제1 내지 제4데이터 라인들 중 자신에게 대응하는 2개의 데이터 라인들의 데이터를 각각 2:1로 병-직렬 변환하는 제1 내지 제4병-직렬 변환기들; 및 상기 제1 내지 제4병-직렬 변환기들 중 자신에 대응하는 병-직렬 변환기의 변환 데이터를 출력 라인으로 전송하는 제1 내지 제4드라이버들을 포함하고, 상기 제1 내지 제4드라이버들 중 2개의 드라이버들이 동시에 활성화될 수 있다.

Description

병-직렬 변환 회로 {PARALLEL-TO-SERIAL CONVERSION CIRCUIT}
본 특허 문헌은 병-직렬 변환 회로에 관한 것이다.
각종 집적 회로들의 고속화에 대한 요구는 점점 커지고 있지만, 집적 회로의 데이터 처리 속도에는 물리적인 한계가 있다. 따라서 집적 회로 내부적으로는 데이터를 병렬로 처리하고, 데이터의 입/출력시에는 데이터를 직렬화하여 고속으로 입/출력하는 방식을 많이 사용한다. 따라서 집적 회로 내부적으로 병렬로 처리된 데이터를 직렬로 변환하여 외부로 출력하기 위한 병-직렬 변환 회로가 사용된다.
N:1 병-직렬 변환 회로의 출력단에서는 N개의 출력이 하나로 연결되는데, 이에 의해 출력단의 캐패시턴스가 지나치게 커져 병-직렬 변환 회로의 동작 속도를 감소시키고 파워 소모를 증가하는 문제점이 있다.
본 발명의 실시예들은, 출력 캐패시턴스 값이 줄어들고 신호 무결성(signal integrity)이 향상된 병-직렬 변환 회로를 제공할 수 있다.
본 발명의 일실시예에 따른 병-직렬 변환 회로는, 제1 내지 제4데이터 라인들; 상기 제1 내지 제4데이터 라인들 중 자신에게 대응하는 2개의 데이터 라인들의 데이터를 각각 2:1로 병-직렬 변환하는 제1 내지 제4병-직렬 변환기들; 및 상기 제1 내지 제4병-직렬 변환기들 중 자신에 대응하는 병-직렬 변환기의 변환 데이터를 출력 라인으로 전송하는 제1 내지 제4드라이버들을 포함하고, 상기 제1 내지 제4드라이버들 중 2개의 드라이버들이 동시에 활성화될 수 있다.
본 발명의 다른 실시예에 따른 병-직렬 변환 회로는, 제1 내지 제4데이터 라인들; 상기 제4데이터 라인의 데이터와 상기 제1데이터 라인의 데이터를 2:1로 병-직렬 변환하는 제1병-직렬 변환기; 상기 제1데이터 라인의 데이터와 상기 제2데이터 라인의 데이터를 2:1로 병-직렬 변환하는 제2병-직렬 변환기; 상기 제2데이터 라인의 데이터와 상기 제3데이터 라인의 데이터를 2:1로 병-직렬 변환하는 제3병-직렬 변환기; 상기 제3데이터 라인의 데이터와 상기 제4데이터 라인의 데이터를 2:1로 병-직렬 변환하는 제4병-직렬 변환기; 제1클럭에 응답해 활성화되고, 상기 제1병-직렬 변환기의 변환 데이터를 출력 라인으로 전송하는 제1드라이버; 상기 제1클럭과 90도의 위상 차이를 가지는 제2클럭에 응답해 활성화되고, 상기 제2병-직렬 변환기의 변환 데이터를 상기 출력 라인으로 전송하는 제2드라이버; 상기 제2클럭과 90도의 위상 차이를 가지는 제3클럭에 응답해 활성화되고, 상기 제3병-직렬 변환기의 변환 데이터를 상기 출력 라인으로 전송하는 제3드라이버; 및 상기 제3클럭과 90도의 위상 차이를 가지는 제4클럭에 응답해 활성화되고, 상기 제4병-직렬 변환기의 변환 데이터를 상기 출력 라인으로 전송하는 제4드라이버를 포함할 수 있다.
본 발명의 실시예들에 따르면, 병-직렬 변환 회로의 출력 캐패시턴스 값이 줄어들고 신호 무결성이 향상될 수 있다.
도 1은 본 발명의 일실시예에 따른 병-직렬 변환 회로(100)의 구성도.
도 2는 도 1의 제1병-직렬 변환기(111)의 일실시예 구성도.
도 3은 도 1의 병-직렬 변환 회로(100)의 동작을 도시한 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
도 1은 본 발명의 일실시예에 따른 병-직렬 변환 회로(100)의 구성도이다.
도 1을 참조하면, 병-직렬 변환 회로(100)는 제1 내지 제4데이터 라인들(IN0~IN3), 제1 내지 제4병-직렬 변환기들(111~114), 제1 내지 제4드라이버들(121~124) 및 출력 라인(OUT)을 포함할 수 있다.
제1 내지 제4데이터 라인들(IN0~IN3)은 병-직렬 변환 회로(100)의 입력 라인들로, 병-직렬 변환 회로(100)의 병-직렬 변환 대상이되는 병렬 데이터들이 실려 있는 라인들일 수 있다.
제1 내지 제4병-직렬 변환기들(111~114)은 제1 내지 제4데이터 라인들(IN0~IN3) 중 자신에게 대응하는 2개의 데이터 라인들의 데이터를 각각 2:1로 병-직렬 변환할 수 있다. 제1 내지 제4병-직렬 변환기들(111~114)은 위상이 90도씩 차이나는 제1 내지 제4클럭들(ICK, QCK, IBCK, QBCK)을 이용해 동작할 수 있다.
제1병-직렬 변환기(111)는 제4데이터 라인(IN3)의 데이터와 제1데이터 라인(IN0)의 데이터를 2:1로 병직렬 변환해 라인(M0)으로 출력할 수 있다. 제1병-직렬 변환기(111)는 제4클럭(QBCK)의 활성화시, 하이 레벨, 에는 제4데이터 라인(IN3)의 데이터를 선택해 라인(M0)으로 출력하고, 제4클럭(QBCK)의 비활성화시, 로우 레벨, 에는 제1데이터 라인(IN0)의 데이터를 선택해 라인(M0)으로 출력할 수 있다.
제2병-직렬 변환기(112)는 제1데이터 라인(IN0)의 데이터와 제2데이터 라인(IN1)의 데이터를 2:1로 병직렬 변환해 라인(M1)으로 출력할 수 있다. 제2병-직렬 변환기(112)는 제1클럭(ICK)의 활성화시, 하이 레벨, 에는 제1데이터 라인(IN0)의 데이터를 선택해 라인(M1)으로 출력하고, 제1클럭(ICK)의 비활성화시, 로우 레벨, 에는 제2데이터 라인(IN1)의 데이터를 선택해 라인(M1)으로 출력할 수 있다.
제3병-직렬 변환기(113)는 제2데이터 라인(IN1)의 데이터와 제3데이터 라인(IN2)의 데이터를 2:1로 병직렬 변환해 라인(M2)으로 출력할 수 있다. 제3병-직렬 변환기(113)는 제2클럭(QCK)의 활성화시, 하이 레벨, 에는 제2데이터 라인(IN1)의 데이터를 선택해 라인(M2)으로 출력하고, 제2클럭(QCK)의 비활성화시, 로우 레벨, 에는 제3데이터 라인(IN2)의 데이터를 선택해 라인(M2)으로 출력할 수 있다.
제4병-직렬 변환기(114)는 제3데이터 라인(IN2)의 데이터와 제4데이터 라인(IN3)의 데이터를 2:1로 병직렬 변환해 라인(M2)으로 출력할 수 있다. 제3병-직렬 변환기(113)는 제2클럭(QCK)의 활성화시, 하이 레벨, 에는 제2데이터 라인(IN1)의 데이터를 선택해 라인(M2)으로 출력하고, 제2클럭(QCK)의 비활성화시, 로우 레벨, 에는 제3데이터 라인(IN2)의 데이터를 선택해 라인(M2)으로 출력할 수 있다.
제1 내지 제4드라이버들(121~124)은 제1 내지 제4병-직렬 변환기들(111~114) 중 자신에 대응하는 병-직렬 변환기의 변환 데이터를 출력 라인(OUT)으로 전송할 수 있다. 제1 내지 제4드라이버들(121~124) 중 한번에 2개의 드라이버들이 동시에 활성화될 수 있다. 제1드라이버(121)는 제1클럭(ICK)의 활성화시에 활성화되어 라인(M0)의 데이터를 출력 라인(OUT)으로 전송하고, 제2드라이버(122)는 제2클럭(QCK)의 활성화시에 활성화되어 라인(M1)의 데이터를 출력 라인(OUT)으로 전송하고, 제3드라이버(123)는 제3클럭(IBCK)의 활성화시에 활성화되어 라인(M2)의 데이터를 출력 라인(OUT)으로 전송하고, 제4드라이버(124)는 제4클럭(QBCK)의 활성화시에 활성화되어 라인(M3)의 데이터를 출력 라인(OUT)으로 전송할 수 있다. 동시에 활성화되는 드라이버들은 동일한 데이터를 출력 라인(OUT)으로 전송하므로, 서로 다른 데이터가 충돌하는 문제는 발생하지 않을 수 있는데, 이는 도 3과 함께 자세히 알아보기로 한다.
도 2는 도 1의 제1병-직렬 변환기(111)의 일실시예 구성도이다.
도 2를 참조하면, 제1병-직렬 변환기(111)는 제4클럭(QBCK)에 응답해 온/오프되는 패스 게이트들(201, 202) 및 인버터(203)를 포함할 수 있다.
그 동작을 보면, 제4클럭(QBCK)이 하이 레벨로 활성화되면 패스 게이트(201)가 턴온되어 제4데이터 라인(IN3)의 데이터를 라인(M0)으로 전달하고, 제4클럭(QBCK)이 로우 레벨로 비활성화되면 패스 게이트(202)가 턴온되어 제1데이터 라인(IN0)의 데이터를 라인(M0)으로 전달할 수 있다.
제2 내지 제4병-직렬 변환기들(112~114)도 제1병-직렬 변환기(111)와 동일하게 구성될 수 있다.
도 3은 도 1의 병-직렬 변환 회로(100)의 동작을 도시한 도면이다.
도 3에서는 제1데이터 라인(IN0)의 데이터를 D0으로 제2데이터 라인(IN1)의 데이터를 D1로 제3데이터 라인(IN2)의 데이터를 D2로 제4데이터 라인(IN3)의 데이터를 D3으로 표시했다.
제1병-직렬 변환기(111)는 제4데이터 라인(IN3)의 데이터(D3)와 제1데이터 라인(IN0)의 데이터(D0)를 2:1로 병-직렬 변환해 라인(M0)으로 출력한다. 따라서 라인(M0)에는 데이터(D3)와 데이터(D0)가 교대로 실리는 것을 확인할 수 있다.
제2병-직렬 변환기(112)는 제1데이터 라인(IN0)의 데이터(D0)와 제2데이터 라인(IN1)의 데이터(D1)를 2:1로 병-직렬 변환해 라인(M1)으로 출력한다. 따라서 라인(M1)에는 데이터(D0)와 데이터(D1)가 교대로 실리는 것을 확인할 수 있다.
제3병-직렬 변환기(113)는 제2데이터 라인(IN1)의 데이터(D1)와 제2데이터 라인(IN1)의 데이터(D2)를 2:1로 병-직렬 변환해 라인(M2)으로 출력한다. 따라서 라인(M2)에는 데이터(D1)와 데이터(D2)가 교대로 실리는 것을 확인할 수 있다.
제4병-직렬 변환기(114)는 제3데이터 라인(IN2)의 데이터(D2)와 제4데이터 라인(IN3)의 데이터(D3)를 2:1로 병-직렬 변환해 라인(M3)으로 출력한다. 따라서 라인(M3)에는 데이터(D2)와 데이터(D3)가 교대로 실리는 것을 확인할 수 있다.
제4클럭(QBCK)과 제1클럭(ICK)이 하이 레벨로 활성화된 제1구간(301) 동안에는 제4드라이버(124)와 제1드라이버(121)가 동시에 활성화될 수 있다. 제1구간(301) 동안에 라인들(M3, M0)에는 모두 데이터(D3)가 실려 있으므로, 제4드라이버(124)와 제1드라이버(121)는 동일한 데이터(D3)를 출력 라인(OUT)으로 전달할 수 있다.
제1클럭(ICK)과 제2클럭(QCK)이 하이 레벨로 활성화된 제2구간(302) 동안에는 제1드라이버(121)와 제2드라이버(122)가 동시에 활성화될 수 있다. 제2구간(302) 동안에 라인들(M0, M1)에는 모두 데이터(D0)가 실려 있으므로, 제1드라이버(121)와 제2드라이버(122)는 동일한 데이터(D0)를 출력 라인(OUT)으로 전달할 수 있다.
제2클럭(QCK)과 제3클럭(IBCK)이 하이 레벨로 활성화된 제3구간(303) 동안에는 제2드라이버(122)와 제3드라이버(123)가 동시에 활성화될 수 있다. 제3구간(303) 동안에 라인들(M1, M2)에는 모두 데이터(D1)가 실려 있으므로, 제2드라이버(122)와 제3드라이버(123)는 동일한 데이터(D1)를 출력 라인(OUT)으로 전달할 수 있다.
결국, 출력 라인(OUT)에는 제1 내지 제4데이터 라인들(IN0~IN3)의 데이터가 4:1로 병-직렬 변환되어 실릴 수 있다.
병-직렬 변환 회로(100)는 4개의 드라이버들(121~124) 중 2개의 드라이버들이 동시에 출력 라인(OUT)을 구동하는 방식으로 동작한다. 따라서 하나의 드라이버가 출력 라인을 구동하는 경우보다 드라이버들(121~124)의 구동력 및 사이즈를 절반으로 설계할 수 있으며, 이에 따라 출력 라인(OUT)에 발생하는 캐패시턴스 성분을 줄일 수 있다. 또한, 2개의 드라이버들이 동시에 출력 라인(OUT)을 구동하므로, 병-직렬 변환 회로(100)의 신호 무결성(signal integrity)을 향상시킬 수 있다.
본 발명의 기술사상은 상기 바람직한 실시예들에 따라 구체적으로 기술되었으나, 상기한 실시예들은 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야에서 통상의 지식을 가진 자라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
100: 병-직렬 변환 회로
111~114: 제1 내지 제4병-직렬 변환기들
121~124: 제1 내지 제4드라이버들

Claims (6)

  1. 제1 내지 제4데이터 라인들;
    상기 제1 내지 제4데이터 라인들 중 자신에게 대응하는 2개의 데이터 라인들의 데이터를 각각 2:1로 병-직렬 변환하는 제1 내지 제4병-직렬 변환기들; 및
    상기 제1 내지 제4병-직렬 변환기들 중 자신에 대응하는 병-직렬 변환기의 변환 데이터를 출력 라인으로 전송하는 제1 내지 제4드라이버들을 포함하고,
    상기 제1 내지 제4드라이버들 중 2개의 드라이버들이 동시에 활성화되는
    병-직렬 변환 회로.
  2. 제 1항에 있어서,
    상기 제1병-직렬 변환기는 상기 제4데이터 라인의 데이터와 상기 제1데이터 라인의 데이터를 2:1로 병-직렬 변환하고,
    상기 제2병-직렬 변환기는 상기 제1데이터 라인의 데이터와 상기 제2데이터 라인의 데이터를 2:1로 병-직렬 변환하고,
    상기 제3병-직렬 변환기는 상기 제2데이터 라인의 데이터와 상기 제3데이터 라인의 데이터를 2:1로 병-직렬 변환하고,
    상기 제4병-직렬 변환기는 상기 제3데이터 라인의 데이터와 상기 제4데이터 라인의 데이터를 2:1로 병-직렬 변환하는
    병-직렬 변환 회로.
  3. 제 2항에 있어서,
    제1구간 동안에는 상기 제4드라이버와 상기 제1드라이버가 활성화되고,
    제2구간 동안에는 상기 제1드라이버와 상기 제2드라이버가 활성화되고,
    제3구간 동안에는 상기 제2드라이버와 상기 제3드라이버가 활성화되고,
    제4구간 동안에는 상기 제3드라이버와 상기 제4드라이버가 활성화되는
    병-직렬 변환 회로.
  4. 제 3항에 있어서,
    상기 제1 내지 제4병-직렬 변환기들 및 상기 제1 내지 제4드라이버들 각각은
    서로 다른 위상을 가지는 제1 내지 제4클럭들 중 적어도 하나의 클럭에 동기되어 동작하는
    병-직렬 변환 회로.
  5. 제1 내지 제4데이터 라인들;
    상기 제4데이터 라인의 데이터와 상기 제1데이터 라인의 데이터를 2:1로 병-직렬 변환하는 제1병-직렬 변환기;
    상기 제1데이터 라인의 데이터와 상기 제2데이터 라인의 데이터를 2:1로 병-직렬 변환하는 제2병-직렬 변환기;
    상기 제2데이터 라인의 데이터와 상기 제3데이터 라인의 데이터를 2:1로 병-직렬 변환하는 제3병-직렬 변환기;
    상기 제3데이터 라인의 데이터와 상기 제4데이터 라인의 데이터를 2:1로 병-직렬 변환하는 제4병-직렬 변환기;
    제1클럭에 응답해 활성화되고, 상기 제1병-직렬 변환기의 변환 데이터를 출력 라인으로 전송하는 제1드라이버;
    상기 제1클럭과 90도의 위상 차이를 가지는 제2클럭에 응답해 활성화되고, 상기 제2병-직렬 변환기의 변환 데이터를 상기 출력 라인으로 전송하는 제2드라이버;
    상기 제2클럭과 90도의 위상 차이를 가지는 제3클럭에 응답해 활성화되고, 상기 제3병-직렬 변환기의 변환 데이터를 상기 출력 라인으로 전송하는 제3드라이버; 및
    상기 제3클럭과 90도의 위상 차이를 가지는 제4클럭에 응답해 활성화되고, 상기 제4병-직렬 변환기의 변환 데이터를 상기 출력 라인으로 전송하는 제4드라이버
    를 포함하는 병-직렬 변환 회로.
  6. 제 5항에 있어서,
    상기 제1병-직렬 변환기는 상기 제4클럭의 활성화시에는 상기 제4데이터 라인의 데이터를 선택해 출력하고, 상기 제4클럭의 비활성화시에는 상기 제1데이터 라인의 데이터를 선택해 출력하고,
    상기 제2병-직렬 변환기는 상기 제1클럭의 활성화시에는 상기 제1데이터 라인의 데이터를 선택해 출력하고, 상기 제1클럭의 비활성화시에는 상기 제2데이터 라인의 데이터를 선택해 출력하고,
    상기 제3병-직렬 변환기는 상기 제2클럭의 활성화시에는 상기 제2데이터 라인의 데이터를 선택해 출력하고, 상기 제2클럭의 비활성화시에는 상기 제3데이터 라인의 데이터를 선택해 출력하고,
    상기 제4병-직렬 변환기는 상기 제3클럭의 활성화시에는 상기 제3데이터 라인의 데이터를 선택해 출력하고, 상기 제3클럭의 비활성화시에는 상기 제4데이터 라인의 데이터를 선택해 출력하는
    병-직렬 변환 회로.
KR1020180163280A 2018-12-17 2018-12-17 병-직렬 변환 회로 KR102644034B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180163280A KR102644034B1 (ko) 2018-12-17 2018-12-17 병-직렬 변환 회로
US16/713,414 US10797725B2 (en) 2018-12-17 2019-12-13 Parallel-to-serial conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180163280A KR102644034B1 (ko) 2018-12-17 2018-12-17 병-직렬 변환 회로

Publications (2)

Publication Number Publication Date
KR20200074646A true KR20200074646A (ko) 2020-06-25
KR102644034B1 KR102644034B1 (ko) 2024-03-07

Family

ID=71073039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180163280A KR102644034B1 (ko) 2018-12-17 2018-12-17 병-직렬 변환 회로

Country Status (2)

Country Link
US (1) US10797725B2 (ko)
KR (1) KR102644034B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220368333A1 (en) * 2020-04-09 2022-11-17 SK Hynix Inc. Integrated circuit and memory system
US11502813B2 (en) * 2020-04-09 2022-11-15 SK Hynix Inc. Clock generator circuit and integrated circuit including the same
US11914416B2 (en) * 2021-05-26 2024-02-27 Samsung Electronics Co., Ltd. Transmitter circuit and method of operating same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040104829A1 (en) * 2002-02-12 2004-06-03 Intel Corporation Parallel to serial conversion device and method
JP3952274B2 (ja) * 2001-03-15 2007-08-01 三星電子株式会社 並列−直列コンバータ回路及び並列−直列コンバータ方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570356A (en) * 1995-06-07 1996-10-29 International Business Machines Corporation High bandwidth communications system having multiple serial links
US5982309A (en) * 1998-01-09 1999-11-09 Iowa State University Research Foundation, Inc. Parallel-to-serial CMOS data converter with a selectable bit width mode D flip-flop M matrix
KR101160828B1 (ko) * 2004-12-23 2012-06-29 삼성전자주식회사 표시 장치, 그 구동 방법 및 표시 장치용 구동 장치
TWI261796B (en) * 2005-05-23 2006-09-11 Sunplus Technology Co Ltd Control circuit and method for liquid crystal display
KR101263507B1 (ko) * 2006-06-05 2013-05-13 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
KR20090039295A (ko) 2007-10-18 2009-04-22 주식회사 하이닉스반도체 데이터 전송회로
US8405785B1 (en) * 2008-09-12 2013-03-26 Csr Technology Inc. System and method for integrated timing control for an LCD display panel
JP2012257047A (ja) * 2011-06-08 2012-12-27 Fujitsu Ltd パラレルシリアル変換回路、情報処理装置及び情報処理システム
US9419736B2 (en) 2013-03-15 2016-08-16 Gigoptix-Terasquare Korea Co., Ltd. Low-power CML-less transmitter architecture

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3952274B2 (ja) * 2001-03-15 2007-08-01 三星電子株式会社 並列−直列コンバータ回路及び並列−直列コンバータ方法
US20040104829A1 (en) * 2002-02-12 2004-06-03 Intel Corporation Parallel to serial conversion device and method

Also Published As

Publication number Publication date
US10797725B2 (en) 2020-10-06
KR102644034B1 (ko) 2024-03-07
US20200195274A1 (en) 2020-06-18

Similar Documents

Publication Publication Date Title
US9257978B2 (en) Multiplex driving circuit
KR20200074646A (ko) 병-직렬 변환 회로
KR100814543B1 (ko) Ｌｃｄ 패널용 시간제어기, 소스 드라이버, 제어 회로 및 제어 방법
JP2005202408A (ja) ディスプレイ装置
GB2458040A (en) Memory controller including a dual-mode memory interconnect
JP2009296119A (ja) 双方向バッファ回路及び信号レベル変換回路
KR20110041309A (ko) 네거티브 레벨 쉬프터
JP2004362745A (ja) シグナルのアウトプット順序を切換え可能なシフトレジスタ
JP2005149691A (ja) シフトレジスタ回路
US9325309B2 (en) Gate driving circuit and driving method thereof
US7876245B2 (en) Parallel-to-serial converting circuit
US20190189047A1 (en) Data driving device and display device including the same
US9240234B2 (en) Method of operating channel buffer block and devices including the channel buffer block
EP3226231B1 (en) Gate drive circuit and display apparatus
US6791483B2 (en) Parallel/serial conversion circuit, serial data generation circuit, synchronization signal generation circuit, clock signal generation circuit, serial data transmission device, serial data reception device, and serial data transmission system
EP2927777A2 (en) Clock tree circuit and memory controller
KR101357848B1 (ko) 차동위상 구동기
JPH11327514A (ja) 駆動回路、表示ユニット、及びこれを用いた携帯機器
US9985621B2 (en) Output circuit and integrated circuit
CN106297671B (zh) 显示面板及其扫描驱动电路
KR101009349B1 (ko) 병-직렬 변환회로 및 병-직렬 변환방법
JP2011160397A (ja) 半導体装置
JP2007089114A (ja) デジタル‐アナログ変換装置
US10665274B2 (en) Semiconductor device and memory system for combining reversed-phase data
US7898287B2 (en) Input buffer capable of reducing delay skew

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right