KR20200068984A - 쇼트키 장벽 변화 기반 스트레인 센서 - Google Patents

쇼트키 장벽 변화 기반 스트레인 센서 Download PDF

Info

Publication number
KR20200068984A
KR20200068984A KR1020180156006A KR20180156006A KR20200068984A KR 20200068984 A KR20200068984 A KR 20200068984A KR 1020180156006 A KR1020180156006 A KR 1020180156006A KR 20180156006 A KR20180156006 A KR 20180156006A KR 20200068984 A KR20200068984 A KR 20200068984A
Authority
KR
South Korea
Prior art keywords
electrode
piezoelectric effect
effect channel
graphene
strain gauge
Prior art date
Application number
KR1020180156006A
Other languages
English (en)
Other versions
KR102143909B1 (ko
Inventor
유우종
이일민
Original Assignee
성균관대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 성균관대학교산학협력단 filed Critical 성균관대학교산학협력단
Priority to KR1020180156006A priority Critical patent/KR102143909B1/ko
Publication of KR20200068984A publication Critical patent/KR20200068984A/ko
Application granted granted Critical
Publication of KR102143909B1 publication Critical patent/KR102143909B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/84Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843Source or drain regions of field-effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606Graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • H01L41/1132
    • H01L41/18
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/30Piezoelectric or electrostrictive devices with mechanical input and electrical output, e.g. functioning as generators or sensors
    • H10N30/302Sensors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00Piezoelectric or electrostrictive devices
    • H10N30/80Constructional details
    • H10N30/85Piezoelectric or electrostrictive active materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/1026Compound semiconductors
    • H01L2924/1072Layered
    • H01L2924/10722Molybdenum disulfide [MoS2]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
  • Pressure Sensors (AREA)

Abstract

본 발명의 스트레인 게이지는 베이스 기재 상에 배치되고 압전 물질로 형성된 압전 효과 채널; 상기 베이스 기재 상에 상기 압전 효과 채널과 연결되도록 상기 압전 효과 채널 양단에 각각 배치된 소스 전극 및 드레인 전극; 및 상기 압전 효과 채널 상부로부터 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나로 연장된 적어도 하나의 그래핀 전극을 포함하고, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결된다.

Description

쇼트키 장벽 변화 기반 스트레인 센서{SCHOTTKY BARRIER CHANGE-BASED STRAIN SENSOR}
본 발명은 스트레인 게이지에 관한 것으로, 보다 구체적으로 쇼트키 장벽 변화 기반의 스트레인 게이지 및 이를 포함하는 스트레인 센서에 관한 것에 관한 것이다.
스트레인 게이지(Strain gauge)는 가해지는 기계적 힘의 크기에 따른 변화를 전기 신호로 검출하는 기기이다. 측정하고자 하는 물체에 부착하면 그 표면에서 발생하는 기계적 힘(Strain)을 측정하는 것이 가능하다.
일반적으로 사용되고 있는 금속 스트레인 게이지는 힘에 의한 변형에서 발생하는 저항 변화를 기반으로 하고, 3 이하의 낮은 게이지율(gauge factor)을 갖는다. 그렇기 때문에 1,000~10,000배로 신호를 증폭시켜야 기계적 힘을 읽을 수 있고 증폭을 위한 추가적인 증폭 회로 연결이 필요하다.
이를 극복하고자 피에조 저항 효과(Piezoresistive effect)를 이용한 높은 게이지율을 갖는 반도체 스트레인 게이지가 개발되었으나, 측정하고자 하는 힘의 크기가 점차 미세해짐에 따라 이 역시 추가적인 증폭 회로 연결이 필요하게 되었고 더 큰 게이지율을 가지는 센서가 요구되고 있다.
본 발명의 일 목적은 높은 게이지율을 갖는 쇼트키 장벽 변화 기반 스트레인 게이지를 제공하는 것이다.
본 발명의 다른 목적은 상기 스트레인 게이지를 포함하는 스트레인 센서를 제공하는 것이다.
본 발명의 일 목적을 위한 스트레인 게이지는 베이스 기재 상에 배치되고 압전 물질로 형성된 압전 효과 채널; 상기 베이스 기재 상에 상기 압전 효과 채널과 연결되도록 상기 압전 효과 채널 양단에 각각 배치된 소스 전극 및 드레인 전극; 및 상기 압전 효과 채널 상부로부터 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나로 연장된 적어도 하나의 그래핀 전극을 포함하고, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결된다.
일 실시예에서, 상기 그래핀 전극을 하나 포함하는 경우, 상기 소스 전극 및 상기 드레인 전극 중 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널에 연결되고, 상기 그래핀 전극과 연결되지 않은 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 압전 효과 채널과 직접 연결될 수 있다.
일 실시예에서, 본 발명의 스트레인 게이지는 상기 그래핀 전극을 둘 포함하는 경우, 상기 소스 전극 및 상기 드레인 전극은 각각 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결될 수 있다.
일 실시예에서, 상기 압전 물질은 압전 반도체일 수 있다.
이때, 상기 압전 반도체는 이황화몰리브덴(Molybdenum disulfide, MoS2)을 포함할 수 있다.
이때, 상기 압전 반도체는 II-VI족 간 화합물 반도체 및 III-V족 간 화합물 반도체 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 상기 압전 효과 채널 및 상기 그래핀 전극 중 적어도 하나는 도펀트로 도핑될 수 있다.
일 실시예에서, 외력이 가해지는 경우, 상기 그래핀 전극 및 상기 압전 효과 채널 사이의 쇼트키 장벽이 변화할 수 있다.
본 발명의 일 목적을 위한 다른 스트레인 게이지는 베이스 기재 상에 배치되고 압전 물질로 형성된 압전 효과 채널; 상기 베이스 기재 상에 상기 압전 효과 채널과 연결되도록 상기 압전 효과 채널 양단에 각각 배치된 소스 전극 및 드레인 전극; 상기 압전 효과 채널 상부로부터 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나로 연장된 적어도 하나의 그래핀 전극; 상기 스트레인 게이지는 상기 압전 효과 채널 상부에서 상기 압전 효과 채널과 상기 그래핀 전극의 접촉부를 커버하도록 배치된 게이트 전극; 및 상기 게이트 전극과 상기 압전 효과 채널 사이에 게재되도록 상기 압전 효과 채널 및 상기 그래핀 전극 상에 배치된 유전막을 포함하고, 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결된다.
일 실시예에서, 상기 그래핀 전극을 하나 포함하는 경우, 상기 소스 전극 및 상기 드레인 전극 중 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널에 연결되고, 상기 그래핀 전극과 연결되지 않은 상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 압전 효과 채널과 직접 연결될 수 있다.
일 실시예에서, 본 발명의 스트레인 게이지는 상기 그래핀 전극을 둘 포함하는 경우, 상기 소스 전극 및 상기 드레인 전극은 각각 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결될 수 있다.
일 실시예에서, 상기 압전 물질은 압전 반도체일 수 있다.
이때, 상기 압전 반도체는 이황화몰리브덴을 포함할 수 있다.
이때, 상기 압전 반도체는 II-VI족 간 화합물 반도체 및 III-V족 간 화합물 반도체 중 적어도 어느 하나를 포함할 수 있다.
일 실시예에서, 외력이 가해지는 경우, 상기 그래핀 전극 및 상기 압전 효과 채널 사이의 쇼트키 장벽이 변화할 수 있다.
본 발명의 다른 목적을 위한 스트레인 센서는 상기에서 설명한 본 발명의 스트레인 게이지 중 어느 하나를 포함한다.
본 발명에 따르면, 본 발명은 압전 효과 채널과 그래핀 전극을 구비하여 기존의 스트레인 게이지 보다 높은 게이지율을 갖는 쇼트키 장변 변화 기반의 스트레인 게이지를 제공할 수 있다. 본 발명의 스트레인 게이지는 추가 증폭장치 없이도 높은 스트레인 게이지율을 가져, 신호 증폭 회로를 요구하지 않아 면적을 감소시킬 수 있는 동시에 우수한 민감도로 기존 스트레인 센서로는 측정이 어려운 스트레인을 높은 민감도로 측정할 수 있다.
도 1a 내지 도 1d는 본 발명의 스트레인 게이지의 구조를 설명하기 위한 도면이다.
도 2a 내지 도 2d는 본 발명의 스트레인 게이지의 제조 방법을 설명하기 위한 도면이다.
도 3은 본 발명의 스트레인 게이지를 설명하기 위한 모식도이다.
도 4는 본 발명의 스트레인 게이지의 쇼트키 장벽 변화를 설명하기 위한 도면이다.
도 5는 본 발명의 스트레인 게이지의 전류 변화 및 게이지율 변화를 설명하기 위한 도면이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로서 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
도 1a 내지 도 1d는 본 발명의 스트레인 게이지의 구조를 설명하기 위한 도면이다.
도 1a 내지 도 1d를 참조하면, 본 발명의 스트레인 게이지는 베이스 기재(110) 상에 배치된 압전 효과 채널(120), 소스 전극(130), 드레인 전극(140) 및 그래핀 전극(150, 151, 152)을 포함한다.
베이스 기재(110)는 그 형상이나 구조가 특별히 제한되지 않는다. 다만, 본 발명의 베이스 기재(110)는 유연성을 갖는 물질로 이루어질 수 있고, 예를 들어, 유연성을 갖는 고분자 기판 등이 사용될 수 있다. 일 실시예로, 베이스 기재(110)가 고분자 기판인 경우, 본 발명의 베이스 기재(110)는 폴리이미드(Polyimide, PI), 폴리디메틸실록산(Polydimethylsiloxane, PDMS), 및/또는 폴리에틸렌 테레프탈레이트(Polyethylene terephthalate, PET)로 형성될 수 있다.
압전 효과 채널(120)은 베이스 기재(110) 상에 배치되고, 압전 효과를 갖는 압전 물질로 형성된다. 일 실시예로, 압전 물질은 피에조 효과(Piezo-electric effect) 특성을 갖는 반도체 물질(압전 반도체)일 수 있고, 예를 들어, 압전 반도체는 II-VI족 간 화합물 반도체 및 III-V족 간 화합물 반도체 중 적어도 어느 하나를 포함할 수 있다. 일례로, 상기 II-VI족 간 화합물은 황화카드뮴(CdS), 셀렌화카드뮴(CdSe), 산화아연(ZnO), 황화아연(ZnS) 등을 포함하고, 상기 III-V족 간 화합물은 갈륨비소(GaAs), 질화갈륨(GaN) 등을 포함할 수 있다. 또는, 상기 압전 반도체는 이황화몰리브덴(Molybdenum disulfide, MoS2)을 포함할 수 있다. 이때, 상기 이황화몰리브덴은 단층 이황화몰리브덴(Monolayer MoS2)인 것이 바람직할 수 있다. 일 실시예로, 압전 효과 채널(120)은 도펀트로 도핑된 것이 바람직할 수 있고, 이에 대한 보다 구체적인 설명은 하기에서 후술하도록 한다.
소스 전극(130) 및 드레인 전극(140)은 각각 베이스 기재(110) 상에서 압전 효과 채널(120)과 전기적 소통 가능하게 연결되도록 압전 효과 채널(120) 양단에 배치된다. 소스 전극(130) 및 드레인 전극(140)은 각각 도전성 물질로 형성될 수 있다. 예를 들면, 소스 전극(130) 및 드레인 전극(140)은 그래핀, 전도성 고분자, 전도성 금속 등으로 형성될 수 있다. 일 실시예로, 소스 전극(130) 및 드레인 전극(140)은 그래핀 또는 금속일 수 있다.
그래핀 전극(150, 151, 152)은 압전 효과 채널(120)의 상부로부터 소스 전극(130) 및 드레인 전극(140) 중 적어도 하나로 연장된다. 본 발명의 스트레인 게이지는 적어도 하나의 그래핀 전극(150, 151, 152)을 포함한다. 일 실시예로, 도 1의 a 및 도 1c에 도시한 바와 같이, 본 발명의 스트레인 게이지가 하나의 그래핀 전극(150)을 포함하는 경우, 하나의 그래핀 전극(150)은 압전 효과 채널(120)의 상부로부터 소스 전극(130) 및 드레인 전극(140) 중 하나로 연장되고(도 1a에서는 드레인 전극(140)으로 연장된 경우를 도시함), 그래핀 전극(150)과 연결된 전극(드레인 전극(140)/소스 전극(130))은 그래핀 전극(150)을 통해 압전 효과 채널(120)과 연결된다. 이때, 그래핀 전극(150)과 연결되지 않은 다른 하나의 전극(소스 전극(130)/드레인 전극(140))은 압전 효과 채널(120)과 직접 연결된다. 한편, 다른 실시예로, 도 1b 및 도 1d에 도시한 바와 같이, 본 발명의 스트레인 게이지가 두 개의 그래핀 전극(151, 152)을 포함하는 경우, 각각의 그래핀 전극(151, 152)은 각각 압전 효과 채널(120)의 상부로부터 소스 전극(130) 및 드레인 전극(140)으로 연장되어, 각각 소스 전극(130) 및 드레인 전극(140)이 그래핀 전극(151, 152)을 통해 압전 효과 채널(120)과 연결된다. 이때, 그래핀 전극(150)은 도펀트로 도핑된 것이 바람직할 수 있고, 이에 대한 보다 구체적인 설명은 하기에서 후술하도록 한다.
또한, 본 발명의 스트레인 게이지는 게이트 전극(160) 및 유전막(170)을 더 포함할 수 있다(도 1c 및 1d 참조).
게이트 전극(160)은 압전 효과 채널(120) 상부에서, 압전 효과 채널(120) 및 이의 상부로부터 연장되는 그래핀 전극(150)의 접촉부를 커버하도록 배치된다. 예를 들어, 그래핀 전극(150)이 하나인 경우, 게이트 전극(160)은 하나의 그래핀 전극(150)과 압전 효과 채널(120)의 단일 접촉부를 커버하는 크기 및 위치로 압전 효과 채널(120) 상부에 배치될 수 있고, 그래핀 전극이 두 개인 경우, 게이트 전극(160)은 두 개의 그래핀 전극(151, 152)이 각각 압전 효과 채널(120)과 접촉하는 제1 접촉부 및 제2 접촉부 모두를 커버하는 크기 및 위치로 압전 효과 채널(120) 상부에 배치될 수 있다. 게이트 전극(160)은 도전성 물질로 형성될 수 있고, 예를 들면, 금속 또는 그래핀으로 형성될 수 있다.
유전막(170)은 게이트 전극(160)과 압전 효과 채널(120) 사이에 게재되도록 압전 효과 채널(120) 및 그래핀 전극(150) 상에 배치된다. 유전막(170)은 압전 효과 채널(120) 및 압전 효과 채널(120) 상부에서 압전 효과 채널(120)과 이의 상부로부터 연장되는 그래핀 전극(150)의 접촉부를 커버하도록 배치된 게이트 전극(160) 사이에 게재되도록 배치되어, 압전 효과 채널(120)과 압전 효과 채널(120)과 그래핀 전극(150)의 접촉부를 포함하여 그래핀 전극(150)의 일부를 커버하도록 배치된다. 유전막(170)은 유전체 물질로 형성될 수 있고, 유전체 물질은 정전기장을 가할 때 전기편극은 생기지만 직류전류는 생기지 않게 하는 물질이면 특별히 제한되지 않고 가능하다. 예를 들어, 유전막(170)은 h-BN, Al2O3, HfO2 등으로 형성될 수 있다.
이하에서, 도 2a 내지 도 2d를 참조하여 도 1a 내지 도 1d를 참조하여 설명한 본 발명의 스트레인 게이지의 제조 방법을 설명하기로 한다.
도 2a 내지 도 2d는 본 발명의 스트레인 게이지의 제조 방법을 설명하기 위한 도면이다.
먼저, 도 2a 내지 도 2d는 본 발명의 스트레인 게이지의 각 제조 단계에서의 단면도를 나타내고, 도 2a 내지 도 2d에서 도시된 구조의 각 구성 요소 도면부호는 도 1a 내지 도 1d를 참조한다.
먼저, 도 2a 및 도 2b의 (S1)을 도 1a 내지 도 1d와 함께 참조하면, 베이스 기재(110) 상에 압전 물질로 압전 효과 채널(120)을 형성한다. 이때, 도면에서는 도시하지 않았으나, 압전 효과 채널(120)은 도펀트로 도핑될 수 있고, 일례로, 도펀트로 도핑된 압전 물질로 형성하거나, 이와 달리, 압전 물질로 압전 효과 채널(120)을 형성한 후 도펀트로 도핑하는 공정을 더 포함할 수 있다.
도 2a 및 도 2b의 (S2) 및 (S3)를 참조하면, 압전 효과 채널(120) 상에 그래핀을 전사하여 그래핀 층을 형성한 후(S2), 형성된 그래핀 층을 패터닝하여 그래핀 전극(150, 151, 152)을 형성한다(S3). 일례로, 상기 그래핀 층의 패터닝은 포토리소그래피 공정으로 수행할 수 있다. 이때, 그래핀 층을 패터닝하여 형성되는 그래핀 전극(150, 151, 152)은 하나(도 2a 참조) 또는 두 개일 수 있다(도 2b 참조). 일례로, 도면에서는 도시하지 않았으나, 그래핀 전극(150, 151, 152)은 도펀트로 도핑될 수 있고, 예를 들어, 그래핀 전극(150, 151, 152)은 도펀트로 도핑된 그래핀으로 형성되거나, 이와 달리, 그래핀 전극(150, 151, 152)을 형성한 후 도펀트로 도핑하는 공정을 더 포함할 수 있다.
도 2a 및 도 2b의 (S4)를 참조하면, 그래핀 전극(150, 151, 152)이 형성된 베이스 기재(110) 상에서 압전 효과 채널(120) 양단에 소스 전극(130) 및 드레인 전극(140)을 형성한다. 이때, 예를 들어, 그래핀 전극(150)을 하나 형성하는 경우(도 2a 참조), 소스 전극(130) 및 드레인 전극(140) 중 어느 하나는 압전 효과 채널(120)과 직접 접촉하여 연결되도록 형성하고, 다른 하나는 그래핀 전극(150)과 연결되도록 형성하여, 그래핀 전극(150)을 통해 압전 효과 채널(120)과 간접 연결되도록 형성할 수 있다. 또한, 이와 달리, 그래핀 전극(151, 152)을 두 개 형성하는 경우(도 2b 참조), 소스 전극(130) 및 드레인 전극(140)은 각각 압전 효과 채널(120) 양단에 직접 접촉하도록 형성할 수 있다.
즉, 이에 따라, 상기에서 도 1a 및 도 1b를 참조하여 설명한 것과 실질적으로 동일한 구조를 갖는 본 발명의 스트레인 게이지를 제조할 수 있다.
한편, 상기에서 도 1c 및 1d를 참조하여 설명한 것과 같은 구조의 게이트 전극(160) 및 유전막(170)을 포함하는 본 발명의 또 다른 실시예들에 따른 스트레인 게이지의 제조 방법은 도 2c 및 도 2d에서 나타낸다.
도 2c 및 도 2d의 (S1) 내지 (S3)은 실질적으로 상기 도 2a 및 도 2b를 참조하여 설명한 것과 동일하므로, 이에 중복되는 상세한 설명은 생략하고 차이점을 위주로 후술하도록 한다.
도 2c 및 도 2d의 (S4)를 참조하면, 그래핀 전극(150, 151, 152)이 형성된 베이스 기재(110) 상에 유전막(170)을 형성한다. 유전막(170)은 유전체 물질을 원자층 증착(ALD) 또는 화학기상증착(CVD)하여 형성할 수 있다.
도 2c 및 도 2d의 (S5)를 참조하면, 유전막(170)이 형성된 베이스 기재(110) 상에 게이트 전극(160)과 소스 전극(130) 및 드레인 전극(140)을 형성한다. 이때, 소스 전극(130) 및 드레인 전극(140)은 베이스 기재(110) 상의 압전 효과 채널(120) 양단에 형성하고, 게이트 전극(160)은 유전막(170) 상에 형성한다. 소스 전극(130) 및 드레인 전극(140)의 형성은 도 2a 및 도 2b의 (S4)를 참조하여 설명한 것과 실질적으로 동일하므로, 이에 중복되는 상세한 설명은 생략하고 게이트 전극(160)의 형성을 위주로 설명하기로 한다. 게이트 전극(160)은 유전막(170) 상에 형성하는데, 이때, 게이트 전극(160)은 압전 효과 채널(120)과 그래핀 전극(150, 151, 152) 사이의 접촉부를 모두 커버하도록 형성한다. 즉, 게이트 전극(160)의 크기와 게이트 전극(160)이 형성되는 위치는 압전 효과 채널(120)과 그래핀 전극(150, 151, 152) 사이의 접촉부를 모두 커버하는 크기 및 위치일 수 있다.
이하에서는, 도 3 내지 도 5와 표 1을 참조하여 그래핀 전극을 포함하는 본 발명의 스트레인 게이지의 특성을 설명하기로 한다.
먼저, 도 3은 본 발명의 스트레인 게이지를 설명하기 위한 모식도이다.
도 3의 a는 그래핀 전극을 포함하는 본 발명의 스트레인 게이지의 밴드 다이어그램을 나타내고, b는 일반 금속 전극을 포함하는 스트레인 게이지의 밴드 다이어그램을 나타낸다.
도 3를 도 1a 내지 도 1d와 함께 참조하면, 본 발명의 압전 효과 채널(120)은 피에조 효과 특성을 갖는 압전 물질(도 3에서는 MoS2를 예시적으로 도시)로 형성되어, 외부 힘(strain)을 가하는 경우 채널 물질 내부에 분극화된 전하를 발생시키고 이 분극화된 전하는 내부 전계를 발생시킨다. 이때, 본 발명의 스트레인 게이지는 디랙 포인트(Dirac point) 근처의 상태 밀도가 적어서 전계에 의해 쉽게 페르미 레벨이 변화하는 그래핀 전극(150)을 포함하고 있어, 도 3의 a에서 도시한 바와 같이, 발생된 전계에 의해 압전 효과 채널(120)과 연결된 그래핀 전극(150)의 페르미 레벨(fermi level)이 이동하고, 이에 따라 그래핀과 채널 물질 사이의 쇼트키 장벽(Schottky barrier)이 변화한다. 그러나, 도 3의 b에서 도시한 바와 같이, 금속 전극의 경우 발생된 내부 전계에 의해 쇼트키 장벽 변화가 발생하지 않는다.
이때, 압전 효과 채널(120) 및 그래핀 전극(150) 중 적어도 어느 하나는 도펀트로 도핑된 것이 바람직할 수 있고, 압전 효과 채널(120) 및 그래핀 전극(150)의 도핑은 그래핀의 평상 시 페르미 레벨을 디랙 포인트로 위치하도록 하여 높은 게이지율을 갖는 스트레인 게이지를 제공하도록 할 수 있다. 때문에, 보다 높은 게이지율을 갖는 스트레인 게이지를 제공하기 위해, 압전 효과 채널(120) 및 그래핀 전극(150)이 모두 도핑되는 것이 보다 바람직할 수 있다.
한편, 게이트 전극(160) 및 유전막(170)을 포함하는 본 발명의 스트레인 게이지는 게이트를 이용하여 그래핀 전극(150)의 페르미 레벨을 그래핀의 디랙 포인트로 위치시킴으로써 게이지율을 극대화할 수 있다.
즉, 본 발명의 스트레인 게이지는 그래핀 전극(150)을 포함하여 압전 효과 채널(120)에서 발생한 전계에 의해 쇼트키 장벽이 변화하고, 이러한 쇼트키 장벽의 변화를 측정하여 높은 게이지율(gauge factor)로 기계적 힘의 크기에 따른 변화를 검출할 수 있다. 이때, 본 발명에 따르면, 스트레인 게이지의 압전 효과 채널(120) 및 그래핀 전극(150) 중 적어도 어느 하나를 도펀트로 도핑하거나 게이트 전극(160)을 구비함으로써 보다 향상된 게이지율을 갖는 스트레인 게이지를 제공할 수 있다.
보다 구체적으로 본 발명의 스트레인 게이지의 쇼트키 장벽 변화를 설명하기 위해, 압전 물질이 MoS2이고 도 1c와 같은 구조를 갖는 본 발명의 일 실시예에 따른 스트레인 게이지를 이용하여 외부 힘에 따른 쇼트키 장벽 변화를 측정하였다. 그 결과는 도 4에 나타낸다.
도 4는 본 발명의 스트레인 게이지의 쇼트키 장벽 변화를 설명하기 위한 도면이다.
도 4를 참조하면, 본 발명의 스트레인 게이지는 외부 힘을 주지 않은 상태(0.00%, Vgs-ΔVth = 1 V)에서 쇼트키 장벽이 0.17 eV이나, 외부 힘을 가하자(0.17%, Vgs-ΔVth = 1 V) 쇼트키 장벽이 0.13 eV로 감소함을 확인할 수 있다.
또한, 외부 힘을 가한 후 본 발명의 스트레인 게이지의 전류 및 게이지율을 확인하였고, 그 결과를 도 5에 나타낸다.
도 5의 a 및 b는 각각 본 발명의 스트레인 게이지의 전류 변화 및 게이지율 변화를 설명하기 위한 도면이다.
도 5를 도 4와 함께 참조하면, 본 발명의 스트레인 게이지의 외력에 따른 쇼트키 장벽의 변화는 전류 변화로 이어짐을 확인할 수 있다. 또한, 이러한 변화는 게이트 전압을 이용하여 그래핀의 디랙 포인트에 페르미 레벨을 위치시키는 경우 더 증가하는 것을 확인할 수 있다.
또한, 도 5의 b를 참조하면, 본 발명의 스트레인 게이지는 높은 게이지율을 갖는 스트레인 게이지임을 확인할 수 있다. 즉, 본 발명의 스트레인 게이지는 기계적 힘(외력)을 매우 높은 민감도로 검출할 수 있음을 확인할 수 있다.
한편, 본 발명의 스트레인 게이지와 종래 게이지의 게이지율 값을 표 1에 나타낸다.
Figure pat00001
표 1을 도 3 내지 5와 함께 참조하면, 본 발명의 스트레인 게이지(표 1에서 Graphene/MoS2)의 게이지율은 종래의 스트레인 게이지의 게이지율 보다 현저히 높은 것을 확인할 수 있다.
즉, 본 발명의 스트레인 게이지는 추가 증폭 회로 없이 매우 높은 게이지율로 미세한 힘을 측정할 수 있음을 확인할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
110: 베이스 기재
120: 압전 효과 채널
130: 소스 전극
140: 드레인 전극
150, 151, 152: 그래핀 전극
160: 게이트 전극
170: 유전막

Claims (16)

  1. 베이스 기재 상에 배치되고 압전 물질로 형성된 압전 효과 채널;
    상기 베이스 기재 상에서 상기 압전 효과 채널과 연결되도록 상기 압전 효과 채널 양단에 각각 배치된 소스 전극 및 드레인 전극; 및
    상기 압전 효과 채널 상부로부터 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나로 연장된 적어도 하나의 그래핀 전극을 포함하고,
    상기 소스 전극 및 상기 드레인 전극 중 적어도 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결되는,
    스트레인 게이지.
  2. 제1항에 있어서,
    상기 그래핀 전극을 하나 포함하는 경우,
    상기 소스 전극 및 상기 드레인 전극 중 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널에 연결되고,
    상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 압전 효과 채널과 직접 연결되는,
    스트레인 게이지.
  3. 제1항에 있어서,
    상기 그래핀 전극을 둘 포함하는 경우,
    상기 소스 전극 및 상기 드레인 전극은 각각 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결되는,
    스트레인 게이지.
  4. 제1항에 있어서,
    상기 압전 물질은 압전 반도체인 것을 특징으로 하는,
    스트레인 게이지.
  5. 제4항에 있어서,
    상기 압전 반도체는 이황화몰리브덴(Molybdenum disulfide, MoS2)을 포함하는 것을 특징으로 하는,
    스트레인 게이지.
  6. 제1항에 있어서,
    상기 압전 반도체는 II-VI족 간 화합물 반도체 및 III-V족 간 화합물 반도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는,
    스트레인 게이지.
  7. 제1항에 있어서,
    상기 압전 효과 채널 및 상기 그래핀 전극 중 적어도 하나는 도펀트로 도핑된 것을 특징으로 하는,
    스트레인 게이지.
  8. 제1항에 있어서,
    상기 스트레인 게이지는 외력이 가해지는 경우, 상기 그래핀 전극 및 상기 압전 효과 채널 사이의 쇼트키 장벽이 변화하는 것을 특징으로 하는,
    스트레인 게이지.
  9. 베이스 기재 상에 배치되고 압전 물질로 형성된 압전 효과 채널;
    상기 베이스 기재 상에서 상기 압전 효과 채널과 연결되도록 상기 압전 효과 채널 양단에 각각 배치된 소스 전극 및 드레인 전극;
    상기 압전 효과 채널 상부로부터 상기 소스 전극 및 상기 드레인 전극 중 적어도 하나로 연장된 적어도 하나의 그래핀 전극;
    상기 압전 효과 채널 상부에서 압전 효과 채널과 그래핀 전극의 접촉부를 커버하도록 배치된 게이트 전극; 및
    상기 게이트 전극과 상기 압전 효과 채널 사이에 게재되도록 상기 압전 효과 채널 및 상기 그래핀 전극 상에 배치된 유전막을 포함하고,
    상기 소스 전극 및 상기 드레인 전극 중 적어도 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결되는,
    스트레인 게이지.
  10. 제9항에 있어서,
    상기 그래핀 전극을 하나 포함하는 경우,
    상기 소스 전극 및 상기 드레인 전극 중 하나는 상기 그래핀 전극을 통해 상기 압전 효과 채널에 연결되고,
    상기 소스 전극 및 상기 드레인 전극 중 다른 하나는 상기 압전 효과 채널과 직접 연결되는,
    스트레인 게이지.
  11. 제9항에 있어서,
    상기 그래핀 전극을 둘 포함하는 경우,
    상기 소스 전극 및 상기 드레인 전극은 각각 상기 그래핀 전극을 통해 상기 압전 효과 채널과 연결되는,
    스트레인 게이지.
  12. 제9항에 있어서,
    상기 압전 물질은 압전 반도체인 것을 특징으로 하는,
    스트레인 게이지.
  13. 제12항에 있어서,
    상기 압전 반도체는 이황화몰리브덴(Molybdenum disulfide, MoS2)을 포함하는 것을 특징으로 하는,
    스트레인 게이지.
  14. 제12항에 있어서,
    상기 압전 반도체는 II-VI족 간 화합물 반도체 및 III-V족 간 화합물 반도체 중 적어도 어느 하나를 포함하는 것을 특징으로 하는,
    스트레인 게이지.
  15. 제9항에 있어서,
    상기 스트레인 게이지는 외력이 가해지는 경우, 상기 그래핀 전극 및 상기 압전 효과 채널 사이의 쇼트키 장벽이 변화하는 것을 특징으로 하는,
    스트레인 게이지.
  16. 제1항 내지 제15항 중 어느 한 항의 스트레인 게이지를 포함하는,
    스트레인 센서.
KR1020180156006A 2018-12-06 2018-12-06 쇼트키 장벽 변화 기반 스트레인 센서 KR102143909B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180156006A KR102143909B1 (ko) 2018-12-06 2018-12-06 쇼트키 장벽 변화 기반 스트레인 센서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180156006A KR102143909B1 (ko) 2018-12-06 2018-12-06 쇼트키 장벽 변화 기반 스트레인 센서

Publications (2)

Publication Number Publication Date
KR20200068984A true KR20200068984A (ko) 2020-06-16
KR102143909B1 KR102143909B1 (ko) 2020-08-12

Family

ID=71141607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180156006A KR102143909B1 (ko) 2018-12-06 2018-12-06 쇼트키 장벽 변화 기반 스트레인 센서

Country Status (1)

Country Link
KR (1) KR102143909B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060014366A1 (en) * 2002-06-07 2006-01-19 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
KR20070004812A (ko) * 2004-04-01 2007-01-09 인피니언 테크놀로지스 아게 힘센서, 압력 센서, 위치 센서 및 지문센서
US20110101309A1 (en) * 2009-11-04 2011-05-05 International Business Machines Corporation Graphene based switching device having a tunable bandgap
KR20150140516A (ko) * 2014-06-06 2015-12-16 이윤택 그래핀의 하나 이상의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 구비하여 일 함수를 하나 이상 조절하는 트랜지스터

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060014366A1 (en) * 2002-06-07 2006-01-19 Amberwave Systems Corporation Control of strain in device layers by prevention of relaxation
KR20070004812A (ko) * 2004-04-01 2007-01-09 인피니언 테크놀로지스 아게 힘센서, 압력 센서, 위치 센서 및 지문센서
US20110101309A1 (en) * 2009-11-04 2011-05-05 International Business Machines Corporation Graphene based switching device having a tunable bandgap
KR20150140516A (ko) * 2014-06-06 2015-12-16 이윤택 그래핀의 하나 이상의 굽힘변형, 위치이동, 중 하나 이상 선택되는 것을 구비하여 일 함수를 하나 이상 조절하는 트랜지스터

Also Published As

Publication number Publication date
KR102143909B1 (ko) 2020-08-12

Similar Documents

Publication Publication Date Title
US8431459B2 (en) Semiconductor wafer, semiconductor device, and method of manufacturing a semiconductor device
US6867078B1 (en) Method for forming a microwave field effect transistor with high operating voltage
US10283632B2 (en) Nitride semiconductor device and manufacturing method thereof
CN104009075B (zh) 半导体装置
WO2017088560A1 (zh) 传感器、制备方法和多传感器系统
US9472658B2 (en) III-V nanowire FET with compositionally-graded channel and wide-bandgap core
KR102216543B1 (ko) 그래핀-금속 접합 구조체 및 그 제조방법, 그래핀-금속 접합 구조체를 구비하는 반도체 소자
US10964881B2 (en) Piezoelectronic device with novel force amplification
JP2015170821A (ja) 窒化物半導体装置、電界効果トランジスタおよびカスコード接続回路
JP5332113B2 (ja) 半導体装置及びその製造方法
TW200305283A (en) High power-low noise microwave GaN heterojunction field effet transistor
JP2017073506A (ja) 窒化物半導体装置およびその製造方法
US9812532B1 (en) III-nitride P-channel transistor
CN103531624A (zh) 应力控制的hemt
US9627504B2 (en) Semiconductor device
Wang et al. Enhanced pH sensitivity of AlGaN/GaN ion-sensitive field effect transistor with Al2O3 synthesized by atomic layer deposition
CN102931221A (zh) 半导体器件及制造该半导体器件的方法
CN110246894B (zh) 电子器件和形成电子器件的方法
WO2012120934A1 (ja) ノーマリオフ型ヘテロ接合電界効果トランジスタ
JP6253927B2 (ja) 半導体装置
JP2018157177A (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
WO2010113501A1 (ja) 半導体デバイス
US20140367742A1 (en) Normally-off-type heterojunction field-effect transistor
KR102143909B1 (ko) 쇼트키 장벽 변화 기반 스트레인 센서
JP7203727B2 (ja) 半導体装置

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant