KR20200056808A - 연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법 - Google Patents

연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법 Download PDF

Info

Publication number
KR20200056808A
KR20200056808A KR1020180140959A KR20180140959A KR20200056808A KR 20200056808 A KR20200056808 A KR 20200056808A KR 1020180140959 A KR1020180140959 A KR 1020180140959A KR 20180140959 A KR20180140959 A KR 20180140959A KR 20200056808 A KR20200056808 A KR 20200056808A
Authority
KR
South Korea
Prior art keywords
polishing
insulating film
additive composition
acid
film
Prior art date
Application number
KR1020180140959A
Other languages
English (en)
Other versions
KR102679492B1 (ko
Inventor
안자화
한명훈
Original Assignee
솔브레인 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인 주식회사 filed Critical 솔브레인 주식회사
Priority to KR1020180140959A priority Critical patent/KR102679492B1/ko
Priority claimed from KR1020180140959A external-priority patent/KR102679492B1/ko
Priority to US16/226,654 priority patent/US10876020B2/en
Publication of KR20200056808A publication Critical patent/KR20200056808A/ko
Application granted granted Critical
Publication of KR102679492B1 publication Critical patent/KR102679492B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • B24B37/044—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor characterised by the composition of the lapping agent
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/02—Polishing compositions containing abrasives or grinding agents
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/06—Other polishing compositions
    • C09G1/14—Other polishing compositions based on non-waxy substances
    • C09G1/16—Other polishing compositions based on non-waxy substances on natural or synthetic resins
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1409—Abrasive particles per se
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K3/00—Materials not provided for elsewhere
    • C09K3/14—Anti-slip materials; Abrasives
    • C09K3/1454—Abrasive powders, suspensions and pastes for polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B24B37/24—Lapping pads for working plane surfaces characterised by the composition or properties of the pad materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 산화세륨 입자와 음이온성 분산제를 포함하는 연마제; 및 음이온성 고분자, 양이온성 화합물, 비이온성 계면활성제, 디싱 억제제 및 양쪽성 이온 화합물을 포함하고, 상기 음이온성 고분자는 분자량 분포(PDI)가 3.5 내지 5.5인 것인 연마 첨가제 조성물;을 포함하는 연마 슬러리 조성물 및 기판 상에 형성된 절연막을, 전술한 연마 슬러리 조성물로 연마하여서, 상기 절연막에 수반된 단차를 제거하는 단계를 포함하는 것인 반도체 소자의 절연막의 연마 방법에 관한 것이다.

Description

연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법 {Polishing Additive Composition, Polishing Slurry Composition and Method for Polishing Insulating Film of Semiconductor Element}
본 발명은 반도체 소자의 연마 정지막인 질화막의 손실을 감소시키고, 질화막에 대한 산화막의 선택비를 높여서, 트렌치 부의 산화막 손실 감소에 따른 디싱을 개선하기 위한 연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법에 관한 것이다.
반도체 소자를 제조하는 공정 중에는, 기판 상에 형성된 절연막에서의 단차를 제거하기 위한 평탄화 기술 중 하나인 화학 기계적 연마((Chemical Mechanical Polishing, CMP)) 공정이 있다. 위와 같은 화학 기계적 연마 공정에서는 플래튼 위에 평탄화 공정을 수행할 웨이퍼(wafer)를 안착시키고 이 웨이퍼의 표면과 연마기의 연마패드(pad)를 접촉시킨 후, 슬러리(slurry)의 공급과 함께 회전판 및 연마기의 패드를 회전시켜 연마 공정을 수행한다. 즉, 웨이퍼 표면과 패드 사이로 슬러리가 유동하여 슬러리 내의 연마 입자와 패드의 표면 돌기에 의한 기계적 마찰에 의해 웨이퍼 표면의 연마가 이루어지는 동시에, 슬러리 내의 화학적 성분과 웨이퍼 표면의 화학적 반응에 의해 화학적 제거가 이루어진다.
그 중에서도, STI(Shallow Trench Isolation) 공정은 실리콘 산화막과 실리콘 질화막의 선택비를 조절하여 화학 기계적 연마(CMP)를 진행한다. 이 때 연마 정지막으로 실리콘 질화막을 이용하여, 트렌치(Trench) 부의 실리콘 산화막의 손실을 막는다. 최근에는 공정의 미세화로 인하여 실리콘 질화막의 패턴 밀도(pattern density)가 줄어드는 추세이며, 이로 인하여 연마 공정 중 연마 정지막인 실리콘 질화막의 에로젼(erosion)이 증가하며, 트렌치 부의 산화막 손실과 함께 디싱(dishing)이 증가하는 문제가 있다.
또한, 기존의 연마 슬러리 제품의 경우, 디싱 저감을 위해 실리콘 산화막의 패시베이션(passivation) 성능을 증가시켜서 실리콘 산화막의 연마속도를 감소시켜, 실리콘 산화막과 연마 정지막인 실리콘 질화막의 선택비가 20:1 수준으로 낮으며, 낮은 선택비로 인해 연마 정지막인 실리콘 질화막의 에로젼이 증가하는 문제가 있었다.
위와 같은 문제를 해결하기 위해 대한민국 등록특허 1470979호에는 산화막 대비 질화막 또는 폴리막의 높은 연마 선택비를 구현한 슬러리 조성물이 개시되어 있으나, 슬러리의 높은 분산성 또는 연마시의 마이크로 스크래치 발생을 감소시킬 뿐, 실리콘 산화막의 손실 감소에 따른 디싱 개선에 대해서는 전혀 고려하지 않았다. 또한 대한민국 공개특허 2008-0016979호에는 산화규소 절연막을 긁힘없이 고속으로 연마하기 위한 CMP 연마제가 개시되어 있으나, 실리콘 질화막의 손실 감소에 의한 에로젼 감소 및 트렌치 부의 실리콘 산화막 손실 감소에 따른 디싱이 개선되지는 않는 문제가 있다.
결국, 실리콘 질화막의 손실을 감소시키면서, 동시에 산화막의 손실도 감소시켜 에로젼을 방지하고 디싱을 개선하면서도, 높은 산화막/질화막의 선택비를 가지는 것이, 반도체 공정이 점점 미세화, 고집적화되는 과정에서 연마 손실을 줄이고 높은 평탄도를 가지기 위해 중요하다.
대한민국 등록특허 1470979호 대한민국 공개특허 2008-0016979호
본 발명은 위와 같은 문제를 해결하기 위해 안출된 것으로서, 반도체를 제조하는 공정에서, 실리콘 질화막의 손실을 감소하여 에로젼(erosion)을 방지하고, 동시에 실리콘 산화막의 손실을 감소하여 디싱(dishing)을 개선할 수 있는 연마 첨가제 조성물 및 이를 포함하는 연마 슬러리 조성물을 제공하고자 한다.
이에 더해, 실리콘 산화막/실리콘 질화막의 선택비를 높여서, 반도체 소자의 절연막의 연마 소실을 줄일 수 있는 연마 방법을 제공하고자 한다.
상기 과제를 해결하기 위하여 본 발명의 일 실시형태는 음이온성 고분자, 양이온성 화합물, 비이온성 계면활성제, 디싱 억제제 및 양쪽성 이온 화합물을 포함하고, 상기 음이온성 고분자는 분자량 분포(PDI = 중량평균분자량(Mw)/수평균분자량(Mn))가 3.5 내지 5.5인 것인 연마 첨가제 조성물을 제공한다.
본 발명의 또 다른 실시형태는 산화세륨 입자; 음이온성 분산제; 및 전술한 연마 첨가제 조성물을 포함하는 연마 슬러리 조성물을 제공한다.
또한 본 발명의 다른 실시형태는 기판 상에 형성된 절연막을, 전술한 연마 슬러리 조성물로 연마하여서, 상기 절연막에 수반된 단차를 제거하는 단계를 포함하는 것인 반도체 소자의 절연막의 연마 방법을 제공한다.
본 발명의 연마 첨가제 조성물은 반도체 소자의 제조 공정 중 화학 기계적 연마 공정에서, 음이온성 고분자의 넓은 분자량 분포(PDI 3.5 내지 5.5)에 의해 연마 정지막인 실리콘 질화막에 대한 패시베이션을 증가시켜서, 실리콘 질화막의 손실을 감소시킴에 따라 에로젼을 최소화할 수 있다. 또한, 트렌치 부의 실리콘 산화막의 손실을 감소시킴에 따라 디싱이 개선되기 때문에 STI 공정에 적합한 효과가 있다.
도 1은 본 발명의 반도체 소자의 절연막의 연마 방법에 따라 형성된 다수의 트렌치가 형성된 적층 구조를 나타낸 도시이다.
도 2는 본 발명의 반도체 소자의 절연막의 연마 방법에 따라 트렌치 상에 형성된 절연용 실리콘 산화막이 형성된 적층 구조를 나타낸 도시이다.
도 3은 본 발명의 반도체 소자의 절연막의 연마 방법에 따라 절연용 실리콘 산화막을 연마시켜 평탄화된 적층 구조를 나타낸 도시이다.
이하, 본 발명에 대한 이해를 돕기 위해 본 발명을 더욱 상세하게 설명한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니 되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
본 발명은 연마 첨가제 조성물을 제공한다.
상기 연마 첨가제 조성물은, 음이온성 고분자, 양이온성 화합물, 비이온성 계면활성제, 디싱 억제제 및 양쪽성 이온 화합물을 포함할 수 있다.
STI(Shallow Trench Isolation) 공정은 일반적으로 pH 5 정도에서 진행되는데 이는 pH 5 부근에서 실리콘 산화막과 실리콘 질화막이 가지는 표면의 제타포텐셜이 상반되기 때문이다. 실리콘 질화막은 양이온 전하를 띄게 되는데, 이러한 특성을 이용해 음이온기를 가지는 고분자를 이용하여, 실리콘 질화막의 패시베이션을 강화할 수 있게 되어, 연마 공정시에 실리콘 질화막의 연마가 더 이상 진행되지 않게 할 수 있다.
이렇게 본 발명에 이용되는 상기 음이온성 고분자는 음이온기가 실리콘 질화막의 표면과 결합하여 연마제가 실리콘 질화막에 접촉할 수 없도록 하여서, 실리콘 질화막 대비 실리콘 산화막의 선택비를 높이고, 이에 더해 pH 버퍼 역할을 할 수 있어서 연마 슬러리의 pH를 일정 수준으로 유지하는 역할을 한다.
상기 음이온성 고분자는 아크릴산, 메타크릴산, 말레익산 및 스티렌설폰산으로 이루어진 군에서 선택되는 적어도 1종의 모노머 유래의 반복단위를 포함하는 중합체 또는 그 블렌드일 수 있다.
상기 음이온성 고분자는 폴리아크릴산, 폴리메타크릴산, 폴리말레익산 및 폴리스티렌설폰산으로 이루어진 군에서 선택되는 적어도 1종의 중합체일 수 있다.
상기 음이온성 고분자는 분자량 분포(PDI)가 3.5 내지 5.5일 수 있다. 더 구체적으로는 분자량 분포가 4.0 내지 5.0일 수 있다. 상기 음이온성 고분자의 분자량 분포가 3.5 미만인 경우에는 실리콘 질화막에 대한 패시베이션이 저하되어, 에로젼 현상이 크게 발생할 수 있으며, 분자량 분포가 5.5 초과인 경우에는 실리콘 산화막에 대한 연마 효율이 커져서 디싱을 억제하는 효과가 줄어드는 문제가 있다.
상기 음이온성 고분자의 경우 분자량에 따라 실리콘 질화막에 대한 흡착 거동이 다르며, 상대적으로 작은 분자량의 경우 단위 무게당 흡착면적이 상대적으로 넓으나, 흡착된 음이온성 고분자의 층이 상대적으로 얇으며, 이와 반대로 상대적으로 높은 분자량의 경우 단위 무게당 흡착면적이 상대적으로 적으나, 흡착된 음이온성 고분자의 층이 상대적으로 두껍다. 높은 PDI 값을 가지는 경우 고분자의 분자량의 분포가 증가하며, 이를 통해 작은 분자량의 고분자 흡착 특성과 높은 분자량의 특성을 모두 이용하는 것이 가능하다. 따라서 높은 PDI 값을 가지는 음이온성 고분자를 가지는 경우 낮은 PDI 값을 가지는 고분자보다 실리콘 질화막에 대한 패시베이션 효과를 증가시켜서 실리콘 질화막의 손실을 저하시킬 수 있다.
상기 음이온성 고분자의 중량평균분자량(g/mol)은 10,000 내지 50,000일 수 있다. 상기 음이온성 고분자의 중량평균분자량이 10,000 미만인 경우에는 실리콘 산화막의 연마율이 저하되는 문제가 발생할 수 있고, 중량평균분자량이 50,000 초과인 경우에는 실리콘 산화막의 디싱(Dishing)이 증가하는 문제가 발생할 수 있다.
또한, 상기 음이온성 고분자는 중량평균분자량이 서로 상이한 2종 이상의 중합체의 블렌드를 포함할 수 있다. 본 발명의 연마 첨가제 조성물은 중량평균분자량이 서로 상이한 2종 이상의 음이온성 고분자를 혼합함에 따라 고분자 분자량 분포를 넓혀 PDI 값을 증가시키게 되고, 이를 통해 패턴부의 실리콘 질화막의 선택비를 더욱 높혀 디싱(Dishing)이 개선될 수 있다.
상기 연마 첨가제 조성물에는 상기 음이온성 고분자가 0.2 내지 2 중량부의 ?량으로 포함될 수 있다. 상기 음이온성 고분자의 함량이 0.2 중량부 미만인 경우에는 실리콘 질화막 대비 실리콘 산화막의 선택비가 낮아지는 문제가 있고, 음이온성 고분자의 함량이 2 중량부 초과인 경우에는 트렌치부의 산화막의 손실이 증가하여 디싱(Dishing)이 증가될 가능성이 있다.
상기 양이온성 화합물은 반도체 소자의 웨이퍼의 필드 산화막(field oxide)의 패시베이션을 향상시키는 역할을 한다. 특히, 상기 양이온성 화합물은 분자 내에 친수성부와 소수성부를 동시에 포함하고 있으며, 친수성막인 실리콘 산화막에 부착되어 피연마막인 실리콘 산화막의 표면을 소수성으로 개질함에 따라 디싱을 억제할 수 있다.
상기 양이온성 화합물은 양이온성을 띠는 작용기를 가진 화합물이면 이에 제한 없이 사용될 수 있으며, 구체적으로 상기 양이온성 화합물은 분자 내 질소(N)를 함유하는 화합물일 수 있다.
상기 양이온성 화합물은 아민계 화합물일 수 있으며, 상기 아민계 화합물은 구체적으로 트리스[2-(이소프로필아미노)에틸]아민 (tris[2-(isopropylamino)ethyl]amine), 트리스[2-(에틸아미노)에틸]아민 (tris[2-(ethylamino)ethyl]amine), 트리스[2-(메틸아미노)에틸]아민 (tris[2-(methylamino)ethyl]amine), 1,2-비스(디메틸아미노)에탄 [1,2-bis(dimethylamino)ethane(BDMAE)], N,N,N',N'-테트라에틸에틸렌디아민(N,N,N',N'-Tetraethylethylenediamine), N,N'-디에틸-N,N'-디에틸에틸렌디아민(N,N'-diethyl-N,N'-diethylethylenediamine), N,N-디에틸-N',N'-디메틸에틸렌디아민(N,N-diethyl-N',N'-dimethylethylenediamine), N,N,N',N'',N''-펜타메틸디에틸렌트리아민 [N,N,N',N'',N''-pentamethyldiethylenetriamine(PMDETA)], N,N'-디메틸에틸렌디아민(N,N'-dimethylethylenediamine), N,N'-디에틸에틸렌디아민(N,N'-diethylethylenediamine), N,N'-비스(2-히드록시에틸)에틸렌디아민(N,N'-bis(2-hydroxyethyl)ethylenediamine), N,N-디메틸-N'-에틸에틸렌디아민(N,N-dimethyl-N'-ethylethylenediamine), N,N-디에틸-N'-메틸에틸렌디아민(N,N-diethyl-N'- methylethylenediamine), N,N,N'-트리메틸에틸렌디아민(N,N,N'-trimethylethylene diamine), N,N,N'-트리에틸에틸렌디아민 (N,N,N'-triethylethylenediamine), N-에틸-N'-메틸에틸렌디아민(N-ethyl-N'-methylethylenediamine), 1-(2-아미노에틸)피롤리딘(1-(2-aminoethyl)pyrrolidine), 2-(2-(메틸아미노)-에틸아미노)-에탄올 (2-(2-(methylamino)-ethylamino)-ethanol), 1-(2-아미노에틸)피페리딘 (1-(2-aminoethyl)piperidine), 4-(3-아미노프로필)모폴린(4-(3-aminopropyl) morpholine), 4-(2-아미노에틸)모폴린 (4-(2-aminoethyl)morpholine), 피페라진[piperazine(PZ)], 1-메틸피페라진(1-methylpiperazine), 2-메틸피페라진(2-methylpiperazine), 1-에틸피페라진(1-ethylpiperazine), 1-이소프로필피페라진 (1-isopropylpiperazine), 1-부틸피페라진(1-butylpiperazine), 1-(2-메톡시에틸)피페라진(1-(2-methoxyethyl) piperazine), 1-(2-에톡시에틸)피페라진(1-(2-ethoxyethyl)piperazine), 1,2,4-트리메틸피페라진(1,2,4-trimethyl piperazine), 2,3,5,6-테트라메틸피페라진 (2,3,5,6-tetramethylpiperazine), 1-(2-아미노에틸)피페라진(1-(2-aminoethyl) piperazine), 1-(2-히드록시에틸)피페라진[1-(2-hydroxyethyl)piperazine(HEPZ)], 1,4-디메틸피페라진[1,4-dimethylpiperazine], 2,6-디메틸피페라진(2,6-dimethyl piperazine), 2,5-디메틸피페라진(2,5-dimethylpiperazine), 2-피페라지노에틸아민(2-piperazinoethylamine), 1,4-비스(3-아미노프로필)피페라진(1,4-bis(3-aminopropyl)piperazine), 1-[2-(디메틸아미노)에틸]피페라진[1-[2-(dimethylamino)ethyl]piperazine], N,N'-비스-(2-히드록시에틸)-2,5-디메틸피페라진(N,N'-bis-(2-hydroxyethyl)-2,5-dimethylpiperazine), 1,4-디아제판(1,4-diazepane), 1-메틸-1,4-디아제판(1-methyl-1,4-diazepane), 1,4-디메틸-1,4-디아제판(1,4-dimethyl-1,4-diazepane), 1,4,7-트리아자시클로노난(1,4,7-triazacyclononane), 1,4,8,11-테트라아자시클로테트라데칸(1,4,8,11-Tetraazacyclotetradecane) 등일 수 있으며, 이들 단독 또는 조합으로 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 연마 첨가제 조성물에는 상기 양이온성 화합물이 0.01 내지 5 중량부의 ?량으로 포함될 수 있다. 상기 양이온성 화합물의 함량이 0.01 중량부 미만인 경우에는 필드 산화막의 패시베이션을 강화시키지 못하고, 양이온성 화합물의 함량이 5 중량부 초과인 경우에는 실리콘 산화막의 연마 속도가 느려져 피연마막인 실리콘 산화물을 효과적으로 제거하기 어렵다.
상기 비이온계 계면활성제는 연마 첨가제 조성물의 유동성을 향상시키고, 연마 슬러리 조성물에 포함되는 경우에, 연마 균일도가 향상될 수 있다.
상기 비이온계 계면활성제는 글리세린, 폴리글리세린, 폴리비닐피롤리돈, 폴리폴리알킬렌글리콜 및 폴리비닐알코올로 이루어진 군에서 선택되는 적어도 1종을 포함할 수 있다.
상기 연마 첨가제 조성물에는 상기 비이온계 계면활성제가 0.01 내지 10 중량부의 ?량으로 포함될 수 있다. 상기 비이온계 계면활성제의 함량이 0.01 중량부 미만인 경우에는 연마 첨가제 조성물의 점도가 낮아 유동성이 저하될 수 있으며, 비이온계 계면활성제의 함량이 10 중량부 초과인 경우에는 연마제의 분산안정성을 저해하여 연마 공정시에 스크래치가 발생할 우려가 있다.
상기 디싱 억제제는 연마 슬러리 조성물의 전단(shear)에 따른 유변학적인 성질을 변화시킬 수 있다. 구체적으로 연마 진행 시에 웨이퍼의 온도가 최대 80℃까지 상승하므로 온도 변화에 따른 점도 변화를 최소화해주어야 할 필요가 있다. 이에 따라, 상기 디싱 억제제를 이용함으로써, 온도 변화에 따른 점도 변화율을 상대적으로 감소시켜서 실리콘 산화막의 연마 속도의 낮아짐 없이 패턴 웨이퍼의 필드 산화막 패시베이션을 강화하여서 디싱(dishing)의 발생을 억제할 수 있다.
상기 디싱 억제제는 폴리아미노산 계열, 폴리우레탄 계열 및 다당류 계열로 이루어진 군에서 선택되는 적어도 1종을 포함하는 것인 연마 첨가제 조성물.
상기 폴리아미노산 계열의 고분자로는 1종의 아미노산 유래의 단일 중합체, 2종 이상의 아미노산 유래의 공중합체, 또는 이들의 혼합물일 수 있으며, 구체적으로는 상기 아미노산은 알라닌(Alanine), 시스테인(Cysteine), 아스파르트산(Aspartic acid), 글루탐산(Glutamic acid), 페닐알라닌(Phenylalanine), 글라이신(Glycine), 히스티딘(Histidine), 이소류신(Isoleucine), 라이신(Lysine), 류신(Leucine), 메티오닌(Methionine), 아스파라긴(Asparagine), 피롤라이신(Pyrrolysine), 프롤린(Proline), 글루타민(Glutamine), 아르기닌(Arginine), 세린(Serine), 트레오닌(Threonine), 발린(Valine), 트립토판(Tryptophan), 타이로신(Tyrosine) 등을 포함할 수 있다.
상기 폴리우레탄 계열의 고분자로는 디이소시아네이트 화합물과 폴리올의 중합반응에 의해 제조된 폴리우레탄 계열의 고분자이면 제한없이 사용될 수 있으며, 구체적으로, 말단이 수용성 작용기로 개질된 것일 수 있다. 예를 들어, 말단이 히드록시기로 개질된 우레탄 다이올 올리고머 또는 말단이 히드록시기로 개질된 우레탄 폴리머일 수 있다.
상기 다당류 계열의 고분자는 1종의 단당류의 단일 중합체, 2종 이상의 단당류의 공중합체, 또는 이들의 혼합물일 수 있으며, 상기 단당류의 구체적인 예로는, 글리코알데히드(Glycolaldehyde), 글리세르알데히드(Glyceraldehyde), 다이하이드록시아세톤(Dihydroxyacetone), 트레오스(Threose), 에리트로스(erythrose), 에리트루로스(erythrulose), 리보스(ribose), 아라비노스(arabinose), 자일로스(xylose), 프럭토스(fructose), 글루코스(glucose), 갈락토스(galactose), 만노스(mannose) 등을 포함할 수 있으나, 이에 한정되는 것은 아니다.
구체적으로는, 폴리갈락투론산(Polygalacturonic acid), 아밀로오스(Amylose), 덱스트린(Dextrin), 이소말토트리오스(Isomaltotriose), 셀로판타오스(Cellopentaose), 글리콜 키토산(Glycol chitosan), 잔탄검(Xanthan gum), 히드록시에틸 셀룰로오스(Hydroxyethyl-cellulose), (히드록시프로필)메틸 셀룰로오스((Hydroxypropyl)methyl cellulose) 및 아가로오스(Agarose)로 이루어진 군에서 선택되는 적어도 하나를 포함하는 것일 수 있다.
상기 연마 첨가제 조성물에는 상기 디싱 억제제가 0.001 내지 1 중량부의 ?량으로 포함될 수 있다. 상기 디싱 억제제의 함량이 0.001 중량부 미만인 경우에는 패턴 웨이퍼의 필드 산화막의 패시베이션이 약해져서 디싱을 억제하는 효과가 저하되며, 디싱 억제제의 함량이 1 중량부 초과인 경우에는 연마 공정시에 스크래치가 발생할 우려가 있고, 전체 연마 속도가 저하될 수 있다.
상기 양쪽성 이온 화합물은 음이온기가 실리콘 질화막의 표면과 결합하여 양이온기가 바깥쪽으로 향하게 되며, 실리콘 질화막과 결합된 상기 양쪽성 이온 화합물에 의해 연마제가 실리콘 질화막과 접촉할 수 없도록 하여서 실리콘 질화막의 패시베이션을 강화하는 역할을 할 수 있다.
상기 양쪽성 이온 화합물은 아미노산 및 아미노알코올로 이루어진 군에서 선택되는 적어도 1종을 포함할 수 있다.
상기 아미노산은 구체적으로 알라닌(Alanine), 시스테인(Cysteine), 아스파르트산(Aspartic acid), 글루탐산(Glutamic acid), 페닐알라닌(Phenylalanine), 글라이신(Glycine), 히스티딘(Histidine), 이소류신(Isoleucine), 라이신(Lysine), 류신(Leucine), 메티오닌(Methionine), 아스파라긴(Asparagine), 피롤라이신(Pyrrolysine), 프롤린(Proline), 글루타민(Glutamine), 아르기닌(Arginine), 세린(Serine), 트레오닌(Threonine), 발린(Valine), 트립토판(Tryptophan), 타이로신(Tyrosine) 등을 포함할 수 있다.
상기 아미노 알코올은 메탄올아민, 에탄올아민, 프로판올아민, 부탄올아민, 페놀아민, 디메탄올아민, 디에탄올아민, 트리에탄올아민, 트리프로판올아민, 아미노메틸프로판올, 헵타민올, 디메틸에탄올아민, N-메틸에탄올아민, 또는 이들의 유도체 등일 수 있으나, 이에 한정되는 것은 아니다.
상기 연마 첨가제 조성물에는 상기 양쪽성 이온 화합물이 0.01 내지 0.5 중량부의 ?량으로 포함될 수 있다. 상기 양쪽성 이온 화합물의 함량이 0.01 중량부 미만인 경우에는 실리콘 질화막의 연마 손실이 발생하여 에로젼이 크게 증가하게 되고, 양쪽성 이온 화합물의 함량이 0.5 중량부 초과인 경우에는 슬러리 조성물의 분산안정성이 저하되어, 연마 공정시에 스크래치가 발생할 우려가 있다.
상기 연마 첨가제 조성물은 잔부의 용매를 더 포함할 수 있고, 상기 용매는 화학 기계적 연마 공정을 위한 슬러리 조성물에 사용되는 것이면 어느 것이나 사용할 수 있고, 일 예로 탈이온수를 사용할 수 있으나, 이에 한정되는 것은 아니다.
또한, 본 발명은 연마 슬러리 조성물을 제공한다.
상기 연마 슬러리 조성물은 산화세륨 입자와 음이온성 분산제를 포함하는 연마제; 및 전술한 연마 첨가제 조성물을 포함할 수 있다.
상기 산화세륨 입자는 Si와 Ce 원자 간에 Si-O-Ce 결합이 형성되는 화학적 연마 메커니즘에 의해 유리나 반도체 기판과 같은 규소를 포함하는 면의 연마 속도가 매우 빠르고, 입자 경도가 낮아서 특히 STI 공정에 적합하다.
상기 산화세륨 입자는 표면이 음전하(-)로 대전되어 있을 수 있다. 즉, 상기 산화세륨 입자는 표면의 제타 전위가 -30 mV 내지 -50 mV일 수 있다. 상기 산화세륨 입자의 표면 제타 전위가 음의 값을 가짐으로써 연마 입자의 균일한 분산을 촉진하게 되어서, 연마 효율 또는 연마 속도를 향상시킬 수 있다.
상기 산화세륨 입자는 졸-겔(sol-gel)법, 공침법, 수열합성법 등의 액상법에 의해 제조된 것을 포함하는 것일 수 있다. 액상법으로 제조된 산화세륨 입자를 포함하는 경우, 연마 슬러리 조성물이 구형에 가까운 입자형상으로 인하여, 연마 공정 시에 발생하는 마이크로 스크래치를 저감시킬 수 있으며, 전체 연마 속도를 균일하게 설정할 수 있다.
상기 연마제에는 상기 산화세륨 입자가 0.1 내지 2 중량부의 함량으로 포함될 수 있다. 상기 산화세륨 입자의 함량이 0.1 중량부 미만인 경우에는 전체 연마 속도가 감소하는 경향이 있고, 2 중량부를 초과하는 경우에는 피연마막에 스크래치가 발생하기 쉽고, 연마 홈이 발생하기 쉽다.
상기 산화세륨 입자의 입경은 스크래치와 연마 속도를 고려하여, 1차 입경 (BET 표면적 측정)이 10 ㎚ 내지 80 ㎚일 수 있고, 2차 입경이 80 ㎚ 내지 200 ㎚일 수 있다. 상기 산화세륨 입자의 1차 입경이 10 ㎚ 미만인 경우에는 세정성이 저하되고, 연마 속도가 저하되어 실리콘 산화막에 대한 연마 효율이 떨어질 수 있으며, 80 ㎚ 초과인 경우에는 분산 안정성이 저해되어 스크래치와 같은 표면 결합이 발생할 수 있다. 또한, 상기 산화세륨 입자의 2차 입경이 80 ㎚ 미만인 경우 연마 속도가 느려질 수 있고, 200 ㎚ 초과인 경우 연마 결함이 발생할 수 있다.
상기 음이온성 분산제는 상기 연마 슬러리 조성물의 분산성을 높여주는 역할을 한다.
상기 음이온성 분산제는 카르복실기를 함유하는 고분자를 포함하며, 구체적으로는 폴리말레익산, 폴리스타이렌설폰산, 폴리아크릴산, 폴리메타크릴산 및 그 염 중에서 선택되는 적어도 1종을 포함할 수 있다. 상기 염은 암모늄염을 포함할 수 있으나, 이에 한정되는 것은 아니다.
상기 음이온성 분산제는 중량평균분자량이 10,000 내지 100,000 g/mol일 수 있다.
상기 연마제에는 상기 음이온성 분산제가 연마입자 대비 0.5 내지 10 중량부의 함량으로 포함될 수 있다. 상기 음이온성 분산제의 함량이 연마 입자 대비 0.5 중량부 미만인 경우에는 연마 입자가 충분히 분산되지 않아 분산안정성에 문제가 발생할 수 있고, 연마 입자 대비 10 중량부를 초과하는 경우에는 연마입자 간 응집 현상을 발생시켜 연마 시 결함 또는 스크래치를 유발하는 문제가 발생할 수 있다.
상기 연마 슬러리 조성물에는 상기 연마제를 5 내지 15 중량부의 함량으로 포함할 수 있다. 상기 연마제의 함량이 5 중량부 미만인 경우에는 연마 공정시에 패턴 웨이퍼의 연마 속도가 저하될 수 있고, 15 중량부 초과인 경우에는 피연마막에 스크래치가 발생하거나, 결함이 생길 수 있는 문제가 있다.
상기 연마 슬러리 조성물에는 상기 연마 첨가제 조성물을 10 내지 25 중량부의 함량으로 포함할 수 있다. 상기 연마 첨가제 조성물의 함량이 10 중량부 미만인 경우에는 연마 공정시에 패턴 웨이퍼의 필드 산화막에 연마 손실이 생기거나, 실리콘 질화막의 패시베이션이 약화되어서, 에로젼 또는 디싱 현상이 발생할 수 있으며, 연마 첨가제 조성물의 함량이 25 중량부 초과인 경우에는 연마 공정시에 스크래치가 발생하거나, 전체 연마 속도가 저하되는 문제가 발생할 수 있다.
상기 연마 슬러리 조성물은 잔부의 용매를 더 포함할 수 있고, 상기 용매는 화학 기계적 연마 공정을 위한 슬러리 조성물에 사용되는 것이면 어느 것이나 사용할 수 있고, 일 예로 탈이온수를 사용할 수 있으나, 이에 한정되는 것은 아니다.
또한, 본 발명은 반도체 소자의 절연막의 연마 방법을 제공한다.
도 1에는 상기 반도체 소자의 절연막의 연마 방법을 이용하여 반도체 소자 웨이퍼에 형성된 디싱 및 에로젼을 나타낸 도시이다.
상기 반도체 소자의 절연막의 연마 방법은, 기판 상에 형성된 절연막을, 전술한 연마 슬러리 조성물로 연마하여서, 상기 절연막에 수반된 단차를 제거하는 단계를 포함할 수 있다.
상기 반도체 소자의 절연막의 연마 방법은, 상기 절연막이 형성된 기판을 회전판 상에 안착시키고, 상기 절연막의 표면과 연마기의 연마 패드를 접촉시킨 후에, 상기 연마 슬러리 조성물을 공급하면서 상기 회전판과 상기 연마 패드를 회전시켜 연마하는 단계를 포함할 수 있다.
도 1을 참조하면, 패드 실리콘 산화막(SiO2, 101) 및 실리콘 질화막(SiN, 102)이 반도체 기판(100)상에 순차적으로 적층된 후, 감광성 수지 패턴이 실리콘 질화막(102) 상에 형성된다. 그 다음, 감광성 수지(photoresist) 패턴을 마스크로 이용하여 노광하고, 실리콘 질화막(102), 패드 실리콘 산화막(101), 및 반도체 기판(100)의 일부분을 제거하는 식각 공정을 통해 다수의 트렌치(103)들을 형성한다.
도 2를 참조하면, 필드영역을 형성하기 위하여 상기 트렌치(103)들을 채우고 실리콘 질화막(102)의 표면을 덮도록 절연용 실리콘 산화막(104)을 트렌치(103)에 LPCVD(low pressure chemical vapor deposition), PECVD(plasma enhanced chemical vapor deposition)법, 또는 고밀도 플라즈마 화학기상증착(high density plasma chemical vapor deposition, HDP VCD)법에 의해 증착한다.
이 때, 절연용 실리콘 산화막(104)을 증착하기 전에 에싱(ashing)을 통해 잔유하는 감광제를 제거할 수도 있고, 이어서 절연용 실리콘 산화막(104)의 증착을 용이하게 하기 위해, 라이너(liner) 산화막을 형성시킬 수도 있다.
상기 도 2에서 나타낸 바와 같이 트렌치 부분으로 인해, 절연용 실리콘 산화막(104) 표면에는 단차가 생기게 된다. 도 3을 참조하면, 상기 실리콘 질화막(102)이 노출될 때까지 상술한 연마용 슬러리 조성물을 이용하여 절연용 실리콘 산화막(104)을 연마시켜서 표면을 평탄화시킬 수 있다.
전술한 본 발명의 연마 슬러리 조성물을 이용한 화학 기계적 연마 공정을 거치면, 패턴부의 피연마 막질에 따른 연마 속도의 차이(즉, 실리콘 산화막에서는 연마 속도가 크고, 실리콘 질화막에서는 연마 속도가 매우 작음)에 따라 자동으로 연마정지(Auto stop)하게 된다. 일반적으로 화학 기계적 연마를 수행할 경우, 이후 진행되는 실리콘 질화막 식각공정에서 잔여 실리콘 산화막에 의한 결함을 막기 위해 과연마(Over polishing)을 진행한다. 일반적으로 과연마를 실시할 경우 연마정지막인 실리콘 질화막 및 필드영역의 산화물의 손실이 일어나고 이로 인해 에로젼 및 디싱이 발생하는 문제가 발생할 수 있다.
이때, 본 발명의 연마 첨가제 조성물은 상술한 높은 PDI 값을 가지는 음이온성 고분자를 포함함으로써 이를 이용한 연마 슬러리 조성물을 이용하는 경우 효과적으로 질화막의 손실을 억제하기 하고, 이로 인해 에로젼 및 디싱 발생을 억제하여서 안정적으로 STI 패턴 웨이퍼의 연마를 수행할 수 있다.
구체적으로, 상기 반도체 소자의 절연막의 연마 방법은 회전판 상에 평탄화 공정을 수행할 상기 절연막이 형성된 기판(웨이퍼)을 안착시키고, 이 절연막의 표면과 연마기의 연마 패드를 접촉시킨 후, 본 발명의 연마 슬러리 조성물을 공급하면서 회전판과 연마 패드를 회전시켜 연마 공정을 수행하는 단계를 포함할 수 있다.
상기 회전판, 연마 패드는 통상적인 화학 기계적 연마 공정에서 이용되는 연마 장치에 사용되는 것이면 제한 없이 이용될 수 있다.
상기 절연막은 실리콘 산화막과 실리콘 질화막을 포함할 수 있다. 이 때, 상기 실리콘 산화막과 상기 실리콘 질화막의 선택비는 30:1 이상일 수 있다.
상기 반도체 소자의 절연막의 연마 방법에 의하면 상기 실리콘 산화막의 디싱(dishing) 레벨이 600 Å 이하일 수 있고, 구체적으로는 550 Å 이하일 수 있다. 여기서 디싱 레벨이란 연마 정지 위치인 실리콘 질화막의 표면에서 과연마로 인하여 손실된 실리콘 산화막의 두께를 의미한다.
또한, 반도체 소자의 절연막의 연마 방법에 의하면 상기 실리콘 질화막의 에로젼(erosion)이 50 Å 이하일 수 있고, 구체적으로는 45 Å 이하일 수 있다.
또한, 본 발명은 전술한 반도체 소자의 절연막의 연마 방법에 의해서 형성되는 반도체 소자를 제공한다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예에 한정되는 것으로 해석되어서는 안 된다. 본 발명의 실시예는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
<제조예 1>
중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부, 양이온성 화합물 0.1 중량부, 비이온성 계면활성제 0.1 중량부, 디싱 억제제 0.2 중량부, 양쪽성 이온 화합물 0.1 중량부 및 잔부의 용매(탈이온수)를 혼합하여 연마 첨가제 조성물을 제조하였다. 이 때, 상기 폴리아크릴산의 PDI는 4.57이었다.
<제조예 2>
상기 제조예 1에서, 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부 대신 중량평균분자량 10,000 g/mol인 폴리아크릴산 0.1 중량부 및 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.4 중량부를 혼합한 것으로 제외하고는, 상기 제조예 1과 동일한 방법으로 연마 첨가제 조성물을 제조하였다. 이 때, 상기 폴리아크릴산 혼합물의 PDI는 4.13이었다.
<제조예 3>
상기 제조예 1에서, 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부 대신 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.4 중량부 및 중량평균분자량 40,000 g/mol인 폴리아크릴산 0.1 중량부를 혼합한 것으로 제외하고는, 상기 제조예 1과 동일한 방법으로 연마 첨가제 조성물을 제조하였다. 이 때, 상기 폴리아크릴산 혼합물의 PDI는 4.06이었다.
<제조예 4>
상기 제조예 1에서, 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부 대신 중량평균분자량 10,000 g/mol인 폴리아크릴산 0.1 중량부, 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.3 중량부 및 중량평균분자량 40,000 g/mol인 폴리아크릴산 0.1 중량부를 혼합한 것으로 제외하고는, 상기 제조예 1과 동일한 방법으로 연마 첨가제 조성물을 제조하였다. 이 때, 상기 폴리아크릴산 혼합물의 PDI는 4.38이었다.
<비교제조예 1>
상기 제조예 1에서, 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부 대신 중량평균분자량 10,000 g/mol인 폴리아크릴산 0.5 중량부를 혼합한 것으로 제외하고는, 상기 제조예 1과 동일한 방법으로 연마 첨가제 조성물을 제조하였다. 이 때, 상기 폴리아크릴산의 PDI는 2.84이었다.
<비교제조예 2>
상기 제조예 1에서, 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부 대신 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부를 혼합한 것으로 제외하고는, 상기 제조예 1과 동일한 방법으로 연마 첨가제 조성물을 제조하였다. 이 때, 상기 폴리아크릴산의 PDI는 3.18이었다.
<비교제조예 3>
상기 제조예 1에서, 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부 대신 중량평균분자량 40,000 g/mol인 폴리아크릴산 0.5 중량부를 혼합한 것으로 제외하고는, 상기 제조예 1과 동일한 방법으로 연마 첨가제 조성물을 제조하였다. 이 때, 상기 폴리아크릴산의 PDI는 2.22이었다.
<비교제조예 4>
상기 제조예 1에서, 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부 대신 중량평균분자량 25,000 g/mol인 폴리아크릴산 0.5 중량부를 혼합한 것으로 제외하고는, 상기 제조예 1과 동일한 방법으로 연마 첨가제 조성물을 제조하였다. 이 때, 상기 폴리아크릴산의 PDI는 2.21이었다.
<실시예 1>
탄산세륨 수화물을 750℃에서 4시간 동안 공기 중에서 하소하여 산화세륨 입자를 제조한 후, 탈이온수와 소량의 분산제를 첨가하여 매체 교반식 분말 분쇄기로 분쇄, 분산한 다음, 분급하여 산화세륨 분산액을 얻었다. 산화세륨 분산액의 고형분은 5 중량%이며, 2차 입경은 130 ㎚이고, pH는 8.5 였다.
얻어진 산화세륨 분산액에 상기 제조예 1의 연마 첨가제 조성물을 혼합하여, 연마 슬러리 조성물을 제조하였다.
<실시예 2>
상기 실시예 1에서 제조한 산화세륨 분산액에 상기 제조예 2의 연마 첨가제 조성물을 혼합하여, 연마 슬러리 조성물을 제조하였다.
<실시예 3>
상기 실시예 1에서 제조한 산화세륨 분산액에 상기 제조예 3의 연마 첨가제 조성물을 혼합하여, 연마 슬러리 조성물을 제조하였다.
<실시예 4>
상기 실시예 1에서 제조한 산화세륨 분산액에 상기 제조예 4의 연마 첨가제 조성물을 혼합하여, 연마 슬러리 조성물을 제조하였다.
<비교예 1>
상기 실시예 1에서 제조한 산화세륨 분산액에 상기 비교제조예 1의 연마 첨가제 조성물을 혼합하여, 연마 슬러리 조성물을 제조하였다.
<비교예 2>
상기 실시예 1에서 제조한 산화세륨 분산액에 상기 비교제조예 2의 연마 첨가제 조성물을 혼합하여, 연마 슬러리 조성물을 제조하였다.
<비교예 3>
상기 실시예 1에서 제조한 산화세륨 분산액에 상기 비교제조예 3의 연마 첨가제 조성물을 혼합하여, 연마 슬러리 조성물을 제조하였다.
<비교예 4>
상기 실시예 1에서 제조한 산화세륨 분산액에 상기 비교제조예 4의 연마 첨가제 조성물을 혼합하여, 연마 슬러리 조성물을 제조하였다.
<실험예>
SKW 3-2 패턴화 웨이퍼(SKW사 제품)를 사용(약 8,000 Å두께의 실리콘 산화막을 증착한 것이며, 요철부의 단차가 약 6,000 Å)하여, G&P Tech.사의 CMP 장비에서 정반 및 헤드의 회전속도가 93 rpm 및 87 rpm이고, 압력이 300 g/cm2으로 조절하여 상기 실시예 및 비교예의 연마용 슬러리 조성물로 연마를 수행하였으며, 슬러리 조성물의 공급속도는 100 mL/min 였다. CMP 공정 후 질화막 연마량, 산화막 연마량 및 디싱 발생량을 측정하였으며, 그 결과를 하기의 표 1에 나타내었다.
[연마 조건]
i) 연마기: GNP POLI400
ii) 패드: IC-1000 (DOW 社)
iii) 연마시간: OPA500 기준 과연마
iv) 헤드 및 스핀들 회전 속도: 각각 93 rpm 및 87 rpm
v) 헤드압력: 300 g/cm2
vi) R-링압력: 360 g/cm2
vii) 유량: 100 ml/min
[패턴밀도 측정]
패턴밀도(Pattern Density) 20%(D20)는 고단차부(Line)의 너비가 20 ㎛이고, 저단차부(Space)의 너비가 80 ㎛로 고단차부의 밀도가 20%인 것을 의미한다. 측정방법은 고단차부(Line)와 저단차부(Space)의 두께차이(높이차이; Step height)를 디싱 수준으로 정의하며, 광학 두께 측정장비를 이용하여 측정하였다.
구분 분자량 PDI Ox. R/R
(Å/min)		 Nit. R/R
(Å/min)		 Selectivity D20 Nit Erosion
(Å)		 Dishing level
(Å)
실시예 1 25K 4.57 3385 65 52 23 263
실시예 2 10K+25K 4.13 2882 77 37 39 464
실시예 3 25K+40K 4.06 3147 80 39 44 505
실시예 4 10K+25K+40K 4.38 3043 68 43 31 318
비교예 1 10K 2.84 2694 81 33 75 803
비교예 2 25K 3.18 3117 84 37 69 734
비교예 3 40K 2.22 3293 89 37 81 827
비교예 4 25K 2.21 2860 94 30 114 1040
상기 실시예 및 비교예에서 확인 할 수 있는 바와 같이, 본 발명의 연마 첨가제 조성물은 음이온성 고분자의 PDI가 큰 폴리아크릴산을 포함하여서 이를 연마 슬러리 조성물에 이용하는 경우에, 연마 공정 시 실리콘 질화막에 대한 패시베이션 증가에 따라 에로젼(erosion)이 최소화 되는 것을 확인할 수 있었고, 트렌치 부의 실리콘 산화막의 손실을 감소시키고, 실리콘 산화막에 대한 연마속도는 유지하거나 향상시키면서, 실리콘 질화막에 대한 연마속도를 감소시켜서 선택도(selectivity)가 개선되고, 디싱(dishing)이 개선되는 것을 확인할 수 있었다.
이상에서 본 발명은 기재된 실시예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
100: 반도체 기판
101: 패드 실리콘 산화막
102: 실리콘 질화막
103: 트렌치
104: 절연용 실리콘 산화막

Claims (20)

  1. 음이온성 고분자, 양이온성 화합물, 비이온성 계면활성제, 디싱 억제제 및 양쪽성 이온 화합물을 포함하고,
    상기 음이온성 고분자는 분자량 분포(PDI)가 3.5 내지 5.5인 것인 연마 첨가제 조성물.
  2. 청구항 1에 있어서,
    상기 음이온성 고분자는 분자량 분포(PDI)가 4.0 내지 5.0인 것인 연마 첨가제 조성물.
  3. 청구항 1에 있어서,
    상기 음이온성 고분자의 중량평균분자량(g/mol)은 10,000 내지 50,000인 것인 연마 첨가제 조성물.
  4. 청구항 1에 있어서,
    상기 음이온성 고분자는 아크릴산, 메타크릴산, 말레익산 및 스티렌설폰산으로 이루어진 군에서 선택되는 적어도 1종의 모노머 유래의 반복단위를 포함하는 중합체 또는 그 블렌드인 것인 연마 첨가제 조성물.
  5. 청구항 1에 있어서,
    상기 음이온성 고분자는 폴리아크릴산, 폴리메타크릴산, 폴리말레익산 및 폴리스티렌설폰산으로 이루어진 군에서 선택되는 적어도 1종의 중합체인 것인 연마 첨가제 조성물.
  6. 청구항 1에 있어서,
    상기 음이온성 고분자는 중량평균분자량이 서로 상이한 2종 이상의 중합체의 블렌드를 포함하는 것인 연마 첨가제 조성물.
  7. 청구항 1에 있어서,
    상기 양이온성 화합물은 분자 내에 친수성부와 소수성부를 모두 포함하는 화합물을 포함하는 것인 연마 첨가제 조성물.
  8. 청구항 1에 있어서,
    상기 비이온계 계면활성제는 글리세린, 폴리글리세린, 폴리비닐피롤리돈, 폴리알킬렌글리콜 및 폴리비닐알코올로 이루어진 군에서 선택되는 적어도 1종을 포함하는 것인 연마 첨가제 조성물.
  9. 청구항 1에 있어서,
    상기 디싱 억제제는 폴리아미노산 계열, 폴리우레탄 계열 및 다당류 계열로 이루어진 군에서 선택되는 적어도 1종을 포함하는 것인 연마 첨가제 조성물.
  10. 청구항 1에 있어서,
    상기 양쪽성 이온 화합물은 아미노산 및 아미노알코올로 이루어진 군에서 선택되는 적어도 1종을 포함하는 것인 연마 첨가제 조성물.
  11. 산화세륨 입자와 음이온성 분산제를 포함하는 연마제; 및
    청구항 1 내지 10 중 어느 한 항에 따른 연마 첨가제 조성물;
    을 포함하는 연마 슬러리 조성물.
  12. 청구항 11에 있어서,
    상기 산화세륨 입자는 표면의 제타 전위가 -30 mV 내지 -50 mV인 것인 연마 슬러리 조성물.
  13. 청구항 11에 있어서,
    상기 음이온성 분산제는 폴리말레익산, 폴리스타이렌설폰산, 폴리아크릴산, 폴리메타크릴산 및 그 염 중에서 선택되는 적어도 1종을 포함하는 것인 연마 슬러리 조성물.
  14. 기판 상에 형성된 절연막을, 청구항 11의 연마 슬러리 조성물로 연마하여서, 상기 절연막에 수반된 단차를 제거하는 단계를 포함하는 것인 반도체 소자의 절연막의 연마 방법.
  15. 청구항 14에 있어서,
    상기 절연막이 형성된 기판을 회전판 상에 안착시키고, 상기 절연막의 표면과 연마기의 연마 패드를 접촉시킨 후에, 상기 연마 슬러리 조성물을 공급하면서 상기 회전판과 상기 연마 패드를 회전시켜 연마하는 단계를 포함하는 것인 반도체 소자의 절연막의 연마 방법.
  16. 청구항 14에 있어서,
    상기 절연막은 실리콘 산화막과 실리콘 질화막을 포함하는 것인 반도체 소자의 절연막의 연마 방법.
  17. 청구항 16에 있어서,
    상기 실리콘 산화막과 상기 실리콘 질화막의 선택비가 30:1 이상인 것인 반도체 소자의 절연막의 연마 방법.
  18. 청구항 16에 있어서,
    상기 실리콘 산화막의 디싱(dishing) 레벨이 600 Å 이하인 것인 반도체 소자의 절연막의 연마 방법.
  19. 청구항 16에 있어서,
    상기 실리콘 질화막의 에로젼(erosion)이 50 Å 이하인 것인 반도체 소자의 절연막의 연마 방법.
  20. 청구항 14의 반도체 소자의 절연막의 연마 방법에 의해서 형성되는 것인 반도체 소자.
KR1020180140959A 2018-11-15 2018-11-15 연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법 KR102679492B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020180140959A KR102679492B1 (ko) 2018-11-15 연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법
US16/226,654 US10876020B2 (en) 2018-11-15 2018-12-20 Polishing additive composition, polishing slurry composition and method for polishing insulating film of semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180140959A KR102679492B1 (ko) 2018-11-15 연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법

Publications (2)

Publication Number Publication Date
KR20200056808A true KR20200056808A (ko) 2020-05-25
KR102679492B1 KR102679492B1 (ko) 2024-07-01

Family

ID=

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080016979A (ko) 1998-12-25 2008-02-22 히다치 가세고교 가부시끼가이샤 Ｃｍｐ 연마제, ｃｍｐ 연마제용 첨가액 및 기판의 연마방법
KR101470979B1 (ko) 2013-07-05 2014-12-10 주식회사 케이씨텍 첨가제 조성물 및 이를 포함하는 슬러리 조성물

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080016979A (ko) 1998-12-25 2008-02-22 히다치 가세고교 가부시끼가이샤 Ｃｍｐ 연마제, ｃｍｐ 연마제용 첨가액 및 기판의 연마방법
KR101470979B1 (ko) 2013-07-05 2014-12-10 주식회사 케이씨텍 첨가제 조성물 및 이를 포함하는 슬러리 조성물

Also Published As

Publication number Publication date
US20200157381A1 (en) 2020-05-21
US10876020B2 (en) 2020-12-29

Similar Documents

Publication Publication Date Title
EP2533274B1 (en) Aqueous dispersion for chemical mechanical polishing, and chemical mechanical polishing method using same
EP2017318B1 (en) Chemical mechanical polishing aqueous dispersion preparation set, method of preparing chemical mechanical polishing aqueous dispersion, chemical mechanical polishing aqueous dispersion, and chemical mechanical polishing method
KR100880107B1 (ko) Ｃｍｐ 슬러리 및 이를 이용한 반도체 웨이퍼의 연마 방법
JP5133874B2 (ja) 高段差酸化膜の平坦化のための自動研磨停止機能を有する化学機械的研磨組成物
KR100661273B1 (ko) 고단차 산화막의 평탄화를 위한 화학기계적 연마조성물
KR20040038882A (ko) 화학 기계 연마용 수계 분산체, 화학 기계 연마 방법 및반도체 장치의 제조 방법 및 화학 기계 연마용 수계분산체 제조용 재료
TW201641662A (zh) 包含陽離子聚合物添加劑之拋光組合物
KR20150048790A (ko) 연마제, 연마제 세트 및 기체의 연마 방법
US10876020B2 (en) Polishing additive composition, polishing slurry composition and method for polishing insulating film of semiconductor element
KR20160079328A (ko) 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체 소자의 제조 방법
JP6021583B2 (ja) 基板を研磨する方法
KR20100021941A (ko) 화학적 기계적 연마 조성물 및 이를 이용한 반도체 소자의 제조 방법
KR100786949B1 (ko) 연마 선택도 조절 보조제 및 이를 함유한 ｃｍｐ 슬러리
KR101737943B1 (ko) 질화막 연마용 슬러리 조성물
US10844244B2 (en) Polishing additive composition, polishing slurry composition and method for polishing insulating film of semiconductor element
KR102279324B1 (ko) 연마 슬러리 조성물
KR102679492B1 (ko) 연마 첨가제 조성물, 연마 슬러리 조성물 및 반도체 소자의 절연막의 연마 방법
KR20090119091A (ko) 절연막 함유 기판의 화학 기계적 연마 조성물
KR20170072524A (ko) 화학 기계적 연마 슬러리 조성물 및 이를 이용한 연마 방법
KR20200053213A (ko) Ild 연마공정 또는 sti 연마공정용 화학적 기계적 연마 슬러리 조성물 및 이를 이용한 연마방법
TWI767355B (zh) 高氧化物移除速率的淺溝隔離化學機械平坦化組合物、系統及方法
TWI774398B (zh) 用於淺溝隔離應用的低淺盤氧化物cmp研磨組合物及其製造方法
KR102574842B1 (ko) 화학 기계적 연마 슬러리 조성물 및 이를 이용한 연마 방법
TW202319494A (zh) 用於淺溝隔離的化學機械平坦化研磨
CN114316900A (zh) 研磨用组合物及其制造方法、研磨方法以及基板的制造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right