KR20200052656A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20200052656A
KR20200052656A KR1020180135879A KR20180135879A KR20200052656A KR 20200052656 A KR20200052656 A KR 20200052656A KR 1020180135879 A KR1020180135879 A KR 1020180135879A KR 20180135879 A KR20180135879 A KR 20180135879A KR 20200052656 A KR20200052656 A KR 20200052656A
Authority
KR
South Korea
Prior art keywords
layer
electrode
light emitting
recess
disposed
Prior art date
Application number
KR1020180135879A
Other languages
English (en)
Other versions
KR102634756B1 (ko
Inventor
성연준
정영규
김환교
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180135879A priority Critical patent/KR102634756B1/ko
Publication of KR20200052656A publication Critical patent/KR20200052656A/ko
Application granted granted Critical
Publication of KR102634756B1 publication Critical patent/KR102634756B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

실시예는, 도전성 기판; 상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고,상기 제2 전극은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)을 포함하고, 산소(O)의 원자와 인듐(In)의 원자 간의 원자 비는 1:0.580 내지 1:0.600이고, 상기 발광 구조물은 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 복수 개의 제1 리세스를 포함하고, 상기 복수 개의 제1 리세스는 제1 방향으로 서로 어긋나고, 상기 제1 방향에 수직한 제2 방향으로 정렬되어 배치된 발광 소자를 개시한다.

Description

발광 소자{LIGHT EMITTING DEVICE}
실시예는 발광 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 발광 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해, 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 발광 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 발광 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며 광출력이 저하되는 문제가 존재한다.
실시예는 광 출력이 개선된 발광 소자를 제공할 수 있다.
또한, 전기적 특성이 개선된 발광 소자를 제공할 수 있다.
또한, 외부 습기 등으로부터 신뢰성이 개선된 발광 소자를 제공할 수 있다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시예에 따른 발광 소자는 도전성 기판; 상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고,상기 제2 전극은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)을 포함하고, 산소(O)의 원자와 인듐(In)의 원자 간의 원자 비는 1:0.580 내지 1:0.600이고, 상기 발광 구조물은 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 복수 개의 제1 리세스를 포함하고, 상기 복수 개의 제1 리세스는 제1 방향으로 서로 어긋나고, 상기 제1 방향에 수직한 제2 방향으로 정렬되어 배치된다.
상기 복수 개의 제1 리세스는 단일 제1-1 리세스, 및 상기 단일 제1-1 리세스와 인접하며, 상기 제1-1 리세스를 둘러싸는 복수 개의 제1-2 리세스를 포함하고, 상기 제1-1 리세스에서 상기 복수 개의 제1-2 리세스 사이의 각각의 거리는 같을 수 있다.
상기 제1 리세스는 상기 제1-1 리세스를 둘러싸는 6 개의 제1-2 리세스를 포함하고, 상기 제1-1 리세스와 상기 6개의 제1-2 리세스 각각의 거리는 같을 수 있다.
상기 6개의 제1-2 리세스의 중심은 육각형의 꼭지점에 위치하고, 상기 제1-1 리세스는 상기 육각형의 중심에 위치할 수 이다.
상기 제2 전극은 이웃한 제1 리세스 사이에 배치되는 복수 개의 선형 전극을 포함할 수 있다.
상기 복수 개의 선형 전극은 상기 제1-1 리세스와 상기 복수 개의 제1-2 리세스 사이에 배치되고, 상기 제1-1 리세스와 상기 복수 개의 제1-2 리세스를 연결하는 가상의 직선에 대하여 수직할 수 있다.
상기 복수 개의 선형 전극은 육각형으로 구비되는 단일 셀을 포함하고, 상기 복수 개의 제1 리세스 각각은 상기 단일 셀 내에 배치될 수 있다.
상기 제2 전극 상에 배치되는 반사층; 및 상기 반사층과 상기 제2 전극 사이에 배치되고 제1 금속을 포함하는 중간층;을 포함하고, 상기 반사층은 제2 금속을 포함하고, 상기 제1 금속과 상기 제2 금속은 상이한 물질로 구비될 수 있다.
상기 제2 전극이 포함하는 산소 원자와 상기 반사층이 포함하는 물질의 결합을 방지하는 중간층을 포함할 수 있다.
상기 중간층과 상기 반사층은 이웃한 제1 리세스 사이에 배치되고, 상기 중간층은 상기 중간층을 둘러쌀 수 있다.
상기 제2 전극의 측면과 상기 중간층의 측면 사이의 최소 폭은 상기 제2 전극의 측면과 상기 반사층의 측면 사이의 최소 폭과 비가 1:100 내지 1:1000일 수 있다.
상기 반사층의 면적은 상기 중간층의 면적보다 크고, 상기 중간층의 면적은 상기 제2 전극의 면적보다 크고, 상기 반사층의 면적은 상기 제2 전극의 면적과 비가 1:2.4 내지 1:3.6일 수 있다.
상기 발광 구조물의 저면에 배치되는 제1 절연층;을 더 포함하고, 상기 중간층은 상기 제2 도전형 반도체층의 저면을 따라 인접한 상기 제1 절연층까지 연장되는 연장부를 더 포함할 수 있다.
상기 발광 구조물은 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하고 상기 복수 개의 제1 리세스를 둘러싸는 제2 리세스를 포함하고, 상기 활성층은 상기 제2 리세스에 의해 활성 영역 및 비활성영역으로 분리될 수 있다.
상기 제1 전극과 전기적으로 연결되는 제1 도전층; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제2 도전층; 및 상기 제2 도전층과 상기 도전성 기판 사이에 배치되는 제2 절연층;을 포함할 수 있다.
실시예에 따르면, 투과도를 개선하고, 감소된 전기적 저항을 제공하여 광학적 및 전기적 특성을 개선할 수 있다.
또한, 발광 소자의 발광 영역을 외부의 수분이나 기타 오염 물질로부터 차단함에 따라 신뢰성이 개선된 발광 소자를 제작할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예예에 따른 발광 소자의 개념도이고,
도 2는 도 1의 A 부분 확대도이고,
도 3은 도 2의 제2 전극의 표면을 도시한 도면이고,
도 4는 본 발명의 일 실시예에 따른 발광 소자를 설명하는 평면도이고,
도 5는 도 4의 C 부분 확대도이고,
도 6a는 도 4에서 제2 전극과 중간층을 도시한 도면이고,
도 6b는 제2 도전형 반도체층을 도시한 평면도이고,
도 6c는 도 6a의 변형예이고,
도 7은 다른 실시예에 따른 발광 소자의 단면도이고,
도 8은 실험에 따른 제2 전극의 파장에 따른 투과도를 나타낸 그래프이고,
도 9는 본 발명의 일 실시예에 따른 발광 소자 패키지의 개념도이고,
도 10은 본 발명의 일 실시예에 따른 발광 소자 패키지의 평면도이다.
도 11a 내지 도 11m는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
본 발명의 실시예에 따른 발광 구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광 구조물의 Al의 조성비에 의해 결정될 수 있다. 또한, 발광 구조물은 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 근자외선, 원자외선, 또는 심자외선일 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위에서 메인 피크를 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 메인 피크를 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 메인 피크를 가질 수 있다. 발광 구조물은 100nm 내지 420nm의 파장에서 최대 피크 파장을 갖는 자외선 광을 생성할 수 있다.
또한, 제1 방향(X축 방향)은 수평 방향으로 발광 구조물에서 전극 패드를 향한 방향이고, 제2 방향(Y축 방향)은 수평 방향에 수직한 방향이고, 제3 방향(Z축 방향)은 제1 방향 및 제2 방향에 수직한 방향으로 발광 구조물의 적층 방향이다.
도 1은 본 발명의 일 실시예예에 따른 발광 소자의 개념도이고, 도 2는 도 1의 A 부분 확대도이고, 도 3은 도 2의 제2 전극의 표면을 도시한 도면이다.
도 1 및 도 2를 참조하면, 실시예에 따른 발광 소자(10)는 도전성 기판(170), 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146), 제2 전극(146) 상에 배치되는 중간층(143) 및 상기 중간층(143) 상에 배치되는 반사층(144)을 포함할 수 있다.
제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1-x1-y1N(0=x1≤=1, 0≤=y1≤=1, 0≤=x1+y1≤=1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다.
활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 제1 도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 재결합되는 층일 수 있다.
활성층(126)은 전자와 정공이 재결합함에 따라, 전자가 낮은 에너지 준위로 천이하며, 활성층(126)이 포함하는 후술될 우물층의 밴드갭 에너지에 대응하는 파장을 가지는 빛을 생성할 수 있다. 상기 발광 소자가 방출하는 광의 파장 중 상대적으로 가장 큰 세기를 갖는 광의 파장은 자외선일 수 있고, 상기 자외선은 상술한 근자외선, 원자외선, 심자외선일 수 있다.
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(126)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(127)은 활성층(126) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(127)은 Inx5Aly2Ga1-x5-y2N (0=x5≤=1, 0≤=y2≤=1, 0≤=x5+y2≤=1)의 조성식을 갖는 반도체 물질 또는 AlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다.
활성층(126)과 제2 도전형 반도체층(127) 사이에는 전자 차단층(미도시됨)이 배치될 수 있다. 전자 차단층(미도시됨)은 제1 도전형 반도체층(124)에서 활성층(126)으로 공급되는 전자(electron)가 활성층(126)에서 재결합하여 발광하지 않고, 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층(미도시됨)의 에너지 밴드갭은 활성층(126) 및/또는 제2 도전형 반도체층(127)의 에너지 밴드갭보다 클 수 있다.
제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 모두 알루미늄(Al)을 포함할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)의 조성은 모두 AlGaN일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 반도체층의 조성은 출력 파장에 따라 적절히 조절될 수 있다.
발광 구조물(120)은 제2 도전형 반도체층(127) 및 활성층(126)을 관통하고 제1 도전형 반도체층(124)의 일부 영역까지 배치되는 제1 리세스(128) 및 제2 리세스(129)를 포함할 수 있다.
복수 개의 제1 리세스(128)는 제2 리세스(129)의 내측에 배치될 수 있다. 제1 리세스(128)는 내부에 제1 전극(142)이 배치되어 제1 도전형 반도체층(124)에 전류를 주입하는 통로 역할을 수행할 수 있다.
제1 리세스(128)의 최대 폭(W1)은 38㎛ 이상 60㎛ 이하일 수 있다. 그리고 제1 리세스(128)의 상면은 최대 폭(W2)이 30㎛ 내지 55㎛일 수 있다. 이러한 범위에서, 제1 리세스(128)의 상면 상에 전류 분산에 유리하도록 다수의 제1 전극(142)이 배치될 수 있다. 제1 리세스(128)의 최대 폭(W1)은 제2 도전형 반도체층(127)의 하부에 배치되어 제2 리세스에서 가장 넓은 면적으로 정의할 수 있다. 또한, 제1 리세스(128)의 폭(W1)은 원형으로 구성되는 경우 직경일 수 있고, 타원 또는 다각형 구조로 구성되는 경우 최대 폭을 의미할 수 있다.
또한, 제1 리세스(128)의 중심(M)은 제1 리세스(128)가 원형인 경우 원의 중심일 수 있다. 그리고 제1 리세스(128)의 중심에 제1 전극(142)이 배치되므로, 제1 리세스(128)의 중심은 각각의 제1 리세스(128) 내에서 전류 밀도가 가장 높은 부분이다. 그리고 제1 리세스(128)에 의해 제2 도전형 반도체층(127)의 저면 상에는 후술하는 제2 전극(146), 중간층(143) 및 반사층(144)이 배치될 수 있다.
실시예로, 복수 개의 제1 리세스(128) 중에서 단일 제1-1 리세스는 복수 개의 제1-2 리세스에 의해 둘러싸일 수 있다. 이 때, 단일 제1-1 리세스는 복수 개의 제1 리세스(128) 중 어느 하나의 제1 리세스이다. 그리고 단일 제1-2 리세스는 단일 제1-1 리세스를 가장 인접하게 둘러싸는 복수 개의 제1 리세스이다. 이 때, 제1-2 리세스의 중심(M)을 연결하면 다각형 형상일 수 있다. 이에 대해서는 이하 도 6a에서 자세히 설명한다.
그리고 제1 전극(142)의 폭(W3)은 24㎛ 이상 50㎛ 이하일 수 있다. 이러한 범위를 만족하는 경우 전류 분산에 유리할 수 있고, 많은 개수의 제1 전극(142)을 배치할 수 있다. 제1 전극(142)의 폭(W3)이 24㎛보다 이상일 때, 제1 도전형 반도체층(124)에 주입되는 전류를 충분하게 확보할 수 있고, 50㎛이하일 때 제1 도전형 반도체층(124)에 배치되는 복수 개의 제1 전극(142)의 수를 충분히 확보하므로 전류 분산 특성을 확보할 수 있다.
제2 리세스(129)는 발광 구조물(120)의 측면을 따라 연속적으로 연장될 수 있다. 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 연장되어 폐루프를 이루는 단일의 리세스일 수 있으나 반드시 이에 한정되는 것은 아니고 복수 개의 리세스로 분할될 수도 있다.
제2 리세스(129)에 의해 활성층(126)은 제2 리세스(129)의 외측에 배치되는 비활성 영역(OA1) 및 제2 리세스(129)의 내측에 배치되는 활성 영역(IA1)으로 분리될 수 있다.
활성 영역(IA1)은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)을 통해 전자와 정공이 주입되어 자외선 파장대에서 최대 강도를 갖는 광을 생성할 수 있다.
비활성 영역(OA1)은 전자와 정공 결합이 일어나지 않는 영역일 수 있다. 비활성 영역(OA1)은 활성 영역 또는 외부에서 조사되는 빛을 흡수하여 여기된 전자가 재결합을 통해 발광할 수 있다. 그러나 비활성 영역(OA1)의 발광 강도는 활성영역의 발광강도에 비해 매우 약할 수 있다. 또는 비활성 영역(OA1)은 전혀 발광하지 않을 수도 있다. 따라서, 비활성 영역(OA1)의 발광 강도는 활성 영역(IA1)의 발광 강도보다 낮을 수 있다.
제2 리세스(129)의 내측에서 배치되는 활성 영역(IA1)의 면적은 제2 리세스(129)의 외측에 배치되는 비활성 영역(OA1)의 면적보다 넓을 수 있다.
발광 구조물(120)의 최대 면적과 제2 리세스(129)의 최대 면적의 비는 1:0.01 내지 1:0.03일 수 있다. 발광 구조물(120)의 최대 면적과 제2 리세스(129) 최대 면적의 비가 1:0.01보다 작은 경우, 제2 리세스(129)의 면적이 작아져 오염 물질로부터 활성층(126)의 산화를 방지하기 어려울 수 있다. 또한, 발광 구조물(120)의 최대 면적과 제2 리세스(129) 최대 면적의 비가 1:0.03보다 큰 경우, 발광 면적이 작아져 광 효율이 저하될 수 있다.
발광 구조물(120)의 측면, 상면을 감싸는 패시베이션층(180)은 발광 소자의 동작에 의한 발열, 외부의 고온, 고습, 및 발광 구조물(120)과의 열팽창 계수 차이 등에 의해 발광 구조물(120)과 박리가 발생할 수 있다. 또는 패시베이션층(180)에 크랙 등이 발생할 수 있다.
패시베이션층(180)에 박리, 크랙 등이 발생할 경우, 외부에서 발광 구조물(120)로 침투하는 외부의 수분이나 오염 물질 등에 의해 발광 구조물(120)이 산화될 수 있다.
자외선 발광소자의 경우 활성층(126)의 Al 조성이 상대적으로 높으므로 산화에 더욱 취약할 수 있다. 따라서, 발광 구조물(120)의 측벽이 크랙 등에 의해 노출된 경우 활성층(126)은 급격히 산화되어 광 출력이 저하될 수 있다.
실시예에 따르면 제2 리세스(129)는 비활성 영역(OA1)과 활성 영역(IA1) 사이에 배치되어 배리어(barrier) 역할을 수행할 수 있다. 또한, 제2 리세스(129)에 의해 비활성 영역(OA1)과 활성 영역(IA1) 사이의 이격 거리가 증가할 수 있다. 따라서, 활성층(126)의 비활성 영역(OA1)이 산화되더라도 활성층(126)의 활성 영역(IA1)은 제2 리세스(129)에 의해 산화가 방지될 수 있다.
또한, 구체적으로 제1 절연층(131)은 발광 구조물(120)의 하부에 배치되어, 제1 전극(142)을 활성층(126) 및 제2 도전형 반도체층(127)과 전기적으로 절연시킬 수 있다.
제1 절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1 절연층(131)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1 절연층(131)은 다양한 반사 구조를 포함할 수 있다.
제2 절연층(132)은 제1 도전층(165)과 제2 도전층(150)을 전기적으로 절연시킬 수 있다. 제1 절연층(131)과 제2 절연층(132)은 서로 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수 있다.
제2 절연층(132)은 제2 리세스(129)와 제1 리세스(128)에 각각 배치될 수 있다. 따라서, 제2 리세스(129)와 제1 리세스(128)의 내부에는 제1 절연층(131)과 제2 절연층(132)이 모두 배치될 수 있다. 따라서, 제1 절연층(131) 또는 제2 절연층(132) 중 어느 하나에 결함이 발생한 경우에도 나머지 절연층이 외부의 습기 및/또는 기타 오염 물질의 침투를 방지할 수 있다.
예시적으로, 제1 절연층(131)과 제2 절연층(132)이 하나의 층으로 구성된 경우, 크랙과 같은 결함이 두께 방향으로 쉽게 전파될 수 있다. 따라서, 외부로 노출된 결함을 통해 외부의 습기나 오염 물질이 발광 구조물(120)로 침투할 수 있다.
그러나, 실시예에 따르면, 제1 절연층(131) 상에 별도의 제2 절연층(132)이 배치되므로 제1 절연층(131)에 형성된 결함이 제2 절연층(132)으로 전파되기 어려울 수 있다. 즉, 제1 절연층(131)과 제2 절연층(132) 사이의 계면이 결함의 전파를 차폐하는 역할을 수행할 수 있다.
다른 실시예로, 제1 절연층(131)의 두께는 제1 리세스(128)의 높이(h1) 및 제2 리세스(129)의 높이(h2)와 대응될 수 있다. 즉, 제1 절연층(131)의 두께는 제1 리세스(128) 및 제2 리세스(129)의 높이와 동일하거나 더 클 수 있다. 따라서, 제1 절연층(131)은 제1 리세스(128) 및 제2 리세스(129)의 내부를 채울 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 절연층(131)의 두께는 제1 리세스(128) 및 제2 리세스(129)의 높이(h1)보다 작을 수도 있다.
또한, 제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)와 동일할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)와 상이할 수도 있다. 예시적으로, 제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)보다 높을 수 있다. 제1 리세스(128)는 제1 도전형 반도체층(124) 중에서 제1 전극(142)과 접촉 저항이 낮은 영역까지 배치되어야 한다. 이와 달리, 제2 리세스(129)는 활성층(126)을 분리시킬 수 있는 영역까지 배치되면 충분할 수도 있다. 이와 반대로 제2 리세스(129)의 높이(h1)는 제1 리세스(128)의 높이(h1) 보다 높을 수도 있다. 이 경우 발광 구조물(120)의 측면에서 수분 침투 경로가 길어져 신뢰성이 개선될 수도 있다.
또한, 제1 리세스(128)의 경사각도(
Figure pat00001
1)는 제2 리세스(129)의 경사각도(
Figure pat00002
2)와 동일할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2 리세스(129)와 제1 리세스(128)의 경사 각도는 상이할 수도 있다. 예시적으로 제2 리세스(129)의 경사 각도는 제1 리세스(128)의 경사 각도보다 클 수 있다. 이 경우 제2 리세스(129)의 폭을 줄여 활성 영역(IA1)의 면적을 증가시킬 수 있다. 또는 제2 리세스(129)의 경사 각도는 제1 리세스(128)의 경사 각도보다 작을 수 있다. 이 경우 활성층(126)의 활성 영역(IA1)과 비활성 영역(OA1)의 이격 거리를 증가시켜 신뢰성을 개선할 수 있다.
제1 전극(142)은 제1 리세스(128)의 내부에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 제1 전극(142)은 오믹전극일 수 있다. 또한, 제1 전극(142)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)을 포함할 수 있다. 투명 전도성 산화막은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다. 또한, 제1 전극(142)은 Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 이루어질 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 가질 수 있다.
제2 전극(146)은 제2 리세스(129) 내측에 배치될 수 있다. 다시 말해, 제2 전극(146)은 활성 영역(IA1) 상에 배치될 수 있다. 그리고 제2 전극(146)의 제2 도전형 반도체층(127)의 하부면에 배치되어 전기적으로 연결될 수 있다.
또한, 제2 전극(146)은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)을 포함할 수 있다. 투명 전도성 산화막은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있다.
실시예에서, 제2 전극(146)은 산소가 공급되지 않는 상태에서 형성될 수 있다. 구체적으로, 제2 전극(146)은 상술한 바와 같이 다양한 금속 및 산화물로 이루어질 수 있다. 이러한 경우에 제2 전극(146)은 PVD(physical vapor deposition) 증착 시 플라즈마(Plasma) 발생에서 산소를 이용하지 않고 제2 도전형 반도체층(127)의 하부면에 배치될 수 있다.
즉, 제2 전극(146)은 아르곤(Ar) 플라즈마를 이용하여 제2 도전형 반도체층(127)의 하부면에 증착될 수 있다. 이에 따라, 제2 전극(146)에서는 산소 원자 비율이 감소할 수 있다. 특히, 제2 전극(146)이 ITO인 경우에, 인듐과 산소의 비율이 상대적으로 증가할 수 있다.
<실험예>
제2 전극의 물성
상술한 제2 전극에 대해 X선 광전자 분광기(X-ray photoelectron Spectroscopy, XPS)를 통해 측정한 결과를 아래 표 1에 개시하였다. 이 때, 제2 전극은 ITO(indium tin oxide)가 이용되며, PVD(physical vapor deposition) 증착 시 아르곤(Ar) 플라즈마(실시예 1,2) 및 아르곤/산소(Ar+O2) 플라즈마(비교예 1 내지 비교예 4)를 이용하였다. 그리고 상술한 실험에서 제2 전극의 전체 중량 대비 In2O3가 90wt%이고, SnO2 가 10wt%이다.
추가적으로, 제2 전극에 대해 열처리를 거친 이후 4가지 포인트에서 측정한 저항을 아래 표 2에 개시하였다.
구분 원자 비(atomic ratio, %) 평균
산소(O) 1s 인듐(In)
3d		 주석(Sn)
3d		 In/O Sn/O In/O Sn/O
실시예1 40.9 23.9 2.7 0.584 0.066 0.591 0.069
실시예2 41.8 25 3 0.598 0.072
비교예1 40.4 22.2 2.8 0.550 0.069 0.560 0.071
비교예2 40.1 21.5 2.7 0.536 0.067
비교예3 44.3 25.5 3.2 0.576 0.072
비교예4 45.1 26.1 3.3 0.579 0.073
표 1을 참조하면, 실시예 1과 실시예 2는 비교예 3 및 비교예4 대비 산소의 원자비가 상대적으로 감소하였다. 다만, 실시예 1과 실시예 2는 비교예 1 내지 비교예 4 대비 인듐/산소(In/O)의 평균이 큰 것으로 나타났다. 구체적으로, 실시예 1 및 실시예 2에서 In/O의 평균이 0.591이고, 비교예 1 내지 비교예 4에서 In/O의 평균이 0.560으로 나타났다. 다만, 실시예 1과 실시예 2는 비교예 1 내지 비교예 4 대비 주석/산소(Sn/O)의 평균에서 크나, 각 실험에서 Sn/O이 큰 차이를 가지지는 않았다.
조건 저항(Resistance, Ω)
증착 플라즈마 열처리 상(Top) 하(Bottom) 좌(Left) 우(Right) 평균
아르곤(Ar)
(실시예)		 650℃, N2, 60sec 87.59 90.92 84.37 84.41 84.80
650℃, Air, 60sec 93.07 100.6 95.59 87.94 92.81
아르곤+산소(Ar+O2)
(비교예)		 650℃, N2, 60sec 151.7 157.4 167.0 157.9 160.96
650℃, Air, 60sec 157.8 159.9 154.7 159.0 160.86
표 2를 참조하면, 실시예는 비교예 대비 4가지 포인트(상,하,좌,우)에서 저항이 감소하였다. 여기서, 4가지 포인트는 제2 전극의 면 상의 저항일 수 있다.구체적으로, 실시예의 경우 제2 전극의 평균 저항이 비교예 대비 N2 열처리에서 1/1.898배로 감소하였고, Air 열처리에서 1/1.733배로 감소함을 알 수 있다.
상술한 표 1 및 표 2를 참조할 때, 산소 없이 Ar 플라즈마로 제2 전극을 증착하는 경우 In/O의 비율이 커져 산화인듐 간의 공극층이 감소할 수 있다. 그리고 표면에서 산소 공극(vacancy)이 형성되어 전기 전도도가 증가할 수 있다.
이에, 실시예에 따른 발광 소자에서 제2 전극 내 산소의 원자와 인듐의 원자 간의 원자 비는 1:0.580 내지 1:0.600일 수 있다. 이러한 범위에서 제2 전극의 전기적 저항이 감소하여 전기 전도도가 개선될 수 있다.
또한, 제2 전극(146)은 상술한 바와 같이 산소를 이용하지 않고 증착되므로 낮은 파장에서 투과율을 개선하고, 두께 변화(예컨대, 1nm)에 따른 투과율 변화를 감소할 수 있다. 이에 대해서는 도 8에서 설명한다.
그리고 제2 전극(146)은 PVD(physical vapor deposition), CVD(chemical vapor deposition), PLD(plasma laser deposition), 열증착(thermal evaporation), 스퍼터링(sputtering) 등의 방법을 이용하여 이루어질 수 있으나, 이에 한정되지 않는다.
그리고 제2 전극(146)은 제2 도전형 반도체층(127)의 저면(127a)과 수직 방향으로 접하도록 배치되고, 제2 도전형 반도체층(127)의 저면(127a) 상에서 제1 리세스(128)를 둘러싸도록 배치될 수 있다. 이러한 구성에 의하여, 제2 도전형 반도체층(127)을 통한 전류의 흐름을 원활히 개선할 수 있다.
또한, 제2 전극(146)은 인접한 제1 리세스(128) 사이에 배치될 수 있다. 보다 구체적으로, 제2 전극(146)은 제2 도전형 반도체층(127)의 저면(127a) 상에 배치되고, 제2 전극(146)의 외측면(146a)은 제2 도전형 반도체층(127)의 저면(127a)과 접할 수 있다.
또한, 제2 전극(146)의 상면(146c)은 제2 도전형 반도체층(127)의 저면(127a)과 접하도록 배치되고, 제2 전극(146)의 외측면(146a)은 상면(146c)에서 하부로 연장되는 경사면일 수 있다. 그리고 제2 전극(146)의 저면(146b)은 외측면(146a) 사이에서 상면(146c)과 마주보게 배치될 수 있다.중간층(143)은 제2 전극(146) 상에 배치되며, 후술하는 반사층(144)(또는 제2 도전층(150))과 제2 전극 사이에 배치될 수 있다.
중간층(143)은 Ni, Ti, Au, Pt, Cr 등의 전도성 물질로 이루어질 수 있다. 특히 중간층(143)은 하부의 반사층(144)과 상이한 물질로 이루어질 수 있다. 실시예로, 중간층(143)은 제1 금속을 포함하고, 반사층(144)은 제2 금속을 포함할 수 있으며, 제1 금속과 상기 제2 금속은 상이할 수 있다. 즉, 중간층(143)은 제2 전극(146)이 포함하는 산소 원자와 반사층이 포함하는 물질의 결합을 방지할 수 있다. 예컨대, 반사층(144)이 알루미늄(Al)으로 이루어진 경우, 중간층(143)은 알루미늄이 아닌 금속으로 이루어질 수 있다. 이에, 중간층(143)은 반사층(144)의 알루미늄(Al)이 제2 전극(146)의 산소 원자와 결합하는 것을 방지하여 제2 전극(146)의 투과도 및 전기적 특성이 저하되는 것을 방지할 수 있다. 또한, 중간층(143)은 제2 전극(146)을 덮도록 이루어질 수 있다. 즉, 제2 전극(146)은 중간층(143)의 외측면에서 내측에 배치될 수 있다.
중간층(143)은 제2 전극(146)과 마찬가지로 인접한 제1 리세스(128) 사이에서 제2 도전형 반도체층(127)의 저면(127a) 상에 배치되어 제2 도전형 반도체층(127)의 저면(127a)과 접할 수 있다. 이에 따라, 제1 리세스(128)의 중심(M)을 기준으로 최인접 중간층(143)은 외측면(143b)은 최인접 제2 전극(146)의 외측면(143b)보다 내측에 배치될 수 있다. 즉, 중간층(143)의 내측면(143c)은 제2 전극(146)의 저면(146b)과 외측면(146a)을 감싸도록 배치될 수 있다. 또한, 중간층(143)의 외측면(143b)은 상면(143a)에서 하부로 연장되어 후술하는 중간층(143)의 내측면(144c)과 접할 수 있다. 또한, 중간층(143)의 외측면(143b)은 제2 전극(146)과 인접한 제1 절연층(131) 사이의 영역에서 하부로 연장될 수 있다.
또한, 중간층(143)은 상면(143a), 외측면(143b) 및 내측면(143c)을 포함할 수 있다. 중간층(143)의 상면(143a)은 제2 전극(146)의 상면(146c)과 동일하게 제2 도전형 반도체층(127)의 저면(127a)과 접하는 면일 수 있다. 다만, 중간층(143)의 상면(143a) 은 제2 전극(146)의 상면(146c)보다 가장 인접한 제1 리세스(128)의 중심(M)으로부터 내측에 배치될 수 있다.
또한, 제1 리세스(128)의 중심(M)과 인접한 제2 전극(146)의 외측면(146a) 사이의 최소 폭(W4)은 제1 리세스(128)의 중심(M)과 인접한 중간층(143)의 외측면(143b) 사이의 최소 폭(W5)보다 클 수 있다. 다시 말해, 제1 리세스(128)의 중심(M)과 제1 리세스(128a)에 가장 인접한 제2 전극(146)의 외측면(146a)까지의 영역 내에 중간층(143)의 외측면(143b)이 배치될 수 있다.
이러한 구성에 의하여, 중간층(143)은 하부의 반사층(144)과 제2 전극(146)의 접촉을 방지하고 반사층(144)에서 제2 전극(146)으로 반사층(144)을 이루는 제2 금속이 제2 전극(146)으로 마이그레이션(Migration)되는 현상을 방지할 수 있다.
구체적으로, 제2 전극(146)은 상술한 바와 같이 산소 플라즈마를 이용하지 않고 제2 도전형 반도체층(127) 하부에 증착될 수 있다.
그리고 도 3을 참조하면 제2 전극(146)의 표면은 아르곤 플라즈마(산소 없음)에 의하여 결정립(G1, G2)의 감소하여 결정립계(grain boundary, GB)가 증가할 수 있다. 이에 따라, 제2 전극(146) 하부에 반사층(144)이 접촉하는 경우, 반사층(144)에서 제2 전극(146)으로 반사층(144)의 금속물질이 마이그레이션 (migration)될 수 있다. 예컨대, 반사층(144)이 알루미늄(Al)인 경우, 알루미늄이 제2 전극(146)으로 마이그레이션될 수 있다. 이에, 제2 전극(146)에서는 활성층(126)에서 방출된 광에 대한 투과율이 적어지므로 하부의 반사층(144)에서 반사되어 상부로 방출되는 광이 감소할 수 있다. 다만, 실시예에서 중간층(143)이 제2 전극(146)과 하부의 반사층(144) 사이에 배치되어 반사층(144)에서 제2 전극(146)으로 금속이 마이그레이션(Migration)되는 것을 방지할 수 있다. 이로써, 제2 전극(146)의 투과율이 감소하는 것을 방지하여 발광 소자에서 방출되는 광 출력을 개선할 수 있다. 그리고 상술한 바와 같이 제2 전극(146)에서 감소된 전기적 저항에 의하여 발광 소자의 전기적 특성도 개선될 수 있다.
또한, 중간층(143)은 면적이 제2 전극(146)의 면적보다 커, 제2 전극(146)을 덮을 수 있다. 이러한 구성에 의하여, 반사층(144)과 제2 전극(146) 간에 접하는 영역이 존재하지 않으므로, 반사층(144)에서 제2 전극(146)으로 금속 물질이 마이그레이션되는 것을 용이하게 차단할 수 있다.
반사층(144)은 중간층(143) 상에 배치될 수 있다. 반사층(144)은 면적이 제2 전극(146)의 면적 또는 중간층(143)의 면적보다 클 수 있다. 이에, 반사층(144)은 제2 전극(146)을 덮도록 배치될 수 있다. 즉, 제2 전극(146)은 반사층(144)의 외측면에서 내측에 배치될 수 있다. 또한, 중간층(143)은 반사층(144)의 외측면에서 내측에 배치될 수 있다. 즉, 제2 전극은 중간층(143) 및 반사층(144)과 수직 방향(z축 방향)으로 중첩될 수 있다. 그리고 중간층(143)은 반사층(144)과 수직 방향(z축 방향)으로 중첩될 수 있다.
또한, 반사층(144)은 제2 전극(146) 및 중간층(143)과 마찬가지로 인접한 제1 리세스(128) 사이에서 제2 도전형 반도체층(127)의 저면(127a) 상에 배치될 수 있다.
또한, 반사층(144)은 상면(144a), 외측면(144b) 및 내측면(144c)을 포함할 수 있다.
그리고 반사층(144)은 제2 도전형 반도체층(127)의 저면(127a)과 일부 접하는 영역을 포함할 수 있다. 예컨대, 반사층(144)은 상면(144a)이 제2 도전형 반도체층(127)의 저면(127a)과 접하도록 배치될 수 있다. 이에, 반사층(144)은 상면(144a)을 통해 광을 상부로 직접 반사하여 광 추출 효율을 개선할 수 있다.
이에, 반사층(144)의 상면(144a)은 중간층(143)의 상면(143a) 및 제2 전극(146)의 상면(146c)과 동일하게 제2 도전형 반도체층(127)의 저면(127a)과 접하는 면일 수 있다.
이러한, 반사층(144)의 상면(144a)은 중간층(143)의 상면(143a) 및 제2 전극(146)의 상면(146c)보다 가장 인접한 제1 리세스(128)의 중심(M)으로부터 내측에 배치될 수 있다.
그리고 제1 리세스(128)의 중심(M)과 제2 전극(146)의 외측면(146a) 사이의 최소 폭(W4)은 제1 리세스(128)의 중심(M)과 반사층(144)의 외측면(144b) 사이의 최소 폭(W6)보다 클 수 있다. 또한, 제1 리세스(128)의 중심(M)과 인접한 중간층(143)의 외측면(143b) 사이의 최소 폭(W5)은 제1 리세스(128)의 중심(M)과 반사층(144)의 외측면(144b) 사이의 최소 폭(W6)보다 클 수 있다. 다시 말해, 제1 리세스(128)의 중심(M)과 제1 리세스(128)에 가장 인접한 제2 전극(146)의 외측면(146a)까지의 영역 내에 반사층(144)의 외측면(144b)이 배치될 수 있다. 또한, 제1 리세스(128)의 중심(M)과 제1 리세스(128)에 가장 인접한 중간층(143)의 외측면(143b)까지의 영역 내에 반사층(144)의 외측면(144b)이 배치될 수 있다. 이러한 구성에 의하여, 중간층(143)은 하부의 반사층(144)과 제2 전극(146)의 접촉을 방지하고 반사층(144)에서 제2 전극(146)으로 반사층(144)을 이루는 제2 금속이 제2 전극(146)으로 마이그레이션(Migration)되는 현상을 방지할 수 있다. 즉, 중간층(143)은 반사층(144)과 제2 전극(146)을 서로 이격하여 제2 전극(146)의 투과도 및 전기적 저항이 저하되는 것을 용이하게 방지할 수 있다.
또한, 후술하는 바와 같이 제2 전극(146)은 이웃하는 제1 리세스(128) 사이에 연속적으로 배치되므로, 실시예에 따른 제2 전극(146)이 제1 리세스(128)의 중심(M) 대비 전류 스프레딩이 낮은 영역에 배치되더라도 투과도 및 전기적 특성이 개선되어 전류 낮은 전류 스프레딩을 보상할 수 있다. 나아가 실시예에 따른 발광 소자는 하부의 중간층(143)을 통해 반사층(144)에 의한 전기적, 광학적 특성 저하를 방지하며, 반사층(144)의 일부가 제1 절연층(131)과 수직 방향으로 중첩되어 제1 절연층(131)을 투과한 광을 상부로 다시 반사하여 발광 소자의 광 추출 효율을 개선할 수 있다.또한, 반사층(144)은 제2 전극(146)과 제1 절연층(131) 사이의 이격 공간으로 연장되어 제1 도전형 반도체층(124)과 쇼트키 접합될 수 있다. 따라서, 전류 분산 효율이 개선될 수 있다.
제1 도전층(165)은 제1 리세스(128) 및 제2 절연층(132)을 관통하여 복수 개의 제1 전극(142)과 전기적으로 연결되는 복수 개의 돌출 전극(165a)을 포함할 수 있다. 따라서, 제1 도전층(165)과 복수 개의 제1 전극(142)은 제1 채널 전극으로 정의할 수 있다.
제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 Ti, Ni, Al 등의 금속을 포함할 수 있다. 예시적으로 제1 도전층(165)이 알루미늄을 포함하는 경우 활성층(126)에서 출사된 자외선 광을 상부로 반사시킬 수 있다.
제2 도전층(150)은 제2 전극(146) 및 본딩패드(166)와 전기적으로 연결될 수 있다. 따라서, 본딩패드(166)와, 제2 도전층(150), 및 제2 전극(146)은 하나의 전기적 채널을 형성할 수 있다. 따라서, 제2 전극(146)과 제2 도전층(150)을 제2 채널 전극으로 정의할 수도 있다. 그리고 제1 채널 전극과 제2 채널 전극은 서로 상이한 극성의 전원이 인가될 수 있다.
제2 도전층(150)은 제2 전극(146)의 하부, 제1 절연층(131)의 하부, 제2 리세스(129)의 하부, 발광 구조물(120)의 하부, 및 본딩패드(166)의 하부에 배치될 수 있다. 구체적으로, 그리고 제2 도전층(150)은 발광 구조물(120)의 외측으로 연장되어 본딩패드(166)와 전기적으로 연결될 수 있다. 이때, 제2 도전층(150)은 본딩패드(166) 보다 외측으로 연장될 수도 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2 도전층(150)은 본딩패드(166)와 대응하게 형성될 수도 있다.
제2 도전층(150)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2 도전층(150)은 제1 절연층(131)과 제2 절연층(132) 사이에 배치될 수 있다. 이에 따라, 제2 도전층(150)은 외부 습기 또는 오염 물질의 침투로부터 제1 절연층(131) 및 제2 절연층(132)에 의해 보호될 수 있다. 또한, 제2 도전층(150)은 발광 소자의 내부에 배치되며, 발광 소자의 최외측에서 노출되지 않도록 끝단이 제1 절연층(131) 및 제2 절연층(132)에 의해 감싸질 수 있다.
접합층(160)은 발광 구조물(120)의 하부면과 제1 리세스(128)의 형상을 따라 배치될 수 있다. 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
도전성 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 도전성 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 발광 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 도전성 기판(170)을 통해 제1 전극(142)은 외부에서 전류를 공급받을 수 있다.
도전성 기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
발광 구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 200㎚ 이상 내지 500㎚ 이하일 수 있다. 200㎚이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500㎚ 이하일 경우 발광 소자에 인가되는 스트레스를 줄일 수 있고, 상기 발광 소자의 광학적, 전기적 신뢰성이 저하되거나 발광 소자의 공정 시간이 길어짐에 따라 발광 소자의 단가가 높아지는 문제점을 개선할 수 있다.
발광 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300㎚ 내지 800㎚ 정도의 높이를 갖고, 평균 500㎚ 내지 600㎚ 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 4는 본 발명의 일 실시예에 따른 발광 소자를 설명하는 평면도이고, 도 5는 도 4의 C 부분 확대도이다.
도 4 및 도 5을 참고하면, 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 배치되어 평면상으로 폐루프(closed-loop)를 이룰 수 있다. 따라서, 발광 구조물(120)의 활성층은 제2 리세스(129)에 의해 비활성 영역(OA1)과 활성 영역(IA1)으로 구획될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2 리세스(129)는 발광 구조물(120)의 가장자리를 따라 복수 개가 이격 배치될 수도 있다.
비활성 영역(OA1)은 제2 리세스(129)의 외측 영역일 수 있고, 활성 영역(IA1)은 제2 리세스(129)의 내측 영역일 수 있다.
그리고 활성 영역(IA1)은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)을 통해 전자와 정공이 주입되어 자외선 파장대에서 최대 강도를 갖는 광을 생성할 수 있다.
또한, 비활성 영역(OA1)은 전자와 정공 결합이 일어나지 않는 영역일 수 있다. 비활성 영역(OA1)은 활성 영역 또는 외부에서 조사되는 빛을 흡수하여 여기된 전자가 재결합을 통해 발광할 수 있다. 그러나 비활성 영역(OA1)의 발광 강도는 활성영역의 발광강도에 비해 매우 약할 수 있다. 또는 비활성 영역(OA1)은 전혀 발광하지 않을 수도 있다. 따라서, 비활성 영역(OA1)의 발광 강도는 활성 영역(IA1)의 발광 강도보다 낮을 수 있다.
발광 구조물(120)은 외부에서 발광 구조물(120)로 침투하는 외부의 수분이나 오염 물질 등에 의해 산화될 수 있다. 자외선 발광소자의 활성층은 Al의 조성이 높으므로 산화에 더 취약할 수 있다. 제2 리세스(129)는 비활성 영역(OA1)이 산화된 경우 활성 영역(IA1)으로 산화가 전파되는 것을 차단할 수 있다.
발광 구조물(120)은 자외선 광을 생성하는 경우, 높은 밴드갭 에너지를 갖기 때문에 발광 구조물(120)의 전류 분산 특성이 떨어질 수 있고, 유효 발광 영역(P2)이 적을 수 있다. 따라서, 실질적인 전류 분산은 활성 영역(IA1) 내에서 이루어질 수 있다. 따라서, 발광 소자는 제2 리세스(129)를 가지더라도 충분한 광 출력을 유지할 수 있다.
제2 도전층(150)은 활성 영역(IA1)에 전체적으로 배치될 수 있다. 또한, 제2 도전층(150)은 제2 리세스(129) 및 비활성 영역(OA1)에 전체적으로 배치될 수도 있고, 본딩패드(166)와 마주보는 영역(R1)의 제2 리세스(129) 및 비활성 영역(OA1)에만 배치될 수도 있다.
뿐만 아니라, 제2 리세스(129)는 활성층(126)에서 수분 등에 의해 산화가 이루어지는 영역을 비활성 영역(OA1)으로 제한하여, 유효 발광 영역(P2)이 위치한 활성 영역(IA1)을 보호함으로써 광 출력을 유지할 수 있다.
유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1 전극(142)에서의 전류 밀도를 기준으로 전류 밀도가 40%이하인 경계지점까지의 영역으로 정의할 수 있다. 또한, 제1 전극(142)의 직경의 2배 내지 5배인 영역으로 정의할 수도 있다. 예를 들어, 내측 리세스(129a)의 중심으로부터 5㎛ 내지 40㎛ 떨어진 거리를 경계지점으로 정의할 수 있다. 그러나, 유효 발광 영역(P2)은 주입 전류의 레벨, Al의 조성에 따라 가변적일 수 있다.
유효 발광 영역(P2)의 외측인 저전류밀도영역(P3)은 전류밀도가 낮아서 발광에 거의 기여하지 못할 수 있다. 따라서, 자외선 발광 소자는 전류밀도가 낮은 저전류밀도영역(P3)에 제1 전극(142)을 더 많이 배치하여 광 출력을 향상시킬 수 있다.
도 6a는 도 4에서 제2 전극과 중간층을 도시한 도면이고, 도 6b는 제2 도전형 반도체층을 도시한 평면도이고, 도 6c는 도 6a의 변형예이다.
도 6a를 참조하면, 발광 소자는 발광 구조물(120)에서 평면 상으로 제2 전극 이외의 영역인 제1 영역(S1)과 제2 전극(146)이 배치되는 제2 영역(S2)으로 구획될 수 있다.
제1 영역(S1)은 복수 개로 이격 배치될 수 있으며, 제2 전극(146)의 형상에 따라 다양한 형상을 가질 수 있다. 예시적으로 제1 영역(S1)은 육각형, 팔각형 삼각형과 같은 다각 형상이거나 원 형상일 수 있다. 이는 제2 전극(146) 및 제1 전극(142)의 형상에 의해 결정될 수 있으나, 제1 전극(142)과 제2 전극(146)도 육각형, 팔각형 삼각형과 같은 다각 형상이거나 원 형상일 수 있다. 이러한 구조에 대해서는 후술한다.
중간층(143)은 제1 영역(S1)을 덮도록 배치되어 일부가 제1 영역(S1)과 수직 방향(Z 방향)으로 중첩될 수 있다. 또한, 반사층(144)은 중간층(143)을 덮도록 배치되어 일부가 중간층(143)과 수직 방향(Z 방향)으로 중첩되도록 배치될 수 있다.
그리고 반사층(144)은 제2 전극(146)을 둘러싸도록 배치되어 제1 절연층(131) 및 제2 절연층(132) 등을 통해 하부로 방출되는 광을 발광 소자 상부로 반사하여 광 추출 효율을 개선할 수 있다.
그리고 발광 소자에서 제1 전극(142)의 면적(S3)은 제2 전극(146)의 면적(제1 영역(S1)의 면적)과 비가 1:3.88 내지 1:5.8일 수 있다. 상기 면적 비가 1:3.88보다 작은 경우, 제2 전극의 면적이 감소하여 오믹 접촉을 위한 면적이 감소하여 저항이 커지는 문제가 존재한다. 그리고 상기 면적 비가 1:5.8보다 큰 경우에, 제2 전극에 의해 광 흡수가 일어나 광 추출이 저하되는 문제가 존재한다.
그리고 발광 소자에서 반사층(144)의 면적(S3)은 제2 전극(146)의 면적과 비가 1:2.4 내지 1:3.6 일 수 있다. 면적 비가 1:2.4보다 작은 경우 제2 전극(146) 에서 광 흡수가 일어나 광 추출 효율이 저하되는 문제가 존재하고, 상기 면적 비가 1:3.6보다 큰 경우, 제2 전극(146)을 통한 오믹 접촉 면적이 감소하는 문제가 존재한다.
제2 전극(146)의 외측면에서 반사층(144)의 외측면까지의 최대 폭(W7)은 1㎛ 내지 10㎛일 수 있다. 그리고 제2 전극(146)의 외측면에서 중간층(143)의 외측면까지의 최소 폭(W8)과 제2 전극(146)의 외측면에서 반사층(144)의 외측면까지의 최소 폭(W7) 간의 폭의 비는 1:100 내지 1:1000일 수 있다. 상기 비가 1:100보다 작은 경우에 반사층(144)에 의한 광 반사율이 감소하여 광 추출 효율이 저하되는 문제가 존재하고, 1:1000보다 큰 경우에 중간층(143)에 의한 마이그레이션 차단이 저하되어 제2 전극(146)에서 광 투과율이 저하되고 전기적 특성도 저하되는 문제가 존재한다.
먼저, 복수 개의 제1 리세스(128)는 제1 방향(x축 방향) 및 제2 방향(y축 방향)을 따라 각각에 평행하게 배열되어 다수의 행과 열을 이룰 수 있다. 실시예로, 복수 개의 제1 리세스(128)는 제1 방향(x축 방향)으로 서로 어긋나고, 제2 방향(y축 방향)으로 정렬되어 배치될 수 있다. 보다 구체적으로, 제1 방향(x축 방향)으로 이웃한 제1 리세스(128)는 서로 어긋나게 배치될 수 있으나, 제2 방향(y축 방향)으로 이웃한 제1 리세스는 서로 정렬되어 배치될 수 있다.
다시 말해, 어느 하나의 행의 제1 리세스(128)와 이웃한 다른 행의 제1 리세스(128)는 서로 엇갈려 배열될 수 있다. 즉, 어느 하나의 행의 제1 리세스(128)와 다른 행의 제1 리세스(128)는 상이한 열에 배치될 수 있다. 이러한 구성에 의하여, 전류 스프레딩 효율이 개선될 수 있다.
또한, 상술한 바와 같이, 복수 개의 제1 리세스(128)는 제1-1 리세스(128a)에 대해 동일 거리에 배치되는 제1-2 리세스(128b)를 포함할 수 있다. 예시적으로, 복수 개의 제1 리세스(128)는 단일 제1-1 리세스(128a)를 둘러싸는 6개의 제1-2 리세스(128b)를 포함할 수 있다. 그리고 제1-1 리세스(128a)의 중심(M)에서 제1-2 리세스(128b)의 중심 간의 거리는 모두 동일할 수 있다. 이 때, 제1-2 리세스(128b)의 중심(M)을 연결한 선(K)은 다각 형상으로 이루어질 수 있다.
예시적으로, 6개의 제1-2 리세스(128b)의 중심(M)은 육각형의 꼭지점에 위치하고, 상기 단일 제1-1 리세스(128a)는 육각형의 중심에 위치할 수 있다.
그리고 제2 전극(146)은 이웃하는 제1 리세스(128) 사이 영역 따라 연속하여 연장 배치될 수 있다. 구체적으로, 제2 전극(146)은 단일의 제1-1 리세스(128a)와 제1-2 리세스(128b) 사이의 중간 영역 상에 배치될 수 있다. 여기서 중간 영역은 이웃한 제1 리세스(128)의 중심을 연결한 가상선을 이등분하는 법선 영역이다. 이에 따라, 제2 전극(146)은 단일 제1-1 리세스(128a)를 둘러싸는 폐루프(146-1) 형상을 가질 수 있으며, 예시적으로 상기 폐루프 형상은 육각형일 수 있다.
그리고 제2 전극(146)은 이웃한 제1 리세스(128) 사이에 배치되는 복수 개의 선형 전극(146k)을 포함할 수 있다. 구체적으로, 이러한 선형 전극(146k)은 제1-1 리세스(128a)와 복수 개의 제1-2 리세스(128b) 사이에 배치될 수 있다. 또한, 선형 전극(146k)은 상술한 폐루프 형상을 따라 배치되므로 제1-1 리세스(128a)와 제1-2 리세스(128b)를 연결하는 가상의 직선에 수직할 수 있다. 보다 구체적으로, 선형 전극(146k)은 제1-1 리세스(128a)의 중심과 제1-2 리세스(128b)의 중심을 연결하는 가상선에 수직하게 배치될 수 있다.
또한, 복수 개의 선형 전극(146k)은 상술한 폐루프 내측에 위치하여 폐루프에 의해 둘러싸일 수 있다. 실시예로, 선형 전극(146k)은 길이 방향으로 폭이 일정하고, 제2 전극(146)의 길이 방향 폭도 일정할 수 있다. 이러한 구성에 의하여, 이웃한 제1 리세스(128) 사이에서 제2 전극(146)과 제2 도전형 반도체층 간의 접촉 면적이 일정하여 전류 스프레딩이 균일하게 이루어질 수 있다. 예시적으로, 제2 전극(146)은 길이 방향으로 폭(W9)이 2㎛ 내지 10㎛일 수 있으나, 반드시 이에 한정되는 것은 아니다.
또한, 선형 전극(146k)은 폐루프 내측에서 제1-1 리세스(128a)를 둘러싸도록 배치되어 단일 셀을 이룰 수 있다. 즉, 복수 개의 선형 전극(146k)에서 각 선형 전극(146k)은 내측에 제1 리세스(128)가 배치되는 단일 셀을 포함할 수 있다. 예컨대, 상술한 바와 같이 선형 전극(146k)은 육각형 형상의 단일 셀로 이루어질 수 있으며, 내부에 제1 리세스(128)가 배치될 수 있다.
뿐만 아니라, 실시예에 따른 제2 전극(146)은 개선된 광 투과도 및 낮은 저항을 가지므로, 상술한 저전류밀도영역(P3, 도 4 참조)에 배치되더라도 상부로 방출되는 광 출력 및 전기적 특성을 향상시킬 수 있다.
그리고, 중간층(143)과 반사층(144)도 제2 전극(146)과 마찬가지로 이웃하는 제1 리세스(128) 사이에 배치될 수 있다. 또한, 중간층(143)과 반사층(144)도 상술한 폐루프 내측에 위치하여 폐루프에 의해 둘러싸일 수 있다. 또한, 중간층(143)과 반사층(144)도 길이 방향 폭이 일정할 수 있다.
구체적으로, 제1 리세스(128)의 중심(M)과 중간층의 외측면(143b) 사이의 최소 폭(W5)은 제1 리세스(128)의 중심(M)과 반사층(144b)의 외측면 사이의 최소 폭(W6)보다 크고, 제1 리세스(128)의 중심(M)과 제2 전극의 외측면(146a)보다 작을 수 있다.
즉, 제2 전극, 중간층 및 반사층에서 반사층의 외측면(144b), 중간층의 외측면(143b) 및 제2 전극의 외측면(146a) 순으로 이 제1 리세스(128)의 중심(M)으로부터 인접하게 배치될 수 있다. 그리고 이러한 배치는 복수 개의 제1 리세스(128) 각각에 동일하게 적용될 수 있다. 그리고 면적은 제2 전극, 중간층 및 반사층 순으로 커지며, 제2 전극은 중간층 및 반사층에 수직 방향으로 중첩되고, 중간층은 반사층에 수직 방향으로 중첩될 수 있다. 다만, 반사층은 수직방향으로 중간층과 중첩되는 영역 이외의 영역에도 배치될 수 있다. 이에 따라, 중간층(143)은 하부의 반사층(144)과 제2 전극(146)의 접촉을 방지하고 반사층(144)에서 제2 전극(146)으로 반사층(144)을 이루는 제2 금속이 제2 전극(146)으로 마이그레이션되어 산화알루미늄 등의 형성을 방지할 수 있다. 즉, 중간층(143)은 반사층(144)과 제2 전극(146)을 서로 이격시켜 반사층(144)에 의해 제2 전극(146)의 투과도 및 전기적 저항이 저하되는 것을 용이하게 방지할 수 있다. 이로써, 상술한 바와 같이 실시예에 따른 제2 전극(146)이 제1 리세스(128)의 중심(M) 대비 전류 스프레딩이 낮은 영역에 배치되더라도 투과도 및 전기적 특성이 개선되어 전류 낮은 전류 스프레딩을 보상함과 동시에 하부의 중간층(143)을 통해 반사층(144)에 의한 전기적, 광학적 특성 저하를 방지할 수 있다.
도 6b를 참조하면, 제2 도전형 반도체층은 평면상에서 복수 개의 제1 리세스(128) 외부에 배치되는 저면(127a)과 제1 리세스(128) 내부에 배치되는 경사면(127b)을 포함할 수 있다.
제2 도전형 반도체층의 저면(127a)에는 제2 전극, 중간층 및 반사층이 배치될 수 있고, 상술한 바와 같이 제2 도전형 반도체층의 저면(127a)은 제2 전극, 중간층 및 반사층과 일부 접할 수 있다. 실시예로, 제2 도전형 반도체층의 저면(127a)은 제2 전극의 상면, 중간층의 상면 및 반사층의 상면과 접할 수 있다. 뿐만 아니라, 제2 전극, 중간층 및 반사층은 제2 도전형 반도체층의 저면(127a)과 수직 방향으로 각각 중첩되도록 배치되어 제2 전극을 통해 발광 구조물 전체적으로 전류가 용이하게 흐를 수 잇다.
그리고 제2 도전형 반도체층의 경사면(127b)은 제1 전극(142)과 제1 리세스(128) 사이에 배치될 수 있다. 그리고 제2 도전형 반도체층의 경사면(127b)은 제1 전극과 이격되고 제1 절연층에 의해 전기적으로 분리될 수 있다.
도 6c를 참조하면, 상술한 바와 같이 제2 전극(146)은 복수 개이며 도 6a와는 상이하게 제2 전극(146) 이외의 영역이 원 형상일 수 있다. 그리고 중간층(143) 및 반사층(144)을 제외한 영역도 원형일 수 있다. 즉, 제2 전극(146)의 형상은 중간층(143) 및 반사층(144)의 형상에 대응할 수 있다.
다만, 상술한 바와 같이, 복수 개의 제1 리세스(128)는 제1-1 리세스(128a)에 대해 동일 거리에 배치되는 제1-2 리세스(128b)를 포함할 수 있다. 또한, 복수 개의 제1 리세스(128)는 단일 제1-1 리세스(128a)를 둘러싸는 6개의 제1-2 리세스(128b)를 포함할 수 있다. 그리고 제1-1 리세스(128a)의 중심(M)에서 제1-2 리세스(128b)의 중심 간의 거리는 모두 동일할 수 있다. 이 때, 제1-2 리세스(128b)의 중심(M)을 연결한 선(K)은 다각 형상으로 이루어질 수 있다. 예컨대, 6개의 제1-2 리세스(128b)의 중심(M)은 육각형의 꼭지점에 위치하고, 상기 단일 제1-1 리세스(128a)는 육각형의 중심에 위치할 수 있다. 이에, 상기 다각 형상은 육각형일 수 있다.
또한, 제2 전극(146)은 이웃하는 제1 리세스(128) 사이 영역 따라 연속하여 연장 배치될 수 있다. 다만, 제2 전극(146)은 제1 리세스(128) 사이에 배치되나 길이 방향으로 폭이 상이할 수 있다.
또한, 실시예에 따른 발광 소자에서 설명한 바와 동일하게 제1 리세스(128)의 중심(M)과 반사층(144) 사이의 최소 폭은 제1 리세스(128)의 중심(M)과 중간층(143) 사이의 최소 폭보다 작을 수 있다. 그리고 제1 리세스(128)의 중심(M)과 중간층(143) 사이의 최소 폭은 제1 리세스(128)의 중심(M)과 제2 전극(146) 사이의 최소 폭보다 작을 수 있다. 이에, 제1 리세스(128)의 중심(M)으로부터 반사층(144), 중간층(143) 및 제2 전극(146) 순으로 가까이 배치될 수 있다.
도 7은 다른 실시예에 따른 발광 소자의 단면도이다. 도 7을 참조하면, 다른 실시예에 따른 발광 소자에서 중간층(143)은 인접한 제1 절연층(131)까지 연장될 수 있다.
구체적으로, 중간층(143)은 전술한 바와 같이 제2 전극(146)을 둘러싸도록 배치될 수 있다. 다만, 중간층(143)은 중간층(143)과 제1 절연층(131) 사이의 이격 공간에 배치되는 연장부(143')를 더 포함할 수 있다. 다시 말해, 연장부(143')는 제2 도전형 반도체층(127)의 저면을 따라 인접한 제1 절연층(131)까지 연장 배치될 수 있다. 이에 따라, 연장부(143')가 제2 전극(146)과 제1 절연층(131) 사이의 이격 공간에 배치되므로, 반사층(144)은 제2 도전형 반도체층(127)의 하면과 접하지 않을 수 있다. 이러한 구성에 의하여, 반사층(144)에서 제2 도전형 반도체층(127)으로 금속 물질의 마이그레이션이 방지될 수 있다. 이로써, 제2 도전형 반도체층(127)에서 전기적 저항이 증가하는 것이 방지되어 전류 스프레딩이 저하되는 것을 방지할 수 있다.
도 8은 실험에 따른 제2 전극의 파장에 따른 투과도를 나타낸 그래프이다.
제2 전극의 파장에 따른 투과도
상술한 바와 같이, 제2 전극은 ITO(indium tin oxide)가 이용되며, PVD(physical vapor deposition) 증착 시 아르곤(Ar) 플라즈마(실시예 3,4,5) 및 아르곤/산소(Ar+O2) 플라즈마(비교예 6,7,8)를 이용하였다.
또한, 실시예 3은 제2 전극의 두께가 1㎚이고, 실시예4는 제2 전극의 두께가 3㎚이고, 실시예 5는 제2 전극의 두께가 5㎚이다.
그리고 비교예 5는 사파이어(sapphire)이고, 비교예 6은 제2 전극의 두께가 1㎚이고, 비교예 7은 제2 전극의 두께가 3㎚이고, 비교예 8은 제2 전극의 두께가 5㎚이다.
투과율(Transmittance) (%)
대상 파장(Target Wavelength) @254㎚ @265㎚ @278㎚ @305㎚
비교예5 (L1) 83.29 83.69 84.04 84.59
실시예3(ITO 1㎚) (L2) 80.22 80.94 81.82 83.47
비교예6(ITO 1㎚) (L3) 79.78 80.48 81.32 83.00
실시예 4(ITO 3㎚) (L4) 72.83 73.76 74.91 78.52
비교예 7(ITO 3㎚) (L5) 71.99 73.08 74.27 77.88
실시예 5(ITO 5㎚) (L6) 66.52 67.76 69.35 74.75
비교예 8(ITO 5㎚) (L7) 65.14 66.38 67.99 73.38
도 8 및 표 3을 참조하면, 실시예 3,4,5에서 두께 1㎚ 당 투과율 변화는 254㎚의 대상 파장에서 3.4%이고, 265㎚ 대상 파장에서 3.2%이고, 278㎚ 대상 파장에서 2.9㎚이고, 305㎚ 대상 파장에서 2%이다.이와 달리, 비교예 6,7,8에서 두께 1㎚ 당 투과율 변화는 254㎚의 대상 파장에서 3.6%이고, 265㎚ 대상 파장에서 3.5%이고, 278㎚ 대상 파장에서 3.2%이고, 305㎚ 대상 파장에서 2.2%이다.
즉, 실시예에 의한 따른 제2 전극은 두께 변화에 따른 투과율 변화가 적은 이점을 제공함을 알 수 있다. 또한, 각 대상 파장에서 실시예에 의한 따른 제2 전극은 동일 두께인 경우에 투과율이 더 높은 것으로 나타났다. 이에, 실시예에 따른 발광 소자는 광 출력을 개선할 수 있다.
도 9는 본 발명의 일 실시예에 따른 발광 소자 패키지의 개념도이고, 도 10은 본 발명의 일 실시예에 따른 발광 소자 패키지의 평면도이다.
도 9을 참고하면, 발광 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 발광 소자(10), 및 몸체(2)에 배치되어 발광 소자(10)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 발광 소자(10)는 전술한 구성을 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
홈(3)은 발광 소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
도 10을 참조하면, 발광 소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어에 의해 연결될 수 있다. 이때, 제1 리드프레임(5a)과 제2 리드프레임(5b)은 발광 소자(10)의 측면을 둘러싸도록 배치될 수 있다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.
도 11a 내지 도 11m는 본 발명의 일 실시예에 따른 발광 소자의 제조 방법을 설명하기 위한 도면이다.
실시예에 따른 발광 소자의 제조 방법은 발광 구조물(120)을 성장시키는 단계; 리세스를 형성하는 단계, 제1 전극(142) 및 제2 전극(146)을 배치하는 단계, 중간층(143) 및 반사층(144)을 배치하는 단계; 제1 절연층(131), 제2 도전층(150)을 배치하는 단계, 제2 절연층(132)을 배치하는 단계, 제1 도전층(165)을 배치하는 단계, 접합층(160)을 배치하는 단계, 패시베이션 및 본딩패드(166) 배치하는 단계를 포함할 수 있다.
먼저, 도 11a를 참조하면, 발광 구조물(120)을 성장시킬 수 있다. 제1 임시 기판(T) 상에 발광 구조물(120)을 성장시킬 수 있다 예컨대, 제1 임시 기판(T) 상에 제1 도전형 반도체층(121), 활성층(122), 제2 도전형 반도체층(123)을 성장시킬 수 있다.
제1 임시 기판(T)은 상술한 기판(170)과 동일할 수 있다. 다만 이하에서 제1 임시 기판(T)으로 설명한다. 그리고 제1 임시 기판(T)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, 또는 Ge 중 적어도 하나로 이루어질 수 있으며, 이러한 종류에 한정되지 않는다.
또한, 발광 구조물(120)은 예를 들어, 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다. 제1 도전형 반도체층(121), 활성층(122), 제2 도전형 반도체층(123)에 대한 설명은 상기 설명한 내용이 동일하게 적용될 수 있다.
도 11b를 참조하면, 제1 리세스(128)와 제2 리세스(129)가 발광 구조물(120) 에 배치될 수 있다. 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 배치될 수 있다. 이에, 앞서 설명한 바와 같이 제2 리세스(129)에 의해 상술한 바와 같이 활성 영역과 비활성 영역으로 구획될 수 있다.
그리고 제1 리세스(128)는 제2 리세스(129)와 마찬가지로 발광 구조물(120)에서 제2 도전형 반도체층(127)과 활성층(126)을 관통하고, 제1 도전형 반도체층(124)의 일부 영역까지 배치될 수 있다.
또한, 제1 리세스(128)는 제2 리세스(129)와 에칭에 의해 동시에 형성될 수 있다. 이로써, 공정을 최소화할 수 있다. 뿐만 아니라, 앞서 설명한 바와 같이 제1 리세스(128)와 제2 리세스(129)는 경사각도가 동일하고, 수직방향으로 두께가 동일할 수 있다. 다만, 제1 리세스(128)와 제2 리세스(129)는 수평방향 폭이 서로 상이할 수 있다. 예컨대, 제2 리세스(129)의 최소 폭은 제1 리세스(128)의 최소 폭보다 작을 수 있다.
도 11c를 참조하면, 제1 절연층(131)이 발광 구조물(120) 상에 배치될 수 있다. 그리고 제1 절연층(131)은 에칭에 의해 일부 제거되며, 에칭으로 인해, 제1 전극(142) 및 제2 전극(146)이 배치될 수 있는 공간이 형성될 수 있다.
도 11d를 참조하면, 발광 구조물(120) 상에서 상술한 제1 절연층(131)에 의해 오픈된 영역에 제1 전극(142)과 제2 전극(146)을 배치할 수 있다.
제1 전극(142)은 제1 리세스(128) 내에 배치되어, 노출된 제1 도전형 반도체층(124)과 접하도록 배치될 수 있다. 그리고 제2 전극(146)은 제2 도전형 반도체층(127)의 하부면에 배치될 수 있다.
이 때, 제1 전극(142)과 제2 전극(146)은 순서에 상관없이 배치될 수 있다. 예컨대, 제1 전극(142)과 제2 전극은 어닐링(annealing) 온도에 따라 순서가 결정될 수 있다. 제1 전극(142)에 적용되는 어닐링 온도가 제2 전극(146)에 적용되는 어닐링 온도보다 높은 경우에 제1 전극(142)이 먼저 배치될 수 있다. 이는 반대인 경우도 적용 가능하다.
또한, 제2 전극(146)은 상술한 바와 같이 플라즈마 분위기에서 아르곤(Ar) 가스를 주입하여 이그니션(Ignition)하고, 이후에 증착되어 제2 도전형 반도체층(127) 하부에 배치될 수 있다. 이로써, 아르곤(Ar) 이외의 산소 등의 가스를 주입하는 경우보다 증착 속도가 개선될 수 있다. 또한, 상술한 바와 같이 제2 전극(146)의 투과율 및 전기적 특성(저항 감소)이 개선될 수 있다.
이 때, 플라즈마에 의한 데미지를 최소화하기 위하여 Rf Sputter의 파워를 최대 50W 이하 조건으로 설정할 수 있다. 그리고 증착된 제2 전극(146)을 500℃ 내지 900℃ 이내 범위에서 급속열처리장비(RTP)에 의한 어닐링(Annealing)이 수행될 수 있다.
도 11e 및 도 11f를 참조하면, 제2 전극(146) 상에 중간층(143)이 배치될 수 있다. 중간층(143)은 제2 전극(146)을 덮도록 배치되어 면적이 제2 전극(146)의 면적보다 클 수 있다. 이후에 중간층(143) 상에 반사층(144)이 추가로 배치될 수 있다. 반사층(144)은 중간층(143)을 덮도록 배치될 수 있다. 이에, 반사층(144)은 면적이 제2 전극(146)의 면적 및 중간층(143)의 면적보다 클 수 있다.
또한, 중간층(143) 및 반사층(144)에 대한 설명은 상술한 내용이 동일하게 적용될 수 있다.
도 11g를 참조하면, 반사층(147)의 노출된 면 상에 제2 도전층(150)이 배치되어, 반사층(147)과 제2 도전층(150)이 전기적으로 연결될 수 있다. 그리고 제2 도전층(150)은 제1 절연층(131)에 배치되므로, 제1 절연층(131)에 의해 제2 도전층(150)과 제1 도전형 반도체층(121)이 전기적으로 절연될 수 있다. 또한, 제2 도전층(150)은 제2 전극(146)과 전기적으로 연결되어, 전기적 채널을 이룰 수 있으며, 발광 소자의 외측면에 노출되지 않도록 에칭될 수 있다.
도 11h를 참조하면, 제2 절연층(132)이 발광 구조물(120) 상에 배치될 수 있다. 제2 절연층(132)은 제2 도전층(150), 제1 절연층(131), 제2 전극(146) 및 제1 전극(142) 상에 위치하여, 제2 도전층(150), 제1 절연층(131), 제2 전극(146) 및 제1 전극(142)을 감싸도록 배치될 수 있다. 또한, 제2 절연층(132)은 제1 절연층(131) 상에 배치되어 제1 절연층(131)에 크랙이 발생하더라도 제2 절연층(132)이 2차적으로 발광 구조물(120)을 보호할 수 있다. 그리고 제2 절연층(132)은 제1 전극(142)의 상면 일부를 노출하도록 배치될 수 있다. 예컨대, 제2 절연층(132)은 제1 전극(142)의 상면 일부에서 관통할 수 있다. 그리고 제2 절연층(132)은 제2 전극(146)과 제1 도전층(165) 사이를 전기적으로 절연할 수 있다.
도 11i를 참조하면, 제1 도전층(165)은 상기 제1 전극(142)의 노출된 상면에 배치될 수 있다. 이로써, 제1 도전층(165)은 제1 전극(142) 및 제1 도전형 반도체층(124)과 전기적 채널을 이룰 수 있다.
도 11j 및 도 11k를 참조하면, 제1 도전층(165) 상에 제1 접합층(미도시됨)이 배치되고, 기판(170) 하에 제2 접합층(미도시됨)이 배치될 수 있다. 그리고 제1 접합층(미도시됨)과 제2 접합층(미도시됨)은 서로 결합하여 소정의 온도와 압력 하에서 결합할 수 있다.
또한, 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
또한, 제2 접합층(미도시됨) 상에 기판(170)이 배치될 수 있다. 제2 접합층 상에 기판(170)이 배치된 상태로 접합층(160)이 제1 접합층과 제2 접합층에 의한 결합이 이루어질 수 있다. 다만, 이에 한정되는 것은 아니다.
여기서 기판(170)은 상술한 바와 같이 도전성 물질로 이루어질 수 있으며, 상기 내용이 동일하게 적용될 수 있다.
그리고 도 11l을 참조하면, 제1 임시 기판(T)을 발광 구조물(120)로부터 분리할 수 있다. 예컨대, 제1 임시 기판(T)에 레이저를 조사하여 발광 구조물(120)과 제1 임시 기판(T)을 분리할 수 있다. 다만, 이러한 방식에 한정되는 것은 아니다.
도 11l를 참조하면, 발광 구조물(120)의 일부 영역에서 제1 도전형 반도체층(121)을 에칭하여 패턴이 존재할 수 있다. 그리고 에칭된 영역에서 제2 도전층(150)이 노출되도록 제1 절연층(131)을 에칭할 수 있다. 그리고 홀에 본딩패드(166)가 배치될 수 있다.
또한, 발광 구조물(120)의 상면과 측면에는 패시베이션층(180)을 배치할 수 있다. 앞서 언급한 바와 같이, 패시베이션층(180)의 두께는 200nm 이상 내지 500nm 이하일 수 있다. 200nm이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500nm 이하일 경우 발광 소자(10)에 인가되는 스트레스를 줄일 수 있고, 상기 발광 소자(10)의 광학적, 전기적 신뢰성이 저하되거나 발광 소자(10)의 공정 시간이 길어짐에 따라 발광 소자(10)의 단가가 높아지는 문제점을 개선할 수 있다. 다만, 이러한 구성에 한정되는 것은 아니다.
또한, 패시베이션층(180)을 배치하기 전에, 발광 구조물(120)의 상면은 요철로 이루어질 수 있다. 이러한 요철은 발광 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 발광 구조물(120)에서 생성된 광의 파장에 따라 높이가 상이하게 조절될 수 있다.
발광 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 발광 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시예에 따른 발광 소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시예에 따른 발광 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시예의 발광 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (15)

  1. 도전성 기판;
    상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층, 제2 도전형 반도체층 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 및
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 전극;을 포함하고,상기 제2 전극은 투명 전도성 산화막(Tranparent Conductive Oxide; TCO)을 포함하고, 산소(O)의 원자와 인듐(In)의 원자 간의 원자 비는 1:0.580 내지 1:0.600이고,
    상기 발광 구조물은 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 복수 개의 제1 리세스를 포함하고,
    상기 복수 개의 제1 리세스는 제1 방향으로 서로 어긋나고, 상기 제1 방향에 수직한 제2 방향으로 정렬되어 배치된 발광 소자.
  2. 제1 항에 있어서,
    상기 복수 개의 제1 리세스는 단일 제1-1 리세스, 및 상기 단일 제1-1 리세스와 인접하며, 상기 제1-1 리세스를 둘러싸는 복수 개의 제1-2 리세스를 포함하고,
    상기 제1-1 리세스에서 상기 복수 개의 제1-2 리세스 사이의 각각의 거리는 같은 발광 소자.
  3. 제2항에 있어서,
    상기 제1 리세스는 상기 제1-1 리세스를 둘러싸는 6개의 제1-2 리세스를 포함하고,
    상기 제1-1 리세스와 상기 6개의 제1-2 리세스 각각의 거리는 같은 발광 소자.
  4. 제3항에 있어서,
    상기 6개의 제1-2 리세스의 중심은 육각형의 꼭지점에 위치하고,
    상기 제1-1 리세스는 상기 육각형의 중심에 위치하는 발광 소자.
  5. 제4항에 있어서,
    상기 제2 전극은 이웃한 제1 리세스 사이에 배치되는 복수 개의 선형 전극을 포함하는 발광 소자.
  6. 제5항에 있어서,
    상기 복수 개의 선형 전극은 상기 제1-1 리세스와 상기 복수 개의 제1-2 리세스 사이에 배치되고, 상기 제1-1 리세스와 상기 복수 개의 제1-2 리세스를 연결하는 가상의 직선에 대하여 수직한 발광 소자.
  7. 제6 항에 있어서,
    상기 복수 개의 선형 전극은 육각형으로 구비되는 단일 셀을 포함하고,
    상기 복수 개의 제1 리세스 각각은 상기 단일 셀 내에 배치되는 발광 소자.
  8. 제3항에 있어서,
    상기 제2 전극 상에 배치되는 반사층; 및
    상기 반사층과 상기 제2 전극 사이에 배치되고 제1 금속을 포함하는 중간층;을 포함하고,
    상기 반사층은 제2 금속을 포함하고,
    상기 제1 금속과 상기 제2 금속은 상이한 물질로 구비되는 발광 소자.
  9. 제8항에 있어서,
    상기 제2 전극이 포함하는 산소 원자와 상기 반사층이 포함하는 물질의 결합을 방지하는 중간층을 포함하는 발광 소자.
  10. 제8항에 있어서,
    상기 중간층과 상기 반사층은 이웃한 제1 리세스 사이에 배치되고,
    상기 중간층은 상기 중간층을 둘러싸는 발광 소자.
  11. 제8항에 있어서,
    상기 제2 전극의 측면과 상기 중간층의 측면 사이의 최소 폭은 상기 제2 전극의 측면과 상기 반사층의 측면 사이의 최소 폭과 비가 1:100 내지 1:1000인 발광 소자.
  12. 제8항에 있어서,
    상기 반사층의 면적은 상기 중간층의 면적보다 크고,
    상기 중간층의 면적은 상기 제2 전극의 면적보다 크고,
    상기 반사층의 면적은 상기 제2 전극의 면적과 비가 1:2.4 내지 1:3.6인 발광 소자.
  13. 제8항에 있어서,
    상기 발광 구조물의 저면에 배치되는 제1 절연층;을 더 포함하고,
    상기 중간층은 상기 제2 도전형 반도체층의 저면을 따라 인접한 상기 제1 절연층까지 연장되는 연장부를 더 포함하는 발광 소자.
  14. 제1항에 있어서,
    상기 발광 구조물은 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하고 상기 복수 개의 제1 리세스를 둘러싸는 제2 리세스를 포함하고,
    상기 활성층은 상기 제2 리세스에 의해 활성 영역 및 비활성영역으로 분리되는 발광 소자.
  15. 제1항에 있어서,
    상기 제1 전극과 전기적으로 연결되는 제1 도전층;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제2 도전층; 및
    상기 제2 도전층과 상기 도전성 기판 사이에 배치되는 제2 절연층;을 포함하는 발광 소자.
KR1020180135879A 2018-11-07 2018-11-07 발광 소자 KR102634756B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180135879A KR102634756B1 (ko) 2018-11-07 2018-11-07 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180135879A KR102634756B1 (ko) 2018-11-07 2018-11-07 발광 소자

Publications (2)

Publication Number Publication Date
KR20200052656A true KR20200052656A (ko) 2020-05-15
KR102634756B1 KR102634756B1 (ko) 2024-02-07

Family

ID=70679062

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180135879A KR102634756B1 (ko) 2018-11-07 2018-11-07 발광 소자

Country Status (1)

Country Link
KR (1) KR102634756B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006429A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
KR20160025456A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR20180010117A (ko) * 2016-07-20 2018-01-30 엘지이노텍 주식회사 반도체 소자
JP2018078342A (ja) * 2013-02-28 2018-05-17 日亜化学工業株式会社 半導体発光素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140006429A (ko) * 2012-07-05 2014-01-16 엘지이노텍 주식회사 발광소자
JP2018078342A (ja) * 2013-02-28 2018-05-17 日亜化学工業株式会社 半導体発光素子
KR20160025456A (ko) * 2014-08-27 2016-03-08 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR20180010117A (ko) * 2016-07-20 2018-01-30 엘지이노텍 주식회사 반도체 소자

Also Published As

Publication number Publication date
KR102634756B1 (ko) 2024-02-07

Similar Documents

Publication Publication Date Title
EP3474337A1 (en) Semiconductor device
US8969895B2 (en) Semiconductor light emitting device and manufacturing method thereof
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
KR20150142740A (ko) 발광소자 및 조명시스템
KR102575569B1 (ko) 반도체 소자
KR102656815B1 (ko) 반도체 소자
US11075321B2 (en) Semiconductor device
KR102634756B1 (ko) 발광 소자
KR102704081B1 (ko) 발광 소자
US11984532B2 (en) Semiconductor device having recesses forming areas
KR102628787B1 (ko) 발광 소자
KR102502335B1 (ko) 반도체 소자
KR102592990B1 (ko) 반도체 소자 및 제조 방법
US11437555B2 (en) Semiconductor device
KR102594206B1 (ko) 반도체 소자
KR102600336B1 (ko) 발광소자
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180025733A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102619743B1 (ko) 반도체 소자
KR20200086488A (ko) 발광 소자
KR20150142741A (ko) 발광소자 및 조명시스템
KR20150142235A (ko) 발광소자 및 조명시스템
KR20200109979A (ko) 반도체 소자
KR101681573B1 (ko) 발광소자의 제조방법
KR101781051B1 (ko) 발광소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right