KR20180010117A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20180010117A
KR20180010117A KR1020160092306A KR20160092306A KR20180010117A KR 20180010117 A KR20180010117 A KR 20180010117A KR 1020160092306 A KR1020160092306 A KR 1020160092306A KR 20160092306 A KR20160092306 A KR 20160092306A KR 20180010117 A KR20180010117 A KR 20180010117A
Authority
KR
South Korea
Prior art keywords
layer
area
conductivity type
type semiconductor
semiconductor layer
Prior art date
Application number
KR1020160092306A
Other languages
English (en)
Other versions
KR102568298B1 (ko
Inventor
박수익
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020160092306A priority Critical patent/KR102568298B1/ko
Priority to US16/319,051 priority patent/US11183614B2/en
Priority to EP17831367.2A priority patent/EP3490012B1/en
Priority to CN202210586457.XA priority patent/CN114864781A/zh
Priority to JP2019502713A priority patent/JP7051131B2/ja
Priority to PCT/KR2017/007830 priority patent/WO2018016894A1/ko
Priority to CN201780044849.0A priority patent/CN109564956B/zh
Publication of KR20180010117A publication Critical patent/KR20180010117A/ko
Application granted granted Critical
Publication of KR102568298B1 publication Critical patent/KR102568298B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 발광구조물; 상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및 상기 제2리세스의 내부에 배치되는 반사층을 포함하고, 상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적의 합은 상기 발광구조물의 제1방향 최대면적의 60% 이하이고, 상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적은 상기 발광 구조물의 하부면에 형성된 면적이고, 상기 제1방향은 상기 발광구조물의 두께 방향과 수직한 방향인 반도체 소자를 개시한다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
실시 예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
종래 반도체 소자는 활성층에서 생성된 광이 활성층의 상부 방향 이외에 측면이나 하부 방향으로도 진행될 수 있다. 특히, Al의 농도가 높아질수록 측면으로 방출되는 광량이 높아질 수 있다. 따라서, 반도체 소자에서 방출된 광의 광 진행 경로가 길어지거나 발광구조물 내부에서 흡수되는 문제가 있다.
실시 예는 광 추출 효율이 향상된 반도체 소자를 제공한다.
실시 예는 광 출력이 향상되고, 동작 전압이 감소하는 반도체 소자를 제공한다.
본 발명의 일 실시 예에 따른 반도체 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 발광구조물; 상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및 상기 제2리세스의 내부에 배치되는 반사층을 포함하고, 상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적의 합은 상기 발광구조물의 제1방향 최대면적의 60% 이하이고, 상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적은 상기 발광 구조물의 하부면에 형성된 면적이고, 상기 제1방향은 상기 발광구조물의 두께 방향과 수직한 방향일 수 있다.
상기 복수 개의 제2전극 사이의 거리는 3㎛이상 60㎛이하일 수 있다.
상기 반사층의 폭은 3㎛이상 30㎛이하일 수 있다.
상기 복수 개의 제2전극 사이의 거리와 상기 반사층의 폭은 동일할 수 있다.
상기 복수 개의 제1전극이 상기 제1도전형 반도체층과 전기적으로 연결되는 면적은 상기 발광 구조물의 제1방향 최대 면적의 6.0% 내지 11.0%일 수 있다.
상기 복수 개의 제2전극이 상기 제2도전형 반도체층과 전기적으로 연결되는 면적은 상기 발광구조물의 제1방향 최대 면적의 40% 내지 60%일 수 있다.
상기 복수 개의 제1전극이 상기 제1도전형 반도체층과 전기적으로 연결되는 면적과 상기 복수 개의 제2전극이 상기 제2도전형 반도체층과 전기적으로 연결되는 면적의 비는 1:4 이상 1:10 이하일 수 있다.
상기 발광구조물은 상기 제2리세스에 의해 구획되는 복수 개의 제1영역을 포함하고, 상기 복수 개의 제1전극은 상기 제1영역에 각각 배치될 수 있다.
상기 제1영역의 면적은 상기 제1전극의 2.0배 내지 5.0배일 수 있다.
상기 복수 개의 제1영역의 면적은 상기 제1리세스의 2.0배 내지 5.0배일 수 있다.
상기 반사층은 상기 제2리세스에서 연장되어 상기 제2전극과 접촉하는 연장부를 포함할 수 있다.
상기 반사층과 제2전극을 덮는 캡핑층을 포함할 수 있다.
상기 캡핑층과 전기적으로 연결되는 제2전극패드를 포함할 수 있다.
상기 복수 개의 제1전극과 전기적으로 연결되는 하부 반사층을 포함할 수 있다.
상기 하부 반사층과 전기적으로 연결되는 기판을 포함할 수 있다.
상기 발광구조물은 자외선 파장대의 광을 생성할 수 있다.
상기 제1도전형 반도체층은 상기 활성층과 인접 배치된 저농도층과 상기 저농도층 상에 배치되는 고농도층을 포함하고, 상기 고농도층은 상기 저농도층보다 Al 함량이 높고, 상기 제1전극은 상기 저농도층에 배치될 수 있다.
본 발명의 다른 실시 예에 따른 반도체 소자는, 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고, 상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 발광구조물; 상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극; 상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및 상기 제2리세스의 내부에 배치되는 반사층을 포함하고, 상기 발광구조물은 상기 제2리세스에 의해 구획되는 복수 개의 제1영역을 포함하고, 상기 제1리세스와 상기 제1영역의 면적비는 1: 4 내지 1:8일 수 있다.
상기 복수 개의 제2전극은 상기 제1영역 내에 배치되는 복수 개의 서브전극을 포함할 수 있다.
상기 발광구조물은 측면과 상기 제2리세스 사이에 배치되는 제2영역을 포함할 수 있다.
상기 제2리세스와 상기 발광구조물의 측면의 이격 거리는 1.0㎛ 내지 10㎛일 수 있다.
상기 복수 개의 제2전극은 상기 제2영역에 배치되는 테두리 전극을 포함할 수 있다.
실시 예에 따르면, 광 추출 효율이 향상될 수 있다.
또한, 광 출력이 향상될 수 있다.
또한, 동작 전압이 개선될 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 실시 예에 따른 반도체 소자의 단면도이고,
도 2는 반사층에 의해 광이 상향 반사되는 과정을 보여주는 개념도이고,
도 3은 도 1의 A부분의 확대도이고,
도 4는 제1리세스와 제2리세스의 높이 차를 설명하기 위한 도면이고,
도 5는 실시 예에 따른 반도체 소자의 평면도이고,
도 6은 반도체 소자의 전류밀도의 분포를 보여주는 도면이고,
도 7a는 제1영역을 보여주는 도면이고,
도 7b는 제1영역 사이의 거리를 설명하기 위한 도면이고,
도 8은 p오믹전극의 면적을 보여주는 도면이고,
도 9는 본 발명의 제1실시 예에 따른 반도체 소자의 사진이고,
도 10은 본 발명의 제2실시 예에 따른 반도체 소자의 사진이고,
도 11은 본 발명의 제3실시 예에 따른 반도체 소자의 사진이고,
도 12는 제1 내지 제3실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고,
도 13은 제1 내지 제3실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이고,
도 14는 본 발명의 제4실시 예에 따른 반도체 소자의 사진이고,
도 15는 본 발명의 제5실시 예에 따른 반도체 소자의 사진이고,
도 16은 본 발명의 제6실시 예에 따른 반도체 소자의 사진이고,
도 17은 본 발명의 제7실시 예에 따른 반도체 소자의 사진이고,
도 18은 본 발명의 제8실시 예에 따른 반도체 소자의 사진이고,
도 19는 제4 내지 제8실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고,
도 20은 제4 내지 제8실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이고,
도 21은 본 발명의 제8실시 예의 단면을 보여주는 SEM 사진이다.
본 실시 예들은 다른 형태로 변형되거나 여러 실시 예가 서로 조합될 수 있으며, 본 발명의 범위가 이하 설명하는 각각의 실시 예로 한정되는 것은 아니다.
특정 실시 예에서 설명된 사항이 다른 실시 예에서 설명되어 있지 않더라도, 다른 실시 예에서 그 사항과 반대되거나 모순되는 설명이 없는 한, 다른 실시 예에 관련된 설명으로 이해될 수 있다.
예를 들어, 특정 실시 예에서 구성 A에 대한 특징을 설명하고 다른 실시 예에서 구성 B에 대한 특징을 설명하였다면, 구성 A와 구성 B가 결합된 실시 예가 명시적으로 기재되지 않더라도 반대되거나 모순되는 설명이 없는 한, 본 발명의 권리범위에 속하는 것으로 이해되어야 한다.
실시 예의 설명에 있어서, 어느 한 element가 다른 element의 "상(위) 또는 하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두 개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element 사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 "상(위) 또는 하(아래)(on or under)"으로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
이하에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도 1은 본 발명의 일 실시 예에 따른 반도체 소자의 단면도이고, 도 2는 반사층에 의해 광이 상향 반사되는 과정을 보여주는 개념도이고, 도 3은 도 1의 A부분의 확대도이고, 도 4는 제1리세스와 제2리세스의 높이 차를 설명하기 위한 도면이다.
도 1을 참고하면, 실시 예에 따른 반도체 소자는 제1도전형 반도체층(122), 제2도전형 반도체층(126), 활성층(124)을 포함하는 발광구조물(120)과, 제1도전형 반도체층(122)과 전기적으로 연결되는 제1전극(142), 제2도전형 반도체층(126)과 전기적으로 연결되는 제2전극(146), 및 제2리세스(127)의 내부에 배치되는 반사층(135)을 포함한다.
실시 예에 따른 발광구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 방출할 수 있다. 자외선 파장대는 발광구조물(120)의 Al의 조성비에 의해 결정될 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위의 파장을 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위의 파장을 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위의 파장을 가질 수 있다.
발광구조물(120)은 제2도전형 반도체층(126) 및 활성층(124)을 관통하여 제1도전형 반도체층(122)의 일부 영역까지 형성되는 복수 개의 제1리세스(128), 및 복수 개의 제1리세스(128) 사이에 배치되는 적어도 하나의 제2리세스(127)를 포함한다.
제1절연층(131)은 제1리세스(128) 및 제2리세스(127)상에 형성될 수 있다. 제1절연층(131)은 반사층(135)을 활성층(124) 및 제1도전형 반도체층(122)과 전기적으로 절연시킬 수 있다. 제1절연층(131)은 제1리세스(128) 및 제2리세스(127)에서 제2도전형 반도체층(126)상으로 연장될 수 있다.
제1전극(142)과 제2전극(146)은 오믹전극일 수 있다. 제1전극(142)과 제2전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다.
반사층(135)은 제2리세스(127)의 내부에 배치될 수 있다. 구체적으로 반사층(135)은 제2리세스(127)내에서 제1절연층(131)상에 배치될 수 있다.
반사층(135)은 자외선 파장대에서 반사율이 높은 물질이 선택될 수 있다. 반사층(135)은 도전성 물질을 포함할 수 있다. 예시적으로 반사층(135)은 Al (알루미늄)을 포함할 수 있다. 알루미늄 반사층(135)의 두께가 약 30nm 내지 100nm인 경우, 자외선 파장대의 광을 80% 이상 반사할 수 있다. 따라서, 활성층(124)에서 출사된 광이 반도체층 내부에서 흡수되는 것을 방지할 수 있다.
도 2를 참고하면, 발광구조물(120)의 Al 조성이 높아지면 발광구조물(120) 내에서 전류 확산 특성이 저하될 수 있다. 또한, 활성층(124)은 GaN 기반의 청색 발광 소자에 비하여 측면으로 방출하는 광량이 증가하게 된다(TM 모드). 이러한 TM모드는 자외선 반도체 소자에서 발생할 수 있다.
실시 예에 따르면, 전류 밀도가 약한 영역의 부분을 식각하고 반사층(135)을 형성함으로써, 반사층(135)에 의해 광(L1)이 상향 반사될 수 있다. 따라서, 발광구조물(120) 내에서 광 흡수를 줄이고, 광 추출 효율을 향상시킬 수 있다. 또한, 반도체 소자의 지향각을 조절할 수도 있다.
제1도전형 반도체층(122)은 제1도전형 반도체층(122)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도전형 반도체층(122)에 제1도펀트가 도핑될 수 있다. 제1도전형 반도체층(122)은 Inx1Aly1Ga1-x1-y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 GaN, AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1도전형 반도체층(122)은 n형 반도체층일 수 있다.
제1도전형 반도체층(122)은 Al의 농도가 상대적으로 낮은 저농도층(122a)과 Al의 농도가 상대적으로 높은 고농도층(122b)을 가질 수 있다. 고농도층(122b)은 Al의 농도가 60% 내지 70%일 수 있고, 저농도층(122a)은 Al의 농도가 40% 내지 50%일 수 있다. 저농도층(122a)은 활성층(124)과 인접 배치된다.
제1전극(142)은 비교적 원활한 전류 주입 특성을 확보하기 위해 저농도층상에 배치될 수 있다. 즉, 제1리세스(128)는 저농도층(122a)의 영역까지 형성되는 것이 바람직하다. 고농도층(122b)은 Al의 농도가 높아 전류 확산 특성이 상대적으로 낮기 때문이다.
활성층(124)은 제1도전형 반도체층(122)을 통해서 주입되는 전자(또는 정공)와 제2도전형 반도체층(126)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(124)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 그에 상응하는 파장을 가지는 빛을 생성할 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(124)의 구조는 이에 한정하지 않는다. 활성층은 Al을 포함할 수 있다.
제2도전형 반도체층(126)은 활성층(124) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2도전형 반도체층(126)에 제2도펀트가 도핑될 수 있다. 제2도전형 반도체층(126)은 Inx5Aly2Ga1-x5-y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2도전형 반도체층(126)은 p형 반도체층일 수 있다.
제2도전형 반도체층(126)이 AlGaN인 경우, 낮은 전기 전도도에 의해 정공 주입이 원활하지 않을 수 있다. 따라서, 상대적으로 전기 전도도가 우수한 GaN을 제2도전형 반도체층(126)의 저면에 배치할 수도 있다.
제1전극(142)의 두께(d2)는 제1절연층(131)의 두께(d3)보다 얇을 수 있으며, 제1절연층(131)과 1㎛ 내지 4㎛의 이격 거리(d4)를 가질 수 있다. 제1전극(142)의 두께(d2)는 제1절연층(131)의 두께(d3)의 40% 내지 80%일 수 있다.
제1전극(142)의 두께(d2)가 제1절연층(131)의 두께(d3)의 40% 내지 80%인 경우, 하부 전극층(165)을 배치할 때 발생하는 스텝 커버리지 특성 저하에 의한 박리 및 크랙 등의 문제점을 해결할 수 있다. 또한, 제1절연층(131)과 이격 거리(d4)를 가짐으로써 제2절연층(132)의 갭필(Gap-fil)특성이 향상될 수 있다.
도 3을 참고하면, 반사층(135)은 제2전극(146)의 일측면과 상면의 일부를 덮을 수 있다. 이러한 구성에 의해 제1절연층(131)과 제2전극(146) 사이로 유입되는 광을 상부로 반사시킬 수 있다. 그러나, 알루미늄과 같은 반사층(135)은 스텝 커버리지가 상대적으로 좋지 않으므로 제2전극(146)을 완전히 덮는 것은 바람직하지 않을 수 있다.
제2전극(146)은 발광 구조물의 하부면(121)에 배치될 수 있다. 제2전극(146)의 두께는 제1절연층(131)의 두께의 80%이하일 수 있다. 이로 인해 반사층(135) 및 캡핑층(150)이 배치될 때 스텝 커버리지 저하에 따른 반사층(135) 혹은 캡핑층(150)의 크랙이나 박리 등의 문제를 해결할 수 있다.
복수 개의 제2전극 사이의 거리(S1)는 3㎛ 내지 60㎛일 수 있다. 복수 개의 제2전극 사이의 거리(S1)가 3㎛보다 작은 경우에는 제2리세스(127)의 폭이 작아져 내부에 반사층(135)을 형성하기 어렵다. 또한, 거리가 60㎛를 초과하는 경우 제2전극(146)의 면적이 작아져 동작전압이 상승할 수 있고, 유효발광영역을 제거하는 문제로 인하여 광출력이 낮아질 수 있다.
반사층의 폭(S2)은 3㎛ 내지 30㎛일 수 있다. 반사층의 폭(S2)이 3㎛보다 작으면 제2리세스(127) 내에 반사층을 형성하기 어렵고, 30㎛를 초과하면 제2전극(146)의 면적이 작아져 동작전압이 상승하는 문제가 있다. 따라서, 복수 개의 제2전극 사이의 거리(S1)는 반사층의 폭(S2)과 동일할 수도 있다.
반사층(135)의 폭(S2)은 제2리세스(127)의 폭과 동일할 수 있다. 제1리세스의 폭과 제2리세스(127)의 폭은 발광구조물의 하부면(121)에 형성된 최대폭일 수 있다.
반사층(135)은 제2리세스(127)에서 제2전극(146)을 향해 연장된 연장부(135a)를 포함할 수 있다. 연장부(135a)는 제2리세스(127)에 의하여 분리된 제2전극(146)을 서로 전기적으로 연결할 수 있다.
연장부(135a)의 폭(S5)은 0㎛ 내지 20㎛일 수 있다. 폭(S5)이 20㎛이상인 경우 제2전극(146)를 완전히 덮어 스텝 커버리지 특성이 저하될 수 있다. 연장부(135a)를 포함한 반사층의 폭(S4)은 20㎛ 내지 60㎛일 수 있다.
제2전극(146)은 제1절연층(131)과 0㎛ 내지 4㎛의 제1 이격 거리(S3)를 가질 수 있다, 4㎛ 보다 이격 거리가 길 경우 제2전극(146)이 배치되는 면적이 좁아져 동작 전압이 상승할 수 있다.
반사층(135)은 제2전극(146)과 제1절연층(131) 사이의 제1 이격 거리(S3)에 배치될 수 있으며, 제1 이격 거리(S3) 내에서 반사층(135)이 제1절연층(131)의 측면과 상면 및 제2전극(146)의 측면과 상면에 접할 수 있다. 또한, 제1 이격 거리(S3) 내에서 반사층(135)이 제2도전형 반도체층(126)과 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.
반사층(135)의 경사부와 제2도전형 반도체층(126)의 하부면이 이루는 각(θ4)은 90도 내지 145도일 수 있다. 경사각(θ4)이 90도보다 작을 경우 제2도전형 반도체층(126)의 식각이 어렵고 145도보다 클 경우 식각되는 활성층의 면적이 커져서 발광 효율이 저하되는 문제가 있다.
캡핑층(150)은 반사층(135)과 제2전극(146)을 덮을 수 있다. 따라서, 제2전극패드(166)와, 캡핑층(150), 반사층(135), 및 제2전극(146)은 하나의 전기적 채널을 형성할 수 있다.
캡핑층(150)은 반사층(135)과 제2전극(146)을 완전히 감싸며 제1절연층(131)의 측면과 상면에 접할 수 있다. 캡핑층(150)은 제1절연층(131)과의 접착력이 좋은 물질로 이루어지며, Cr, Al, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
캡핑층(150)이 제1절연층(131)의 측면과 상면과 접하는 경우, 반사층(135)과 제2전극(146)의 열적, 전기적 신뢰성을 향상할 수 있다. 또한, 제1절연층(131)과 제2전극(146) 사이로 방출되는 광을 상부로 반사하는 반사 기능을 가질 수 있다.
캡핑층(150)은 제1절연층(131)과 제2전극(146) 사이의 제2 이격 거리에 배치될 수 있다. 캡핑층(150)은 제2 이격 거리에서 제2전극(146)의 측면과 상면 및 제1절연층(131)의 측면과 상면에 접할 수 있다. 또한, 제2 이격 거리 내에서 캡핑층(150)과 제2 전도성 반도체층(126)이 접하여 쇼트키 접합이 형성되는 영역이 배치될 수 있으며, 쇼트키 접합을 형성함으로써 전류 분산이 용이해질 수 있다.
다시 도 1을 참고하면, 발광구조물(120)의 하부면과 제1리세스(128)와 제2리세스(127)의 형상을 따라 하부 전극층(165)과 접합층(160)이 배치될 수 있다. 하부 전극층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 하부 전극층(165)은 알루미늄을 포함할 수 있다. 전극층(165)이 알루미늄을 포함하는 경우, 활성층(124)에서 기판(170) 방향으로 방출되는 광을 상부 반사하는 역할을 하여 광 추출 효율을 향상할 수 있다.
제2절연층(132)은 반사층(135), 제2전극(146), 캡핑층(150)을 하부 전극층(165)과 전기적으로 절연시킨다. 하부 전극층(165)은 제2절연층(132)을 관통하여 제1전극(142)과 전기적으로 연결될 수 있다.
제1절연층(131)의 두께는 제2절연층(132)의 두께의 40% 내지 80%일 수 있다. 40% 내지 80%를 만족하는 경우, 제1절연층(131)의 두께가 얇아지고, 반사층(135)의 상면이 제1도전형 반도체층(122)에 가까워져 광 추출 효율이 향상될 수 있다.
예시적으로 제1절연층(131)의 두께는 3000옴스트롱 내지 7000옴스트롱일 수 있다. 3000 옴스트롱보다 얇은 경우 전기적 신뢰성이 악화될 수 있고, 7000 옴스트롱보다 두꺼우면 반사층(135) 및 캡핑층(150)이 제1절연층(131) 상부와 측면에 배치될 때, 반사층(135)이나 캡핑층(150)의 스텝 커버리지 특성이 좋지 않아 박리나 크랙을 유발할 수 있다. 박리나 크랙을 유발하는 경우, 전기적 신뢰성이 악화되거나 광 추출 효율이 저하되는 문제점을 야기할 수 있다.
제2절연층(132)의 두께는 4000옴스트롱 내지 10000옴스트롱일 수 있다. 4000 옴스트롱보다 얇을 경우 소자의 동작 시 전기적 신뢰성이 악화될 수 있고, 10000 옴스트롱보다 두꺼울 경우 공정시 소자에 가해지는 압력이나 열적 스트레스에 의하여 신뢰성이 저하될 수 있으며, 공정 시간이 길어져 소자의 단가가 높아지는 문제를 야기할 수 있다. 제1절연층(131)과 제2절연층(132)의 두께는 이에 한정하지 않는다.
접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
기판(170)은 도전성 물질로 이루어질 수 있다. 예시적으로 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다.
기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
제2전극패드(166)는 도전성 물질로 이루어질 수 있다. 제2전극패드(166)는 단층 또는 다층구조를 가질 수 있으며, 티타늄(Ti), 니켈(Ni), 은(Ag) 및 금(Au)를 포함할 수 있다. 예시적으로 제2전극패드(166)는 Ti/Ni/Ti/Ni/Ti/Au의 구조를 가질 수 있다.
제2전극패드(166)는 중앙 부분이 함몰되어 상면이 오목부와 볼록부를 가질 수 있다. 상면의 오목부에는 와이어(미도시)가 본딩될 수 있다. 따라서, 접착 면적이 넓어져 제2전극패드(166)와 와이어가 더 견고히 본딩될 수 있다.
제2전극패드(166)는 광을 반사하는 작용을 할 수 있으므로, 제2전극패드(166)는 발광구조물(120)과 가까울수록 광 추출효율이 향상될 수 있다.
제2전극패드(166)와 발광구조물(120) 사이의 거리는 5㎛ 내지 30㎛일 수 있다. 10㎛보다 작으면 공정 마진을 확보하기 어렵고, 30㎛보다 크면 전체 소자에서 제2전극패드(166)가 배치되는 면적이 넓어져, 발광층(24)의 면적이 줄어들고 광량이 줄어들 수 있다.
제2전극패드(166)의 볼록부의 높이는 활성층(124)보다 높을 수 있다. 따라서 제2전극패드(166)는 활성층(124)에서 소자의 수평방향으로 방출되는 광을 상부로 반사하여 광 추출효율을 향상시키고, 지향각을 제어할 수 있다.
발광구조물의 상부면에는 요철이 형성될 수 있다. 이러한 요철은 발광구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300 nm 내지 800 nm 정도의 높이를 갖고, 평균 500 nm 내지 600 nm 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
발광구조물(12)의 상부면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 2000 옴스트롱 내지 5000 옴스트롱일 수 있다. 2000옴스트롱보다 작을 경우, 소자를 외부의 수분이나 이물질로부터 보호하는 데에 충분하지 않아 소자의 전기적, 광학적 신뢰성을 악화시킬 수 있고, 5000 옴스트롱보다 두꺼울 경우 소자에 가하는 스트레스가 커져 광학적 신뢰성을 저하시키거나 공정 시간이 길어짐에 따라 소자의 단가가 높아지는 문제점을 야기할 수 있다.
도 4를 참고하면, 제2리세스(127)의 돌출높이(H1)는 제1리세스(128)의 돌출높이(H2)보다 클 수 있다. 여기서 돌출높이는 활성층(124)에서 제1리세스(128) 및 제2리세스(127)의 상면까지의 수직거리로 정의할 수 있다.
구체적으로, 제2리세스(127)의 돌출높이(H1)는 하기 관계식 1을 만족할 수 있다.
[관계식 1]
H1=W4×tan(θ1)
여기서, W4는 서로 이웃한 제1리세스(128)와 제2리세스(127) 사이의 중간 지점(C1)에서 제2리세스의 상면(C2)까지의 거리이고, θ1은 0.5도이상이고 5.0도 이하이다.
θ1이 0.5도 미만인 경우에는 반사층의 높이가 상대적으로 낮아져 효과적인 반사 기능을 수행하기 어려울 수 있다. 또한, 5.0도를 초과하는 경우에는 반사층의 높이가 너무 높아지므로 그에 비례하여 활성층의 면적이 과도하게 감소하는 문제가 있다. 또한, 리세스 공정과 절연층 공정이 더 정밀한 관리되어야 하는 문제가 있다.
예시적으로 중간 지점(C1)에서 제2리세스의 상면(C2)까지의 거리 20㎛ 내지 40㎛이고, θ1은 2.3도일 수 있다. 제2리세스(127)의 돌출높이는 약 300 내지 800nm일 수 있다. 이 경우 활성층(124)에서 TM 모드로 방출되는 광을 효과적으로 상향 반사시킬 수 있다.
제2리세스(127)는 제1리세스(128)보다 높게 형성될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제1리세스(128)의 높이와 제2리세스(127)의 높이는 동일할 수도 있다.
제1리세스(128)의 경사각도(θ2)는 40도 내지 70도, 또는 60도 내지 70도이고, 제2리세스(127)의 경사 각도(θ3)는 40도 내지 70도, 또는 60도 내지 70도 일 수 있다.
도 5는 실시 예에 따른 반도체 소자의 평면도이고, 도 6은 반도체 소자의 전류밀도의 분포를 보여주는 도면이고, 도 7a는 제1영역을 보여주는 도면이고, 도 7b는 제1영역 사이의 거리를 설명하기 위한 도면이고, 도 8은 p오믹전극의 면적을 보여주는 도면이다.
도 5를 참고하면, 반도체 소자(100)는 평면상 반사층(135) 또는 제2리세스에 의해 구획되는 복수 개의 제1영역(136)을 포함할 수 있다. 제1리세스(128), 제2리세스, 반사층(135), 및 제1영역(136)은 발광구조물의 하부면에 형성된 영역일 수 있다. 복수 개의 제1영역(136)은 소정 간격으로 이격되는 독립 공간일 수 있다.
제1영역(136)은 다양한 형상을 가질 수 있다. 예시적으로 제1영역(136)은 육각형, 팔각형 삼각형과 같은 다각 형상이거나 원 형상일 수 있다.
복수 개의 제1전극(142)과 제1리세스(128)는 제1영역(136)에 각각 배치될 수 있다. 이러한 구조에 의하면 전류가 분산되는 제1전극(142)을 반사층(135)이 포위하게 된다. 따라서, 제1전극(142)의 주변에서 발광하는 광은 제1영역(136)을 둘러싼 반사층(135)에 의해 상향 반사될 수 있다.
반사층(135)은 제1전극(142)의 전류밀도 100%를 기준으로 전류밀도가 30% 내지 40%이하인 영역을 연결한 영역에 배치될 수 있다. 예를 들어, 제1리세스의 중심에서 수평선상에 배치되는 제2리세스의 중심까지의 거리는 5㎛ 내지 40㎛일 수 있다.
거리가 5㎛보다 좁을 경우 전류 확산이 우수한 영역의 활성층을 식각하게 되어 발광 효율이 떨어지는 문제가 있을 수 있고, 40㎛보다 넓을 경우 전류 확산 특성이 좋지 않은 영역이 남아있게 되어 광 추출 효율이 저하될 수 있다. 전류밀도가 30% 미만인 영역에 반사층을 형성하는 경우, 발광영역의 면적이 너무 넓어져 효율이 떨어질 수 있다. 또한, 측면으로 출사된 광의 상당 부분이 발광구조물 내에서 흡수될 가능성이 높다.
도 6을 참고하면, Al의 조성이 높아지면 전류 분산 효과가 약해질 수 있다. 따라서, 각각의 제1전극(142)의 인근지점에만 전류가 분산되며 거리가 먼 지점에서는 전류밀도가 급격히 낮아질 수 있다. 따라서, 유효 발광 영역(P2)이 좁아진다.
유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1전극의 인근 지점(P1)을 기준으로 전류 밀도가 30% 내지 40%이하인 경계지점으로 정의할 수 있다. 예를 들어, 제1리세스(128)의 중심으로부터 5㎛ 내지 40㎛ 떨어진 거리를 경계지점으로 정의할 수 있다. 그러나, 주입 전류의 레벨, Al의 농도에 따라 가변적일 수 있다.
제1전극(142) 사이인 저전류밀도영역(P3)은 전류밀도가 낮아서 발광에 거의 기여하지 못한다. 따라서, 실시 예는 전류밀도가 낮은 영역에 반사층을 형성하여 광 추출 효율을 향상시킬 수 있다.
그러나, 저전류밀도영역(P3)의 전체면적에 반사층을 형성하는 것은 비효율적이다. 따라서, 반사층을 형성할 영역만을 남기고 나머지 영역에는 제1전극을 가능한 조밀하게 배치하는 것이 광 출력을 높이는데 유리할 수 있다.
도 7a를 참고하면, 반사층(135)은 경사부(135b)와 상면부(135c)를 포함할 수 있다. 활성층(124)에서 출사된 광은 대부분 경사부(135b)에 의해 상향 반사될 수 있다.
반사층(135)에 의해 정의되는 제1영역(136)은 제1전극(142)의 2.0 내지 5.0배의 면적을 가질 수 있다. 이 경우 제1전극(142)을 기준으로 전류밀도가 40%이하인 영역에 반사층(135)을 형성할 수 있다. 또한, 반사층(135)에 의해 정의되는 제1영역(136)은 제1리세스(128)의 2.0 내지 5.0배의 면적을 가질 수도 있다. 제1영역(136)의 면적은 발광구조물(120)의 Al 농도에 따라 조절될 수도 있다.
도 7b를 참고하면, 서로 이웃한 제1리세스의 간격(T1)은 제1리세스의 중심에서 제2전극까지의 거리(T2)와 제2전극 사이의 거리(S1)의 합일 수 있다. 전술한 바와 같이 제2전극 사이의 거리(S1)는 최소 3um이상을 확보할 필요가 있다.
복수 개의 제1리세스(128)의 면적의 합은 발광구조물의 수평 방향 최대 면적의 12% 내지 24%일 수 있다. 복수 개의 제1리세스의 면적이 24%보다 크게 되면, 제1리세스 사이의 간격(T1)이 좁아지게 된다. 그 결과, 제2전극 사이의 거리(S1)를 확보하지 못할 수 있다. 복수 개의 제1리세스의 면적이 12%보다 작은 경우에는 n전극의 면적이 작아서 충분한 전류 확산이 어려워진다.
예시적으로 복수 개의 제1리세스의 면적이 12%인 경우 제1리세스 사이의 간격(T1)은 130um이고, 제1리세스의 중심에서 제2전극까지의 거리(T2)는 63.5um일 수 있다. 따라서, 약 반사층을 형성할 간격을 약 3um 확보할 수 있다.
또한, 복수 개의 제1리세스의 면적이 24%인 경우 제1리세스 사이의 간격(T1)은 101um이고, 제1리세스의 중심에서 제2전극까지의 거리(T2)는 49um일 수 있다. 따라서, 제1리세스의 반사층을 형성할 간격을 약 3um 확보할 수 있다.
도 8을 참고하면, 제1리세스의 개수가 많아지거나 제2전극 사이의 거리(S1)이 넓어질수록 복수 개의 제2전극(146)의 면적은 줄어들게 된다.
발광구조물(120)은 제2리세스(127)에 의해 구획되는 복수 개의 제1영역(136)과 발광구조물(120)의 측면(E1)과 제2리세스(127) 사이로 정의되는 제2영역(137)을 포함할 수 있다. 제1영역(136) 사이의 이격 간격(S1)은 제2리세스(127)의 폭과 동일하거나 더 넓을 수 있다.
복수 개의 제2전극(146)은 제1영역(136) 내에 배치되는 복수 개의 서브전극(147)과 제2영역(137)내에 배치되는 테두리 전극(148)을 포함할 수 있다.
복수 개의 서브전극(147)은 제1리세스와 제2리세스 사이에 배치될 수 있다. 복수 개의 서브전극(147)은 서로 이격되나 반사층에 의해 서로 전기적으로 연결될 수 있다.
테두리 전극(148)은 발광 구조물(120)의 가장자리를 따라 연속적으로 배치될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 테두리 전극(148)은 복수 개로 분할될 수도 있다. 또한, 테두리 전극(148)은 생략될 수도 있다.
제2리세스(127)와 발광구조물(120)의 측면(E1)의 이격 거리(d1)는 1.0㎛ 내지 10㎛일 수 있다. 이격 거리(d1)가 1.0㎛보다 작을 경우에는 공정 마진의 확보가 어렵다. 또한, 이격 거리(d1)가 10㎛보다 클 경우에는 발광에 참여하는 면적이 줄어들어 광 추출 효율이 저하될 수 있다. 그러나 반드시 이에 한정되는 것은 아니고 제2리세스(127) 및 반사층이 발광구조물(120)의 측면(E1)까지 형성될 수도 있다. 이 경우 테두리 전극(148)은 복수 개로 분할될 수 있다.
도 9는 본 발명의 제1실시 예에 따른 반도체 소자의 사진이고, 도 10은 본 발명의 제2실시 예에 따른 반도체 소자의 사진이고, 도 11은 본 발명의 제3실시 예에 따른 반도체 소자의 사진이고, 도 12는 제1 내지 제3실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고, 도 13은 제1 내지 제3실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이다.
도 9를 참고하면, 제1리세스가 14개인 경우 제1전극의 주위만이 발광되고 나머지 부분은 거의 발광하지 않음을 확인할 수 있다. 도 10을 참고하면, 제1리세스의 개수가 31개로 증가한 경우 도 9에 비해 발광 면적이 넓어졌음을 알 수 있다. 또한, 도 11을 참고하면, 도 10에 비해 전체적으로 발광함을 확인할 수 있다. 즉, 제1전극의 면적이 증가함으로써 전류 분산 특성이 향상되어 대부분의 활성층이 발광에 참여하게 된 것이다.
도 12를 참고하면, 제1리세스(128)의 개수가 14개인 제1실시 예의 광 출력 100%를 기준으로, 제1리세스(128)의 개수가 31개인 제2실시 예는 광 출력이 114.7% 향상되었음을 확인할 수 있다. 또한, 홀의 개수가 44개가 되면 광 출력은 140.1% 향상됨을 확인할 수 있다. 즉, 활성층의 전체 면적은 줄어들었지만, 발광에 참여하는 활성층의 면적은 증가하였음을 알 수 있다.
도 13을 참고하면, 제1리세스(128)의 개수가 14개인 제1실시 예의 동작전압 100%를 기준으로, 제1리세스(128)의 개수가 31개인 제2실시 예는 동작전압이 87%로 낮아졌음을 확인할 수 있다. 또한, 홀의 개수가 44개가 되면 동작전압은 78%로 더 낮아짐을 확인할 수 있다. 즉, 제1전극의 총면적이 커져 전류 분산 특성이 향상됨으로써 동작전압이 낮아졌음을 확인할 수 있다.
도 14는 본 발명의 제4실시 예에 따른 반도체 소자의 사진이고, 도 15는 본 발명의 제5실시 예에 따른 반도체 소자의 사진이고, 도 16은 본 발명의 제6실시 예에 따른 반도체 소자의 사진이고, 도 17은 본 발명의 제7실시 예에 따른 반도체 소자의 사진이고, 도 18은 본 발명의 제8실시 예에 따른 반도체 소자의 사진이고, 도 19는 제4 내지 제8실시 예에 따른 반도체 소자의 광 출력을 측정한 그래프이고, 도 20은 제4 내지 제8실시 예에 따른 반도체 소자의 동작전압을 측정한 그래프이다.
하기 표 1은 실시 예 4 내지 8의 활성층 면적, p-오믹전극의 면적(제2면적), 리세스의 면적, n-오믹전극의 면적(제1면적), 및 제1리세스의 개수를 측정하였다.
활성층 면적은 발광구조물을 메사 식각한 면적일 수 있으며, 발광구조물의 수평 방향 최대면적을 기준으로 한 활성층의 면적 비율일 수 있다. 여기서 발광구조물의 면적은 메사 식각한 면적과 리세스 면적을 더한 수평 방향 최대 단면적일 수 있다.
p전극의 면적은 발광구조물의 수평방향 최대면적을 기준으로 제2전극의 면적비율이다.
n전극의 면적은 발광구조물의 수평방향 최대면적을 기준으로 제1전극의 면적비율이다.
실시 예 4 및 7은 반사층을 형성하여 실험하였고, 실시 예 5, 6, 및 8은 반사층을 형성하지 않고 실험하였다.
활성층
면적[%]		 p전극 면적[%] p전극 간격[㎛] n전극 면적[%] 면적비
(n전극:p전극)		 리세스
개수		 반사층
유무
실시예 4 66.5 57 56 6 1:9.5 48 Y
실시예 5 67.7 51 40 7.8 1:6.5 62 -
실시예 6 66.4 44 31 9.7 1:4.5 77 -
실시예 7 61.9 41 29 10.2 1:4.0 81 Y
실시예 8 58.1 39.8 19 12.1 1:3.2 96 N
도 14 내지 도 18, 및 표 1을 참고하면, 제1리세스의 개수가 많아지면서 유효 발광 영역(P2)이 중첩됨을 확인할 수 있다. 따라서, 전체적인 활성층 면적은 줄어들었으나 대부분의 활성층은 발광에 참여할 수 있다.
복수 개의 제1전극(142)이 제1도전형 반도체층(122)과 접촉하는 제1면적은 발광구조물(120)의 수평방향 최대 단면적의 6.0% 이상 11% 이하일 수 있다. 제1면적은 각각의 제1전극(142)이 제1도전형 반도체층(122)과 접촉하는 면적의 합일 수 있다.
복수 개의 제1전극(142)의 제1면적이 6.0% 미만인 경우에는 충분한 전류 확산 특성을 가질 수 없어 광 출력이 감소하며, 11%를 초과하는 경우에는 제2전극간의 간격이 과도하게 좁아져 반사층을 형성할 공간을 확보하기 어렵다. 이때, 제1면적을 6.0% 이상 11% 이하로 형성하기 위해서 복수 개의 제1리세스의 면적은 발광 구조물의 수평 방향 최대 면적의 12% 내지 24%일 수 있다.
실험 결과, 실시 예 4 내지 7은 제2전극 사이에 반사층을 형성할 공간이 있으나, 실시 예 8은 연장부를 포함하는 반사층을 형성할 공간이 확보되지 않았다.
제2전극(246)이 제2도전형 반도체층(126)과 접촉하는 제2면적은 발광구조물(120)의 수평방향 최대 단면적의 40% 이상 60% 이하일 수 있다. 제2면적은 제2전극(246)이 제2도전형 반도체층(126)과 접촉하는 총면적일 수 있다.
제2면적이 40% 미만인 경우에는 제2전극의 면적이 과도하게 작아져 동작 전압이 상승하고, 홀의 주입 효율이 떨어지는 문제가 있다. 제2면적이 60%를 초과하는 경우에는 제1면적을 효과적으로 넓힐 수 없어 전자의 주입 효율이 떨어지는 문제가 있다.
제2면적은 발광구조물의 하부면에 형성된 복수 개의 제1리세스의 면적과 제2리세스의 면적을 제외한 나머지 면적과 동일하거나 작을 수 있다. 따라서, 복수 개의 제1리세스의 면적과 제2리세스의 면적의 합한 제3면적은 발광구조물의 수평방향 최대면적의 60% 이하일 수 있다.
제3면적이 발광구조물의 수평방향 최대면적의 60% 이상인 경우에는 제2전극의 면적이 과도하게 작아져 반사층을 형성하기 어렵다. 또한, 동작 전압이 상승하고, 홀의 주입 효율이 떨어지는 문제가 있다.
복수 개의 제2리세스의 면적은 발광 구조물의 수평 방향 최대 면적의 4.8% 내지 5.7%일 수 있다. 제2리세스의 면적이 4.8%보다 작은 경우 반사층을 형성하기 어려운 문제가 있으며, 5.7%보다 큰 경우 제2면적이 작아져 동작 전압이 상승하는 문제가 있다.
제1면적과 제2면적은 반비례 관계를 갖는다. 즉, 제1전극의 개수를 늘리기 위해서 제1리세스의 개수를 늘리는 경우 제2전극의 면적이 감소하게 된다. 광 출력을 높이기 위해서는 전자와 홀의 분산 특성이 균형을 이루어야 한다. 또한, 반사층을 형성하기 위해 제1면적과 제2면적의 적정한 비율을 정하는 것이 중요하다.
복수 개의 제1전극이 제1도전형 반도체층에 접촉하는 제1면적과 제2전극이 제2도전형 반도체층에 접촉하는 제2면적의 비(제1면적:제2면적)는 1:4이상으로 제어하는 것이 바람직하다. 면적비가 1:4보다 작아지는 경우 실시 예 8과 같이 반사층을 형성할 공간을 확보하기 어렵다.
또한, 면적비가 1:10보다 커지는 경우에는 실시 예 1, 2와 같이 제1면적이 상대적으로 작아져 전류 분산 특성이 악화될 수 있다. 예시적으로 실시 예 1의 경우 제1면적이 약 1.8%밖에 되지 않아 전류 주입 효율이 매우 떨어짐을 확인하였다. 그 결과, 제1전극의 인접 영역에서만 발광하게 된다.
실시 예에 따르면, 제1리세스(128)와 제1영역(136)의 면적비는 1:4 내지 1:8일 수 있다. 면적비가 1:4보다 작은 경우 제1리세스(128)의 개수가 많아져 반사층(135)을 형성할 공간을 확보하기 어렵다. 또한, 면적비가 1:8보다 커지는 경우 n전극의 면적이 상대적으로 작아져 전류 분산 특성이 악화될 수 있다.
실시 예 4는 제1리세스(128)와 제1영역(136)의 면적비가 1:8이고, 실시 예 7은 제1리세스(128)과 제1영역(136)의 면적비가 1:4이다. 이때, 제1리세스의 반경은 동일하므로 제1리세스의 개수가 많아질수록 제1영역의 면적이 점차 좁아짐을 알 수 있다. 여기서, 제1영역(136)의 면적은 제1리세스를 포함하는 전체 면적이다.
도 19를 참고하면, 제1리세스의 개수가 48개인 제4실시 예의 광 출력 100%를 기준으로, 제1리세스의 개수가 62개인 제5실시 예는 오히려 광 출력이 감소하였음을 알 수 있다. 즉, 실시 예 4와 같이 반사층에 의해 광 추출 효율이 향상됨을 확인할 수 있다.
이와 동일하게, 제1리세스의 개수가 81개이고 반사층을 형성한 제7실시 예의 경우, 반사층 없이 제1리세스의 개수가 96개인 제8실시예에 비해 광 출력이 높음을 알 수 있다.
도 20을 참고하면, 동작전압은 제1리세스의 개수가 48개에서 96개로 늘어도 크게 변화하지는 않았다.
도 21을 참고하면, 실시 예 8의 경우 반사층(135)의 폭(S2)이 약 4.5um인 경우 반사층(135)에 크랙이 발생한 것을 확인할 수 있다. 따라서, 제2리세스의 폭이 약 4.5um이하로 좁아지는 경우 반사층을 형성하기 어려움을 확인할 수 있다.
그러나, 경사 각도를 낮게 조절하는 경우 반사층의 폭을 약 3.0um까지 제어할 수도 있다. 따라서, 반사층의 폭(S2)은 약 3.0um보다 크게 형성하는 것이 바람직하다.
반도체 소자는 패키지로 구성되어, 수지(resin)나 레지스트(resist)나 SOD 또는 SOG의 경화용으로 사용될 수 있다. 또는, 반도체 소자는 치료용 의료용으로 사용되거나 공기 청정기나 정수기 등의 살균에 사용될 수도 있다.
또한, 반도체 소자는 조명 시스템의 광원으로 사용되거나, 영상표시장치의 광원이나 조명장치의 광원으로 사용될 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다. 예시적으로, 반도체 소자와 RGB 형광체를 혼합하여 사용하는 경우 연색성(CRI)이 우수한 백색광을 구현할 수 있다.
상술한 반도체 소자는 발광소자 패키지로 구성되어, 조명 시스템의 광원으로 사용될 수 있는데, 예를 들어 영상표시장치의 광원이나 조명 장치 등의 광원으로 사용될 수 있다.
영상표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있고, 조명 장치의 광원으로 사용될 때 등기구나 벌브 타입으로 사용될 수도 있으며, 또한 이동 단말기의 광원으로 사용될 수도 있다.
발광 소자는 상술한 발광 다이오드 외에 레이저 다이오드가 있다.
레이저 다이오드는, 발광소자와 동일하게, 상술한 구조의 제1도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다. 그리고, p-형의 제1 도전형 반도체와 n-형의 제2 도전형 반도체를 접합시킨 뒤 전류를 흘러주었을 때 빛이 방출되는 electro-luminescence(전계발광) 현상을 이용하나, 방출되는 광의 방향성과 위상에서 차이점이 있다. 즉, 레이저 다이오드는 여기 방출(stimulated emission)이라는 현상과 보강간섭 현상 등을 이용하여 하나의 특정한 파장(단색광, monochromatic beam)을 가지는 빛이 동일한 위상을 가지고 동일한 방향으로 방출될 수 있으며, 이러한 특성으로 인하여 광통신이나 의료용 장비 및 반도체 공정 장비 등에 사용될 수 있다.
수광 소자로는 빛을 검출하여 그 강도를 전기 신호로 변환하는 일종의 트랜스듀서인 광 검출기(photodetector)를 예로 들 수 있다. 이러한 광 검출기로서, 광전지(실리콘, 셀렌), 광도전 소자(황화 카드뮴, 셀렌화 카드뮴), 포토 다이오드(예를 들어, visible blind spectral region이나 true blind spectral region에서 피크 파장을 갖는 PD), 포토 트랜지스터, 광전자 증배관, 광전관(진공, 가스 봉입), IR(Infra-Red) 검출기 등이 있으나, 실시 예는 이에 국한되지 않는다.
또한, 광검출기와 같은 반도체 소자는 일반적으로 광변환 효율이 우수한 직접 천이 반도체(direct bandgap semiconductor)를 이용하여 제작될 수 있다. 또는, 광검출기는 구조가 다양하여 가장 일반적인 구조로는 p-n 접합을 이용하는 pin형 광검출기와, 쇼트키접합(Schottky junction)을 이용하는 쇼트키형 광검출기와, MSM(Metal Semiconductor Metal)형 광검출기 등이 있다.
포토 다이오드(Photodiode)는 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있고, pn접합 또는 pin 구조로 이루어진다. 포토 다이오드는 역바이어스 혹은 제로바이어스를 가하여 동작하게 되며, 광이 포토 다이오드에 입사되면 전자와 정공이 생성되어 전류가 흐른다. 이때 전류의 크기는 포토 다이오드에 입사되는 광의 강도에 거의 비례할 수 있다.
광전지 또는 태양 전지(solar cell)는 포토 다이오드의 일종으로, 광을 전류로 변환할 수 있다. 태양 전지는, 발광소자와 동일하게, 상술한 구조의 제1 도전형 반도체층과 활성층 및 제2도전형 반도체층을 포함할 수 있다.
또한, p-n 접합을 이용한 일반적인 다이오드의 정류 특성을 통하여 전자 회로의 정류기로 이용될 수도 있으며, 초고주파 회로에 적용되어 발진 회로 등에 적용될 수 있다.
또한, 상술한 반도체 소자는 반드시 반도체로만 구현되지 않으며 경우에 따라 금속 물질을 더 포함할 수도 있다. 예를 들어, 수광 소자와 같은 반도체 소자는 Ag, Al, Au, In, Ga, N, Zn, Se, P, 또는 As 중 적어도 하나를 이용하여 구현될 수 있으며, p형이나 n형 도펀트에 의해 도핑된 반도체 물질이나 진성 반도체 물질을 이용하여 구현될 수도 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100: 반도체 소자
120: 발광구조물
122: 제1도전형 반도체층
124: 활성층
126: 제2도전형 반도체층
127: 제2리세스
128: 제1리세스
135: 반사층
142: 제1전극
146: 제2전극

Claims (23)

  1. 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 발광구조물;
    상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극;
    상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및
    상기 제2리세스의 내부에 배치되는 반사층을 포함하고,
    상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적의 합은 상기 발광구조물의 제1방향 최대면적의 60% 이하이고,
    상기 복수 개의 제1리세스의 면적과 상기 제2리세스의 면적은 상기 발광 구조물의 하부면에 형성된 면적이고,
    상기 제1방향은 상기 발광구조물의 두께 방향과 수직한 방향인 반도체 소자.
  2. 제1항에 있어서,
    상기 복수 개의 제2전극 사이의 거리는 3㎛이상 60㎛이하인 반도체 소자.
  3. 제1항에 있어서,
    상기 반사층의 폭은 3㎛이상 30㎛이하인 반도체 소자.
  4. 제1항에 있어서,
    상기 복수 개의 제2전극 사이의 거리와 상기 반사층의 폭은 동일한 반도체 소자.
  5. 제1항에 있어서,
    상기 복수 개의 제1전극이 상기 제1도전형 반도체층과 전기적으로 연결되는 면적은 상기 발광 구조물의 제1방향 최대 면적의 6.0% 내지 11.0%인 반도체 소자.
  6. 제1항에 있어서,
    상기 복수 개의 제2전극이 상기 제2도전형 반도체층과 전기적으로 연결되는 면적은 상기 발광구조물의 제1방향 최대 면적의 40% 내지 60%인 반도체 소자.
  7. 제1항에 있어서,
    상기 복수 개의 제1전극이 상기 제1도전형 반도체층과 전기적으로 연결되는 면적과 상기 복수 개의 제2전극이 상기 제2도전형 반도체층과 전기적으로 연결되는 면적의 비는 1:4 이상 1:10 이하인 반도체 소자.
  8. 제1항에 있어서,
    상기 발광구조물은 상기 제2리세스에 의해 구획되는 복수 개의 제1영역을 포함하고,
    상기 복수 개의 제1전극은 상기 제1영역에 각각 배치되는 반도체 소자.
  9. 제8항에 있어서,
    상기 제1영역의 면적은 상기 제1전극의 2.0배 내지 5.0배인 반도체 소자.
  10. 제8항에 있어서,
    상기 복수 개의 제1영역의 면적은 상기 제1리세스의 2.0배 내지 5.0배인 반도체 소자.
  11. 제1항에 있어서,
    상기 반사층은 상기 제2리세스에서 연장되어 상기 제2전극과 접촉하는 연장부를 포함하는 반도체 소자.
  12. 제11항에 있어서,
    상기 반사층과 제2전극을 덮는 캡핑층을 포함하는 반도체 소자.
  13. 제12항에 있어서,
    상기 캡핑층과 전기적으로 연결되는 제2전극패드를 포함하는 반도체 소자.
  14. 제1항에 있어서,
    상기 복수 개의 제1전극과 전기적으로 연결되는 하부 반사층을 포함하는 반도체 소자.
  15. 제14항에 있어서,
    상기 하부 반사층과 전기적으로 연결되는 기판을 포함하는 반도체 소자.
  16. 제1항에 있어서,
    상기 발광구조물은 자외선 파장대의 광을 생성하는 반도체 소자.
  17. 제1항에 있어서,
    상기 제1도전형 반도체층은 상기 활성층과 인접 배치된 저농도층과 상기 저농도층 상에 배치되는 고농도층을 포함하고,
    상기 고농도층은 상기 저농도층보다 Al 함량이 높고,
    상기 제1전극은 상기 저농도층에 배치되는 반도체 소자.
  18. 제1도전형 반도체층, 제2도전형 반도체층, 상기 제1도전형 반도체층과 상기 제2도전형 반도체층 사이에 배치되는 활성층을 포함하고,
    상기 제2도전형 반도체층 및 상기 활성층을 관통하여 상기 제1도전형 반도체층의 일부 영역까지 배치되는 복수 개의 제1리세스 및 상기 복수 개의 제1리세스 사이에 배치되는 제2리세스를 포함하는 발광구조물;
    상기 복수 개의 제1리세스 내부에 배치되고, 상기 제1도전형 반도체층과 전기적으로 연결되는 복수 개의 제1전극;
    상기 제2도전형 반도체층에 전기적으로 연결되는 복수 개의 제2전극; 및
    상기 제2리세스의 내부에 배치되는 반사층을 포함하고,
    상기 발광구조물은 상기 제2리세스에 의해 구획되는 복수 개의 제1영역을 포함하고,
    상기 제1리세스의 면적과 상기 제1영역의 면적의 비는 1:4 내지 1:8이고,
    상기 제1리세스의 면적은 상기 발광구조물의 하부면에 형성된 면적인 반도체 소자.
  19. 제18항에 있어서,
    상기 복수 개의 제2전극은 상기 제1영역 내에 배치되는 복수 개의 서브전극을 포함하는 반도체 소자.
  20. 제19항에 있어서,
    상기 발광구조물은 측면과 상기 제2리세스 사이에 배치되는 제2영역을 포함하는 반도체 소자.
  21. 제20항에 있어서,
    상기 제2리세스와 상기 발광구조물의 측면의 이격 거리는 1.0㎛ 내지 10㎛인 반도체 소자.
  22. 제20항에 있어서,
    상기 복수 개의 제2전극은 상기 제2영역에 배치되는 테두리 전극을 포함하는 반도체 소자.
  23. 제1항 내지 제22항 중 어느 한 항에 따른 반도체 소자; 및
    상기 반도체 소자를 수용하는 케이스를 포함하는 전자 디바이스.
KR1020160092306A 2016-07-20 2016-07-20 반도체 소자 KR102568298B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160092306A KR102568298B1 (ko) 2016-07-20 2016-07-20 반도체 소자
US16/319,051 US11183614B2 (en) 2016-07-20 2017-07-20 Semiconductor device
EP17831367.2A EP3490012B1 (en) 2016-07-20 2017-07-20 Semiconductor device
CN202210586457.XA CN114864781A (zh) 2016-07-20 2017-07-20 半导体器件
JP2019502713A JP7051131B2 (ja) 2016-07-20 2017-07-20 半導体素子
PCT/KR2017/007830 WO2018016894A1 (ko) 2016-07-20 2017-07-20 반도체 소자
CN201780044849.0A CN109564956B (zh) 2016-07-20 2017-07-20 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160092306A KR102568298B1 (ko) 2016-07-20 2016-07-20 반도체 소자

Publications (2)

Publication Number Publication Date
KR20180010117A true KR20180010117A (ko) 2018-01-30
KR102568298B1 KR102568298B1 (ko) 2023-08-18

Family

ID=61070761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160092306A KR102568298B1 (ko) 2016-07-20 2016-07-20 반도체 소자

Country Status (1)

Country Link
KR (1) KR102568298B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194646A1 (ko) * 2018-04-05 2019-10-10 엘지이노텍 주식회사 반도체 소자
WO2020009504A1 (ko) * 2018-07-04 2020-01-09 엘지이노텍 주식회사 반도체 소자 및 이의 제조 방법
KR20200004645A (ko) * 2018-07-04 2020-01-14 엘지이노텍 주식회사 반도체 소자 및 제조 방법
KR20200018949A (ko) * 2018-08-13 2020-02-21 엘지이노텍 주식회사 반도체 소자
KR20200052656A (ko) * 2018-11-07 2020-05-15 엘지이노텍 주식회사 발광 소자

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120006409A (ko) * 2010-07-12 2012-01-18 엘지이노텍 주식회사 발광 소자
JP2012195321A (ja) * 2011-03-14 2012-10-11 Toshiba Corp 半導体発光素子
KR20150017543A (ko) * 2013-08-07 2015-02-17 엘지이노텍 주식회사 자외선 발광 소자
KR20150142740A (ko) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 발광소자 및 조명시스템
US20160064617A1 (en) * 2014-08-27 2016-03-03 Formosa Epitaxy Incorporation Light emitting diode structure
JP2016066691A (ja) * 2014-09-24 2016-04-28 日亜化学工業株式会社 半導体発光素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120006409A (ko) * 2010-07-12 2012-01-18 엘지이노텍 주식회사 발광 소자
JP2012195321A (ja) * 2011-03-14 2012-10-11 Toshiba Corp 半導体発光素子
KR20150017543A (ko) * 2013-08-07 2015-02-17 엘지이노텍 주식회사 자외선 발광 소자
KR20150142740A (ko) * 2014-06-11 2015-12-23 엘지이노텍 주식회사 발광소자 및 조명시스템
US20160064617A1 (en) * 2014-08-27 2016-03-03 Formosa Epitaxy Incorporation Light emitting diode structure
JP2016066691A (ja) * 2014-09-24 2016-04-28 日亜化学工業株式会社 半導体発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194646A1 (ko) * 2018-04-05 2019-10-10 엘지이노텍 주식회사 반도체 소자
US11527677B2 (en) 2018-04-05 2022-12-13 Suzhou Lekin Semiconductor Co., Ltd. Semiconductor device
WO2020009504A1 (ko) * 2018-07-04 2020-01-09 엘지이노텍 주식회사 반도체 소자 및 이의 제조 방법
KR20200004645A (ko) * 2018-07-04 2020-01-14 엘지이노텍 주식회사 반도체 소자 및 제조 방법
KR20200018949A (ko) * 2018-08-13 2020-02-21 엘지이노텍 주식회사 반도체 소자
KR20200052656A (ko) * 2018-11-07 2020-05-15 엘지이노텍 주식회사 발광 소자

Also Published As

Publication number Publication date
KR102568298B1 (ko) 2023-08-18

Similar Documents

Publication Publication Date Title
US10734552B2 (en) Semiconductor device having a light emitting structure
KR102554702B1 (ko) 발광소자 및 이를 포함하는 발광소자 패키지
CN109997234B (zh) 半导体元件和包括该半导体元件的半导体元件封装
KR102568298B1 (ko) 반도체 소자
JP7118447B2 (ja) 半導体素子
KR102564198B1 (ko) 반도체 소자
US20210305458A1 (en) Semiconductor device
KR102656815B1 (ko) 반도체 소자
US10971651B2 (en) Semiconductor device and semiconductor device package including same
KR102410809B1 (ko) 반도체 소자
US11527677B2 (en) Semiconductor device
KR20180028338A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
EP3490012B1 (en) Semiconductor device
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102551894B1 (ko) 반도체 소자
KR102521625B1 (ko) 반도체 소자
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180051928A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20180126834A (ko) 반도체 소자
KR20180087682A (ko) 반도체 소자
KR20200004645A (ko) 반도체 소자 및 제조 방법
KR20190000034A (ko) 반도체 소자
KR20180128230A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 제조방법
KR20180024998A (ko) 반도체 소자, 반도체 소자 패키지, 및 반도체 소자 제조방법
KR20180045749A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant