KR20200109979A - 반도체 소자 - Google Patents

반도체 소자 Download PDF

Info

Publication number
KR20200109979A
KR20200109979A KR1020190029894A KR20190029894A KR20200109979A KR 20200109979 A KR20200109979 A KR 20200109979A KR 1020190029894 A KR1020190029894 A KR 1020190029894A KR 20190029894 A KR20190029894 A KR 20190029894A KR 20200109979 A KR20200109979 A KR 20200109979A
Authority
KR
South Korea
Prior art keywords
layer
emitting structure
light emitting
semiconductor device
protrusion
Prior art date
Application number
KR1020190029894A
Other languages
English (en)
Inventor
김민성
김환교
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020190029894A priority Critical patent/KR20200109979A/ko
Publication of KR20200109979A publication Critical patent/KR20200109979A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시예는, 도전성 기판; 상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층;을 포함하는 발광 구조물; 및 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 돌출부를 포함하는 절연층;을 포함하고, 상기 돌출부는, 내부에 관통홀을 갖는 적어도 하나 이상의 제1 돌출부; 및 상기 적어도 하나 이상의 제1 돌출부를 둘러싸며 상기 발광 구조물의 외측면을 따라 연장되는 제2 돌출부;를 포함하고, 상기 활성층은 상기 제2 돌출부에 의해 활성 영역, 및 활성 영역을 둘러싸는 비활성 영역으로 분리되고, 상기 발광 구조물은 최외측부와 저면 사이에 위치한 단차부를 포함하는 반도체 소자를 개시한다.

Description

반도체 소자{SEMICONDUCTOR DEVICE}
실시예는 반도체 소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해, 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 박리와 습기에 산화되어 광 출력이 저하되는 문제가 존재한다.
실시예는 박리와 습기에 강한 반도체 소자를 제공할 수 있다.
또한, 신뢰성 저하에 따른 박리 문제가 개선된 반도체 소자를 제공할 수 있다.
또한, 광 출력이 우수한 반도체 소자를 제공할 수 있다.
실시예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 반도체 소자는 도전성 기판; 상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층;을 포함하는 발광 구조물; 및 상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 돌출부를 포함하는 절연층;을 포함하고, 상기 돌출부는, 내부에 관통홀을 갖는 적어도 하나 이상의 제1 돌출부; 및 상기 적어도 하나 이상의 제1 돌출부를 둘러싸며 상기 발광 구조물의 외측면을 따라 연장되는 제2 돌출부;를 포함하고, 상기 활성층은 상기 제2 돌출부에 의해 활성 영역, 및 활성 영역을 둘러싸는 비활성 영역으로 분리되고, 상기 발광 구조물은 최외측부와 저면 사이에 위치한 단차부를 포함한다.
상기 저면과 상기 최외측부 사이의 길이가 상기 저면과 제2 돌출부의 상면 사이의 길이와 상이할 수 있다.
상기 저면과 상기 최외측부 사이의 길이가 상기 저면과 제2 돌출부의 상면 사이의 길이보다 클 수 있다.
상기 단차부는 상기 제2 돌출부를 둘러쌀 수 있다.
상기 저면과 상기 최외측부 사이의 길이는 상기 저면과 상기 제2 돌출부의 상면 사이의 길이와 동일할 수 있다.
상기 도전성 기판 상에 상기 발광 구조물과 이격 배치되는 전극패드를 더 포함할 수 있다.
상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 도전층; 및 상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 도전층;을 더 포함하고, 상기 제1 도전층은 상기 제1 돌출부의 관통홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되고, 상기 제2 도전층은 상기 제2 돌출부 및 상기 단차부와 수직 방향으로 중첩될 수 있다.
상기 반도체 구조물의 상면과 상기 최외측부 사이의 길이는 상기 저면과 제2 돌출부의 상면 사이의 길이 이상일 수 있다.
실시예에 따르면, 반도체 소자의 발광 영역을 외부의 수분이나 기타 오염 물질로부터 차단함에 따라 신뢰성이 개선된 반도체 소자를 제작할 수 있다.
또한, 발광 구조물이 박리되는 문제를 개선할 수 있다.
또한, 반도체 소자의 광 출력을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 단면도이고,
도 2는 도 1에서 A부분의 확대도이고,
도 3은 도 1에서 B부분의 확대도이고,
도 4는 본 발명의 제1 실시예에 따른 반도체 소자의 평면도이고,
도 5는 도 4엣 AA'로 절단된 부분의 단면도이고,
도 6은 도 5에서 C부분의 확대도이고,
도 7은 본 발명의 제2 실시예에 따른 반도체 소자의 단면도이고,
도 8은 도 7에서 D부분의 확대도이고,
도 9는 본 발명의 제3 실시예에 따른 반도체 소자의 단면도이고,
도 10은 도 9에서 E부분의 확대도이고,
도 11은 본 발명의 제4 실시예에 따른 반도체 소자의 평면도이고,
도 12은 본 발명의 제4 실시예에 따른 반도체 소자의 단면도이고,
도 13a 내지 도 13h는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면이고,
도 14는 본 발명의 실시예에 따른 반도체 소자 패키지의 개념도이고,
도 15은 본 발명의 실시예에 따른 반도체 소자 패키지의 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시예에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
본 발명의 실시예에 따른 발광 구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광 구조물의 Al의 조성비에 의해 결정될 수 있다. 또한, 발광 구조물은 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 근자외선, 원자외선, 또는 심자외선일 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 420nm 범위에서 메인 피크를 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 메인 피크를 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 메인 피크를 가질 수 있다. 발광 구조물은 100nm 내지 420nm의 파장에서 최대 피크 파장을 갖는 자외선 광을 생성할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 반도체 소자의 단면도이고, 도 2는 도 1에서 A부분의 확대도이고, 도 3은 도 1에서 B부분의 확대도이다.
도 1 내지 도 3을 참조하면, 제1 실시예에 따른 반도체 소자(10)는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다.
먼저, 발광 구조물(120)에 대해 설명하면, 제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1 도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, InGaN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1 도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1 도펀트가 n형 도펀트인 경우, 제1 도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다.
활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 제1 도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 재결합되는 층일 수 있다.
활성층(126)은 전자와 정공이 재결합함에 따라, 전자가 낮은 에너지 준위로 천이하며, 활성층(126)이 포함하는 후술될 우물층의 밴드갭 에너지에 대응하는 파장을 가지는 빛을 생성할 수 있다. 상기 반도체 소자가 방출하는 광의 파장 중 상대적으로 가장 큰 세기를 갖는 광의 파장은 자외선일 수 있고, 상기 자외선은 상술한 근자외선, 원자외선, 심자외선일 수 있다.
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(126)의 구조는 이에 한정하지 않는다.
제2 도전형 반도체층(127)은 활성층(126) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(127)은 Inx5Aly2Ga1 -x5- y2N (0≤x5≤1, 0≤y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlGaN, AlInN, AlGaAs, GaP, GaAs, GaAsP, AlGaInP 중 선택된 물질로 형성될 수 있다. 제2 도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2 도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다.
활성층(126)과 제2 도전형 반도체층(127) 사이에는 전자 차단층(미도시됨)이 배치될 수 있다. 전자 차단층(미도시됨)은 제1 도전형 반도체층(124)에서 활성층(126)으로 공급되는 전자(electron)가 활성층(126)에서 재결합하여 발광하지 않고, 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다. 전자 차단층(미도시됨)의 에너지 밴드갭은 활성층(126) 및/또는 제2 도전형 반도체층(127)의 에너지 밴드갭보다 클 수 있다.
제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 모두 알루미늄(Al)을 포함할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)의 조성은 모두 AlGaN일 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 반도체층의 조성은 출력 파장에 따라 적절히 조절될 수 있다.
또한, 발광 구조물(120)은 제2 도전형 반도체층(127) 및 활성층(126)을 관통하고 제1 도전형 반도체층(124)의 일부 영역까지 배치되는 제1 리세스(128) 및 제2 리세스(129)를 포함할 수 있다.
복수 개의 제1 리세스(128)는 제2 리세스(129)의 내측에 배치될 수 있다. 제1 리세스(128)는 내부에 제1 전극(142)이 배치되어 제1 도전형 반도체층(124)에 전류를 주입하는 통로 역할을 수행할 수 있다.
제2 리세스(129)는 발광 구조물(120)의 측면을 따라 연속적으로 연장될 수 있다. 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 연장되어 폐루프를 이루는 단일의 리세스일 수 있으나 반드시 이에 한정되는 것은 아니고 복수 개의 리세스로 분할되어 배치될 수도 있다.
이러한 제2 리세스(129)에 의하여, 활성층(126)은 제2 리세스(129)의 외측에 배치되는 비활성 영역(OA1) 및 제2 리세스(129)의 내측에 배치되는 활성 영역(IA1)으로 분리될 수 있다.
활성 영역(IA1)은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)을 통해 전자와 정공이 주입되어 자외선 파장대에서 최대 강도를 갖는 광을 생성할 수 있다.
비활성 영역(OA1)은 전자와 정공 결합이 일어나지 않는 영역일 수 있다. 비활성 영역(OA1)은 활성 영역(IA1) 또는 외부에서 조사되는 빛을 흡수하여 여기된 전자가 재결합을 통해 발광할 수 있다. 다만, 비활성 영역(OA1)의 발광 강도는 활성영역의 발광강도에 비해 매우 약할 수 있다. 또는, 비활성 영역(OA1)은 전혀 발광하지 않을 수도 있다. 따라서, 비활성 영역(OA1)의 발광 강도는 활성 영역(IA1)의 발광 강도보다 낮을 수 있다.
제2 리세스(129)의 내측에서 배치되는 활성 영역(IA1)의 면적은 제2 리세스(129)의 외측에 배치되는 비활성 영역(OA1)의 면적보다 넓을 수 있다.
발광 구조물(120)의 최대 면적과 제2 리세스(129)의 최대 면적의 비는 1:0.01 내지 1:0.03일 수 있다. 발광 구조물(120)의 최대 면적과 제2 리세스(129) 최대 면적의 비가 1:0.01보다 작은 경우, 제2 리세스(129)의 면적이 작아져 오염 물질로부터 활성층(126)의 산화를 방지하기 어려울 수 있다. 또한, 발광 구조물(120)의 최대 면적과 제2 리세스(129) 최대 면적의 비가 1:0.03보다 큰 경우, 발광 면적이 작아져 광 효율이 저하될 수 있다.
발광 구조물(120)의 측면, 상면을 감싸는 패시베이션층(180)은 반도체 소자의 동작에 의한 발열, 외부의 고온, 고습, 및 발광 구조물(120)과의 열팽창 계수 차이 등에 의해 발광 구조물(120)과 박리가 발생할 수 있다. 또는 패시베이션층(180)에 크랙 등이 발생할 수 있다.
패시베이션층(180)에 박리, 크랙 등이 발생할 경우, 외부에서 발광 구조물(120)로 침투하는 외부의 수분이나 오염 물질 등에 의해 발광 구조물(120)이 산화될 수 있다.
자외선 발광소자의 경우 활성층(126)의 Al 조성이 상대적으로 높으므로 산화에 더욱 취약할 수 있다. 따라서, 발광 구조물(120)의 측벽이 크랙 등에 의해 노출된 경우 활성층(126)은 급격히 산화되어 광 출력이 저하될 수 있다.
실시예에 따르면 제2 리세스(129)는 비활성 영역(OA1)과 활성 영역(IA1) 사이에 배치되어 배리어(barrier) 역할을 수행할 수 있다. 또한, 제2 리세스(129)에 의해 비활성 영역(OA1)과 활성 영역(IA1) 사이의 이격 거리가 증가할 수 있다. 따라서, 활성층(126)의 비활성 영역(OA1)이 산화되더라도 활성층(126)의 활성 영역(IA1)은 제2 리세스(129)에 의해 산화가 방지될 수 있다.
또한, 제1 실시예에 따른 반도체 소자(10A)는 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)을 더 포함할 수 있다.
제1 절연층(131)은 발광 구조물(120)의 하부에 배치되어, 제1 전극(142)을 활성층(126) 및 제2 도전형 반도체층(127)과 전기적으로 절연시킬 수 있다.
제1 절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1 절연층(131)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1 절연층(131)은 다양한 반사 구조를 포함할 수 있다.
제1 절연층(131)의 두께(T1)는 제1 리세스(128)의 높이(h1) 및 제2 리세스(129)의 높이(h2)와 대응될 수 있다. 즉, 제1 절연층(131)의 두께(T1)는 제1 리세스(128) 및 제2 리세스(129)의 깊이와 동일하거나 더 클 수 있다. 따라서, 제1 절연층(131)은 제1 리세스(128) 및 제2 리세스(129)의 내부를 채울 수 있다.
제1 절연층(131)은 제1 리세스(128)의 내부에 배치되는 제1 돌출부(131a) 및 제2 리세스(129)의 내부에 배치되는 제2 돌출부(131b)를 포함할 수 있다. 제2 돌출부(131b)와 제1 돌출부(131a)는 발광 구조물(120)의 저면(BS)으로 연장되어 서로 연결될 수 있다.
제1 돌출부(131a)는 제1 리세스(128)의 내부에 배치될 수 있다. 따라서, 제1 돌출부(131a)는 제2 도전형 반도체층(127), 활성층(126) 및 제1 도전형 반도체층(124)의 일부 영역까지 관통할 수 있다.
제1 돌출부(131a)는 내부에 배치된 관통홀(TH1)을 포함할 수 있다. 그리고 제1 전극(142)은 제1 돌출부(131a)의 관통홀(TH1) 내에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다.
제2 돌출부(131b)는 제2 리세스(129)의 내부에 배치될 수 있다. 따라서, 제2 돌출부(131b)는 제2 도전형 반도체층(127), 활성층(126) 및 제1 도전형 반도체층(124)의 일부 영역까지 관통할 수 있다.
제2 돌출부(131b)는 활성층(126)을 비활성 영역(OA1) 및 활성 영역(IA1)으로 분리할 수 있다. 따라서 제2 돌출부(131b)의 외측에 배치되는 활성층(126)에는 전류가 거의 분산되지 않을 수 있다. 또한, 제2 돌출부(131b)는 활성 영역(IA1)의 활성층(126)이 산화되는 것을 효과적으로 방지할 수 있다.
제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)와 동일할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)와 상이할 수도 있다. 예시적으로, 제1 리세스(128)의 높이(h1)는 제2 리세스(129)의 높이(h1)보다 높을 수 있다. 또한, 제1 리세스(128)는 제1 도전형 반도체층(124) 중에서 제1 전극(142)과 접촉 저항이 낮은 영역까지 형성되어야 하는 반면, 제2 리세스(129)는 활성층(126)을 분리시킬 수 있는 높이이면 충분할 수도 있다. 이와 반대로, 제2 리세스(129)의 높이(h1)는 제1 리세스(128)의 높이(h1) 보다 높을 수도 있다. 이 경우 발광 구조물(120)의 측면에서 수분 침투 경로가 길어져 신뢰성이 개선될 수도 있다.
제1 리세스(128)의 제1 경사각도(θ1)는 제2 리세스(129)의 제2 경사각도(θ2)와 동일할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2 리세스(129)와 제1 리세스(128)의 경사 각도는 상이할 수도 있다. 예시적으로 제2 리세스(129)의 경사 각도는 제1 리세스(128)의 경사 각도보다 클 수 있다. 이 경우 제2 리세스(129)의 폭을 줄여 활성 영역(IA1)의 면적을 증가시킬 수 있다. 또는 제2 리세스(129)의 경사 각도는 제1 리세스(128)의 경사 각도보다 작을 수 있다. 이 경우 활성층(126)의 활성 영역(IA1)과 비활성 영역(OA1)의 이격 거리를 증가시켜 신뢰성을 개선할 수 있다.
그리고 제1 실시예에 따른 반도체 소자(10A)에서 발광 구조물(120)은 저면(BS)과 최외측부(SE)를 가질 수 있다. 먼저, 발광 구조물(120)의 저면(BS)은 제2 도전형 반도체층(127)의 하면이고, 최외측부(SE)는 제1 도전형 반도체층(124)과 제1 절연층(131)이 접하는 경계면에서 가장 높이 배치되는 부분일 수 있다. 이러한 최외측부(SE)는 발광 구조물(120)의 형상에 따라 다양할 수 있으나, 상술한 제1 돌출부(131a) 및 제2 돌출부(131b)의 외측에 배치되고, 제1 돌출부(131a)와 제2 돌출부(131b)를 둘러싸도록 위치할 수 있다.
구체적으로, 발광 구조물(120)은 하부에 배치되는 제1 절연층(131)과 접하는 경계면을 가질 수 있다. 예컨대, 발광 구조물(120)의 저면(BS)은 상술한 경계면의 일부일 수 있다. 또한, 경계면은 저면(BS), 제1 돌출부(131a)의 상면, 제2 돌출부(131b)의 상면, 저면(BS)에서 발광 구조물(120) 외측으로 경사진 단차부(IS)을 포함할 수 있다. 이 때, 최외측부(SE)는 단차부(IS)의 최상부에 위치할 수 있다.
그리고 제1 리세스(129)의 높이(h1)는 발광 구조물(120)의 저면(BS)과 제2 돌출부(131b)의 상면 사이의 길이와 동일할 수 있다. 또한, 제2 리세스(129)의 높이(h2)는 발광 구조물(120)의 저면(BS)과 제1 돌출부(131a) 상면 사이의 길이와 동일할 수 있다.
본 실시예에서, 최외측부(SE)는 저면(BS)보다 상부에 위치할 수 있다. 또한, 최외측부(SE)와 저면(BS) 사이의 길이(h3)는 저면(BS)과 제2 돌출부(131b)의 상면(제2 리세스(129)의 높이와 동일, h2)와 상이할 수 있다. 실시예로, 최외측부(SE)와 저면(BS) 사이의 길이(h3)는 저면(BS)과 제2 돌출부(131b)의 상면(h2)보다 크거나 같을 수 있다.
이러한 구성에 의하여, 제1 절연층(131)과 발광 구조물(120) 간의 접촉면이 증가할 수 있다. 이로써, 발광 구조물(120)의 진성(intrinsic) 스트레스 및 절연층(131)과 도전층 간의 스트레스로 인해 발광 구조물(120)의 외측에서 발생하는 박리 현상이 용이하게 방지될 수 있다. 또한, 발광 구조물(120)은 상술한 제1 절연층(131)과의 접촉면이 증가하여 산화가 비활성 영역(OA1)을 지나 활성 영역(IA1)으로 침투하는 경로가 증가할 수 있다. 이로써, 내습 특성이 향상되어 반도체 소자의 신뢰성이 개선될 수 있다.
또한, 최외측부(SE)가 저면(BS)보다 상부에 배치됨으로써, 활성 영역(IA1)에서 발생한 광이 제2 리세스(129) 내의 제2 돌출부(131b)를 투과하여 발광 구조물(120) 측면으로 출력되더라도, 제1 절연층(131) 하부에 배치되는 제1 도전층(165) 또는 제2 도전층(150)에 의해 상부로 광을 반사하여(광 출력을 증가할 수 있다. 또한, 상술한 바와 같이, 비활성 영역(OA1)에서 광이 발생하더라도 제1 도전층(165) 또는 제2 도전층(150)이 상부로 광을 반사하여 광 출력을 증가할 수 있다. 이는 제1 절연층(131)이 제2 리세스(129) 내부를 전체적으로 채우기 때문에 활성 영역(IA1)에서 발생한 광이 제2 리세스(129) 내의 제1 절연층(131)을 투과하여 발광 구조물(120)의 측면으로 다수 출력되기 때문이다.
뿐만 아니라, 저면(BS)과 최외측부(SE)사이의 길이(h3)가 저면(BS)과 제2 돌출부(131b) 상면 사이의 길이(h2)와 같은 경우 식각 등에 의하여 제2 리세스(129)와 단차부(IS)가 용이하게 이루어질 수 있다.
그리고 최외측부(SE)와 저면(BS) 사이의 길이(h3)는 발광 구조물(120)의 최대 길이보다 작을 수 있다. 여기서, 발광 구조물(120)의 최대 길이(h4)는 저면(BS)에서 제1 도전형 반도체층(124)의 최상면(발광 구조물의 최상면에 대응) 사이의 길이와 동일할 수 있다.
구체적으로, 발광 구조물(120)의 최대 길이(h4)는 발광 구조물(120)의 상면(TS)에 러프니스가 존재하는 경우에 발광 구조물(120)의 상면(TS)은 반복하여 교대로 배치되는 고점(HP)과 저점(LP)을 포함할 수 있다.
이 때, 발광 구조물(120)의 최대 길이(h4)는 발광 구조물(120)의 저면(BS)에서 발광 구조물(120)의 상면(TS)의 최저점 사이의 길이일 수 있다. 최저점은 발광 구조물(120)의 상면(TS)의 저점(LP) 중 최하부에 위치할 수 있다.
또한, 발광 구조물(120)의 상면(TS)에서 러프니스의 높이는 rms(root mean square)로 표시될 수 있다. 이 때, 일반적으로 러프니스에 대한 측정은 원자간력 현미경(Atomic Force Microscope, AFM)을 사용하여 이루어질 수 있다. 구체적으로, AFM은 표면을 따라 원자 사이즈의 프로브(probe)를 이동시키면서 원자와 프로브 사이에서 반데르발스 힘(Van der Waals forces)으로 대표되는 미세한 힘(microscopic forces)을 검출하고, 상기 힘이 원자간의 거리의 근소한 차이에 의해 변화되는 것을 검출하여 러프니스를 측정할 수 있다. 또한, AFM을 이용하여 얻어진 러프니스는 통상적으로 검출된 포인트들의 RMS(Root Mean Square)로 표시될 수 있다.
실시예에서 예컨대 발광 구조물(120)의 상면은 0.5㎛ 내지 1㎛ rms의 거칠기를 가질 수 있다. 이 때, 러프니스의 높이는 발광 구조물(120)의 상면(TS)의 최저점을 기준으로 측정될 수 있다.그리고 실시예에서 반도체 구조물(120)의 상면(TS)의 최저점과 최외측부(SE) 사이의 길이(h5)는 저면(BS)과 제2 돌출부(131b)의 상면 사이의 길이(h2) 이상일 수 있다. 이러한 구성에 의하여, 반도체 구조물(120)의 상면(TS)의 고점(HP)과 최외측부(SE) 사이의 최소 간격(LG)이 증가할 수 있다. 이러한 구성에 의하여, 반도체 구조물(120)과 패시베이션층(180) 또는 제1 절연층(131) 간의 접합 면적이 증가할 수 있다. 다시 말해, 패시베이션층(180)과 반도체 구조물(120) 간의 결합력 및 반도체 구조물(120)의 저면(BS)과 제1 절연층(131) 간의 결합력이 증가하여, 반도체 소자의 신뢰성이 향상될 수 있다. 뿐만 아니라, 최외측부(SE)와 활성 영역(IA1) 간의 이격 거리가 증가하여 활성 영역(IA1)의 신뢰성도 크게 개선될 수 있다.
제1 전극(142)은 제1 리세스(128)의 내부에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 또한, 제2 전극(146)의 제2 도전형 반도체층(127)의 하부면에 배치되어 전기적으로 연결될 수 있다.
제1 전극(142)과 제2 전극(146)은 오믹전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있다.
제1 도전층(165)은 제1 리세스(128) 및 제2 절연층(132)을 관통하여 복수 개의 제1 전극(142)과 전기적으로 연결되는 복수 개의 돌출 전극(165-1)을 포함할 수 있다. 따라서, 제1 도전층(165)과 복수 개의 제1 전극(142)은 하나의 채널 전극을 이룰 수 있고 이러한 채널 전극은 제1 채널 전극으로 정의할 수 있다.
그리고 제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 Ti, Ni, Al 등의 금속을 포함할 수 있다. 예시적으로 제1 도전층(165)이 알루미늄을 포함하는 경우 활성층(126)에서 출사된 자외선 광을 상부로 반사시킬 수 있다.
그리고 제1 도전층(165)은 상술한 바와 같이 일부가 발광 구조물(120)의 외측에 배치될 수 있다. 다시 말해, 제1 도전층(165)은 발광 구조물(120)의 외측에 배치되는 최상면(165a)을 가질 수 있다. 그리고 제1 도전층(165)의 최상면(165a)은 활성 영역(IA1)에서 발생한 광이 제1 도전층(165)으로 출력되는 경우 상부로 반사할 수 있다. 또한, 상술한 바와 같이, 제1 도전층(165)은 비활성 영역(OA1)에서 발광 구조물(120)의 측면으로 출력되는 광에 대해서도 상부로 반사할 수 있다.
제2 도전층(150)은 제2 전극(146) 및 전극패드(166)와 전기적으로 연결될 수 있다. 따라서, 전극패드(166)와, 제2 도전층(150), 및 제2 전극(146)은 하나의 전기적 채널을 형성할 수 있다. 따라서, 제2 전극(146)과 제2 도전층(150)을 제2 채널 전극으로 정의할 수도 있다. 이때, 제2 전극(146)과 제2 도전층(150) 사이에는 커버층(143)이 배치될 수도 있다. 커버층(143)은 제2 도전층(150)이 제2 전극(146)에 의해 산화되는 것을 방지할 수 있다. 예시적으로 커버층(143)은 Ni, Au, Ti 등을 포함할 수 있으나 반드시 이에 한정하지 않는다.
제2 도전층(150)은 제2 전극(146)의 하부, 제1 절연층(131)의 하부, 제2 리세스(129)의 하부, 발광 구조물(120)의 하부, 및 전극패드(166)의 하부에 배치될 수 있다. 제2 도전층(150)은 활성 영역(IA1)과 전기적으로 연결되고, 활성 영역(IA1)에서 비활성 영역(OA1)을 거쳐 발광 구조물(120)의 외측으로 연장될 수 있다.
제2 도전층(150)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2 도전층(150)은 제1 절연층(131)과 제2 절연층(132) 사이에 배치될 수 있다. 이에 따라, 제2 도전층(150)은 외부 습기 또는 오염 물질의 침투로부터 제1 절연층(131) 및 제2 절연층(132)에 의해 보호될 수 있다. 또한, 제2 도전층(150)은 반도체 소자의 내부에 배치되며, 반도체 소자의 최외측에서 노출되지 않도록 끝단이 제1 절연층(131) 및 제2 절연층(132)에 의해 감싸질 수 있다.
제2 도전층(150)은 제1 도전영역(150a), 제2 도전영역(150b), 및 경사영역(150c)를 포함할 수 있다. 제1 도전영역(150a)은 제2 리세스(129)를 기준으로 내측에 배치되고, 제2 도전영역(150b)은 제2 리세스(129)를 기준으로 외측에 배치될 수 있다. 즉, 제1 도전영역(150a)은 활성 영역(IA1)에 배치될 수 있다. 그리고 제2 도전영역(150b)은 일부가 비활성 영역(OA1)에 배치될 수 있다.
경사영역(150c)는 제2 리세스(129)의 내부에 배치되어 발광 구조물(120)의 수직 방향으로 제2 리세스(129) 및 제2 돌출부(131b)와 중첩될 수 있다. 또한, 경사영역(150c)는 제2 돌출부(131b)의 외측에 배치되어 제2 돌출부(131b)를 둘러싸도록 배치될 수 있다. 이에 따라, 경사영역(150c)는 제2 돌출부(131b)로 외부 물질들이 제2 돌출부(131b)를 지나 활성 영역(IA1)으로 침투하는 것을 우선적으로 방지할 수 있다. 여기서, 발광 구조물(120)의 전체수직 방향은, 발광 구조물(120)에서 제1 도전형 반도체층(124), 활성층(126) 및 제2 도전형 반도체층(127)의 적층 방향일 수 있다. 그리고 내측은 상기 수직 방향에 대해 수직한 방향으로 반도체 구조물의 중심을 향한 방향이고, 외측은 내측의 반대를 의미한다. 그리고 반도체 구조물은 다양한 형상으로 이루어질 수 있으며, 중심은 반도체 구조물의 한 가운데일 수 있다. 예컨대, 반도체 구조물이 평면 상 원형인 경우 원의 중심에 반도체 구조물의 중심이 위치할 수 있다.
실시예에 따르면, 제1 절연층(131)이 제2 리세스(129)의 내부를 전체적으로 채우므로 경사영역(150c)는 상대적으로 낮아질 수 있다. 경우에 따라 경사영역(150c)는 제거될 수도 있다. 따라서, 경사영역(150c)의 상면(150c-1)은 활성층(126)의 하면보다 낮게 배치될 수 있다. 또한, 경사영역(150c)의 상면(150c-1)은 발광 구조물(120)의 저면(BS)보다 낮게 배치될 수 있다. 이러한 구성에 의하면 제2 도전층(150)의 평탄도가 개선되어 레이저 리프트 오프(Laser Lift Off, LLO)와 같은 공정시 발광 구조물(120)이 박리되는 문제를 개선할 수 있다.
또한, 제2 도전층(150)은 상기 경사영역(150c) 이외에도 복수 개의 단차를 가질 수 있다. 또한, 제2 도전층(150)은 발광 구조물(120)의 외측으로 연장될 수 있다. 즉, 제2 도전층(150)은 발광 구조물(120)의 비활성 영역(OA1)의 외측으로 연장될 수 있다. 이에 따라, 제2 도전층(150)은 발광 구조물(120)의 외측에서 전극패드(166)와 전기적으로 연결될 수 있다. 이때, 제2 도전층(150)은 전극패드(166)보다 외측으로 연장될 수도 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2 도전층(150)은 전극패드(166)와 대응하게 형성될 수도 있다.
또한, 실시예에서, 도전성 기판(170)을 기준으로 제2 도전층(150)은 발광 구조물(120) 내측에서 가장 높은 지점은 발광 구조물(120)의 저면(BS)보다 하부에 위치하나, 발광 구조물(120) 외측에서 가장 높은 지점은 발광 구조물(120)의 저면(BS)보다 상부에 배치될 수 있다. 따라서, 발광 구조물(120) 내측에서는 제2 도전층(150)의 평탄도가 개선되므로 광학적 및/또는 전기적 특성이 개선될 수 있고, 발광 구조물(120) 외측에서는 외측으로 방출되는 광을 상부로 반사하여 광 출력을 개선할 수 있다. 또한, 상술한 바와 같이, 발광 구조물(120)과 제1 절연층(131) 간의 접촉면이 증가하여 상호간의 접착력이 개선되어 신뢰성이 개선될 수 있다.
제2 절연층(132)은 제1 도전층(165)과 제2 도전층(150)을 전기적으로 절연시킬 수 있다. 제1 절연층(131)과 제2 절연층(132)은 서로 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수 있다.
제2 절연층(132)은 제1 리세스(128)의 내부로 연장될 수 있다. 그러나, 제2 리세스(129)는 제1 절연층(131)에 의해 커버되므로 제2 절연층(132)은 제2 리세스(129)의 내부에는 배치되지 않을 수 있다. 따라서, 제1 절연층(131)은 제1 리세스(128)와 제2 리세스(129)의 내부에는 모두 배치되는 반면, 제2 절연층(132)은 제1 리세스(128)의 내부에만 배치될 수 있다.
접합층(160)은 발광 구조물(120)의 하면(BS)의 형상을 따라 배치될 수 있다. 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
도전성 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 도전성 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 반도체 소자의 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 도전성 기판(170)을 통해 제1 전극(142)은 외부에서 전류를 공급받을 수 있다.
도전성 기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
발광 구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 200㎚ 이상 내지 500㎚ 이하일 수 있다. 200㎚이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500㎚ 이하일 경우 반도체 소자에 인가되는 스트레스를 줄일 수 있고, 상기 반도체 소자의 광학적, 전기적 신뢰성이 저하되거나 반도체 소자의 공정 시간이 길어짐에 따라 반도체 소자의 단가가 높아지는 문제점을 개선할 수 있다.
발광 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300㎚ 내지 800㎚ 정도의 높이를 갖고, 평균 500㎚ 내지 600㎚ 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 4는 본 발명의 제1 실시예에 따른 반도체 소자의 평면도이고, 도 5는 도 4엣 AA'로 절단된 부분의 단면도이고, 도 6은 도 5에서 C부분의 확대도이다.
도 4를 참조하면, 발광 구조물(120)의 최외측부(SE)는 서로 마주보는 제1 최외측부(S1)와 제3 최외측부(S3), 서로 마주보는 제2 최외측부(S2)와 제4 최외측부(S4), 및 전극패드와 마주보는 제5 최외측부(S5)를 포함하고, 제5 최외측부(S5)는 전극패드의 형상과 대응되는 곡률을 가질 수 있다.
제2 도전층(150)은 제1 최외측부(S1)의 외측으로 연장되는 제1 연장부(150a), 제2 최외측부(S2)의 외측으로 연장되는 제2 연장부(150b), 제3 최외측부(S3)의 외측으로 연장되는 제3 연장부(150c), 제4 최외측부(S4)의 외측으로 연장되는 제4 연장부(150d), 및 제5 최외측부(S5)의 외측으로 연장되는 제5 연장부(150e)를 포함할 수 있다. 즉, 제2 도전층(150)은 평면 상에서 발광 구조물(120)보다 면적이 넓게 형성될 수 있다. 이러한 구성에 의하면 제2 도전층(150)이 외측으로 더 연장되어 평탄도를 향상시킬 수 있다. 따라서, LLO 공정시 박리가 발생하는 것을 개선하여 수율을 향상시킬 수 있다. 또한, 제2 도전층(150)이 발광 구조물(120)의 측면으로 출력되는 광을 발광 구조물(120) 상부로 용이하게 반사할 수 있다.
도 5를 참조하면, 단차부(IS)는 저면(BS)의 수평으로 연장된 면과 이루는 제3 경사각도(θ3)가 제2 리세스(129)의 제2 경사각도(θ2)보다 작거나 같을 수 있다. 실시예로, 제3 경사각도(θ3)가 제2 리세스(129)의 제2 경사각도(θ2)와 동일한 경우 제2 리세스(129)를 형성하는 동시에 단차부(IS)도 형성하여 공정 시간을 감소할 수 있다. 또한, 제3 경사각도(θ3)가 제2 경사각도(θ2)보다 작은 경우에, 단차부(IS)의 면적이 증가하여 발광 구조물(120)과 제1 절연층(131) 간의 접촉면의 면적이 더욱 증가할 수 있다. 이로 인해, 박리 현상을 방지하여 반도체 소자의 신뢰성이 더욱 향상될 수 있다.
도 4 및 도 6을 참조하면, 제1 실시예에서 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 배치되어 평면상으로 폐루프(closed-loop)를 이룰 수 있다. 따라서, 발광 구조물(120)의 활성층은 제2 리세스(129)에 의해 비활성 영역(OA1)과 활성 영역(IA1)으로 구획될 수 있다. 즉, 발광 구조물(120)은 외부에서 발광 구조물(120)로 침투하는 외부의 수분이나 오염 물질 등에 의해 산화될 수 있다. 더욱이, 자외선 발광소자의 활성층은 Al의 조성이 높으므로 산화에 더 취약할 수 있다. 이에 대해, 제2 리세스(129)는 비활성 영역(OA1)이 산화된 경우 활성 영역(IA1)으로 산화가 전파되는 것을 차단할 수 있다.
또한, 제1 리세스(128)는 원형일 수 있다. 이러한 형상에 대응하여 제1 전극(142)도 원형일 수 있으나, 이러한 형상에 한정되는 것은 아니며, 제1 리세스(128) 및 제1 전극(142)은 타원 또는 다각형 형상을 가질 수도 있다.
또한, 제2 전극(146)은 제1 리세스9128) 및 제1 전극(142)을 감싸도록 다각형 구조(예컨대, 벌집 구조)로 배치될 수 있으나, 이에 한정되는 것은 아니다.
도 7은 본 발명의 제2 실시예에 따른 반도체 소자의 단면도이고, 도 8은 도 7에서 D부분의 확대도이다.
도 7 및 도 8을 참조하면, 제2 실시예에 따른 반도체 소자(10B)는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다. 또한, 제2 실시예에 따른 반도체 소자(10B)는 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)을 더 포함할 수 있다.
이러한 제2 실시예에 따른 반도체 소자(10B)는 이하에서 설명하는 내용을 제외하고 상술한 제1 실시예에 따른 반도체 소자에서 설명한 발광 구조물(120), 제1 전극(142), 제2 전극(146), 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)의 내용이 동일하게 적용될 수 있다.
먼저, 발광 구조물(120)은 하부에 배치되는 제1 절연층(131)과 접하는 경계면을 가질 수 있다. 또한, 발광 구조물(120)의 저면(BS)은 상술한 경계면의 일부 영역일 수 있다.
구체적으로, 경계면은 저면(BS), 제1 돌출부(131a)의 상면, 제2 돌출부(131b)의 상면, 저면(BS)에서 발광 구조물(120) 외측으로 경사진 단차부(IS)을 포함할 수 있다. 상술한 바와 마찬가지로 발광 구조물(120)의 최외측부(SE)는 단차부(IS)의 최상부에 위치할 수 있다.
그리고 제2 실시예에서 단차부(IS)는 복수 개의 단차를 포함할 수 있다. 예컨대, 단차부(IS)는 상부에 배치되는 제1 단차(IS1)과 하부에 배치되는 제2 단차(IS2)을 포함할 수 있다. 또한, 복수 개의 단차는 서로 다른 경사각도를 가질 수 있으며, 복수 개의 단차 사이에는 복수 개의 평탄면이 배치될 수 있다. 예컨대, 제1 단차(IS1)와 제2 단차(IS2) 사이에는 평탄면(FS)이 배치될 수 있다.
실시예로, 제3 경사각도(θ3)가 제4 경사각도(θ4)보다 클 수 있다. 이에 따라, 제2 실시예에 따른 반도체 소자(10B)는 비활성 영역(OA1)의 면적이 제2 단차(IS2)에 의해 감소되지 않으므로 비활성 영역(OA1)의 면적 감소에 따른 내습성 저하를 방지함과 동시에 제1 단차(IS1)의 넓은 면적을 통해 제1 절연층(131)과 발광 구조물(120) 간의 접합력을 개선하여 신뢰성을 향상할 수 있다. 여기서, 제4 경사각도(θ4)는 제1 단차(IS1)과 평탄면(FS) 또는 저면(BS)의 연장면과 이루는 각도이다.
또한, 제3 경사각도(θ3)와 제4 경사각도(θ4)의 차이로 인하여 복수 개의 단차는 서로 다른 면적을 가질 수 있다. 예컨대, 제1 단차(IS1)의 면적은 제2 단차(IS2)의 면적보다 클 수 있다.
다만, 단차가 상술한 바와 같이 2개로 한정되는 것은 아니다. 예컨대, 제1 단차(IS1)도 다시 복수 개의 단차로 구획될 수 있으며, 이로 인해 제1 절연층(131)과 발광 구조물(120) 간의 접촉면의 면적이 향상되어 접합력이 크게 증가할 수 있다.
또한, 제2 실시예에 따른 반도체 소자(10B)에서, 제2 단차(IS2)의 높이(h3)는 제2 리세스(129)의 높이(h2)와 동일할 수 있다. 이로 인해, 제2 리세스(129)를 형성하는 동시에 단차도 형성하여 공정 시간을 감소할 수 있다.
그리고 이러한 구성에 의하여, 발광 구조물(120)의 외측면은 복수 개의 단차를 갖는 계단식 구조로 이루어질 수 있다.
도 9는 본 발명의 제3 실시예에 따른 반도체 소자의 단면도이고, 도 10은 도 9에서 E부분의 확대도이다.
도 9 및 도 10을 참조하면, 제3 실시예에 따른 반도체 소자(10C)는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다. 또한, 제3 실시예에 따른 반도체 소자(10C)는 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)을 더 포함할 수 있다.
제3 실시예에 따른 반도체 소자(10C)는 이하에서 설명하는 내용을 제외하고 상술한 제1 실시예에 따른 반도체 소자에서 설명한 발광 구조물(120), 제1 전극(142), 제2 전극(146), 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)의 내용이 동일하게 적용될 수 있다.
이러한 제3 실시예에서 반도체 소자는 제1 도전층(165)과 접합층(160) 사이에 배치되는 중간층(190)을 더 포함할 수 있다.
중간층(190)은 제1 도전층(165) 하부에 배치될 수 있고, 발광 구조물(120)의 외측에 배치될 수 있다. 이러한 중간층(190)은 제1 도전층(165)의 하면(165b) 중 경사 하면(165b-1) 하부에 배치될 수 있다. 이에, 중간층(190)은 제1 도전층(165)의 경사 하면(165b-1)을 따라 연장될 수 있다.
구체적으로, 반도체 소자에서 발광 구조물(120)의 단차부(IS)에 의해 발광 구조물(120)의 하부에 배치되는 제1 절연층(131), 제2 도전층(150) 및 제2 절연층(132)은 단차부(IS)에 대응되도록 배치되어 경사지게 배치될 수 있다.
이에 따라, 제1 도전층(165)의 경사 하면(165b-1)은 발광 구조물(120)의 단차부(IS)에 대응한 스텝(step)과 동일한 형상을 가질 수 있다. 즉, 접합층(160)이 기판(170)과 접착하는 경우에 접합층(160)의 상면이 단차부와 같은 경사를 가지게 되므로, 접합층(160)의 형성시 접합층(160) 내부에서 경사에 따른 높이차로 인해 공극이 발생될 수 있다. 이 때, 공극은 다양한 형상과 크기를 가질 수 있다. 또한, 공극은 접합층(160)의 상부에 위치하는 복수 개의 층(제1 도전층(165), 제2 절연층(132), 제2 도전층(146), 전극패드(166) 등)과 접합층(160)과 결합력을 저하할 수 있다. 이에, 상부에 위치하는 복수 개의 층에 압력 등이 가해지는 경우나 반도체 소자의 구동 시 열이 발생하고, 발광 구조물(120)과 복수 개의 층 사이의 열팽창 계수의 차이(예컨대, 기판(170)과 반도체 소자 사이의 열팽창 계수 차이에 의해)에 의해, 복수 개의 층이 박리되는 필 오프(peel ff) 문제를 야기할 수 있다. 이에 대응하여, 중간층(190)은 발광 구조물(120)의 단차부에 의한 단차를 보상하여 접합층(160) 내부의 공극으로 인해 전극패드(166) 등이 필 오프(peel off)되는 현상을 방지할 수 있다. 결과적으로, 반도체 소자(10C)의 신뢰성을 개선할 수 있다.
또한, 제3 실시예에서 중간층(190)은 두께(T2)가 최외측부(SE)와 저면(BS) 사이의 길이(h3)와 동일할 수 있다. 이로써, 접합층(160)의 최상면와 저면의 높이차 및/또는 스텝-커버리지 (Step-coverage)를 보상할 수 있다. 또한, 중간층(190) 내부에서 공극 발생이 감소되어, 결과적으로 중간층(190)이 전극패드(166)의 박리 현상을 방지할 수 있다.
또한, 중간층(190)은 금속 재질을 포함할 수 있으며, 예컨대, Au, Rb, Ag 등을 포함할 수 있으나, 이에 한정되지 않고 절연물질, 유전물질 등 산화물이나 질화물을 포함하는 재질로 구성될 수 있다.
도 11은 본 발명의 제4 실시예에 따른 반도체 소자의 평면도이고, 도 12은 본 발명의 제4 실시예에 따른 반도체 소자의 단면도이다.
도 11 및 도 12를 참조하면, 제4 실시예에 따른 반도체 소자(10D)는 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다. 또한, 제4 실시예에 따른 반도체 소자(10D)는 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)을 더 포함할 수 있다.
이러한 제4 실시예에 따른 반도체 소자(10D)는 이하에서 설명하는 내용을 제외하고 상술한 제1 실시예에 따른 반도체 소자에서 설명한 발광 구조물(120), 제1 전극(142), 제2 전극(146), 제1 절연층(131), 제2 절연층(132), 제1 도전층(165), 제2 도전층(150), 커버층(143), 접합층(160) 및 도전성 기판(170)의 내용이 동일하게 적용될 수 있다.
먼저, 도 4에서아 같이, 발광 구조물(120)의 최외측부(SE)는 서로 마주보는 제1 최외측부(S1)와 제3 최외측부(S3), 서로 마주보는 제2 최외측부(S2)와 제4 최외측부(S4), 및 전극패드와 마주보는 제5 최외측부(S5)를 포함하고, 제5 최외측부(S5)는 전극패드의 형상과 대응되는 곡률을 가질 수 있다.
이 때, 제2 도전층(150)은 제5 최외측부(S5)의 외측으로 연장되는 제5 연장부(150e)만을 포함할 수 있다. 즉, 제2 도전층(150)은 평면 상에서 전극패드(166)에 가장 인접한 영역에서만 발광 구조물(120)보다 외측으로 연장되어 전극패드(166)와 전기적 연결이 이루어질 수 있다.
이에 따라, 제2 도전층(150)은 제5 최외측부(S5)를 제외한 제1 최외측부(S1), 제2 최외측부(S2), 제3 최외측부(S3) 및 제4 최외측부(S4)에서 발광 구조물(120) 내측에 위치할 수 있다. 이러한 구성에 의하여, 제2 도전층(150)이 발광 구조물(120)의 단차부(IS)을 따라 외측으로 연장 배치되지 않고, 발광 구조물(120)의 저면(BS)을 따라 배치되므로 평탄도가 증가할 수 있다. 따라서, LLO 공정시 박리가 발생하는 것을 개선하여 수율을 향상시킬 수 있다.
추가적으로, 제1 도전층(165)은 최상면이 제2 리세스(129)의 상면보다 상부에 위치할 수 있다. 이로 인해, 제2 도전층(150)이 제2 리세스(129)의 하부에 위치하더라도 활성 영역(IA1)에서의 활성층(126)으로부터 발광 구조물(120) 외측으로 출력된 광은 제1 절연층(131) 및 제2 절연층(132)을 투과한 후 제1 도전층(165)에서 반사되어 발광 구조물(120) 상부로 이동할 수 있다. 이에 따라, 반도체 소자의 광 출력이 개선될 수 있다.
도 13a 내지 도 13h는 본 발명의 제1 실시예에 따른 반도체 소자의 제조 방법을 설명하기 위한 도면이고,
도 13a 내지 도 13h는 본 발명의 실시예에 따른 반도체 소자 제조 방법을 설명하기 위한 도면이다.
도 13a를 참조하면, 성장기판(110) 상에 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)을 순차로 형성할 수 있다. 성장기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP, 또는 Ge 중 적어도 하나로 형성될 수 있으나, 반드시 이에 한정되지 않는다.
제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 유기금속 화학 증착법(MOCVD; Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD; Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD; Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE; Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE; Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으나, 이에 대해 한정하지는 않는다.
이때, 제2 도전형 반도체층(127), 활성층(126) 및 제1 도전형 반도체층(124)의 일부 영역까지 형성된 제1 리세스(128) 및 제2 리세스(129)를 형성할 수 있다. 제1 리세스(128)는 복수 개의 홀 타입으로 형성할 수 있고, 제2 리세스(129)는 발광 구조물(120)의 외측면을 따라 라인 형태로 형성할 수 있다.
도 13b를 참조하면, 제1 리세스(128)와 제2 리세스(129)가 형성된 발광 구조물(120) 상에 제1 절연층(131)을 형성할 수 있다. 제1 절연층(131)은 상대적으로 두껍게 형성되므로 제1 리세스(128)와 제2 리세스(129)의 내부를 채울 수 있다. 이때, 제1 리세스(128)는 별도로 관통홀(TH1)을 형성할 수 있다.
실시예에 따르면, 외측에 배치되는 제2 리세스(129)가 모두 제1 절연층(131)으로 채워지므로 외부 수분의 침투를 효과적으로 방지할 수 있다.
제1 절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 절연층(131)은 단층 또는 다층으로 형성될 수 있다.
도 13c를 참조하면, 제1 리세스(128)의 관통홀 내부에 제1 전극(142)을 형성하고, 제2 도전형 반도체층(127) 상에 제2 전극(146)을 형성할 수 있다. 이때, 제2 전극(146) 상에는 커버층(143)을 형성할 수 있다.
제1 전극(142), 제2 전극(146), 및 커버층(143)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO이고, 커버층(143)은 Ni/Au일 수 있다.
도 13d를 참조하면, 제1 절연층(131) 상에 제2 도전층(150)을 형성할 수 있다. 제2 도전층(150)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2 도전층(150)은 제2 리세스(129)와 수직 중첩되는 영역에서 단차를 가질 수 있다. 그러나, 제1 절연층(131)은 제2 리세스(129)를 채우므로 제2 리세스(129) 상에 배치되는 제2 도전층(150)은 제2 리세스(129)의 내부로 삽입되지 않을 수 있다. 즉, 제2 리세스(129)의 평탄도가 개선될 수 있다.
도 13e를 참조하면, 제2 절연층(132)은 제2 도전층(150) 상에 형성될 수 있다. 제2 절연층(132)은 제1 리세스(128)의 내부로 연장될 수 있다. 제2 절연층(132)의 재질은 제1 절연층(131)과 동일할 수 있으나 반드시 이에 한정하지 않는다.
도 13f를 참조하면, 제2 절연층(132) 상에 제1 도전층(165), 접합층(160), 및 도전성 기판(170)을 순서대로 적층할 수 있다. 제1 도전층(165)은 제1 리세스(128) 내부로 연장되어 제1 전극(142)과 전기적으로 연결될 수 있다. 즉, 제1 도전형 반도체층(124)은 제1 전극(142), 제1 도전층(165), 및 접합층(160)을 통해 도전성 기판(170)과 전기적으로 연결될 수 있다.
도전성 기판(170)을 적층한 후, 성장기판(110)은 제거될 수 있다. 성장기판(110)을 제거하는 방법은 특별히 제한되지 않으나 예시적으로 LLO(Laser Lift Off) 공정을 이용하여 제거할 수 있다.
이러한 LLO 공정에서 제2 도전층(150)에 단차가 큰 경우 발광 구조물(120)이 박리될 수 있다. 그러나, 실시예에 따르면, 제2 도전층(150)의 평탄도가 개선되어 발광 구조물(120)의 박리 문제를 개선할 수 있다.
그리고 발광 구조물(120)의 상면과 측면에는 패시베이션층(180)을 배치할 수 있다. 앞서 언급한 바와 같이, 패시베이션층(180)은 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고 반도체 소자에 인가되는 스트레스를 줄일 수 있다.
또한, 패시베이션층(180)을 배치하기 전에, 발광 구조물(120)의 상면을 요철 구조를 가지도록 식각 등이 이루어질 수 있다.
도 13g 및 도 13h를 참조하면, 칩과 칩 사이를 메사 식각한 후, 다이싱(dicing) 공정을 통해 칩을 분리할 수 있다. 또한, 식각 등을 통해 전극패드(166)를 형성할 수 있다.
도 14는 본 발명의 실시예에 따른 반도체 소자 패키지의 개념도이고, 도 15는 본 발명의 실시예에 따른 반도체 소자 패키지의 평면도이다.
도 14를 참고하면, 반도체 소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 반도체 소자(10), 및 몸체(2)에 배치되어 반도체 소자(10)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 반도체 소자(10)는 전술한 반도체 소자(10A, 10B, 10C, 10D)를 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
홈(3)은 반도체 소자(10)에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
도 15를 참조하면, 반도체 소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어에 의해 연결될 수 있다. 이때, 제1 리드프레임(5a)과 제2 리드프레임(5b)은 반도체 소자(10)의 측면을 둘러싸도록 배치될 수 있다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.
반도체 소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 반도체 소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시예에 따른 반도체 소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시예에 따른 반도체 소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시예의 반도체 소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (8)

  1. 도전성 기판;
    상기 도전성 기판 상에 배치되고, 제1 도전형 반도체층; 제2 도전형 반도체층; 및 상기 제1 도전형 반도체층과 상기 제2 도전형 반도체층 사이에 배치되는 활성층;을 포함하는 발광 구조물; 및
    상기 제2 도전형 반도체층, 상기 활성층, 및 상기 제1 도전형 반도체층의 일부 영역을 관통하는 돌출부를 포함하는 절연층;을 포함하고,
    상기 돌출부는,
    내부에 관통홀을 갖는 적어도 하나 이상의 제1 돌출부; 및
    상기 적어도 하나 이상의 제1 돌출부를 둘러싸며 상기 발광 구조물의 외측면을 따라 연장되는 제2 돌출부;를 포함하고,
    상기 활성층은 상기 제2 돌출부에 의해 활성 영역, 및 활성 영역을 둘러싸는 비활성 영역으로 분리되고,
    상기 발광 구조물은 최외측부와 저면 사이에 위치한 단차부를 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 저면과 상기 최외측부 사이의 길이가 상기 저면과 제2 돌출부의 상면 사이의 길이와 상이한 반도체 소자.
  3. 제1항에 있어서,
    상기 저면과 상기 최외측부 사이의 길이가 상기 저면과 제2 돌출부의 상면 사이의 길이보다 큰 반도체 소자.
  4. 제1항에 있어서,
    상기 단차부는 상기 제2 돌출부를 둘러싸는 반도체 소자.
  5. 제1항에 있어서,
    상기 저면과 상기 최외측부 사이의 길이는 상기 저면과 상기 제2 돌출부의 상면 사이의 길이와 동일한 반도체 소자.
  6. 제1항에 있어서,
    상기 도전성 기판 상에 상기 발광 구조물과 이격 배치되는 전극패드를 더 포함하는 반도체 소자.
  7. 제6항에 있어서,
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 도전층; 및
    상기 제2 도전형 반도체층과 전기적으로 연결되는 제2 도전층;을 더 포함하고,
    상기 제1 도전층은 상기 제1 돌출부의 관통홀을 통해 상기 제1 도전형 반도체층과 전기적으로 연결되고,
    상기 제2 도전층은 상기 제2 돌출부 및 상기 단차부와 수직 방향으로 중첩되는 반도체 소자..
  8. 제1항에 있어서,
    상기 반도체 구조물의 상면과 상기 최외측부 사이의 길이는 상기 저면과 제2 돌출부의 상면 사이의 길이 이상인 반도체 소자.
KR1020190029894A 2019-03-15 2019-03-15 반도체 소자 KR20200109979A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190029894A KR20200109979A (ko) 2019-03-15 2019-03-15 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190029894A KR20200109979A (ko) 2019-03-15 2019-03-15 반도체 소자

Publications (1)

Publication Number Publication Date
KR20200109979A true KR20200109979A (ko) 2020-09-23

Family

ID=72708138

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190029894A KR20200109979A (ko) 2019-03-15 2019-03-15 반도체 소자

Country Status (1)

Country Link
KR (1) KR20200109979A (ko)

Similar Documents

Publication Publication Date Title
US11961943B2 (en) Light emitting semiconductor device for enhancing light extraction efficiency
US10910519B2 (en) Semiconductor device having layers including aluminum and semiconductor device package including same
KR20180052256A (ko) 반도체 소자
US11990567B2 (en) Semiconductor device
US10868228B2 (en) Semiconductor device
JP7287641B2 (ja) 半導体素子
US11075321B2 (en) Semiconductor device
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102628787B1 (ko) 발광 소자
KR102648472B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20200109979A (ko) 반도체 소자
KR20200086488A (ko) 발광 소자
KR102564211B1 (ko) 반도체 소자 및 이의 제조 방법
KR102502335B1 (ko) 반도체 소자
KR102592990B1 (ko) 반도체 소자 및 제조 방법
KR102468815B1 (ko) 반도체 소자
KR102631075B1 (ko) 반도체 소자
CN114864781A (zh) 半导体器件
KR102619743B1 (ko) 반도체 소자
KR102632215B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20200072833A (ko) 반도체 소자
KR20210034206A (ko) 반도체 소자
KR20190118393A (ko) 반도체 소자
KR20200050763A (ko) 발광소자
KR20200050766A (ko) 발광소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal