KR20200039258A

KR20200039258A - 표시장치

Info

Publication number: KR20200039258A
Application number: KR1020180118955A
Authority: KR
Inventors: 임현수; 심석호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2018-10-05
Filing date: 2018-10-05
Publication date: 2020-04-16
Also published as: KR102652076B1

Abstract

본 발명의 특징에 따른 표시장치는 복수의 서브픽셀이 배치된 표시영역과 표시영역을 둘러싸는 비표시영역을 포함하는 기판, 상기 기판의 끝단에 배치되는 패드부, 상기 패드부에 인접하며, 상기 기판의 일측변과 상기 패드부 사이에 배치된 제1 AP 패드 및 상기 기판의 일측변과 마주보는 타측변과 상기 패드부 사이에 배치된 제2 AP 패드, 및 상기 제1 AP 패드와 상기 제2 AP 패드를 연결하는 보조 연결라인을 포함할 수 있다.

Description

표시장치{Display Device}

본 발명은 표시장치에 관한 것으로, 보다 자세하게는 오토 프로브 검사 시 불량을 방지할 수 있는 표시장치에 관한 것이다.

정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시장치 분야는 부피가 큰 음극선관(Cathode Ray Tube: CRT)을 대체하는, 얇고 가벼우며 대면적이 가능한 평판 표시장치(Flat Panel Display Device: FPD)로 급속히 변화해 왔다. 평판 표시장치에는 액정표시장치(Liquid Crystal Display Device: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 유기발광표시장치(Organic Light Emitting Display Device: OLED), 그리고 전기영동표시장치(Electrophoretic Display Device: ED) 등이 있다.

액정표시장치, 전기영동표시장치, 유기발광표시장치 등의 표시장치는 표시패널을 제작하고, 표시패널을 검사하는 검사공정이 진행된다. 검사공정에는 표시패널의 전반에 대한 전기적 검사(배선의 단락 및 점등 검사 등)를 수행할 수 있는 오토 프로브(Auto-probe) 검사가 이용될 수 있다. 오토 프로브 검사는 표시패널의 하부기판에 형성된 오토 프로브 검사 패드(이하 "AP 패드"라 함)에 검사용 니들(needle)을 접촉시킨 후 전기적인 검사신호를 인가하는 과정 등을 통해 진행된다. 검사신호는 AP 패드들에 연결된 검사라인들(이하 "AP 라인"이라 함)을 통해 표시패널에 인가된다.

AP 패드는 스캔 신호의 입력 방법에 따라 기판 하단에 일측 또는 양측에 구비된다. 스캔 신호가 싱글 피딩(single feeding)으로 공급되면 기판 하단의 일측에 AP 패드가 구비되고, 스캔 신호가 더블 피딩(double feeding)으로 공급되면 기판 하단의 양측에 AP 패드가 구비된다. 그러나, 양측에 위치한 AP 패드에 검사용 니들의 컨택이 불균일할 경우, 게이트 라인의 로드(load) 차이가 발생하고 이로 인해 샘플링 타이밍(smapling timing) 감소에 의한 휘도 밝음 문제가 발생하였다.

본 발명은 상술한 문제점을 해결하기 위한 것으로, 표시장치의 오토 프로브 검사 시 불량을 방지할 수 있는 표시장치를 제공하기 위한 것이다.

일례로, 상기 제1 AP 패드 및 상기 제2 AP 패드는 각각 스캔 신호 패드, 데이터 신호 패드 및 전원 패드를 포함할 수 있다.

일례로, 상기 보조 연결라인은 상기 제1 AP 패드의 스캔 신호 패드와 상기 제2 AP 패드의 스캔 신호 패드를 연결할 수 있다.

일례로, 상기 보조 연결라인은 각각 상기 제1 AP 패드와 상기 제2 AP 패드의 동일한 신호 패드를 연결할 수 있다.

일례로, 상기 보조 연결라인은 상기 패드부와 상기 패드부에 인접한 기판의 끝단 사이에 배치될 수 있다.

일례로, 상기 보조 연결라인은 상기 제1 AP 패드에 연결되어 연장되고 상기 패드부와 상기 기판의 단변 방향의 끝단 사이를 지나 상기 제2 AP 패드에 연결될 수 있다.

일례로, 상기 표시영역을 사이에 두고 상기 패드부의 반대측 단변에 배치된 노치부를 포함할 수 있다.

상기 서브픽셀은, 기판 상에 배치된 반도체층, 상기 반도체층 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치된 게이트 전극, 상기 게이트 전극 상에 배치된 층간 절연막, 및 상기 층간 절연막 상에 배치되어 상기 반도체층에 연결된 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터를 포함할 수 있다.

일례로, 상기 보조 연결라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질로 이루어질 수 있다.

일례로, 상기 보조 연결라인은 상기 게이트 전극과 동일한 물질로 이루어질 수 있다.

일례로, 상기 제1 및 제2 AP 패드는 상기 게이트 전극과 동일한 물질로 이루어질 수 있다.

일례로, 상기 기판 상에 배치된 게이트 절연막, 상기 게이트 절연막 상에 배치되며 상기 제1 AP 패드에 구비된 스캔 신호 패드, 상기 스캔 신호 패드 상에 배치되며 상기 스캔 신호 패드를 노출시키는 패드홀이 구비된 층간 절연막, 및 상기 층간 절연막 상에 배치되며 상기 노출된 스캔 신호 패드에 컨택하는 상기 보조 연결라인을 포함할 수 있다.

일례로, 상기 보조 연결라인은 복수 개로 이루어질 수 있다.

일례로, 상기 비표시영역에서 상기 패드부와 상기 표시부 사이에 배치된 데이터 구동부를 더 포함하며, 상기 제1 AP 패드는 상기 데이터 구동부에 인접하며 상기 기판의 일측변과 상기 데이터 구동부 사이에 배치되고, 상기 제2 AP 패드는 상기 데이터 구동부에 인접하며 상기 기판의 일측변과 마주보는 타측변과 상기 데이터 구동부 사이에 배치될 수 있다.

본 발명은 제1 AP 패드의 스캔 신호 패드와 제2 AP 패드의 스캔 신호 패드를 연결하는 보조 연결라인들을 구비함으로써, 오토 프로브 검사 시 제1 AP 패드와 제2 AP 패드의 스캔 신호 패드들에 검사용 니들이 불균일하게 컨택되어도 제1 AP 패드와 제2 AP 패드에 인가되는 전압 편차를 개선할 수 있다. 따라서, 오토 프로브 검사 시 노치부에서 발생할 수 있는 휘도 밝음 현상 및 전류 과잉에 따른 버닝을 방지할 수 있는 이점이 있다.

도 1은 유기발광표시장치의 개략적인 블록도.
도 2는 서브픽셀의 개략적인 회로 구성도.
도 3은 서브픽셀의 상세 회로 구성도.
도 4는 본 발명의 실시예에 따른 표시 패널을 나타낸 도면.
도 5는 본 발명의 실시예에 따른 표시 패널의 서브픽셀을 나타낸 단면도.
도 6은 AP 패드에서 표시영역으로 AP 검사 라인이 배치된 것을 개략적으로 나타낸 도면.
도 7은 도 5의 R1 영역을 확대한 평면도.
도 8은 도 7의 절취선 A-A'에 따라 절취한 단면도.
도 9는 도 7의 절취선 B-B'에 따라 절취한 단면도.

본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술분야에서 통상의 지식을 가진 자에게 명세서의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.

본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 ' ~ 만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.

구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.

위치 관계에 대한 설명일 경우, 예를 들어, ' ~ 상에', ' ~ 상부에', ' ~ 하부에', ' ~ 옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.

제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용될 수 있으나, 이 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.

본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하며, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.

이하 첨부된 도면을 참조하여 본 명세서의 실시예에 따른 전계발광 표시장치에 대해 설명하기로 한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 실질적으로 동일한 구성요소들을 의미한다. 이하의 설명에서, 본 명세서와 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략하거나 간략히 설명한다.

본 발명에 따른 표시장치는 유리 기판 또는 플렉서블 기판 상에 표시소자가 형성된 표시장치이다. 표시장치의 예로, 유기발광표시장치, 액정표시장치, 전기영동표시장치 등이 사용 가능하나, 본 발명에서는 유기발광표시장치를 예로 설명한다. 유기발광표시장치는 애노드인 제1 전극과 캐소드인 제2 전극 사이에 유기물로 이루어진 유기막층을 포함한다. 따라서, 제1 전극으로부터 공급받는 정공과 제2 전극으로부터 공급받는 전자가 유기막층 내에서 결합하여 정공-전자쌍인 여기자(exciton)를 형성하고, 여기자가 바닥상태로 돌아오면서 발생하는 에너지에 의해 발광하는 자발광 표시장치이다.

도 1은 유기발광표시장치의 개략적인 블록도이고, 도 2는 서브픽셀의 개략적인 회로 구성도이며, 도 3은 서브픽셀의 상세 회로 구성도이다.

도 1에 도시된 바와 같이, 유기발광표시장치에는 영상 처리부(110), 타이밍 제어부(120), 데이터 구동부(130), 스캔 구동부(140) 및 표시 패널(150)이 포함된다.

영상 처리부(110)는 외부로부터 공급된 데이터 신호(DATA)와 더불어 데이터 인에이블 신호(DE) 등을 출력한다. 영상 처리부(110)는 데이터 인에이블 신호(DE) 외에도 수직 동기신호, 수평 동기신호 및 클럭신호 중 하나 이상을 출력할 수 있으나 이 신호들은 설명의 편의상 생략 도시한다.

타이밍 제어부(120)는 영상 처리부(110)로부터 데이터 인에이블 신호(DE) 또는 수직 동기신호, 수평 동기신호 및 클럭신호 등을 포함하는 구동신호와 더불어 데이터 신호(DATA)를 공급받는다. 타이밍 제어부(120)는 구동신호에 기초하여 스캔 구동부(140)의 동작 타이밍을 제어하기 위한 게이트 타이밍 제어신호(GDC)와 데이터 구동부(130)의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호(DDC)를 출력한다.

데이터 구동부(130)는 타이밍 제어부(120)로부터 공급된 데이터 타이밍 제어신호(DDC)에 응답하여 타이밍 제어부(120)로부터 공급되는 데이터 신호(DATA)를 샘플링하고 래치하여 감마 기준전압으로 변환하여 출력한다. 데이터 구동부(130)는 데이터 라인들(DL1 ~ DLn)을 통해 데이터 신호(DATA)를 출력한다. 데이터 구동부(130)는 IC(Integrated Circuit) 형태로 형성될 수 있다.

스캔 구동부(140)는 타이밍 제어부(120)로부터 공급된 게이트 타이밍 제어신호(GDC)에 응답하여 스캔 신호를 출력한다. 스캔 구동부(140)는 게이트 라인들(GL1 ~ GLm)을 통해 스캔 신호를 출력한다. 스캔 구동부(140)는 IC(Integrated Circuit) 형태로 형성되거나 표시 패널(150)에 게이트인패널(Gate In Panel) 방식으로 형성된다.

표시 패널(150)은 데이터 구동부(130) 및 스캔 구동부(140)로부터 공급된 데이터 신호(DATA) 및 스캔 신호에 대응하여 영상을 표시한다. 표시 패널(150)은 영상을 표시할 수 있도록 동작하는 서브픽셀들(SP)을 포함한다.

서브픽셀들(SP)은 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함하거나 백색 서브픽셀, 적색 서브픽셀, 녹색 서브픽셀 및 청색 서브픽셀을 포함한다. 서브픽셀들(SP)은 발광 특성에 따라 하나 이상 다른 발광 면적을 가질 수 있다.

도 2에 도시된 바와 같이, 하나의 서브픽셀에는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 보상회로(CC) 및 유기 발광다이오드(OLED)가 포함된다.

스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)을 통해 공급된 스캔신호에 응답하여 제1 데이터 라인(DL1)을 통해 공급되는 데이터 신호가 커패시터(Cst)에 데이터 전압으로 저장되도록 스위칭 동작한다. 구동 트랜지스터(DR)는 커패시터(Cst)에 저장된 데이터 전압에 따라 전원 라인(EVDD)(고전위전압)과 캐소드 전원 라인(EVSS)(저전위전압) 사이로 구동 전류가 흐르도록 동작한다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)에 의해 형성된 구동 전류에 따라 빛을 발광하도록 동작한다.

보상회로(CC)는 구동 트랜지스터(DR)의 문턱전압 등을 보상하기 위해 서브픽셀 내에 추가된 회로이다. 보상회로(CC)는 하나 이상의 트랜지스터로 구성된다. 보상회로(CC)의 구성은 외부 보상 방법에 따라 매우 다양한바 이에 대한 예시를 설명하면 다음과 같다.

도 3에 도시된 바와 같이, 보상회로(CC)에는 센싱 트랜지스터(ST)와 센싱 라인(VREF)(또는 레퍼런스라인)이 포함된다. 센싱 트랜지스터(ST)는 구동 트랜지스터(DR)의 소스 전극과 유기발광다이오드(OLED)의 애노드 전극 사이(이하 센싱노드)에 접속된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)을 통해 전달되는 초기화전압(또는 센싱전압)을 구동 트랜지스터(DR)의 센싱 노드에 공급하거나 구동 트랜지스터(DR)의 센싱 노드 또는 센싱 라인(VREF)의 전압 또는 전류를 센싱할 수 있도록 동작한다.

스위칭 트랜지스터(SW)는 제1 데이터 라인(DL1)에 드레인 전극이 연결되고, 구동 트랜지스터(DR)의 게이트 전극에 소스 전극이 연결된다. 구동 트랜지스터(DR)는 전원 라인(EVDD)에 드레인 전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 소스 전극이 연결된다. 커패시터(Cst)는 구동 트랜지스터(DR)의 게이트 전극에 상부전극이 연결되고 유기발광다이오드(OLED)의 애노드 전극에 하부전극이 연결된다. 유기발광다이오드(OLED)는 구동 트랜지스터(DR)의 소스 전극에 애노드 전극이 연결되고 제2 전원 라인(EVSS)에 캐소드 전극이 연결된다. 센싱 트랜지스터(ST)는 센싱 라인(VREF)에 드레인 전극이 연결되고 센싱 노드인 유기발광다이오드(OLED)의 애노드 전극 및 구동 트랜지스터(DR)의 소스 전극에 소스 전극이 연결된다.

센싱 트랜지스터(ST)의 동작 시간은 외부 보상 알고리즘(또는 보상 회로의 구성)에 따라 스위칭 트랜지스터(SW)와 유사/동일하거나 다를 수 있다. 일례로, 스위칭 트랜지스터(SW)는 제1 게이트 라인(GL1)에 게이트 전극이 연결되고, 센싱 트랜지스터(ST)는 제2 게이트 라인(GL2)에 게이트 전극이 연결될 수 있다. 이 경우, 제1 게이트 라인(GL1)에는 스캔 신호(Scan)가 전달되고 제2 게이트 라인(GL2)에는 센싱 신호(Sense)가 전달된다. 다른 예로, 스위칭 트랜지스터(SW)의 게이트 전극에 연결된 제1 게이트 라인(GL1)과 센싱 트랜지스터(ST)의 게이트 전극에 연결된 제2 게이트 라인(GL2)은 공통으로 공유하도록 연결될 수 있다.

센싱 라인(VREF)은 데이터 구동부에 연결될 수 있다. 이 경우, 데이터 구동부는 실시간, 영상의 비표시기간 또는 N 프레임(N은 1 이상 정수) 기간 동안 서브픽셀의 센싱 노드를 센싱하고 센싱결과를 생성할 수 있게 된다. 한편, 스위칭 트랜지스터(SW)와 센싱 트랜지스터(ST)는 동일한 시간에 턴온될 수 있다. 이 경우, 데이터 구동부의 시분할 방식에 의거 센싱 라인(VREF)을 통한 센싱 동작과 데이터 신호를 출력하는 데이터 출력 동작은 상호 분리(구분) 된다.

이 밖에, 센싱결과에 따른 보상 대상은 디지털 형태의 데이터신호, 아날로그 형태의 데이터신호 또는 감마 등이 될 수 있다. 그리고 센싱결과를 기반으로 보상신호(또는 보상전압) 등을 생성하는 보상 회로는 데이터 구동부의 내부, 타이밍 제어부의 내부 또는 별도의 회로로 구현될 수 있다.

기타, 도 3에서는 스위칭 트랜지스터(SW), 구동 트랜지스터(DR), 커패시터(Cst), 유기발광다이오드(OLED), 센싱 트랜지스터(ST)를 포함하는 3T(Transistor)1C(Capacitor) 구조의 서브픽셀을 일례로 설명하였지만, 보상회로(CC)가 추가된 경우 3T2C, 4T2C, 5T1C, 6T2C 등으로 구성될 수도 있다.

도 4는 본 발명의 실시예에 따른 표시 패널을 나타낸 도면이고, 도 5는 본 발명의 실시예에 따른 표시 패널의 서브픽셀을 나타낸 단면도이다.

도 4를 참조하면, 본 발명의 실시예에 따른 표시 패널(150)은 사각형의 기본 형상을 가지고 일측에 노치부(NOT)가 형성된 구조로 이루어진다. 노치부(NOT)는 표시영역(DA)의 일측에서 표시영역(DA)의 양측이 더 확장되어 형성된 것으로, 노치부(NOT)에는 카메라, 스피커 등이 배치될 수 있다.

표시 패널(150)은 다수의 서브픽셀들(SP), 다수의 서브픽셀들에 연결된 데이터 라인들, 게이트 라인들, 전원 라인들이 배치되어 화상을 표시하는 표시영역(DA)과, 표시영역(DA)의 외곽에 위치하는 비표시영역(NDA)을 포함한다.

비표시영역(NDA)의 단변 일측에는 표시영역(DA)에 데이터 신호를 인가하기 위한 데이터 구동부(D-IC)가 배치된다. 데이터 구동부(D-IC)와 기판(SUB)의 끝단 사이에는 외부의 인쇄회로기판(미도시)으로부터 스캔 신호, 데이터 신호, 전원 등 구동에 필요한 신호가 입력되도록 FPCB 또는 인터페이스 구조가 본딩되는 패드부(PAD)가 배치된다. 데이터 구동부(D-IC)는 구동칩이 패널에 형성되는 COP(chip on panel) 또는 구동칩이 FPCB와 같은 필름에 형성되는 COF(chip on film) 방식일 수 있다. 본 발명에서는 구동칩이 패널에 형성되는 COP 방식을 예로 설명하기로 한다.

비표시영역(NDA)의 장변 양측에는 표시 패널(150)이 제작된 후 표시패널을 검사하는 오토 프로브 검사가 수행되기 위한 제1 및 제2 AP 패드(APP1, APP2)가 각각 배치된다. 제1 및 제2 AP 패드(APP1, APP2)는 패드부(PAD)에 인접하여 배치된다. 제1 및 제2 AP 패드(APP1, APP2)에 검사용 니들을 접촉시킨 후 전기적인 검사신호를 인가하는 과정 등을 통해 검사신호가 제1 및 제2 AP 패드(APP1, APP2)에 연결된 검사라인들을 통해 표시 패널에 인가된다.

이하, 본 발명의 도 5을 참조하여, 표시 패널(150)의 표시영역(DA)에 배치된 서브픽셀(SP) 영역의 단면 구조를 살펴본다.

도 5를 참조하면, 본 발명의 일시예에 따른 서브픽셀은 기판(SUB) 상에 제1 버퍼층(BUF1)이 위치한다. 기판(SUB)은 예를 들어, 폴리이미드(Polyimide) 기판일 수 있다. 따라서, 본 발명의 기판(SUB)은 유연한(flexible)한 특성을 가진다. 제1 버퍼층(BUF1)은 기판(SUB)에서 유출되는 가스나 불순물로부터 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 제1 버퍼층(BUF1)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiON) 중 어느 하나의 단일층이거나 이들의 다중층일 수 있다.

제1 버퍼층(BUF1) 상에 쉴드층(LS)이 위치한다. 쉴드층(LS)은 폴리이미드 기판을 사용함으로써 발생할 수 있는 패널구동 전류가 감소되는 것을 방지하고 반도체층에 광이 조사되는 것을 차단하여 광에 의한 광전류를 차단하는 역할을 한다. 쉴드층(LS) 상에 제2 버퍼층(BUF2)이 위치한다. 제2 버퍼층(BUF2)은 후속 공정에서 형성되는 박막트랜지스터를 보호하는 역할을 한다. 제2 버퍼층(BUF2)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiON) 중 어느 하나의 단일층이거나 이들의 다중층일 수 있다.

제2 버퍼층(BUF2) 상에 반도체층(ACT)이 위치한다. 반도체층(ACT)은 실리콘 반도체, 산화물 반도체 또는 유기물 반도체로 이루어질 수 있다. 실리콘 반도체는 비정질 실리콘 또는 결정화된 다결정 실리콘을 포함할 수 있다. 여기서, 다결정 실리콘은 이동도가 높아(100㎠/Vs 이상), 에너지 소비 전력이 낮고 신뢰성이 우수하여, 구동 소자용 게이트 드라이버 및/또는 멀티플렉서(MUX)에 적용하거나 화소 내 구동 TFT에 적용할 수 있다. 한편, 산화물 반도체는 오프-전류가 낮으므로, 온(On) 시간이 짧고 오프(Off) 시간을 길게 유지하는 스위칭 TFT에 적합하다. 또한, 오프 전류가 작으므로 화소의 전압 유지 기간이 길어서 저속 구동 및/또는 저 소비 전력을 요구하는 표시장치에 적합하다. 또한, 반도체층(ACT)은 p형 또는 n형의 불순물을 포함하는 드레인 영역 및 소스 영역을 포함하고 이들 사이에 채널을 포함한다.

반도체층(ACT) 상에 게이트 절연막(GI)이 위치한다. 게이트 절연막(GI)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiON) 중 어느 하나의 단일층이거나 이들의 다중층일 수 있다. 게이트 절연막(GI) 상에 상기 반도체층(ACT)의 일정 영역, 즉 불순물이 주입되었을 경우의 채널과 대응되는 위치에 게이트 전극(GA)이 위치한다. 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 형성된다. 또한, 게이트 전극(GA)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어진 다중층일 수 있다. 예를 들면, 게이트 전극(GA)은 몰리브덴/알루미늄-네오디뮴 또는 몰리브덴/알루미늄의 2중층일 수 있다.

게이트 전극(GA) 상에 게이트 전극(GA)을 절연시키는 층간 절연막(ILD)이 위치한다. 층간 절연막(ILD)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiON) 중 어느 하나의 단일층이거나 이들의 다중층일 수 있다. 층간 절연막(ILD) 및 게이트 절연막(GI)의 일부 영역에 반도체층(ACT)의 일부 예를 들어 소스 영역 및 드레인 영역을 노출시키는 콘택홀들(CH)이 위치한다.

층간 절연막(ILD) 상에 드레인 전극(DE)과 소스 전극(SE)이 위치한다. 드레인 전극(DE)은 반도체층(ACT)의 드레인 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결되고, 소스 전극(SE)은 반도체층(ACT)의 소스 영역을 노출하는 콘택홀(CH)을 통해 반도체층(ACT)에 연결된다. 소스 전극(SE) 및 드레인 전극(DE)은 단일층 또는 다중층으로 이루어질 수 있으며, 상기 소스 전극(SE) 및 드레인 전극(DE)이 단일층일 경우에는 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu)로 이루어진 군에서 선택된 어느 하나 또는 이들의 합금으로 이루어질 수 있다. 또한, 상기 소스 전극(SE) 및 드레인 전극(DE)이 다중층일 경우에는 몰리브덴/알루미늄-네오디뮴의 2중층, 티타늄/알루미늄/티타늄, 몰리브덴/알루미늄/몰리브덴 또는 몰리브덴/알루미늄-네오디뮴/몰리브덴의 3중층으로 이루어질 수 있다. 따라서, 반도체층(ACT), 게이트 전극(GA), 드레인 전극(DE) 및 소스 전극(SE)을 포함하는 박막트랜지스터(TFT)가 구성된다.

박막트랜지스터(TFT)를 포함하는 기판(SUB) 상에 패시베이션막(PAS)이 위치한다. 패시베이션막(PAS)은 하부의 소자를 보호하는 절연막으로, 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 또는 실리콘 산화질화물(SiON) 중 어느 하나의 단일층이거나 이들의 다중층일 수 있다. 패시베이션막(PAS) 상에 오버코트층(OC)이 위치한다. 오버코트층(OC)은 하부 구조의 단차를 완화시키기 위한 평탄화막일 수 있으며, 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 오버코트층(OC)은 상기 유기물을 액상 형태로 코팅한 다음 경화시키는 SOG(spin on glass)와 같은 방법으로 형성될 수 있다.

오버코트층(OC)의 일부 영역에는 드레인 전극(DE)을 노출시키는 비어홀(VIA)이 위치한다. 오버코트층(OC) 상에 유기발광 다이오드(OLED)가 위치한다. 보다 자세하게는, 오버코트층(OC) 상에 제1 전극(ANO)이 위치한다. 제1 전극(ANO)은 화소 전극으로 작용하며, 비어홀(VIA)을 통해 박막트랜지스터(TFT)의 드레인 전극(DE)에 연결된다. 제1 전극(ANO)은 애노드로 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 또는 ZnO(Zinc Oxide) 등의 투명도전물질로 이루어질 수 있다. 제1 전극(ANO)이 반사 전극인 경우, 제1 전극(ANO)은 반사층을 더 포함한다. 반사층은 알루미늄(Al), 구리(Cu), 은(Ag), 니켈(Ni) 또는 이들의 합금으로 이루어질 수 있으며, 바람직하게는 APC(은/팔라듐/구리 합금)으로 이루어질 수 있다.

제1 전극(ANO)을 포함하는 플렉서블 기판(PI) 상에 화소를 구획하는 뱅크층(BNK)이 위치한다. 뱅크층(BNK)은 폴리이미드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin), 아크릴레이트(acrylate) 등의 유기물로 이루어진다. 뱅크층(BNK)은 제1 전극(ANO)을 노출시키는 화소정의부(OP)가 위치한다. 플렉서블 기판(PI) 전면에는 제1 전극(ANO)에 컨택하는 유기막층(OLE)이 위치한다. 유기막층(OLE)은 전자와 정공이 결합하여 발광하는 층으로, 유기막층(OLE)과 제1 전극(ANO) 사이에 정공주입층 또는 정공수송층을 포함할 수 있으며, 유기막층(OLE) 상에 전자수송층 또는 전자주입층을 포함할 수 있다.

유기막층(OLE) 상에 제2 전극(CAT)이 위치한다. 제2 전극(CAT)은 표시부(A/A) 전면에 위치하고, 캐소드 전극으로 일함수가 낮은 마그네슘(Mg), 칼슘(Ca), 알루미늄(Al), 은(Ag) 또는 이들의 합금으로 이루어질 수 있다. 제2 전극(CAT)이 투과 전극인 경우 광이 투과될 수 있을 정도로 얇은 두께로 이루어지고, 반사 전극인 경우 광이 반사될 수 있을 정도로 두꺼운 두께로 이루어진다.

이와 같이, 표시영역(DA)에 배치된 다수의 서브픽셀(SP)이 구비된 표시 패널(150)은 제1 및 제2 AP 패드(APP1, APP2)를 통해 오토 프로브 검사가 수행된다.

도 6은 AP 패드에서 표시영역으로 AP 검사 라인이 배치된 것을 개략적으로 나타낸 도면이다.

도 6을 참조하면, 표시 패널(150)은 스캔 신호가 표시영역(DA) 양측에서 인가되는 더블 피딩 방식으로 구동된다. 이에 따라, 제1 및 제2 AP 패드(APP1, APP2)는 비표시영역(NDA)의 양측에 각각 배치된다. 구체적으로 제1 AP 패드(APP1)는 패드부(PAD)의 일측에 인접하여 배치되고, 제2 AP 패드(APP2)는 패드부(PAD)의 타측에 인접하여 배치된다. 제1 AP 패드(APP1)와 제2 AP 패드(APP2)는 패드부(PAD)를 사이에 두고 서로 이웃하여 배치될 수 있다.

제1 및 제2 AP 패드(APP1, APP2)에서 각각 AP 패드 라인(APL)이 연장되어 표시영역(DA)의 양측에 배치된 GIP 구동부(GIP)에 연결된다. 표시영역(DA) 양측에 각각 배치된 GIP 구동부(GIP)으로부터 게이트 라인(GL)이 표시영역(DA)으로 각각 연장되어 서로 연결된다.

게이트 라인(GL)이 서로 연결된 영역은 더블 피딩 영역(DF)으로 더블 피딩 방식으로 구동된다. 그러나, 표시영역(DA)의 일측에서는 노치부(NOT)로 인해 게이트 라인(GL)이 단락되므로 더블 피딩이 불가능하고 싱글 피딩 방식으로 구동되는 싱글 피딩 영역(SF)이 된다. 싱글 피딩 영역(SF) 중 제1 AP 패드(APP1)와 동일측에 배치된 영역은 제1 AP 패드(APP1)를 통해 스캔 신호가 인가되고, 제2 AP 패드(APP2)와 동일측에 배치된 영역은 제2 AP 패드(APP2)를 통해 스캔 신호가 인가된다.

그러나 오토 프로브 검사 시, 제1 및 제2 AP 패드(APP1, APP2)에 컨택하는 검사용 니들의 컨택이 불균일할 경우, 싱글 피딩 영역(SF)의 양측에 인가되는 게이트 라인의 로드(load) 차이가 발생하게 된다. 이러한 게이트 라인의 로드 차이에 따라 싱글 피딩 영역(SF)의 휘도 불균일이 발생하고 특정 검사 구간에서 전류량의 증가로 인해 버닝(burning)이 발생하는 불량이 생긴다.

이하, 본 발명은 오토 프로브 검사 시 싱글 피딩 영역(SF)에서의 불량을 방지하기 위한 표시장치를 개시한다.

도 7은 도 5의 R1 영역을 확대한 평면도이고, 도 8은 도 7의 절취선 A-A'에 따라 절취한 단면도이며, 도 9는 도 7의 절취선 B-B'에 따라 절취한 단면도이다.

도 7을 참조하면, 비표시영역(NDA)의 중심부에는 데이터 구동부(D-IC)가 배치되고 데이터 구동부(D-IC)와 기판(SUB)의 일측 사이에는 FPCB가 본딩되는 패드부(PAD)가 배치된다. 도 7에서는 데이터 구동부(D-IC)를 칩온패널(COP) 방식으로 위치하는 것으로 도시하고 있지만 데이터 구동부(D-IC)는 FPCB 상에 칩온필름(COF) 방식으로 위치할 수 있다. 패드부(PAD)의 일측에는 제1 AP 패드(APP1)가 인접하여 배치되고, 패드부(PAD)의 타측에는 제2 AP 패드(APP2)가 인접하여 배치된다. 제1 AP 패드(APP1)와 제2 AP 패드(APP2)는 패드부(PAD)를 사이에 두고 서로 이웃하여 배치될 수 있다. 제1 AP 패드(APP1)는 상기 기판(SUB)의 일측변과 패드부(PAD) 사이에 배치되고, 제2 AP 패드(APP2)는 상기 기판(SUB)의 일측변과 마주보는 타측변과 패드부(PAD) 사이에 배치될 수 있다.

또한, 제1 AP 패드(APP1)는 데이터 구동부(D-IC)에 인접하며 기판(SUB)의 일측변과 데이터 구동부(D-IC) 사이에 배치되고, 제2 AP 패드(APP2)는 데이터 구동부(D-IC)에 인접하며 기판(SUB)의 일측변과 마주보는 타측변과 데이터 구동부(D-IC) 사이에 배치될 수 있다.

제1 AP 패드(APP1)와 제2 AP 패드(APP2) 각각에는 검사를 위한 전원 패드들(VSP), 스캔 신호 패드들(GSP, 해칭된 패드들) 및 데이터 신호 패드들(DSP)이 배치된다. 전원 패드들(VSP)은 표시영역의 전원 라인에 전원을 공급한다. 스캔 신호 패드들(GSP)은 GIP 구동부에 스캔 신호 예를 들어, 에미션클록(ECLK), 에미션스타트(EVST), 게이트클록(GCLK), 게이트스타트(GVST), 저전위전압(VEL), 고전위전압(VEH)을 공급한다. 데이터 신호 패드들(DSP)은 표시영역의 데이터 라인에 데이터 신호를 공급한다.

각 전원 패드들(VSP), 스캔 신호 패드들(GSP, 해칭된 패드들) 및 데이터 신호 패드들(DSP)은 AP 검사 라인(APL)들을 통해 GIP 구동부, 게이트 라인, 데이터 라인 및 전원 라인에 각각 연결된다.

본 발명의 표시 패널은 제1 AP 패드(APP1)의 스캔 신호 패드들(GSP)과 제2 AP 패드(APP2)의 스캔 신호 패드들(GSP)을 서로 연결하는 보조 연결라인(AAL)을 포함하며, 보조 연결라인(AAL)은 복수 개일 수 있다.

보조 연결라인(AAL)은 제1 AP 패드(APP1)로부터 패드부(PAD)와 기판(SUB)의 끝단 사이를 지나 제2 AP 패드(APP2)로 연장된다. 구체적으로 보조 연결라인들(AAL)은 제1 AP 패드(APP1)의 스캔 신호 패드들(GSP)에 연결되어 연장되고 제2 AP 패드(APP2)의 스캔 신호 패드들(GSP)에 연결된다.

여기서, 보조 연결라인(AAL)은 제1 AP 패드(APP1)와 제2 AP 패드(APP2)에서 서로 동일한 신호가 인가되는 패드들을 연결한다. 예를 들어, 제1 AP 패드(APP1)의 에미션클록이 인가되는 에미션클록 패드는 보조 연결라인(AAL)을 통해 제2 AP 패드(APP2)의 에미션클록 패드에 연결되고, 제1 AP 패드(APP1)의 에미션스타트 신호가 인가되는 에미션스타트 패드는 보조 연결라인(AAL)을 통해 제2 AP 패드(APP2)의 에미션스타트 패드에 연결된다. 또한, 제1 AP 패드(APP1)의 게이트클록 신호가 인가되는 게이트클록 패드는 보조 연결라인(AAL)을 통해 제2 AP 패드(APP2)의 게이트클록 패드에 연결되고, 제1 AP 패드(APP1)의 게이트스타트 신호가 인가되는 게이트스타트 패드는 보조 연결라인(AAL)을 통해 제2 AP 패드(APP2)의 게이트스타트 패드에 연결된다. 또한, 제1 AP 패드(APP1)의 저전위전압이 인가되는 저전위전압 패드는 보조 연결라인(AAL)을 통해 제2 AP 패드(APP2)의 저전위전압 패드에 연결되고, 제1 AP 패드(APP1)의 고전위전압이 인가되는 고전위전압 패드는 보조 연결라인(AAL)을 통해 제2 AP 패드(APP2)의 고전위전압 패드에 연결된다.

따라서, 본 발명은 검사용 니들이 제1 AP 패드(APP1)의 스캔 신호 패드들(GSP)에 컨택되고 제2 AP 패드(APP2)의 스캔 신호 패드들(GSP)에 컨택된 경우, 검사용 니들의 컨택이 제1 및 제2 AP 패드(APP1, APP2) 양쪽에 서로 불균일하여도 보조 연결라인(AAL)으로 인해 제1 및 제2 AP 패드(APP1, APP2)에 인가되는 전압 편차가 개선될 수 있다.

본 발명에서는 제1 AP 패드(APP1)와 제2 AP 패드(APP2)에 배치된 전원 패드들(VSP)과 데이터 신호 패드들(DSP)은 보조 연결라인들(AAL)을 통해 서로 연결되지 않는다. 전원 패드들(VSP)과 데이터 신호 패드들(DSP)을 통해 인가되는 전원과 데이터 신호는 상기 도 6에서 표시 패널(150)에 y축 방향으로 인가되기 때문에 노치부(NOT) 구조에 전혀 영향을 받지 않기 때문이다.

도 8을 참조하여, 본 발명의 보조 연결라인이 배치된 표시 패널의 단면 구조를 살펴보면, 기판(SUB) 상에 제1 버퍼층(BUF1)과 제2 버퍼층(BUF2)이 배치된다. 제2 버퍼층(BUF2) 상에 게이트 절연막(GI)과 층간 절연막(ILD)이 배치된다. 층간 절연막(ILD) 상에 보조 연결라인(AAL)이 배치된다. 보조 연결라인(AAL)은 복수 개일 수 있다.

보조 연결라인(AAL)은 도 5에서 설명한 서브픽셀의 소스 및 드레인 전극(SE, DE)과 동일한 물질로 형성된다. 보조 연결라인들(AAL)은 모두 동일하게 층간 절연막(ILD) 상에서 나란하게 배치된다. 또한, 보조 연결라인(AAL)은 게이트 전극과 동일한 물질로 형성될 수도 있다. 보조 연결라인(AAL)은 인접한 패드부의 구성과 라우팅 배선들의 구조에 따라 변경 가능하다. 보조 연결라인(AAL) 상에는 보조 연결라인(AAL)을 덮으며 보호하는 패시베이션막(PAS)이 배치된다.

따라서, 본 발명은 FPCB가 부착되는 패드부와 기판 끝단 사이에서 어떠한 다른 배선들과 중첩되거나 교차되지 않고 보조 연결라인들(AAL)이 배치됨으로써, 보조 연결라인들(AAL)로 인해 신호 간섭 등이 발생하는 것을 방지할 수 있다.

도 9를 참조하여, 제1 AP 패드(APP1)에 배치된 스캔 신호 패드의 단면 구조를 살펴보면, 기판(SUB) 상에 제1 버퍼층(BUF1)과 제2 버퍼층(BUF2)이 배치된다. 제2 버퍼층(BUF2) 상에 게이트 절연막(GI)이 배치된다. 게이트 절연막(GI) 상에 스캔 신호 패드(GSP)가 배치된다. 스캔 신호 패드(GSP)는 도 5에서 설명한 서브픽셀의 게이트 전극(GA)과 동일한 물질로 형성된다. 도시하지 않았지만 제2 AP 패드의 스캔 신호 패드도 제1 AP 패드의 스캔 신호 패드(GSP)와 동일하게 이루어질 수 있다.

스캔 신호 패드(GSP) 상에 층간 절연막(ILD)이 배치된다. 층간 절연막(ILD)은 스캔 신호 패드(GSP)를 노출시키는 제1 패드홀(PH1)이 구비된다. 층간 절연막(ILD)과 노출된 스캔 신호 패드(GSP) 상에 보조 연결라인(AAL)이 배치된다. 구체적으로, 보조 연결라인(AAL)은 노출된 스캔 신호 패드(GSP)과 제1 패드홀(PH1)을 덮으며 층간 절연막(ILD) 상에 배치된다.

스캔 신호 패드(GSP)와 보조 연결라인(AAL) 상에 패시베이션막(PAS)이 배치된다. 패시베이션막(PAS)은 보조 연결라인(AAL)을 노출시키는 제2 패드홀(PH2)이 구비된다. 패시베이션막(PAS) 상에 오버코트층(OC)이 배치된다. 오버코트층(OC)은 제2 패드홀(PH2)을 통해 보조 연결라인(AAL)을 노출시키는 제3 패드홀(PH3)이 구비된다.

이렇게 구성된 제1 AP 패드는 오토 프로브 검사 시 제1 내지 제3 패드홀(PH1~3)에 의해 노출된 보조 연결라인(AAL)에 검사용 니들이 컨택하게 된다. 검사용 니들로부터 인가되는 전압은 보조 연결라인(AAL)과 스캔 신호 패드(GSP)를 통해 GIP 구동부로 인가된다. 그리고 보조 연결라인(AAL)에 인가되는 전압은 보조 연결라인(AAL)을 통해 제2 AP 패드로 전달되어 제1 AP 패드와 제2 AP 패드 간의 전압 편차를 개선할 수 있다.

전술한 바와 같이, 본 발명은 제1 AP 패드의 스캔 신호 패드와 제2 AP 패드의 스캔 신호 패드를 연결하는 보조 연결라인들을 구비함으로써, 오토 프로브 검사 시 제1 AP 패드와 제2 AP 패드의 스캔 신호 패드들에 검사용 니들이 불균일하게 컨택되어도 제1 AP 패드와 제2 AP 패드에 인가되는 전압 편차를 개선할 수 있다. 따라서, 오토 프로브 검사 시 노치부에서 발생할 수 있는 휘도 밝음 현상 및 전류 과잉에 따른 버닝을 방지할 수 있는 이점이 있다.

이하, 비교예 및 실시예에 따른 표시 패널의 오토 프로브 검사 시 불량률에 대해 설명하기로 한다.

<비교예>

제1 AP 패드와 제2 AP 패드의 스캔 신호 패드들이 보조 연결라인으로 연결되지 않은 표시 패널을 제조하였다.

<실시예>

제1 AP 패드와 제2 AP 패드의 스캔 신호 패드들을 보조 연결라인을 통해 서로 연결한 표시 패널을 제조하였다.

하기 표 1은 전술한 비교예 및 실시예에 따라 제조된 표시 패널의 오토 프로브 검사 시 불량률을 나타낸 표이다.

패널 공정 런 차수	비교예의 불량률(%)	실시예의 불량률(%)
#1	0.9	0
#2	0.4
#3	3.8
#4	1.6
#5	1.3

상기 표 1을 참조하면, 비교예에 따라 제조된 표시 패널은 5번의 공정 런을 통해 제조된 표시 패널들을 불량률이 각각 0.9%, 0.4%, 3.8%, 1.6% 및 1.3%로 나타났다. 반면, 실시예에 따라 제조된 표시 패널은 모두 불량률이 0%로 나타났다.

이를 통해, 본 발명의 실시예에 따라 제1 AP 패드와 제2 AP 패드의 스캔 신호 패드들을 보조 연결라인을 통해 서로 연결한 표시 패널은 오토 프로브 검사 시 제1 AP 패드와 제2 AP 패드를 통해 인가되는 전압 편차가 개선되었음을 확인할 수 있었다.

상기와 같이, 본 발명은 제1 AP 패드의 스캔 신호 패드와 제2 AP 패드의 스캔 신호 패드를 연결하는 보조 연결라인들을 구비함으로써, 오토 프로브 검사 시 제1 AP 패드와 제2 AP 패드의 스캔 신호 패드들에 검사용 니들이 불균일하게 컨택되어도 제1 AP 패드와 제2 AP 패드에 인가되는 전압 편차를 개선할 수 있다. 따라서, 오토 프로브 검사 시 노치부에서 발생할 수 있는 휘도 밝음 현상 및 전류 과잉에 따른 버닝을 방지할 수 있는 이점이 있다.

이상 설명한 내용을 통해 당업자라면 본 명세서의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 본 발명에 도시된 예에서는 유기발광표시장치를 예로 들어 설명했으나, 본 발명이 이에 한정되는 것은 아니며, GIP 구동부와 AP 패드가 배치되는 표시장치라면 어느 것에나 적용될 수 있다. 따라서, 본 명세서의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

DA : 표시영역 NDA : 비표시영역
D-IC : 데이터 구동부 PAD : 패드부
APP1~2 : 제1 및 제2 AP 패드 AAL : 보조 연결라인
VSP : 전원 패드 GSP : 스캔 신호 패드
DSP : 데이터 신호 패드

Claims

복수의 서브픽셀이 배치된 표시영역과 표시영역을 둘러싸는 비표시영역을 포함하는 기판;
상기 기판의 끝단에 배치되는 패드부;
상기 패드부에 인접하며, 상기 기판의 일측변과 상기 패드부 사이에 배치된 제1 AP 패드 및 상기 기판의 일측변과 마주보는 타측변과 상기 패드부 사이에 배치된 제2 AP 패드; 및
상기 제1 AP 패드와 상기 제2 AP 패드를 연결하는 보조 연결라인을 포함하는 표시장치.
제1 항에 있어서,
상기 제1 AP 패드 및 상기 제2 AP 패드는 각각 스캔 신호 패드, 데이터 신호 패드 및 전원 패드를 포함하는 표시장치.
제2 항에 있어서,
상기 보조 연결라인은 상기 제1 AP 패드의 스캔 신호 패드와 상기 제2 AP 패드의 스캔 신호 패드를 연결하는 표시장치.
제3 항에 있어서,
상기 보조 연결라인은 각각 상기 제1 AP 패드와 상기 제2 AP 패드의 동일한 신호 패드를 연결하는 표시장치.
제1 항에 있어서,
상기 보조 연결라인은 상기 패드부와 상기 패드부에 인접한 기판의 끝단 사이에 배치되는 표시장치.
제5 항에 있어서,
상기 보조 연결라인은 상기 제1 AP 패드에 연결되어 연장되고 상기 패드부와 상기 기판의 단변 방향의 끝단 사이를 지나 상기 제2 AP 패드에 연결되는 표시장치.
제1 항에 있어서,
상기 표시영역을 사이에 두고 상기 패드부의 반대측 단변에 배치된 노치부를 포함하는 표시장치.
제1 항 내지 제7 항 중 어느 한 항에 있어서,
상기 서브픽셀은,
기판 상에 배치된 반도체층;
상기 반도체층 상에 배치된 게이트 절연막;
상기 게이트 절연막 상에 배치된 게이트 전극;
상기 게이트 전극 상에 배치된 층간 절연막; 및
상기 층간 절연막 상에 배치되어 상기 반도체층에 연결된 소스 전극 및 드레인 전극;을 포함하는 박막 트랜지스터를 포함하는 표시장치.
제8 항에 있어서,
상기 보조 연결라인은 상기 소스 전극 및 상기 드레인 전극과 동일한 물질로 이루어진 표시장치.
제8 항에 있어서,
상기 보조 연결라인은 상기 게이트 전극과 동일한 물질로 이루어진 표시장치.
제8 항에 있어서,
상기 제1 및 제2 AP 패드는 상기 게이트 전극과 동일한 물질로 이루어진 표시장치.
제3 항에 있어서,
상기 기판 상에 배치된 게이트 절연막;
상기 게이트 절연막 상에 배치되며 상기 제1 AP 패드에 구비된 스캔 신호 패드;
상기 스캔 신호 패드 상에 배치되며 상기 스캔 신호 패드를 노출시키는 패드홀이 구비된 층간 절연막; 및
상기 층간 절연막 상에 배치되며 상기 노출된 스캔 신호 패드에 컨택하는 상기 보조 연결라인을 포함하는 표시장치.
제1 항에 있어서,
상기 보조 연결라인은 복수 개로 이루어진 표시장치.
제1 항에 있어서,
상기 비표시영역에서 상기 패드부와 상기 표시부 사이에 배치된 데이터 구동부를 더 포함하며,
상기 제1 AP 패드는 상기 데이터 구동부에 인접하며 상기 기판의 일측변과 상기 데이터 구동부 사이에 배치되고, 상기 제2 AP 패드는 상기 데이터 구동부에 인접하며 상기 기판의 일측변과 마주보는 타측변과 상기 데이터 구동부 사이에 배치된 표시장치.