KR20200034942A - Method for processing semiconductor protective adhesive tape and semiconductor - Google Patents

Method for processing semiconductor protective adhesive tape and semiconductor Download PDF

Info

Publication number
KR20200034942A
KR20200034942A KR1020197017861A KR20197017861A KR20200034942A KR 20200034942 A KR20200034942 A KR 20200034942A KR 1020197017861 A KR1020197017861 A KR 1020197017861A KR 20197017861 A KR20197017861 A KR 20197017861A KR 20200034942 A KR20200034942 A KR 20200034942A
Authority
KR
South Korea
Prior art keywords
semiconductor
conductive layer
adhesive tape
pressure
sensitive adhesive
Prior art date
Application number
KR1020197017861A
Other languages
Korean (ko)
Other versions
KR102561868B1 (en
Inventor
도루 도네가와
겐지 마스자와
Original Assignee
세키스이가가쿠 고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키스이가가쿠 고교가부시키가이샤 filed Critical 세키스이가가쿠 고교가부시키가이샤
Publication of KR20200034942A publication Critical patent/KR20200034942A/en
Application granted granted Critical
Publication of KR102561868B1 publication Critical patent/KR102561868B1/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/02—Elements
    • C08K3/08—Metals
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/10—Metal compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J11/00—Features of adhesives not provided for in group C09J9/00, e.g. additives
    • C09J11/02—Non-macromolecular additives
    • C09J11/04—Non-macromolecular additives inorganic
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/30—Adhesives in the form of films or foils characterised by the adhesive composition
    • C09J7/38—Pressure-sensitive adhesives [PSA]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J9/00—Adhesives characterised by their physical nature or the effects produced, e.g. glue sticks
    • C09J9/02—Electrically-conducting adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/02—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of metals or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/06—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances
    • H01B1/08—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors mainly consisting of other non-metallic substances oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping

Landscapes

  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Medicinal Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)

Abstract

본 발명은, 반도체 제조 프로세스에 있어서 반도체 디바이스의 회로면에 첩부했을 때에, 테이프를 통하여 반도체 디바이스 상의 회로 패턴을 인식할 수 있고, 또한, 180 ℃ 이상의 고온 처리에 제공했을 때에도 높은 대전 억제 성능을 발휘할 수 있는 반도체 보호용 점착 테이프, 및 그 반도체 보호용 점착 테이프를 사용한 반도체를 처리하는 방법을 제공하는 것을 목적으로 한다.
본 발명은, 점착제층과, 그 점착제층의 일방의 면에 적층된 도전층을 갖고, 상기 점착제층측의 표면 저항률이 180 ℃, 6 시간의 가열 전과 후의 양방에 있어서 1.0 × 104 Ω/□ 이상 9.9 × 1013 Ω/□ 이하이고, 또한, 상기 도전층측에서 측정한 가시광선 투과율이 30 ％ 이상인 반도체 보호용 점착 테이프이다.The present invention can recognize a circuit pattern on a semiconductor device through a tape when it is attached to a circuit surface of the semiconductor device in the semiconductor manufacturing process, and also exhibits high antistatic performance even when subjected to high temperature processing of 180 ° C or higher. An object of the present invention is to provide an adhesive tape for semiconductor protection and a method for processing a semiconductor using the adhesive tape for semiconductor protection.
The present invention has a pressure-sensitive adhesive layer and a conductive layer laminated on one side of the pressure-sensitive adhesive layer, wherein the surface resistivity of the pressure-sensitive adhesive layer side is 180 ° C., 1.0 × 10 4 Ω / □ or higher in both before and after heating for 6 hours. It is an adhesive tape for semiconductor protection of 9.9 × 10 13 Ω / □ or less, and has a visible light transmittance of 30% or more measured on the conductive layer side.

Description

반도체 보호용 점착 테이프 및 반도체를 처리하는 방법Method for processing semiconductor protective adhesive tape and semiconductor

본 발명은, 반도체 제조 프로세스에 있어서 반도체 디바이스의 회로면에 첩부했을 때에, 테이프를 통하여 반도체 디바이스 상의 회로 패턴을 인식할 수 있고, 또한, 180 ℃ 이상의 고온 처리에 제공했을 때에도 높은 대전 억제 성능을 발휘할 수 있는 반도체 보호용 점착 테이프, 및 그 반도체 보호용 점착 테이프를 사용한 반도체를 처리하는 방법에 관한 것이다.The present invention can recognize a circuit pattern on a semiconductor device through a tape when it is attached to a circuit surface of the semiconductor device in the semiconductor manufacturing process, and also exhibits high antistatic performance even when subjected to high temperature processing of 180 ° C or higher. It relates to a semiconductor protective adhesive tape, and a method of processing a semiconductor using the semiconductor protective adhesive tape.

반도체 디바이스의 제조 공정에 있어서는, 가공시에 취급을 용이하게 하고, 파손되거나 하지 않게 하기 위해서, 반도체 디바이스의 회로면에 점착 테이프를 첩부하여 보호하는 것이 실시된다. 이와 같은 점착 테이프에는, 정전기에 의해 회로가 파손되거나 하는 경우가 없도록, 우수한 대전 억제 성능이 요구된다.In the manufacturing process of a semiconductor device, in order to facilitate handling at the time of processing and to prevent damage or damage, an adhesive tape is attached to the circuit surface of the semiconductor device to protect it. Such an adhesive tape is required to have excellent antistatic performance so that the circuit is not damaged by static electricity.

대전 방지 성능이 우수한 점착 테이프로는, 예를 들어, 점착제층 중에 도전성 필러를 분산시킨 대전 방지 점착 테이프가 알려져 있다 (예를 들어, 특허문헌 1 ∼ 3 등).As an adhesive tape excellent in antistatic performance, for example, an antistatic adhesive tape in which a conductive filler is dispersed in an adhesive layer is known (for example, Patent Documents 1 to 3, etc.).

일본 공개특허공보 2012-007093호Japanese Patent Publication No. 2012-007093 일본 공개특허공보 평9-207259호Japanese Patent Application Publication No. Hei 9-207259 일본 공개특허공보 2016-089021호Japanese Patent Publication No. 2016-089021

반도체 디바이스의 제조 공정에 있어서는, 점착 테이프측으로부터 반도체 디바이스의 회로 패턴을 인식하여 가공시의 위치 결정 등을 실시하는 경우가 있는 점에서, 점착 테이프에는 우수한 투명성도 요구된다. 그러나, 종래의 대전 방지 점착 테이프는, 충분한 대전 방지 성능을 부여할 정도로 도전성 필러를 배합하면, 투명성이 낮아진다. 이와 같은 투명성이 낮은 점착 테이프를 반도체 디바이스에 첩부한 경우, 점착 테이프를 통하여 반도체 디바이스 상의 회로 패턴을 인식할 수 없어, 공정 관리가 곤란해진다는 문제가 있다.In the manufacturing process of a semiconductor device, since the circuit pattern of a semiconductor device is recognized from the adhesive tape side, positioning may be performed at the time of processing, and the adhesive tape is also required to have excellent transparency. However, in the conventional antistatic adhesive tape, when the conductive filler is blended to the extent that sufficient antistatic performance is provided, transparency is lowered. When such an adhesive tape having low transparency is attached to a semiconductor device, there is a problem in that the circuit pattern on the semiconductor device cannot be recognized through the adhesive tape, making process management difficult.

또, 최근의 반도체 디바이스의 고성능화에 수반하여, 반도체 디바이스의 표면에 180 ℃ 이상의 고온 처리가 실시되도록 되어 왔다. 예를 들어, 차세대의 기술로서, 복수의 반도체 칩을 적층시켜 디바이스를 비약적으로 고성능화, 소형화한 TSV (Si 관통 비아/Through Si via) 를 사용한 3 차원 적층 기술이 주목받고 있다. TSV 는, 반도체 실장의 고밀도화가 가능한 것 이외에, 접속 거리를 짧게 할 수 있음으로써 저노이즈화, 저저항화가 가능하고, 액세스 스피드가 비약적으로 빨라, 사용 중에 발생하는 열의 방출도 우수하였다. 이와 같은 TSV 의 제조에서는, 연삭하여 얻은 박막 웨이퍼를 범핑하거나, 이면에 범프 형성하거나, 3 차원 적층시에 리플로를 실시하거나 하는 등의 180 ℃ 이상의 고온 처리 프로세스를 실시하는 것이 필요해진다.In addition, with the recent increase in the performance of semiconductor devices, high-temperature processing of 180 ° C or higher has been performed on the surfaces of semiconductor devices. For example, as a next-generation technology, a three-dimensional stacking technology using a TSV (Si through Si via) in which a plurality of semiconductor chips are stacked to dramatically increase and miniaturize a device has attracted attention. In addition to being able to increase the density of the semiconductor mounting, TSV is capable of reducing noise and reducing resistance by shortening the connection distance, and the access speed is dramatically improved, and heat dissipation generated during use is excellent. In the production of such TSV, it is necessary to perform a high temperature treatment process of 180 ° C or higher, such as bumping a thin film wafer obtained by grinding, bumping on the back surface, or reflowing in three-dimensional lamination.

그러나, 종래의 대전 방지 점착 테이프에서는, 180 ℃ 이상의 고온 처리에 제공하면, 대전 방지 성능이 현저하게 저하되는 경우가 있다는 문제가 있다.However, in the conventional antistatic adhesive tape, there is a problem that the antistatic performance may deteriorate remarkably when provided for a high temperature treatment of 180 ° C or higher.

본 발명은, 상기 현상을 감안하여, 반도체 제조 프로세스에 있어서 반도체 디바이스의 회로면에 첩부했을 때에, 테이프를 통하여 반도체 디바이스 상의 회로 패턴을 인식할 수 있고, 또한, 180 ℃ 이상의 고온 처리에 제공했을 때에도 높은 대전 억제 성능을 발휘할 수 있는 반도체 보호용 점착 테이프, 및 그 반도체 보호용 점착 테이프를 사용한 반도체를 처리하는 방법을 제공하는 것을 목적으로 한다.In view of the above-described phenomenon, the present invention can recognize a circuit pattern on a semiconductor device through a tape when attached to the circuit surface of the semiconductor device in the semiconductor manufacturing process, and also provides a high temperature treatment of 180 ° C or higher. An object of the present invention is to provide a semiconductor protective adhesive tape that can exhibit high antistatic performance and a method of processing a semiconductor using the semiconductor protective adhesive tape.

본 발명의 일 실시양태는, 점착제층과, 그 점착제층의 일방의 면에 적층된 도전층을 갖고, 상기 점착제층측의 표면 저항률이 180 ℃, 6 시간의 가열 전과 후의 양방에 있어서 1.0 × 104 Ω/□ 이상 9.9 × 1013 Ω/□ 이하이고, 또한, 상기 도전층측에서 측정한 가시광선 투과율이 30 ％ 이상인 반도체 보호용 점착 테이프이다.One embodiment of the present invention has a pressure-sensitive adhesive layer and a conductive layer laminated on one side of the pressure-sensitive adhesive layer, wherein the surface resistivity of the pressure-sensitive adhesive layer side is 180 ° C., 1.0 × 10 4 in both before and after heating for 6 hours. It is an adhesive tape for semiconductor protection of Ω / □ or more and 9.9 × 10 13 Ω / □ or less, and the visible light transmittance measured on the conductive layer side is 30% or more.

이하에 본 발명을 상세히 서술한다.The present invention will be described in detail below.

본 발명자들은, 예의 검토한 결과, 점착제층의 일방의 면에 나노미터 오더의 두께의 도전층을 직접 적층함으로써, 180 ℃ 이상의 고온 처리의 전후라도 점착제층측의 표면 저항률을 일정한 범위 내로 조정하여 높은 대전 억제 성능을 발휘할 수 있는 것을 알아내었다. 또, 반도체 디바이스의 회로면에 첩착 (貼着) 했을 때에 테이프를 통하여 회로 패턴을 인식할 수 있을 정도의 우수한 투명성을 발휘할 수 있는 것을 알아내어, 본 발명을 완성하였다.As a result of careful examination, the present inventors directly stacked a nanometer order-thick conductive layer on one side of the pressure-sensitive adhesive layer, thereby adjusting the surface resistivity of the pressure-sensitive adhesive layer within a certain range even before and after high temperature treatment of 180 ° C or higher. It was found that the suppression performance can be exhibited. Further, the present invention was completed by finding out that it is possible to exhibit excellent transparency sufficient to recognize a circuit pattern through a tape when it is attached to a circuit surface of a semiconductor device.

본 발명의 일 실시양태인 반도체 보호용 점착 테이프 (이하, 간단히 「점착 테이프」라고도 한다) 는, 점착제층을 갖는다.The adhesive tape for semiconductor protection which is one embodiment of the present invention (hereinafter also simply referred to as "adhesive tape") has an adhesive layer.

상기 점착제층을 구성하는 점착제 성분은 특별히 한정되지 않고, 비경화형의 점착제, 경화형의 점착제 중 어느 것을 함유하는 것이어도 된다. 그 중에서도, 회로가 형성된 반도체 디바이스의 회로가 형성된 면에 첩부하고 박리했을 때에 풀 잔존을 억제할 수 있는 점에서, 경화형 점착제를 함유하는 것이 바람직하다.The pressure-sensitive adhesive component constituting the pressure-sensitive adhesive layer is not particularly limited, and may contain either a non-curable pressure-sensitive adhesive or a curable pressure-sensitive adhesive. Among these, it is preferable to contain a curable pressure-sensitive adhesive from the viewpoint of sticking to the circuit-formed surface of the semiconductor device on which the circuit is formed, and restraining of the paste when suppressed.

상기 경화형 점착제로는, 광 조사에 의해 가교, 경화되는 광경화형 점착제나, 가열에 의해 가교, 경화되는 열경화형 점착제를 들 수 있다.Examples of the curable pressure-sensitive adhesive include a photocurable pressure-sensitive adhesive that is crosslinked and cured by light irradiation, and a heat-curable pressure-sensitive adhesive that is crosslinked and cured by heating.

상기 광경화형 점착제로는, 예를 들어, 중합성 폴리머를 주성분으로 하고, 중합 개시제로서 광중합 개시제를 사용한 광경화형 점착제를 들 수 있다.As said photocurable adhesive, the photocurable adhesive which used a polymerizable polymer as a main component and used a photoinitiator as a polymerization initiator is mentioned, for example.

상기 열경화형 점착제로는, 예를 들어, 중합성 폴리머를 주성분으로 하고, 중합 개시제로서 열중합 개시제를 사용한 열경화형 점착제를 들 수 있다.As said thermosetting adhesive, the thermosetting adhesive which used a polymerizable polymer as a main component and used a thermal polymerization initiator as a polymerization initiator is mentioned, for example.

상기 중합성 폴리머는, 예를 들어, 이하의 방법에 의해 얻을 수 있다. 즉, 먼저, 분자 내에 관능기를 가진 (메트)아크릴계 폴리머 (이하, 「관능기 함유 (메트)아크릴계 폴리머」라고도 한다) 를 미리 합성한다. 이어서, 그 관능기 함유 (메트)아크릴계 폴리머에, 분자 내에 상기의 관능기와 반응하는 관능기와 라디칼 중합성의 불포화 결합을 갖는 화합물 (이하, 「관능기 함유 불포화 화합물」이라고도 한다) 을 반응시킴으로써, 중합성 폴리머를 얻을 수 있다.The polymerizable polymer can be obtained, for example, by the following method. That is, first, a (meth) acrylic polymer having a functional group in a molecule (hereinafter also referred to as a "functional group-containing (meth) acrylic polymer") is synthesized in advance. Subsequently, the polymerizable polymer is reacted with the functional group-containing (meth) acrylic polymer by reacting a functional group reacting with the functional group in the molecule and a compound having a radically polymerizable unsaturated bond (hereinafter also referred to as a "functional group-containing unsaturated compound"). Can be obtained.

상기 관능기 함유 (메트)아크릴계 폴리머는, 상온에서 점착성을 갖는 폴리머로서, 일반적인 (메트)아크릴계 폴리머의 경우와 동일한 방법에 의해 얻을 수 있다. 즉, 알킬기의 탄소수가 통상적으로 2 ∼ 18 의 범위에 있는 아크릴산알킬에스테르 및/또는 메타크릴산알킬에스테르를 주모노머로 하고, 이것과 관능기 함유 모노머와, 추가로 필요에 따라 이것들과 공중합 가능한 다른 개질용 모노머를 통상적인 방법에 의해 공중합시킴으로써 얻어진다.The functional group-containing (meth) acrylic polymer is a polymer having tack at room temperature and can be obtained by the same method as in the case of a general (meth) acrylic polymer. That is, the alkyl group having an acrylic acid alkyl ester and / or an alkyl methacrylate ester usually having a carbon number in the range of 2 to 18 is used as a main monomer, and a functional group-containing monomer, and further modification capable of copolymerizing these as necessary. It is obtained by copolymerizing a solvent monomer by a conventional method.

상기 관능기 함유 (메트)아크릴계 폴리머의 중량 평균 분자량은 통상적으로 20 만 ∼ 200 만 정도이다.The weight average molecular weight of the functional group-containing (meth) acrylic polymer is usually about 200,000 to 2,000,000.

상기 관능기 함유 모노머로는, 예를 들어, 아크릴산, 메타크릴산 등의 카르복실기 함유 모노머나, 아크릴산하이드록시에틸, 메타크릴산하이드록시에틸 등의 하이드록실기 함유 모노머나, 아크릴산글리시딜, 메타크릴산글리시딜 등의 에폭시기 함유 모노머나, 아크릴산이소시아네이트에틸, 메타크릴산이소시아네이트에틸 등의 이소시아네이트기 함유 모노머나, 아크릴산아미노에틸, 메타크릴산아미노에틸 등의 아미노기 함유 모노머 등을 들 수 있다.Examples of the functional group-containing monomer include carboxyl group-containing monomers such as acrylic acid and methacrylic acid, and hydroxyl group-containing monomers such as hydroxyethyl acrylate and hydroxyethyl methacrylate, glycidyl acrylate, and methacryl. And epoxy group-containing monomers such as acid glycidyl, isocyanate ethyl acrylate, and isocyanate group-containing monomers such as isocyanate ethyl acrylate, and amino group-containing monomers such as aminoethyl acrylate and aminoethyl methacrylate.

상기 공중합 가능한 다른 개질용 모노머로는, 예를 들어, 아세트산비닐, 아크릴로니트릴, 스티렌 등의 일반적인 (메트)아크릴계 폴리머에 사용되고 있는 각종 모노머를 들 수 있다.Examples of other copolymerizable monomers for modification include various monomers used in general (meth) acrylic polymers such as vinyl acetate, acrylonitrile, and styrene.

상기 관능기 함유 (메트)아크릴계 폴리머에 반응시키는 관능기 함유 불포화 화합물로는, 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기에 따라 상기 서술한 관능기 함유 모노머와 동일한 것을 사용할 수 있다. 예를 들어, 상기 관능기 함유 (메트)아크릴계 폴리머의 관능기가 카르복실기인 경우에는 에폭시기 함유 모노머나 이소시아네이트기 함유 모노머가 사용된다. 또, 동(同) 관능기가 하이드록실기인 경우에는 이소시아네이트기 함유 모노머가 사용된다. 또, 동 관능기가 에폭시기인 경우에는 카르복실기 함유 모노머나 아크릴아미드 등의 아미드기 함유 모노머가 사용된다. 또한, 동 관능기가 아미노기인 경우에는 에폭시기 함유 모노머가 사용된다.As the functional group-containing unsaturated compound reacted with the functional group-containing (meth) acrylic polymer, the same functional group-containing monomer as described above may be used depending on the functional group of the functional group-containing (meth) acrylic polymer. For example, when the functional group of the functional group-containing (meth) acrylic polymer is a carboxyl group, an epoxy group-containing monomer or an isocyanate group-containing monomer is used. Moreover, when the same functional group is a hydroxyl group, an isocyanate group-containing monomer is used. In addition, when the same functional group is an epoxy group, an amide group-containing monomer such as a carboxyl group-containing monomer or acrylamide is used. Further, when the functional group is an amino group, an epoxy group-containing monomer is used.

상기 광중합 개시제는, 예를 들어, 250 ∼ 800 ㎚ 의 파장의 광을 조사함으로써 활성화되는 것을 들 수 있다. 이와 같은 광중합 개시제로는, 예를 들어, 아세토페논 유도체 화합물, 벤조인에테르계 화합물, 케탈 유도체 화합물, 포스핀옥사이드 유도체 화합물, 비스(η5-시클로펜타디에닐)티타노센 유도체 화합물 등을 들 수 있다. 상기 아세토페논 유도체 화합물로는, 메톡시아세토페논 등을 들 수 있다. 상기 벤조인에테르계 화합물로는, 벤조인프로필에테르, 벤조인이소부틸에테르 등을 들 수 있다. 상기 케탈 유도체 화합물로는, 벤질디메틸케탈, 아세토페논디에틸케탈 등을 들 수 있다. 상기 광중합 개시제로는, 예를 들어, 비스(η5-시클로펜타디에닐)티타노센 유도체 화합물, 벤조페논, 미힐러케톤, 클로로티오크산톤, 도데실티오크산톤, 디메틸티오크산톤, 디에틸티오크산톤, α-하이드록시시클로헥실페닐케톤, 2-하이드록시메틸페닐프로판 등의 광라디칼 중합 개시제를 들 수 있다. 이들 광중합 개시제는, 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.Examples of the photopolymerization initiator are activated by irradiating light having a wavelength of 250 to 800 nm. Examples of such photopolymerization initiators include acetophenone derivative compounds, benzoin ether compounds, ketal derivative compounds, phosphine oxide derivative compounds, bis (η5-cyclopentadienyl) titanocene derivative compounds, and the like. . As said acetophenone derivative compound, methoxy acetophenone etc. are mentioned. Examples of the benzoin ether-based compound include benzoin propyl ether and benzoin isobutyl ether. Benzyl dimethyl ketal, acetophenone diethyl ketal, etc. are mentioned as said ketal derivative compound. Examples of the photopolymerization initiator include bis (η5-cyclopentadienyl) titanocene derivative compounds, benzophenones, mihila ketones, chlorothioxanthones, dodecylthioxanthones, dimethylthioxanthones, and diethylthiocs. And photoradical polymerization initiators such as acid tones, α-hydroxycyclohexylphenylketone, and 2-hydroxymethylphenylpropane. These photopolymerization initiators may be used alone, or two or more of them may be used in combination.

상기 열중합 개시제로는, 열에 의해 분해되고, 중합 경화를 개시하는 활성 라디칼을 발생시키는 것을 들 수 있다. 구체적으로는 예를 들어, 디쿠밀퍼옥사이드, 디-t-부틸퍼옥사이드, t-부틸퍼옥시벤조에이트, t-부틸하이드로퍼옥사이드, 벤조일퍼옥사이드, 쿠멘하이드로퍼옥사이드, 디이소프로필벤젠하이드로퍼옥사이드, 파라멘탄하이드로퍼옥사이드, 디-t-부틸퍼옥사이드 등을 들 수 있다.As said thermal polymerization initiator, what decompose | disassembles by heat and generate | occur | produces the active radical which starts polymerization hardening is mentioned. Specifically, for example, dicumyl peroxide, di-t-butyl peroxide, t-butyl peroxybenzoate, t-butyl hydroperoxide, benzoyl peroxide, cumene hydroperoxide, diisopropylbenzenehydroperoxide , Paramentan hydroperoxide, di-t-butyl peroxide, and the like.

단, 상기 경화형 점착제가 높은 내열성을 발휘하기 위해서는, 상기 열중합 개시제는, 열 분해 온도가 200 ℃ 이상인 열중합 개시제를 사용하는 것이 바람직하다. 이와 같은 열 분해 온도가 높은 열중합 개시제는, 쿠멘하이드로퍼옥사이드, 파라멘탄하이드로퍼옥사이드, 디-t-부틸퍼옥사이드 등을 들 수 있다.However, in order to exhibit the high heat resistance of the curable pressure-sensitive adhesive, it is preferable to use a thermal polymerization initiator having a thermal decomposition temperature of 200 ° C or higher. Examples of the thermal polymerization initiator having a high thermal decomposition temperature include cumene hydroperoxide, paramentan hydroperoxide, and di-t-butyl peroxide.

이들 열중합 개시제 중 시판되고 있는 것으로는 특별히 한정되지 않지만, 예를 들어, 퍼부틸 D, 퍼부틸 H, 퍼부틸 P, 퍼펜타 H (이상 모두 니치유사 제조) 등이 바람직하다. 이들 열중합 개시제는, 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.Although what is marketed among these thermal polymerization initiators is not specifically limited, For example, perbutyl D, perbutyl H, perbutyl P, perpenta H (both are manufactured by Nichiyu Co., Ltd.) and the like are preferable. These thermal polymerization initiators may be used alone, or two or more of them may be used in combination.

상기 경화형 점착제는, 라디칼 중합성의 다관능 올리고머 또는 모노머를 함유하는 것이 바람직하다. 라디칼 중합성의 다관능 올리고머 또는 모노머를 함유함으로써, 광경화성, 열경화성이 향상된다.It is preferable that the said curable adhesive contains a radically polymerizable polyfunctional oligomer or monomer. By containing a radically polymerizable polyfunctional oligomer or monomer, photocurability and thermosetting properties are improved.

상기 다관능 올리고머 또는 모노머는, 분자량이 1 만 이하인 것이 바람직하고, 보다 바람직하게는 가열 또는 광의 조사에 의한 경화형 점착제의 삼차원 망상화가 효율적으로 이루어지도록, 그 분자량이 5000 이하이고 또한 분자 내의 라디칼 중합성의 불포화 결합의 수가 2 ∼ 20 개인 것이다.The polyfunctional oligomer or monomer preferably has a molecular weight of 10,000 or less, more preferably a molecular weight of 5000 or less and a radically polymerizable molecule in the molecule, so that three-dimensional networking of the curable pressure-sensitive adhesive by heating or irradiation with light is performed efficiently. The number of unsaturated bonds is 2 to 20.

상기 다관능 올리고머 또는 모노머는, 예를 들어, 트리메틸올프로판트리아크릴레이트, 테트라메틸올메탄테트라아크릴레이트, 펜타에리트리톨트리아크릴레이트, 펜타에리트리톨테트라아크릴레이트, 디펜타에리트리톨모노하이드록시펜타아크릴레이트, 디펜타에리트리톨헥사아크릴레이트 등을 들 수 있다. 또, 상기 동일한 메타크릴레이트류 등을 들 수 있다. 그 밖에, 1,4-부틸렌글리콜디아크릴레이트, 1,6-헥산디올디아크릴레이트, 폴리에틸렌글리콜디아크릴레이트, 시판되는 올리고에스테르아크릴레이트, 상기 동일한 메타크릴레이트류 등을 들 수 있다. 이들 다관능 올리고머 또는 모노머는, 단독으로 사용되어도 되고, 2 종 이상이 병용되어도 된다.The polyfunctional oligomer or monomer is, for example, trimethylolpropane triacrylate, tetramethylolmethanetetraacrylate, pentaerythritol triacrylate, pentaerythritol tetraacrylate, dipentaerythritol monohydroxypentaacrylic. Rate, dipentaerythritol hexaacrylate, and the like. Moreover, the said methacrylates etc. are mentioned. In addition, 1,4-butylene glycol diacrylate, 1,6-hexanediol diacrylate, polyethylene glycol diacrylate, commercially available oligoester acrylate, and the same methacrylates may be mentioned. These polyfunctional oligomers or monomers may be used alone or in combination of two or more.

상기 점착제층은, 추가로, 자극에 의해 기체를 발생시키는 기체 발생제를 함유해도 된다. 상기 기체 발생제를 함유하는 경우에는, 피착체로부터 점착 테이프를 박리할 때에, 자극을 주어 상기 기체 발생제로부터 기체를 발생시킴으로써, 보다 용이하게, 또한, 풀이 잔존하지 않고 점착 테이프를 박리할 수 있다.The pressure-sensitive adhesive layer may further contain a gas generating agent that generates gas by stimulation. When containing the said gas generating agent, when peeling an adhesive tape from an adherend, a stimulus is given and a gas is generated from the said gas generating agent, and the adhesive tape can be peeled more easily and without a paste remaining. .

상기 기체 발생제는 특별히 한정되지 않지만, 가열을 수반하는 처리에 대한 내성이 우수한 점에서, 페닐아세트산, 디페닐아세트산, 트리페닐아세트산 등의 카르복실산 화합물 또는 그 염이나, 1H-테트라졸, 5-페닐-1H-테트라졸, 5,5-아조비스-1H-테트라졸 등의 테트라졸 화합물 또는 그 염 등이 바람직하다. 이와 같은 기체 발생제는, 자외선 등의 광을 조사함으로써 기체를 발생시키는 한편, 200 ℃ 정도의 고온하에서도 분해되지 않는 높은 내열성을 갖는다.Although the gas generating agent is not particularly limited, carboxylic acid compounds such as phenylacetic acid, diphenylacetic acid, and triphenylacetic acid, or salts thereof, or 1H-tetrazole, 5, in terms of excellent resistance to treatment with heating. Preferred are tetrazole compounds such as -phenyl-1H-tetrazole and 5,5-azobis-1H-tetrazole, or salts thereof. Such a gas generating agent generates gas by irradiating light such as ultraviolet rays, and has high heat resistance that does not decompose even at high temperatures of about 200 ° C.

상기 점착제층이 상기 기체 발생제를 함유하는 경우에는, 추가로, 광 증감제를 함유해도 된다. 상기 광 증감제는, 상기 기체 발생제에 대한 광에 의한 자극을 증폭시키는 효과를 갖는 점에서, 보다 적은 광의 조사에 의해 기체를 방출시킬 수 있다. 또, 보다 넓은 파장 영역의 광에 의해 기체를 방출시킬 수 있다.When the said adhesive layer contains the said gas generating agent, you may further contain the photosensitizer. Since the light-sensitizer has an effect of amplifying stimulation by light to the gas-generating agent, the gas can be released by irradiation of less light. Moreover, the gas can be emitted by light in a wider wavelength range.

상기 점착제층이 점착제 성분으로서 상기 경화형 점착제를 함유하는 경우, 상기 경화형 점착제와 가교 가능한 관능기를 갖는 실리콘 화합물을 함유해도 된다. 실리콘 화합물은, 내열성이 우수한 점에서, 200 ℃ 이상의 가열을 수반하는 처리를 거쳐도 점착제의 눌어 붙음 등을 억제하고, 박리시에는 피착체 계면에 블리드 아웃하여, 박리를 용이하게 한다. 실리콘 화합물이 상기 경화형 점착제와 가교 가능한 관능기를 가짐으로써, 광 조사 또는 가열함으로써 상기 경화형 점착제와 화학 반응하여 상기 경화형 점착제 중에 유입되는 점에서, 피착체에 실리콘 화합물이 부착되어 오염되는 경우가 없다. 또, 실리콘 화합물을 배합함으로써, 피착체 상에 대한 풀 잔존을 억제하는 효과도 발휘된다. 또한, 실리콘 화합물이 갖는, 상기 경화형 점착제와 가교 가능한 관능기로는, 예를 들어 이중 결합 등의 중합성 관능기를 들 수 있다.When the said adhesive layer contains the said curable adhesive as an adhesive component, you may contain the silicone compound which has a functional group crosslinkable with the said curable adhesive. Since the silicone compound has excellent heat resistance, it suppresses sticking or the like of the pressure-sensitive adhesive even after a treatment involving heating at 200 ° C. or higher, and bleeds out at the interface of the adherend during peeling to facilitate peeling. Since the silicone compound has a functional group capable of crosslinking with the curable pressure-sensitive adhesive, it is chemically reacted with the curable pressure-sensitive adhesive by light irradiation or heating, so that the silicone compound adheres to the adherend and is not contaminated. Moreover, the effect of suppressing the residual of the glue on the adherend is also exhibited by blending the silicone compound. Moreover, polymerizable functional groups, such as a double bond, are mentioned as a functional group crosslinkable with the said curable adhesive which a silicone compound has.

본 발명의 일 실시양태에 있어서, 상기 점착제층은 도전성 필러나 도전성 화합물 등의 도전성 물질을 함유하지 않는 것이 바람직하다. 점착제층이 도전성 필러를 함유하지 않는 경우, 도전성 필러의 존재에 의한 점착력의 저하나, 도전성 화합물의 블리드에 의한 시간 경과적인 점착력의 저하를 억제할 수 있다. 또, 점착제층이 도전성 화합물을 함유하지 않는 경우, 고온 처리에 의한 도전성 화합물의 부반응을 억제할 수 있어, 점착력의 저하 및 반도체에 대한 오염을 억제할 수 있다.In one embodiment of the present invention, it is preferable that the pressure-sensitive adhesive layer does not contain a conductive material such as a conductive filler or a conductive compound. When the pressure-sensitive adhesive layer does not contain a conductive filler, it is possible to suppress a decrease in the adhesive strength due to the presence of the conductive filler or a decrease in the adhesive strength over time due to the bleeding of the conductive compound. In addition, when the pressure-sensitive adhesive layer does not contain a conductive compound, side reactions of the conductive compound by high-temperature treatment can be suppressed, and a decrease in adhesive strength and contamination to the semiconductor can be suppressed.

상기 점착제층의 두께는 특별히 한정되지 않지만, 바람직한 하한은 5 ㎛, 바람직한 상한은 100 ㎛ 이다. 상기 점착제층의 두께가 상기 범위이면 충분한 점착력으로 피착체를 보호할 수 있고, 또한 박리시의 풀 잔존을 억제할 수도 있다. 점착력을 더욱 향상시킴과 함께, 박리시의 풀 잔존을 더욱 억제하는 관점에서, 상기 점착제층의 두께의 보다 바람직한 하한은 10 ㎛, 보다 바람직한 상한은 60 ㎛ 이다.The thickness of the pressure-sensitive adhesive layer is not particularly limited, but the preferred lower limit is 5 μm and the preferred upper limit is 100 μm. If the thickness of the pressure-sensitive adhesive layer is within the above range, the adherend can be protected with sufficient adhesion, and it is also possible to suppress the remaining of the glue at the time of peeling. From the viewpoint of further improving the adhesive force and further suppressing the remaining of the glue at the time of peeling, a more preferable lower limit of the thickness of the pressure-sensitive adhesive layer is 10 μm, and a more preferred upper limit is 60 μm.

상기 점착 테이프에서는, 상기 점착제층의 일방의 면에 도전층이 적층되어 있다. 이와 같은 도전층을 형성함으로써, 투명성을 확보하면서 점착제층측의 표면 저항률을 일정한 범위로 조정할 수 있다. 또, 180 ℃ 이상의 고온 처리에 제공했을 때에도, 높은 대전 억제 성능을 발휘할 수 있다.In the adhesive tape, a conductive layer is laminated on one side of the adhesive layer. By forming such a conductive layer, the surface resistivity on the pressure-sensitive adhesive layer side can be adjusted within a certain range while ensuring transparency. Moreover, even when it is provided for high-temperature processing of 180 ° C or higher, high antistatic performance can be exhibited.

상기 점착 테이프의 투명성이나 표면 저항률은, 상기 도전층을 구성하는 금속 등의 종류, 상기 도전층의 두께, 상기 도전층의 면적 등을 조정함으로써, 자유롭게 조정 가능하다.The transparency and surface resistivity of the adhesive tape can be freely adjusted by adjusting the kind of metal or the like constituting the conductive layer, the thickness of the conductive layer, the area of the conductive layer, and the like.

상기 도전층은 특별히 한정되지 않지만, 도전층의 두께의 조정을 실시하기 쉽고, 점착 테이프의 투명성 및 표면 저항의 향상의 양립을 달성하기 쉬운 관점에서, 금속, 합금 또는 금속 화합물로 이루어지는 것이 바람직하다. 금, 합금, 금속 화합물은 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.Although the said conductive layer is not specifically limited, It is preferable that it consists of metal, an alloy, or a metal compound from a viewpoint which is easy to adjust the thickness of a conductive layer, and is easy to achieve both the transparency of the adhesive tape and the improvement of surface resistance. The gold, alloy, and metal compound may be used alone or in combination of two or more.

상기 도전층을 구성할 수 있는 금속으로는, 예를 들어, 금, 은, 구리, 백금, 티탄, 알루미늄, 주석 등의 금속을 들 수 있다.As a metal which can constitute the said conductive layer, metals, such as gold, silver, copper, platinum, titanium, aluminum, and tin, are mentioned, for example.

상기 도전층이 금속으로 이루어지는 경우, 도전층은 상기 금속으로 이루어지는 단층 또는 복층으로 이루어져도 된다.When the conductive layer is made of metal, the conductive layer may be composed of a single layer or a double layer made of the metal.

상기 도전층을 구성할 수 있는 합금으로는, 예를 들어, 철을 함유하는 합금, 및 몰리브덴을 함유하는 합금을 들 수 있다.As an alloy which can constitute the said conductive layer, an alloy containing iron and an alloy containing molybdenum are mentioned, for example.

상기 철을 함유하는 합금으로는, 크롬 및 철을 함유하는 합금, 그리고 크롬, 니켈 및 철을 함유하는 합금을 들 수 있고, 구체적으로는 스테인리스강 (SUS) 을 들 수 있다.Examples of the alloy containing iron include an alloy containing chromium and iron, and an alloy containing chromium, nickel and iron, and specifically, stainless steel (SUS).

상기 스테인리스강 (SUS) 으로는, 구체적으로는 예를 들어, 스테인리스강 (SUS201), 스테인리스강 (SUS202), 스테인리스강 (SUS301), 스테인리스강 (SUS302), 스테인리스강 (SU303), 스테인리스강 (SUS304), 스테인리스강 (SUS306), 스테인리스강 (SUS310s), 스테인리스강 (SUS316), 스테인리스강 (SUS317), 스테인리스강 (SUS329J11), 스테인리스강 (SUS403), 스테인리스강 (SUS405), 스테인리스강 (SUS420), 스테인리스강 (SUS430), 스테인리스강 (SUS430LX), 스테인리스강 (SUS6330) 등을 들 수 있다.Examples of the stainless steel (SUS) include, for example, stainless steel (SUS201), stainless steel (SUS202), stainless steel (SUS301), stainless steel (SUS302), stainless steel (SU303), stainless steel (SUS304) ), Stainless steel (SUS306), stainless steel (SUS310s), stainless steel (SUS316), stainless steel (SUS317), stainless steel (SUS329J11), stainless steel (SUS403), stainless steel (SUS405), stainless steel (SUS420), Stainless steel (SUS430), stainless steel (SUS430LX), stainless steel (SUS6330), and the like.

상기 몰리브덴을 함유하는 합금은, 몰리브덴을 함유하고 있으면 특별히 한정되지 않지만, 니켈 및 크롬을 추가로 함유하는 것이 바람직하다.The alloy containing molybdenum is not particularly limited as long as it contains molybdenum, but it is preferable to further contain nickel and chromium.

상기 몰리브덴을 함유하는 합금에 있어서의 몰리브덴의 함유량의 하한은 특별히 한정되지 않지만, 표면 저항 및 투명성을 양립시키는 관점에서, 5 중량％ 가 바람직하고, 7 중량％ 가 보다 바람직하고, 9 중량％ 가 더욱 바람직하고, 11 중량％ 가 보다 더 바람직하고, 13 중량％ 가 특히 바람직하고, 15 중량％ 가 매우 바람직하고, 16 중량％ 가 가장 바람직하다. 또, 상기 몰리브덴을 함유하는 합금에 있어서의 몰리브덴의 함유량의 상한은, 표면 저항률의 조정의 용이화의 관점에서, 30 중량％ 가 바람직하고, 25 중량％ 가 보다 바람직하고, 20 중량％ 가 더욱 바람직하다.Although the lower limit of the content of molybdenum in the alloy containing molybdenum is not particularly limited, from the viewpoint of achieving both surface resistance and transparency, 5% by weight is preferable, 7% by weight is more preferable, and 9% by weight is further It is preferable, 11% by weight is more preferable, 13% by weight is particularly preferable, 15% by weight is very preferable, and 16% by weight is most preferable. Moreover, the upper limit of the content of molybdenum in the alloy containing molybdenum is preferably 30% by weight, more preferably 25% by weight, and even more preferably 20% by weight from the viewpoint of ease of adjustment of the surface resistivity. Do.

상기 몰리브덴을 함유하는 합금이 니켈 및 크롬을 함유하는 경우, 몰리브덴 함유량이 5 중량％ 이상, 니켈 함유량이 40 중량％ 이상, 크롬 함유량이 1 중량％ 이상인 것이 바람직하다. 상기 몰리브덴을 함유하는 합금으로는, 구체적으로는 하스텔로이 (등록상표), 인코넬 (등록상표), 카펜터 (등록상표), 인콜로이 (등록상표) 등의 합금을 들 수 있다.When the alloy containing molybdenum contains nickel and chromium, it is preferable that the molybdenum content is 5% by weight or more, the nickel content is 40% by weight or more, and the chromium content is 1% by weight or more. Examples of the alloy containing molybdenum include alloys such as Hastelloy (registered trademark), Inconel (registered trademark), Carpenter (registered trademark), and Incoloy (registered trademark).

상기 하스텔로이 (등록상표) 로는, 구체적으로는 예를 들어, 하스텔로이 (HASTELLOY B-2), 하스텔로이 (HASTELLOY B-3), 하스텔로이 (HASTELLOY C-4), 하스텔로이 (HASTELLOY C-2000), 하스텔로이 (HASTELLOY C-22), 하스텔로이 (HASTELLOY C-276), 하스텔로이 (HASTELLOY G-30), 하스텔로이 (HASTELLOY N), 하스텔로이 (HASTELLOY W), 하스텔로이 (HASTELLOY X) 등을 들 수 있다.The Hastelloy (registered trademark) specifically, for example, Hastelloy (HASTELLOY B-2), Hastelloy (HASTELLOY B-3), Hastelloy (HASTELLOY C-4), Hastelloy (HASTELLOY C-2000) ), Hastelloy (C-22), Hastelloy (HASTELLOY C-276), Hastelloy (HASTELLOY G-30), Hastelloy (HASTELLOY N), Hastelloy (HASTELLOY W), Hastelloy (HASTELLOY X) etc. Can be mentioned.

상기 인코넬 (등록상표) 로는, 구체적으로는 예를 들어, 인코넬 (Inconel 600), 인코넬 (Inconel 625), 인코넬 (Inconel 690), 인코넬 (Inconel 718), 인코넬 (Inconel X750) 등을 들 수 있다.As the Inconel (registered trademark), specifically, for example, Inconel (Inconel 600), Inconel (Inconel 625), Inconel (Inconel 690), Inconel (Inconel 718), Inconel (Inconel X750) and the like.

상기 카펜터 (등록상표) 로는, 구체적으로는 예를 들어, 카펜터 (Carpenter 20Cb3) 등을 들 수 있다.As said carpenter (registered trademark), specifically, a carpenter (Carpenter 20Cb3) etc. are mentioned, for example.

상기 도전층을 구성할 수 있는 합금으로는, 예를 들어, 모넬 등의 니켈과 구리를 함유하는 합금도 사용할 수 있다.As the alloy that can constitute the conductive layer, for example, an alloy containing nickel and copper, such as Monel, can also be used.

상기 모넬로는, 구체적으로는 예를 들어, 모넬 (Monel 400), 모넬 (Monel K500), 모넬 (Monel R), 모넬 (Monel S) 등을 들 수 있다.Examples of the monel include, for example, monel (Monel 400), monel (Monel K500), monel (Monel R), monel (Monel S), and the like.

상기 도전층이 합금으로 이루어지는 경우, 도전층은 상기 합금으로 이루어지는 단층 또는 복층으로 이루어져도 된다.When the conductive layer is made of an alloy, the conductive layer may be composed of a single layer or a multi-layer made of the alloy.

상기 도전층을 구성할 수 있는 금속 화합물로는, 예를 들어, 주석 도프 산화인듐 (ITO), 불소 도프 산화주석 (FTO), 안티몬 도프 산화주석 (ATO), 알루미늄 도프 산화아연 (AZO), 갈륨 도프 산화아연 (GZO), 산화티탄 (TiO) 등의 금속 산화물을 들 수 있다.Examples of the metal compound that may constitute the conductive layer include tin-doped indium oxide (ITO), fluorine-doped tin oxide (FTO), antimony-doped tin oxide (ATO), aluminum-doped zinc oxide (AZO), and gallium. And metal oxides such as dope zinc oxide (GZO) and titanium oxide (TiO).

상기 도전층이 금속 화합물로 이루어지는 경우, 도전층은 단층 또는 복층으로 이루어져도 된다.When the conductive layer is made of a metal compound, the conductive layer may be composed of a single layer or multiple layers.

또, 상기 도전층은, 금속으로 이루어지는 층, 합금으로 이루어지는 층 및/또는 금속 화합물로 이루어지는 층의 복층이어도 된다.Further, the conductive layer may be a multilayer of a layer made of a metal, a layer made of an alloy, and / or a layer made of a metal compound.

상기 도전층은, 도전층에 크랙이 발생하기 어려워, 도전성을 안정적으로 유지하기 쉬운 관점에서, 금, 은, 구리, 백금, 티탄, 주석, 스테인리스강 (SUS), 몰리브덴 함유 합금 (하스텔로이 등), 주석 도프 산화인듐 (ITO), 불소 도프 산화주석 (FTO), 안티몬 도프 산화주석 (ATO), 알루미늄 도프 산화아연 (AZO), 갈륨 도프 산화아연 (GZO), 또는 산화티탄 (TiO) 으로 이루어지는 것이 바람직하다. 또, 상기 도전층은, 내열성을 더욱 높이는 관점에서, 금, 은, 구리, 백금, 티탄, 주석, 스테인리스강 (SUS) 으로 이루어지는 것이 보다 바람직하고, 또한, 표면의 반사를 억제하여 시인성을 높이는 관점에서, 스테인리스강 (SUS) 으로 이루어지는 것이 더욱 바람직하다.The conductive layer is hardly cracked in the conductive layer, and from the viewpoint of easily maintaining conductivity, gold, silver, copper, platinum, titanium, tin, stainless steel (SUS), and a molybdenum-containing alloy (such as Hastelloy) , Consisting of tin-doped indium oxide (ITO), fluorine-doped tin oxide (FTO), antimony-doped tin oxide (ATO), aluminum-doped zinc oxide (AZO), gallium-doped zinc oxide (GZO), or titanium oxide (TiO) desirable. In addition, from the viewpoint of further increasing the heat resistance, the conductive layer is more preferably made of gold, silver, copper, platinum, titanium, tin, and stainless steel (SUS), and further suppressing reflection of the surface to increase visibility. In, it is more preferably made of stainless steel (SUS).

상기 도전층의 두께는 특별히 한정되지 않지만, 바람직한 하한은 2 ㎚, 바람직한 상한은 300 ㎚ 이다. 상기 도전층의 두께가 상기 범위이면, 상기 점착 테이프의 투명성이나 표면 저항률을 원하는 범위로 조정하는 것을 용이하게 할 수 있다. 상기 도전층의 두께가 2 ㎚ 이상이면, 열을 가했을 때에 있어서의 도전층의 산화가 억제되어, 대전 억제 성능을 유지할 수 있다. 대전 억제 성능 및 투명성을 더욱 높이는 관점에서, 상기 도전층의 두께의 보다 바람직한 하한은 3 ㎚, 보다 바람직한 상한은 100 ㎚ 이고, 더욱 바람직한 상한은 50 ㎚, 특히 바람직한 상한은 30 ㎚, 가장 바람직한 상한은 20 ㎚ 이다.Although the thickness of the said conductive layer is not specifically limited, The preferable lower limit is 2 nm, and the preferable upper limit is 300 nm. When the thickness of the conductive layer is within the above range, it is possible to easily adjust the transparency or surface resistivity of the adhesive tape to a desired range. When the thickness of the conductive layer is 2 nm or more, oxidation of the conductive layer when heat is applied is suppressed, and charge suppression performance can be maintained. From the viewpoint of further increasing the charge suppression performance and transparency, the more preferable lower limit of the thickness of the conductive layer is 3 nm, the more preferred upper limit is 100 nm, the more preferred upper limit is 50 nm, the particularly preferred upper limit is 30 nm, and the most preferred upper limit is 20 nm.

상기 도전층의 두께는 특별히 한정되지 않지만, 상기 도전층이 금속으로 이루어지는 경우에 있어서는 바람직한 하한은 2 ㎚, 바람직한 상한은 50 ㎚ 이다. 상기 금속으로 이루어지는 도전층의 두께가 이 범위 내이면, 상기 점착 테이프의 투명성이나 표면 저항률을 원하는 범위로 조정하는 것이 용이해진다. 상기 도전층의 두께가 2 ㎚ 이상이면, 열을 가했을 때에 도전층의 산화가 억제되어, 대전 억제 성능을 유지할 수 있다. 또한, 산소는 특히 점착제층측으로부터 침입한다. 대전 억제 성능 및 투명성을 더욱 높이는 관점에서, 상기 도전층의 두께의 보다 바람직한 하한은 3 ㎚, 보다 바람직한 상한은 30 ㎚ 이고, 더욱 바람직한 상한은 20 ㎚, 특히 바람직한 상한은 15 ㎚ 이다.Although the thickness of the said conductive layer is not specifically limited, When the said conductive layer consists of metal, the preferable lower limit is 2 nm, and the preferable upper limit is 50 nm. When the thickness of the conductive layer made of the metal is within this range, it becomes easy to adjust the transparency and surface resistivity of the adhesive tape to a desired range. When the thickness of the conductive layer is 2 nm or more, oxidation of the conductive layer is suppressed when heat is applied, and charge suppression performance can be maintained. Moreover, oxygen invades especially from the pressure-sensitive adhesive layer side. From the viewpoint of further enhancing the charge suppression performance and transparency, the more preferable lower limit of the thickness of the conductive layer is 3 nm, the more preferred upper limit is 30 nm, the more preferred upper limit is 20 nm, and the particularly preferred upper limit is 15 nm.

상기 도전층이 합금으로 이루어지는 경우에 있어서, 상기 도전층의 두께의 바람직한 하한은 2 ㎚, 바람직한 상한은 10 ㎚ 이다. 상기 합금으로 이루어지는 도전층의 두께가 이 범위 내이면, 상기 점착 테이프의 투명성이나 표면 저항률을 원하는 범위로 조정하는 것이 용이해진다. 상기 도전층의 두께가 2 ㎚ 이상이면, 열을 가했을 때에 도전층의 산화가 억제되어, 대전 억제 성능을 유지할 수 있다. 또한, 산소는 특히 점착제층측으로부터 침입한다. 대전 억제 성능 및 투명성을 더욱 높이는 관점에서, 상기 도전층의 두께의 보다 바람직한 상한은 7.5 ㎚, 더욱 바람직한 상한은 5 ㎚ 이다.In the case where the conductive layer is made of an alloy, the preferred lower limit of the thickness of the conductive layer is 2 nm, and the preferred upper limit is 10 nm. When the thickness of the conductive layer made of the alloy is within this range, it becomes easy to adjust the transparency and surface resistivity of the adhesive tape to a desired range. When the thickness of the conductive layer is 2 nm or more, oxidation of the conductive layer is suppressed when heat is applied, and charge suppression performance can be maintained. Moreover, oxygen invades especially from the pressure-sensitive adhesive layer side. From the viewpoint of further increasing the charge suppression performance and transparency, the more preferable upper limit of the thickness of the conductive layer is 7.5 nm, and the more preferred upper limit is 5 nm.

상기 도전층이 금속 산화물로 이루어지는 경우에 있어서, 상기 도전층의 두께의 바람직한 하한은 2 ㎚, 바람직한 상한은 300 ㎚ 이다. 상기 금속 산화물로 이루어지는 도전층의 두께가 이 범위 내이면, 상기 점착 테이프의 투명성이나 표면 저항률을 원하는 범위로 조정하는 것이 용이해진다. 상기 도전층의 두께가 2 ㎚ 이상이면, 열을 가했을 때에 도전층의 산화가 억제되어, 대전 억제 성능을 유지할 수 있다. 또한, 산소는 특히 점착제층측으로부터 침입한다. 대전 억제 성능 및 투명성을 더욱 높이는 관점에서, 상기 도전층의 두께의 보다 바람직한 상한은 100 ㎚, 더욱 바람직한 상한은 30 ㎚ 이다.In the case where the conductive layer is made of a metal oxide, the preferred lower limit of the thickness of the conductive layer is 2 nm, and the preferred upper limit is 300 nm. When the thickness of the conductive layer made of the metal oxide is within this range, it becomes easy to adjust the transparency and surface resistivity of the adhesive tape to a desired range. When the thickness of the conductive layer is 2 nm or more, oxidation of the conductive layer is suppressed when heat is applied, and charge suppression performance can be maintained. Moreover, oxygen invades especially from the pressure-sensitive adhesive layer side. From the viewpoint of further increasing the charge suppression performance and transparency, the more preferable upper limit of the thickness of the conductive layer is 100 nm, and the more preferred upper limit is 30 nm.

상기 서술한 바와 같이, 상기 점착 테이프의 투명성이나 표면 저항률은, 상기 도전층을 구성하는 금속 등의 종류나 도전층의 두께에 의해 조정된다. 따라서, 상기 도전층을 구성하는 금속 등의 종류마다 최적의 도전층의 두께를 선택하는 것이 바람직하다.As described above, the transparency and the surface resistivity of the adhesive tape are adjusted by the type of metal or the like constituting the conductive layer or the thickness of the conductive layer. Therefore, it is preferable to select the optimum thickness of the conductive layer for each type of metal or the like constituting the conductive layer.

＜단 (單) 금속＞<Sweet metal>

예를 들어, 상기 도전층이 금, 은, 구리, 백금, 티탄, 알루미늄, 주석 중 어느 금속으로 이루어지는 단층 구조인 경우, 저항값을 조정하기 쉬워, 대전 억제 기능을 제어하기 쉬운 관점에서, 상기 도전층의 두께의 바람직한 하한은 2 ㎚, 바람직한 상한은 50 ㎚ 이다. 상기 도전층의 두께의 보다 바람직한 하한은 3 ㎚, 보다 바람직한 상한은 30 ㎚ 이고, 더욱 바람직한 상한은 15 ㎚ 이다.For example, when the conductive layer is a single-layer structure made of any of gold, silver, copper, platinum, titanium, aluminum, and tin, the resistance is easy to adjust, and from the viewpoint of easy control of the antistatic function, the conductive The preferred lower limit of the thickness of the layer is 2 nm, and the preferred upper limit is 50 nm. The more preferable lower limit of the thickness of the conductive layer is 3 nm, the more preferred upper limit is 30 nm, and the more preferred upper limit is 15 nm.

＜합금＞<Alloy>

예를 들어, 상기 도전층이 스테인리스강 (SUS), 몰리브덴 함유 합금 (하스텔로이 등) 중 어느 합금으로 이루어지는 단층 구조인 경우, 저항값을 조정하기 쉬워, 대전 억제 기능을 제어하기 쉬운 관점에서, 상기 도전층의 두께의 바람직한 하한은 2 ㎚, 바람직한 상한은 10 ㎚ 이다. 상기 도전층의 두께의 보다 바람직한 하한은 3 ㎚, 보다 바람직한 상한은 7.5 ㎚ 이고, 더욱 바람직한 상한은 5 ㎚ 이다.For example, when the conductive layer is a single-layer structure made of any of stainless steel (SUS) and a molybdenum-containing alloy (such as Hastelloy), it is easy to adjust the resistance value and from the viewpoint of easy to control the antistatic function, the The preferable lower limit of the thickness of the conductive layer is 2 nm, and the preferred upper limit is 10 nm. The more preferable lower limit of the thickness of the conductive layer is 3 nm, the more preferred upper limit is 7.5 nm, and the more preferred upper limit is 5 nm.

＜금속 산화물＞<Metal oxide>

예를 들어, 상기 도전층이 ITO, FTO, ATO, AZO, GZO, TiO 중 어느 금속 산화물로 이루어지는 단층 구조인 경우, 저항값을 조정하기 쉬워, 대전 억제 기능을 제어하기 쉬운 관점에서, 상기 도전층의 두께의 바람직한 하한은 2 ㎚, 바람직한 상한은 300 ㎚ 이다. 상기 도전층의 두께의 보다 바람직한 상한은 100 ㎚ 이고, 더욱 바람직한 상한은 30 ㎚ 이다.For example, when the conductive layer is a single-layer structure made of any metal oxide of ITO, FTO, ATO, AZO, GZO, or TiO, it is easy to adjust the resistance value and from the viewpoint of easy to control the charge suppression function, the conductive layer The preferred lower limit of the thickness is 2 nm, and the preferred upper limit is 300 nm. The more preferable upper limit of the thickness of the conductive layer is 100 nm, and the more preferable upper limit is 30 nm.

상기 도전층은, 상기 점착제층의 일방의 면의 전체면에 적층되어 있어도 되고, 일부에 부분적으로 적층되어 있어도 된다. 상기 도전층이 상기 점착제층의 일방의 면의 전체면에 적층되는 경우에는, 상기 점착 테이프는 균일한 대전 억제 성능을 발휘할 수 있다. 상기 도전층이 상기 점착제층의 일방의 면의 일부에 부분적으로 적층되는 경우, 균일한 대전 억제 성능을 부여하기 위해서, 상기 도전층은 균일의 패턴 형상을 형성하고 있는 것이 바람직하다. 상기 도전층은 균일한 패턴 형상을 형성하고 있는 경우, 균일한 대전 억제 성능을 발현하면서, 높은 투명성을 발휘할 수도 있다.The said conductive layer may be laminated | stacked on the whole surface of one side of the said adhesive layer, or may be partially laminated | stacked on a part. When the conductive layer is laminated on the entire surface of one side of the pressure-sensitive adhesive layer, the pressure-sensitive adhesive tape can exhibit uniform antistatic performance. When the conductive layer is partially laminated on a portion of one side of the pressure-sensitive adhesive layer, it is preferable that the conductive layer has a uniform pattern shape in order to impart uniform antistatic performance. When the conductive layer is formed in a uniform pattern shape, it is possible to exhibit high transparency while exhibiting uniform antistatic performance.

본 발명의 바람직한 실시양태에 있어서, 상기 도전층은, 두께가 2 ∼ 50 ㎚ 인 금, 은, 구리, 백금, 티탄, 또는 주석으로 이루어지는 금속으로 이루어진다. 또, 상기 도전층은, 두께가 2 ∼ 10 ㎚ 인 스테인리스강, 몰리브덴 함유 합금 (하스텔로이 (등록상표) 합금, 인코넬 (등록상표) 합금, 카펜터 (등록상표) 합금, 인콜로이 (등록상표) 합금 등) 으로 이루어지는 합금으로 이루어진다. 또, 상기 도전층은, 두께가 2 ∼ 300 ㎚ 인 주석 도프 산화인듐, 불소 도프 산화주석, 안티몬 도프 산화주석, 알루미늄 도프 산화아연, 갈륨 도프 산화아연 및 산화티탄으로 이루어지는 금속 산화물로 이루어진다. 이 경우, 점착 테이프의 투명성이나 표면 저항률을 원하는 범위로 조정하는 것이 용이해짐과 동시에, 열을 가했을 때에 도전층의 산화가 억제되어 대전 억제 성능을 높게 유지하기 쉽게 할 수 있다. 이들 단금속, 합금, 금속 산화물은, 각각 단독으로 사용해도 되고, 2 종 이상을 병용해도 된다.In a preferred embodiment of the present invention, the conductive layer is made of a metal made of gold, silver, copper, platinum, titanium, or tin having a thickness of 2 to 50 nm. In addition, the conductive layer is a stainless steel having a thickness of 2 to 10 nm, a molybdenum-containing alloy (Hastelloy (registered trademark) alloy, Inconel (registered trademark) alloy, Carpenter (registered trademark) alloy, incoloy (registered trademark) alloy) Etc.). Further, the conductive layer is made of a metal oxide composed of tin-doped indium oxide, fluorine-doped tin oxide, antimony-doped tin oxide, aluminum-doped zinc oxide, gallium-doped zinc oxide, and titanium oxide having a thickness of 2 to 300 nm. In this case, it is easy to adjust the transparency and the surface resistivity of the adhesive tape to a desired range, and at the same time, oxidation of the conductive layer is suppressed when heat is applied, so that it is easy to maintain a high charge suppression performance. These single metals, alloys, and metal oxides may be used alone or in combination of two or more.

상기 점착제층 상에 상기 도전층을 형성하는 방법은 특별히 한정되지 않고, 예를 들어, 스퍼터 프로세스, 이온 플레이팅, 플라즈마 CVD 프로세스, 증착 프로세스, 도포 프로세스, 딥 프로세스 등의 종래 공지된 방법을 사용할 수 있다. 그 중에서도, 균일한 도전층을 형성할 수 있는 점에서, 스퍼터 프로세스가 바람직하다.The method for forming the conductive layer on the pressure-sensitive adhesive layer is not particularly limited, and for example, a conventionally known method such as sputtering process, ion plating, plasma CVD process, deposition process, coating process, dip process, etc. can be used. have. Especially, a sputtering process is preferable at the point which can form a uniform conductive layer.

또한, 상기 점착 테이프가 기재를 갖는 경우에는, 상기 기재 상에 상기 도전층을 형성한 후, 그 도전층 상에 상기 점착제층을 형성해도 된다.Moreover, when the said adhesive tape has a base material, after forming the said conductive layer on the said base material, you may form the said adhesive layer on the said conductive layer.

상기 점착 테이프는, 상기 도전층의 상기 점착제층과는 반대측의 면에 기재가 적층되어 있어도 된다. 본 발명의 바람직한 실시양태에 있어서, 반도체 디바이스를 제조할 때에 안정적으로 반송을 실시할 수 있는 관점에서, 상기 기재는, 구멍을 갖지 않는 필름 형상인 것이 바람직하다. 상기 기재로는, 상기 점착 테이프의 투명성을 저하시키는 것이 아니면 특별히 한정되지 않는다. 예를 들어, 아크릴, 올레핀, 폴리카보네이트, 염화비닐, ABS, 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 나일론, 우레탄, 폴리이미드 등의 투명한 수지로 이루어지는 시트, 망목상의 구조를 갖는 시트, 구멍이 뚫린 시트 등을 들 수 있다.In the adhesive tape, a base material may be laminated on a surface of the conductive layer opposite to the adhesive layer. In a preferred embodiment of the present invention, from the viewpoint of stably carrying out when manufacturing a semiconductor device, it is preferable that the base material has a film shape having no holes. The base material is not particularly limited as long as it does not lower the transparency of the adhesive tape. For example, a sheet made of a transparent resin such as acrylic, olefin, polycarbonate, vinyl chloride, ABS, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), nylon, urethane, polyimide, or a sheet having a network structure And perforated sheets.

기재의 두께는 특별히 한정되지 않지만, 반도체 디바이스를 제조할 때에 안정적으로 반송을 실시할 수 있는 관점에서, 바람직하게는 5 ㎛ 이상, 보다 바람직하게는 10 ㎛ 이상, 더욱 바람직하게는 15 ㎛ 이상이고, 바람직하게는 100 ㎛ 이하, 보다 바람직하게는 70 ㎛ 이하, 더욱 바람직하게는 50 ㎛ 이하이다.The thickness of the base material is not particularly limited, but is preferably 5 μm or more, more preferably 10 μm or more, still more preferably 15 μm or more, from the viewpoint of stably conveying when manufacturing a semiconductor device, Preferably it is 100 micrometers or less, More preferably, it is 70 micrometers or less, More preferably, it is 50 micrometers or less.

상기 점착 테이프는 180 ℃, 6 시간의 가열 전과 후의 양방에 있어서, 상기 점착제층측의 표면 저항률의 하한이 1.0 × 104 Ω/□, 상한이 9.9 × 1013 Ω/□ 이다. 상기 표면 저항률이 1.0 × 104 Ω/□ 이상이면, 반도체 디바이스의 보호에 사용했을 때에 회로의 단락 (쇼트) 을 억제할 수 있고, 9.9 × 1013 Ω/□ 이하이면, 높은 대전 억제 성능을 발휘할 수 있다. 동일한 관점에서, 상기 점착제층측의 표면 저항률의 바람직한 하한은 1.0 × 106 Ω/□, 바람직한 상한은 9.9 × 1012 Ω/□ 이다. 보다 바람직한 상한은 9.9 × 1011 Ω/□ 이다.The pressure-sensitive adhesive tape has a lower limit of 1.0 × 10 4 Ω / □ and an upper limit of 9.9 × 10 13 Ω / □ on both sides of the pressure-sensitive adhesive layer in both before and after heating at 180 ° C. for 6 hours. When the surface resistivity is 1.0 × 10 4 Ω / □ or more, short circuit (short) of the circuit can be suppressed when used for protection of semiconductor devices, and when it is 9.9 × 10 13 Ω / □ or less, high antistatic performance can be exhibited. You can. From the same viewpoint, the preferred lower limit of the surface resistivity on the pressure-sensitive adhesive layer side is 1.0 × 10 6 Ω / □, and the preferred upper limit is 9.9 × 10 12 Ω / □. A more preferable upper limit is 9.9 × 10 11 Ω / □.

또, 180 ℃, 6 시간의 가열 전과 후의 양방에 있어서 표면 저항률이 상기 범위 내임으로써, 상기 점착 테이프를 180 ℃ 이상의 고온 처리를 포함하는 반도체 제조 프로세스에 제공할 수 있다.Moreover, the surface resistivity is within the above range, both before and after heating at 180 ° C for 6 hours, whereby the adhesive tape can be provided to a semiconductor manufacturing process including a high temperature treatment of 180 ° C or higher.

또한, 상기 표면 저항률은, JIS K7194 에 준하는 방법에 의해 측정할 수 있다.In addition, the said surface resistivity can be measured by the method according to JISK7194.

상기 점착 테이프의, 180 ℃, 6 시간의 가열 전과 후의 양방에 있어서의, 상기 점착제층측의 표면 저항률은, 도전층의 산화량을 조정함으로써 제어할 수 있다.The surface resistivity of the pressure-sensitive adhesive layer on both sides of the pressure-sensitive adhesive tape before and after heating at 180 ° C for 6 hours can be controlled by adjusting the amount of oxidation of the conductive layer.

상기 점착 테이프는 180 ℃, 6 시간의 가열 전과 후에 있어서, 상기 점착제층측의 표면 저항률의 변화율 (가열 후의 표면 저항률/가열 전의 표면 저항률) 이, 바람직하게는 1 × 10 이상, 보다 바람직하게는 5 × 10 이상, 더욱 바람직하게는 1 × 102 이상이다. 또, 상기 점착제층측의 표면 저항률의 변화율 (가열 후의 표면 저항률/가열 전의 표면 저항률) 은, 바람직하게는 1 × 107 이하, 보다 바람직하게는 1 × 106 이하, 더욱 바람직하게는 1 × 105 이하, 특히 바람직하게는 1 × 104 이하이다. 상기 변화율이 상기 범위 내이면, 반도체를 제조하는 방법이 열처리 공정 (예를 들어, 180 ℃, 6 시간) 을 포함하는 경우라도, 안정적으로 대전 억제 기능을 발현할 수 있다. 상기 점착제층측의 표면 저항률의 변화율 (가열 후의 표면 저항률/가열 전의 표면 저항률) 은, 예를 들어, 도전층의 산화량을 조정함으로써 제어할 수 있다.In the adhesive tape, before and after heating at 180 ° C. for 6 hours, the rate of change of the surface resistivity (surface resistivity after heating / surface resistivity before heating) on the pressure-sensitive adhesive layer side is preferably 1 × 10 or more, more preferably 5 × It is 10 or more, More preferably, it is 1x10 2 or more. Moreover, the rate of change of the surface resistivity on the pressure-sensitive adhesive layer side (surface resistivity after heating / surface resistivity before heating) is preferably 1 × 10 7 or less, more preferably 1 × 10 6 or less, still more preferably 1 × 10 5 Below, it is 1 x 10 4 or less especially preferably. When the rate of change is within the above range, even when the method for manufacturing a semiconductor includes a heat treatment step (for example, 180 ° C. for 6 hours), it is possible to stably exhibit an antistatic function. The rate of change of the surface resistivity on the pressure-sensitive adhesive layer side (surface resistivity after heating / surface resistivity before heating) can be controlled, for example, by adjusting the amount of oxidation of the conductive layer.

상기 점착 테이프는, 상기 도전층측에서 측정한 가시광선 투과율이 30 ％ 이상이다. 상기 가시광선 투과율이 30 ％ 이상이면, 반도체 디바이스의 보호에 사용했을 때, 점착 테이프측으로부터 반도체 디바이스의 회로 패턴을 인식하여, 가공시의 위치 결정 등을 실시할 수 있다. 상기 가시광선 투과율은, 40 ％ 이상인 것이 바람직하고, 50 ％ 이상인 것이 더욱 바람직하고, 통상적으로 100 ％ 이하이다.The adhesive tape has a visible light transmittance of 30% or more measured on the conductive layer side. When the visible light transmittance is 30% or more, when used to protect the semiconductor device, the circuit pattern of the semiconductor device can be recognized from the adhesive tape side, and positioning during processing can be performed. The visible light transmittance is preferably 40% or more, more preferably 50% or more, and usually 100% or less.

또한, 상기 가시광선 투과율은, 헤이즈 미터 (예를 들어, 닛폰 덴쇼쿠사 제조 「NDH-2000」, 또는, 그 동등품) 를 사용하여, JIS K7105 에 기초하여 측정할 수 있다.In addition, the said visible light transmittance can be measured based on JISK7105 using a haze meter (for example, "NDH-2000" by Nippon Denshoku Corporation, or its equivalent).

상기 점착 테이프의 도전층측에서 측정한 가시광선 투과율을 조정하기 위해서는, 상기 도전층을 구성하는 금속 등의 종류나 도전층의 두께에 의해 조정할 수 있다. 예를 들어, 상기 바람직한 실시양태에 있어서의 금속종 및 두께이면, 가시광 투과율의 조정이 용이해진다.In order to adjust the visible light transmittance measured on the conductive layer side of the adhesive tape, it can be adjusted by the type of the metal constituting the conductive layer or the thickness of the conductive layer. For example, if it is the metal type and thickness in the said preferable embodiment, adjustment of visible light transmittance becomes easy.

상기 점착 테이프는, 220 ℃ 에 있어서의 열 분해량이 10 중량％ 이하인 것이 바람직하다. 220 ℃ 에 있어서의 열 분해량이 10 중량％ 이하이면, 상기 점착 테이프를 180 ℃ 이상의 고온 처리를 포함하는 반도체 제조 프로세스에 보다 바람직하게 제공할 수 있다. 상기 열 분해량은 8 중량％ 이하인 것이 보다 바람직하고, 5 중량％ 이하인 것이 더욱 바람직하다.It is preferable that the thermal decomposition amount in 220 degreeC of the said adhesive tape is 10 weight% or less. When the thermal decomposition amount at 220 ° C is 10% by weight or less, the adhesive tape can be more preferably provided in a semiconductor manufacturing process including a high-temperature treatment at 180 ° C or higher. The thermal decomposition amount is more preferably 8% by weight or less, and further preferably 5% by weight or less.

또한, 상기 열 분해량은, 열천칭 (예를 들어, SII 사 제조 「TG/DTA6200」 등) 의 알루미늄팬에 5 ∼ 10 ㎎ 의 테이프를 칭량하고, 공기 분위기 중 (유량 200 ㎖/분), 승온 속도 5 ℃/분의 조건으로 상온 (30 ℃) 으로부터 400 ℃ 까지 승온시켰을 때의, 220 ℃ 에 있어서의 분해량으로부터 구할 수 있다. 상기 열 분해량은, 점착제의 고분자량화, 협분자량 분포화 (저분자량 성분을 줄인다) 함으로써 제어할 수 있다.In addition, the amount of thermal decomposition is 5 to 10 mg of tape in an aluminum pan of heat balance (for example, "TG / DTA6200" manufactured by SII)), and in an air atmosphere (flow rate 200 ml / min), It can be calculated | required from the decomposition amount in 220 degreeC when it heated up from room temperature (30 degreeC) to 400 degreeC on condition of the temperature increase rate of 5 degreeC / min. The amount of thermal decomposition can be controlled by high molecular weight and narrow molecular weight distribution of the pressure-sensitive adhesive (reducing low molecular weight components).

상기 점착 테이프는, 반도체 제조 프로세스에 있어서, 반도체 디바이스의 회로면에 첩부하여 회로를 보호함과 함께, 정전기에 의해 회로가 파손되는 것을 억제하기 위해서 사용된다. 상기 점착 테이프는, 우수한 대전 억제 성능과 투명성을 양립시키고 있는 점에서, 반도체 제조 프로세스에 있어서 반도체 디바이스의 회로면에 첩부했을 때에, 테이프를 통하여 반도체 디바이스 상의 회로 패턴을 인식할 수 있고, 또한, 180 ℃ 이상의 고온 처리에 제공했을 때에도 높은 대전 억제 성능을 발휘할 수 있다.The adhesive tape is used in a semiconductor manufacturing process to adhere to a circuit surface of a semiconductor device to protect the circuit, and to suppress breakage of the circuit due to static electricity. Since the adhesive tape has excellent antistatic performance and transparency, when attached to the circuit surface of the semiconductor device in the semiconductor manufacturing process, the circuit pattern on the semiconductor device can be recognized through the tape. High antistatic performance can be exhibited even when it is subjected to a high temperature treatment at a temperature higher than or equal to ℃.

상기 점착 테이프에 의해, 반도체 디바이스의 회로가 형성된 면이 보호된 상태를 모식적으로 나타낸 단면도를 도 1 에 나타냈다. 반도체 디바이스 (1) 는, 일방의 면에 범프 (12) 가 형성되어 있고, 그 범프 (12) 측의 면에, 점착 테이프 (2) 가 첩부되어 있다. 점착 테이프 (2) 는, 점착제층 (21) 의 반도체 디바이스 (1) 에 첩부한 측과는 반대측의 면에 도전층 (22) 과 기재 (23) 가 적층되어 있다.1 is a cross-sectional view schematically showing a state in which a circuit on which a circuit of a semiconductor device is formed is protected by the adhesive tape. In the semiconductor device 1, a bump 12 is formed on one surface, and an adhesive tape 2 is affixed on the surface of the bump 12 side. As for the adhesive tape 2, the conductive layer 22 and the base material 23 are laminated | stacked on the surface of the adhesive layer 21 opposite to the side stuck to the semiconductor device 1.

본 발명의 다른 실시양태에 있어서는, 반도체의 회로면에 반도체 보호용 점착 테이프를 첩부하는 공정, 및 180 ℃ 이상의 고온 처리를 반도체에 실시하는 공정을 포함하는, 반도체를 처리하는 방법으로서, 상기 반도체 보호용 점착 테이프는, 점착제층과, 그 점착제층의 일방의 면에 적층된 도전층을 갖고, 상기 반도체 보호용 점착 테이프의 상기 점착제층측의 표면 저항률이 180 ℃, 6 시간의 가열 전과 후의 양방에 있어서 1.0 × 104 Ω/□ 이상 9.9 × 1013 Ω/□ 이하이고, 또한, 상기 도전층측에서 측정한 가시광선 투과율이 30 ％ 이상인, 반도체를 처리하는 방법도 제공된다.In another embodiment of the present invention, a method for treating a semiconductor comprising the step of attaching a semiconductor protective adhesive tape to the circuit surface of the semiconductor, and a step of subjecting the semiconductor to a high temperature treatment of 180 ° C or higher, wherein the adhesive for semiconductor protection is provided. The tape has a pressure-sensitive adhesive layer and a conductive layer laminated on one side of the pressure-sensitive adhesive layer, and the surface resistivity of the pressure-sensitive adhesive layer side of the pressure-sensitive adhesive tape for semiconductor protection is 180 ° C., 1.0 × 10 in both before and after heating for 6 hours. A method for processing a semiconductor is also provided, in which 4 Ω / □ or more and 9.9 × 10 13 Ω / □ or less, and the visible light transmittance measured on the conductive layer side is 30% or more.

이 반도체를 처리하는 방법에 의하면, 반도체 디바이스의 회로면에 첩부하여 회로를 보호함과 함께, 정전기에 의해 회로가 파손되는 것을 억제할 수 있다. 상기 점착 테이프는, 우수한 대전 억제 성능과 투명성을 양립시키고 있는 점에서, 반도체 제조 프로세스에 있어서 반도체 디바이스의 회로면에 첩부했을 때에, 테이프를 통하여 반도체 디바이스 상의 회로 패턴을 인식할 수 있고, 또한, 180 ℃ 이상의 고온 처리에 제공했을 때에도 높은 대전 억제 성능을 발휘할 수 있다.According to the method for processing this semiconductor, it is possible to protect the circuit by sticking it to the circuit surface of the semiconductor device, and suppress the breakage of the circuit due to static electricity. Since the adhesive tape has excellent antistatic performance and transparency, when attached to the circuit surface of the semiconductor device in the semiconductor manufacturing process, the circuit pattern on the semiconductor device can be recognized through the tape. High antistatic performance can be exhibited even when it is subjected to a high temperature treatment at a temperature higher than or equal to ℃.

본 발명에 의하면, 반도체 제조 프로세스에 있어서 반도체 디바이스의 회로면에 첩부했을 때에, 테이프를 통하여 반도체 디바이스 상의 회로 패턴을 인식할 수 있고, 또한, 180 ℃ 이상의 고온 처리에 제공했을 때에도 높은 대전 억제 성능을 발휘할 수 있는 반도체 보호용 점착 테이프, 및 그 반도체 보호용 점착 테이프를 사용한 반도체를 처리하는 방법을 제공할 수 있다.ADVANTAGE OF THE INVENTION According to this invention, when attached to the circuit surface of a semiconductor device in a semiconductor manufacturing process, the circuit pattern on a semiconductor device can be recognized through a tape, and also high antistatic performance even when it is provided for high temperature processing of 180 degreeC or more. The adhesive tape for semiconductor protection which can be exhibited, and the method of processing the semiconductor using the adhesive tape for semiconductor protection can be provided.

도 1 은 본 발명의 일 실시양태인 점착 테이프에 의해, 반도체 디바이스의 회로가 형성된 면이 보호된 상태를 모식적으로 나타낸 단면도이다.1 is a cross-sectional view schematically showing a state in which a circuit on which a circuit of a semiconductor device is formed is protected by an adhesive tape that is an embodiment of the present invention.

이하에 실시예를 들어 본 발명의 양태를 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에만 한정되는 것은 아니다.Hereinafter, embodiments of the present invention will be described in more detail with reference to Examples, but the present invention is not limited to these Examples.

(실시예 1)(Example 1)

(1) 도전층의 형성(1) Formation of conductive layer

폴리에틸렌나프탈레이트 (PEN) 기재 상에, Ag 의 타깃재로 하여, DC 마그네트론 스퍼터링법에 의해, 도전층을 형성하였다. 구체적으로는, 챔버 내를 5 × 10-4 ㎩ 이하가 될 때까지 진공 배기한 후에, 챔버 내의 Ar 점유율이 98 ％ 이상이 되도록 Ar 가스를 도입하여, 두께 15 ㎚ 의 도전층을 형성하였다.On the polyethylene naphthalate (PEN) substrate, a conductive layer was formed by a DC magnetron sputtering method as an Ag target material. Specifically, after evacuating the inside of the chamber until 5 x 10 -4 Pa or less, Ar gas was introduced so that the Ar occupancy in the chamber was 98% or more, and a conductive layer having a thickness of 15 nm was formed.

얻어진 도전층의 두께 (광학 막 두께) 를, 투과율을 측정하고, 측정값으로부터 광학 시뮬레이션함으로써 산출하였다. 구체적으로는, 분광 광도계 (히타치 제작소사 제조 「U4100」) 를 사용하여, 파장 200 ∼ 800 ㎚ (측정 범위) 에 있어서의 투과 스펙트럼을 측정함으로써, 투과율을 측정하였다. 이어서, 광학 시뮬레이션 소프트웨어 (J. A. Woollam 사 제조 「WVASE32」) 를 사용하여, 얻어진 투과 스펙트럼의 형상, 및, 피크·밸리의 위치의 피팅을 실시하여, 도전층의 두께를 산출하였다.The thickness (optical film thickness) of the obtained conductive layer was calculated by measuring transmittance and performing optical simulation from the measured value. Specifically, the transmittance was measured by measuring the transmission spectrum at a wavelength of 200 to 800 nm (measurement range) using a spectrophotometer ("U4100" manufactured by Hitachi, Ltd.). Subsequently, using the optical simulation software ("WVASE32" manufactured by J. A. Woollam), fitting of the shape of the obtained transmission spectrum and the position of the peak valley was performed to calculate the thickness of the conductive layer.

(2) 점착 테이프의 제조(2) Preparation of adhesive tape

온도계, 교반기, 냉각관을 구비한 반응기를 준비하고, 이 반응기 내에, (메트)아크릴산알킬에스테르로서 2-에틸헥실아크릴레이트 90 중량부, 관능기 함유 모노머로서 메타크릴산하이드록시에틸 10 중량부, 라우릴메르캅탄 0.01 중량부와, 아세트산에틸 80 중량부를 첨가한 후, 반응기를 가열하여 환류를 개시하였다. 계속해서, 상기 반응기 내에, 중합 개시제로서 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산 0.01 중량부를 첨가하고, 환류하에서 중합을 개시시켰다. 다음으로, 중합 개시로부터 1 시간 후 및 2 시간 후에도, 1,1-비스(t-헥실퍼옥시)-3,3,5-트리메틸시클로헥산을 0.01 중량부씩 첨가하고, 추가로, 중합 개시로부터 4 시간 후에 t-헥실퍼옥시피발레이트를 0.05 중량부 첨가하여 중합 반응을 계속시켰다. 그리고, 중합 개시로부터 8 시간 후에, 고형분 55 중량％, 중량 평균 분자량 60 만의 관능기 함유 (메트)아크릴계 폴리머의 아세트산에틸 용액을 얻었다.A reactor equipped with a thermometer, stirrer, and cooling tube was prepared, and in this reactor, 90 parts by weight of 2-ethylhexylacrylate as the (meth) acrylic acid alkyl ester, and 10 parts by weight of hydroxyethyl methacrylate as the functional group-containing monomer, d After adding 0.01 parts by weight of uryl mercaptan and 80 parts by weight of ethyl acetate, the reactor was heated to start reflux. Subsequently, 0.01 part by weight of 1,1-bis (t-hexylperoxy) -3,3,5-trimethylcyclohexane was added to the reactor as a polymerization initiator, and polymerization was started under reflux. Next, after 1 hour and 2 hours from the start of polymerization, 0.01 part by weight of 1,1-bis (t-hexylperoxy) -3,3,5-trimethylcyclohexane is added, and further, 4 from start of polymerization. After the time, the polymerization reaction was continued by adding 0.05 parts by weight of t-hexylperoxypivalate. And 8 hours after the start of polymerization, an ethyl acetate solution of a functional group-containing (meth) acrylic polymer having a solid content of 55% by weight and a weight average molecular weight of 600,000 was obtained.

얻어진 관능기 함유 (메트)아크릴계 폴리머를 함유하는 아세트산에틸 용액의 수지 고형분 100 중량부에 대해, 관능기 함유 불포화 화합물로서 2-이소시아나토에틸메타크릴레이트 3.5 중량부를 첨가하여 반응시켜 중합성 폴리머를 얻었다.With respect to 100 parts by weight of the resin solid content of the ethyl acetate solution containing the obtained functional group-containing (meth) acrylic polymer, 3.5 parts by weight of 2-isocyanatoethyl methacrylate as a functional group-containing unsaturated compound was reacted to obtain a polymerizable polymer.

그 후, 얻어진 중합성 폴리머의 아세트산에틸 용액의 수지 고형분 100 중량부에 대해, 광중합 개시제 (에사큐어원, 니혼 시버헤그너사 제조) 1 중량부 및 이소시아네이트 경화제 (콜로네이트 L) 0.15 중량부를 혼합하여, 경화형 점착제의 아세트산에틸 용액을 얻었다.Thereafter, 1 part by weight of a photopolymerization initiator (Esacure One, manufactured by Nippon Sieber Hegner) and 0.15 parts by weight of an isocyanate curing agent (Colonate L) were mixed with respect to 100 parts by weight of the resin solid content of the ethyl acetate solution of the obtained polymerizable polymer, A ethyl acetate solution of a curable pressure-sensitive adhesive was obtained.

얻어진 경화형 점착제의 아세트산에틸 용액을, 편면에 이형 처리를 실시한 50 ㎛ 의 폴리에틸렌테레프탈레이트 (PET) 필름 상에 건조 피막의 두께가 40 ㎛ 가 되도록 닥터 나이프로 도공하고, 110 ℃, 5 분간 가열하여 도공 용액을 건조시켜, 점착제층을 얻었다.The obtained ethyl acetate solution of the curable pressure-sensitive adhesive was coated on a 50 µm polyethylene terephthalate (PET) film subjected to a release treatment on one side with a doctor knife so that the thickness of the dried film was 40 µm, and heated at 110 ° C. for 5 minutes. The solution was dried to obtain an adhesive layer.

얻어진 점착제층을, 도전층이 형성된 폴리에틸렌나프탈레이트 (PEN) 기재의 도전층측에 첩합 (貼合) 하여, 점착 테이프를 얻었다.The obtained adhesive layer was pasted to the conductive layer side of the polyethylene naphthalate (PEN) substrate on which the conductive layer was formed to obtain an adhesive tape.

(3) 표면 저항률의 측정(3) Measurement of surface resistivity

JIS K7194 에 준하는 방법에 의해 점착 테이프의 점착제층측의 표면 저항률을 측정하였다. 즉, 얻어진 점착 테이프의 점착제층을, 일직선상으로 등간격으로 배열한 탐침 간격 5 ㎜ 의 프로브로 9 점의 표면 저항률을 측정하고, 그 평균값을 표면 저항률로서 구하였다.The surface resistivity of the adhesive layer side of the adhesive tape was measured by a method in accordance with JIS K7194. That is, the surface resistivity of 9 points was measured with the probe of the probe spacing 5 mm which arrange | positioned the adhesive layer of the obtained adhesive tape at equal intervals in a straight line, and the average value was calculated as the surface resistivity.

표면 저항률은, 오븐을 사용하여 180 ℃, 6 시간의 가열을 실시한 전후에 있어서 측정하였다.The surface resistivity was measured before and after heating at 180 ° C for 6 hours using an oven.

(4) 가시광선 투과율의 측정(4) Measurement of visible light transmittance

점착 테이프의 가시광선 투과율을, 헤이즈 미터 (닛폰 덴쇼쿠사 제조 「NDH-2000」) 를 사용하여, JIS K7105 에 기초하여 측정하였다.The visible light transmittance of the adhesive tape was measured based on JIS K7105 using a haze meter ("NDH-2000" manufactured by Nippon Denshoku Co., Ltd.).

(5) 열 분해량의 측정(5) Measurement of thermal decomposition

열천칭 (SII 사 제조, TG/DTA6200) 의 알루미늄팬에, 5 ∼ 10 ㎎ 의 점착 테이프를 칭량하여, 공기 분위기 중 (유량 200 ㎖/분), 승온 속도 5 ℃/분의 조건으로 상온 (30 ℃) 으로부터 400 ℃ 까지 승온시켰다. 이 때의 220 ℃ 에 있어서의 열 분해량을 구하였다.A 5-10 mg adhesive tape was weighed into an aluminum pan of heat balance (manufactured by SII, TG / DTA6200), and in an air atmosphere (flow rate of 200 ml / min), at room temperature (5 ° C / min) under normal conditions (30 Temperature) to 400 ° C. The amount of thermal decomposition at 220 ° C at this time was determined.

(실시예 2 ∼ 8, 비교예 1 ∼ 3)(Examples 2 to 8 and Comparative Examples 1 to 3)

도전층의 종류나 두께를 표 1 과 같이 한 것 이외에는 실시예 1 과 동일하게 하여 점착 테이프를 제조하고, 표면 저항률, 가시광선 투과율 및 열 분해량을 측정하였다.An adhesive tape was prepared in the same manner as in Example 1 except that the type and thickness of the conductive layer were as shown in Table 1, and surface resistivity, visible light transmittance, and thermal decomposition were measured.

또한, 표 1 중, SUS 는, 스테인리스강 (SUS310s) 을 의미하고, 하스텔로이는, 하스텔로이 (HASTELLOY C-276) 를 의미한다.In addition, in Table 1, SUS means stainless steel (SUS310s), and Hastelloy means Hastelloy (HASTELLOY C-276).

(평가)(evaluation)

실시예 및 비교예에서 얻어진 점착 테이프에 대해, 이하의 방법에 의해 평가를 실시하였다.The adhesive tapes obtained in Examples and Comparative Examples were evaluated by the following methods.

결과를 표 1 에 나타냈다.Table 1 shows the results.

(1) 얼라인먼트 마크의 인식성의 평가(1) Evaluation of alignment mark recognition

얻어진 점착 테이프를, 회로면에 얼라인먼트 마크를 부여한 반도체 디바이스의 회로면에 첩부하여, 도 1 에 나타낸 바와 같은 상태로 하였다. 얼라인먼트 마크로는, 세로 100 ㎛, 가로 100 ㎛ 의 「＋」마크를 사용하였다. 이 상태에서, 점착 테이프측 (도 1 에 있어서 기재 (23) 측) 으로부터 카메라에 의해 반도체 디바이스의 회로면을 관찰하였다. 이 조작을 100 회 실시하였다. 100 회 중, 98 회 이상으로 카메라에 의해 얼라인먼트 마크를 인식할 수 있었던 경우를 「◎」, 95 회 이상 97 회 이하로 카메라에 의해 얼라인먼트 마크를 인식할 수 있었던 경우를 「○」, 94 회 이하밖에 인식할 수 없었던 경우를 「×」라고 평가하였다.The obtained adhesive tape was affixed to the circuit surface of the semiconductor device to which the alignment mark was applied to the circuit surface, and was set as shown in FIG. 1. As the alignment mark, a “+” mark of 100 μm in length and 100 μm in width was used. In this state, the circuit surface of the semiconductor device was observed with a camera from the adhesive tape side (substrate 23 side in FIG. 1). This operation was performed 100 times. Of the 100 times, 98 or more times when the alignment mark could be recognized by the camera is ◎, 95 or more and 97 times or less when the camera was able to recognize the alignment mark. The case where only it could recognize was evaluated as "x".

또한, 관찰은, 다이싱 장치 (디스코사 제조, DFD6361) 의 얼라인먼트 마크 인식 기능을 사용하여 실시하였다. 이 때, 낙사 조명 출력 20 ∼ 80 ％, 사광 조명 출력 20 ∼ 80 ％ 의 조건으로 얼라인먼트 마크의 인식성을 확인하였다.In addition, observation was performed using the alignment mark recognition function of the dicing apparatus (manufactured by Disco Corporation, DFD6361). At this time, the recognition of the alignment mark was confirmed under the conditions of 20 to 80% of the illumination illumination output and 20 to 80% of the illumination illumination output.

(2) 반도체 디바이스의 수율의 평가(2) Evaluation of the yield of the semiconductor device

얻어진 점착 테이프를, 반도체 디바이스의 회로면에 첩부하여, 도 1 에 나타낸 바와 같은 상태로 하였다. 이 상태에서, 플라즈마 에싱 처리 (SUMCO 사 제조, PC-300, RF 출력 250 W, 진공도 10 ∼ 50 ㎩, 가스 유량 (O2) 10 ∼ 20 sccm) 를 실시하여 반도체 디바이스의 수율을 평가하였다. 얻어진 반도체 디바이스에 대해, 전기적 특성 및 회로 동작의 측정에 의해 우량품, 불량품의 판정을 실시하였다.The obtained adhesive tape was affixed to the circuit surface of the semiconductor device to obtain a state as shown in FIG. 1. In this state, a plasma ashing treatment (PC-300 manufactured by SUMCO, RF output 250 W, vacuum degree 10-50 Hz, gas flow rate (O 2 ) 10-20 sccm) was performed to evaluate the yield of the semiconductor device. The obtained semiconductor device was judged as a good product or a defective product by measuring electrical characteristics and circuit operation.

이 방법에 의해 100 개의 반도체 디바이스를 처리했을 때에, 수율 (우량품의 비율) 이 98 ％ 이상이었던 경우를 「◎」, 수율 (우량품의 비율) 이 98 ％ 미만 95 ％ 이상이었던 경우를 「○」, 수율 (우량품의 비율) 이 95 ％ 미만 90 ％ 이상이었던 경우를 「△」, 수율 (우량품의 비율) 이 90 ％ 미만인 경우를 「×」라고 평가하였다.When 100 semiconductor devices were processed by this method, when the yield (ratio of good products) was 98% or more, "◎", when the yield (ratio of good products) was less than 98% and 95% or more, "○", When the yield (ratio of quality goods) was less than 95% and 90% or more, "△" was evaluated, and the case where the yield (ratio of quality goods) was less than 90% was evaluated as "x".

또한, 얼라인먼트 마크의 인식을 할 수 없었던 비교예 3 에 대해서는 수율의 평가를 실시하지 않았다.In addition, the evaluation of the yield was not performed about the comparative example 3 in which the alignment mark was not recognized.

Figure pct00001
Figure pct00001

산업상 이용가능성Industrial availability

본 발명에 의하면, 반도체 제조 프로세스에 있어서 반도체 디바이스의 회로면에 첩부했을 때에, 테이프를 통하여 반도체 디바이스 상의 회로 패턴을 인식할 수 있고, 또한, 180 ℃ 이상의 고온 처리에 제공했을 때에도 높은 대전 억제 성능을 발휘할 수 있는 반도체 보호용 점착 테이프, 및 그 반도체 보호용 점착 테이프를 사용한 반도체를 처리하는 방법을 제공할 수 있다.ADVANTAGE OF THE INVENTION According to this invention, when attached to the circuit surface of a semiconductor device in a semiconductor manufacturing process, the circuit pattern on a semiconductor device can be recognized through a tape, and also high antistatic performance even when it is provided for high temperature processing of 180 degreeC or more. The adhesive tape for semiconductor protection which can be exhibited, and the method of processing the semiconductor using the adhesive tape for semiconductor protection can be provided.

1 : 반도체 디바이스
12 : 범프
2 : 점착 테이프
21 : 점착제층
22 : 도전층
23 : 기재1: Semiconductor device
12: bump
2: adhesive tape
21: adhesive layer
22: conductive layer
23: description

Claims (8)

점착제층과, 그 점착제층의 일방의 면에 적층된 도전층을 갖고,
상기 점착제층측의 표면 저항률이 180 ℃, 6 시간의 가열 전과 후의 양방에 있어서 1.0 × 104 Ω/□ 이상 9.9 × 1013 Ω/□ 이하이고, 또한, 상기 도전층측에서 측정한 가시광선 투과율이 30 ％ 이상인 것을 특징으로 하는 반도체 보호용 점착 테이프.It has an adhesive layer and a conductive layer laminated on one side of the adhesive layer,
The surface resistivity of the pressure-sensitive adhesive layer side is 1.0 × 10 4 Ω / □ or more and 9.9 × 10 13 Ω / □ or less in both before and after heating at 180 ° C. for 6 hours, and the visible light transmittance measured at the conductive layer side is 30. Adhesive tape for semiconductor protection, characterized in that at least%. 제 1 항에 있어서,
도전층은, 금속, 합금 또는 금속 화합물로 이루어지는, 반도체 보호용 점착 테이프.According to claim 1,
The conductive layer is made of a metal, alloy, or metal compound, and is an adhesive tape for semiconductor protection. 제 1 항 또는 제 2 항에 있어서,
도전층은, 두께가 2 ㎚ 이상 300 ㎚ 이하인, 반도체 보호용 점착 테이프.The method of claim 1 or 2,
The conductive layer has a thickness of 2 nm or more and 300 nm or less, and the adhesive tape for semiconductor protection. 제 1 항, 제 2 항 또는 제 3 항에 있어서,
도전층은, 점착제층의 일방의 면의 전체면에 적층되어 있거나, 또는, 점착제층의 일방의 면에 균일한 패턴 형상을 형성하여 부분적으로 적층되어 있는, 반도체 보호용 점착 테이프.The method according to claim 1, 2 or 3,
The conductive layer is a semiconductor protective adhesive tape which is laminated on the entire surface of one side of the pressure-sensitive adhesive layer or is partially laminated by forming a uniform pattern on one side of the pressure-sensitive adhesive layer. 제 1 항, 제 2 항, 제 3 항 또는 제 4 항에 있어서,
도전층의 점착제층과는 반대측의 면에 기재가 적층되어 있는, 반도체 보호용 점착 테이프.The method according to claim 1, 2, 3 or 4,
An adhesive tape for semiconductor protection, wherein a base material is laminated on a surface opposite to the adhesive layer of the conductive layer. 제 1 항, 제 2 항, 제 3 항, 제 4 항 또는 제 5 항에 있어서,
220 ℃ 에 있어서의 열 분해량이 10 중량％ 이하인, 반도체 보호용 점착 테이프.The method according to claim 1, 2, 3, 4 or 5,
The adhesive tape for semiconductor protection whose thermal decomposition amount in 220 degreeC is 10 weight% or less. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 5 항 또는 제 6 항에 있어서,
반도체의 회로면에 점착 테이프를 첩부하는 공정, 및 180 ℃ 이상의 고온 처리를 반도체에 실시하는 공정을 포함하는 반도체를 제조하기 위해서 사용되는, 반도체 보호용 점착 테이프.The method according to claim 1, 2, 3, 4, 5 or 6,
An adhesive tape for semiconductor protection, which is used for manufacturing a semiconductor including a step of attaching an adhesive tape to a circuit surface of a semiconductor, and a step of subjecting the semiconductor to a high temperature treatment of 180 ° C or higher. 반도체의 회로면에 반도체 보호용 점착 테이프를 첩부하는 공정, 및 180 ℃ 이상의 고온 처리를 반도체에 실시하는 공정을 포함하는, 반도체를 처리하는 방법으로서,
상기 반도체 보호용 점착 테이프는, 점착제층과, 그 점착제층의 일방의 면에 적층된 도전층을 갖고, 상기 반도체 보호용 점착 테이프의 상기 점착제층측의 표면 저항률이 180 ℃, 6 시간의 가열 전과 후의 양방에 있어서 1.0 × 104 Ω/□ 이상 9.9 × 1013 Ω/□ 이하이고, 또한, 상기 도전층측에서 측정한 가시광선 투과율이 30 ％ 이상인 것을 특징으로 하는 반도체를 처리하는 방법.A method of processing a semiconductor, comprising the step of attaching a semiconductor protective adhesive tape to a circuit surface of the semiconductor, and a step of subjecting the semiconductor to a high temperature treatment of 180 ° C or higher,
The adhesive tape for semiconductor protection has a pressure-sensitive adhesive layer and a conductive layer laminated on one side of the pressure-sensitive adhesive layer, and the surface resistivity of the pressure-sensitive adhesive layer side of the pressure-sensitive adhesive tape for semiconductor protection is 180 ° C., both before and after heating for 6 hours. In the method of processing a semiconductor, characterized in that 1.0 × 10 4 Ω / □ or more and 9.9 × 10 13 Ω / □ or less, and the visible light transmittance measured on the conductive layer side is 30% or more.
KR1020197017861A 2017-07-25 2018-07-24 Adhesive tape for protecting semiconductors and methods for processing semiconductors KR102561868B1 (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-143616 2017-07-25
JP2017143616 2017-07-25
PCT/JP2018/027627 WO2019022050A1 (en) 2017-07-25 2018-07-24 Adhesive tape for semiconductor protection and method for processing semiconductor

Publications (2)

Publication Number Publication Date
KR20200034942A true KR20200034942A (en) 2020-04-01
KR102561868B1 KR102561868B1 (en) 2023-07-31

Family

ID=65041098

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197017861A KR102561868B1 (en) 2017-07-25 2018-07-24 Adhesive tape for protecting semiconductors and methods for processing semiconductors

Country Status (5)

Country Link
JP (1) JP7181086B2 (en)
KR (1) KR102561868B1 (en)
CN (1) CN110446765A (en)
TW (1) TWI810197B (en)
WO (1) WO2019022050A1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6749464B1 (en) * 2019-03-20 2020-09-02 積水化学工業株式会社 Adhesive tape and adhesive tape roll
CN112574686A (en) * 2020-12-24 2021-03-30 苏州城邦达益材料科技有限公司 Conductive adhesive film and preparation method and application thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08245932A (en) * 1995-03-10 1996-09-24 Lintec Corp Antistatic adhesive sheet
JPH09207259A (en) 1996-12-16 1997-08-12 Achilles Corp Conductive transparent protective film
JP2012007093A (en) 2010-06-25 2012-01-12 Nitto Denko Corp Conductive adhesive tape
KR20140118890A (en) * 2013-03-28 2014-10-08 닛토덴코 가부시키가이샤 Antistatic adhesive sheet and optical film
JP2016089021A (en) 2014-11-04 2016-05-23 リンテック株式会社 Conductive adhesive composition and conductive adhesive sheet

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4424900A (en) * 1982-11-08 1984-01-10 Petcavich Robert J Anti-static packages and packaging material
US5091229A (en) * 1989-10-13 1992-02-25 E. I. Du Pont De Nemours And Company Electronics protective packaging film
JPH04204446A (en) * 1990-11-29 1992-07-24 Daicel Chem Ind Ltd Transparent protective sheet for pellicle
JP4376345B2 (en) * 1999-03-30 2009-12-02 三菱伸銅株式会社 Cover tape for carrier tape and tape carrier
JP2002069395A (en) * 2000-08-28 2002-03-08 Fujimori Kogyo Co Ltd Adhesive tape for producing semiconductor
JP3894549B2 (en) * 2001-09-26 2007-03-22 日東電工株式会社 Transflective polarizing plate, reflective polarizing plate, and liquid crystal display device using them
KR100624525B1 (en) * 2003-10-15 2006-09-18 서광석 Antistatic pressure sensitive or adhesive tapes and producing method thereof
DE102007013181B4 (en) * 2007-03-20 2017-11-09 Evonik Degussa Gmbh Transparent, electrically conductive layer
CN101321426B (en) * 2007-06-06 2013-02-27 3M创新有限公司 Electrostatic resistant film and product including the same
WO2011089787A1 (en) * 2010-01-22 2011-07-28 凸版印刷株式会社 Anti-reflective film and process for production thereof
JP5534896B2 (en) 2010-03-30 2014-07-02 古河電気工業株式会社 Antistatic adhesive tape for semiconductor processing
WO2014092700A1 (en) * 2012-12-12 2014-06-19 Saint-Gobain Performance Plastics Corporation Multilayer film having pressure sensitive adhesive layer
JP2014189786A (en) * 2013-03-28 2014-10-06 Nitto Denko Corp Adhesive composition, adhesive sheet and optical film
CN105462511A (en) * 2014-09-25 2016-04-06 日东电工株式会社 Thermal peeling adhesive sheet
JP6890920B2 (en) * 2014-12-08 2021-06-18 日東電工株式会社 Transparent conductive film with adhesive layer
CN104645716B (en) * 2015-02-05 2016-03-23 福建鑫华股份有限公司 Novel antistatic filtering material of a kind of base cloth plating and preparation method thereof
CN104893601B (en) * 2015-05-19 2017-05-17 中国航空工业集团公司北京航空材料研究院 Conductive adhesive film with two conductive structures and preparation method of conductive adhesive film
JP6757743B2 (en) * 2015-12-25 2020-09-23 古河電気工業株式会社 Semiconductor processing tape
CN106448824B (en) * 2016-10-17 2017-09-08 北京石油化工学院 A kind of transparent conductive film and preparation method and application
JP6831725B2 (en) 2017-03-17 2021-02-17 リンテック株式会社 Adhesive sheet for workpiece processing and its manufacturing method
JP7331307B2 (en) 2017-04-03 2023-08-23 大日本印刷株式会社 Adhesive laminate for electronic equipment parts manufacturing process and method for manufacturing electronic equipment parts using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08245932A (en) * 1995-03-10 1996-09-24 Lintec Corp Antistatic adhesive sheet
JPH09207259A (en) 1996-12-16 1997-08-12 Achilles Corp Conductive transparent protective film
JP2012007093A (en) 2010-06-25 2012-01-12 Nitto Denko Corp Conductive adhesive tape
KR20140118890A (en) * 2013-03-28 2014-10-08 닛토덴코 가부시키가이샤 Antistatic adhesive sheet and optical film
JP2016089021A (en) 2014-11-04 2016-05-23 リンテック株式会社 Conductive adhesive composition and conductive adhesive sheet

Also Published As

Publication number Publication date
JPWO2019022050A1 (en) 2020-05-28
KR102561868B1 (en) 2023-07-31
JP7181086B2 (en) 2022-11-30
TWI810197B (en) 2023-08-01
TW201918539A (en) 2019-05-16
WO2019022050A1 (en) 2019-01-31
CN110446765A (en) 2019-11-12

Similar Documents

Publication Publication Date Title
KR101666333B1 (en) Carrier film for transparent conductive films, and laminate
JP5235271B2 (en) Water-dispersible acrylic pressure-sensitive adhesive composition for re-peeling and pressure-sensitive adhesive sheet
WO2014142054A1 (en) Adhesive film, and stacked body for touch panel
JP6190520B2 (en) Protective film and film for laminating transparent conductive film with protective film
KR102561868B1 (en) Adhesive tape for protecting semiconductors and methods for processing semiconductors
WO2015079862A1 (en) Adhesive film for touch panels, laminate for touch panels, method for detaching adhesive layer, method for using touch panel, and touch panel system
JP6820724B2 (en) Semiconductor device manufacturing method and protective tape
KR101758389B1 (en) Masking tape and method for processing wafer surface
TW201447713A (en) Capacitive touch panel
WO2018193686A1 (en) Conductive film and touch panel
JP6109336B2 (en) Capacitive touch panel
WO2015141323A1 (en) Method for producing adhesive sheet, adhesive sheet, laminate for touch panel, and capacitive touch panel
WO2011001713A1 (en) Protection tape for plating
JP6612668B2 (en) Light transmissive electrode laminate
WO2021090867A1 (en) Laminate for semiconductor processing, adhesive tape for semiconductor processing, and method for manufacturing semiconductor device
JP2016008274A (en) Ultraviolet-curable carrier tape
JP2020167047A (en) heater
JP7230556B2 (en) Adhesive sheet, conductive material
WO2022181636A1 (en) Method for producing semiconductor device, method for producing film material for provisional fixation, and film material for provisional fixation
WO2021107137A1 (en) Manufacturing method for semiconductor device and a laminate for semiconductor processing
JPWO2020100692A1 (en) Light-transmitting laminate, touch sensor and image display device
JP2016072137A (en) Substrate with transparent conductive layer and method for manufacturing the same, and surface protection method thereof
JP2021147579A (en) Adhesive tape for semiconductor protection and method for producing semiconductor device
JP2017215914A (en) Translucent electrode laminate
JP2021060979A (en) Touch sensor with release sheet, manufacturing method for the same, and image display device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant