KR20200033667A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20200033667A
KR20200033667A KR1020180113245A KR20180113245A KR20200033667A KR 20200033667 A KR20200033667 A KR 20200033667A KR 1020180113245 A KR1020180113245 A KR 1020180113245A KR 20180113245 A KR20180113245 A KR 20180113245A KR 20200033667 A KR20200033667 A KR 20200033667A
Authority
KR
South Korea
Prior art keywords
point
layer
semiconductor layer
light emitting
disposed
Prior art date
Application number
KR1020180113245A
Other languages
English (en)
Other versions
KR102600336B1 (ko
Inventor
정명훈
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180113245A priority Critical patent/KR102600336B1/ko
Publication of KR20200033667A publication Critical patent/KR20200033667A/ko
Application granted granted Critical
Publication of KR102600336B1 publication Critical patent/KR102600336B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예는 알루미늄을 포함하는 제1 도전형 반도체층; 알루미늄을 포함하고, 상기 제1 도전형 반도체층 상에 배치되는 활성층; 알루미늄을 포함하고, 상기 활성층 상에 배치되는 제2 도전형 반도체층; 및 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 차단층을 포함하는 발광 구조물을 포함하고, 상기 차단층은 제1 차단층, 및 상기 제1 차단층 상에 배치되고 상기 활성층의 상면에 대해 경사진 경사면을 갖는 제2 차단층을 포함하는 발광소자를 개시한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시 예는 발광소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 발광소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 발광소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 발광소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 수직형으로 구현하기 어려운 문제가 있으며, 오믹 특성을 위해 P 반도체층과 전극 사이에 GaN 박막을 형성하는 경우 광 출력이 저하되는 문제가 있다.
특히, 자외선 발광소자에 차단층(Electron Blocking Layer) 구조를 설계한 경우 높은 밴드갭에 의해 동작 전압이 상승하는 문제가 있다.
실시 예는 동작 전압을 개선된 발광소자를 제공한다.
또한, 광오믹 특성이 개선된 발광소자를 제공한다.
또한, 광 출력이 향상된 발광소자를 제공한다.
또한, 수직형 자외선 발광소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
실시 예에 따른 발광소자는, 알루미늄을 포함하는 제1 도전형 반도체층; 알루미늄을 포함하고, 상기 제1 도전형 반도체층 상에 배치되는 활성층; 알루미늄을 포함하고, 상기 활성층 상에 배치되는 제2 도전형 반도체층; 및 상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 차단층을 포함하는 발광 구조물을 포함하고, 상기 차단층은 제1 차단층, 및 상기 제1 차단층 상에 배치되고 상기 활성층의 상면에 대해 경사진 경사면을 갖는 제2 차단층을 포함하고, 상기 발광 구조물은 1차 이온 충돌시 상기 제1 도전형 반도체층, 제2 도전형 반도체층, 활성층, 및 차단층에서 각각 알루미늄 이온이 방출되고, 상기 발광 구조물은 상기 방출된 알루미늄 이온 강도 중 가장 작은 알루미늄 이온 강도를 갖는 제1 지점, 상기 제1 지점에서 제1 방향으로 이격되고, 상기 발광 구조물 내에서 가장 큰 알루미늄 이온 강도를 갖는 제2 지점, 상기 제2 지점에서 상기 제1 방향으로 이격된 영역에서 알루미늄 이온 강도가 가장 작은 제3 지점, 상기 제2 지점과 상기 제3 지점 사이에 위치하는 복수의 피크 중 가장 큰 피크를 갖는 제4 지점, 상기 제1 지점과 상기 제2 지점 사이에 위치하는 복수의 피크 중 가장 큰 피크를 갖는 제5 지점을 포함하고, 상기 제1 도전형 반도체층은 상기 제3 지점과 상기 제4 지점 사이에 위치하는 제1 영역을 포함하고, 상기 제2 도전형 반도체층은 상기 제1 지점과 상기 제2 지점 사이에 위치하는 제2 영역을 포함하고, 상기 활성층은 상기 제2 지점과 상기 제4 지점 사이에 위치하는 제3 영역을 포함하고, 상기 차단층은 상기 제2 지점과 상기 제5 지점 사이의 제4 영역을 포함하고, 상기 제2 차단층은 상기 제5 지점의 이온 강도를 갖는다.
실시 예는 차단층에 홈을 형성하여 캐리어의 주입을 개선함으로써 동작 전압을 낮출 수 있다.
또한, 오믹 특성을 개선할 수 있다.
또한, 광 출력을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시 예에 따른 발광 구조물의 개념도이고,
도 2는 본 발명의 일 실시 예에 따른 발광 구조물의 알루미늄 조성을 보여주는 그래프이고,
도 3a는 활성층, 차단층, 및 제2 도전형 반도체층의 단면도이고,
도 3b는 활성층, 차단층, 및 제2 도전형 반도체층의 SEM 사진이고,
도 3c는 본 발명의 일 실시 예에 따른 발광 구조물의 I-V 커브를 측정한 그래프이고,
도 4는 활성층 상에 배치된 차단층을 보여주는 도면이고,
도 5는 도 4의 제1 변형예이고,
도 6은 도 4의 제2 변형예이고,
도 7은 도 4의 제3 변형예이고,
도 8은 본 발명의 일 실시 예에 따른 발광 구조물의 심스 데이터이고,
도 9는 본 발명의 일 실시 예에 따른 발광소자의 개념도이고,
도 10은 도 9의 A 부분 확대도이고,
도 11은 도 9의 B 부분 확대도이고,
도 12는 본 발명의 일 실시 예에 따른 발광소자의 평면도이고,
도 13은 도 12의 C 부분 확대도이고,
도 14는 본 발명의 일 실시 예에 따른 발광소자 패키지의 개념도이고,
도 15는 본 발명의 일 실시 예에 따른 발광소자 패키지의 평면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시 예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 발광 구조물의 개념도이고, 도 2는 활성층, 차단층, 및 제2 도전형 반도체층의 단면도이다.
도 1 및 도 2를 참고하면, 실시 예에 따른 발광소자는 제1 도전형 반도체층(124), 활성층(126), 차단층(129), 및 제2 도전형 반도체층(127)을 포함하는 발광 구조물(120)을 포함할 수 있다.
본 발명의 실시 예에 따른 발광 구조물은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다. 파장범위는 발광 구조물의 Al의 조성비에 의해 결정될 수 있다. 또한, 발광 구조물은 광의 세기가 서로 다른 다양한 파장의 광을 출력할 수 있고, 발광하는 광의 파장 중 다른 파장의 세기에 비해 상대적으로 가장 강한 세기를 갖는 광의 피크 파장이 근자외선, 원자외선, 또는 심자외선일 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)는 320nm 내지 420nm 범위에서 메인 피크를 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 메인 피크를 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 메인 피크를 가질 수 있다. 발광 구조물은 100nm 내지 420nm의 파장에서 최대 피크 파장을 갖는 자외선 광을 생성할 수 있다.
제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1 -x1-y1N(0≤x1≤1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다.
제1 도전형 반도체층(124)은 제1 서브 반도체층(124a), 제2 서브 반도체층(124b), 제3 서브 반도체층(124c), 및 제4 서브 반도체층(124d)을 포함할 수 있다.
제4 서브 반도체층(124d)은 활성층(126)에 가까이 배치될 수 있다. 제4 서브 반도체층(124d)의 알루미늄 조성은 제1 서브 반도체층(124a)과 동일하거나 낮을 수 있다.
발광 구조물(120)이 심자외선 파장대의 광(UV-C)을 방출하는 경우, 제4 서브 반도체층(124d)의 알루미늄 조성은 40% 내지 70%이고, 제1 서브 반도체층(124a)의 알루미늄 조성은 50% 내지 80%일 수 있다.
제4 서브 반도체층(124d)의 알루미늄 조성이 40% 이상일 때 활성층(126)에서 방출되는 심자외선 파장대의 광(UV-C)의 흡수율을 낮추어 광 추출 효율을 개선할 수 있다. 또한, 제4 서브 반도체층(124d)의 알루미늄 조성이 70% 이하일 때 활성층(126)으로의 전류 주입 특성 및 제4 서브 반도체층(124d) 내에서의 전류 확산 특성을 확보할 수 있다.
또한, 제1 서브 반도체층(124a)의 알루미늄 조성이 50% 이상일 때 활성층(126)에서 방출되는 심자외선 파장대의 광(UV-C)의 흡수율을 낮추어 광추출효율을 개선할 수 있고, 80% 이하일 때 활성층(126)으로의 전류 주입 특성 및 제1 서브 반도체층(124a) 내에서의 전류 확산 특성을 확보할 수 있다.
또한, 제4 서브 반도체층(124d)의 알루미늄 조성보다 제1 서브 반도체층(124a)의 알루미늄 조성이 높을 수도 있다. 이 경우 굴절률의 차이에 의해서 활성층(126)에서 발광 구조물(120) 외부로 광이 추출되기 더 유리할 수 있어 발광 구조물(120)의 광추출효율이 개선될 수 있다.
제4 서브 반도체층(124d)의 두께는 제1 서브 반도체층(124a)의 두께보다 얇을 수 있다. 제1 서브 반도체층(124a)은 제4 서브 반도체층(124d)의 두께의 130%이상일 수 있다. 이러한 구성에 의하면 알루미늄 조성이 높은 제1 서브 반도체층(124a)의 두께를 충분히 확보한 후에 제3 서브 반도체층(124c)이 배치되므로 전체 발광 구조물(120)의 결정성이 향상될 수 있다.
제3 서브 반도체층(124c)의 알루미늄 조성은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)의 알루미늄 조성보다 낮을 수 있다. 제3 서브 반도체층(124c)은 LLO(Laser Lift-off) 공정시 발광 구조물(120)에 조사되는 레이저를 흡수하여 활성층(126)이 손상되는 것을 방지할 수 있다. 따라서, 반도체 소자의 광학적 특성 및 전기적 특성이 향상될 수 있다.
제3 서브 반도체층(124c)의 두께와 알루미늄 조성은 LLO 공정 시 발광 구조물(120)에 조사되는 레이저를 흡수하기 위해 적절히 조절될 수 있다. 따라서 제3 서브 반도체층(124c)의 알루미늄 조성은 LLO 공정시 사용하는 레이저 파장에 대응될 수 있으며 LLO용 레이저의 피크 파장이 200nm 내지 300nm인 경우 제3 서브 반도체층(124c)의 알루미늄 조성은 30% 내지 60%일 수 있다.
제4 서브 반도체층(124d)과 활성층(126) 사이에는 제어층(124e)이 배치될 수 있다. 제어층(124e)은 제1 도전형 반도체층(124)에서 활성층(126) 방향으로 주입되는 제1 캐리어의 에너지를 저하시켜 활성층(126)에서 재결합하는 제1 및 제2 캐리어의 농도 또는 밀도의 균형을 맞출 수 있다. 따라서 발광 효율을 개선하여 반도체 소자의 광 출력 특성을 개선할 수 있다. 제어층(124e)의 알루미늄 조성은 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)보다 높을 수 있다. 예시적으로 제어층(124e)은 n+AlGaN층일 수 있다.
활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 제1 도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(126)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있다.
활성층(126)은 복수 개의 우물층(126a)과 장벽층(126b)을 포함할 수 있다. 우물층(126a)과 장벽층(126b)은 Inx2Aly2Ga1 -x2- y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층(126a)은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다.
제2 도전형 반도체층(127)은 활성층(126) 상에 배치되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2도펀트가 도핑될 수 있다.
제2 도전형 반도체층(127)은 Inx5Aly2Ga1 -x5- y2N(0≤x5≤1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlGaN, AlInN, AlN, AlGaAs, AlGaInP 중 선택된 물질로 형성될 수 있다.
제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다.
차단층(129)은 활성층(126)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 차단층(129)은 제1 도전형 반도체층(124)에서 공급된 캐리어가 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.
차단층(129)의 에너지 밴드갭은 활성층(126) 및 제2 도전형 반도체층(127)의 에너지 밴드갭보다 클 수 있다. 차단층(129)은 제2 도펀트가 도핑되므로 제2 도전형 반도체층(127)의 일부 영역으로 정의될 수도 있다. 즉, 제2 도전형 반도체층(127)은 P형 반도체층과 차단층(129)을 포함하는 개념으로 정의할 수도 있다.
차단층(129)은 Inx1Aly1Ga1 -x1- y1N(0≤x1≤1, 0≤y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있으나 이에 한정하지 않는다.
실시 예에 따르면, 제1 도전형 반도체층(124), 활성층(126), 차단층(129), 및 제2 도전형 반도체층(127)은 모두 알루미늄을 포함할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 차단층(129), 및 제2 도전형 반도체층(127)은 AlGaN, InAlGaN 또는 AlN 조성을 가질 수 있다.
차단층(129)은 알루미늄 조성이 50% 내지 100%일 수 있다. 차단층(129)의 알루미늄 조성이 50% 이상인 경우 캐리어의 이동을 차단하기 위한 충분한 에너지 장벽을 가질 수 있고, 활성층(126)에서 방출하는 광을 흡수하지 않을 수 있다.
차단층(129)은 제1차단층(129a)과 제2차단층(129b)을 포함할 수 있다. 제2차단층(129b)의 알루미늄 조성은 제1차단층(129a)의 알루미늄 조성보다 높을 수 있다. 제2차단층(129b)은 의도적 또는 비의도적으로 형성될 수 있다.
제2차단층(129b)은 일부 구간에서 의도적으로 알루미늄의 조성을 높여 형성할 수도 있다. 그러나, 반드시 이에 한정하는 것은 아니고, 동일한 알루미늄 조성을 유지하였음에도 일부 구간에서 성장 조건이 달라져 알루미늄의 조성이 높아짐으로써 제2차단층(129b)이 형성될 수도 있다.
제1차단층(129a)과 활성층(126) 사이에는 중간층(129c)이 배치될 수 있다. 중간층(129c)은 제1 도전형 반도체층(124)에서 제2 도전형 반도체층(127)으로 향하는 방향으로 알루미늄 조성이 높아질 수 있다.
중간층(129c)의 알루미늄 조성은 80% 내지 100%일 수 있다. 따라서, 중간층(129c)은 발광 구조물(120) 내에서 Al 조성이 가장 높은 부분일 수 있다. 중간층(129c)은 AlGaN일 수도 있고 AlN일 수도 있다. 또는 중간층(129c)은 AlGaN과 AlN이 교대로 배치되는 초격자층일 수도 있다.
중간층(129c)의 두께는 약 0.1nm 내지 4nm일 수 있다. 캐리어(예: 전자)의 이동을 효율적으로 차단하기 위해서는 중간층(129c)의 두께는 0.1nm이상으로 배치할 수 있다. 또한, 제2 도전형 반도체층(127)에서 활성층(126)으로 캐리어(예: 정공)의 주입 효율을 확보하기 위해 중간층(129c)의 두께는 4nm이하로 배치할 수 있다.
제2 도전형 반도체층(127)은 제5 서브 반도체층(127a), 제6 서브 반도체층(127b), 및 제7 서브 반도체층(127c)을 포함할 수 있다.
제5 서브 반도체층(127a)은 상대적으로 균일한 알루미늄 조성을 가져 발광 구조물(120)의 정공 주입 효율을 향상시키거나 결정성을 개선할 수 있다. 제5 서브 반도체층(127a)의 두께는 20nm 내지 60nm일 수 있다. 제5 서브 반도체층(127a)의 알루미늄 조성은 40% 내지 80%일 수 있다.
제6 서브 반도체층(127b)의 두께는 10nm 보다 크고 50nm보다 작을 수 있다. 예시적으로 제6 서브 반도체층(127b)의 두께는 25nm일 수 있다. 제6 서브 반도체층(127b)의 두께가 10nm보다 두꺼운 경우 수평 방향으로 저항이 감소하여 전류 확산 효율이 향상될 수 있다. 또한, 제6 서브 반도체층(127b)의 두께가 50nm보다 작은 경우에는 활성층(126)에서 제6 서브 반도체층(127b)으로 입사된 광이 흡수되는 경로가 단축될 수 있고, 반도체 소자의 광 추출 효율이 향상될 수 있다.
제6 서브 반도체층(127b)의 알루미늄 조성은 우물층(126a)의 알루미늄 조성보다 높을 수 있다. 심자외선 또는 원자외선 광을 생성하기 위한 우물층(126a)의 알루미늄 조성은 약 20% 내지 60%일 수 있다. 따라서, 제6 서브 반도체층(127b)의 알루미늄 조성은 40%보다 크고 80%보다 작을 수 있다. 예시적으로, 우물층(126a)의 알루미늄 조성이 30%인 경우 제6 서브 반도체층(127b)의 알루미늄 조성은 40%일 수 있다.
만약, 제6 서브 반도체층(127b)의 평균 알루미늄 조성이 우물층(126a)의 알루미늄 조성보다 낮은 경우 제6 서브 반도체층(127b)이 자외선 광을 흡수하는 확률이 높기 때문에 광 추출 효율이 떨어질 수 있다.
제7 서브 반도체층(127c)은 제2 전극과 접하는 발광 구조물(120)의 표면층일 수 있다. 제2 전극을 통해 제7 서브 반도체층(127c)으로 전류를 주입할 수 있고, 전류 주입 효율은 제7 서브 반도체층(127c)과 제2 전극 사이의 저항에 의해 제어될 수 있다. 제7 서브 반도체층(127c)과 제2 전극 사이의 저항은 오믹 컨택, 쇼트키 컨택, 또는 터널 효과 중 적어도 하나 이상의 작용에 의할 수 있으나, 반드시 이에 한정하는 것은 아니다.
제7 서브 반도체층(127c)의 두께는 1nm 내지 10nm일 수 있다. 제7 서브 반도체층(127c)의 두께가 10nm보다 두꺼운 경우에는 캐리어 주입 효율이 떨어지는 문제가 있다. 따라서, 제7 서브 반도체층(127c)의 두께는 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)보다 작을 수 있다.
제7 서브 반도체층(127c)의 알루미늄 조성은 20% 내지 70%일 수 있다. 알루미늄의 조성이 20% 이상인 경우 자외선을 발광하는 우물층(126a)과의 알루미늄 조성 차이가 줄어들어 광 흡수가 개선될 수 있다. 또한, 알루미늄의 조성이 70% 이하인 경우 동작 전압이 낮아지므로 광 출력이 개선될 수 있다.
제7 서브 반도체층(127c)은 표면에 가까워질수록 알루미늄 조성이 감소할 수 있다. 제6 서브 반도체층(127b)의 감소폭은 제7 서브 반도체층(127c)의 감소폭과 상이할 수도 있고 동일할 수도 있다.
실시 예에 따르면, 제7 서브 반도체층(127c)의 알루미늄 조성(Q3)은 우물층(126a)의 알루미늄 조성(Q10) 및 제3 서브 반도체층(124c)의 알루미늄 조성(Q4) 보다 낮을 수 있다. 이 경우 제2 전극과의 저항을 효과적으로 낮출 수 있다.
도 3a는 활성층, 차단층, 및 제2 도전형 반도체층의 단면도이고, 도 3b는 활성층, 차단층, 및 제2 도전형 반도체층의 SEM 사진이다.
도 3a를 참조하면, 차단층(129)은 활성층(126) 상에 배치되는 제1차단층(129a) 및 제1차단층(129a) 상에 배치되는 제2차단층(129b)을 포함할 수 있다. 제1차단층(129a)과 제2차단층(129b)은 알루미늄 조성이 차이로 구분할 수 있다. 제2차단층(129b)의 알루미늄 조성은 제1차단층(129a)의 알루미늄 조성보다 높을 수 있다.
제1차단층(129a)은 활성층(126) 상에 배치되고 V 형상의 홈(VR1)이 형성될 수 있다. 제1차단층(129a)은 800℃ 내지 1000℃의 성장 온도에서 10nm/min 이상의 성장 속도(Growth Rate)로 성장시킬 수 있다. 위 성장 조건을 만족하는 경우 활성층(126) 상에 제1차단층(129a)이 형성될 때 V형상의 홈(VR1)이 형성될 수 있다.
제2차단층(129b)은 제1차단층(129a) 상에 배치될 수 있다. 제2차단층(129b)은 알루미늄 조성을 높게 제어하여 의도적으로 제1차단층(129a)과 구분되게 형성될 수 있으나 반드시 이에 한정하여 않는다. 예시적으로 제2차단층(129b)은 V형상의 홈(VR1)에서 성장하는 경사면이 상대적으로 알루미늄 조성이 높아져 별도의 층으로 관찰되는 영역일 수도 있다.
제2차단층(129b)은 제1차단층(129a) 상에 연속적으로 형성될 수 있으나 반드시 이에 한정하지 않는다. 예시적으로 제2차단층(129b)은 불연속적으로 형성될 수도 있다. 제2차단층(129b)은 제1차단층(129a)의 V형상의 홈(VR1)에 배치되는 경사면(129b-1)을 가질 수 있다. 제2차단층(129b)의 경사면(129b-1)은 활성층(126)의 평탄한 상면을 기준으로 기울어진 면일 수 있다.
제2차단층(129b) 상에는 제5 서브 반도체층(127a) 제6 서브 반도체층(127b), 및 제7 서브 반도체층(127c)이 순차로 배치될 수 있다.
제5 서브 반도체층(127a)은 제2차단층(129b)의 경사면(129b-1) 상에 배치될 수 있다. 제5 서브 반도체층(127a)은 차단층(129)보다 알루미늄 조성이 낮고 약 1000℃ 이상의 온도에서 성장시킬 수 있다. 이때, 제5 서브 반도체층(127a)의 도핑 농도는 제6 서브 반도체층(127b)의 도핑 농도보다 낮을 수 있다. 예시적으로 제5 서브 반도체층(127a)의 도핑 농도는 10E19/cm3 이하일 수 있으나 반드시 이에 한정하지 않는다.
제6 서브 반도체층(127b)은 제5 서브 반도체층(127a) 상에 배치되어 제2캐리어를 생성하는 역할을 수행할 수 있다. 제6 서브 반도체층(127b)은 차단층(129)보다 알루미늄 조성이 낮고 약 1000℃ 이상의 온도에서 성장시킬 수 있다. 이때, 제6 서브 반도체층(127b)의 도핑 농도는 제5 서브 반도체층(127a)의 도핑 농도보다 높을 수 있다. 예시적으로 제6 서브 반도체층(127b)의 도핑 농도는 10E19/cm3 이상일 수 있으나 반드시 이에 한정하지 않는다.
도 3b를 참조하면, 활성층(126) 상에 서로 이격 배치된 복수 개의 제1차단층(129a) 및 제1차단층(129a)의 사이에 배치되는 제2차단층(129b)을 확인할 수 있다. 실시 예에 따르면, 제2 도전형 반도체층(127)에서 생성된 제2캐리어는 활성층(126)에 주입될 수 있다. 이때, 제1차단층(129a)과 제2차단층(129b)에는 V형상의 홈이 형성되므로 제2캐리어가 활성층(126)에 용이하게 주입되어 동작 전압이 낮아질 수 있다. 도 3c를 참조하면, 차단층에 V형상의 홈이 없는 종래 발광 구조물에 비해 실시예의 경우 I-V 커버가 개선되었음을 확인할 수 있다.
도 4는 활성층 상에 배치된 차단층을 보여주는 도면이고, 도 5는 도 4의 제1 변형예이고, 도 6은 도 4의 제2 변형예이고, 도 7은 도 4의 제3 변형예이다.
도 4를 참조하면, 제2차단층(129b)은 제1차단층(129a)의 V형상의 홈에만 배치될 수도 있다. 즉, 제2차단층(129b)은 제1차단층(129a)의 V형상의 홈에 배치되는 복수 개의 제2 서브 차단층을 포함할 수 있다. 제2차단층(129b)은 V형상의 홈의 경사면에 배치되면서 알루미늄 조성이 높아질 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2차단층(129b)의 일부 영역은 제1차단층(129a)의 상면으로 연장되어 상대적으로 평탄 영역을 가질 수도 있다.
도 5를 참조하면, 제1차단층(129a)은 V형상의 홈에 의해 서로 이격 배치될 수 있다. 즉 제1차단층(129a)은 서로 이격된 복수 개의 제1 서브 차단층을 포함할 수 있다. 따라서, 활성층(126)의 일부는 제1차단층(129a)의 V형상의 홈으로 노출될 수 있다. 제2차단층(129b)은 V형상의 홈으로 노출된 활성층(126)과 접촉할 수 있다. 그 결과, 활성층(126)으로 주입되는 캐리어의 저항이 낮아져 동작 전압이 개선될 수 있다.
도 6을 참조하면, 제1차단층(129a)은 V형상의 홈이 없이 평탄면을 가질 수도 있다. 그러나, 이 경우에도 제2차단층(129b)은 경사면을 가질 수도 있다. 즉, 제1차단층(129a)이 평탄하게 형성된 경우에도 제2차단층(129b)에 작은 V형상의 홈들이 형성될 수 있다. 따라서, 제2 도전형 반도체층에서 생성된 제2 캐리어의 주입 효율이 개선될 수 있다.
도 7a를 참조하면, 활성층(126)은 V형상의 홈을 가질 수도 있다. 활성층(126)에 V형상의 홈이 형성된 경우 전위(dislocation)의 성장이 억제되어 동작 전압이 개선될 수 있다.
제1차단층(129a)과 제2차단층(129b)은 활성층(126)의 V형상의 홈 상에 배치될 수 있다. 활성층(126)의 V형상의 홈에 배치된 제1차단층(129a)과 제2차단층(129b)의 두께는 상대적으로 얇아지므로 제2캐리어의 주입 효율이 개선될 수 있다. 따라서, 동작 전압이 낮아질 수 있다. 또한, 활성층(126)의 상면과 측면으로 제2캐리어가 주입되므로 발광 효율이 개선될 수도 있다.
도 7b를 참조하면, 제1차단층(129a)의 일부는 활성층(126)의 V형상의 홈 상에 배치되지 않고, 제2차단층(129b)이 활성층(126)의 V형상의 홈에 배치될 수도 있다. 즉, 제1차단층(129a)은 활성층(126)의 V형상의 홈의 일부를 노출시키고 제2차단층(129b)이 노출된 활성층(126)의 V형상의 홈을 커버할 수 있다.
도 8은 본 발명의 일 실시 예에 따른 발광 구조물의 심스 데이터이다.
발광 구조물(120)은 제1 도전형 반도체층(124)에서 제2 도전형 반도체층(127)으로 갈수록 알루미늄(Al), 갈륨(Ga), 제1 도펀트, 제2 도펀트의 스펙트럼이 변화할 수 있다. 제1 도펀트는 실리콘(Si)일 수 있고 제2 도펀트는 마그네슘(Mg)일 수 있으나 반드시 이에 한정하지 않는다.
심스 (SIMS) 데이터는 비행 시간형 2차 이온 질량 분석법(TOF-SIMS, Time-of-Flight Secondary Ion Mass Spectrometry)에 의한 분석 데이터일 수 있다.
심스 (SIMS) 데이터는 1차 이온을 타켓의 표면에 조사하여 방출되는 2차 이온의 개수를 카운팅하여 분석할 수 있다. 이때, 1차 이온은 O2 +, Cs+ Bi+등에서 선택될 수 있고, 가속 전압은 20 내지 30 keV 내에서 조절될 수 있고, 조사 전류는 0.1 pA 내지 5.0pA에서 조절될 수 있고, 조사 면적은 20nm×20nm일 수 있다.
심스 (SIMS) 데이터는 제2 도전형 반도체층(127)의 표면(E0, 깊이가 0인 지점)에서 제1 도전형 반도체층(124) 방향으로 점차 식각하면서 2차 이온 질량 스펙트럼을 수집할 수 있다. 2차 이온은 반도체층을 이루는 구성원소일 수 있다. 예시적으로 2차 이온은 알루미늄, 갈륨, 제1도펀트, 및 제2도펀트일 수 있으나 반드시 이에 한정하지 않는다.
심스 분석에 의한 결과는 2차 이온의 강도 또는 2차 이온의 도핑 농도에 대한 스펙트럼으로 해석할 수 있는데, 2차 이온 강도 또는 도핑 농도의 해석에 있어서 5% 이내, 즉 해당 도핑 농도의 0.95배 내지 1.05배의 크기를 갖는 노이즈를 포함할 수 있다. 따라서, "같다/대응된다" 라는 기재는 하나의 특정 2차 이온 강도 또는 도핑 농도의 0.95배 이상 내지 1.05배 이하의 노이즈를 포함하는 의미일 수 있다.
예시적으로 제1지점에 인접한 피크가 있으나 제1지점의 0.95배 내지 1.05배의 크기를 갖는 경우, 주변의 피크는 제1지점의 알루미늄 강도와 동일한 강도를 갖는 것으로 이해될 수 있다.
실시 예에 따른 이온 강도는 측정 조건에 따라 증감될 수 있다. 그러나, 1차 이온의 강도가 증가하면 2차 이온(알루미늄 이온)의 강도 그래프도 전체적으로 증가하고, 1차 이온의 강도가 감소하면 2차 이온(알루미늄 이온)의 강도 그래프도 전체적으로 감소할 수 있다. 따라서, 두께 방향으로 이온 강도의 변화는 측정 조건을 변경하여도 유사할 수 있다.
1차 이온 조사시 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)은 각각 알루미늄 이온을 방출할 수 있다. 따라서, 제1 도전형 반도체층(124), 활성층(126), 및 제2 도전형 반도체층(127)에서 방출된 알루미늄 이온 스펙트럼은 연속적일 수 있다.
알루미늄 이온 강도는 강도 레벨에 따라 복수 개의 지점을 포함할 수 있다.
도 8을 참조하면, 제1 지점(P1)은 발광 구조물(120)에서 알루미늄 이온 강도가 가장 낮은 지점일 수 있다. 제1 지점(P1)은 발광 구조물(120)의 표면일 수 있다. 실시 예에 따르면, 활성층(126)에서 출사되는 광의 흡수를 줄이기 위해 제2 도전형 반도체층(127)의 표면은 알루미늄을 포함할 수 있다. 또한, 제2 도전형 반도체층(127)의 표면에 직접 제2 전극이 접촉하여 오믹을 형성할 수 있다.
제2 지점(P2)은 제1 지점(P1)에서 제1 방향(E1)으로 이격되어 배치되고 알루미늄 이온 강도의 피크가 가장 큰 지점일 수 있다. 제1 방향(E1)은 제2 도전형 반도체층(127)에서 제1 도전형 반도체층(124)을 향하는 방향일 수 있다. 여기서 피크는 극대점(Local maximum point)을 갖는 지점으로 정의할 수 있다.
제2 지점(P2)의 이온 강도는 제2 도전형 반도체층(127) 내에서 가장 높을 수 있다. 따라서, 제1 캐리어가 제2 도전형 반도체층(127)에서 제2 캐리어와 비발광성 재결합하는 것을 방지할 수 있다. 따라서, 발광소자의 광 출력을 개선할 수 있다. 제2 지점(P2)의 이온 강도는 중간층(129c)의 이온 강도일 수 있으나, 반드시 이에 한정하지는 않는다.
제3 지점(P5)은 제2 지점(P2)에서 제1 방향으로 이격된 영역에서 알루미늄 이온 강도가 가장 작을 수 있다. 제3 지점(P5)은 제1 지점(P1)의 이온 강도보다는 크나, 제1 도전형 반도체층(124) 내에서는 이온 강도가 가장 낮을 수 있다.
제3 지점(P5)의 이온 강도는 제3 서브 반도체층(124c)의 이온 강도일 수 있다. 제3 지점(P5)의 이온 강도가 충분히 낮으므로 제1 전극과의 저항이 낮아져 발광 구조물(120)로 주입하는 전류의 주입 효율을 개선할 수 있다. 이러한 이유로 제3 지점(P5)의 이온 강도는 제2 지점(P2)에서 제1 방향으로 가장 낮게 배치될 수 있다.
제4 지점(P3)은 제2 지점(P2)과 제3 지점(P5) 사이에서 가장 강한 알루미늄 이온 강도의 피크를 가질 수 있다. 여기서 피크는 극대점(Local maximum point)을 갖는 지점으로 정의할 수 있다. 제4 지점(P3)의 이온 강도는 제1 도전형 반도체층(124) 내에서 가장 높을 수 있으나, 반드시 이에 한정하는 것은 아니다.
제4 지점(P3)의 이온 강도는 제어층(124e)의 이온 강도일 수 있다. 제어층(124e)의 알루미늄 이온 강도가 높으므로 제1 도전형 반도체층(124)에서 활성층(126) 방향으로 주입되는 제1 캐리어 에너지가 저하되어 활성층(126)에서 재결합하는 제1 및 제2 캐리어의 농도 또는 밀도의 균형을 맞출 수 있다. 따라서 발광 효율을 개선하여 발광소자의 광출력 특성을 개선할 수 있다.
제5 지점(P72)은 제1 지점(P1)과 제2 지점(P2) 사이에서 알루미늄 이온 강도가 가장 높은 지점일 수 있다. 제5 지점(P72)의 이온 강도는 제2 차단층(129b)의 이온 강도일 수 있다.
제5 지점(P72)의 이온 강도는 제4 지점(P3)의 이온 강도보다 작을 수 있다. 따라서, 제4 지점(P3)에서 충분한 이온 강도를 확보하여 발광 효율을 개선함으로써 발광소자의 광출력 특성을 개선할 수 있다.
제5 지점(P72)의 이온 강도는 제2 지점(P2)과 제4 지점(P3) 사이에 배치된 복수 개의 피크(P61)의 이온 강도보다 높을 수 있다. 제2 지점(P2)과 제4 지점(P3) 사이에 배치된 복수 개의 피크(P61)의 이온 강도는 활성층(126)의 장벽층의 이온 강도일 수 있다.
제5 지점(P72)의 이온 강도가 제4 지점(P3)의 이온 강도보다 작거나, 제2 지점(P2)과 제4 지점(P3) 사이에 배치된 복수 개의 피크(P61)의 이온 강도보다 높게 형성되면, 제1 도전형 반도체층(124)에서 공급된 캐리어가 제2 도전형 반도체층(127)으로 빠져나가는 흐름을 차단하여, 활성층(126) 내에서 전자와 정공이 재결합할 확률을 높일 수 있다.
제6 지점(P71)은 제5 지점(P72)과 제2 지점(P2) 사이에서 알루미늄 이온 강도가 가장 낮은 지점일 수 있다. 제6 지점(P71)의 이온 강도는 제1 차단층의 이온 강도일 수 있다.
제6 지점(P71)의 이온 강도는 제2 지점(P2)과 제4 지점(P3) 사이에 배치된 복수 개의 피크(P61)의 이온 강도 보다 낮을 수 있다. 또한, 제6 지점(P71)의 이온 강도는 제2 지점(P2)과 제4 지점(P3) 사이에 배치된 복수 개의 밸리(P62)의 이온 강도보다 높을 수 있다. 제6 지점(P71)의 이온 강도가 복수 개의 피크(P61)의 이온 강도 보다 낮거나 복수 개의 밸리(P62)의 이온 강도보다 높은 경우, 제1차단층에 V형상의 홈이 형성되어 제2 도전형 반도체층(127)에서 주입된 캐리어가 활성층(126)에 용이하게 주입되어 발광효율이 개선되고 동작 전압이 낮아질 수 있다.
제1 도전형 반도체층(124)은 제3 지점(P5)과 제4 지점(P3) 사이에 위치하는 제1 영역(SA4)을 포함할 수 있다. 제1 영역(SA4)은 제3 지점(P5)과 제4 지점(P3) 사이의 전체 영역일 수도 있고, 일부 영역일 수도 있다.
제2 도전형 반도체층(127)은 제1 지점(P1)과 제2 지점(P2) 사이에 위치하는 제2 영역(SA1)을 포함할 수 있다. 제2 영역(SA1)은 제1 지점(P1)과 제2 지점(P2) 사이의 전체 영역일 수도 있고, 일부 영역일 수도 있다.
활성층(126)은 제2 지점(P2)과 제4 지점(P3) 사이에 위치하는 제3 영역(SA3)을 포함할 수 있다. 제3 영역(SA3)은 제2 지점(P2)과 제4 지점(P3) 사이의 전체 영역일 수도 있고 일부 영역일 수도 있다.
차단층(129)은 제2 지점(P2)과 제5 지점(P72) 사이의 제4 영역(SA2)을 포함할 수 있다. 제4 영역(SA2)은 제2 지점(P2)과 제5 지점(P72) 사이의 전체 영역일 수도 있고, 일부 영역일 수도 있다.
활성층(126)은 복수 개의 피크(P61)와 밸리(P62)를 포함할 수 있다. 피크(P61)의 이온 강도는 밸리(P62)의 이온 강도보다 클 수 있다. 복수 개의 피크(P61)는 장벽층(126b)의 이온 강도일 수 있고, 밸리(P62)는 우물층(126a)의 이온 강도일 수 있다. 복수의 밸리(P62)에서 방출되는 광의 파장 중 세기가 가장 큰 광의 발광파장은 100nm 내지 320nm일 수 있다.
제2 지점(P2)과 제5 지점(P5)의 제1 알루미늄 강도차(D1)는 제2 지점(P2)과 제1 지점(P1)의 제2 알루미늄 강도차(D2) 보다 작을 수 있다. 이 경우 제1 지점(P1)의 알루미늄 강도가 낮아 제2 전극과의 접촉 저항을 낮출 수 있다. 그러나, 제1 지점(P1)의 알루미늄 강도가 더 높아지면 제2 알루미늄 강도차(D2)는 줄어들 수 있다. 따라서, 제1 알루미늄 강도차(D1)는 제2 알루미늄 강도차(D2)보다 클 수 있다. 또는 제1 알루미늄 강도차(D1)는 제2 알루미늄 강도차(D2)와 동일할 수도 있다.
예시적으로 제1 알루미늄 강도차(D1)와 제2 알루미늄 강도차(D2)의 비(D1:D2)는 1:0.2 내지 1:2일 수 있다. 강도차가 1:0.2 이상인 경우 제2 알루미늄 강도차(D2)를 충분히 확보할 수 있기 때문에, 제2 도전형 반도체층과 제2전극 사이의 접촉 저항을 개선할 수 있다. 강도차가 1:2 이하인 경우 제2 알루미늄 강도차(D2)가 상대적으로 커지는 것을 방지하여 제2-1 도전형 반도체층(127a)의 두께에 대한 알루미늄 강도 변화율이 너무 커지지 않도록 조절할 수 있다. 따라서, 발광 구조물의 결정성을 개선할 수 있고, 활성층(126)에서 발광하는 광에 대한 제2-1 도전형 반도체층(127a)의 투과율을 개선하여 발광소자의 광학적 특성을 향상시킬 수 있다.
발광 구조물은 제1 지점(P1)과 제2 지점(P2) 사이의 영역에서 마그네슘 이온 강도가 가장 높은 마그네슘 피크 지점(M1)을 포함할 수 있다. 또한, 발광 구조물은 마그네슘 피크 지점(M1)에서 제1 방향(E1)의 반대 방향으로 마그네슘 이온의 강도가 가장 낮은 마그네슘 밸리 지점(M2)을 포함할 수 있다. 마그네슘 밸리 지점(M2)에서 제1방향과 반대 방향으로 갈수록 마그네슘의 강도는 연속적으로 커질 수 있다.
도 9는 제1 실시예에 따른 발광소자의 개념도이고, 도 10은 도 9의 A부분 확대도이고, 도 11은 도 9의 B부분 확대도이다.
도 9 및 도 10을 참조하면, 실시 예에 따른 발광소자(10)는 도전성 기판(170), 제1 도전형 반도체층(124), 제2 도전형 반도체층(127), 및 활성층(126)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124)과 전기적으로 연결되는 제1 전극(142), 제2 도전형 반도체층(127)과 전기적으로 연결되는 제2 전극(146)을 포함할 수 있다.
발광 구조물(120)은 제2 도전형 반도체층(127) 및 활성층(126)을 관통하고 제1 도전형 반도체층(124)의 일부 영역까지 배치되는 제2 리세스(128) 및 복수 개의 제1 리세스(125)를 포함할 수 있다.
제2 리세스(128)는 발광 구조물(120)의 측면을 따라 연속적으로 연장될 수 있다. 제2 리세스(128)는 발광 구조물(120)의 외측면을 따라 연장되어 폐루프를 이루는 단일의 리세스일 수 있으나 반드시 이에 한정되는 것은 아니고 복수 개의 리세스로 분할될 수도 있다.
제2 리세스(128)에 의해 활성층(126)은 제2 리세스(128)의 외측에 배치되는 비활성 영역(OA1) 및 제2 리세스(128)의 내측에 배치되는 활성 영역(IA1)으로 분리될 수 있다.
복수 개의 제1 리세스(125)는 제2 리세스(128)의 내측에 배치될 수 있다. 제1 리세스(125)는 내부에 제1 전극(142)이 배치되어 제1 도전형 반도체층(124)에 전류를 주입하는 통로 역할을 수행할 수 있다.
비활성 영역(OA1)은 전자와 정공 결합이 일어나지 않는 비발광 영역이며, 활성 영역(IA1)은 전류가 분산되어 발광하는 영역일 수 있다.
제2 리세스(128)의 내측에서 배치되는 활성 영역(IA1)의 면적은 제2 리세스(128)의 외측에 배치되는 비활성 영역(OA1)의 면적보다 넓을 수 있다.
발광 구조물(120)의 최대 면적과 제2 리세스(128) 최대의 면적의 비는 1:0.01 내지 1:0.03일 수 있다. 발광 구조물(120)의 최대 면적과 제2 리세스(128) 최대 면적의 비가 1:0.01보다 작은 경우, 오염 물질로부터 활성층(126)의 산화를 방지하기 어려울 수 있다. 또한, 발광 구조물(120)의 최대 면적과 제2 리세스(128) 최대 면적의 비가 1:0.03보다 큰 경우, 광 효율이 저하될 수 있다.
발광 구조물(120)의 측면, 상면을 감싸는 패시베이션층(180)은 발광소자의 동작에 의한 발열, 외부의 고온, 고습, 및 발광 구조물(120)과의 열팽창 계수 차이 등에 의해 발광 구조물(120)과 박리가 발생할 수 있다. 또는 패시베이션층(180)에 크랙 등이 발생할 수 있다.
패시베이션층(180)에 박리, 크랙 등이 발생할 경우, 외부에서 발광 구조물(120)로 침투하는 외부의 수분이나 오염 물질 등에 의해 발광 구조물(120)이 산화될 수 있다.
자외선 발광소자의 경우 활성층(126)의 Al 조성이 상대적으로 높으므로 산화에 더욱 취약할 수 있다. 따라서, 발광 구조물(120)의 측벽이 크랙 등에 의해 노출된 경우 활성층(126)은 급격히 산화되어 광 출력이 저하될 수 있다.
실시예에 따르면 제2 리세스(128)는 비활성 영역(OA1)과 활성 영역(IA1) 사이에 배치되어 배리어(barrier) 역할을 수행할 수 있다. 또한, 제2 리세스(128)에 의해 비활성 영역(OA1)과 활성 영역(IA1) 사이의 이격 거리가 증가할 수 있다. 따라서, 활성층(126)의 비활성 영역(OA1)이 산화되더라도 활성층(126)의 활성 영역(IA1)은 제2 리세스(128)에 의해 산화가 방지될 수 있다.
도 10를 참조하면, 제1 절연층(131)은 발광 구조물(120)의 하부에 배치되어, 제1 전극(142)을 활성층(126) 및 제2 도전형 반도체층(127)과 전기적으로 절연시킬 수 있다.
제1 절연층(131)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있으나, 이에 한정하지 않는다. 제1 절연층(131)은 단층 또는 다층으로 형성될 수 있다. 예시적으로 제1 절연층(131)은 Si 산화물이나 Ti 화합물을 포함하는 다층 구조의 DBR(distributed Bragg reflector)일 수도 있다. 그러나, 반드시 이에 한정하지 않고 제1 절연층(131)은 다양한 반사 구조를 포함할 수 있다.
제1 절연층(131)은 제2 리세스(128)의 내부에 배치되는 제2 절연부(131b) 및 제1 리세스(125)의 내부에 배치되는 제1 절연부(131a)를 포함할 수 있다. 제2 절연부(131b)와 제1 절연부(131a)는 제2 도전형 반도체층(127)의 하부면에서 서로 연결될 수 있다.
제1 절연부(131a)는 제1 리세스(125)의 내부에 배치되고, 관통홀(TH1)이 형성될 수 있다. 제1 전극(142)은 제1 절연부(131a)의 관통홀(TH1) 내에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다.
제2 절연부(131b)는 제2 리세스(128)의 내부에 전체적으로 배치되어 제1 도전층(165) 및 제2 도전층(150)과 제1 도전형 반도체층(124)을 전기적으로 절연시킬 수 있다. 따라서 제2 리세스(128)의 외측에 배치되는 활성층(126)에는 전류가 거의 분산되지 않을 수 있다. 또한, 제2 리세스(128)의 내부에 제2 절연부(131b)가 배치되므로 활성층(126)의 측면이 산화되는 것을 더욱 효과적으로 방지할 수 있다.
제1 리세스(125)의 높이(h1)는 제2 리세스(128)의 높이(h1)와 동일할 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제1 리세스(125)의 높이(h1)는 제2 리세스(128)의 높이(h1)와 상이할 수도 있다. 예시적으로, 제1 리세스(125)의 높이(h1)는 제2 리세스(128)의 높이(h1)보다 높을 수 있다. 예시적으로 제1 리세스(125)는 제1 도전형 반도체층(124) 중에서 제1 전극(142)과 접촉 저항이 낮은 영역까지 형성되어야 하는 반면, 제2 리세스(128)는 활성층(126)을 분리시킬 수 있는 높이이면 충분할 수도 있다. 이와 반대로 제2 리세스(128)의 높이(h1)는 제1 리세스(125)의 높이(h1) 보다 높을 수도 있다. 이 경우 발광 구조물(120)의 측면에서 수분 침투 경로가 길어져 신뢰성이 개선될 수도 있다.
제1 리세스(125)의 경사각도(θ1)는 제2 리세스(128)의 경사각도(θ2)와 동일할 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 제2 리세스(128)와 제1 리세스(125)의 경사 각도는 상이할 수도 있다. 예시적으로 제2 리세스(128)의 경사 각도는 제1 리세스(125)의 경사 각도보다 클 수 있다. 이 경우 제2 리세스(128)의 폭을 줄여 활성 영역(IA1)의 면적을 증가시킬 수 있다. 또는 제2 리세스(128)의 경사 각도는 제1 리세스(125)의 경사 각도보다 작을 수 있다. 이 경우 활성층(126)의 활성 영역(IA1)과 비활성 영역(OA1)의 이격 거리를 증가시켜 신뢰성을 개선할 수 있다.
제1 전극(142)은 제1 리세스(125)의 내부에 배치되어 제1 도전형 반도체층(124)과 전기적으로 연결될 수 있다. 또한, 제2 전극(146)의 제2 도전형 반도체층(127)의 하부면에 배치되어 전기적으로 연결될 수 있다.
제1 전극(142)과 제2 전극(146)은 오믹전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있다.
복수 개의 제1 전극(142)이 제1 도전형 반도체층(124)에 접촉하는 면적과 제2 전극(146)이 제2 도전형 반도체층(127)에 접촉하는 면적의 비(제1전극의 면적: 제2전극의 면적)는 1:3 내지 1:9일 수 있다.
면적비가 1:9보다 커지는 경우에는 제1전극의 면적이 상대적으로 작아져 전류 분산 특성이 악화될 수 있다. 또한, 면적비가 1:3보다 작아지는 경우 상대적으로 제2전극의 면적이 작아져 전류 분산 특성이 악화될 수 있다.
제1 도전층(165)은 제1 리세스(125) 및 제2 절연층(132)을 관통하여 복수 개의 제1 전극(142)과 전기적으로 연결되는 복수 개의 돌출 전극(165a)을 포함할 수 있다. 따라서, 제1 도전층(165)과 복수 개의 제1 전극(142)은 제1 채널 전극으로 정의할 수 있다.
제1 도전층(165)은 반사율이 우수한 물질로 이루어질 수 있다. 예시적으로 제1 도전층(165)은 Ti, Ni, Al 등의 금속을 포함할 수 있다. 예시적으로 제1 도전층(165)이 알루미늄을 포함하는 경우 활성층(126)에서 출사된 자외선 광을 상부로 반사시킬 수 있다.
제2 도전층(150)은 제2 전극(146) 및 본딩패드(166)와 전기적으로 연결될 수 있다. 따라서, 본딩패드(166)와, 제2 도전층(150), 및 제2 전극(146)은 하나의 전기적 채널을 형성할 수 있다. 따라서, 제2 전극(146)과 제2 도전층(150)을 제2 채널 전극으로 정의할 수도 있다.
제2 도전층(150)은 제2 전극(146)의 하부, 제1 절연층(131)의 하부, 제2 리세스(128)의 하부, 발광 구조물(120)의 하부, 및 본딩패드(166)의 하부에 배치될 수 있다. 또한, 제2 도전층(150)은 제2 전극(146)과 제1 절연층(131) 사이의 이격 공간(D1)으로 연장되어 제1 도전형 반도체층(124)과 쇼트키 접합될 수 있다. 따라서, 전류 분산 효율이 개선될 수 있다.
제2 도전층(150)은 제1 절연층(131)과 접착력이 좋은 물질로 이루어지며, Cr, Ti, Ni, Au 등의 물질로 구성되는 군으로부터 선택되는 적어도 하나의 물질 및 이들의 합금으로 이루어질 수 있으며, 단일층 혹은 복수의 층으로 이루어질 수 있다.
제2 도전층(150)은 제1 절연층(131)과 제2 절연층(132) 사이에 배치될 수 있다. 이에 따라, 제2 도전층(150)은 외부 습기 또는 오염 물질의 침투로부터 제1 절연층(131) 및 제2 절연층(132)에 의해 보호될 수 있다. 또한, 제2 도전층(150)은 발광소자의 내부에 배치되며, 발광소자의 최외측에서 노출되지 않도록 끝단이 제1 절연층(131) 및 제2 절연층(132)에 의해 감싸질 수 있다.
제2 도전층(150)은 제1 도전영역(150-1), 제2 도전영역(150-2), 및 단차부(150-3)을 포함할 수 있다. 제1 도전영역(150-1)은 제2 리세스(128)을 기준으로 내측에 배치되고, 제2 도전영역(150-2)은 제2 리세스(128)를 기준으로 외측에 배치될 수 있다. 즉, 제1 도전영역(150-1)은 활성 영역(IA1)에 배치되고, 제2 도전영역(150-2)은 비활성 영역(OA1)에 배치될 수 있다.
단차부(150-3)는 제2 리세스(128)의 내부에 배치되어 발광 구조물(120)의 수직 방향으로 제2 리세스(128) 및 제2 절연부(131b)와 중첩될 수 있다. 단차부(150-3)는 제2 리세스(128)의 내부 형상과 대응되는 형상을 가질 수 있다. 예시적으로 단차부(150-3)는 서로 마주보는 경사부를 포함할 수 있다. 따라서, 단차부(150-3)는 제2 리세스(128) 내부 경사면을 따라 복수 회 절곡될 수 있다.
실시 예에 따르면, 제2 도전층(150)은 단차부(150-3)에 의해 절곡되므로 상대적으로 면적이 증가하여 방열 성능이 개선될 수 있다. 또한, 접착력이 증가하여 제2 도전층(150)이 발광 구조물(120)에서 박리되는 문제를 개선할 수 있다.
제2 절연층(132)은 제1 도전층(165)과 제2 도전층(150)을 전기적으로 절연시킬 수 있다. 제1 절연층(131)과 제2 절연층(132)은 서로 동일한 물질로 이루어질 수 있고, 서로 다른 물질로 이루어질 수 있다.
제2 절연층(132)은 제2 리세스(128)와 제1 리세스(125)에 각각 배치될 수 있다. 따라서, 제2 리세스(128)와 제1 리세스(125)의 내부에는 제1 절연층(131)과 제2 절연층(132)이 모두 배치될 수 있다. 따라서, 제1 절연층(131) 또는 제2 절연층(132) 중 어느 하나에 결함이 발생한 경우에도 나머지 절연층이 외부의 습기 및/또는 기타 오염 물질의 침투를 방지할 수 있다.
예시적으로, 제1 절연층(131)과 제2 절연층(132)이 하나의 층으로 구성된 경우, 크랙과 같은 결함이 두께 방향으로 쉽게 전파될 수 있다. 따라서, 외부로 노출된 결함을 통해 외부의 습기나 오염 물질이 발광 구조물(120)로 침투할 수 있다.
그러나, 실시 예에 따르면, 제1 절연층(131) 상에 별도의 제2 절연층(132)이 배치되므로 제1 절연층(131)에 형성된 결함이 제2 절연층(132)으로 전파되기 어려울 수 있다. 즉, 제1 절연층(131)과 제2 절연층(132) 사이의 계면이 결함의 전파를 차폐하는 역할을 수행할 수 있다.
접합층(160)은 발광 구조물(120)의 하부면과 제1 리세스(125)의 형상을 따라 배치될 수 있다. 접합층(160)은 도전성 재료를 포함할 수 있다. 예시적으로 접합층(160)은 금, 주석, 인듐, 알루미늄, 실리콘, 은, 니켈, 및 구리로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
도전성 기판(170)은 금속 또는 반도체 물질을 포함할 수 있다. 도전성 기판(170)은 전기 전도도 및/또는 열 전도도가 우수한 금속일 수 있다. 이 경우 발광소자 동작시 발생하는 열을 신속이 외부로 방출할 수 있다. 또한 도전성 기판(170)을 통해 제1 전극(142)은 외부에서 전류를 공급받을 수 있다.
도전성 기판(170)은 실리콘, 몰리브덴, 실리콘, 텅스텐, 구리 및 알루미늄으로 구성되는 군으로부터 선택되는 물질 또는 이들의 합금을 포함할 수 있다.
발광 구조물(120)의 상면과 측면에는 패시베이션층(180)이 배치될 수 있다. 패시베이션층(180)의 두께는 200㎚ 이상 내지 500㎚ 이하일 수 있다. 200㎚이상일 경우, 소자를 외부의 수분이나 이물질로부터 보호하여 소자의 전기적, 광학적 신뢰성을 개선할 수 있고, 500㎚ 이하일 경우 발광소자에 인가되는 스트레스를 줄일 수 있고, 상기 발광소자의 광학적, 전기적 신뢰성이 저하되거나 발광소자의 공정 시간이 길어짐에 따라 발광소자의 단가가 높아지는 문제점을 개선할 수 있다.
발광 구조물(120)의 상면에는 요철이 형성될 수 있다. 이러한 요철은 발광 구조물(120)에서 출사되는 광의 추출 효율을 향상시킬 수 있다. 요철은 자외선 파장에 따라 평균 높이가 다를 수 있으며, UV-C의 경우 300㎚ 내지 800㎚ 정도의 높이를 갖고, 평균 500㎚ 내지 600㎚ 정도의 높이를 가질 때 광 추출 효율이 향상될 수 있다.
도 11을 참조하면, 제2 리세스(128)에서 최하면(132a)으로부터 제1 도전층(165)의 최대 높이(h3)는 0.4㎛ 내지 0.6㎛일 수 있다. 또한, 제2 리세스(128)에서 수직 방향(Z 방향)으로 최하면(132a)으로부터 제2 절연층(132)의 최대 높이(h5)는 1.7㎛ 내지 2.1㎛일 수 있다. 또한, 제2 리세스(128)에서 수직 방향으로 최하면(132a)으로부터 제1 절연층(131)의 최대 높이(h6)는 2.4㎛ 내지 2.6㎛일 수 있다. 또한, 제2 리세스(128)의 상면은 수평방향 최소 폭(W5)은 2㎛ 내지 8㎛일 수 있다.
제2 리세스(128) 내에는 제1 절연층(131), 제2 도전층(150), 제2 절연층(132) 및 제1 도전층(165)이 배치될 수 있다. 따라서, 외부에서 수분이 침투하여 비활성 영역(OA1)이 산화된 경우에도 활성 영역(IA1)이 산화되는 것을 차단할 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고 제2 리세스(128)의 일부 영역 내에는 제2 도전층(150)이 배치되지 않을 수도 있다. 이 경우 제1 절연층(131)과 제2 절연층(132)이 하나의 절연층 역할을 수행할 수도 있다.
예시적으로 본딩패드(166)와 마주보는 제2 리세스에는 제2 도전층(150)이 배치될 수 있다. 제2 도전층(150)이 발광 구조물(120)의 외측으로 연장되어 본딩패드(166)와 전기적으로 연결되어야 하기 때문이다. 그러나, 본딩패드와 마주보지 않는 제2 리세스(128)에는 제2 도전층(150)이 형성되지 않을 수도 있다. 이러한 구조에 의하면 제2 도전층(150)이 제2 리세스(128)의 일부 영역에 배치되지 않으므로, 비활성 영역이 산화되고 제1절연층이 파손된 경우에도 제2 도전층(150)의 산화를 방지할 수 있다.
제2 리세스(128)는 발광 구조물(120)의 외측면과 최대 이격 거리가 3㎛ 내지 5㎛일 수 있다. 이는 발광소자나 발광 구조물(120)의 크기에 따라 변형될 수 있다.
도 12는 본 발명의 제1 실시 예에 따른 발광소자의 평면도이고, 도 13는 도 12의 C 부분 확대도이다.
도 12 및 도 13를 참고하면, 제2 리세스(128)는 발광 구조물(120)의 외측면을 따라 배치되어 평면상으로 폐루프(closed-loop)를 이룰 수 있다. 따라서, 발광 구조물(120)의 활성층은 제2 리세스(128)에 의해 비활성 영역(OA1)과 활성 영역(IA1)으로 구획될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 제2 리세스(128)는 발광 구조물(120)의 가장자리를 따라 복수 개가 이격 배치될 수도 있다.
비활성 영역(OA1)은 제2 리세스(128)의 외측 영역일 수 있고, 활성 영역(IA1)은 제2 리세스(128)의 내측 영역일 수 있다.
활성 영역(IA1)은 제1 도전형 반도체층(124) 및 제2 도전형 반도체층(127)을 통해 전자와 정공이 주입되어 자외선 파장대에서 최대 강도를 갖는 광을 생성할 수 있다.
비활성 영역(OA1)은 전자와 정공 결합이 일어나지 않는 영역일 수 있다. 비활성 영역(OA1)은 활성 영역 또는 외부에서 조사되는 빛을 흡수하여 여기된 전자가 재결합을 통해 발광할 수 있다. 그러나 비활성 영역(OA1)의 발광 강도는 활성영역의 발광강도에 비해 매우 약할 수 있다. 또는 비활성 영역(OA1)은 전혀 발광하지 않을 수도 있다. 따라서, 비활성 영역(OA1)의 발광 강도는 활성 영역(IA1)의 발광 강도보다 낮을 수 있다.
발광 구조물(120)은 외부에서 발광 구조물(120)로 침투하는 외부의 수분이나 오염 물질 등에 의해 산화될 수 있다. 자외선 발광소자의 활성층은 Al의 조성이 높으므로 산화에 더 취약할 수 있다. 제2 리세스(128)는 비활성 영역(OA1)이 산화된 경우 활성 영역(IA1)으로 산화가 전파되는 것을 차단할 수 있다.
발광 구조물(120)은 자외선 광을 생성하는 경우, 높은 밴드갭 에너지를 갖기 때문에 발광 구조물(120)의 전류 분산 특성이 떨어질 수 있고, 유효 발광 영역(P2)이 적을 수 있다. 따라서, 실질적인 전류 분산은 활성 영역(IA1) 내에서 이루어질 수 있다. 따라서, 발광소자는 제2 리세스(128)를 가지더라도 충분한 광 출력을 유지할 수 있다.
제2 도전층(150)은 활성 영역(IA1)에 전체적으로 배치될 수 있다. 또한, 제2 도전층(150)은 제2 리세스(128) 및 비활성 영역(OA1)에 전체적으로 배치될 수도 있고, 본딩패드(166)와 마주보는 영역(R1)의 제2 리세스(128) 및 비활성 영역(OA1)에만 배치될 수도 있다.
뿐만 아니라, 제2 리세스(128)는 활성층(126)에서 수분 등에 의해 산화가 이루어지는 영역을 비활성 영역(OA1)으로 제한하여, 유효 발광 영역(P2)이 위치한 활성 영역(IA1)을 보호함으로써 광 출력을 유지할 수 있다.
유효 발광 영역(P2)은 전류 밀도가 가장 높은 제1 전극(142)에서의 전류 밀도를 기준으로 전류 밀도가 40%이하인 경계지점까지의 영역으로 정의할 수 있다. 또한, 제1 전극(142)의 직경의 2배 내지 5배인 영역으로 정의할 수도 있다. 예를 들어, 내측 리세스(129a)의 중심으로부터 5㎛ 내지 40㎛ 떨어진 거리를 경계지점으로 정의할 수 있다. 그러나, 유효 발광 영역(P2)은 주입 전류의 레벨, Al의 조성에 따라 가변적일 수 있다.
유효 발광 영역(P2)의 외측인 저전류밀도영역(P3)은 전류밀도가 낮아서 발광에 거의 기여하지 못할 수 있다. 따라서, 자외선 발광소자는 전류밀도가 낮은 저전류밀도영역(P3)에 제1 전극(142)을 더 많이 배치하여 광 출력을 향상시킬 수 있다.
도 15는 본 발명의 일 실시 예에 따른 발광소자 패키지의 개념도이다.
도 15를 참고하면, 발광소자 패키지는 홈(3)이 형성된 몸체(2), 몸체(2)에 배치되는 발광소자(1), 및 몸체(2)에 배치되어 발광소자(1)와 전기적으로 연결되는 한 쌍의 리드 프레임(5a, 5b)을 포함할 수 있다. 발광소자(1)는 전술한 구성을 모두 포함할 수 있다.
몸체(2)는 자외선 광을 반사하는 재질 또는 코팅층을 포함할 수 있다. 몸체(2)는 복수의 층(2a, 2b, 2c, 2d, 2e)을 적층하여 형성할 수 있다. 복수의 층(2a, 2b, 2c, 2d, 2e)은 동일한 재질일 수도 있고 상이한 재질을 포함할 수도 있다.
홈(3)은 발광소자에서 멀어질수록 넓어지게 형성되고, 경사면에는 단차(3a)가 형성될 수 있다.
도 16을 참조하면, 발광소자(10)는 제1 리드프레임(5a)상에 배치되고, 제2 리드프레임(5b)과 와이어에 의해 연결될 수 있다. 이때, 제1 리드프레임(5a)과 제2 리드프레임(5b)은 발광소자(10)의 측면을 둘러싸도록 배치될 수 있다.
투광층(4)은 홈(3)을 덮을 수 있다. 투광층(4)은 글라스 재질일 있으나, 반드시 이에 한정하지 않는다. 투광층(4)은 자외선 광을 유효하게 투과할 수 있는 재질이면 특별히 제한하지 않는다. 홈(3)의 내부는 빈 공간일 수 있다.
발광소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 발광소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 발광소자를 구비하여 원하는 영역을 살균할 수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 발광소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 발광소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (16)

  1. 알루미늄을 포함하는 제1 도전형 반도체층;
    알루미늄을 포함하고, 상기 제1 도전형 반도체층 상에 배치되는 활성층;
    알루미늄을 포함하고, 상기 활성층 상에 배치되는 제2 도전형 반도체층; 및
    상기 활성층과 상기 제2 도전형 반도체층 사이에 배치되는 차단층을 포함하는 발광 구조물을 포함하고,
    상기 차단층은 제1 차단층, 및 상기 제1 차단층 상에 배치되고 상기 활성층의 상면에 대해 경사진 경사면을 갖는 제2 차단층을 포함하고,
    상기 발광 구조물은 1차 이온 충돌시 상기 제1 도전형 반도체층, 제2 도전형 반도체층, 활성층, 및 차단층에서 각각 알루미늄 이온이 방출되고,
    상기 발광 구조물은 상기 방출된 알루미늄 이온 강도 중 가장 작은 알루미늄 이온 강도를 갖는 제1 지점,
    상기 제1 지점에서 제1 방향으로 이격되고, 상기 발광 구조물 내에서 가장 큰 알루미늄 이온 강도를 갖는 제2 지점,
    상기 제2 지점에서 상기 제1 방향으로 이격된 영역에서 알루미늄 이온 강도가 가장 작은 제3 지점,
    상기 제2 지점과 상기 제3 지점 사이에 위치하는 복수의 피크 중 가장 큰 피크를 갖는 제4 지점,
    상기 제1 지점과 상기 제2 지점 사이에 위치하는 복수의 피크 중 가장 큰 피크를 갖는 제5 지점을 포함하고,
    상기 제1 도전형 반도체층은 상기 제3 지점과 상기 제4 지점 사이에 위치하는 제1 영역을 포함하고,
    상기 제2 도전형 반도체층은 상기 제1 지점과 상기 제2 지점 사이에 위치하는 제2 영역을 포함하고,
    상기 활성층은 상기 제2 지점과 상기 제4 지점 사이에 위치하는 제3 영역을 포함하고,
    상기 차단층은 상기 제2 지점과 상기 제5 지점 사이의 제4 영역을 포함하고,
    상기 제2 차단층은 상기 제5 지점의 이온 강도를 갖는 발광소자.
  2. 제1항에 있어서,
    상기 제2 지점과 상기 제3 지점의 강도차(D1)는 상기 제3 지점과 상기 제1 지점의 강도차(D2)보다 큰 발광소자.
  3. 제1항에 있어서,
    상기 제2 지점과 상기 제3 지점의 강도차(D1)는 상기 제3 지점과 상기 제1 지점의 강도차(D2)와 동일한 발광소자.
  4. 제1항에 있어서,
    상기 제5 지점의 이온 강도는 상기 제2 지점과 상기 제4 지점 사이에 배치된 복수 개의 피크의 이온 강도보다 큰 발광소자.
  5. 제4항에 있어서,
    상기 제5 지점의 이온 강도는 상기 제4 지점의 이온 강도보다 작은 발광소자.
  6. 제1항에 있어서,
    상기 제5 지점과 상기 제2 지점 사이에서 알루미늄 이온 강도가 가장 낮은 제6 지점을 포함하고,
    상기 제6 지점의 이온 강도는 상기 제2 지점과 상기 제4 지점 사이에 배치된 복수 개의 밸리의 이온 강도보다 높은 발광소자.
  7. 제6항에 있어서,
    상기 제6 지점의 이온 강도는 상기 제2 지점과 상기 제4 지점 사이에 배치된 복수 개의 피크의 이온 강도보다 낮은 발광소자.
  8. 제1항에 있어서,
    상기 발광 구조물은 1차 이온 충돌시 마그네슘 이온이 더 방출되고,
    상기 발광 구조물은 상기 제1 지점과 상기 제2 지점 사이의 영역내에서 마그네슘 이온 강도가 가장 높은 피크를 포함하는 발광소자.
  9. 제8항에 있어서,
    상기 발광 구조물은 상기 마그네슘 이온 강도가 가장 높은 피크에서 상기 제1 방향의 반대 방향으로 상기 마그네슘 이온의 강도가 가장 낮은 지점을 포함하는 발광소자.
  10. 제1항에 있어서,
    상기 제1 차단층은 복수 개의 홈을 갖고,
    상기 제2 차단층의 상기 경사면은 상기 제1 차단층의 복수 개의 홈에 배치되는 발광소자.
  11. 제10항에 있어서,
    상기 제1 차단층은 서로 이격 배치된 제1 서브 차단층을 포함하는 발광소자.
  12. 제10항에 있어서,
    상기 제2 차단층은 서로 연결된 발광소자.
  13. 제10항에 있어서,
    상기 제2 차단층은 서로 이격된 복수 개의 제2 서브 차단층을 포함하는 발광소자.
  14. 제10항에 있어서,
    상기 활성층은 상기 복수 개의 홈과 대응되는 제2홈을 포함하는 발광소자.
  15. 제1항에 있어서,
    상기 제2 도전형 반도체층은 상기 제2차단층 상에 배치되는 제5 서브 반도체층, 상기 제5 서브 반도체층 상에 배치되는 제6 서브 반도체층, 및 상기 제6 서브 반도체층 상에 배치되는 제7 서브 반도체층을 포함하는 발광소자.
  16. 제15항에 있어서,
    상기 제6 서브 반도체층의 마그네슘 도핑 농도는 상기 제5 서브 반도체층의 도핑 농도보다 높은 발광소자.
KR1020180113245A 2018-09-20 2018-09-20 발광소자 KR102600336B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180113245A KR102600336B1 (ko) 2018-09-20 2018-09-20 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180113245A KR102600336B1 (ko) 2018-09-20 2018-09-20 발광소자

Publications (2)

Publication Number Publication Date
KR20200033667A true KR20200033667A (ko) 2020-03-30
KR102600336B1 KR102600336B1 (ko) 2023-11-09

Family

ID=70003500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180113245A KR102600336B1 (ko) 2018-09-20 2018-09-20 발광소자

Country Status (1)

Country Link
KR (1) KR102600336B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139252A (ja) * 2016-02-01 2017-08-10 パナソニック株式会社 紫外線発光素子
KR101798238B1 (ko) * 2011-06-24 2017-12-12 엘지이노텍 주식회사 발광소자
JP2018037660A (ja) * 2016-09-01 2018-03-08 エルジー イノテック カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
KR20180058653A (ko) * 2016-11-24 2018-06-01 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101798238B1 (ko) * 2011-06-24 2017-12-12 엘지이노텍 주식회사 발광소자
JP2017139252A (ja) * 2016-02-01 2017-08-10 パナソニック株式会社 紫外線発光素子
JP2018037660A (ja) * 2016-09-01 2018-03-08 エルジー イノテック カンパニー リミテッド 半導体素子およびこれを含む半導体素子パッケージ
KR20180058653A (ko) * 2016-11-24 2018-06-01 엘지이노텍 주식회사 반도체 소자 및 이를 포함하는 반도체 소자 패키지

Also Published As

Publication number Publication date
KR102600336B1 (ko) 2023-11-09

Similar Documents

Publication Publication Date Title
US10937923B2 (en) Semiconductor device and semiconductor device package including the same
JP7290849B2 (ja) 半導体素子及びこれを含む半導体素子パッケージ
US10910519B2 (en) Semiconductor device having layers including aluminum and semiconductor device package including same
US10868228B2 (en) Semiconductor device
KR102656815B1 (ko) 반도체 소자
US11075321B2 (en) Semiconductor device
KR20180086068A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102600336B1 (ko) 발광소자
KR102648472B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102582184B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102594206B1 (ko) 반도체 소자
KR20200086488A (ko) 발광 소자
KR102672684B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102533221B1 (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR102628787B1 (ko) 발광 소자
KR102631075B1 (ko) 반도체 소자
KR102619743B1 (ko) 반도체 소자
KR102430086B1 (ko) 반도체 소자
KR20200044467A (ko) 반도체 소자
KR20210034206A (ko) 반도체 소자
KR20210020430A (ko) 반도체 소자
KR20200048778A (ko) 발광소자
KR20200050766A (ko) 발광소자
KR20200077179A (ko) 반도체 소자
KR20200050763A (ko) 발광소자

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant