KR20200048778A - 발광소자 - Google Patents

발광소자 Download PDF

Info

Publication number
KR20200048778A
KR20200048778A KR1020180131230A KR20180131230A KR20200048778A KR 20200048778 A KR20200048778 A KR 20200048778A KR 1020180131230 A KR1020180131230 A KR 1020180131230A KR 20180131230 A KR20180131230 A KR 20180131230A KR 20200048778 A KR20200048778 A KR 20200048778A
Authority
KR
South Korea
Prior art keywords
light emitting
pad
electrode
disposed
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
KR1020180131230A
Other languages
English (en)
Other versions
KR102639844B1 (ko
Inventor
정성호
성연준
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020180131230A priority Critical patent/KR102639844B1/ko
Publication of KR20200048778A publication Critical patent/KR20200048778A/ko
Application granted granted Critical
Publication of KR102639844B1 publication Critical patent/KR102639844B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H29/00—Integrated devices, or assemblies of multiple devices, comprising at least one light-emitting semiconductor element covered by group H10H20/00
    • H10H29/10—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00
    • H10H29/14—Integrated devices comprising at least one light-emitting semiconductor component covered by group H10H20/00 comprising multiple light-emitting semiconductor components
    • H10H29/142—Two-dimensional arrangements, e.g. asymmetric LED layout
    • H01L27/156—
    • H01L33/38—
    • H01L33/62—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/83—Electrodes
    • H10H20/831—Electrodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/80—Constructional details
    • H10H20/85—Packages
    • H10H20/857—Interconnections, e.g. lead-frames, bond wires or solder balls

Landscapes

  • Led Devices (AREA)

Abstract

실시 예는, 제1 도전형 반도체층 상에 이격 배치되는 복수 개의 발광부; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 복수 개의 발광부와 전기적으로 연결되는 복수 개의 제2 전극; 상기 제1 전극과 상기 복수 개의 제2 전극 상에 배치되는 절연층; 상기 절연층 상에 배치되는 제1 패드 및 제2 패드를 포함하고, 상기 복수 개의 발광부는 각각 활성층, 및 제2 도전형 반도체층을 포함하고, 상기 제1 전극은 상기 복수 개의 발광부 중 적어도 하나의 발광부를 감싸며 배치되고, 상기 제2 패드는 상기 절연층을 관통하여 상기 복수 개의 제2 전극과 전기적으로 연결되고, 상기 제1 패드는 상기 제1 전극과 전기적으로 연결되는 발광소자를 개시한다.

Description

발광소자{LIGHT EMITTING DEVICE}
실시 예는 발광소자에 관한 것이다.
GaN, AlGaN 등의 화합물을 포함하는 반도체 소자는 넓고 조정이 용이한 밴드 갭 에너지를 가지는 등의 많은 장점을 가져서 발광 소자, 수광 소자 및 각종 다이오드 등으로 다양하게 사용될 수 있다.
특히, 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용한 발광 다이오드(Light Emitting Diode)나 레이저 다이오드(Laser Diode)와 같은 발광소자는 박막 성장 기술 및 소자 재료의 개발로 적색, 녹색, 청색 및 자외선 등 다양한 색을 구현할 수 있으며, 형광 물질을 이용하거나 색을 조합함으로써 효율이 좋은 백색 광선도 구현이 가능하며, 형광등, 백열등 등 기존의 광원에 비해 저소비전력, 반영구적인 수명, 빠른 응답속도, 안전성, 환경 친화성의 장점을 가진다.
뿐만 아니라, 광검출기나 태양 전지와 같은 수광 소자도 반도체의 3-5족 또는 2-6족 화합물 반도체 물질을 이용하여 제작하는 경우 소자 재료의 개발로 다양한 파장 영역의 빛을 흡수하여 광 전류를 생성함으로써 감마선부터 라디오 파장 영역까지 다양한 파장 영역의 빛을 이용할 수 있다. 또한 빠른 응답속도, 안전성, 환경 친화성 및 소자 재료의 용이한 조절의 장점을 가져 전력 제어 또는 초고주파 회로나 통신용 모듈에도 용이하게 이용할 수 있다.
따라서, 반도체 소자는 광 통신 수단의 송신 모듈, LCD(Liquid Crystal Display) 표시 장치의 백라이트를 구성하는 냉음극관(CCFL: Cold Cathode Fluorescence Lamp)을 대체하는 발광 다이오드 백라이트, 형광등이나 백열 전구를 대체할 수 있는 백색 발광 다이오드 조명 장치, 자동차 헤드 라이트 및 신호등 및 Gas나 화재를 감지하는 센서 등에까지 응용이 확대되고 있다. 또한, 반도체 소자는 고주파 응용 회로나 기타 전력 제어 장치, 통신용 모듈에까지 응용이 확대될 수 있다.
특히, 자외선 파장 영역의 광을 방출하는 발광소자는 경화작용이나 살균 작용을 하여 경화용, 의료용, 및 살균용으로 사용될 수 있다.
최근 자외선 발광소자에 대한 연구가 활발하나, 아직까지 자외선 발광소자는 플립칩으로 구현하기 어려운 문제가 있다.
실시 예는 플립칩 타입의 자외선 발광소자를 제공한다.
또한, 발광 효율이 향상된 발광소자를 제공한다.
실시 예에서 해결하고자 하는 과제는 이에 한정되는 것은 아니며, 아래에서 설명하는 과제의 해결수단이나 실시 형태로부터 파악될 수 있는 목적이나 효과도 포함된다고 할 것이다.
본 발명의 일 특징에 따른 발광소자는, 제1 도전형 반도체층 상에 이격 배치되는 복수 개의 발광부; 상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극; 상기 복수 개의 발광부와 전기적으로 연결되는 복수 개의 제2 전극; 상기 제1 전극과 상기 복수 개의 제2 전극 상에 배치되는 절연층; 상기 절연층 상에 배치되는 제1 패드 및 제2 패드를 포함하고, 상기 복수 개의 발광부는 각각 활성층, 및 제2 도전형 반도체층을 포함하고, 상기 제1 전극은 상기 복수 개의 발광부 중 적어도 하나의 발광부를 감싸며 배치되고, 상기 제2 패드는 상기 절연층을 관통하여 상기 복수 개의 제2 전극과 전기적으로 연결되고, 상기 제1 패드는 상기 제1 전극과 전기적으로 연결된다.
상기 복수 개의 발광부는 상기 제1 패드와 수직 방향으로 중첩되는 적어도 하나의 제1 발광부 및 상기 제2 패드와 수직 방향으로 중첩되는 복수 개의 제2 발광부를 포함하고, 상기 제1 전극은 상기 적어도 하나의 제1 발광부 상으로 연장되는 연장부를 포함하고, 상기 제1 패드는 상기 절연층을 관통하여 상기 연장부와 전기적으로 연결될 수 있다.
상기 제1 발광부의 면적은 상기 복수 개의 제2 발광부의 면적보다 클 수 있다.
상기 제1 패드의 면적은 상기 제2 패드의 면적의 10% 내지 30%일 수 있다.
상기 복수 개의 발광부는 원 형상 또는 다각 형상을 가질 수 있다.
상기 복수 개의 발광부는 원 형상을 갖고, 상기 복수 개의 발광부의 직경은 30㎛ 내지 70㎛일 수 있다.
상기 제1 도전형 반도체층, 활성층, 및 상기 제2 도전형 반도체층의 알루미늄 조성은 40% 이상일 수 있다.
상기 복수 개의 발광부의 크기는 서로 상이할 수 있다.
상기 복수 개의 발광부에 배치된 활성층의 전체 면적은 발광소자 최대 면적의 50% 내지 90%일 수 있다.
상기 제1 도전형 반도체층, 활성층, 및 상기 제2 도전형 반도체층의 알루미늄 조성은 40% 이상이고, 상기 복수 개의 발광부의 직경은 30㎛ 내지 70㎛일 수 있다.
상기 활성층은 100nm 내지 310nm에서 메인 피크를 갖는 광을 출사할 수 있다.
상기 제1 패드와 상기 제2 패드 사이에 배치되는 격벽을 포함하고, 상기 절연층은 상기 격벽 상에 배치될 수 있다.
상기 제1 패드 상면과 상기 격벽 상에 배치된 절연층의 높이비는 1: 0.8 내지 1:1일 수 있다.
상기 격벽은 상기 제1 패드와 상기 제2 패드 사이의 쇼트를 방지할 수 있다.
본 발명의 다른 특징에 따른 발광소자는, 제1 도전형 반도체층 상에 이격 배치되는 복수 개의 발광부를 포함하고, 상기 복수 개의 발광부는 각각 활성층 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제1 도전형 반도체층 상에 배치되는 제1 전극; 상기 복수 개의 발광부 상에 배치되는 복수 개의 제2 전극; 상기 제1 전극과 상기 복수 개의 제2 전극 상에 배치되는 제1 절연층; 상기 제1 절연층 상에 배치되는 제2 절연층; 상기 제1 절연층과 상기 제2 절연층 상에 배치되는 채널전극; 상기 제1 전극과 전기적으로 연결되는 제1 패드; 및 상기 제2 전극과 전기적으로 연결되는 제2 패드를 포함하고, 상기 복수 개의 발광부는 상기 제1 패드와 수직 방향으로 중첩되는 제1 발광부 및 상기 제2 패드와 수직 방향으로 중첩되는 제2 발광부를 포함하고, 상기 채널전극은 상기 제1 발광부와 상기 제2 발광부를 전기적으로 연결하고, 상기 제2 절연층은 상기 채널전극과 상기 제1 패드 사이에 배치될 수 있다.
상기 제1 패드의 면적은 상기 제2 패드의 면적의 10% 내지 30%일 수 있다.
상기 제2 패드의 면적은 상기 제1 패드와 동일할 수 있다.
실시 예에 따르면, 플립칩 타입의 자외선 발광소자를 제작할 수 있다.
또한, 발광 효율을 개선할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 제1 실시 예에 따른 발광소자의 평면도이고,
도 2는 도 1의 A-A 방향 단면도이고,
도 3a는 제1 전극과 제2 전극을 보여주는 평면도이고,
도 3b는 도 2의 변형예이고,
도 4a는 도 1의 제1 변형예이고,
도 4b는 도 2의 제2 변형예이고,
도 5는 본 발명의 제2 실시 예에 따른 발광소자의 단면도이고,
도 6은 도 5의 B-B 방향 단면도이고,
도 7은 본 발명의 제3 실시 예에 따른 발광소자의 평면도이고,
도 8은 도 7의 C-C 방향 단면도이고,
도 9는 본 발명의 제4 실시 예에 따른 발광소자의 평면도이고,
도 10은 도 9의 D-D 방향 단면도이고,
도 11은 도 9의 E-E 방향 단면도이고,
도 12는 제1 전극과 활성층의 평면도이고,
도 13은 본 발명의 제5 실시 예에 따른 발광소자의 평면도이고,
도 14는 도 13의 F-F 방향 단면도이고,
도 15는 제1 전극과 활성층의 평면도이고,
도 16은 도 13을 다른 방향에서 본 단면도이고,
도 17은 본 발명의 제6 실시 예에 따른 발광소자의 평면도이고,
도 18은 본 발명의 제7 실시 예에 따른 발광소자의 평면도이고,
도 19는 본 발명의 일 실시 예에 따른 발광소자 패키지의 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
다만, 본 발명의 기술 사상은 설명되는 일부 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있고, 본 발명의 기술 사상 범위 내에서라면, 실시 예들간 그 구성 요소들 중 하나 이상을 선택적으로 결합, 치환하여 사용할 수 있다.
또한, 본 발명의 실시 예에서 사용되는 용어(기술 및 과학적 용어를 포함)는, 명백하게 특별히 정의되어 기술되지 않는 한, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 일반적으로 이해될 수 있는 의미로 해석될 수 있으며, 사전에 정의된 용어와 같이 일반적으로 사용되는 용어들은 관련 기술의 문맥상의 의미를 고려하여 그 의미를 해석할 수 있을 것이다.
또한, 본 발명의 실시 예에서 사용된 용어는 실시 예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함할 수 있고, "A 및(와) B, C 중 적어도 하나(또는 한 개 이상)"로 기재되는 경우 A, B, C로 조합할 수 있는 모든 조합 중 하나 이상을 포함할 수 있다.
또한, 본 발명의 실시 예의 구성 요소를 설명하는 데 있어서, 제1, 제2, A, B, (a), (b) 등의 용어를 사용할 수 있다.
이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질이나 차례 또는 순서 등으로 한정되지 않는다.
그리고, 어떤 구성 요소가 다른 구성요소에 '연결', '결합' 또는 '접속'된다고 기재된 경우, 그 구성 요소는 그 다른 구성 요소에 직접적으로 연결, 결합 또는 접속되는 경우뿐만 아니라, 그 구성 요소와 그 다른 구성 요소 사이에 있는 또 다른 구성 요소로 인해 '연결', '결합' 또는 '접속' 되는 경우도 포함할 수 있다.
또한, 각 구성 요소의 "상(위) 또는 하(아래)"에 형성 또는 배치되는 것으로 기재되는 경우, 상(위) 또는 하(아래)는 두 개의 구성 요소들이 서로 직접 접촉되는 경우뿐만 아니라, 하나 이상의 또 다른 구성 요소가 두 개의 구성 요소들 사이에 형성 또는 배치되는 경우도 포함한다. 또한, "상(위) 또는 하(아래)"로 표현되는 경우 하나의 구성 요소를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
도 1은 본 발명의 제1 실시 예에 따른 발광소자의 평면도이고, 도 2는 도 1의 A-A 방향 단면도이고, 도 3a는 제1 전극과 제2 전극을 보여주는 평면도이고, 도 3b는 도 2의 변형예이다.
도 1 및 도 2를 참조하면, 실시 예에 따른 발광소자는, 제1 도전형 반도체층(124) 상에 이격 배치되는 복수 개의 발광부(120a, 120b)를 포함하고, 복수 개의 발광부(120a, 120b)는 각각 활성층(126) 및 제2 도전형 반도체층(127)을 포함하는 발광 구조물(120), 제1 도전형 반도체층(124) 상에 배치되는 제1 전극(142), 복수 개의 발광부(120a, 120b) 상에 배치되는 복수 개의 제2 전극(146), 제1 전극(142)과 복수 개의 제2 전극(146) 상에 배치되는 절연층(160), 및 제1 패드(171)와 제2 패드(172)를 포함한다.
본 발명의 실시 예에 따른 발광 구조물(120)은 자외선 파장대의 광을 출력할 수 있다. 예시적으로 발광 구조물(120)은 근자외선 파장대의 광(UV-A)을 출력할 수도 있고, 원자외선 파장대의 광(UV-B)을 출력할 수 도 있고, 심자외선 파장대의 광(UV-C)을 출력할 수 있다.
예시적으로, 근자외선 파장대의 광(UV-A)은 320nm 내지 390nm 범위에서 메인 피크를 가질 수 있고, 원자외선 파장대의 광(UV-B)은 280nm 내지 320nm 범위에서 메인 피크를 가질 수 있으며, 심자외선 파장대의 광(UV-C)은 100nm 내지 280nm 범위에서 메인 피크를 가질 수 있다. 메인 피크란 발광하는 전체 영역에서 가장 강도가 센 지점일 수 있다.
발광 구조물(120)이 자외선 파장대의 광을 발광할 때, 발광 구조물(120)의 각 반도체층은 알루미늄을 포함하는 Alx1Ga1 - x1N(0<x1≤1) 물질을 포함할 수 있다. 여기서, Al의 조성은 Ga 원자량 및 Al 원자량을 포함하는 전체 원자량과 Al 원자량의 비율로 나타낼 수 있다. 예를 들어, Al 조성이 40%인 경우 Ga 의 조성은 60%인 Al40Ga60N일 수 있다.
기판(110)은 사파이어(Al2O3), SiC, GaAs, GaN, ZnO, Si, GaP, InP 및 Ge 중 선택된 물질로 형성될 수 있으며, 이에 대해 한정하지는 않는다. 기판(110)은 자외선 파장대의 광을 투과할 수 있는 투광기판일 수 있다. 이때, 기판(110)의 상면 가장자리(110a)는 에칭 공정에 의해 발광 구조물(120)의 외측으로 노출될 수 있다. 따라서, 기판(110)이 발광 구조물(120)보다 더 넓어져 광학적 특성 및/또는 신뢰성이 개선될 수 있다.
버퍼층(미도시)은 기판(110)과 반도체층들 사이의 격자 부정합을 완화할 수 있다. 버퍼층은 Ⅲ족과 Ⅴ족 원소가 결합된 형태이거나 AlN, AlGaN, InAlGaN, AlInN 중에서 어느 하나를 포함할 수 있다. 본 실시 예는 버퍼층은 AlN일 수 있으나 이에 한정하지 않는다. 버퍼층은 도펀트를 포함할 수도 있으나 이에 한정하지 않는다.
제1 도전형 반도체층(124)은 Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제1도펀트가 도핑될 수 있다. 제1 도전형 반도체층(124)은 Inx1Aly1Ga1 -x1-y1N(0≤x1<1, 0<y1≤1, 0≤x1+y1≤1)의 조성식을 갖는 반도체 재료, 예를 들어 AlGaN, AlN, InAlGaN 등에서 선택될 수 있다. 그리고, 제1도펀트는 Si, Ge, Sn, Se, Te와 같은 n형 도펀트일 수 있다. 제1도펀트가 n형 도펀트인 경우, 제1도펀트가 도핑된 제1 도전형 반도체층(124)은 n형 반도체층일 수 있다.
활성층(126)은 제1 도전형 반도체층(124)과 제2 도전형 반도체층(127) 사이에 배치될 수 있다. 활성층(126)은 제1 도전형 반도체층(124)을 통해서 주입되는 전자(또는 정공)와 제2 도전형 반도체층(127)을 통해서 주입되는 정공(또는 전자)이 만나는 층이다. 활성층(126)은 전자와 정공이 재결합함에 따라 낮은 에너지 준위로 천이하며, 자외선 파장을 가지는 빛을 생성할 수 있다.
활성층(126)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물(Multi Quantum Well; MQW) 구조, 양자점 구조 또는 양자선 구조 중 어느 하나의 구조를 가질 수 있으며, 활성층(126)의 구조는 이에 한정하지 않는다.
활성층(126)은 복수 개의 우물층(미도시)과 장벽층(미도시)을 포함할 수 있다. 우물층과 장벽층은 Inx2Aly2Ga1 -x2- y2N(0≤x2≤1, 0<y2≤1, 0≤x2+y2≤1)의 조성식을 가질 수 있다. 우물층은 발광하는 파장에 따라 알루미늄 조성이 달라질 수 있다. 알루미늄 조성이 높아질수록 우물층에서 발광하는 파장은 짧아질 수 있다.
제2 도전형 반도체층(127)은 활성층(126) 상에 형성되며, Ⅲ-Ⅴ족, Ⅱ-Ⅵ족 등의 화합물 반도체로 구현될 수 있으며, 제2 도전형 반도체층(127)에 제2도펀트가 도핑될 수 있다.
제2 도전형 반도체층(127)은 Inx5Aly2Ga1 -x5- y2N (0≤x5<1, 0<y2≤1, 0≤x5+y2≤1)의 조성식을 갖는 반도체 물질 또는 AlGaN, AlN, InAlGaN 중 선택된 물질로 형성될 수 있다. 제2도펀트가 Mg, Zn, Ca, Sr, Ba 등과 같은 p형 도펀트인 경우, 제2도펀트가 도핑된 제2 도전형 반도체층(127)은 p형 반도체층일 수 있다.
발광 구조물(120)은 제1 도전형 반도체층(124) 상에 배치되는 복수 개의 발광부(120a, 120b)를 포함할 수 있다. 서로 이격된 복수 개의 발광부(120a, 120b)는 활성층(126)과 제2 도전형 반도체층(127)을 포함할 수 있다. 즉, 복수 개로 분할된 활성층(126)이 이격 배치되고, 복수 개의 활성층(126) 상에는 제2 도전형 반도체층(127)이 각각 배치될 수 있다.
발광 구조물(120)이 자외선 광을 생성하는 경우, 높은 밴드갭 에너지를 갖기 때문에 발광 구조물(120)의 전류 분산 특성이 떨어질 수 있고, 유효 발광 영역이 작을 수 있다. 또한, 활성층(126)에서 생성되는 자외선 광은 대부분 측면으로 발광하는 TM 모드 발광이므로 활성층(126)의 측면을 최대한 노출하는 것이 바람직할 수 있다. 따라서, 복수 개의 발광부(120a, 120b)를 이격 배치시키는 경우 활성층(126)의 측면 둘레를 증가시킬 수 있다.
발광부의 면적은 칩 최대 면적의 50% 내지 90%일 수 있다. 면적이 50%보다 작은 경우 발광면적이 작아져 발광효율이 감소할 수 있다. 또한, 면적이 90%보다 커지는 경우 제1 전극(142)의 면적이 작아져 발광효율이 감소할 수 있다. 따라서, 각각의 활성층(126)의 직경은 발광부의 상기 면적 범위를 만족하는 범위 내에서 발광부의 개수에 따라 적절히 조절될 수 있다.
제1 전극(142)은 제1 도전형 반도체층(124) 상에 배치되고, 제2 전극(146)은 제2 도전형 반도체층(127)상에 배치될 수 있다.
제1 전극(142)과 제2 전극(146)은 오믹 전극일 수 있다. 제1 전극(142)과 제2 전극(146)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IZON(IZO Nitride), AGZO(Al-Ga ZnO), IGZO(In-Ga ZnO), ZnO, IrOx, RuOx, NiO, RuOx/ITO, Ni/IrOx/Au, 또는 Ni/IrOx/Au/ITO, Ag, Ni, Cr, Ti, Al, Rh, Pd, Ir, Sn, In, Ru, Mg, Zn, Pt, Au, Hf 중 적어도 하나를 포함하여 형성될 수 있으나, 이러한 재료에 한정되는 않는다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있다.
복수 개의 발광부(120a, 120b)는 제1 패드(171)와 수직 방향으로 중첩되는 제1 발광부(120a) 및 제2 패드(172)와 수직 방향으로 중첩되는 제2 발광부(120b)를 포함할 수 있다. 제2 패드(172)의 면적이 제1 패드(171)의 면적보다 큰 경우 제2 발광부(120b)의 개수는 제1 발광부(120a)보다 많을 수 있다. 일반적으로 P 반도체층에서 열이 상대적으로 많이 발생하므로 제2 패드(172)의 면적이 넓어지면 방열 효과가 개선될 수 있다.
제1 패드(171)의 면적은 상기 제2 패드(172)의 면적의 10% 내지 30%일 수 있다. 제1 패드(171)의 면적이 제2 패드(172)의 면적의 10% 보다 작은 경우 제1 패드(171)의 면적이 작아져 충분한 전류 주입이 어려울 수 있다. 또한, 제1 패드(171)의 면적이 제2 패드(172)의 면적의 30% 보다 큰 경우 제2 패드(172)의 면적이 작아져 방열 성능이 악화될 수 있다.
제1 발광부(120a)는 제2 패드(172)와 전기적으로 연결되지 않아 발광하지 않을 수 있다. 따라서, 제1 발광부(120a)는 상대적으로 개수가 적은 것이 유리할 수 있다. 이하에서는 제1 발광부(120a)의 개수가 1개인 것으로 설명하나 이에 제한되지 않는다.
복수 개의 발광부(120a, 120b)의 형상은 원형일 수 있다. 그러나, 복수 개의 발광부(120a, 120b)의 형상은 다양하게 변형될 수 있다. 예시적으로 발광부의 형상은 다각 형상일 수도 있다. 즉, 활성층(126)의 측면 둘레를 증가시키기 위한 다양한 형상이 적용될 수 있다.
제1 전극(142)은 제1 발광부(120a) 상에 배치되는 연장부(142a)를 포함할 수 있다. 연장부(142a)는 제1 도전형 반도체층(124) 상에 배치되는 제1 전극(142)과 전기적으로 연결될 수 있다. 연장부(142a)는 제1 전극(142) 중에서 제1 발광부(120a)와 수직 방향으로 중첩되는 영역으로 정의할 수 있다. 연장부(142a)는 의 상면에 배치될 수 있으나 반드시 이에 한정하지 않는다.
도 3a를 참조하면, 제1 전극(142)은 복수 개의 제2 발광부(120b)의 주위를 둘러싸는 홀이 형성될 수 있다. 또한, 연장부(142a)는 제1 발광부(120a) 상에 전체적으로 형성될 수 있다.
다시 도 2를 참조하면, 절연층(160)은 제1 전극(142) 및 제2 전극(146) 상에 배치될 수 있다. 절연층(160)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 절연층(160)이 반사 재질을 포함하는 경우 절연층(160)으로 방출된 광은 기판(110)을 향해 반사될 수 있다.
제1 패드(171)는 절연층(160)을 관통하여 연장부(142a)와 접촉할 수 있다. 따라서, 제1 패드(171)에 주입된 전류는 연장부(142a)를 통해 제1 도전형 반도체층(124)에 주입될 수 있다.
제2 패드(172)는 절연층(160)을 관통하여 복수 개의 제2 전극(146)과 접촉할 수 있다. 따라서, 제2 패드(172)에 주입된 전류는 복수 개의 제2 전극(146)을 통해 제2 도전형 반도체층(127)에 주입될 수 있다.
만약, 제1 발광부(120a)가 없이 제1 패드(171)가 형성되는 경우 제2 패드(172)와의 높이를 맞추기 위해 제1 패드(171)를 상대적으로 더 두껍게 형성할 필요가 있다. 따라서, 공정이 복잡해지는 문제가 있다. 그러나, 실시 예에 따르면, 제2 발광부(120b)와 동일한 높이를 갖는 제1 발광부(120a) 상에 제1 패드(171)가 배치되므로 제1 패드(171)를 일부러 두껍게 제작하지 않아도 제1 패드(171)와 제2 패드(172)는 동일한 높이를 가질 수 있다.
도 3b를 참조하면, 제1 패드(171)와 수직 방향으로 중첩되는 제1 발광부(120a)는 복수 개일 수 있다. 전술한 바와 같이 제1 패드(171)의 면적은 제2 패드(172)의 면적의 10% 내지 30%일 수 있다. 즉, 제1 패드(171)를 통한 방열 및 전류 주입 효율을 고려하여 제1 패드(171)와 제2 패드(172)는 적정한 면적비를 가질 필요가 있다. 따라서, 제1 패드(171)가 일정 면적을 이상을 확보해야 하므로 복수 개의 제1 발광부(120a)가 제1 패드(171)와 중첩될 수 있다. 따라서, 제1 전극(142)의 연장부(142a)는 복수 개의 제1 발광부(120a)를 덮도록 배치될 수 있다.
도 4a는 도 1의 제1 변형예이고, 도 4b는 도 2의 제2 변형예이다.
도 4a를 참조하면, 복수 개의 발광부(120a, 120b)의 형상은 다각 형상일 수 있다. 예시적으로 복수 개의 발광부(120a, 120b)는 사각 형상을 가질 수 있다. 복수 개의 발광부(120a, 120b)의 형상이 사각 형상인 경우 발광부의 면적을 최대화할 수 있다. 따라서, 발광 면적이 증가하므로 발광 효율이 개선될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 발광부의 형상은 다양하게 변형될 수 있다. 예시적으로 복수 개의 발광부(120a, 120b)는 오각형 또는 육각형 형상을 가질 수도 있다.
도 4b를 참조하면, 복수 개의 발광부(120a, 120b)는 직경이 작게 형성되어 많은 개수로 배치될 수 있다. 어느 하나의 발광부와 가장 인접하게 배치되는 발광부의 개수는 6개일 수 있다. 이웃한 발광부의 중심을 연결하면 육각 형상(E1)을 이룰 수 있다. 이 경우 발광부의 간격을 조밀하게 배치할 수 있어 발광 효율이 개선될 수 있다. 그러나, 반드시 이에 한정하는 것은 아니고 가장 인접하게 배치되는 발광부의 개수는 적절히 변형될 수 있다. 예시적으로 어느 하나의 발광부와 가장 인접하게 배치되는 발광부의 개수는 4개, 8개, 또는 10개일 수도 있다.
또한, 제1 전극(142)에서 주입되는 전류의 확산 거리를 고려하여 균일한 전류 밀도를 갖도록 복수 개의 발광부(120a, 120b)는 상면의 면적이 서로 다른 발광부를 적어도 하나 이상 포함할 수 있다.
복수 개의 발광부(120a, 120b)의 직경은 30㎛ 내지 70㎛일 수 있다. 자외선 발광소자의 경우 각 반도체층의 알루미늄 조성이 40% 이상이 될 수 있으므로 전류 분산 효율이 상대적으로 좋지 않을 수 있다. 따라서, 복수 개의 직경이 70㎛보다 커지는 경우 가장자리 부분에는 전류가 분산되지 못하여 발광하지 않거나 미약하게 발광할 수 있다. 또한, 발광부의 직경이 30㎛ 보다 작은 경우 발광부의 개수가 증가하는 만큼 발광부가 제거된 영역도 증가하여 발광 효율이 감소할 수 있다.
제2 발광부(120b)는 모두 발광에 참여하는데 반해, 제1 발광부(120a)는 발광에 참여하지 않을 수 있다. 따라서, 제1 발광부(120a)는 30㎛ 내지 70㎛보다 크게 제작될 수도 있다.
그러나, 반드시 이에 한정하는 것은 아니고 후술하는 바와 같이 제1 패드(171)와 중첩하는 제1 발광부(120a) 역시 채널 전극 등을 이용하여 발광할 수 있다. 이 경우 제1 발광부(120a)의 직경과 제2 발광부(120b)의 직경은 동일할 수 있다.
도 5는 본 발명의 제2 실시 예에 따른 발광소자의 단면도이고, 도 6은 도 5의 B-B 방향 단면도이다.
도 5 및 도 6을 참조하면, 발광 구조물(120)은 제1 도전형 반도체층(124) 상에 배치되는 복수 개의 발광부(120a, 120b)를 포함할 수 있다. 복수 개의 발광부(120a, 120b)는 각각 활성층(126)과 제2 도전형 반도체층(127)을 포함할 수 있다. 즉, 복수 개로 분할된 활성층(126)이 이격 배치되고, 복수 개의 활성층(126) 상에는 각각 분할된 제2 도전형 반도체층(127)이 배치될 수 있다.
복수 개의 발광부(120a, 120b)는 제1 패드(171)와 수직 방향으로 중첩되는 제1 발광부(120a) 및 제2 패드(172)와 수직 방향으로 중첩되는 복수 개의 제2 발광부(120b)를 포함할 수 있다. 제2 패드(172)의 면적이 제1 패드(171)의 면적보다 큰 경우 제2 발광부(120b)의 개수는 제1 발광부(120a)보다 많을 수 있다.
제1 전극(142)은 제1 도전형 반도체층(124) 상에 배치되고, 제2 전극(146)은 제2 도전형 반도체층(127) 상에 배치될 수 있다. 이때, 제1 전극(142)은 제1 발광부(120a) 상에 배치되는 연장부(142a)를 포함할 수 있다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있으나 반드시 이에 한정하지 않는다.
제1 패드(171)는 절연층(160)을 관통하여 연장부(142a)와 전기적으로 연결될 수 있고, 제2 패드(172)는 절연층(160)을 관통하여 복수 개의 제2 전극(146)과 전기적으로 연결될 수 있다.
쇼트를 방지하기 위해 제1 패드(171)와 제2 패드(172)는 소정 간격으로 이격될 수 있다. 그러나, 제1 패드(171)와 제2 패드(172) 사이의 간격이 커지면 쇼트 방지 효과는 개선될 수 있으나 발광 면적이 상대적으로 줄어들 수 있다. 따라서, 제1 패드(171)와 제2 패드(172)를 최대한 가깝게 배치하면서도 쇼트를 방지할 필요가 있다.
실시 예에 따르면, 제1 발광부(120a)와 제2 발광부(120b) 사이에는 격벽(173)이 배치될 수 있다. 즉, 격벽(173)은 제1 패드(171)와 제2 패드(172) 사이에 배치될 수 있다.
이러한 구조에 의하면 발광소자를 회로기판(미도시)에 부착할 때, 격벽(173)에 의해 쇼트가 방지될 수 있다. 이를 위해 제1 패드(171)의 상면의 높이와 격벽(173) 상에 배치된 절연층(160)의 높이의 비는 1:0.8 내지 1:1일 수 있다. 높이의 비가 1:0.8보다 작으면 격벽(173)이 회로기판에 도포된 솔더를 효과적으로 차단하지 못해 쇼트가 발생할 수 있으며, 높이비가 1:1 보다 커지면(예: 1:1.2), 격벽(173)이 돌출되어 회로기판에 솔더링시 접착 불량이 발생할 수 있다.
이때, 격벽(173)과 제1 패드(171) 사이의 거리(W13)는 약 5㎛ 내지 15㎛일 수 있고, 격벽(173)과 제2 패드(172) 사이의 거리(W12)는 약 5㎛ 내지 15㎛일 수 있다. 또한, 격벽(173)의 폭(W11)은 3㎛ 내지 10㎛일 수 있다. 따라서, 제1 패드(171)와 제2 패드(172) 사이 거리(W14)를 20㎛ 내지 30㎛로 가깝게 배치할 수 있으므로 발광 면적을 증가시킬 수 있다.
격벽(173)은 제1 전극(142) 및/또는 제2 전극(146)과 동일한 재질을 포함할 수 있다. 예시적으로 격벽(173)의 제1층(173a)은 제1 전극(142) 형성시 형성하고, 격벽(173)의 제2층(173b)은 제2 전극(146) 형성시 형성할 수 있다. 따라서, 제1층(173a)은 제1 전극(142)층의 두께와 동일할 수 있고, 제2 층은 제2 전극(146)층의 두께와 동일할 수 있다.
그러나, 반드시 이에 한정하는 것은 아니고 격벽(173)의 제1층(173a)은 제2 전극(146) 형성시 일부를 형성하고, 격벽(173)의 제2층(173b)은 제1 전극(142) 형성시 일부를 형성할 수 있다.
격벽(173)의 제3층(173c)은 추가적인 공정을 통해 형성할 수 있다. 격벽(173)의 제3층(173c)은 금속 재질을 포함할 수도 있고 고분자 수지를 포함할 수 있다.
또 다른 방법으로 격벽(173)은 더미 발광부 상에 배치될 수도 있다. 즉, 제1 발광부(120a)와 같이 더미 역할을 수행하는 발광부를 형성한 후 그 위에 격벽을 형성할 수도 있다.
도 7은 본 발명의 제3 실시 예에 따른 발광소자의 평면도이고, 도 8은 도 7의 C-C 방향 단면도이다.
도 7을 참조하면, 발광 구조물(120)은 제1 도전형 반도체층(124) 상에 배치되는 복수 개의 발광부(120b)를 포함할 수 있다. 복수 개의 발광부(120b)는 각각 활성층(126)과 제2 도전형 반도체층(127)을 포함할 수 있다. 즉, 복수 개로 분할된 활성층(126)이 이격 배치되고, 복수 개의 활성층(126) 상에는 각각 분할된 제2 도전형 반도체층(127)이 배치될 수 있다.
복수 개의 발광부(120b)는 제2 패드(172)와 수직 방향으로 중첩되나 제1 패드(171)와 수직 방향으로 중첩되지 않을 수 있다. 즉, 제1 패드(171)가 배치되는 영역에는 발광부가 제거되어 제1 도전형 반도체층(124)이 노출될 수 있다.
제1 전극(142)은 제1 도전형 반도체층(124) 상에 배치되고, 제2 전극(146)은 제2 도전형 반도체층(127) 상에 배치될 수 있다.
제1 패드(171)는 절연층(160)을 관통하여 제1 전극(142)과 전기적으로 연결될 수 있고, 제2 패드(172)는 절연층(160)을 관통하여 복수 개의 제2 전극(146)과 전기적으로 연결될 수 있다. 이때, 도 5 및 도 6에서 설명한 격벽의 구성을 포함할 수도 있다.
도 9는 본 발명의 제4 실시 예에 따른 발광소자의 평면도이고, 도 10은 도 9의 D-D 방향 단면도이고, 도 11은 도 9의 E-E 방향 단면도이고, 도 12는 제1 전극과 활성층의 평면도이다.
도 9 내지 도 10을 참조하면, 발광 구조물(120)은 제1 도전형 반도체층(124) 상에 배치되는 복수 개의 발광부(120a, 120b)를 포함할 수 있다. 복수 개의 발광부(120a, 120b)는 각각 활성층(126)과 제2 도전형 반도체층(127)을 포함할 수 있다. 즉, 복수 개로 분할된 활성층(126)이 이격 배치되고, 복수 개의 활성층(126) 상에는 각각 분할된 제2 도전형 반도체층(127)이 배치될 수 있다.
복수 개의 발광부(120a, 120b)는 제1 패드(171)와 수직 방향으로 중첩되는 제1 발광부(120a) 및 제2 패드(172)와 수직 방향으로 중첩되는 제2 발광부(120b)를 포함할 수 있다. 제2 패드(172)의 면적이 제1 패드(171)의 면적이 동일한 경우 제1 발광부(120a)와 제2 발광부(120b)의 개수는 동일할 수 있다.
제1 전극(142)은 제1 도전형 반도체층(124) 상에 배치되고, 제2 전극(146)은 제2 도전형 반도체층(127) 상에 배치될 수 있다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있으나 반드시 이에 한정하지 않는다.
제1 절연층(161)은 제1 전극(142)과 제2 전극(146) 상에 배치될 수 있다. 절연층(160)은 제1 전극(142) 및 제2 전극(146) 상에 배치될 수 있다. 절연층(160)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 절연층(160)은 반사 재질을 포함하는 경우, 절연층(160)으로 방출된 광은 기판(110)을 향해 반사될 수 있다.
채널전극(147)은 제1 절연층(161)을 관통하여 제1 발광부(120a)와 제2 발광부(120b)를 전기적으로 연결할 수 있다. 따라서, 제2 패드(172)를 통해 주입된 전류는 제1 발광부(120a)와 제2 발광부(120b)에 주입될 수 있다.
채널전극(147) 상에는 제2 절연층(162)이 배치될 수 있다. 제2 절연층(162)은 제1 절연층(161)과 동일한 재질일 수 있으나 반드시 이에 한정하지 않는다. 제2 절연층(162)은 채널 전극 상에만 배치될 수 있으나 반드시 이에 한정되는 것은 아니고 제1 절연층(161)과 채널 전극 상에 전체적으로 형성될 수도 있다.
제2 절연층(162)은 발광 소자의 신뢰성을 개선하기 위해 SixNy를 적용할 수 있다. 이 경우, 제2 절연층(162)은 제1 절연층(161)과 서로 다른 물질이 적용될 수 있다. 예를 들어, 제1 절연층(161)은 SixOy 재질이고, 제2 절연층(162)은 SixNy 재질일 수 있다. 이 경우, 제1 절연층(161)과 제2 절연층(162) 사이에 반사층(미도시)이 배치되는 경우, 투광성인 제1 절연층(161)과 반사층(미도시)에 의해 광추출 효율을 개선하면서 제2 절연층(162)에 의한 발광 소자의 신뢰성을 개선할 수 있다. 또한, 반사를 위해 굴절률을 고려하는 경우 SiOxNy, TiO2 , 물질 등이 적용되어 DBR (Distribute Bragg Reflector) 기능을 할 수도 있다.
도 11을 참조하면, 제1 패드(171)는 제1 절연층(161)과 제2 절연층(162)을 관통하여 제1 전극(142)과 전기적으로 연결될 수 있다. 또한, 제2 패드(172)는 복수 개의 제2 전극(146) 및 채널전극(147)과 전기적으로 연결될 수 있다.
도 12를 참조하면, 활성층(126)은 서로 이격 배치될 수 있으며, 제1 전극(142)은 활성층(126)이 배치된 영역을 제외한 나머지 영역에 전체적으로 배치될 수 있다. 제1 패드(171)를 통해 주입된 전류는 제1 도전형 반도체층(124)에 균일하게 전류를 분산시킬 수 있다.
도 13은 본 발명의 제5 실시 예에 따른 발광소자의 평면도이고, 도 14는 도 13의 F-F 방향 단면도이고, 도 15는 제1 전극과 활성층의 평면도이고, 도 16은 도 13을 다른 방향에서 본 단면도이다.
도 13 및 도 14를 참조하면, 복수 개의 발광부(120a, 120b)는 제1 패드(171)와 수직 방향으로 중첩되는 제1 발광부(120a) 및 제2 패드(172)와 수직 방향으로 중첩되는 제2 발광부(120b)를 포함할 수 있다. 제2 패드(172)의 면적이 제1 패드(171)의 면적보다 큰 경우 제2 발광부(120b)의 개수는 제1 발광부(120a)의 개수보다 많을 수 있다. 일반적으로 P 반도체층에서 열이 상대적으로 많이 발생하므로 제2 패드(172)의 면적이 넓어지면 방열 효과가 개선될 수 있다.
제1 전극(142)은 제1 도전형 반도체층(124) 상에 배치되고, 제2 전극(146)은 제2 도전형 반도체층(127) 상에 배치될 수 있다. 예시적으로, 제1 전극(142)은 복수의 금속층(예: Cr/Al/Ni)을 갖고, 제2 전극(146)은 ITO일 수 있으나 반드시 이에 한정하지 않는다.
제1 절연층(161)은 제1 전극(142)과 제2 전극(146) 상에 배치될 수 있다. 절연층(160)은 제1 전극(142) 및 제2 전극(146) 상에 배치될 수 있다. 절연층(160)은 SiO2, SixOy, Si3N4, SixNy, SiOxNy, Al2O3, TiO2, AlN 등으로 이루어진 군에서 적어도 하나가 선택되어 형성될 수 있다. 절연층(160)은 반사 재질을 포함하는 경우, 절연층(160)으로 방출된 광은 기판(110)을 향해 반사될 수 있다.
채널전극(미도시)은 제1 절연층(161)을 관통하여 제1 발광부(120a)와 제2 발광부(120b)를 전기적으로 연결할 수 있다(도 10 구조와 동일). 따라서, 제2 패드(172)를 통해 주입된 전류는 제1 발광부(120a)와 제2 발광부(120b)에 주입될 수 있다.
제1 절연층(161)상에는 제2 절연층(162)이 배치될 수 있다. 제2 절연층(162)은 제1 절연층(161)과 동일한 재질일 수 있으나 반드시 이에 한정하지 않는다. 제2 절연층(162)은 채널 전극 상에만 배치될 수 있으나 반드시 이에 한정되는 것은 아니고 제1 절연층(161)과 채널 전극 상에 전체적으로 형성될 수도 있다.
제1 패드(171)는 제1 절연층(161)과 제2 절연층(162)을 관통하여 제1 전극(142)과 전기적으로 연결될 수 있다. 도 15를 참조하면, 활성층(126)은 서로 이격 배치될 수 있으며, 제1 전극(142)은 활성층(126)이 배치된 영역을 제외한 나머지 영역에 전체적으로 배치될 수 있다. 제1 패드(171)를 통해 주입된 전류는 제1 도전형 반도체층(124)에 균일하게 전류를 분산시킬 수 있다.
도 16을 참조하면, 채널전극(147)은 제1 절연층(161)을 관통하여 제1 발광부(120a)와 제2 발광부(120b)를 전기적으로 연결할 수 있다. 따라서, 제2 패드(172)를 통해 주입된 전류는 제1 발광부(120a)와 제2 발광부(120b)에 주입될 수 있다.
채널전극(147) 상에는 제2 절연층(162)이 배치될 수 있다. 제2 절연층(162)은 제1 절연층(161)과 동일한 재질일 수 있으나 반드시 이에 한정하지 않는다. 제2 절연층(162)은 채널 전극 상에만 배치될 수 있으나 반드시 이에 한정되는 것은 아니고 제1 절연층(161)과 채널 전극 상에 전체적으로 형성될 수도 있다.
실시 예에 따르면 제1 절연층(161)과 제2 절연층(162)이 적층되므로 외부 오염물질을 효율적으로 차단할 수 있는 장점이 있다. 또한, 제1 절연층(161)과 제2 절연층(162)의 재질을 다르게 제작하여 굴절률 차이를 이용한 반사 기능을 수행할 수 있다. 이 경우 활성층(126)에서 생성된 자외선 광이 반사되어 광 추출 효율이 개선될 수 있다.
제2 절연층(162)은 발광 소자의 신뢰성을 개선하기 위해 SixNy를 적용할 수 있다. 이 경우, 제2 절연층(162)은 제1 절연층(161)과 서로 다른 물질이 적용될 수 있다. 예를 들어, 제1 절연층(161)은 SixOy 재질이고, 제2 절연층(162)은 SixNy 재질일 수 있다. 이 경우, 제1 절연층(161)과 제2 절연층(162) 사이에 반사층(미도시)이 배치되는 경우, 투광성인 제1 절연층(161)과 반사층(미도시)에 의해 광추출 효율을 개선하면서 제2 절연층(162)에 의한 발광 소자의 신뢰성을 개선할 수 있다. 또한, 반사를 위해 굴절률을 고려하는 경우 SiOxNy, TiO2 , 물질 등이 적용되어 DBR (Distribute Bragg Reflector) 기능을 할 수도 있다.
도 17은 본 발명의 제6 실시 예에 따른 발광소자의 평면도이고, 도 18은 본 발명의 제7 실시 예에 따른 발광소자의 평면도이다.
도 17을 참조하면, 발광 구조물(120)은 복수 개의 발광부(120a, 120b)를 포함할 수 있다. 복수 개의 발광부(120a, 120b)는 제1 패드(171)와 수직 방향으로 중첩되는 제1 발광부(120a) 및 제2 패드(172)와 수직 방향으로 중첩되는 제2 발광부(120b)를 포함할 수 있다.
이때, 제1 패드(171)는 서로 마주보는 2개의 제2 패드(172) 사이에 배치될 수 있다. 예시적으로 제2 패드(172)는 삼각 형상을 갖고 서로 마주보도록 배치되고 라인 형상의 제1 패드(171)가 제2 패드(172)의 사이에 배치될 수 있다.
이때, 제1 발광부(120a)와 제2 발광부(120b)는 채널 전극에 의해 서로 연결될 수 있다. 이러한 구조에 의하면 제1 발광부(120a)와 제2 발광부(120b)가 모두 발광할 수 있으므로 발광 효율이 개선될 수 있다.
도 18을 참조하면, 발광 구조물(120)은 제1 도전형 반도체층(124) 상에 배치되는 복수 개의 발광부(120a, 120b)를 포함할 수 있다. 복수 개의 발광부(120a, 120b)는 제1 패드(171)와 수직 방향으로 중첩되는 제1 발광부(120a) 및 제2 패드(172)와 수직 방향으로 중첩되는 제2 발광부(120b)를 포함할 수 있다.
이때, 제2 패드(172)와 중첩하는 복수 개의 제1 발광부(120a)를 직경이 상이할 수 있다. 예시적으로 복수 개의 제1 발광부(120a)는 상대적으로 직경이 큰 제1-1 발광부(120b-1)와 상대적으로 직경이 작은 제1-2 발광부(120b-2)를 포함할 수 있다. 이러한 구성에 의하면 발광부 사이의 간격을 좁힐 수 있으므로 발광 면적을 증가시킬 수 있다.
제1-1 발광부(120b-1)와 제1-2 발광부(120b-2)의 형상은 상이할 수도 있다. 예시적으로 제1-1 발광부(120b-1)는 원 형상이고, 제1-2 발광부(120b-2)는 십자 형상일 수도 있다. 즉, 발광 면적을 넓히기 위해 발광부의 형상은 다양하게 변형될 수 있다.
도 19는 본 발명의 일 실시 예에 따른 발광소자 패키지의 단면도이다.
도 19를 참조하면, 실시 예에 따른 발광소자 패키지는, 몸체(1) 및 몸체(1)의 내부에 배치되는 발광소자를 포함할 수 있다. 발광소자는 전술한 구성을 모두 포함할 수 있다.
몸체(1)는 발광소자가 배치되는 캐비티(2)를 포함할 수 있으나, 반드시 이에 한정하지 않는다. 예시적으로 몸체(1)는 기판 형상일 수도 있다.
몸체(1)의 내부에는 발광소자(100)와 전기적으로 연결되는 회로패턴이 배치될 수 있다. 그러나, 반드시 이에 한정되는 것은 아니고 몸체(1) 자체가 도성성 재질로 제작될 수도 있다. 예시적으로 몸체(1)는 알루미늄 재질로 제작될 수 있다. 몸체(1) 상에는 투광 기판(3)이 배치될 수 있다. 투광 기판(3)은 자외선 광을 투과할 수 있는 다양한 재질을 포함할 수 있다. 예시적으로 투광 기판은 SUS 재질일 수 있으나 반드시 이에 한정하지 않는다.
발광소자는 다양한 종류의 광원 장치에 적용될 수 있다. 예시적으로 광원장치는 살균 장치, 경화 장치, 조명 장치, 및 표시 장치 및 차량용 램프 등을 포함하는 개념일 수 있다. 즉, 발광소자는 케이스에 배치되어 광을 제공하는 다양한 전자 디바이스에 적용될 수 있다.
살균 장치는 실시 예에 따른 발광소자를 구비하여 원하는 영역을 살균할수 있다. 살균 장치는 정수기, 에어컨, 냉장고 등의 생활 가전에 적용될 수 있으나 반드시 이에 한정하지 않는다. 즉, 살균 장치는 살균이 필요한 다양한 제품(예: 의료 기기)에 모두 적용될 수 있다.
예시적으로 정수기는 순환하는 물을 살균하기 위해 실시 예에 따른 살균 장치를 구비할 수 있다. 살균 장치는 물이 순환하는 노즐 또는 토출구에 배치되어 자외선을 조사할 수 있다. 이때, 살균 장치는 방수 구조를 포함할 수 있다.
경화 장치는 실시 예에 따른 발광소자를 구비하여 다양한 종류의 액체를 경화시킬 수 있다. 액체는 자외선이 조사되면 경화되는 다양한 물질을 모두 포함하는 최광의 개념일 수 있다. 예시적으로 경화장치는 다양한 종류의 레진을 경화시킬 수 있다. 또는 경화장치는 매니큐어와 같은 미용 제품을 경화시키는 데 적용될 수도 있다.
조명 장치는 기판과 실시 예의 발광소자를 포함하는 광원 모듈, 광원 모듈의 열을 발산시키는 방열부 및 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈로 제공하는 전원 제공부를 포함할 수 있다. 또한, 조명 장치는, 램프, 해드 램프, 또는 가로등 등을 포함할 수 있다.
표시 장치는 바텀 커버, 반사판, 발광 모듈, 도광판, 광학 시트, 디스플레이 패널, 화상 신호 출력 회로 및 컬러 필터를 포함할 수 있다. 바텀 커버, 반사판, 발광 모듈, 도광판 및 광학 시트는 백라이트 유닛(Backlight Unit)을 구성할 수 있다.
반사판은 바텀 커버 상에 배치되고, 발광 모듈은 광을 방출할 수 있다. 도광판은 반사판의 전방에 배치되어 발광 모듈에서 발산되는 빛을 전방으로 안내하고, 광학 시트는 프리즘 시트 등을 포함하여 이루어져 도광판의 전방에 배치될 수 있다. 디스플레이 패널은 광학 시트 전방에 배치되고, 화상 신호 출력 회로는 디스플레이 패널에 화상 신호를 공급하며, 컬러 필터는 디스플레이 패널의 전방에 배치될 수 있다.
발광소자는 표시장치의 백라이트 유닛으로 사용될 때 에지 타입의 백라이트 유닛으로 사용되거나 직하 타입의 백라이트 유닛으로 사용될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (20)

  1. 제1 도전형 반도체층 상에 이격 배치되는 복수 개의 발광부;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
    상기 복수 개의 발광부와 전기적으로 연결되는 복수 개의 제2 전극;
    상기 제1 전극과 상기 복수 개의 제2 전극 상에 배치되는 절연층;
    상기 절연층 상에 배치되는 제1 패드 및 제2 패드를 포함하고,
    상기 복수 개의 발광부는 각각 활성층, 및 제2 도전형 반도체층을 포함하고,
    상기 제1 전극은 상기 복수 개의 발광부 중 적어도 하나의 발광부를 감싸며 배치되고,
    상기 제2 패드는 상기 절연층을 관통하여 상기 복수 개의 제2 전극과 전기적으로 연결되고,
    상기 제1 패드는 상기 제1 전극과 전기적으로 연결되는 발광소자.
  2. 제1항에 있어서,
    상기 복수 개의 발광부는 상기 제1 패드와 수직 방향으로 중첩되는 적어도 하나의 제1 발광부 및 상기 제2 패드와 수직 방향으로 중첩되는 복수 개의 제2 발광부를 포함하고,
    상기 제1 전극은 상기 적어도 하나의 제1 발광부 상으로 연장되는 연장부를 포함하고,
    상기 제1 패드는 상기 절연층을 관통하여 상기 연장부와 전기적으로 연결되는 발광소자.
  3. 제2항에 있어서,
    상기 제1 발광부의 면적은 상기 복수 개의 제2 발광부의 면적보다 큰 발광소자.
  4. 제1항에 있어서,
    상기 제1 패드의 면적은 상기 제2 패드의 면적의 10% 내지 30%인 발광소자.
  5. 제1항에 있어서,
    상기 복수 개의 발광부는 원 형상 또는 다각 형상을 갖는 발광소자.
  6. 제5항에 있어서,
    상기 복수 개의 발광부는 원 형상을 갖고,
    상기 복수 개의 발광부의 직경은 30㎛ 내지 70㎛인 발광소자.
  7. 제6항에 있어서,
    상기 제1 도전형 반도체층, 활성층, 및 상기 제2 도전형 반도체층의 알루미늄 조성은 40% 이상인 발광소자.
  8. 제5항에 있어서,
    상기 복수 개의 발광부의 크기는 서로 상이한 발광소자.
  9. 제1항에 있어서,
    상기 복수 개의 발광부에 배치된 활성층의 전체 면적은 발광소자 전체 면적의 50% 내지 90%인 발광소자.
  10. 제9항에 있어서,
    상기 제1 도전형 반도체층, 활성층, 및 상기 제2 도전형 반도체층의 알루미늄 조성은 40% 이상이고,
    상기 복수 개의 발광부의 직경은 30㎛ 내지 70㎛인 발광소자.
  11. 제9항에 있어서,
    상기 활성층은 100nm 내지 310nm에서 메인 피크를 갖는 광을 출사하는 발광소자.
  12. 제1항에 있어서,
    상기 제1 패드와 상기 제2 패드 사이에 배치되는 격벽을 포함하고,
    상기 절연층은 상기 격벽 상에 배치되는 발광소자.
  13. 제12항에 있어서,
    상기 제1 패드 상면과 상기 격벽 상에 배치된 절연층의 높이비는 1: 0.8 내지 1:1인 발광소자.
  14. 제12항에 있어서,
    상기 격벽은 상기 제1 패드와 상기 제2 패드 사이의 쇼트를 방지하는 발광소자.
  15. 제1 도전형 반도체층 상에 이격 배치되는 복수 개의 발광부를 포함하고, 상기 복수 개의 발광부는 각각 활성층 및 상기 활성층 상에 배치되는 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제1 도전형 반도체층 상에 배치되는 제1 전극;
    상기 복수 개의 발광부 상에 배치되는 복수 개의 제2 전극;
    상기 제1 전극과 상기 복수 개의 제2 전극 상에 배치되는 제1 절연층;
    상기 제1 절연층 상에 배치되는 제2 절연층;
    상기 제1 절연층과 상기 제2 절연층 상에 배치되는 채널전극;
    상기 제1 전극과 전기적으로 연결되는 제1 패드; 및
    상기 제2 전극과 전기적으로 연결되는 제2 패드를 포함하고,
    상기 복수 개의 발광부는 상기 제1 패드와 수직 방향으로 중첩되는 제1 발광부 및 상기 제2 패드와 수직 방향으로 중첩되는 제2 발광부를 포함하고,
    상기 채널전극은 상기 제1 발광부와 상기 제2 발광부를 전기적으로 연결하고,
    상기 제2 절연층은 상기 채널전극과 상기 제1 패드 사이에 배치되는 발광소자.
  16. 제15항에 있어서,
    상기 제1 패드의 면적은 상기 제2 패드의 면적의 10% 내지 30%인 발광소자.
  17. 제15항에 있어서,
    상기 제2 패드의 면적은 상기 제1 패드와 동일한 발광소자.
  18. 제15항에 있어서,
    상기 활성층은 100nm 내지 310nm에서 메인 피크를 갖는 광을 출사하는 발광소자.
  19. 제15항에 있어서,
    상기 제1 패드는 상기 제1 절연층과 상기 제2 절연층을 관통하여 상기 제1 전극과 전기적으로 연결되는 발광소자.
  20. 몸체;
    상기 몸체 상에 배치되는 발광소자를 포함하고,
    상기 발광소자는,
    제1 도전형 반도체층 상에 이격 배치되는 복수 개의 발광부;
    상기 제1 도전형 반도체층과 전기적으로 연결되는 제1 전극;
    상기 복수 개의 발광부와 전기적으로 연결되는 복수 개의 제2 전극;
    상기 제1 전극과 상기 복수 개의 제2 전극 상에 배치되는 절연층;
    상기 절연층 상에 배치되는 제1 패드 및 제2 패드를 포함하고,
    상기 복수 개의 발광부는 각각 활성층, 및 제2 도전형 반도체층을 포함하고,
    상기 제1 전극은 상기 복수 개의 발광부 중 적어도 하나의 발광부를 감싸며 배치되고,
    상기 제2 패드는 상기 절연층을 관통하여 상기 복수 개의 제2 전극과 전기적으로 연결되고,
    상기 제1 패드는 상기 제1 전극과 전기적으로 연결되는 발광소자 패키지.
KR1020180131230A 2018-10-30 2018-10-30 발광소자 Active KR102639844B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180131230A KR102639844B1 (ko) 2018-10-30 2018-10-30 발광소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180131230A KR102639844B1 (ko) 2018-10-30 2018-10-30 발광소자

Publications (2)

Publication Number Publication Date
KR20200048778A true KR20200048778A (ko) 2020-05-08
KR102639844B1 KR102639844B1 (ko) 2024-02-23

Family

ID=70677031

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180131230A Active KR102639844B1 (ko) 2018-10-30 2018-10-30 발광소자

Country Status (1)

Country Link
KR (1) KR102639844B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139630A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
KR20140073160A (ko) * 2012-12-06 2014-06-16 서울바이오시스 주식회사 발광 다이오드 및 그것의 어플리케이션
KR20150102907A (ko) * 2015-08-21 2015-09-09 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법
KR20160056524A (ko) * 2014-11-12 2016-05-20 서울바이오시스 주식회사 발광 소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130139630A (ko) * 2012-06-13 2013-12-23 삼성전자주식회사 반도체 발광소자, 발광장치 및 반도체 발광소자 제조방법
KR20140073160A (ko) * 2012-12-06 2014-06-16 서울바이오시스 주식회사 발광 다이오드 및 그것의 어플리케이션
KR20160056524A (ko) * 2014-11-12 2016-05-20 서울바이오시스 주식회사 발광 소자
KR20150102907A (ko) * 2015-08-21 2015-09-09 서울반도체 주식회사 웨이퍼 레벨 발광 다이오드 패키지 및 그것을 제조하는 방법

Also Published As

Publication number Publication date
KR102639844B1 (ko) 2024-02-23

Similar Documents

Publication Publication Date Title
US20190074422A1 (en) Semiconductor device package
KR102656815B1 (ko) 반도체 소자
US10868228B2 (en) Semiconductor device
EP3490012B1 (en) Semiconductor device
KR102608517B1 (ko) 반도체 소자
KR102373677B1 (ko) 발광소자
KR102688853B1 (ko) 반도체 소자
US11075321B2 (en) Semiconductor device
KR102704081B1 (ko) 발광 소자
KR102689078B1 (ko) 발광소자 패키지
KR102577887B1 (ko) 발광소자 패키지
KR102631075B1 (ko) 반도체 소자
KR102639844B1 (ko) 발광소자
KR102603255B1 (ko) 반도체 소자
KR102855039B1 (ko) 반도체 소자
KR102705195B1 (ko) 반도체 소자
KR102691025B1 (ko) 반도체 소자 패키지
KR102721219B1 (ko) 발광소자
KR102725389B1 (ko) 발광소자
KR102628787B1 (ko) 발광 소자
KR20180029750A (ko) 반도체 소자 및 이를 포함하는 반도체 소자 패키지
KR20210020430A (ko) 반도체 소자
KR20150092478A (ko) 발광 소자
KR20200072833A (ko) 반도체 소자
KR20200044467A (ko) 반도체 소자

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20181030

PG1501 Laying open of application
N231 Notification of change of applicant
PN2301 Change of applicant

Patent event date: 20210714

Comment text: Notification of Change of Applicant

Patent event code: PN23011R01D

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20211015

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20181030

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20230624

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20231224

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20240220

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20240221

End annual number: 3

Start annual number: 1

PG1601 Publication of registration