KR20150092478A - 발광 소자 - Google Patents

발광 소자 Download PDF

Info

Publication number
KR20150092478A
KR20150092478A KR1020140012904A KR20140012904A KR20150092478A KR 20150092478 A KR20150092478 A KR 20150092478A KR 1020140012904 A KR1020140012904 A KR 1020140012904A KR 20140012904 A KR20140012904 A KR 20140012904A KR 20150092478 A KR20150092478 A KR 20150092478A
Authority
KR
South Korea
Prior art keywords
light emitting
layer
emitting device
light
conductive
Prior art date
Application number
KR1020140012904A
Other languages
English (en)
Inventor
원종학
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020140012904A priority Critical patent/KR20150092478A/ko
Publication of KR20150092478A publication Critical patent/KR20150092478A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

실시 예의 발광 소자는 투광성 기판과, 투광성 기판 위에 배치되는 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물 및 투광성 기판과 활성층 사이에 배치되는 전도성 분산 브래그 반사층을 포함하고, 투광성 기판과 발광 구조물과 전도성 분산 브래그 반사층은 동종 물질을 포함한다.

Description

발광 소자{Light Emitting Device}
실시 예는 발광 소자에 관한 것이다.
발광 다이오드(LED:Light Emitting Diode)는 화합물 반도체의 특성을 이용하여 전기를 적외선 또는 빛으로 변환시켜서 신호를 주고 받거나, 광원으로 사용되는 반도체 소자의 일종이다.
Ⅲ-Ⅴ족 질화물 반도체(group Ⅲ-Ⅴ nitride semiconductor)는 물리적 및 화학적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD:Laser Diode) 등 발광소자의 핵심 소재로 각광을 받고 있다.
이러한 발광 다이오드는 백열등과 형광등 등의 기존 조명기구에 사용되는 수은(Hg)과 같은 환경 유해물질이 포함되어 있지 않아 우수한 친환경성을 가지며, 긴 수명과 저전력 소비특성 등과 같은 장점이 있기 때문에 기존의 광원들을 대체하고 있다.
도 1은 일반적인 발광 소자의 단면도로서, 기판(10) 및 발광 구조물(20)로 구성된다.
광을 방출하는 발광 구조물(20)은 기판(10) 위에 배치된다. 발광 구조물(20)과 기판(10)이 서로 이종인 물질로 구현될 경우에 발생하는 문제점을 개선하기 위해, 이종 기판(10)의 반분극(semi-polar) 결정면 또는 무분극(non-polar) 결정면에 발광 구조물(20)을 형성할 수 있다. 이때, 반분극 또는 무분극 이종 기판(10)은 결정 성장이 매우 어렵고 적층 결함이 다수 존재하여 실제 소자의 광 출력이 저하될 수 있다.
또는, 기판(10)이 발광 구조물(20)과 동종일 경우 반분극 또는 무분극 이종 기판(10)에 비해 결정 성장이 상대적으로 수월할 수 있지만, 반분극 또는 무분극 동종 기판은 매우 고가일 뿐만 아니라, 직경이 2인치에도 못미쳐 대구경 기판에 부적절한 문제점이 있다.
실시 예는 우수한 광 추출 효율과 우수한 방열 특성을 갖고 신뢰성이 극대화된 발광 소자를 제공한다.
실시 예의 발광 소자는, 투광성 기판; 상기 투광성 기판 위에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및 상기 투광성 기판과 상기 활성층 사이에 배치되는 전도성 분산 브래그 반사층을 포함하고, 상기 투광성 기판과 상기 발광 구조물과 상기 전도성 분산 브래그 반사층은 동종 물질을 포함할 수 있다.
상기 전도성 분산 브래그 반사층은 상기 제1 도전형 반도체층 내에 배치될 수 있다.
상기 발광 소자는 상기 발광 구조물 위에 배치된 투명 전극층; 및 상기 투광성 기판의 아래에 배치된 금속 전극을 더 포함할 수 있다.
상기 제1 도전형 반도체층은 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층은 p형 반도체층을 포함할 수 있다.
상기 투광성 기판의 측부면, 상기 발광 구조물의 측부면 또는 상기 전도성 분산 브래그 반사층의 측부면 중 적어도 하나는 러프니스를 포함할 수 있다.
상기 투명 전극층의 제1 평면적은 상기 제2 도전형 반도체층의 광 출사면의 제2 평면적 이하일 수 있다. 상기 투명 전극층은 방사형 대칭 평면 형상을 가질 수 있다. 상기 제1 평면적이 상기 제2 평면적보다 적을 때, 상기 투명 전극층에 의해 덮이지 않고 노출된 상기 제2 도전형 반도체층의 상부면은 러프니스를 가질 수 있다.
상기 투광성 기판은 분극성 기판일 수 있다. 이 경우, 상기 발광 소자는 상기 발광 구조물 위에 배치된 금속 전극; 및 상기 투광성 기판 아래에 배치된 투명 전극층을 더 포함할 수 있다. 상기 투명 전극층의 최소 두께는 0.5 ㎛일 수 있다.
실시 예에 따른 발광 소자는 발광 구조물과 동종인 투광성 기판 상에 이들과 동종인 전도성 분산 브래그 반사층을 배치함으로써 증가된 발광 효율을 갖고, 우수한 내열 특성을 갖고 고온 또는 고전류 동작 시에 신뢰성의 저하를 억제할 수 있고, 표면 방향으로 광 추출을 극대화시킬 수 있고, 열에 안정적인 금속 전극을 갖기 때문에 방열 특성 및 신뢰성을 극대화시킬 수 있고, 효율 드룹을 개선시켜 고전류 영역에서 고출력 및 고효율을 가질 수 있다.
도 1은 일반적인 발광 소자의 단면도이다.
도 2는 일 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 3은 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 4는 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 5는 도 4에 도시된 발광 소자의 평면도를 나타낸다.
도 6a 내지 도 6e는 발광 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 7은 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 8은 또 다른 실시 예에 의한 발광 소자의 단면도를 나타낸다.
도 9a 내지 도 9e는 발광 소자의 제조 방법을 설명하기 위한 공정 단면도이다.
도 10은 기존과 실시 예 각각에서, 인가 전류 밀도의 증가에 따른 발광 소자의 광 출력을 나타내는 그래프이다.
도 11은 실시 예에 따른 발광소자 패키지의 단면도이다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프를 나타낸다.
도 13은 실시 예에 따른 발광 소자 칩 또는 발광 소자 패키지를 포함하는 조명 장치를 나타낸다.
이하, 본 발명을 구체적으로 설명하기 위해 실시예를 들어 설명하고, 발명에 대한 이해를 돕기 위해 첨부도면을 참조하여 상세하게 설명하기로 한다. 그러나, 본 발명에 따른 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들에 한정되는 것으로 해석되지 않아야 한다. 본 발명의 실시예들은 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 따른 실시 예의 설명에 있어서, 각 element의 " 상(위)" 또는 "하(아래)(on or under)"에 형성되는 것으로 기재되는 경우에 있어, 상(위) 또는 하(아래)(on or under)는 두개의 element가 서로 직접(directly)접촉되거나 하나 이상의 다른 element가 상기 두 element사이에 배치되어(indirectly) 형성되는 것을 모두 포함한다. 또한 “상(위)" 또는 "하(아래)(on or under)”로 표현되는 경우 하나의 element를 기준으로 위쪽 방향뿐만 아니라 아래쪽 방향의 의미도 포함할 수 있다.
또한, 이하에서 이용되는 "제1" 및 "제2," "상부" 및 "하부" 등과 같은 관계적 용어들은, 그런 실체 또는 요소들 간의 어떠한 물리적 또는 논리적 관계 또는 순서를 반드시 요구하거나 내포하지는 않으면서, 어느 한 실체 또는 요소를 다른 실체 또는 요소와 구별하기 위해서만 이용될 수도 있다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
도 2는 일 실시 예에 의한 발광 소자(100A)의 단면도를 나타낸다.
도 2에 예시된 발광 소자(100A)는 투광성 기판(또는, 투명성 기판)(110A), 발광 구조물(120), 전도성 분산 브래그 반사층(DBR:Distributed Bragg Reflector)(130), 투명 전극층(140A), 전극 패드(142) 및 금속 전극(150A)를 포함한다.
투광성 기판(110A) 위에 발광 구조물(120)이 배치된다.
투광성 기판(110A)은 광을 투과하는 성질과 전기적으로 전도성을 갖는 물질을 포함한다. 예를 들어, 투광성 기판(110A)은 GaN을 포함할 수 있으며 제1 도전형(예를 들면, n형)을 가질 수 있다.
발광 구조물(120)은 투광성 기판(110A) 위에 순차적으로 배치된 제1 도전형 반도체층(122), 활성층(124) 및 제2 도전형 반도체층(126)을 포함한다.
제1 도전형 반도체층(122)은 전도성 분산 브래그 반사층(130)의 아래에 배치된 제1 도전형 제1 반도체층(122A)과 전도성 분산 브래그 반사층(130)의 위에 배치된 제1 도전형 제2 반도체층(122B)을 포함한다.
제1 도전형 제1 및 제2 반도체층(122A, 122B) 각각은 동일 물질을 포함할 수 있으며, 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 제1 도전형 제1 및 제2 반도체층(122A, 122B)이 n형 반도체층인 경우, 제1 도전형 도펀트는 n형 도펀트로서, Si, Ge, Sn, Se, Te를 포함할 수 있으나 이에 한정되지 않는다.
예를 들어, 제1 도전형 제1 및 제2 반도체층(122A, 122B) 각각은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제1 도전형 제1 및 제2 반도체층(122A, 122B) 각각은 GaN, InN, AlN, InGaN, AlGaN, InAlGaN, AlInN, AlGaAs, InGaAs, AlInGaAs, GaP, AlGaP, InGaP, AlInGaP, InP 중 어느 하나 이상을 포함할 수 있다.
활성층(124)은 제1 도전형 제2 반도체층(122B)과 제2 도전형 반도체층(126) 사이에 배치되며, 제1 도전형 반도체층(122)을 통해서 주입되는 전자(또는, 정공)와 제2 도전형 반도체층(126)을 통해서 주입되는 정공(또는, 전자)이 서로 만나서, 활성층(124)을 이루는 물질 고유의 에너지 밴드에 의해서 결정되는 에너지를 갖는 빛을 방출하는 층이다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW: Multi Quantum Well), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등을 포함할 수 있다. 또한, 도전형 클래드층은 n형 또는 p형으로 도핑될 수 있다.
활성층(124)은 블루 파장 대역 또는 자외선 파장 대역의 광을 방출할 수 있으며, 실시 예는 활성층(124)에서 방출된 광의 파장 대역에 국한되지 않는다.
제2 도전형 반도체층(126)은 투명 전극층(140A)과 활성층(124) 사이에 배치된다. 제2 도전형 반도체층(126)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 구현될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1 -x- yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질을 포함할 수 있다. 제2 도전형 반도체층(126)에는 제2 도전형 도펀트가 도핑될 수 있다. 제2 도전형 반도체층(126)이 p형 반도체층인 경우, 제2 도전형 도펀트는 p형 도펀트로서, Mg, Zn, Ca, Sr, Ba 등을 포함할 수 있다.
제1 도전형 반도체층(122)은 n형 반도체층으로, 제2 도전형 반도체층(126)은 p형 반도체층으로 구현될 수 있다. 또는, 제1 도전형 반도체층(122)은 p형 반도체층으로, 제2 도전형 반도체층(126)은 n형 반도체층으로 구현될 수도 있다. 이와 같이, 발광 구조물(120)은 n-p 접합 구조, p-n 접합 구조, n-p-n 접합 구조, p-n-p 접합 구조 중 어느 한 구조로 구현할 수 있다.
한편, 전도성 분산 브래그 반사층(130)은 투광성 기판(110A)과 활성층(124) 사이에 배치된다. 예를 들어, 도 2에 예시된 바와 같이, 전도성 분산 브래그 반사층(130)은 제1 도전형 반도체층(122) 내에 배치될 수 있지만, 실시 예는 이에 국한되지 않는다. 다른 실시 예에 의하면, 전도성 분산 브래그 반사층(130)은 제1 도전형 제2 반도체층(122B)과 활성층(124) 사이에 배치될 수도 있다.
전도성 분산 브래그 반사층(130)은 활성층(124)에서 방출되는 빛의 파장 대역에 국한되지 않고 모든 파장 대역의 광을 상부로 반사시킬 수 있다. 여기서, 분산 브래그 반사층은, 저굴절율층과 고굴절율층이 교대로 적층된 구조일 수 있다.
전도성 분산 브래그 반사층(130)은 전기적 전도성을 갖는 물질을 포함할 수 있다.
실시 예에 의하면, 투광성 기판(110A)과 발광 구조물(120)과 분산 브래그 반사층(130)은 동종 물질을 포함할 수 있다. 만일, 투광성 기판(110A)이 GaN으로 이루어지고, 발광 구조물(120)이 GaN 계열의 물질로 이루어질 경우, 도전성 분산 브래그 반사층(130)은 AlGaN과 GaN이 교대로 적층된 구조를 갖거나, 서로 알루미늄의 조성이 다른 AlaGaN과 AlbGaN이 교대로 적층된 구조를 가질 수 있다. 즉, 도전형 분산 브래그 반사층(130)은 AlGaN/GaN 또는 AlGaN/AlGaN의 이중층 구조일 수 있다.
한편, 투명 전극층(140A)은 발광 구조물(120) 위에 배치된다. 투명 전극층(140A)은 활성층(124)으로부터 방출된 광을 상부 방향으로 투과시키며 오믹 특성을 개선시키는 역할을 한다. 예를 들어, 투명 전극층(140A)은 ITO(indium tin oxide), IZO(indium zinc oxide), IZTO(indium zinc tin oxide), IAZO(indium aluminum zinc oxide), IGZO(indium gallium zinc oxide), IGTO(indium gallium tin oxide), AZO(aluminum zinc oxide), ATO(antimony tin oxide), GZO(gallium zinc oxide), IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 포함할 수 있으며, 이러한 재료로 한정하지는 않는다.
투명 전극층(140A)의 상부에 전극 패드(142)가 더 배치될 수 있다. 전극 패드(142)는 본딩 패드로서, 금(Au)으로 형성될 수 있으며, 실시 예의 발광 소자(100A)는 전극 패드(142)의 유/무 또는 재질에 국한되지 않는다.
금속 전극(150A)은 투광성 기판(110A)의 아래에 배치된다. 금속 전극(150A)은 반사성을 갖는 금속 물질보다는 열에 안정적인 금속 물질로 구현될 수 있다. 예를 들어, 금속 전극(150A)은 Ni, Al, Rh, Pd, Ir, Ru, Mg, Zn, Pt, Au, Hf 및 이들의 선택적인 조합 중 열에 안정적인 금속 물질로 이루어질 수 있다.
도 3은 다른 실시 예에 의한 발광 소자(100B)의 단면도를 나타낸다.
도 2에 예시된 발광 소자(100A)와 달리 도 3에 예시된 발광 소자(100B)에서, 투광성 기판(110A)의 측부면(110A-1), 발광 구조물(120)의 측부면 또는 전도성 분산 브래그 반사층(130)의 측부면(130-1) 중 적어도 하나는 러프니스(roughness)(160)를 포함할 수 있다. 여기서, 발광 구조물(120)의 측부면이란, 제1 도전형 제1 반도체층(122A)의 측부면(122A-1)과, 제1 도전형 제2 반도체층(122B)의 측부면(122B-1)과, 활성층(124)의 측부면(124-1) 또는 제2 도전형 반도체층(126)의 측부면(126-1) 중 적어도 하나를 의미할 수 있다. 예를 들어, 도 5에 예시된 바와 같이, 발광 구조물(120)의 측부면(122A-1, 122B-1, 124-1, 126-1)은 모두 러프니스(160)를 포함할 수 있다.
이와 같이 러프니스(160)를 더 갖는 것을 제외하면, 도 3에 예시된 발광 소자(100B)는 도 2에 예시된 발광 소자(100A)와 동일하므로 중복되는 설명을 생략한다.
도 4는 또 다른 실시 예에 의한 발광 소자(100C)의 단면도를 나타내고, 도 5는 도 4에 도시된 발광 소자(100C)의 평면도를 나타낸다.
도 2 및 도 3에 예시된 바와 같이, 발광 소자(100A, 100B)에서 투명 전극층(140A)은 제2 도전형 반도체층(126)의 광 출사면(126-1)을 모두 덮으면서 배치될 수 있다. 즉, 투명 전극층(140A)의 제1 평면적(A1)은 다음 수학식 1과 같이 정의되는 제2 도전형 반도체층(126)의 광 출사면(126-1)의 제2 평면적과 동일할 수 있다.
Figure pat00001
여기서, A2는 제2 평면적을 의미하고, L과 W는 제2 도전형 반도체층(126)의 길이와 폭을 각각 의미한다.
그러나, 도 4 및 도 5에 예시된 발광 소자(100C)에서 투명 전극층(140B)은 제2 도전형 반도체층(126)의 광 출사면(126-1)의 일부 위에만 배치될 수 있다. 즉, 투명 전극층(140A)의 제1 평면적(A1)은 제2 도전형 반도체층(126)의 광 출사면(126-1)의 제2 평면적(A2)보다 작을 수 있다.
결국, 전술한 바와 같이, 투명 전극층(140A, 140B)의 제1 평면적(A1)은 제2 도전형 반도체층(126)의 광 출사면(126-1)의 제2 평면적(A2) 이하일 수 있다.
만일, 제1 평면적(A1)이 제2 평면적(A2)보다 작을 경우, 투명 전극층(140B)은 다양한 평면 형상을 가질 수 있다. 예를 들어, 도 5에 예시된 바와 같이, 투명 전극층(140B)은 방사형 대칭 평면 형상을 가질 수 있다.
또한, 제1 평면적(A1)이 제2 평면적(A2)보다 적을 때, 투명 전극층(140B)에 의해 덮이지 않고 노출된 제2 도전형 반도체층(126)의 상부면은 도 4에 예시된 바와 같이 러프니스(162)를 가질 수 있다.
이와 같이, 투명 전극층(140B)의 제1 평면적(A1)이 도 2 및 도 3에 예시된 투명 전극층(140A)의 제1 평면적(A1)보다 다르고, 노출된 제2 도전형 반도체층(126)의 상부에 러프니스(162)가 더 형성되어 있음을 제외하면, 도 4 및 도 5에 예시된 발광 소자(100C)는 도 3에 예시된 발광 소자(100B)와 동일하므로, 도 4 및 도 5에 예시된 발광 소자(100C)에 대한 중복되는 설명을 생략한다.
전술한 도 2 내지 도 5에 예시된 발광 소자(100A ~ 100C)에서 광을 투과시킬 수 있는 투광성 기판(110A) 대신에 광을 투과시킬 수 없는 GaAs 또는 Si 같은 불투광성 기판(또는, 불투명성 기판)이 사용되고, 유전체(dielectric)로 이루어진 비전도성 분산 브래그 반사층(미도시)이 활성층(124)과 제1 도전형 제2 반도체층(122B) 사이에 배치될 경우, 비전도성 분산 브래그 반사층은 열에 강하지만 낮은 열 전도성으로 인해, 발광 소자 자체의 방열을 방해하여 신뢰성을 저하시킬 수도 있다.
또는, 투광성 기판(110A)이 발광 구조물(120)과 동종이지 않고 이종일 경우, 반사 금속(미도시)을 투광성 기판(110A) 하부에 배치할 수도 있다. 이 경우, 반사 금속은 열에 취약하여 패키지 조립 공정 또는 발광 소자의 구동시에 발생하는 열에 의하여 그의 반사율이 감소할 수 있다.
그러나, 실시 예에 의한 발광 소자(100A ~ 100C)의 경우 발광 구조물(120)과 동종인 투광성 기판(110A) 상에 이들(120, 110A)과 동종인 전도성 분산 브래그 반사층(130)이 배치되므로, 광 추출 효율이 증가할 수 있다. 즉, 반사 전극을 사용할 경우와 대비하여, 실시 예에 의한 발광 소자(100A ~ 100C)의 경우 내열 특성이 우수하여 고온 또는 고전류 동작 시에 신뢰성 저하가 억제될 수 있다.
특히, 유전체로 이루어진 비전도성 분산 브래그 반사층이 아니라, 발광 구조물(120) 및 투광성 기판(110A)과 동종인 전도성 분산 브래그 반사층(130)을 사용하므로, 고온 동작 및 고 전류 동작시에 신뢰성 저하가 더욱 억제될 수 있다.
또한, 발광 구조물(120)의 상부에는 투명 전극층(140A, 140B)이 배치되고, 활성층(124)의 하부에는 전도성 분산 브래그 반사층(130)이 배치되므로, 표면 방향 즉, X축 방향으로 광 추출이 극대화될 수 있다.
또한, 전도성 분산 브래그 반사층(130)이 배치되기 때문에, 금속 전극(150A)을 열에 취약한 은(Ag) 계열의 반사 금속으로 구현하지 않고 열에 안정적인 금속으로 구현할 수 있도록 하여, 방열 특성 및 신뢰성이 극대화될 수 있다.
이하, 도 2 내지 도 5에 예시된 발광 소자(100A ~ 100C)의 제조 방법을 첨부된 도 6a 내지 도 6e를 참조하여 다음과 같이 설명한다. 그러나, 발광 소자(100A ~ 100C)는 도 6a 내지 도 6e에 도시된 제조 방법 이외의 제조 방법에 의해서도 구현될 수 있음은 물론이다.
도 6a 내지 도 6e는 발광 소자(100A ~ 100C)의 제조 방법을 설명하기 위한 공정 단면도이다.
도 6a를 참조하면, 투광성 기판(110A) 위에 제1 도전형 제1 반도체층(122A)을 형성한다. 여기서, 투광성 기판(110A)은 광을 투과하는 성질과 전기적으로 전도성을 갖는 물질로 형성될 수 있으며, 예를 들어, GaN으로 형성될 수 있다. 또한, 투광성 기판(110A)은 제1 도전형(예를 들면, n형)을 갖도록 형성될 수 있다.
이후, 도 6b를 참조하면, 제1 도전형 제1 반도체층(122A) 위에 전도성 분산 브래그 반사층(130)을 형성한다. 전도성 분산 브래그 반사층(130)은 전기적 전도성을 갖는 물질로 형성될 수 있다. 예를 들어, 투광성 기판(110A)을 GaN으로 형성하고, 제1 도전형 제1 반도체층(122A)을 GaN 계열의 물질로 형성할 경우, 도전성 분산 브래그 반사층(130)은 AlGaN과 GaN이 교대로 적층된 구조 또는 서로 알루미늄의 조성이 다른 AlaGaN과 AlbGaN이 교대로 적층된 구조로 형성될 수 있다.
이후, 도 6c를 참조하면, 전도성 분산 브래그 반사층(130) 위에 제1 도전형 제2 반도체층(122B), 활성층(124) 및 제2 도전형 반도체층(126)을 순차적으로 형성한다.
도 6a에 도시된 제1 도전형 제1 반도체층(122A) 및 도 6c에 도시된 제1 도전형 제2 반도체층(122B) 각각을 동일 물질로 형성할 수 있다. 제1 도전형 제1 및 제2 반도체층(122A, 122B) 각각은 제1 도전형 도펀트가 도핑된 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체에 의해 형성될 수 있다. 예를 들어, 제1 도전형 제1 및 제2 반도체층(122A, 122B) 각각은 AlxInyGa(1-x-y)N (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질에 의해 형성될 수 있다.
활성층(124)은 단일 우물 구조, 다중 우물 구조, 단일 양자 우물 구조, 다중 양자 우물 구조(MQW), 양자 선(Quantum-Wire) 구조, 또는 양자 점(Quantum Dot) 구조 중 적어도 어느 하나로 형성될 수 있다.
활성층(124)의 우물층/장벽층은 InGaN/GaN, InGaN/InGaN, GaN/AlGaN, InAlGaN/GaN, GaAs(InGaAs)/AlGaAs, GaP(InGaP)/AlGaP 중 어느 하나 이상의 페어 구조로 형성될 수 있으나 이에 한정되지 않는다. 우물층은 장벽층의 밴드갭 에너지보다 낮은 밴드갭 에너지를 갖는 물질로 형성될 수 있다.
활성층(124)의 위 또는/및 아래에는 도전형 클래드층(미도시)이 형성될 수 있다. 도전형 클래드층은 활성층(124)의 장벽층의 밴드갭 에너지보다 더 높은 밴드갭 에너지를 갖는 반도체로 형성될 수 있다. 예를 들어, 도전형 클래드층은 GaN, AlGaN, InAlGaN 또는 초격자 구조 등으로 형성될 수 있다.
제2 도전형 반도체층(126)은 Ⅲ-Ⅴ 족 또는 Ⅱ-Ⅵ 족 등의 화합물 반도체로 형성될 수 있다. 예컨대, 제2 도전형 반도체층(126)은 InxAlyGa1-x-yN (0≤x≤1, 0≤y≤1, 0≤x+y≤1)의 조성식을 갖는 반도체 물질로 형성될 수 있다.
전술한, 제1 도전형 제1 및 제2 반도체층(122A, 122B), 활성층(124) 및 제2 도전형 반도체층(126)은 예를 들어, 유기금속 화학 증착법(MOCVD:Metal Organic Chemical Vapor Deposition), 화학 증착법(CVD:Chemical Vapor Deposition), 플라즈마 화학 증착법(PECVD:Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(MBE:Molecular Beam Epitaxy), 수소화물 기상 성장법(HVPE:Hydride Vapor Phase Epitaxy) 등의 방법을 이용하여 형성될 수 있으며, 이에 대해 한정하지는 않는다.
이후, 도 6d를 참조하면, 제2 도전형 반도체층(126) 위에 투명 전극층(140A)을 형성한다. 여기서, 투명 전극층(140A)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 형성될 수 있으며, 실시 예는 이러한 재료로 한정되지 않는다.
이후, 도 6d에 예시된 결과물에서, 투광성 기판(110A)의 아래에 금속 전극(150A)을 형성하고, 투명 전극층(140A)의 상부에 전극 패드(142)를 형성하여, 도 2에 예시된 발광 소자(100A)를 완성할 수 있다.
또는, 도 6e를 참조하면, 도 6d에 예시된 투명 전극층(140A)을 통상의 포토 리소그라피 공정을 이용하여 패터닝하여, 제2 도전형 반도체층(126)의 상부면 전체를 덮는 대신에 일부만을 덮도록 투명 전극층(140B)을 형성할 수 있다. 예를 들어, 투명 전극층(140B)은 도 5에 예시된 바와 같은 평면 형상을 갖도록 형성될 수 있다.
또는, 금속 전극(150A)과 전극 패드(142)를 형성하기 이전인 도 6d에 도시된 결과물에 대해 또는 금속 전극(150A)과 전극 패드(142)를 형성한 이후인 도 2에 도시된 결과물에 대해, 투광성 기판(110A)의 측부면(110A-1), 발광 구조물(120)의 측부면 및 전도성 분산 브래그 반사층(130)의 측부면(130-1)을 예를 들어 KOH에 의해 건식 식각하여 러프니스(160, 162)를 형성함으로써, 도 3 또는 도 4에 예시된 발광 소자(100B, 100C)를 완성할 수 있다.
전술한 도 2 내지 도 5에 예시된 발광 소자(100A ~ 100C)에서 투광성 기판(110A)은 분극성, 무극성 또는 반극성 기판일 수 있다.
이하, 전술한 투광성 기판(110A)이 무극성이나 반극성이 아닌 분극성 기판일 경우, 발광 소자(100D, 100E)의 실시 예를 첨부된 도 7 및 도 8을 참조하여 다음과 같이 설명한다.
도 7은 또 다른 실시 예에 의한 발광 소자(100D)의 단면도를 나타낸다.
도 7에 예시된 발광 소자(100D)는 투광성 기판(110B), 발광 구조물(120), 전도성 분산 브래그 반사층(130), 투명 전극층(140C) 및 금속 전극(150B)을 포함한다.
도 7에 예시된 투광성 기판(110B)은 무극성이나 반극성이 아닌 분극성 기판인 것을 제외하면, 도 3에 예시된 투광성 기판(110A)과 동일하다.
도 3에 예시된 발광 소자(100B)에서 투명 전극층(140A)이 제2 도전형 반도체층(126)의 상부에 배치된 것과 달리, 도 7에 예시된 투명 전극층(140C)은 투광성 기판(110B)의 아래에 배치된다. 이를 제외하면, 투명 전극층(140C)은 도 3에 예시된 투명 전극층(140A)과 동일하다.
또한, 도 3에 예시된 발광 소자(100B)에서 금속 전극(150A)이 투광성 기판(110A)의 아래에 배치된 것과 달리, 도 7에 예시된 금속 전극(150B)은 발광 구조물(120) 위에 배치된다. 이를 제외하면, 금속 전극(150B)은 도 3에 예시된 금속 전극(150A)과 동일하다.
전술한 바와 같이, 투광성 기판(110B)이 무극성이나 반극성이 아닌 분극성이라는 점과 투명 전극층(140C) 및 금속 전극(150B)의 배치가 다름을 제외하면 도 7에 예시된 발광 소자(100D)는 도 3에 예시된 발광 소자(100B)와 동일하므로 중복되는 설명을 생략한다.
또한, 도 3 및 도 7에 예시된 발광 소자(100B, 100D)에서 광은 +X 축 방향으로 출사될 수 있다.
도 8은 또 다른 실시 예에 의한 발광 소자(100E)의 단면도를 나타낸다.
도 7에 예시된 발광 소자(100D)에서 투명 전극층(140C)을 -X축 방향으로 바라본 제3 평면적(A3)은 투광성 기판(110B)을 -X축 방향으로 바라본 제4 평면적(A4)과 동일한 반면, 도 8에 예시된 발광 소자(100E)에서 투명 전극층(140D)의 제3 평면적(A3)은 투광성 기판(110B)의 제4 평면적(A4)보다 작다.
결국, 도 7 및 도 8에 예시된 발광 소자(100D, 100E)에서, 투명 전극층(140C, 140D)의 제3 평면적(A3)은 투광성 기판(110B)의 제4 평면적(A4) 이하일 수 있다.
또한, 도 7에 예시된 발광 소자(100D)의 경우 투광성 기판(110B)의 측부면(110B-1), 발광 구조물(120)의 측부면 또는 전도성 분산 브래그 반사층(130)의 측부면(130-1) 중 적어도 하나는 러프니스(160)를 포함할 수 있다. 그러나, 도 8에 예시된 발광 소자(100E)의 경우, 투명 전극층(140D)에 의해 덮이지 않고 노출된 투광성 기판(110B)의 하부면(110B-1)은 러프니스(164)를 가질 수 있다. 이 경우, 투명 전극층(140D)을 -X축에서 바라본 평면 형상은 도 5에 예시된 투명 전극층(140B)의 평면 형상처럼 다양한 평면 형상을 가질 수 있다.
도 8에 도시된 투명 전극층(140D)의 제3 평면적(A3)이 도 7에 예시된 투명 전극층(140C)의 제3 평면적(A3)과 다르고, 투명 전극층(140D)에 의해 덮이지 않고 노출된 투광성 기판(110B)의 하부면(110B-1)에 러프니스(164)가 더 형성되어 있음을 제외하면, 도 8에 예시된 발광 소자(100E)는 도 7에 예시된 발광 소자(100D)와 동일하므로, 도 8에 예시된 발광 소자(100E)에 대한 중복되는 설명을 생략한다.
또한, 도 7 및 도 8에 도시된 투명 전극층(140C, 140D)의 두께가 0.5 ㎛보다 얇을 경우, 고전류 구동이 불가능할 수 있다. 따라서, 투명 전극층(140C, 140D)의 최소 두께는 0.5 ㎛일 수 있다.
이하, 도 7 및 도 8에 예시된 발광 소자(100D, 100E)의 제조 방법을 첨부된 도 9a 내지 도 9e를 참조하여 다음과 같이 설명한다. 그러나, 발광 소자(100D, 100E)는 도 9a 내지 도 9e에 도시된 제조 방법 이외의 제조 방법에 의해서도 구현될 수 있음은 물론이다.
도 9a 내지 도 9e는 발광 소자(100D, 100E)의 제조 방법을 설명하기 위한 공정 단면도이다.
도 9a를 참조하면, 투광성 기판(110B) 위에 제1 도전형 제1 반도체층(122A)을 형성한다. 여기서, 투광성 기판(110B)은 광을 투과하는 성질과 전기적으로 전도성을 갖는 물질로 형성될 수 있으며, 예를 들어, GaN으로 형성될 수 있다. 특히, 투광성 기판(110B)은 무극성이나 반극성이 아닌 분극성 기판이다.
이후, 도 9b를 참조하면, 제1 도전형 제1 반도체층(122A) 위에 전도성 분산 브래그 반사층(130)을 형성한다. 이는 도 6b에 동일하므로 중복되는 설명을 생략한다.
이후, 도 9c를 참조하면, 전도성 분산 브래그 반사층(130) 위에 제1 도전형 제2 반도체층(122B), 활성층(124) 및 제2 도전형 반도체층(126)을 순차적으로 형성한다. 이는 도 6c에 동일하므로 중복되는 설명을 생략한다. 이후, 제2 도전형 반도체층(126) 위에 금속 전극(150B)을 형성한다.
이후, 도 9d를 참조하면, 도 9c에 도시된 결과물을 뒤집은 후 투광성 기판(110B) 위에 투명 전극층(140C)을 형성한다. 투명 전극층(140C)은 ITO, IZO, IZTO, IAZO, IGZO, IGTO, AZO, ATO, GZO, IrOx, RuOx, RuOx/ITO, Ni/IrOx/Au, 및 Ni/IrOx/Au/ITO 중 적어도 하나를 이용하여 형성될 수 있으며, 실시 예는 이러한 재료로 한정되지 않는다. 이후, 투명 전극층(140C) 위에 전극 패드(142)를 형성한다.
이때, 금속 전극(150B)을 형성하기 이전인 도 9c에 도시된 결과물에 대해 또는 금속 전극(150B)과 투명 전극층(140C)과 전극 패드(142)를 형성한 이후인 도 9d에 도시된 결과물에 대해, 투광성 기판(110B)의 측부면(110B-1), 발광 구조물(120)의 측부면 및 전도성 분산 브래그 반사층(130)의 측부면(130-1)을 예를 들어 KOH에 의해 건식 식각하여 러프니스(160)를 형성함으로써, 도 7에 예시된 발광 소자(100D)를 완성할 수 있다.
또는, 도 9e를 참조하면, 도 9c에 예시된 결과물을 뒤집은 후 투명 전극층(140C)을 형성하고, 통상의 포토 리소그라피 공정을 이용하여 투명 전극층(140C)을 패터닝하여, 투광성 기판(110B)의 상부면 전체를 덮는 대신에 일부만을 덮도록 투명 전극층(140D)을 형성할 수 있다. 이후, 전극 패드(142)를 투명 전극층(140D) 위에 형성할 수 있다.
이때, 도 9c에 도시된 금속 전극(150B)을 형성하기 이전에 또는 금속 전극(150B)과 투명 전극층(140D)과 전극 패드(142)를 형성한 이후인 도 9e에 도시된 결과물에 대해, 투광성 기판(110B)의 측부면(110B-1), 발광 구조물(120)의 측부면 및 전도성 분산 브래그 반사층(130)의 측부면(130-1)을 예를 들어 KOH에 의해 건식 식각하여 러프니스(160, 162)를 형성함으로써, 도 8에 예시된 발광 소자(100E)를 완성할 수 있다.
도 10은 기존과 실시 예 각각에서, 인가 전류 밀도의 증가에 따른 발광 소자의 광 출력을 나타내는 그래프이다.
도 10을 참조하면, 도 1에 도시된 발광 구조물(20)이 GaN 계열의 물질로 구현되고, 기판(10)이 발광 구조물(20)과 이종인 실리콘이나 사파이어로 구현될 경우, 인가 전류가 증가할 때 발광 효율이 쳐지는 효율 드룹(efficiency droop) 현상(180)이 발생할 수 있다. 이 현상(180)으로 인해, 기존의 발광 소자의 경우 고 전류 영역에서 고 출력이 어려울 수 있으며, 소자 내부 발열 등에 의해 고 신뢰성의 보증이 불가할 수 있다.
그러나, 전술한 발광 소자(100A ~ 100E)는 금속 전극(150A, 150B)과 투명 전극층(140A ~ 140D)를 서로 수직 방향인 X축 방향으로 배치하여, 전류를 고르게 분산시켜 유효 전류 밀도를 감소시킬 수 있고, 투광성 기판(110A, 110B)의 우수한 열 전도도 때문에 열 방출을 원할히 하고, 전류 오버 플로우를 억제하여 도 10에 예시된 효율 드룹이 개선(190)될 수 있다.
특히, 도 7 및 도 8에 예시된 발광 소자(100D, 100E)는 분극성이면서 발광 구조물(120)과 동종의 물질로 구현된 투광성 기판(110B)을 사용한다. 이로 인해, 발광 소자(100D, 100E)의 결정성이 우수해지고 즉, 전위 밀도가 낮아져서, 활성층(124)의 발광 효율이 증대될 수 있고, 이종 기판 대비 투광성 기판(110B)과 발광 구조물(120) 간에 격자 상수 차이가 훨씬 감소하여 활성층(124) 내의 스트레스가 감소하여 드룹(180)이 더욱 개선될 수 있어, 고전류 영역에서 고출력 및 고효율을 가질 수 있다.
또한, 도 3, 도 4, 도 7 및 도 8에 예시된 발광 소자(100B ~ 100E)는 투광성 기판(110A, 110B)의 측부면(110A-1, 110B-1), 발광 구조물(120)의 측부면 또는 전도성 분산 브래그 반사층(130)의 측부면(130-1) 중 적어도 하나에 러프니스(160)가 형성되어 있으므로, 개선된 측면 광 추출 효율을 가질 수도 있다.
또한, 도 4 및 도 8에 예시된 바와 같이, 투명 전극층(140B, 140D)이 발광 구조물(120)의 일부만을 덮도록 배치하고, 투명 전극층(140B, 140D)을 방사형으로 형성하여, 광 추출 효율을 더욱 증가시킬 수 있다.
게다가, 도 4에 도시된 바와 같이 투명 전극층(140B)이 덮지 않아 노출된 발광 구조물(120)의 상부면에 러프니스(162)를 형성하고, 도 8에 도시된 바와 같이 투명 전극층(140D)이 덮지 않아 노출된 투광성 기판(110B)의 하부면(110B-1)에 러프니스(164)를 형성하여 상부 방향인 +X축 방향으로의 광 추출 효율도 증가시킬 수 있다.
전술한 실시 예에 의한 발광 소자(100A ~ 100E)는 수직형이지만, 실시 예는 이에 국한되지 않는다. 즉, 다른 실시 예에 의하면, 기판(110A, 110B)이 투광성을 갖고, 기판(110A, 110B)과 발광 구조물(120)과 전도성 분산 브래그 반사층(130)이 동종의 물질이고, 분산 브래그 반사층(130)이 활성층(130)과 기판(110A, 110B) 사이에 배치될 수 있다면, 실시 예는 수평형이나 플립 칩형에도 적용될 수 있다.
이하, 발광 소자를 포함하는 발광 소자 패키지의 구성 및 동작을 설명한다.
도 11은 실시 예에 따른 발광소자 패키지(200)의 단면도이다.
실시 예에 따른 발광 소자 패키지(200)는 패키지 몸체부(205)와, 패키지 몸체부(205)에 설치된 제1 및 제2 리드 프레임(213, 214)과, 패키지 몸체부(205)에 배치되어 제1 및 제2 리드 프레임(213, 214)과 전기적으로 연결되는 발광 소자(220)와, 발광 소자(220)를 포위하는 몰딩 부재(240)를 포함한다.
패키지 몸체부(205)는 실리콘, 합성수지, 또는 금속을 포함하여 형성될 수 있으며, 발광 소자(220)의 주위에 경사면이 형성될 수 있다.
제1 및 제2 리드 프레임(213, 214)은 서로 전기적으로 분리되며, 발광 소자(220)에 전원을 제공하는 역할을 한다. 또한, 제1 및 제2 리드 프레임(213, 214)은 발광 소자(220)에서 발생된 빛을 반사시켜 광 효율을 증가시키는 역할을 할 수도 있으며, 발광 소자(220)에서 발생된 열을 외부로 배출시키는 역할을 할 수도 있다.
발광 소자(220)는 도 2, 도 3, 도 4, 도 5, 도 7 또는 도 8에 예시된 발광 소자(100A ~ 100E)일 수 있으나 이에 한정되는 것은 아니다.
발광 소자(220)는 도 11에 예시된 바와 같이 제1 또는 제2 리드 프레임(213, 214) 상에 배치되거나, 패키지 몸체부(205) 상에 배치될 수도 있다.
발광 소자(220)는 제1 및/또는 제2 리드 프레임(213, 214)과 와이어 방식, 플립칩 방식 또는 다이 본딩 방식 중 어느 하나에 의해 전기적으로 연결될 수도 있다. 도 11에 예시된 발광 소자(220)는 제1 리드 프레임(213)과 와이어(230)를 통해 전기적으로 연결되고 제2 리드 프레임(214)과 직접 전기적으로 연결될 수 있으나 이에 국한되지 않는다. 만일, 발광 소자(220)가 도 2, 도 3, 도 4, 도 5, 도 7 또는 도 8에 예시된 발광 소자(100A ~ 100E)일 경우 금속 전극(150A, 150B)은 제2 리드 프레임(214)과 직접 전기적으로 연결되고, 전극 패드(142)는 와이어(230)에 의해 제1 리드 프레임(213)과 전기적으로 연결된다.
몰딩 부재(240)는 발광 소자(220)를 포위하여 보호할 수 있다. 또한, 몰딩 부재(240)는 형광체를 포함하여, 발광 소자(220)에서 방출된 광의 파장을 변화시킬 수 있다.
실시예에 따른 발광 소자 패키지는 복수 개가 기판 상에 어레이되며, 발광 소자 패키지에서 방출되는 광의 경로 상에 광학 부재인 도광판, 프리즘 시트, 확산 시트, 형광 시트 등이 배치될 수 있다. 이러한 발광 소자 패키지, 기판, 광학 부재는 백라이트 유닛으로 기능하거나 조명 유닛으로 기능할 수 있으며, 예를 들어, 조명 시스템은 백라이트 유닛, 조명 유닛, 지시 장치, 램프, 가로등을 포함할 수 있다.
도 12는 실시 예에 따른 발광 소자 패키지를 포함하는 헤드 램프(head lamp, 900)를 나타낸다.
도 12를 참조하면, 헤드 램프(900)는 발광 모듈(901), 리플렉터(reflector, 902), 쉐이드(903) 및 렌즈(904)를 포함한다.
발광 모듈(901)은 모듈 기판(미도시) 상에 배치되는 복수의 발광 소자 패키지들(미도시)을 포함할 수 있다. 이때, 발광 소자 패키지는 도 11에 도시된 바와 같을 수 있다.
리플렉터(902)는 발광 모듈(901)로부터 조사되는 빛(911)을 일정 방향, 예컨대, 전방(912)으로 반사시킨다.
쉐이드(903)는 리플렉터(902)와 렌즈(904) 사이에 배치되며, 리플렉터(902)에 의하여 반사되어 렌즈(904)로 향하는 빛의 일부분을 차단 또는 반사하여 설계자가 원하는 배광 패턴을 이루도록 하는 부재로서, 쉐이드(903)의 일측부(903-1)와 타측부(903-2)는 서로 높이가 다를 수 있다.
발광 모듈(901)로부터 조사되는 빛은 리플렉터(902) 및 쉐이드(903)에서 반사된 후 렌즈(904)를 투과하여 차체 전방을 향할 수 있다. 렌즈(904)는 리플렉터(902)에 의하여 반사된 빛을 전방으로 굴절시킬 수 있다.
도 13은 실시 예에 따른 발광 소자 칩 또는 발광 소자 패키지를 포함하는 조명 장치(1000)를 나타낸다.
도 13을 참조하면, 조명 장치(1000)는 커버(1100), 광원 모듈(1200), 방열체(1400), 전원 제공부(1600), 내부 케이스(1700) 및 소켓(1800)을 포함할 수 있다. 또한, 실시 예에 따른 조명 장치(1000)는 부재(1300)와 홀더(1500) 중 어느 하나 이상을 더 포함할 수 있다.
광원 모듈(1200)은 도 2, 도 3, 도 4, 도 5, 도 7 또는 도 8에 예시된 발광 소자(100A ~ 100E) 또는 도 11에 도시된 발광 소자 패키지(200)를 포함할 수 있다.
커버(1100)는 벌브(bulb) 또는 반구의 형상일 수 있으며, 속이 비어 있고, 일 부분이 개구된 형상일 수 있다. 커버(1100)는 광원 모듈(1200)과 광학적으로 결합될 수 있다. 예를 들어, 커버(1100)는 광원 모듈(1200)로부터 제공되는 빛을 확산, 산란 또는 여기시킬 수 있다. 커버(1100)는 일종의 광학 부재일 수 있다. 커버(1100)는 방열체(1400)와 결합될 수 있다. 커버(1100)는 방열체(1400)와 결합하는 결합부를 가질 수 있다.
커버(1100)의 내면에는 유백색 도료가 코팅될 수 있다. 유백색의 도료는 빛을 확산시키는 확산재를 포함할 수 있다. 커버(1100)의 내면의 표면 거칠기는 커버(1100)의 외면의 표면 거칠기보다 크게 형성될 수 있다. 이는 광원 모듈(1200)로부터의 빛이 충분히 산란 및 확산되어 외부로 방출시키기 위함이다.
커버(1100)의 재질은 유리(glass), 플라스틱, 폴리프로필렌(PP), 폴리에틸렌(PE), 폴리카보네이트(PC) 등일 수 있다. 여기서, 폴리카보네이트는 내광성, 내열성, 강도가 뛰어나다. 커버(1100)는 외부에서 광원 모듈(1200)이 보이도록 투명할 수 있으나, 이에 한정되는 것은 아니고 불투명할 수 있다. 커버(1100)는 블로우(blow) 성형을 통해 형성될 수 있다.
광원 모듈(1200)은 방열체(1400)의 일 면에 배치될 수 있으며, 광원 모듈(1200)로부터 발생한 열은 방열체(1400)로 전도될 수 있다. 광원 모듈(1200)은 광원부(1210), 연결 플레이트(1230) 및 커넥터(1250)를 포함할 수 있다.
부재(1300)는 방열체(1400)의 상면 위에 배치될 수 있고, 복수의 광원부(1210)와 커넥터(1250)가 삽입되는 가이드홈(1310)을 갖는다. 가이드홈(1310)은 광원부(1210)의 기판 및 커넥터(1250)와 대응 또는 정렬될 수 있다.
부재(1300)의 표면은 광 반사 물질로 도포 또는 코팅된 것일 수 있다.
예를 들면, 부재(1300)의 표면은 백색의 도료로 도포 또는 코팅된 것일 수 있다. 이러한 부재(1300)는 커버(1100)의 내면에 반사되어 광원 모듈(1200)을 향하여 되돌아오는 빛을 다시 커버(1100) 방향으로 반사할 수 있다. 따라서, 실시 예에 따른 조명 장치의 광 효율을 향상시킬 수 있다.
부재(1300)는 예로서 절연 물질로 이루어질 수 있다. 광원 모듈(1200)의 연결 플레이트(1230)는 전기 전도성의 물질을 포함할 수 있다. 따라서, 방열체(1400)와 연결 플레이트(1230) 사이에 전기적인 접촉이 이루어질 수 있다. 부재(1300)는 절연 물질로 구성되어 연결 플레이트(1230)와 방열체(1400)의 전기적 단락을 차단할 수 있다. 방열체(1400)는 광원 모듈(1200)로부터의 열과 전원 제공부(1600)로부터의 열을 전달받아 방열할 수 있다.
홀더(1500)는 내부 케이스(1700)의 절연부(1710)의 수납홈(1719)을 막는다. 따라서, 내부 케이스(1700)의 절연부(1710)에 수납되는 전원 제공부(1600)는 밀폐될 수 있다. 홀더(1500)는 가이드 돌출부(1510)를 가질 수 있으며, 가이드 돌출부(1510)는 전원 제공부(1600)의 돌출부(1610)가 관통하는 홀을 가질 수 있다.
전원 제공부(1600)는 외부로부터 제공받은 전기적 신호를 처리 또는 변환하여 광원 모듈(1200)로 제공한다. 전원 제공부(1600)는 내부 케이스(1700)의 수납홈(1719)에 수납될 수 있고, 홀더(1500)에 의해 내부 케이스(1700)의 내부에 밀폐될 수 있다. 전원 제공부(1600)는 돌출부(1610), 가이드부(1630), 베이스(1650) 및 연장부(1670)를 포함할 수 있다.
가이드부(1630)는 베이스(1650)의 일 측에서 외부로 돌출된 형상을 가질 수 있다. 가이드부(1630)는 홀더(1500)에 삽입될 수 있다. 베이스(1650)의 일 면 위에는 다수의 부품이 배치될 수 있다. 다수의 부품은 예를 들어, 외부 전원으로부터 제공되는 교류 전원을 직류 전원으로 변환하는 직류변환장치, 광원 모듈(1200)의 구동을 제어하는 구동칩, 광원 모듈(1200)을 보호하기 위한 ESD(ElectroStatic discharge) 보호 소자 등을 포함할 수 있으나 이에 대해 한정하지는 않는다.
연장부(1670)는 베이스(1650)의 다른 일 측에서 외부로 돌출된 형상을 가질 수 있다. 연장부(1670)는 내부 케이스(1700)의 연결부(1750) 내부에 삽입될 수 있고, 외부로부터의 전기적 신호를 제공받을 수 있다. 예컨대, 연장부(1670)는 내부 케이스(1700)의 연결부(1750)와 폭이 같거나 작을 수 있다. 연장부(1670)에는 "+ 전선"과 "- 전선"의 각 일 단이 전기적으로 연결될 수 있고, "+ 전선"과 "- 전선"의 다른 일 단은 소켓(1800)에 전기적으로 연결될 수 있다.
내부 케이스(1700)는 내부에 전원 제공부(1600)와 함께 몰딩부를 포함할 수 있다. 몰딩부는 몰딩 액체가 굳어진 부분으로서, 전원 제공부(1600)가 내부 케이스(1700) 내부에 고정될 수 있도록 한다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
100A ~ 100E: 발광 소자 110A, 110B: 투광성 기판
120: 발광 구조물 130: 전도성 분산 브래그 반사층
140A ~ 140D: 투명 전극층 142: 전극 패드
150A, 150B: 금속 전극

Claims (11)

  1. 투광성 기판;
    상기 투광성 기판 위에 제1 도전형 반도체층, 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 및
    상기 투광성 기판과 상기 활성층 사이에 배치되는 전도성 분산 브래그 반사층을 포함하고,
    상기 투광성 기판과 상기 발광 구조물과 상기 전도성 분산 브래그 반사층은 동종 물질을 포함하는 발광 소자.
  2. 제1 항에 있어서, 상기 전도성 분산 브래그 반사층은 상기 제1 도전형 반도체층 내에 배치되는 발광 소자.
  3. 제1 항에 있어서, 상기 발광 소자는
    상기 발광 구조물 위에 배치된 투명 전극층; 및
    상기 투광성 기판의 아래에 배치된 금속 전극을 더 포함하는 발광 소자.
  4. 제3 항에 있어서, 상기 제1 도전형 반도체층은 n형 반도체층을 포함하고, 상기 제2 도전형 반도체층은 p형 반도체층을 포함하는 발광 소자.
  5. 제1 항에 있어서, 상기 투광성 기판의 측부면, 상기 발광 구조물의 측부면 또는 상기 전도성 분산 브래그 반사층의 측부면 중 적어도 하나는 러프니스를 포함하는 발광 소자.
  6. 제3 항에 있어서, 상기 투명 전극층의 제1 평면적은 상기 제2 도전형 반도체층의 광 출사면의 제2 평면적 이하인 발광 소자.
  7. 제6 항에 있어서, 상기 투명 전극층은 방사형 대칭 평면 형상을 갖는 발광 소자.
  8. 제6 항에 있어서, 상기 제1 평면적이 상기 제2 평면적보다 적을 때, 상기 투명 전극층에 의해 덮이지 않고 노출된 상기 제2 도전형 반도체층의 상부면은 러프니스를 갖는 발광 소자.
  9. 제1 항에 있어서, 상기 투광성 기판은 분극성 기판인 발광 소자.
  10. 제9 항에 있어서, 상기 발광 소자는
    상기 발광 구조물 위에 배치된 금속 전극; 및
    상기 투광성 기판 아래에 배치된 투명 전극층을 더 포함하는 발광 소자.
  11. 제10 항에 있어서, 상기 투명 전극층의 최소 두께는 0.5 ㎛인 발광 소자.
KR1020140012904A 2014-02-05 2014-02-05 발광 소자 KR20150092478A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020140012904A KR20150092478A (ko) 2014-02-05 2014-02-05 발광 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140012904A KR20150092478A (ko) 2014-02-05 2014-02-05 발광 소자

Publications (1)

Publication Number Publication Date
KR20150092478A true KR20150092478A (ko) 2015-08-13

Family

ID=54056750

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140012904A KR20150092478A (ko) 2014-02-05 2014-02-05 발광 소자

Country Status (1)

Country Link
KR (1) KR20150092478A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424388B2 (en) 2018-09-07 2022-08-23 Samsung Electronics Co., Ltd. Light-emitting device and display device including the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11424388B2 (en) 2018-09-07 2022-08-23 Samsung Electronics Co., Ltd. Light-emitting device and display device including the same

Similar Documents

Publication Publication Date Title
KR101953716B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
KR102080778B1 (ko) 발광 소자 패키지
JP2014096591A (ja) 発光素子
KR20150142327A (ko) 발광 소자 및 발광 소자 패키지
KR20160046198A (ko) 발광 소자 패키지
KR20140062945A (ko) 발광소자
KR102302856B1 (ko) 발광 소자
KR101956048B1 (ko) 발광소자
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20130140281A (ko) 발광소자
KR102220501B1 (ko) 발광 소자 패키지
KR20150040630A (ko) 발광 소자
KR101926536B1 (ko) 발광소자
KR20150092478A (ko) 발광 소자
KR20160047766A (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20150008592A (ko) 발광 소자
KR102194804B1 (ko) 발광 소자
KR102099442B1 (ko) 발광 소자 및 발광 소자 패키지
KR102107524B1 (ko) 발광 소자 패키지
KR101961303B1 (ko) 발광소자 패키지 및 조명시스템
KR101926541B1 (ko) 발광소자
KR101997255B1 (ko) 발광소자
KR20170082872A (ko) 발광소자
KR102087937B1 (ko) 발광 소자
KR102107523B1 (ko) 발광 소자 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application