KR20200029348A - Chip breaking unit, method for comparing strength of chip - Google Patents
Chip breaking unit, method for comparing strength of chip Download PDFInfo
- Publication number
- KR20200029348A KR20200029348A KR1020190102436A KR20190102436A KR20200029348A KR 20200029348 A KR20200029348 A KR 20200029348A KR 1020190102436 A KR1020190102436 A KR 1020190102436A KR 20190102436 A KR20190102436 A KR 20190102436A KR 20200029348 A KR20200029348 A KR 20200029348A
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- unit
- strength
- chip support
- support
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 38
- 238000001514 detection method Methods 0.000 claims abstract description 30
- 230000006378 damage Effects 0.000 claims description 16
- 230000015556 catabolic process Effects 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 51
- 238000012545 processing Methods 0.000 description 26
- 238000005452 bending Methods 0.000 description 22
- 239000000463 material Substances 0.000 description 6
- 238000013001 point bending Methods 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N3/02—Details
- G01N3/04—Chucks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N3/20—Investigating strength properties of solid materials by application of mechanical stress by applying steady bending forces
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
- H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/02—Details not specific for a particular testing method
- G01N2203/06—Indicating or recording means; Sensing means
- G01N2203/0641—Indicating or recording means; Sensing means using optical, X-ray, ultraviolet, infrared or similar detectors
- G01N2203/0647—Image analysis
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2203/00—Investigating strength properties of solid materials by application of mechanical stress
- G01N2203/02—Details not specific for a particular testing method
- G01N2203/06—Indicating or recording means; Sensing means
- G01N2203/067—Parameter measured for estimating the property
- G01N2203/0676—Force, weight, load, energy, speed or acceleration
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Health & Medical Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Dicing (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Pressure Sensors (AREA)
Abstract
Description
본 발명은 칩의 강도를 평가할 때에 칩을 파괴하는 칩 파괴 유닛 및 칩의 강도의 비교 방법에 관한 것이다.The present invention relates to a chip breaking unit that breaks a chip when evaluating the strength of the chip, and a method for comparing the strength of the chip.
디바이스가 탑재된 칩은, 반도체 재료 등으로 형성된 웨이퍼를 분할하여 형성된다. 먼저, 웨이퍼의 표면에 서로 교차하는 복수의 분할 예정 라인을 설정하고, 상기 분할 예정 라인에 의해 구획되는 영역의 각각에 IC(Integrated Circuit)나 LSI(Large-Scale Integrated circuit) 등의 디바이스를 형성한다. 그리고, 상기 분할 예정 라인을 따라 상기 웨이퍼를 분할하면, 디바이스를 갖는 개개의 칩이 형성된다.The chip on which the device is mounted is formed by dividing a wafer formed of a semiconductor material or the like. First, a plurality of division scheduled lines intersecting each other are set on the surface of the wafer, and devices such as an integrated circuit (IC) or a large-scale integrated circuit (LSI) are formed in each of the regions divided by the division scheduled lines. . Then, by dividing the wafer along the line to be divided, individual chips having devices are formed.
최근, 형성된 칩이 탑재되는 전자 기기 등의 소형화의 경향이 현저하여, 칩 자체에 대해서도 소형화나 박형화의 필요성이 높아지고 있다. 그래서, 박형의 칩을 형성하기 위해, 웨이퍼를 분할하기 전에 웨이퍼의 이면측을 연삭하여 웨이퍼를 박화하는 경우가 있다.In recent years, the tendency of downsizing of electronic devices and the like on which the formed chip is mounted is remarkable, and the need for downsizing and thinning of the chip itself is also increasing. Therefore, in order to form a thin chip, the wafer may be thinned by grinding the back side of the wafer before dividing the wafer.
그런데, 형성된 칩에 큰 충격이 가해지면, 상기 칩에 크랙이나 균열 등의 손상이 생겨 디바이스의 기능을 잃게 되는 경우가 있다. 예컨대, 형성된 칩의 항절 강도가 작은 경우, 상기 칩에 손상이 생기기 쉬운 경향이 있다.However, when a large impact is applied to the formed chip, damage to the chip, such as cracks or cracks, may occur, resulting in loss of device function. For example, when the fracture strength of the formed chip is small, the chip tends to be easily damaged.
칩의 항절 강도는, 예컨대, 웨이퍼를 박화할 때에 실시된 연삭에 의해 이면측에 형성된 요철 등의 형상이나, 박화된 웨이퍼의 두께, 웨이퍼를 분할하였을 때에 칩의 외주 가장자리에 생기는 깨짐이나 크랙의 형성 상태 등에 따라 변화한다. 또한, 칩의 항절 강도는, 디바이스의 패턴의 형상이나, 디바이스를 구성하는 부재의 재질 등에 따라 변화한다.The chip bending strength is, for example, a shape such as irregularities formed on the back surface by grinding performed when the wafer is thinned, the thickness of the thinned wafer, or the formation of cracks or cracks at the outer peripheral edge of the chip when the wafer is divided. It changes depending on the state, etc. Further, the chip bending strength varies depending on the shape of the device pattern, the material of the members constituting the device, and the like.
그래서, 항절 강도가 높은 칩을 제조하기 위해, 웨이퍼를 여러 가지 가공 조건에 따라 가공하여 칩을 시험 제작하고, 시험 제작한 여러 가지 칩의 항절 강도를 평가한다. 그리고, 평가의 결과에 기초하여, 보다 바람직한 웨이퍼의 가공 조건을 선정한다. 칩의 항절 강도를 평가하는 방법에는, 예컨대, SEMI(Semiconductor Equipment and Materials International) 규격 G86-0303으로 규정되는 3점 굽힘(3-Point Bending)법이 있다.Thus, in order to manufacture a chip with high bending strength, a wafer is processed according to various processing conditions to test-produce a chip, and the breaking strength of various test-produced chips is evaluated. Then, based on the evaluation results, more preferable wafer processing conditions are selected. As a method for evaluating the breaking strength of a chip, there is, for example, a 3-point bending method defined by Semiconductor Equipment and Materials International (SEMI) standard G86-0303.
3점 굽힘법에서는, 판형의 측정 대상물의 항절 강도를 측정할 때에, 2개의 원기둥형의 지지체를 쓰러뜨려 서로 평행하게 배열하고, 상기 측정 대상물을 상기 지지체의 측면 상에 상기 지지체에 대하여 고정하지 않고 싣는다. 그리고, 원기둥형의 압자를 상기 2개의 지지체 사이의 상기 측정 대상물의 상방에, 상기 2개의 지지체에 평행하게 배치한다. 그 후, 상기 압자에 의해 상기 측정 대상물을 상방으로부터 압박하여 파괴하고, 그때에 상기 측정 대상물에 가해지고 있었던 하중을 상기 측정 대상물의 항절 강도로서 평가한다(특허문헌 1 참조).In the three-point bending method, when measuring the bending strength of a plate-shaped object to be measured, two cylindrical supports are knocked down and arranged parallel to each other, and the object to be measured is not fixed to the support on the side surface of the support. Load. Then, a cylindrical indenter is disposed parallel to the two supports above the measurement object between the two supports. Thereafter, the object to be measured is pressed and destroyed by the indenter from above, and the load applied to the object to be measured at that time is evaluated as the bending strength of the object to be measured (see Patent Document 1).
최근, 두께가 30 ㎛ 이하의 매우 얇은 칩이 제조되어 있다. 이 매우 얇은 칩의 항절 강도를 평가하기 위해 3점 굽힘법에 따른 측정을 실시하고자 하여, 측정 시에 압자로 칩을 압박하여도 칩이 휠 뿐이며 칩을 파괴할 수 없다. 그 때문에, 상기 칩의 항절 강도를 측정할 수 없다고 하는 문제가 생긴다.Recently, very thin chips having a thickness of 30 µm or less have been manufactured. In order to evaluate the bending strength of this very thin chip, a measurement according to the three-point bending method is attempted, and even when the chip is pressed with an indenter during the measurement, the chip is only bent and the chip cannot be destroyed. For this reason, there arises a problem that the chipping strength of the chip cannot be measured.
본 발명은 이러한 문제를 감안하여 이루어진 것이며, 그 목적으로 하는 바는, 박형의 칩의 항절 강도를 평가할 때에, 그 칩을 파괴할 수 있는 칩 파괴 유닛 및 칩의 강도의 비교 방법을 제공하는 것이다.The present invention has been made in view of such a problem, and its object is to provide a chip breaking unit capable of breaking a chip and a method of comparing the chip strength when evaluating the breaking strength of a thin chip.
본 발명의 일양태에 따르면, 제1 면을 갖는 제1 칩 지지부와, 상기 제1 면에 대면하는 제2 면을 갖는 제2 칩 지지부를 가지고, 상기 제1 칩 지지부의 상기 제1 면과, 상기 제2 칩 지지부의 상기 제2 면 사이에 U자형으로 만곡된 칩을 협지할 수 있는 칩 협지 유닛과, 상기 제1 칩 지지부와, 상기 제2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 유닛과, 상기 이동 유닛을 작동시켜 상기 제1 칩 지지부와, 상기 제2 칩 지지부를 근접하는 방향으로 상대 이동시킬 때에 생기는 칩의 파괴를 검출하는 검출 유닛을 구비하는 것을 특징으로 하는 칩 파괴 유닛이 제공된다.According to an aspect of the present invention, the first chip support having a first surface, and the second chip support having a second surface facing the first surface, the first surface of the first chip support, A chip gripping unit capable of gripping a U-shaped curved chip between the second surfaces of the second chip support, and the movement of moving the first chip support and the second chip support in relative directions to each other. A chip breaking unit, comprising: a unit and a detection unit detecting a chip breakage occurring when the first chip support is moved relative to the second chip support by operating the mobile unit; Is provided.
바람직하게는, 상기 이동 유닛은, 모터를 가지고, 상기 검출 유닛은, 상기 모터의 토크의 변화에 기초하여 칩의 파괴를 검출한다.Preferably, the mobile unit has a motor, and the detection unit detects chip breakage based on a change in torque of the motor.
본 발명의 다른 일양태에 따르면, 제1 면을 가지며 칩의 일단측을 지지하는 제1 칩 지지부와, 상기 제1 면에 대면하는 제2 면을 가지며 상기 칩의 타단측을 지지하는 제2 칩 지지부를 갖는 칩 협지 유닛과, 상기 칩의 파괴를 검출하는 검출 유닛을 구비하는 칩 파괴 유닛을 이용하여 얻어진 칩의 강도를 복수의 칩 사이에서 비교하는 칩 강도의 비교 방법으로서, 칩의 일단측과, 상기 일단측과는 반대측의 타단측이 서로 대면하도록 상기 칩을 U자형으로 만곡시켜, 상기 제1 칩 지지부의 상기 제1 면과, 상기 제2 칩 지지부의 상기 제2 면 사이에 만곡한 상기 칩을 협지하는 칩 협지 단계와, 상기 칩 협지 단계를 실시한 후, 상기 제1 칩 지지부와, 상기 제2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 단계와, 상기 이동 단계의 실시 중에 상기 검출 유닛에 의해 상기 칩의 파괴를 검출하는 칩 파괴 검출 단계와, 상기 이동 단계를 개시하고 나서 상기 칩의 파괴를 검출할 때까지 요한 시간, 또는 상기 칩의 파괴를 검출하였을 때의 상기 제1 칩 지지부와, 상기 제2 칩 지지부의 각각의 위치에 기초하여 상기 칩의 강도를 얻는 강도 취득 단계를 포함하고, 복수의 칩에 대하여 상기 칩 협지 단계와, 상기 이동 단계와, 상기 칩 파괴 검출 단계와, 상기 강도 취득 단계를 실시하고, 얻어진 각 칩의 강도를 비교하는 강도 비교 단계를 더욱 포함하는 것을 특징으로 하는 칩 강도의 비교 방법이 제공된다.According to another aspect of the present invention, a first chip support having a first surface and supporting one end of the chip, and a second chip having a second surface facing the first surface and supporting the other end of the chip A chip strength comparison method for comparing the strength of a chip obtained by using a chip-breaking unit having a support portion and a chip-breaking unit having a detection unit for detecting chip breakage between a plurality of chips, and , Wherein the chip is curved in a U-shape so that the other end of the side opposite to the one end faces each other, and curved between the first surface of the first chip support and the second surface of the second chip support. A chip clamping step of clamping a chip, a movement step of moving the first chip support portion and the second chip support portion relative to each other in a direction close to each other after the chip clamping step is performed, and the detection during the movement stepA chip breakage detection step of detecting breakdown of the chip by a unit, a time required for detecting the breakage of the chip after starting the movement step, or the first chip support when the breakage of the chip is detected And a strength obtaining step of obtaining the strength of the chip based on the respective positions of the second chip support, the chip pinching step, the moving step, and the chip breaking detection step for a plurality of chips, A method for comparing chip strength is provided, further comprising an intensity comparison step of performing the above-described intensity acquisition step and comparing the intensity of each obtained chip.
본 발명의 일양태에 따른 칩 파괴 유닛은, U자형으로 만곡된 칩을 협지할 수 있는 칩 협지 유닛을 갖는다. 상기 칩 파괴 유닛에 의해 칩을 파괴할 때에는, 먼저, 칩 협지 유닛의 제1 면을 갖는 제1 칩 지지부와, 제2 면을 갖는 제2 칩 지지부 사이에 칩을 끼운다. 이때, 칩을 U자형으로 만곡시켜 둔다. 그리고, 이동 유닛을 작동시켜, 상기 제1 칩 지지부와, 상기 제2 칩 지지부를 서로 근접하는 방향으로 상대 이동시킨다.The chip breaking unit according to one aspect of the present invention has a chip gripping unit capable of gripping a U-shaped curved chip. When breaking a chip by the chip breaking unit, first, a chip is sandwiched between a first chip support having a first surface of the chip clamping unit and a second chip support having a second surface. At this time, the chip is curved in a U shape. Then, the moving unit is operated to move the first chip support portion and the second chip support portion relative to each other.
상기 제1 칩 지지부와, 상기 제2 칩 지지부가 서로 근접하면, 칩 협지 유닛에 협지된 칩이 보다 강하게 만곡된다. 상기 칩이 박형의 칩인 경우에 있어서도, 상기 제1 칩 지지부와, 상기 제2 칩 지지부의 거리가 제로가 될 때까지의 동안에 상기 칩이 한계에 달하여, 상기 칩이 파괴된다. 즉, 본 발명의 일양태에 따른 칩 파괴 유닛은, 박형의 칩을 파괴할 수 있다.When the first chip support portion and the second chip support portion are close to each other, the chip sandwiched by the chip gripping unit is curved more strongly. Even when the chip is a thin chip, the chip reaches the limit while the distance between the first chip support portion and the second chip support portion becomes zero, and the chip is destroyed. That is, the chip breaking unit according to one aspect of the present invention can break a thin chip.
또한, 상기 칩 파괴 유닛은 칩의 파괴를 검출하는 검출 유닛을 구비하여, 상기 검출 유닛에 의해 칩에 파괴가 생긴 것을 검출할 수 있다. 그리고, 예컨대, 상기 칩의 파괴를 검출할 때까지 요한 시간, 또는 상기 칩의 파괴를 검출하였을 때의 제1 칩 지지부와, 제2 칩 지지부의 각각의 위치에 기초하여 상기 칩의 강도를 평가할 수 있다. 복수의 칩을 차례차례로 상기 칩 파괴 유닛에 의해 파괴하여, 각각의 강도를 평가함으로써, 상기 복수의 칩의 항절 강도를 비교할 수 있다.In addition, the chip breaking unit is provided with a detecting unit that detects chip breaking, and the chip can be detected by the detecting unit. And, for example, the strength of the chip can be evaluated based on the time required to detect the chip breakage, or the respective positions of the first chip support part and the second chip support part when the chip breakage is detected. have. By breaking the plurality of chips in sequence by the chip breaking unit and evaluating their respective strengths, the breaking strength of the plurality of chips can be compared.
따라서, 본 발명의 일양태에 따르면, 박형의 칩의 항절 강도를 평가할 때에, 상기 칩을 파괴할 수 있는 칩 파괴 유닛 및 칩의 강도의 비교 방법이 제공된다.Accordingly, according to one aspect of the present invention, when evaluating the breaking strength of a thin chip, a chip breaking unit capable of breaking the chip and a method of comparing the chip strength are provided.
도 1의 (A)는 칩을 모식적으로 나타내는 사시도이고, 도 1의 (B)는 U자형으로 만곡된 칩을 모식적으로 나타내는 사시도이다.
도 2는 칩 파괴 유닛을 모식적으로 나타내는 측면도이다.
도 3의 (A)는 칩 협지 단계를 모식적으로 나타내는 측면도이고, 도 3의 (B)는 이동 단계를 모식적으로 나타내는 측면도이다.
도 4의 (A)는 칩 파괴 단계를 모식적으로 나타내는 측면도이고, 도 4의 (B)는 모터가 출력하는 토크의 시간 변화의 일례를 나타내는 그래프이다.
도 5는 칩 강도의 비교 방법의 각 단계의 흐름을 나타내는 흐름도이다.FIG. 1A is a perspective view schematically showing a chip, and FIG. 1B is a perspective view schematically showing a U-shaped curved chip.
2 is a side view schematically showing a chip breaking unit.
Fig. 3 (A) is a side view schematically showing the chip clamping step, and Fig. 3 (B) is a side view schematically showing the moving step.
4A is a side view schematically showing the chip breaking step, and FIG. 4B is a graph showing an example of a time change of torque output by the motor.
5 is a flow chart showing the flow of each step of the method for comparing chip strength.
본 실시형태에 따른 칩 파괴 유닛 및 칩의 강도의 비교 방법에 대해서, 도면을 참조하여 설명한다. 먼저, 본 실시형태에 따른 칩 파괴 유닛 및 칩의 강도의 비교 방법에 따라 파괴되는 칩에 대해서 설명한다. 도 1의 (A)는 칩(1)을 모식적으로 나타내는 사시도이다. 칩(1)은, 예컨대, IC나 LSI 등의 디바이스가 탑재된 칩을 반도체 웨이퍼로 제조하는 웨이퍼의 가공 방법의 개발에 있어서 시험 제작되는 칩이다.The method of comparing the chip breaking unit and the chip strength according to the present embodiment will be described with reference to the drawings. First, the chip to be broken according to the chip breaking unit and the method of comparing the strength of the chip according to the present embodiment will be described. 1A is a perspective view schematically showing the
웨이퍼의 표면에 서로 교차하는 복수의 분할 예정 라인을 설정하고, 상기 분할 예정 라인에 의해 구획된 각 영역에 디바이스를 형성하고, 상기 웨이퍼를 상기 분할 예정 라인을 따라 분할하면, 디바이스가 탑재된 칩을 제작할 수 있다. 상기 웨이퍼의 분할은, 예컨대, 원환형의 절삭 블레이드를 구비한 절삭 장치, 또는, 웨이퍼를 레이저 가공하는 레이저 가공 장치에 있어서 실시된다.When a plurality of division scheduled lines intersecting each other are set on the surface of the wafer, a device is formed in each region divided by the division scheduled line, and the wafer is divided along the division scheduled line. Can be produced. The wafer is divided into, for example, a cutting device equipped with an annular cutting blade, or a laser processing device for laser processing the wafer.
상기 레이저 가공 장치는, 예컨대, 웨이퍼에 대하여 흡수성을 갖는 파장의 레이저 빔을 상기 분할 예정 라인을 따라 조사하여, 웨이퍼의 표면부터 이면에 이르는 분할홈을 어블레이션 가공에 의해 형성한다. 또는, 상기 레이저 가공 장치는, 예컨대, 웨이퍼에 대하여 투과성을 갖는 파장의 레이저 빔을 상기 분할 예정 라인을 따라 상기 웨이퍼의 정해진 높이 위치에 집광하고, 다광자 흡수 과정에 의해 개질층을 형성한다. 상기 개질층으로부터 웨이퍼의 표면 및 이면에 이르는 크랙이 형성되면, 웨이퍼가 상기 분할 예정 라인을 따라 분할된다.The laser processing apparatus, for example, irradiates a laser beam having an absorbency with respect to the wafer along the line to be divided, and forms a dividing groove from the front surface to the back surface of the wafer by ablation processing. Alternatively, the laser processing apparatus condenses, for example, a laser beam having a transmittance with respect to the wafer at a predetermined height position of the wafer along the line to be divided, and forms a modified layer by a multiphoton absorption process. When a crack is formed from the modified layer to the front and back surfaces of the wafer, the wafer is divided along the line to be divided.
상기 웨이퍼는, 예컨대, Si나 SiC 등의 반도체 재료에 의해 형성된다. 박형의 칩을 형성하기 위해, 상기 웨이퍼를 분할하기 전에, 웨이퍼의 이면측이 연삭되어 웨이퍼가 정해진 두께로 박화된다. 웨이퍼의 연삭은, 예컨대, 웨이퍼를 이면측으로부터 빠른 속도로 연삭하는 조연삭과, 웨이퍼의 이면을 평탄하게 마무리하는 마무리 연삭의 2개의 단계에 나누어 실시되어도 좋다. 웨이퍼는, 예컨대, 연삭 가공에 의해 30 ㎛ 이하의 두께로 박화된다.The wafer is formed of, for example, a semiconductor material such as Si or SiC. To form a thin chip, before dividing the wafer, the back side of the wafer is ground to thin the wafer to a predetermined thickness. The grinding of the wafer may be carried out in two stages, for example, rough grinding in which the wafer is rapidly polished from the back side, and finishing grinding in which the back side of the wafer is smoothly finished. The wafer is thinned to a thickness of 30 µm or less, for example, by grinding.
또한, 상기 웨이퍼는, 연삭 후에 이면측이 연마되어, 보다 평탄하게 마무리되어도 좋다. 또한, 웨이퍼는, 상기 절삭 장치 또는 레이저 가공 장치에 의해, 분할 예정 라인을 따라 이면에 이르지 않는 깊이의 가공홈이 표면에 형성되고, 그 후, 연삭 장치에 의해 이면측이 연삭되어 상기 가공홈의 바닥부가 제거됨으로써 분할되어도 좋다.In addition, the back surface side of the wafer may be polished and finished more smoothly. In addition, in the wafer, by the cutting device or the laser processing device, a processing groove having a depth not reaching the rear surface along the line to be divided is formed on the surface, and thereafter, the back surface side is ground by the grinding device to grind the processing groove. It may be divided by removing the bottom portion.
칩의 항절 강도는, 예컨대, 웨이퍼를 박화할 때에 실시된 연삭 및 연마에 의해 이면측에 형성된 요철 형상이나, 박화된 웨이퍼의 두께 등에 따라 변화한다. 즉, 웨이퍼의 이면측의 가공 상태에 따라 칩의 항절 강도가 변화한다.The chip bending strength varies depending on, for example, the uneven shape formed on the back surface by grinding and polishing performed when the wafer is thinned, or the thickness of the thinned wafer. That is, the chip bending strength changes according to the processing state on the back side of the wafer.
본 실시형태에 따른 칩 파괴 유닛 및 칩의 강도의 비교 방법에 따라 파괴되는 칩(1)은, 예컨대, 웨이퍼의 이면을 가공하는 적합한 가공 조건을 도출하기 위해 시험 제작되는 칩이다. 그리고, 칩(1)은, 가공 조건에 따른 칩의 항절 강도의 차를 평가하는 데 알맞은 양태로 시험 제작된다.The
예컨대, 칩(1)은, 표면에 디바이스가 형성되지 않은 웨이퍼를 이용하여 시험 제작된다. 웨이퍼의 이면측의 가공 조건의 차에 기인하는 칩의 강도의 차를 평가하는 경우 등에 있어서는, 디바이스가 형성되지 않은 칩을 시험 제작하여 강도를 평가하면 충분하다. 디바이스가 형성되지 않은 칩을 시험 제작하여 평가하는 쪽이 비용이 낮아, 효율적이다.For example, the
예컨대, 디바이스가 형성되지 않은 복수의 웨이퍼를 준비하고, 각각 상이한 가공 조건으로 이면측을 연삭 및 연마하여, 각각의 웨이퍼를 동일한 정해진 두께까지 박화하여, 동일한 정해진 방법으로 동일한 형상으로 분할한다. 다음에, 각 웨이퍼에 있어서의 서로 대응하는 위치로부터 칩(1)을 취득하여, 각각의 칩(1)의 강도를 비교한다. 이와 같이, 비교하고자 하는 가공 조건 이외의 조건을 동일하게 하여 복수의 칩(1)을 시험 제작하고, 각 칩(1)을 파괴하여 강도를 비교함으로써, 칩의 항절 강도가 더욱 높아지는 웨이퍼의 가공 조건을 도출할 수 있다.For example, a plurality of wafers on which a device is not formed is prepared, and the back side is ground and polished under different processing conditions, so that each wafer is thinned to the same predetermined thickness and divided into the same shape by the same predetermined method. Next,
또한, 칩의 항절 강도는, 웨이퍼를 분할하였을 때에 그 칩의 외주 가장자리에 생기는 깨짐이나 크랙의 형성 상태에 따라 변화한다. 그 때문에, 웨이퍼를 분할하는 조건만을 변화시켜 복수의 칩(1)을 시험 제작하여, 각 칩(1)의 강도를 비교함으로써, 칩의 항절 강도가 더욱 높아지는 웨이퍼의 가공 조건을 도출할 수 있다.In addition, the chip breaking strength varies depending on the state of cracks or cracks formed on the outer peripheral edge of the chip when the wafer is divided. For this reason, it is possible to derive the processing conditions of the wafer, in which the breaking strength of the chip is further increased by changing the conditions for dividing the wafer to test-produce a plurality of
또한, 칩의 항절 강도는, 형성된 디바이스의 패턴의 형상이나, 디바이스를 구성하는 부재의 재질 등에 따라 변화한다. 디바이스의 형성 조건의 차에 따른 상기 칩의 강도의 차를 평가하는 경우, 시험 제작되어 파괴되는 칩(1)은, 각각 상이한 가공 조건에 따라 형성된 디바이스를 탑재하는 칩으로 한다.In addition, the chip bending strength varies depending on the shape of the pattern of the formed device, the material of the member constituting the device, and the like. When evaluating the difference in the strength of the chip according to the difference in the device formation conditions, the
본 실시형태에 따른 칩 파괴 유닛 및 칩의 강도의 비교 방법에서는, 칩(1)의 강도를 평가하기 위해 그 칩(1)이 파괴된다. 칩(1)은, 예컨대, 도 1의 (A)에 나타내는 바와 같이, 직사각형의 판형으로 형성된다. 칩(1)은, 여러 가지 가공 조건으로 시험 제작되어 강도가 측정된다. 그리고, 제조된 칩(1)의 항절 강도가 높아지는 가공 조건이 선정된다. 시험 제작되는 복수의 칩(1)의 강도를 적절하게 비교할 수 있도록, 시험 제작되는 칩(1)은, 예컨대, 가로 8 ㎝, 세로 1 ㎝, 두께 30 ㎛로 형성된다.In the chip breaking unit and the method of comparing the strength of the chip according to the present embodiment, the
단, 칩(1)은 이에 한정되지 않는다. 상기 칩(1)의 형상은, 직사각형의 판형이 아니어도 좋다. 또한, 웨이퍼에 디바이스를 형성하는 가공 조건의 차에 기인하는 칩의 강도의 차를 평가하는 경우 이외에 있어서도, 복수의 디바이스가 형성된 웨이퍼를 디바이스마다 분할하여 디바이스를 탑재하는 복수의 칩(1)을 시험 제작하여, 강도를 비교하여도 좋다.However, the
또한, 칩(1)은, 반도체 재료로 형성된 웨이퍼로 형성되지 않아도 좋다. 칩(1)은, 예컨대, 붕규산 유리나 소다 유리 등의 유리 기판으로 형성되어도 좋다. 본 실시형태에 따른 칩 파괴 유닛 및 칩의 강도의 비교 방법에 따르면, 예컨대, 3점 굽힘법에 있어서 파괴되지 않아, 항절 강도를 평가하기 어려운 여러 가지 칩(1)을 파괴할 수 있다.Further, the
다음에, 본 실시형태에 따른 칩 파괴 유닛에 대해서 설명한다. 도 2는 칩 파괴 유닛(2)을 모식적으로 나타내는 측면도이다. 칩 파괴 유닛(2)은, 칩(1)을 협지 할 수 있는 칩 협지 유닛(4)을 구비한다.Next, the chip breaking unit according to the present embodiment will be described. 2 is a side view schematically showing the
상기 칩 협지 유닛(4)은, 제1 면(6a)을 갖는 제1 칩 지지부(4a)와, 제2 면(6b)을 갖는 제2 칩 지지부(4b)를 갖는다. 제1 칩 지지부(4a)의 제1 면(6a)과, 제2 칩 지지부(4b)의 제2 면(6b)은 서로 마주보는 평행한 면이다. 제1 칩 지지부(4a)는, 칩(1)의 일단(3a)측을 지지할 수 있고, 제2 칩 지지부(4b)는, 칩(1)의 타단(3b)측을 지지할 수 있다.The
또한, 칩 파괴 유닛(2)은, 이동 유닛(8)을 갖는다. 이동 유닛(8)은, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)의 각각의 기단측을 지지한다. 상기 이동 유닛(8)은, 예컨대, 모터(10) 등의 동력을 구비하며, 칩 협지 유닛(4)의 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)를 서로 근접하는 방향으로 상대 이동시킬 수 있다.Further, the
예컨대, 이동 유닛(8) 및 칩 협지 유닛(4)은, 산업용 로보트 아암에 의해 구성된다. 이 경우, 이동 유닛(8)의 내부에는, 예컨대, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)가 상대 이동하는 방향을 따른 가이드 레일(도시하지 않음)이 마련된다. 그리고, 상기 가이드 레일에는, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)의 각각의 기단측이 상기 가이드 레일을 따라 이동 가능하게 장착된다.For example, the
또한, 이동 유닛(8)은, 상기 가이드 레일에 대하여 수직인 방향을 따른 회전축부(도시하지 않음)를 구비하는 모터(10)의 상기 회전축부에 끼워넣은 기어(도시하지 않음)를 구비한다. 또한, 제1 칩 지지부(4a)의 기단측 및 제2 칩 지지부(4b)의 기단측에, 각각, 평판형의 봉형 부재의 일면에 복수의 이가 형성된 형상의 부재인 랙(도시하지 않음)이 상기 가이드 레일을 따라 마련된다. 그리고, 각각의 랙의 상기 복수의 이가 상기 기어에 맞물리는 양태로, 2개의 상기 랙에 의해 상기 기어가 끼워진다.In addition, the
모터(10)를 작동시켜 상기 기어를 회전시키면, 각각의 랙이 상기 가이드 레일을 따라 서로 반대 방향으로 이동하여, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)가 서로 근접한다. 단, 이동 유닛(8)의 구성은 이에 한정되지 않는다. 예컨대, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)의 한쪽에만 상기 랙이 마련되어도 좋고, 이 경우, 모터(10)는, 랙이 마련된 칩 지지부만을 이동시킬 수 있다.When the gear is rotated by operating the
또는, 예컨대, 이동 유닛(8)의 내부에는, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)가 서로 근접하는 방향을 따른 볼나사(도시하지 않음)가 배치된다. 상기 볼나사에는, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)의 한쪽의 기단측에 마련된 너트부(도시하지 않음)가 나사 결합된다. 그리고, 모터 등에 의해 상기 볼나사를 회전시키면, 상기 너트부가 이동하여, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)가 서로 근접하는 방향으로 상대 이동한다.Alternatively, for example, inside the
칩 파괴 유닛(2)은, 예컨대, 이동 유닛(8)의 케이스 측면에, 제1 칩 지지부(4a)의 제1 면(6a)과, 제2 칩 지지부(4b)의 제2 면(6b)의 거리를 나타내는 스케일(12)을 갖는다. 단, 칩 파괴 유닛(2)은, 상기 케이스 측면 이외의 장소에 스케일(12)을 가져도 좋다. 모터(10) 등으로 구성된 동력은, 예컨대, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b) 사이의 거리가 정해진 거리가 되도록, 스케일(12)을 참조하여 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)를 상대 이동시킨다.The
칩 협지 유닛(4)에 칩(1)을 협지시키기 전에, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)의 거리가 정해진 거리가 되도록, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)를 초기 위치로 이동시킨다. 그리고, 도 1의 (B)에 나타내는 바와 같이 칩(1)을 U자로 만곡시킨 상태로, 칩 협지 유닛(4)의 제1 칩 지지부(4a) 및 제2 칩 지지부(4b) 사이에 상기 칩(1)을 삽입한다. 도 3의 (A)에, 칩 협지 유닛(4)에 협지 된 칩(1)을 모식적으로 나타낸다.Before the
또한, 도 3의 (A)에서는, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b) 사이의 영역에 칩(1)의 전부가 들어가지 않는 경우에 대해서 나타내고 있지만, 이에 한정되지 않는다. 삽입된 칩(1)의 전부가 상기 영역에 들어가도록, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)의 크기가 설정되어도 좋고, 또는, 칩(1)의 형상 및 크기가 결정되어도 좋다.In addition, although FIG. 3 (A) shows a case where the entirety of the
그 후, 이동 유닛(8)의 모터(10)등의 동력을 작동시켜 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)를 서로 근접하는 방향으로 상대 이동시키면, 칩(1)이 더욱 강하게 만곡되고, 이윽고 칩(1)이 만곡에 견디지 못하고 파괴된다. 칩 파괴 유닛(2)은, 칩(1)의 파괴를 검출하는 검출 유닛을 구비한다.Then, when the power of the
예컨대, 모터(10)를 작동시켜 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)를 서로 근접시킬 때에, 모터(10)로부터 출력되는 토크가 감시된다. 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)를 상대 이동시키면, 칩(1)의 만곡이 강해진다. 칩(1)이 강하게 만곡될수록, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)가 받는 칩(1)의 반발력이 강해진다. 그 때문에, 칩(1)의 반발력을 억제하여 더욱 칩(1)을 만곡시키기 위해, 모터(10)가 출력하는 토크는 증대해 간다.For example, when the
그리고, 칩(1)이 만곡에 견디지 못하고 칩(1)에 손상이 생기면, 칩(1)이 발생시키는 상기 반발력이 급속하게 작아져, 모터(10)가 출력하는 토크가 급격하게 저하한다. 그 때문에, 모터(10)가 출력하는 토크의 변화를 감시함으로써, 칩(1)에 생긴 파괴를 검출할 수 있다. 즉, 칩(1)의 파괴를 검출하는 검출 유닛은, 예컨대, 모터(10)의 토크를 측정한다.Then, when the
단, 칩 파괴 유닛(2)이 구비하는 검출 유닛은, 이에 한정되지 않고, 다른 방법에 따라 칩(1)의 파괴를 검출하여도 좋다. 예컨대, 칩 파괴 유닛(2)은, 상기 검출 유닛으로서 진동 센서를 구비하여도 좋다. 이 경우, 칩(1)의 파괴에 따라 칩(1)으로부터 칩 파괴 유닛(2)에 전해지는 진동을 상기 진동 센서에 의해 관측함으로써 상기 검출 유닛은 칩(1)의 파괴를 검출할 수 있다.However, the detection unit provided in the
또한, 상기 검출 유닛은, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b) 사이에 배치되는 카메라 유닛이어도 좋다. 이 경우, 상기 카메라 유닛에 의해 칩(1)의 만곡부를 촬영하고, 상기 카메라 유닛에 의해 촬영된 영상에 의해 칩(1)의 파괴를 검출하여도 좋다.Further, the detection unit may be a camera unit disposed between the
또한, 검출 유닛은, 관측된 모터(10)의 토크, 또는, 상기 진동 센서로 관측된 진동 데이터 등의 정보를 칩 파괴 유닛(2)의 사용자에게 제시하고, 이후에 상기 사용자가 상기 정보를 참조하여 칩(1)에 파괴가 생긴 타이밍을 판정하여 입력할 수 있는 정보 단말이어도 좋다. 또는, 칩 파괴 유닛(2)의 사용자가 눈으로 보아 칩(1)의 파괴를 검출하여도 좋고, 칩 파괴 유닛(2)이 구비하는 검출 유닛은, 칩(1)의 파괴를 검출하였을 때에 상기 사용자가 누르는 버튼, 또는, 상기 사용자가 조작하는 정보 단말 등이어도 좋다.In addition, the detection unit presents information, such as the observed torque of the
다음에, 본 실시형태에 따른 칩(1)의 강도의 비교 방법에 대해서 설명한다. 상기 칩(1)의 강도의 비교 방법에서는, 예컨대, 전술한 칩 파괴 유닛(2)이 사용되고, 복수의 칩(1)의 항절 강도가 비교된다. 도 5는 상기 칩(1)의 강도의 비교 방법의 각 단계의 흐름을 나타내는 흐름도이다.Next, a method for comparing the strength of the
상기 칩(1)의 강도의 비교 방법으로서는, 먼저, 칩 협지 단계(S1)를 실시한다. 칩 협지 단계(S1)에서는, 먼저, 강도의 측정 대상이 되는 최초의 칩(1)을 준비한다. 그리고 상기 칩(1)의 일단(3a)측과, 상기 일단(3a)측과는 반대측의 타단(3b)측이 서로 대면하도록 상기 칩(1)을 U자형으로 만곡시킨다. 도 1의 (B)에, U자형으로 만곡시킨 칩(1)을 모식적으로 나타낸다.As a method for comparing the strength of the
칩 협지 단계(S1)에서는, 다음에, 칩(1)의 만곡 부분이 칩 파괴 유닛(2)의 제1 칩 지지부(4a) 및 제2 칩 지지부(4b) 사이에 들어가도록, 제1 칩 지지부(4a)의 제1 면(6a)과, 상기 제2 칩 지지부(4b)의 제2 면(6b) 사이에 만곡한 상기 칩(1)을 협지한다. 도 3의 (A)는 칩 협지 단계(S1)를 모식적으로 나타내는 측면도이다.In the chip clamping step (S1), first, the first chip support portion is such that the curved portion of the
또한, 후술하는 바와 같이, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)를 근접시켜 칩(1)의 만곡의 정도를 크게 하면, 칩(1)이 변형하여, 제1 면(6a) 및 제2 면(6b)에 접촉하는 상기 칩(1)의 이면(1b)의 면적이 증대한다. 이에 따라, 칩(1)의 만곡 부분이 이동 유닛(8)의 케이스에 근접한다. 그래서, 칩 협지 단계(S1)에서는, 칩(1)의 만곡의 정도를 크게 할 때에 칩(1)이 이동 유닛(8)의 케이스에 접촉하지 않는 위치에 칩(1)을 위치시킨다.Further, as will be described later, when the first
또한, 도 3의 (A)에는, 칩(1)의 일단(3a) 및 타단(3b)보다 칩(1)의 만곡 부분이 이동 유닛(8)의 케이스에 근접되는 방향으로 칩(1)을 칩 협지 유닛(4)에 협지 시키는 경우를 나타내고 있지만, 본 실시형태에 따른 칩의 강도의 비교 방법은 이에 한정되지 않는다. 칩 협지 단계(S1)에서는, 칩(1)의 만곡 부분이 이동 유닛(8)의 케이스로부터 비교적 멀어지는 방향으로 칩(1)이 협지되어도 좋다.In addition, in FIG. 3A, the
이 경우, 칩(1)이 파괴될 때에, 칩(1)의 만곡 부분의 전부가 제1 칩 지지부(4a)와, 제2 칩 지지부(4b) 사이의 영역의 밖에 위치하고 있으면, 칩(1)이 정해진 형상으로 만곡되지 않아, 칩(1)의 강도를 정확하게 취득할 수 없다. 그 때문에, 칩(1)이 파괴될 때에, 칩(1)의 만곡 부분의 상기 일단(3a)에 가장 가까운 부분과, 상기 타단(3b)에 가장 가까운 부분 모두가 제1 칩 지지부(4a)와, 제2 칩 지지부(4b) 사이의 영역에 위치하도록, 칩(1)이 협지된다.In this case, when the
바람직하게는, 어느 방향으로 칩(1)이 협지되는 경우에 있어서도, 만약 칩(1)이 파괴되지 않고 양 칩 지지부(4a, 4b)가 끝없이 근접할 때에, 양 칩 지지부(4a, 4b) 사이의 상기 영역에 칩(1)의 만곡 부분이 들어가도록, 칩(1)이 협지된다.Preferably, even when the
상기 칩 협지 단계(S1)를 실시한 후, 본 실시형태에 따른 칩(1)의 강도의 비교 방법에서는, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)를 서로 근접하는 방향으로 상대 이동시키는 이동 단계(S2)(도 5 참조)를 실시한다. 도 3의 (B)는 이동 단계(S2)를 모식적으로 나타내는 측면도이다.After performing the chip clamping step (S1), in the method for comparing the strength of the
도 3의 (B)에는, 이동 단계(S2)의 일례로서, 칩 협지 유닛(4)의 제1 칩 지지부(4a)를 제2 칩 지지부(4b)에 근접시키도록 이동시키는 경우를 나타내고 있다. 이하, 제1 칩 지지부(4a)를 이동시키는 경우를 예로 설명한다. 도 3의 (B)에 나타내는 바와 같이, 이동 단계(S2)에서는, 제1 칩 지지부(4a)가 초기 위치(4c)로부터 이동하는 것에 따라, 칩(1)의 만곡의 정도가 강화되고 있다. 예컨대, 이동 단계(S2)에서는, 제1 칩 지지부(4a)를 일정한 속도로 이동시킨다.3B, as an example of the moving step S2, the case where the first
또한, 본 실시형태에 따른 칩(1)의 강도의 비교 방법에서는, 예컨대, 이동 단계(S2)를 실시하고 있는 동안에 모터(10)가 출력하는 토크가 감시된다. 도 4의 (B)는 모터(10)가 출력하는 토크의 시간 변화의 일례를 나타내는 그래프이다. 도 4의 (B)에 나타내는 그래프(14)에 있어서, 시간(t0)은, 이동 단계(S2)를 개시한 시간이다. 도 4의 (B)에 나타내는 바와 같이, 상기 토크는 시간이 경과함에 따라 증대한다. 이것은, 칩(1)의 만곡이 강해져, 칩(1)으로부터 생기는 반발력이 증대하기 때문이다.Further, in the method for comparing the strength of the
본 실시형태에 따른 칩(1)의 강도의 비교 방법에서는, 상기 이동 단계(S2)의 실시 중에 칩 파괴 유닛(2)의 검출 유닛에 의해 칩(1)의 파괴를 검출하는 칩 파괴 검출 단계(S3)가 실시된다. 도 4의 (A)는 칩 파괴 검출 단계(S3)를 모식적으로 나타내는 측면도이다.In the method for comparing the strength of the
이동 단계(S2)를 계속하여, 칩 협지 유닛(4)의 제1 칩 지지부(4a)를 더욱 제2 칩 지지부(4b)에 근접시키면, 칩(1)이 만곡에 견디지 못하고, 칩(1)의 일부가 파괴된다. 예컨대, 이면(1b)측에 균열이 생긴다. 이때, 칩(1)의 만곡에 대한 반발력이 급속하게 저하하기 때문에, 이동 유닛(8)의 모터(10)가 출력하는 토크도 또한 급속하게 저하한다.Continuing the moving step S2, if the
도 4의 (B)에 나타내는 그래프(14)에서는, 시간(t1)에 있어서 모터(10)가 출력하는 토크가 급속하게 저하하고 있다. 칩 파괴 유닛(2)의 검출 유닛은, 이 토크의 급속한 저하를 검출함으로써 칩(1)에 파괴가 생긴 것을 검출한다. 즉, 칩(1)에 파괴가 생긴 것이 시간(t1)에 있어서 검출된다. 이와 같이, 칩 파괴 검출 단계(S3)에서는, 칩(1)의 파괴를 검출한다. 또한, 칩 파괴 검출 단계(S3)에서는, 다른 방법에 따라 칩(1)의 파괴가 검출되어도 좋다.In the
본 실시형태에 따른 칩(1)의 강도의 비교 방법에서는, 다음에, 칩(1)의 강도를 얻는 강도 취득 단계(S4)를 실시한다. 또한, 강도 취득 단계(S4)에서는, 칩(1)의 항절 강도를 나타내는 절대적인 수치가 취득될 필요는 없다. 강도 취득 단계(S4)에서 취득되는 칩(1)의 강도란, 복수의 종류의 칩(1)의 항절 강도의 대소 관계를 상대적으로 평가할 수 있는 형식으로 나타낸 칩(1)의 강도에 관한 정보를 말한다.In the method for comparing the strength of the
강도 취득 단계(S4)에서는, 예컨대, 이동 단계(S2)를 개시하고 나서 칩 파괴 검출 단계(S3)에 있어서 칩(1)의 파괴가 검출될 때까지 요한 시간에 기초하여 칩(1)의 강도를 평가한다.In the intensity acquisition step S4, for example, the intensity of the
복수의 칩(1)을 동일하게 파괴할 때, 제1 칩 지지부(4a)의 초기 위치(4c)와, 제1 칩 지지부(4a)의 이동 속도를 일정하게 함으로써, 칩(1)의 파괴를 검출할 때까지 요한 시간에 기초하여 칩(1)의 강도를 평가할 수 있다. 예컨대, 파괴가 검출될 때까지 요하는 시간이 비교적 긴 칩(1)은, 파괴가 검출될 때까지 요하는 시간이 비교적 짧은 칩(1)보다 항절 강도가 높다고 할 수 있다.When the plurality of
또는, 강도 취득 단계(S4)에서는, 예컨대, 칩 파괴 검출 단계(S3)에 있어서 칩(1)의 파괴가 검출되었을 때의 칩 협지 유닛(4)의 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)의 각각의 위치에 기초하여 칩(1)의 강도를 평가한다. 칩(1)의 파괴가 검출되었을 때의 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)의 각각의 위치는, 스케일(12)을 이용하여 측정된다.Alternatively, in the strength acquisition step (S4), for example, in the chip breaking detection step (S3), the first chip support portion (4a) and the second of the chip holding unit (4) when the chip (1) breaking is detected. The strength of the
항절 강도가 높은 칩(1)은, 항절 강도가 낮은 칩(1)과 비교하여, 파괴가 생길 때의 만곡의 정도는 커진다. 그리고, 칩(1)의 만곡의 정도는, 제1 칩 지지부(4a)와, 제2 칩 지지부(4b) 사이의 거리에 의해 결정된다. 상기 거리는, 제1 칩 지지부(4a) 및 제2 칩 지지부(4b)의 위치에 기초하여 산출된다. 예컨대, 파괴가 생길 때의 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)의 거리가 작은 칩(1)은, 상기 거리가 큰 칩(1)보다 항절 강도가 높다고 할 수 있다.The
또한, 강도 취득 단계(S4)는 이에 한정되지 않고, 다른 방법에 따라 칩(1)의 강도가 얻어져도 좋다.In addition, the strength acquisition step (S4) is not limited to this, and the strength of the
본 실시형태에 따른 칩(1)의 강도의 비교 방법에서는, 하나의 칩(1)에 대하여 칩 협지 단계(S1)와, 이동 단계(S2)와, 칩 파괴 검출 단계(S3)와, 강도 취득 단계(S4)를 실시한 후, 다른 칩(1)에 대하여 동일하게 이들 단계를 실시한다. 그리고, 항절 강도의 비교의 대상이 되는 모든 칩(1)에 대하여 이들 단계를 실시한 후, 강도 비교 단계(S5)를 실시한다.In the method for comparing the strength of the
강도 비교 단계(S5)에 있어서 각 칩(1)의 항절 강도를 고정밀도로 비교하기 위해, 칩 협지 단계(S1) 및 이동 단계(S2)는, 각 칩(1)에 대하여 동일한 조건으로 실시되는 것이 바람직하다. 예컨대, 각 칩 협지 단계(S1)에 있어서, 제1 칩 지지부(4a)의 제1 면(6a)에 접촉하는 칩(1)의 이면(1b)의 영역을 일치시키는 것이 바람직하다. 또한, 제2 칩 지지부(4b)의 제2 면(6b)에 접촉하는 칩(1)의 이면(1b)의 영역을 일치시키는 것이 바람직하다.In order to compare the bending strength of each
강도 비교 단계(S5)에서는, 강도 취득 단계(S4)에 있어서 취득된 각 칩(1)의 강도를 비교한다. 강도 취득 단계(S4)에 있어서, 각 칩(1)에 파괴가 생겼을 때의 제1 칩 지지부(4a)와, 제2 칩 지지부(4b)의 위치에 기초하여 산출되는 서로의 거리가 각 칩(1)의 강도로서 취득되는 경우를 예로 설명한다. 이 경우, 상기 거리가 가장 작은 칩(1)이 각 칩(1) 중에서 가장 항절 강도가 높다고 평가할 수 있다.In the intensity comparison step S5, the intensity of each
예컨대, 샘플 A, 샘플 B 및 샘플 C의 3개의 칩(1)의 항절 강도를 비교하는 경우, 강도 취득 단계(S4)에서 취득된 각 칩(1)의 파괴 시에 있어서의 상기 거리가, 각각, 10 ㎜, 3 ㎜, 6 ㎜라고 한다. 이 경우, 상기 거리가 가장 작아, 칩(1)에 파괴가 생겼을 때의 상기 칩(1)의 만곡의 정도가 가장 큰 샘플 B가, 3개의 칩(1) 중에서 가장 항절 강도가 높다고 판정할 수 있다.For example, when comparing the crush strength of the three
또한, 강도 비교 단계(S5)에서는, 강도 취득 단계(S4)에 있어서 다른 형식으로 취득된 각 칩(1)의 강도에 기초하여 각 칩(1)의 항절 강도를 비교하여도 좋다.In addition, in the intensity comparison step S5, the crush strength of each
이상에 설명하는 바와 같이, 본 실시형태에 따른 칩 파괴 유닛(2) 및 칩(1)의 강도의 비교 방법에 따르면, 3점 굽힘법 등의 방법에 따라 파괴할 수 없는 복수의 칩(1)을 파괴할 수 있다. 그리고, 이들 칩(1)의 강도를 비교함으로써, 칩(1)의 항절 강도가 비교적 높은 웨이퍼의 가공 조건을 선정할 수 있다. 그 때문에, 상기 가공 조건으로 웨이퍼를 가공하여 칩(1)을 형성함으로써, 항절 강도가 비교적 높은 칩(1)을 제조할 수 있다.As described above, according to the method of comparing the strength of the
또한, 본 발명은 상기 실시형태의 기재에 한정되지 않고, 여러 가지 변경하여 실시할 수 있다. 예컨대, 본 발명의 일양태에 따른 칩 파괴 유닛(2)은, 타블렛형 단말이나 컴퓨터 등과의 사이에서 전기 신호를 송수신하는 접속부를 더 구비하여도 좋다. 이 경우, 칩 파괴 유닛(2)은, 상기 접속부를 통해 상기 타블렛 단말에 유선 또는 무선에 의해 접속된다.In addition, this invention is not limited to description of the said embodiment, It can be implemented by various changes. For example, the
칩 파괴 유닛(2)은, 모터(10)가 출력하는 토크의 변화나, 칩(1)의 강도에 관한 정보를 상기 타블렛 단말 등에 송신하여도 좋다. 상기 타블렛 단말 등에서는, 이들 정보를 상기 칩 파괴 유닛(2)의 사용자가 적절하게 참조할 수 있도록, 이들의 정보가 표시된다.The
또한, 칩 파괴 유닛(2)은, 검출 유닛에 의해 칩(1)의 파괴가 검출되었을 때에, 상기 타블렛 단말 등에 상기 파괴가 검출된 것을 나타내는 정보를 송신하여도 좋다. 그리고, 상기 타블렛 단말 등에서는, 상기 정보를 수신하였을 때에 칩 파괴 유닛(2)의 사용자에 대하여 칩(1)에 파괴가 생긴 것을 버저음 등으로 통지하여도 좋다.Further, the
그리고, 본 발명의 일양태에 따른 칩(1)의 강도의 비교 방법은, 정보를 타블렛형 단말이나 컴퓨터 등에 송신하는 정보 송신 단계를 더 포함하여도 좋다. 상기 정보 송신 단계에서는, 이동 단계(S2)에 있어서 관측되는 모터(10)의 토크 등의 정보나, 강도 취득 단계(S4)에 있어서 취득된 복수의 칩(1)의 강도에 관한 정보가 상기 타블렛 단말 등에 송신된다.In addition, the method for comparing the strength of the
또한, 칩 파괴 유닛(2)은, 상기 칩 파괴 유닛(2)의 사용자 등에 의해 운반 가능하여도 좋고, 도 2 등에 나타내는 방향 이외의 방향으로 사용되어도 좋다. 예컨대, 제1 칩 지지부(4a)의 제1 면(6a)과, 제2 칩 지지부(4b)의 제2 면(6b)이 연직 방향을 따르도록 향한 상태로 칩 파괴 유닛(2)이 사용되어도 좋다.Further, the
그 외에, 상기 실시형태에 따른 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절하게 변경하여 실시할 수 있다.In addition, the structures, methods, and the like according to the above-described embodiments can be suitably changed and carried out without departing from the scope of the object of the present invention.
1 칩 1a 표면
1b 이면 3a 일단(一端)
3b 타단부 2 칩 파괴 유닛
4 칩 협지 유닛 4a, 4b 칩 지지부
4c 초기 위치 6a, 6b 면
8 이동 유닛 10 모터
12 스케일 14 그래프1 chip 1a surface
1b is 3a once (一端)
3b the
4
4c
8
12
Claims (3)
상기 제1 칩 지지부와, 상기 제2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 유닛과,
상기 이동 유닛을 작동시켜 상기 제1 칩 지지부와, 상기 제2 칩 지지부를 근접하는 방향으로 상대 이동시킬 때에 생기는 칩의 파괴를 검출하는 검출 유닛
을 구비하는 것을 특징으로 하는 칩 파괴 유닛.A first chip support having a first surface, a second chip support having a second surface facing the first surface, the first surface of the first chip support, and the first surface of the second chip support A chip clamping unit capable of clamping a U-shaped curved chip between two surfaces,
A moving unit for moving the first chip support portion and the second chip support portion relative to each other;
A detection unit that detects the breakage of a chip that occurs when the mobile unit is operated to move the first chip support and the second chip support relative to each other.
Chip destruction unit characterized in that it comprises a.
상기 검출 유닛은, 상기 모터의 토크의 변화에 기초하여 칩의 파괴를 검출하는 것을 특징으로 하는 칩 파괴 유닛.The mobile device according to claim 1, wherein the mobile unit has a motor,
The detection unit, the chip destruction unit, characterized in that for detecting the breakdown of the chip based on the change in the torque of the motor.
상기 칩의 파괴를 검출하는 검출 유닛
을 구비하는 칩 파괴 유닛을 이용하여 얻어진 칩의 강도를 복수의 칩 사이에서 비교하는 칩 강도 비교 방법으로서,
칩의 일단측과, 상기 일단측과는 반대측의 타단측이 서로 대면하도록 상기 칩을 U자형으로 만곡시켜, 상기 제1 칩 지지부의 상기 제1 면과, 상기 제2 칩 지지부의 상기 제2 면 사이에 만곡한 상기 칩을 협지하는 칩 협지 단계와,
상기 칩 협지 단계를 실시한 후, 상기 제1 칩 지지부와, 상기 제2 칩 지지부를 서로 근접하는 방향으로 상대 이동시키는 이동 단계와,
상기 이동 단계의 실시 중에 상기 검출 유닛에 의해 상기 칩의 파괴를 검출하는 칩 파괴 검출 단계와,
상기 이동 단계를 개시하고 나서 상기 칩의 파괴를 검출할 때까지 요한 시간, 또는 상기 칩의 파괴를 검출하였을 때의 상기 제1 칩 지지부와, 상기 제2 칩 지지부의 각각의 위치에 기초하여 상기 칩의 강도를 얻는 강도 취득 단계를 포함하고,
복수의 칩에 대하여 상기 칩 협지 단계와, 상기 이동 단계와, 상기 칩 파괴 검출 단계와, 상기 강도 취득 단계를 실시하고, 얻어진 각 칩의 강도를 비교하는 강도 비교 단계를 더 포함하는 것을 특징으로 하는 칩 강도 비교 방법.A chip clamping unit having a first chip support portion having a first surface and supporting one end side of the chip, and a second chip support portion having a second surface facing the first surface and supporting the other end side of the chip and,
A detection unit that detects destruction of the chip
As a chip strength comparison method for comparing the strength of a chip obtained using a chip breaking unit having a plurality between chips,
The first side of the chip and the other side of the side opposite to the one side are curved in a U-shape to face each other, so that the first surface of the first chip support portion and the second surface of the second chip support portion A chip pinching step of pinching the chip curved between;
After performing the chip clamping step, a moving step of moving the first chip support portion and the second chip support portion relative to each other in a direction close to each other,
A chip destruction detection step of detecting destruction of the chip by the detection unit during execution of the moving step;
The time required from the start of the moving step until the breakage of the chip is detected, or the chip based on the positions of the first chip support and the second chip support when the breakage of the chip is detected. Including the intensity acquisition step of obtaining the intensity of,
And performing a chip clamping step with respect to a plurality of chips, the moving step, the chip breaking detection step, and the intensity acquisition step, and further comprising an intensity comparison step of comparing the intensity of each obtained chip. How to compare chip strength.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168780A JP7134566B2 (en) | 2018-09-10 | 2018-09-10 | Chip breaking unit, chip strength comparison method |
JPJP-P-2018-168780 | 2018-09-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20200029348A true KR20200029348A (en) | 2020-03-18 |
Family
ID=69745878
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020190102436A KR20200029348A (en) | 2018-09-10 | 2019-08-21 | Chip breaking unit, method for comparing strength of chip |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7134566B2 (en) |
KR (1) | KR20200029348A (en) |
CN (1) | CN110890286B (en) |
TW (1) | TWI814898B (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023181791A1 (en) * | 2022-03-24 | 2023-09-28 | 三菱電機株式会社 | Testing device and testing method |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014222714A (en) | 2013-05-13 | 2014-11-27 | 信越半導体株式会社 | Evaluation system and evaluation method of semiconductor wafer |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10220343B4 (en) * | 2002-05-07 | 2007-04-05 | Atg Test Systems Gmbh & Co. Kg Reicholzheim | Apparatus and method for testing printed circuit boards and probes |
JP4415893B2 (en) * | 2005-04-05 | 2010-02-17 | 信越半導体株式会社 | Semiconductor wafer mechanical strength measuring apparatus and mechanical strength measuring method |
JP2011033376A (en) * | 2009-07-30 | 2011-02-17 | Seiko Epson Corp | Testing device and testing method |
JP5948032B2 (en) * | 2011-09-09 | 2016-07-06 | 株式会社ディスコ | Braking device |
JP5891941B2 (en) * | 2012-05-17 | 2016-03-23 | 旭硝子株式会社 | Durability test method for brittle plate and durability test apparatus for brittle plate |
CN105143848B (en) * | 2013-04-15 | 2018-03-16 | 旭硝子株式会社 | The manufacture method of sheet shaped piece, fragility piece, fragility piece and electronic device with element |
-
2018
- 2018-09-10 JP JP2018168780A patent/JP7134566B2/en active Active
-
2019
- 2019-08-21 KR KR1020190102436A patent/KR20200029348A/en active IP Right Grant
- 2019-08-22 CN CN201910776800.5A patent/CN110890286B/en active Active
- 2019-09-04 TW TW108131901A patent/TWI814898B/en active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014222714A (en) | 2013-05-13 | 2014-11-27 | 信越半導体株式会社 | Evaluation system and evaluation method of semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
CN110890286A (en) | 2020-03-17 |
TW202011494A (en) | 2020-03-16 |
CN110890286B (en) | 2024-03-19 |
JP7134566B2 (en) | 2022-09-12 |
JP2020041885A (en) | 2020-03-19 |
TWI814898B (en) | 2023-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107283078B (en) | Wafer generation method and processing feed direction detection method | |
JP7134567B2 (en) | Destructive testing device and fragment collection method | |
US20140208850A1 (en) | Apparatus and method of detecting a defect of a semiconductor device | |
KR20200029348A (en) | Chip breaking unit, method for comparing strength of chip | |
CN108931203B (en) | Method of measuring curvature of chip and apparatus for measuring curvature of chip | |
WO2022104622A1 (en) | Method for processing semiconductor wafers | |
JP6402734B2 (en) | Dicing device, blade diagnostic device, blade diagnostic method and program | |
JP6648398B2 (en) | Blade diagnosis method, blade diagnosis device, blade tip shape calculation method, and blade tip shape calculation device | |
JP7292794B2 (en) | Test method and test equipment | |
JP2022144842A (en) | Chip strength test method and testing device | |
KR102678808B1 (en) | Fracture test apparatus and debris recovery method | |
CN114252329A (en) | Bonding energy testing method of bonding technology | |
US7268574B2 (en) | Systems and methods for sensing obstructions associated with electrical testing of microfeature workpieces | |
JP2005223244A (en) | Displacement position detecting method of chip | |
CN111458289A (en) | Bonding energy testing equipment and method and bonding equipment process parameter determining method | |
TW559978B (en) | Determining method of removal thickness and removal rate for wafer | |
JP2007078641A (en) | Displacement detector | |
TWI467129B (en) | Method for detecting flatness of nozzle | |
JP5798447B2 (en) | First contact detection system and polishing apparatus | |
US10163379B2 (en) | Detection device, detection method and detection system | |
JPH1015813A (en) | Processing amount monitor wafer | |
JP2022144843A (en) | Chip strength test method | |
CN116230569A (en) | System and method for detecting depth of peripheral damaged layer of silicon wafer | |
KR20070114090A (en) | Probe needle cutting equipment of probe card | |
JP2023086421A (en) | Measurement method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right |