JP2022144843A - Chip strength test method - Google Patents
Chip strength test method Download PDFInfo
- Publication number
- JP2022144843A JP2022144843A JP2021046027A JP2021046027A JP2022144843A JP 2022144843 A JP2022144843 A JP 2022144843A JP 2021046027 A JP2021046027 A JP 2021046027A JP 2021046027 A JP2021046027 A JP 2021046027A JP 2022144843 A JP2022144843 A JP 2022144843A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package substrate
- pressing
- reciprocating
- breakage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010998 test method Methods 0.000 title claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000003825 pressing Methods 0.000 claims abstract description 50
- 238000001514 detection method Methods 0.000 claims abstract description 22
- 230000001681 protective effect Effects 0.000 claims abstract description 21
- 239000011347 resin Substances 0.000 claims abstract description 19
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 238000002360 preparation method Methods 0.000 claims abstract description 4
- 238000012360 testing method Methods 0.000 claims description 43
- 230000033001 locomotion Effects 0.000 claims description 26
- 238000007789 sealing Methods 0.000 claims description 16
- 238000013500 data storage Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 15
- 238000005538 encapsulation Methods 0.000 abstract description 4
- 238000005452 bending Methods 0.000 description 21
- 230000006378 damage Effects 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 238000012545 processing Methods 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 5
- 239000012634 fragment Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000013001 point bending Methods 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Investigating Strength Of Materials By Application Of Mechanical Stress (AREA)
Abstract
Description
本発明は、樹脂封止されたチップのチップ強度の試験方法に関する。 The present invention relates to a chip strength test method for resin-sealed chips.
従来、半導体デバイスチップは、半導体ウェーハを薄化し個片化することで製造されている。近年では、このように製造された半導体デバイスチップを、図10に示すように、IDカードやクレジットカード、交通系ICカード等といったようなカードの中に埋設させて利用されることが広く行われている。 Conventionally, semiconductor device chips are manufactured by thinning and singulating a semiconductor wafer. In recent years, as shown in FIG. 10, semiconductor device chips manufactured in this manner are widely used by embedding them in cards such as ID cards, credit cards, transportation IC cards, and the like. ing.
また、半導体デバイスチップはパッケージングされたチップパッケージとして電子機器に利用されている。チップパッケージの製造プロセスとしては、例えば、複数の半導体デバイスチップを基板上に配設した後、封止樹脂で封止してパッケージ基板を形成し、このパッケージ基板をダイシングすることで、複数のチップパッケージとすることが知られている。 Semiconductor device chips are also used in electronic equipment as packaged chip packages. As a manufacturing process of a chip package, for example, after arranging a plurality of semiconductor device chips on a substrate, they are sealed with a sealing resin to form a package substrate, and this package substrate is diced to obtain a plurality of chips. It is known to be packaged.
ところで、半導体デバイスチップは、大きな衝撃が加わるとクラックや割れ等の損傷が生じてデバイスの機能が失われるおそれがあり、抗折強度が低いチップでは特に損傷が生じ易いものである。 By the way, when a large impact is applied to a semiconductor device chip, damage such as cracks or cracks may occur and the function of the device may be lost. Chips with low bending strength are particularly susceptible to damage.
チップの抗折強度は、チップの材質や厚みの他、半導体ウェーハを薄化、個片化する際の加工条件等によって変わるため、半導体ウェーハを様々な条件で加工して抗折強度を測定、評価し、各種の加工条件を選定することが行われるものであり、チップの抗折強度を測定するための試験装置も周知となっている(例えば、特許文献1参照。)。
The bending strength of a chip varies depending on the material and thickness of the chip, as well as the processing conditions when thinning and singulating the semiconductor wafer. The chip is evaluated and various processing conditions are selected, and a testing device for measuring the bending strength of the chip is also well known (see
特許文献1に開示されるように、従来の試験装置は、半導体デバイスチップそのものの抗折強度を測定するものであり、パッケージされた後のチップパッケージの抗折強度を測定するものは存在しなかった。
As disclosed in
また、電子機器の小型化の要求は高まる一方であり、パッケージ基板に樹脂封止された半導体デバイスチップが露出する厚みまでパッケージ基板を研削し、薄化することも広く行われている。そして、このように樹脂封止されつつ薄化された状態の半導体デバイスチップの強度も測定、評価することが切望されている。 In addition, as the demand for miniaturization of electronic devices continues to increase, it is widely practiced to reduce the thickness by grinding the package substrate to a thickness that exposes the semiconductor device chip resin-sealed on the package substrate. Further, it is strongly desired to measure and evaluate the strength of the semiconductor device chip in the state of being thinned while being resin-encapsulated.
また、上述した各種のカード中に埋設された状態のチップの強度についても、測定、評価可能とすることが切望されている。 Moreover, it is strongly desired to be able to measure and evaluate the strength of the chips embedded in the various cards described above.
本発明は以上の問題に鑑み、樹脂封止により埋設された状態の半導体デバイスチップや、カード中に埋設された状態の半導体デバイスチップ等の強度を測定、評価し得る新規な試験方法を提供するものである。 In view of the above problems, the present invention provides a novel test method capable of measuring and evaluating the strength of a semiconductor device chip embedded by resin encapsulation or a semiconductor device chip embedded in a card. It is.
本発明の解決しようとする課題は以上の如くであり、次にこの課題を解決するための手段を説明する。 The problems to be solved by the present invention are as described above, and the means for solving the problems will now be described.
本発明の一態様によれば、
チップ強度の試験方法であって、
ベース基板と、該ベース基板上に配設されたチップと、該チップを封止する封止樹脂層と、を有したパッケージ基板を準備する準備ステップと、
該パッケージ基板の該封止樹脂層を薄化して該チップを露出させる薄化ステップと、
該薄化ステップを実施した後、露出した該チップを覆うように該パッケージ基板に保護テープを貼着するテープ貼着ステップと、
それぞれ第1方向に伸長する回転軸を有した一対の支持ローラーで該パッケージ基板の該ベース基板側下面を支持するとともに、該一対の支持ローラーの間に配設され、該第1方向に伸長する回転軸を有した押圧ローラーで該保護テープの上面を所定の力で押圧する押圧ステップと、
該一対の支持ローラーで支持され該押圧ローラーで押圧された該パッケージ基板を該押圧ローラーに交差する第2方向に連続して往復移動させることを開始する往復移動ステップと、
該往復移動ステップを実施した後にチップの破壊を検出するチップ破壊検出ステップと、を備えたチップ強度の試験方法とする。
According to one aspect of the invention,
A chip strength test method comprising:
a preparation step of preparing a package substrate having a base substrate, a chip arranged on the base substrate, and a sealing resin layer for sealing the chip;
a thinning step of thinning the sealing resin layer of the package substrate to expose the chip;
a tape applying step of applying protective tape to the package substrate to cover the exposed chip after performing the thinning step;
A pair of support rollers each having a rotation shaft extending in a first direction supports the lower surface of the package substrate on the side of the base substrate, and is disposed between the pair of support rollers and extends in the first direction. a pressing step of pressing the upper surface of the protective tape with a predetermined force with a pressing roller having a rotating shaft;
a reciprocating step of starting to reciprocate continuously the package substrate supported by the pair of support rollers and pressed by the pressure rollers in a second direction intersecting the pressure rollers;
and a chip breakage detection step of detecting breakage of the chip after the reciprocating step is performed.
また、本発明の一態様によれば、
該往復移動ステップで往復移動を開始させた後該チップ破壊検出ステップでチップの破壊を検出するまでに要した時間、及び/又は、往復移動回数を記憶するデータ記憶ステップと、を更に備える、こととする。
Further, according to one aspect of the present invention,
further comprising a data storage step of storing the time and/or the number of reciprocating movements required from the reciprocating step starting the reciprocating movement until the chip breakage detecting step detects breakage of the chip. and
本発明によれば、パッケージ基板を準備、薄化した試験片について、そのチップ強度を測定することができ、薄化時の加工条件を評価できる。更に、チップの表面に保護テープを貼着することで、チップ破壊時の破片の飛散を防止し、チップの破壊時に発生する屑がローラー等に付着することを防止できる。これにより、破壊したチップの屑が押圧ローラー等に付着して試験に悪影響を及ぼし、正確な評価ができなくなることを防止できる。 According to the present invention, it is possible to measure the chip strength of a test piece obtained by preparing and thinning a package substrate, and to evaluate processing conditions during thinning. Furthermore, by attaching a protective tape to the surface of the chip, it is possible to prevent scattering of fragments when the chip is broken, and to prevent dust generated when the chip is broken from adhering to a roller or the like. As a result, it is possible to prevent debris from broken chips from adhering to the pressing roller or the like, adversely affecting the test, and making accurate evaluation impossible.
また、保護テープの材質、厚みを適宜選定することで擬似的にチップがカード中に埋設された状態を構成することができ、カード中に埋設されたチップの強度を評価できる。 Moreover, by appropriately selecting the material and thickness of the protective tape, it is possible to construct a state in which the chip is artificially embedded in the card, and the strength of the chip embedded in the card can be evaluated.
以下、添付図面を参照して、本発明の実施の形態について説明する。
図1(A)は、試験片となるパッケージ基板の斜視図であり、図1(B)は同じく側面断面図であり、図1(C)は裏面研削により薄化されたパッケージ基板の側面断面図であり、図1(D)は保護テープを貼着したパッケージ基板の側面断面図である。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings.
FIG. 1(A) is a perspective view of a package substrate to be a test piece, FIG. 1(B) is a side cross-sectional view of the same, and FIG. 1(C) is a side cross-section of the package substrate thinned by back grinding. FIG. 1D is a side cross-sectional view of a package substrate to which a protective tape is adhered.
図1(A)(B)に示すように、複数の半導体デバイスチップ10(以下、単に「チップ10」とも表記する)は、ウェーハをダイシングすることで製造されるものであり、樹脂や金属からなるベース基板12上にダイアタッチ材等を介して所定の間隔で固定された後、モールド樹脂による封止により封止樹脂層14が形成され、板状のパッケージ基板1(ストリップ基板)が構成される。
As shown in FIGS. 1A and 1B, a plurality of semiconductor device chips 10 (hereinafter also simply referred to as "
複数のチップ10は、例えば、裏面研削がされた一枚のウェーハの複数箇所からピックアップしたものを用いることができる。この場合、同一ウェーハ上で異なる位置にあるチップの抗折強度を評価することができ、この抗折強度に基づいて裏面研削の加工精度等の評価を行うことが可能となる。
For the plurality of
また、複数のチップ10は、裏面研削の条件を変えて薄化した複数のウェーハを準備するとともに、各ウェーハの同一箇所からピックアップしたものを用いることができる。この場合、各ウェーハ上で同じ位置にあるチップの抗折強度を評価することができ、この抗折強度に基づいて裏面研削の条件等の評価を行うことが可能となる。
Also, the plurality of
図1(C)は、パッケージ基板1の封止樹脂層14を研削することで薄化し、チップ10が露出したパッケージ基板1について示すものである。
FIG. 1C shows the
図1(D)は、薄化されたパッケージ基板1において露出したチップ10側の表面に保護テープ16を貼着して試験片としたものである。保護テープ16は、例えば、基材と基材上に積層された糊層とを有した樹脂フィルムにて構成することができ、封止樹脂層14に対し貼着される。このように構成された試験片が試験装置にセットされ、各チップ10の抗折強度等が測定、評価される。
FIG. 1(D) shows a test piece obtained by attaching a
また、試験片としては、基板上に複数のチップが所定間隔で配置されるものの他、基板上に一つのチップのみを有する構成とするものであってもよい。 Moreover, the test piece may have a configuration in which a plurality of chips are arranged on a substrate at predetermined intervals, or a configuration in which only one chip is provided on the substrate.
次に、チップ強度の試験装置の構成例について説明する。
図2は、チップ強度の試験装置20の一実施形態である。試験装置20は、主に、試験片移動ユニット30と、押圧ユニット40と、チップ破壊検出ユニット50と、を有して構成される。
Next, a configuration example of a chip strength testing apparatus will be described.
FIG. 2 is one embodiment of a chip
図2、及び、図3(A)(B)に示すように、試験片移動ユニット30は、試験装置20の基台22上に設置され、試験片であるパッケージ基板1を挟持しつつ第2方向(X軸方向)に水平移動させるものである。
As shown in FIG. 2 and FIGS. 3A and 3B, the test
試験片移動ユニット30は、移動基台32と、移動基台32との間にパッケージ基板1を挟み込んで支持する支持機構34と、を有して構成される。
The test
移動基台32は、基台22の上面に設置される第2方向に伸びる一対のガイドレール36に摺動可能に載置されるとともに、裏側においてガイドレール36の間に配置されるボールネジ38と螺合している。パルスモーター39にてボールねじ38を回転することで、移動基台32が第2方向(X軸方向)に移動する。
The
支持機構34は、移動基台32の間に隙間を形成して配置される鍔35aと、鍔上下機構35bとを有する。鍔上下機構35bにより鍔35aを上下移動させることで、移動基台32との間の隙間を狭くしてパッケージ基板1を挟持することや、移動基台32との隙間を広くしてパッケージ基板1を開放することができる。
The
図2、及び、図4に示すように、押圧ユニット40は、パッケージ基板1を下側から支持する一対の支持ローラー41と、パッケージ基板1を上側から押圧する押圧ローラー42と、押圧ローラー42を昇降させて押圧位置と退避位置とに移動させる押圧ローラー移動ユニット43と、を有して構成される。
As shown in FIGS. 2 and 4, the
図2に示すように、基台22には門型のフレーム23が立設されており、フレーム23の梁部分の側面に押圧ローラー移動ユニット43が配設されている。
As shown in FIG. 2 , a gate-shaped
図4に示すように、押圧ローラー移動ユニット43は、本体部43aと、本体部43aに対し上下方向に移動する移動部43bと、を有して構成される。本体部43aは、例えば、エアアクチュエータで構成され、空気圧により移動部43bを昇降させる構成とする。本体部43aには、移動部43bから受ける荷重をモニターするための図示せぬロードセルが設けられる。本体部43aは、ロードセルの検出値を参照することで、移動部43bに下向きに作用させる荷重を所定の値に維持することができ、これにより、押圧ローラー42にてパッケージ基板1を所定の力で押圧することができる。なお、ロードセルを設けずに、エアアクチュエータにエアを供給するバルブにて、エア圧力を調整し、所定の力で押圧するように調整される構成としてもよい。
As shown in FIG. 4, the pressing
図4に示すように、移動部43bの下端部には長板状のブラケット43cが設けられ、ブラケット43cの下側に、押圧ローラー42と、押圧ローラー42をサポートする複数のサポートローラー42aが設けられる。押圧ローラー42は、第1方向に伸びる長尺のローラーであり、自由回転するものである。
As shown in FIG. 4, a long plate-shaped
図4の拡大部分にも示されるように、サポートローラー42aは、押圧ローラー42の左右斜め上にそれぞれ配置される短尺のローラーであり、押圧ローラー42の長尺方向において互いにずれ合うように交互に配置される。サポートローラー42aは、押圧ローラー42の左右斜め上の箇所に当接し、長尺の押圧ローラー42の撓みの発生を防止するように機能する。なお、図4においては、一部のサポートローラー42aのみが図示されている。また、図4の拡大部分は矢印Aの方向に見た図である。
As shown in the enlarged portion of FIG. 4, the
図4に示すように、基台22にベース板部44が設けられており、ベース板部44に一対の支持ローラー41が第2方向において所定の間隔を開けるように設けられる。各支持ローラー41は、第1方向に伸びる長尺のローラーであり、自由回転するものである。各支持ローラー41の両端部は、軸受部44aによって支持されており、軸受部44aは第2方向に伸びるガイドレール44bに摺動可能に設けられる。
As shown in FIG. 4, a
図4に示すように、ベース板部44には複数のサポートローラー支持部44cが第1方向に配設されており、各サポートローラー支持部44cにより各サポートローラー41aが支持される。各サポートローラー41aは、各支持ローラー41の外側(第2方向(X軸方向)において押圧ローラー42から離れる側)であって、斜め下の箇所に当接し、長尺の支持ローラー41の撓みの発生を防止するように機能する。また、支持ローラー41はサポートローラー41aに接触することで、第2方向への移動が所定の範囲に規制される。
As shown in FIG. 4, a plurality of support
図4の拡大部分に示すように、試験が実施される際には、下側の一対の支持ローラー41と上側の押圧ローラー42との間に、パッケージ基板1が差し込まれる。そして、図2に示すように、パッケージ基板1の先端側は、押圧ユニット40、及び、フレーム23を通過して、基台22に設けたサポートテーブル45によって支持される。
As shown in the enlarged portion of FIG. 4, the
図2に示すように、サポートテーブル45は基台22においてフレーム23の近傍に設けられており、パッケージ基板1の下面を支持するための複数のボールローラー45aを有して構成される。
As shown in FIG. 2, the support table 45 is provided in the vicinity of the
図2に示すように、試験装置2は、チップが破壊された状態を検出するためのチップ破壊検出ユニット50を有する。本実施例では、試験片であるパッケージ基板1を上から観察するための上面観察装置51と、側方から観察するための側方観察装置52と、これら観察装置からの情報に基づいてチップの破壊状況を検出する検出装置53と、を有して構成される。なお、チップ破壊検出ユニット50を備えない構成とし、オペレータが目視や音でチップの破壊状態を確認する構成としてもよい。また、上面観察装置51と、側方観察装置52のいずれか一方のみが設けられる構成としてもよい。
As shown in FIG. 2, the test apparatus 2 has a chip
上面観察装置51、及び、側方観察装置52は、例えば、光学カメラ、赤外線カメラ(IRカメラ)などの撮像装置や、破壊音を検出する音センサ(マイク)、渦電流式変位センサ等にて構成することができる。
The
検出装置53は、試験装置2の制御装置100に組み込まれることとするほか、専用の装置として設けることとしてもよい。
The
検出装置53には、上面観察装置51、及び、側方観察装置52から出力される情報が入力される。具体的には、撮像画像データや、音データなどである。
Information output from the
検出装置53には、押圧ユニット40に設けられる図示せぬロードセルによる荷重の計測値が入力されてもよい。
A load measurement value obtained by a load cell (not shown) provided in the
検出装置53は、入力された情報に基づいて、チップの破壊の発生の有無を検知する。例えば、撮像画像データの画像解析によりクラック(ひび割れ)を検出してチップの破壊を検出することや、音データ中の異音を検出することでチップの破壊を検出することや、渦電流式変位センサの発振振幅の変化を検出することでチップの破壊を検出することができる。
The
検出装置53は、パッケージ基板1の往復移動回数や、押圧時間を測定するカウンターを有する。検出装置53は、チップの破壊の発生を検出したタイミングと、パッケージ基板1の往復移動回数や、押圧時間とを紐付けて記憶する。
The
次に、以上のように構成した試験装置を用いた試験方法について、図5に示すフローチャートの順に説明する。 Next, a test method using the test apparatus configured as described above will be described in order of the flow chart shown in FIG.
<準備ステップ>
図1に示すように、図1(A)(B)に示すようにチップ10が樹脂封止された試験片を準備するステップである。図1(A)(B)に示す例の試験片はパッケージ基板1であり、ベース基板12と、ベース基板12上に配設されたチップ10と、チップ10を封止する封止樹脂層14と、を有する。
<Preparation step>
As shown in FIG. 1, the step is to prepare a test piece in which a
<薄化ステップ>
図1(C)に示すように、パッケージ基板1の封止樹脂層14を薄化して、チップ10を露出させるステップである。薄化をするための加工は、例えば、図6に示すように、研削装置70の保持テーブル71にてテープ72を介してパッケージ基板1を吸引保持するとともに、研削砥石73を有する研削ホイール74にて封止樹脂層14を研削する方法を利用することができる。研削砥石を用いた研削の他、切削バイトを用いた切削を行うこととしてもよい。
<Thinning step>
As shown in FIG. 1C, this is a step of thinning the sealing
<テープ貼着ステップ>
薄化ステップを実施した後、図1(D)に示すように、露出したチップ10を覆うようにパッケージ基板1に保護テープ16を貼着するステップである。
このようにして、チップ10が露出されたパッケージ基板1において、チップ10の表面を保護テープ16で覆うことで、後の押圧ステップにおいて破壊されたチップ10の破片の飛散を防止することができ、破壊したチップの屑が押圧ローラー等に付着して試験に悪影響を及ぼし、正確な評価ができなくなることを防止できる。
<Tape sticking step>
After performing the thinning step, as shown in FIG.
By covering the surface of the
保護テープ16は、例えば上面観察装置51がカメラの場合、カメラが感度を持つ波長領域の光に対して透過性を有するテープを選択することで、チップ10の破壊の状態の視認や、撮影が可能となる。
For example, when the
また、保護テープ16の材質や厚みを選定することで、パッケージ基板1の全体の厚みを例えば0.5mm~1.5mm程度とすることができる。これにより、図10に示すように、IDカードやクレジットカード、交通系ICカード等の一般的なカード類Cと同等の厚みを構成することができ、チップ10Dが埋設されたカード類Cを擬似的に構成することができる。なお、カード類Cについては、チップが露出するものや、保護テープで全体がラミネートされ保護されるものや、カード表面に設けられる電極面の裏側にチップが配設されるものなどが考えられる。
Further, by selecting the material and thickness of the
保護テープ16の材質としては、例えば、ICカードに利用されるポリ塩化ビニルやグリコール変性ポリエチレンテレフタレートなどとすることができる。
The
<押圧ステップ>
図7(A)、及び、図8(A)に示すように、押圧ローラー42によりパッケージ基板1の上面を所定の力で押圧するステップである。
<Press step>
As shown in FIG. 7A and FIG. 8A, this is a step of pressing the upper surface of the
まず、図7(A)に示すように、押圧ローラー移動ユニット43にてパッケージ基板1を移動させ、試験対象となるチップ10を押圧ユニット40によって挟持される位置に位置合わせする。この位置合わせは、例えば、上面観察装置51による撮像や、目視による確認により行うことができる。
First, as shown in FIG. 7A, the pressure
次いで、図8(A)に示すように、押圧ユニット40の移動部43bを下降させ、所定の力で押圧ローラー42によりパッケージ基板1の上面を押圧する。より具体的には、それぞれ第1方向に伸長する回転軸を有した一対の支持ローラー41でパッケージ基板1のベース基板側下面を支持するとともに、一対の支持ローラー41の間に配設され、第1方向に伸長する回転軸を有した押圧ローラー42で保護テープ16の上面を所定の力で押圧する。
Next, as shown in FIG. 8A, the moving
なお、この際に、チップ10が破壊した場合には、破壊した際にロードセルで検知した測定値に基づいて、チップ10の抗折強度を評価することとしてもよい。
At this time, if the
パッケージ基板1が押圧ローラー42に押圧される際において、パッケージ基板1は保護テープ16により覆われているため、押圧ローラー42からの荷重を受けてチップ10が破壊した場合でも、チップ10の破片が飛散することがない。
When the
なお、図8(A)に示すように、押圧の際には、押圧ローラー42は、斜め上側からサポートローラー42aにより支持され、一対の支持ローラー41は、それぞれ斜め下側からサポートローラー41aによって支持される。
As shown in FIG. 8A, during pressing, the pressing
<往復移動ステップ>
図7(A)(B)、及び、図8(A)(B)に示すように、パッケージ基板1を第2方向(X軸方向)に連続して往復移動させるステップである。
<Round-trip movement step>
As shown in FIGS. 7A and 7B and FIGS. 8A and 8B, this is a step of continuously reciprocating the
図7(A)(B)、及び、図8(A)(B)に示すように、押圧ローラー42により荷重をかけたまま第2方向(X軸方向)に往復移動させることで、チップ10には断続的に荷重が作用し、移動を繰り返す過程でチップ10は破壊することになる。なお、第2方向(X軸方向)は、押圧ローラー42の軸方向である第1方向(Y軸方向)と直交する方向である。
As shown in FIGS. 7A and 7B and FIGS. 8A and 8B, the
<チップ破壊検出ステップ>
往復移動ステップを実施した後に、所定のタイミングで、チップ10の破壊を検出するステップである。
<Chip destruction detection step>
This is the step of detecting breakage of the
例えば、往復移動ステップで検査対象となるチップ10について一回往復移動を行った後、図7(B)に示すように、当該チップ10を上面観察装置51の下方の位置まで移動させ、上面観察装置51にてチップ10の上面を撮像するとともに、検出装置53にて撮像画像を解析することで、チップ10の破壊の有無を検出するものである。
For example, after reciprocating the
また、チップそのものの破壊を検出することのほか、基板(ベース基板12(図8(B))の破壊を検出し、基板の強度を評価することとしてもよい。例えば、チップが薄いシリコン層であって破壊し難いものである場合において、基板に含まれる配線層をIRカメラで撮像し、配線層の破壊(破損)を持って、チップと基板の全体としての強度を評価することとしてもよい。 In addition to detecting breakage of the chip itself, breakage of the substrate (base substrate 12 (FIG. 8B)) may also be detected to evaluate the strength of the substrate. In the case where the wiring layer included in the substrate is difficult to destroy, the wiring layer included in the substrate may be imaged with an IR camera, and the strength of the chip and substrate as a whole may be evaluated based on the destruction (damage) of the wiring layer. .
また、チップ10の破壊の検出は、音データ中の異音を検出することや、オペレータが破壊音を聞くことで検出することや、基板の破壊は渦電流センサにおいて発振振幅の変化を検出することで行うこともできる。
The breakage of the
<データ記憶ステップ>
往復移動ステップで往復移動を開始させた後、チップ破壊検出ステップでチップの破壊を検出するまでに要した時間、及び/又は、往復移動回数を記憶するステップである。
<Data storage step>
It is a step of storing the time and/or the number of times of reciprocating movement required until the breakage of the chip is detected in the chip breakage detecting step after the reciprocating movement is started in the reciprocating movement step.
検出装置53は、往復移動ステップにおいて往復移動の開始とともに時間をカウントし、チップ10の破壊を検出した時点でカウントを停止し、カウントを開始してから停止するまでの時間を記憶する。
In the reciprocating step, the detecting
検出装置53は、往復移動ステップにおいて往復移動の開始とともに往復移動の回数をカウントし、チップ10の破壊を検出した時点でカウントを停止し、カウントを開始してから停止するまでの往復移動の回数を記憶する。
The detecting
以上の時間の記憶、及び、往復移動の回数の記憶は、両方、あるいは、いずれか一方、とすることができる。検出装置53は、以上のようにしてチップ10の破壊に要した時間、及び/又は、往復移動の回数を記憶する。
The storage of time and the storage of the number of round trips can be both or either one. The
以上のようにして記憶されたチップ10の破壊に要した時間、及び/又は、往復移動の回数を利用し、チップ10の抗折強度を評価することができる。
The bending strength of the
例えば、チップの破壊に要する時間が短い場合には、抗折強度が低く、時間が長い場合には抗折強度が高い、と評価することができる。このように時間を基準として強度を評価することができる。 For example, when the time required for chip breakage is short, the bending strength is low, and when the time is long, the bending strength is high. In this way, strength can be evaluated on the basis of time.
例えば、チップの破壊に要する往復移動の回数が少ない場合には、抗折強度が低く、往復移動の回数が多い場合には抗折強度が高い、と評価することができる。このように往復移動の回数を基準として強度を評価することができる。 For example, when the number of reciprocating movements required for breaking the chip is small, the bending strength is low, and when the number of reciprocating movements is large, the bending strength can be evaluated as high. In this way, strength can be evaluated based on the number of reciprocating movements.
例えば、上述したように、図6に示す研削装置70による研削をした場合において、チップの抗折強度に基づいて、研削の加工条件を評価することや、研削加工時のチップの位置による抗折強度の違いを評価することとしてもよい。より具体的には、例えば、第1の加工条件により研削したパッケージ基板と、第2の加工条件により研削したパッケージ基板と、を準備し、各パッケージ基盤のチップ強度を比較することで、加工条件の評価を行うことである。なお、評価の方法については、本明細書で記載されるもの以外も考えられ、特に限定されるものではない。
For example, as described above, when grinding is performed by the grinding
さらに、例えば、図9(A)~図9(C)に示すように、同一列に並ぶ複数のチップ10A,10B,10Cについて、相対的な抗折強度の比較をしてもよい。まず、図9(A)の状態で押圧を開始し、パッケージ基板1を図9(B)の状態となるまで移動する。この際、各チップ10A,10B,10Cは、押圧による負荷を1回受けることになり、破壊が検出されたチップ10Aは抗折強度が最も弱いものとすることができる。
Further, for example, as shown in FIGS. 9A to 9C, relative bending strengths may be compared for a plurality of
次いで、図9(B)の状態から図9(C)の状態とし、チップ10Bの破壊が検出された際には、チップ10Bが二番目に抗折強度が高く、チップ10Cが最も抗折強度が高いといった評価をすることができる。
Next, the state shown in FIG. 9B changes to the state shown in FIG. 9C, and when the breakage of
さらに、図9(B)に示すように、第1列10Mのチップについては、押圧ローラーで荷重をかけて二回の往復移動をさせる一方、第2列10Nのチップについては、押圧ローラーで荷重をかけて四回の往復移動をさせるなどとして、往復回数によってチップが破壊される状況の比較を行うこととしてもよい。
Furthermore, as shown in FIG. 9(B), the chips in the
なお、図9(B)に示す第1列10M、第2列10Nのように、列ごとに往復移動をさせて各列のチップの強度を評価することとする他、試験片全体を押圧ローラーに対し一往復させて、全てのチップについて負荷をかけるように往復移動させることとしてもよい。
Note that, as in the
また、往復移動ステップを実行せずに、押圧のみによってチップを破壊することで、3点曲げ試験と同等の評価をすることとしてもよい。この際、上述したロードセルにより荷重を測定することとする他、バネばかりを付設して、破壊時の荷重を測定することとしてもよい。 Alternatively, the evaluation equivalent to the three-point bending test may be performed by destroying the chip only by pressing without executing the reciprocating step. At this time, in addition to measuring the load with the above-described load cell, a spring balance may be attached to measure the load at the time of breakage.
また、図7(B)に示すように、上面観察装置51の近傍や、押圧ユニット40の近傍に温度検出ユニット54を配設し、試験片であるパッケージ基板1全体の温度や、試験対象となるチップ10の温度データを取得することとしてもよい。
Further, as shown in FIG. 7B, a
以上のように、パッケージ基板を準備、薄化した試験片について、そのチップ強度を測定することができ、薄化時の加工条件を評価できる。更に、チップの表面に保護テープを貼着することで、チップ破壊時の破片の飛散を防止し、チップの破壊時に発生する屑がローラー等に付着することを防止できる。これにより、破壊したチップの屑が押圧ローラー等に付着して試験に悪影響を及ぼし、正確な評価ができなくなることを防止できる。 As described above, it is possible to measure the chip strength of a test piece obtained by preparing a package substrate and thinning it, and to evaluate processing conditions during thinning. Furthermore, by attaching a protective tape to the surface of the chip, it is possible to prevent scattering of fragments when the chip is broken, and to prevent dust generated when the chip is broken from adhering to a roller or the like. As a result, it is possible to prevent debris from broken chips from adhering to the pressing roller or the like, adversely affecting the test, and making accurate evaluation impossible.
また、本発明によれば、保護テープの材質、厚みを適宜選定することでチップがカード中に埋設された状態を擬似的に構成することができ、カード中に埋設された状態のチップの強度を評価できる。 Further, according to the present invention, by appropriately selecting the material and thickness of the protective tape, it is possible to simulate a state in which the chip is embedded in the card. can be evaluated.
1 パッケージ基板
2 試験装置
10 半導体デバイスチップ
10 チップ
10A チップ
10B チップ
10C チップ
10D チップ
12 ベース基板
14 封止樹脂層
20 試験装置
22 基台
23 フレーム
30 試験片移動ユニット
32 移動基台
34 支持機構
35a 鍔
35b 鍔上下機構
36 ガイドレール
38 ボールネジ
39 パルスモーター
40 押圧ユニット
41 支持ローラー
41a サポートローラー
42 押圧ローラー
42a サポートローラー
43 押圧ローラー移動ユニット
43a 本体部
43b 移動部
44 ベース板部
44a 軸受部
44b ガイドレール
44c サポートローラー支持部
45 サポートテーブル
45a ボールローラー
50 チップ破壊検出ユニット
51 上面観察装置
52 側方観察装置
53 検出装置
54 温度検出ユニット
70 研削装置
71 保持テーブル
72 テープ
73 研削砥石
74 研削ホイール
100 制御装置
C カード
1 package substrate 2
Claims (2)
ベース基板と、該ベース基板上に配設されたチップと、該チップを封止する封止樹脂層と、を有したパッケージ基板を準備する準備ステップと、
該パッケージ基板の該封止樹脂層を薄化して該チップを露出させる薄化ステップと、
該薄化ステップを実施した後、露出した該チップを覆うように該パッケージ基板に保護テープを貼着するテープ貼着ステップと、
それぞれ第1方向に伸長する回転軸を有した一対の支持ローラーで該パッケージ基板の該ベース基板側下面を支持するとともに、該一対の支持ローラーの間に配設され、該第1方向に伸長する回転軸を有した押圧ローラーで該保護テープの上面を所定の力で押圧する押圧ステップと、
該一対の支持ローラーで支持され該押圧ローラーで押圧された該パッケージ基板を該押圧ローラーに交差する第2方向に連続して往復移動させることを開始する往復移動ステップと、
該往復移動ステップを実施した後にチップの破壊を検出するチップ破壊検出ステップと、を備えたチップ強度の試験方法。 A chip strength test method comprising:
a preparation step of preparing a package substrate having a base substrate, a chip arranged on the base substrate, and a sealing resin layer for sealing the chip;
a thinning step of thinning the sealing resin layer of the package substrate to expose the chip;
a tape applying step of applying protective tape to the package substrate to cover the exposed chip after performing the thinning step;
A pair of support rollers each having a rotation shaft extending in a first direction supports the lower surface of the package substrate on the side of the base substrate, and is disposed between the pair of support rollers and extends in the first direction. a pressing step of pressing the upper surface of the protective tape with a predetermined force with a pressing roller having a rotating shaft;
a reciprocating step of starting to reciprocate continuously the package substrate supported by the pair of support rollers and pressed by the pressure rollers in a second direction intersecting the pressure rollers;
a tip breakage detection step of detecting breakage of the tip after performing the reciprocating step.
ことを特徴とする請求項1に記載のチップ強度の試験方法。
a data storage step of storing the time and/or the number of reciprocating movements required from the start of the reciprocating movement in the reciprocating step until the breakage of the chip is detected in the chip breakage detecting step;
The chip strength testing method according to claim 1, characterized in that:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021046027A JP2022144843A (en) | 2021-03-19 | 2021-03-19 | Chip strength test method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021046027A JP2022144843A (en) | 2021-03-19 | 2021-03-19 | Chip strength test method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022144843A true JP2022144843A (en) | 2022-10-03 |
Family
ID=83454654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021046027A Pending JP2022144843A (en) | 2021-03-19 | 2021-03-19 | Chip strength test method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2022144843A (en) |
-
2021
- 2021-03-19 JP JP2021046027A patent/JP2022144843A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7134567B2 (en) | Destructive testing device and fragment collection method | |
KR20120120122A (en) | Apparatus, device and method for determining alignment errors | |
US20150162299A1 (en) | Integrated wire bonder and 3d measurement system with defect rejection | |
US7675614B2 (en) | Wafer inspecting method and device | |
US7763525B2 (en) | Method for positioning dicing line of wafer | |
JP2022144842A (en) | Chip strength test method and testing device | |
KR101273921B1 (en) | Measuring system for horizontality and pressure of collet using capacitive sensor array panel | |
TW202321707A (en) | Device and method for detecting the wear rate of a probe | |
JP2022144843A (en) | Chip strength test method | |
EP2284863B1 (en) | Method and apparatus for inspecting a chip prior to bonding | |
TWI814898B (en) | Comparison method of wafer destruction unit and wafer strength | |
KR102462567B1 (en) | Method for measuring the heights of wire interconnections | |
KR100291780B1 (en) | Bond wire inspection device and its inspection method | |
KR101028335B1 (en) | Inspecting apparatus for wire | |
TWI297190B (en) | Inspection method for package carrier and apparatus thereof | |
US7126145B2 (en) | Frame transfer prober | |
JP2005223244A (en) | Displacement position detecting method of chip | |
US20240248978A1 (en) | Electronic component authentication system | |
JP7526616B2 (en) | Measuring device and method for determining abnormality thereof | |
KR101507145B1 (en) | Through silicon via type flip chip alignment check apparatus using location recognition hole and method thereof | |
KR101236795B1 (en) | Wire bonder having device for calculation bar value | |
JP2008078204A (en) | Testing method of semiconductor device | |
TW202114009A (en) | Method of processing wafer, and chip measuring apparatus | |
JP2023086421A (en) | Measurement method | |
CN117268945A (en) | Inspection method of device chip |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20240219 |